JP2002015981A - 半導体製造プロセス用マスク - Google Patents
半導体製造プロセス用マスクInfo
- Publication number
- JP2002015981A JP2002015981A JP2000198337A JP2000198337A JP2002015981A JP 2002015981 A JP2002015981 A JP 2002015981A JP 2000198337 A JP2000198337 A JP 2000198337A JP 2000198337 A JP2000198337 A JP 2000198337A JP 2002015981 A JP2002015981 A JP 2002015981A
- Authority
- JP
- Japan
- Prior art keywords
- film
- stress
- mask
- reflective multilayer
- multilayer film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 マスクブランクの各膜に発生する内部応力を
調整することにより歪を低減するとともに、吸収体膜の
部分的除去に基づく歪を低減して、マスクパターンの配
置精度を向上した半導体製造プロセス用マスクを提供す
ること。 【解決手段】 下地基板上に反射多層膜と吸収体膜とが
成膜されてなる基本構造を備えた半導体製造プロセス用
マスクにおいて、下地基板と反射多層膜との間に、反射
多層膜および吸収体膜の内部応力から生ずるマスクの歪
を是正するように内部応力を備えた応力調整膜を成膜す
る。なお、この応力調整膜の内部応力は略臨界応力とす
る。
調整することにより歪を低減するとともに、吸収体膜の
部分的除去に基づく歪を低減して、マスクパターンの配
置精度を向上した半導体製造プロセス用マスクを提供す
ること。 【解決手段】 下地基板上に反射多層膜と吸収体膜とが
成膜されてなる基本構造を備えた半導体製造プロセス用
マスクにおいて、下地基板と反射多層膜との間に、反射
多層膜および吸収体膜の内部応力から生ずるマスクの歪
を是正するように内部応力を備えた応力調整膜を成膜す
る。なお、この応力調整膜の内部応力は略臨界応力とす
る。
Description
【０００１】
【発明の属する技術分野】この発明は、半導体製造プロ
セス用マスクに関するものである。
セス用マスクに関するものである。
【０００２】
【従来の技術】半導体製造プロセス用マスクにおいて
は、微細な回路パターンをシリコンウエハーに形成する
ために、光リソグラフィー技術が用いられている。この
光リソグラフィーの解像度は使用する光源の波長に依存
するので、その高集積化、高密度化に伴いますます短波
長化されつつあり、２１世紀では紫外線よりはるかに短
い極端紫外線（Extreme Ultraviolet、略称ＥＵＶ）を
用いた転写技術が考えられている。特に、７０ｎｍ以下
の超微細加工に波長１１〜１５ｎｍの軟Ｘ線を用いたＥ
ＵＶＬ（Extreme Ultraviolet Lithography）が期待さ
れている。
は、微細な回路パターンをシリコンウエハーに形成する
ために、光リソグラフィー技術が用いられている。この
光リソグラフィーの解像度は使用する光源の波長に依存
するので、その高集積化、高密度化に伴いますます短波
長化されつつあり、２１世紀では紫外線よりはるかに短
い極端紫外線（Extreme Ultraviolet、略称ＥＵＶ）を
用いた転写技術が考えられている。特に、７０ｎｍ以下
の超微細加工に波長１１〜１５ｎｍの軟Ｘ線を用いたＥ
ＵＶＬ（Extreme Ultraviolet Lithography）が期待さ
れている。
【０００３】しかし、ＥＵＶ光は屈折率がほとんど真空
の値に近いため、全ての物質の投影レンズを用いた屈折
光学系の利用が不可能となる。このためＥＵＶ光に対し
て僅かに屈折率の異なる２種類の材料層対を成膜し、直
入射に近いＥＵＶ光に対する反射率を高めた反射多層膜
をコーティングした光学系やマスクを用いなけれはなら
ない。特に、反射型マスクに用いられるＥＵＶ光を反射
させる反射多層膜の表面は、波長の数分の一以下の平滑
面が要求される。また、マスクにおいては、マスクブラ
ンク上に電子ビーム（ＥＢ）でパターンを描画する場合
におけるパターンの配置精度の向上が要求される。
の値に近いため、全ての物質の投影レンズを用いた屈折
光学系の利用が不可能となる。このためＥＵＶ光に対し
て僅かに屈折率の異なる２種類の材料層対を成膜し、直
入射に近いＥＵＶ光に対する反射率を高めた反射多層膜
をコーティングした光学系やマスクを用いなけれはなら
ない。特に、反射型マスクに用いられるＥＵＶ光を反射
させる反射多層膜の表面は、波長の数分の一以下の平滑
面が要求される。また、マスクにおいては、マスクブラ
ンク上に電子ビーム（ＥＢ）でパターンを描画する場合
におけるパターンの配置精度の向上が要求される。
【０００４】図６は従来のＥＵＶＬマスクブランクの基
本構造を示している。このマスクブランクは、石英から
なる下地基板１と、下地基板１上に成膜された反射多層
膜２と、反射多層膜２上に成膜された吸収体膜３とで構
成されていた。なお、反射多層膜２は、高い反射率を得
るためのものであって、屈折率の異なる２種類の物質を
交互に積層した光学素子である。吸収体３は、ＥＵＶ光
を良く吸収する重金属材料、例えば、タンタル（Ｔａ）
やタングステン（Ｗ）からなるものである。
本構造を示している。このマスクブランクは、石英から
なる下地基板１と、下地基板１上に成膜された反射多層
膜２と、反射多層膜２上に成膜された吸収体膜３とで構
成されていた。なお、反射多層膜２は、高い反射率を得
るためのものであって、屈折率の異なる２種類の物質を
交互に積層した光学素子である。吸収体３は、ＥＵＶ光
を良く吸収する重金属材料、例えば、タンタル（Ｔａ）
やタングステン（Ｗ）からなるものである。
【０００５】
【発明が解決しようとする課題】ところが、反射多層膜
２と吸収体膜３とには、成膜時に生じる内部応力が存在
し、この内部応力のためにマスクブランクに歪が生じて
いた。また、マスクブランクは、マスク製造過程におい
て電子ビーム描画装置（ＥＢ描画装置）のマスクステー
ジに静電チャックを用いて保持されるが、このとき前述
の内部応力によるマスクブランクの歪を修正するため
に、大きなチャック力を必要としていた。そして、ＥＢ
描画後にマスクブランクを静電チャックから取り外す
と、このマスクブランクに再び歪が生じ、ＥＢ描画によ
るマスクのパターン配置精度の向上を妨げていた。
２と吸収体膜３とには、成膜時に生じる内部応力が存在
し、この内部応力のためにマスクブランクに歪が生じて
いた。また、マスクブランクは、マスク製造過程におい
て電子ビーム描画装置（ＥＢ描画装置）のマスクステー
ジに静電チャックを用いて保持されるが、このとき前述
の内部応力によるマスクブランクの歪を修正するため
に、大きなチャック力を必要としていた。そして、ＥＢ
描画後にマスクブランクを静電チャックから取り外す
と、このマスクブランクに再び歪が生じ、ＥＢ描画によ
るマスクのパターン配置精度の向上を妨げていた。
【０００６】なお、反射多層膜２および吸収体膜３をス
パッタリングで成膜していることから、反射多層膜２お
よび吸収体膜３の内部応力を制御すること自体は可能で
ある。すなわち、材料力学的には反射多層膜２および吸
収体膜３の内部応力を調整して、マスクの歪を小さくす
ることは可能である。なお、この場合において、マスク
ブランクの歪が最小になる各膜２，３の内部応力をそれ
ぞれの臨界応力と定義する。しかしながら、常に正確な
臨界応力を得るように成膜することは極めて困難であ
る。そして、この臨界応力に誤差が生じた場合、マスク
ブランクの歪が大きくなり、ＥＢ描画時のパターン配置
精度を低下させる恐れがあった。
パッタリングで成膜していることから、反射多層膜２お
よび吸収体膜３の内部応力を制御すること自体は可能で
ある。すなわち、材料力学的には反射多層膜２および吸
収体膜３の内部応力を調整して、マスクの歪を小さくす
ることは可能である。なお、この場合において、マスク
ブランクの歪が最小になる各膜２，３の内部応力をそれ
ぞれの臨界応力と定義する。しかしながら、常に正確な
臨界応力を得るように成膜することは極めて困難であ
る。そして、この臨界応力に誤差が生じた場合、マスク
ブランクの歪が大きくなり、ＥＢ描画時のパターン配置
精度を低下させる恐れがあった。
【０００７】さらに、マスク製造過程において、エッチ
ングにより吸収体膜３が設計回路の仕様に基づき部分的
に除去されてパターン成型された場合に、除去された吸
収体膜３の内部応力が解放され、その部分には反射多層
膜２しか残らなくなるため、マスクブランクに歪が大き
く生じる恐れがあり、パターンの位置ずれを生ずる恐れ
があった。
ングにより吸収体膜３が設計回路の仕様に基づき部分的
に除去されてパターン成型された場合に、除去された吸
収体膜３の内部応力が解放され、その部分には反射多層
膜２しか残らなくなるため、マスクブランクに歪が大き
く生じる恐れがあり、パターンの位置ずれを生ずる恐れ
があった。
【０００８】以上のごとく従来の半導体製造プロセス用
マスクにおいては、内部応力調整が困難であり、また、
吸収体膜３の部分的除去に基づく歪の影響が大きく、マ
スクパターンの配置精度の向上を妨げていた。
マスクにおいては、内部応力調整が困難であり、また、
吸収体膜３の部分的除去に基づく歪の影響が大きく、マ
スクパターンの配置精度の向上を妨げていた。
【０００９】本発明は、このような従来の技術に存在す
る問題点に着目してされたものであって、その目的とす
るところは、マスクブランクの各膜に発生する内部応力
を調整することにより歪を低減するとともに、吸収体膜
の部分的除去に基づく歪を低減して、マスクパターンの
配置精度を向上した半導体製造プロセス用マスクを提供
することにある。
る問題点に着目してされたものであって、その目的とす
るところは、マスクブランクの各膜に発生する内部応力
を調整することにより歪を低減するとともに、吸収体膜
の部分的除去に基づく歪を低減して、マスクパターンの
配置精度を向上した半導体製造プロセス用マスクを提供
することにある。
【００１０】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、下地基板上に反射多層膜と吸収体膜とが
成膜されてなる基本構造を備えた半導体製造プロセス用
マスクにおいて、前記下地基板と前記反射多層膜との間
に、前記反射多層膜および前記吸収体膜の内部応力から
生ずるマスクの歪を是正するような内部応力を備えた応
力調整膜を成膜したものである。
に、本発明は、下地基板上に反射多層膜と吸収体膜とが
成膜されてなる基本構造を備えた半導体製造プロセス用
マスクにおいて、前記下地基板と前記反射多層膜との間
に、前記反射多層膜および前記吸収体膜の内部応力から
生ずるマスクの歪を是正するような内部応力を備えた応
力調整膜を成膜したものである。
【００１１】また、この応力調整膜の内部応力は、
【数２】 ただし、σc：応力調整膜の内部応力についての設定値 σm：反射多層膜の内部応力についての設定値 σa：吸収体膜の内部応力についての設定値 ν：ポアソン比 γ：下地基板の密度 Ｌ2：下地基板の面積 ｈ：下地基板の厚さ ｔc：応力調整膜の厚さ ｔm：反射多層膜の厚さ ｔa：吸収体膜の厚さ なる式で与えられる値にほぼ調整されていることが好ま
しい。
しい。
【００１２】また、本発明における前記反射多層膜、吸
収体膜および応力調整用の膜をそれぞれスパッタリング
により成膜することが好ましい。
収体膜および応力調整用の膜をそれぞれスパッタリング
により成膜することが好ましい。
【００１３】
【発明の実施の形態】以下、この発明の実施の形態を図
面に基づき説明する。図１は、本実施の形態におけるＥ
ＵＶＬマスクブランクの基本的構造を示す。この図１に
おいて、１は下地基板で、半導体工場で用いられている
６インチ正方形の合成石英基板としている。２は反射多
層膜で、その厚みはＭｏとＳｉの周期長を６．８ｎｍと
して４０対から構成されているので、２７２ｎｍとなっ
ている。３は吸収体膜で、タンタル（Ｔａ）を用いてい
る。なお、これら反射多層膜２および吸収体膜３は、そ
れぞれ窒素ガス、アルゴンガス等の反応性ガスを用いた
反応性スパッタリングにより成膜されている。
面に基づき説明する。図１は、本実施の形態におけるＥ
ＵＶＬマスクブランクの基本的構造を示す。この図１に
おいて、１は下地基板で、半導体工場で用いられている
６インチ正方形の合成石英基板としている。２は反射多
層膜で、その厚みはＭｏとＳｉの周期長を６．８ｎｍと
して４０対から構成されているので、２７２ｎｍとなっ
ている。３は吸収体膜で、タンタル（Ｔａ）を用いてい
る。なお、これら反射多層膜２および吸収体膜３は、そ
れぞれ窒素ガス、アルゴンガス等の反応性ガスを用いた
反応性スパッタリングにより成膜されている。
【００１４】また、本実施の形態では、従来のものと異
なり、下地基板１と反射多層膜２との間に応力調整膜４
が上記同様のスパッタリングにより厚み２００ｎｍとな
るように成膜されている。この応力調整膜４の材料は、
吸収体３あるいは反射多層膜２の材料と同一のものでよ
く、また、他の材料を用いてもよい。また、この実施の
形態においては、反射多層膜２および吸収体膜３の内部
応力を一定の値に設定するとともに、マスクブランクの
歪が最小となるように応力調整膜４の内部応力を設定し
ている。この内部応力は、発明者らの研究に基づき導か
れた次式、すなわち、
なり、下地基板１と反射多層膜２との間に応力調整膜４
が上記同様のスパッタリングにより厚み２００ｎｍとな
るように成膜されている。この応力調整膜４の材料は、
吸収体３あるいは反射多層膜２の材料と同一のものでよ
く、また、他の材料を用いてもよい。また、この実施の
形態においては、反射多層膜２および吸収体膜３の内部
応力を一定の値に設定するとともに、マスクブランクの
歪が最小となるように応力調整膜４の内部応力を設定し
ている。この内部応力は、発明者らの研究に基づき導か
れた次式、すなわち、
【数３】 ただし、σc：応力調整膜４の内部応力についての設定
値（臨界応力） σm：反射多層膜２の内部応力についての設定値（臨界
応力） σa：吸収体膜３の内部応力についての設定値（臨界応
力） ν：ポアソン比 γ：下地基板１の密度 Ｌ2：下地基板１の面積 ｈ：下地基板１の厚さ ｔc：応力調整膜４の厚さ ｔm：反射多層膜２の厚さ ｔa：吸収体膜３の厚さ により算定することができる。なお、このときの応力調
整膜４の内部応力σc 、並びに上記式を満たす反射多層
膜２および吸収体膜３の内部応力σm、σaをそれぞれに
ついての臨界応力という。
値（臨界応力） σm：反射多層膜２の内部応力についての設定値（臨界
応力） σa：吸収体膜３の内部応力についての設定値（臨界応
力） ν：ポアソン比 γ：下地基板１の密度 Ｌ2：下地基板１の面積 ｈ：下地基板１の厚さ ｔc：応力調整膜４の厚さ ｔm：反射多層膜２の厚さ ｔa：吸収体膜３の厚さ により算定することができる。なお、このときの応力調
整膜４の内部応力σc 、並びに上記式を満たす反射多層
膜２および吸収体膜３の内部応力σm、σaをそれぞれに
ついての臨界応力という。
【００１５】図２は、上記式３に基づく計算結果を示す
ものであって、吸収体膜３の臨界応力σaをパラメータ
とし、反射多層膜２の臨界応力σmを関数としている。
また、この図２においては、吸収体膜３の応力を２００
ＭＰａ刻みとし、±１０００ＭＰａの範囲で応力調整膜
の臨界応力σcの計算結果を示す。
ものであって、吸収体膜３の臨界応力σaをパラメータ
とし、反射多層膜２の臨界応力σmを関数としている。
また、この図２においては、吸収体膜３の応力を２００
ＭＰａ刻みとし、±１０００ＭＰａの範囲で応力調整膜
の臨界応力σcの計算結果を示す。
【００１６】なお、前述の反射多層膜２、吸収体膜３お
よび応力調整膜４の内部応力の設定値、すなわち、各臨
界応力の設定値σm、σa、σcは、上記式（または、図
２の関係）に基づき、変更することができる。また、各
膜２，３，４の内部応力はアルゴン（Ａｒ）やキセノン
（Ｘｅ）などの不活性ガスに対する反応性ガスの量（分
圧）に対し一定の関係を有するので、この関係を予めデ
ータとして持っておき、反応性ガスの量を変化させるこ
とにより、各膜２，３，４の内部応力の調整を行うこと
ができる。
よび応力調整膜４の内部応力の設定値、すなわち、各臨
界応力の設定値σm、σa、σcは、上記式（または、図
２の関係）に基づき、変更することができる。また、各
膜２，３，４の内部応力はアルゴン（Ａｒ）やキセノン
（Ｘｅ）などの不活性ガスに対する反応性ガスの量（分
圧）に対し一定の関係を有するので、この関係を予めデ
ータとして持っておき、反応性ガスの量を変化させるこ
とにより、各膜２，３，４の内部応力の調整を行うこと
ができる。
【００１７】反射多層膜２および吸収体膜３の臨界応力
σm、σaは、双方が圧縮応力または引張り応力となるよ
うに設定するのが好ましい。このようにした場合、前記
式または図２によれば、応力調整膜４の臨界応力σ
cは、反射多層膜２および吸収体膜３の臨界応力σm、σ
aが圧縮応力のときには引張り応力となり、反射多層膜
２および吸収体膜３の臨界応力σm、σaが引張り応力の
ときは圧縮応力となる。なお、上記において下地基板上
に直接膜を形成したときに、この膜側の面が凸となるよ
うに歪む場合の内部応力を圧縮応力と称し、この場合に
は−で表示する。逆に、膜側の面が凹となるように歪む
場合の内部応力を引っ張り応力と称し、この場合には＋
で表示している。
σm、σaは、双方が圧縮応力または引張り応力となるよ
うに設定するのが好ましい。このようにした場合、前記
式または図２によれば、応力調整膜４の臨界応力σ
cは、反射多層膜２および吸収体膜３の臨界応力σm、σ
aが圧縮応力のときには引張り応力となり、反射多層膜
２および吸収体膜３の臨界応力σm、σaが引張り応力の
ときは圧縮応力となる。なお、上記において下地基板上
に直接膜を形成したときに、この膜側の面が凸となるよ
うに歪む場合の内部応力を圧縮応力と称し、この場合に
は−で表示する。逆に、膜側の面が凹となるように歪む
場合の内部応力を引っ張り応力と称し、この場合には＋
で表示している。
【００１８】次に、前記式に基づき応力調整膜４の臨海
応力σcを設定することにより、パターン配置誤差がど
のようになるかを、図３により説明する。図３は、反射
多層膜２および吸収体膜３の臨界応力σm、σaをそれぞ
れ−５００ＭＰａに設定し、応力調整膜４の臨界応力σ
cを８８８ＭＰａに設定したときのパターン配置誤差の
計算結果を示すとともに、各膜２，３，４の内部応力の
うちの一つが、この各臨界応力から増減した場合に（つ
まり、成膜時の製作誤差に必ずしも臨界応力になるとは
限らない）、パターン配置誤差がどのようになるかを示
している。なお、σc、σm、σaの線は、表示されてい
ない他の二つの臨界応力が一定の内部応力として維持さ
れ、表示されている臨界応力に設定されている膜の内部
応力が変化した場合のパターン配置誤差の計算結果を示
す。
応力σcを設定することにより、パターン配置誤差がど
のようになるかを、図３により説明する。図３は、反射
多層膜２および吸収体膜３の臨界応力σm、σaをそれぞ
れ−５００ＭＰａに設定し、応力調整膜４の臨界応力σ
cを８８８ＭＰａに設定したときのパターン配置誤差の
計算結果を示すとともに、各膜２，３，４の内部応力の
うちの一つが、この各臨界応力から増減した場合に（つ
まり、成膜時の製作誤差に必ずしも臨界応力になるとは
限らない）、パターン配置誤差がどのようになるかを示
している。なお、σc、σm、σaの線は、表示されてい
ない他の二つの臨界応力が一定の内部応力として維持さ
れ、表示されている臨界応力に設定されている膜の内部
応力が変化した場合のパターン配置誤差の計算結果を示
す。
【００１９】この図２から分かるように、各膜２，３，
４がそれぞれ臨海応力（つまり、設定値）σm、σa、σ
c通り成膜された場合は、パターン配置誤差は生じな
い。また、応力調整膜４の内部応力を臨海応力σcとし
て成膜されている場合は、σmおよびσaの線から、反射
多層膜２および吸収体膜３の内部応力が成膜時の製作誤
差により臨界応力σm、σaから変化している場合のパタ
ーン配置誤差を知ることができる。例えば、吸収体膜３
の内部応力がその臨界応力σaから製作誤差により±４
０％ずれて製作された場合は、パターン配置誤差は５ｎ
ｍ未満である。また、反射多層膜２の内部応力が製作誤
差によりその臨界応力σmから±４０％ずれて製作され
た場合は、パターン配置誤差は１２ｎｍ未満であること
が分かる。このように、本発明によれば、応力調整膜４
の内部応力を、設定値の臨界応力σcにほぼ調整してお
くことにより、パターン配置誤差を小さく抑えることが
できる。
４がそれぞれ臨海応力（つまり、設定値）σm、σa、σ
c通り成膜された場合は、パターン配置誤差は生じな
い。また、応力調整膜４の内部応力を臨海応力σcとし
て成膜されている場合は、σmおよびσaの線から、反射
多層膜２および吸収体膜３の内部応力が成膜時の製作誤
差により臨界応力σm、σaから変化している場合のパタ
ーン配置誤差を知ることができる。例えば、吸収体膜３
の内部応力がその臨界応力σaから製作誤差により±４
０％ずれて製作された場合は、パターン配置誤差は５ｎ
ｍ未満である。また、反射多層膜２の内部応力が製作誤
差によりその臨界応力σmから±４０％ずれて製作され
た場合は、パターン配置誤差は１２ｎｍ未満であること
が分かる。このように、本発明によれば、応力調整膜４
の内部応力を、設定値の臨界応力σcにほぼ調整してお
くことにより、パターン配置誤差を小さく抑えることが
できる。
【００２０】図４は、図３と同様の図であって、反射多
層膜２および吸収体膜３の臨界応力σm、σaをそれぞれ
一２５０ＭＰａとし、応力調整膜４の臨界応力σcを４
１８ＭＰａに設定した場合のものである。この図４によ
れば、マスクブランクを構成する各膜の内部応力が半分
になっており、パターン配置誤差もおよそ半分になって
いることが分かる。
層膜２および吸収体膜３の臨界応力σm、σaをそれぞれ
一２５０ＭＰａとし、応力調整膜４の臨界応力σcを４
１８ＭＰａに設定した場合のものである。この図４によ
れば、マスクブランクを構成する各膜の内部応力が半分
になっており、パターン配置誤差もおよそ半分になって
いることが分かる。
【００２１】次に、図５により従来のものと本発明のも
のとのパターン配置誤差の比較を行う。図５において、
σaの線は、本発明のものであり、吸収体膜３および反
射多層膜２の臨界応力σm、σaを一２５０ＭＰａ、応力
調整膜４の臨界応力σcを４１８ＭＰａとし、応力調整
膜４および反射多層膜２の内部応力をそれぞれの臨海応
力σc、σmで一定とし、吸収体膜３の内部応力を、その
臨海応力σaを中心として変化させた場合のパターン配
置誤差を示す線である。また、σawithout σc の線は、
従来の応力調整膜を具備しないものを示す。また、この
従来のものにおいては、反射多層膜２の臨海応力が一２
５０ＭＰａ、吸収体膜３の臨海応力σa が５８０ＭＰａ
であり、図５の線図では、反射多層膜２の内部応力を臨
海応力σmで一定とし、吸収体膜３の内部応力を、その
臨海応力σaを基準として変化させた場合のパターン配
置誤差を示している。
のとのパターン配置誤差の比較を行う。図５において、
σaの線は、本発明のものであり、吸収体膜３および反
射多層膜２の臨界応力σm、σaを一２５０ＭＰａ、応力
調整膜４の臨界応力σcを４１８ＭＰａとし、応力調整
膜４および反射多層膜２の内部応力をそれぞれの臨海応
力σc、σmで一定とし、吸収体膜３の内部応力を、その
臨海応力σaを中心として変化させた場合のパターン配
置誤差を示す線である。また、σawithout σc の線は、
従来の応力調整膜を具備しないものを示す。また、この
従来のものにおいては、反射多層膜２の臨海応力が一２
５０ＭＰａ、吸収体膜３の臨海応力σa が５８０ＭＰａ
であり、図５の線図では、反射多層膜２の内部応力を臨
海応力σmで一定とし、吸収体膜３の内部応力を、その
臨海応力σaを基準として変化させた場合のパターン配
置誤差を示している。
【００２２】この図から分かるように、本実施の形態の
ものでは、吸収体膜３の内部圧力が臨海応力σaを基準
として±４０％変化したときのパターン配置誤差が約２
ｎｍであるのに対し、従来のものでは、吸収体膜３の内
部圧力が臨海応力σaを基準として±４０％変化したと
きのパターン配置誤差が約５ｎｍである。この結果か
ら、本実施の形態の場合には、応力調整膜４の応力調整
作用により、反射多層膜２および吸収体膜３の内部応力
に基づく歪が低減され、パターン配置誤差が改善されて
いることが分かる。
ものでは、吸収体膜３の内部圧力が臨海応力σaを基準
として±４０％変化したときのパターン配置誤差が約２
ｎｍであるのに対し、従来のものでは、吸収体膜３の内
部圧力が臨海応力σaを基準として±４０％変化したと
きのパターン配置誤差が約５ｎｍである。この結果か
ら、本実施の形態の場合には、応力調整膜４の応力調整
作用により、反射多層膜２および吸収体膜３の内部応力
に基づく歪が低減され、パターン配置誤差が改善されて
いることが分かる。
【００２３】本実施の形態は、以上のごとく構成されて
いるので、次のような効果を奏することができる。 （１） マスク製造プロセスにおいて、電子ビーム（Ｅ
Ｂ）描画中、静電チャックでマスクブランクを固定する
が、マスクブランクの歪が小さくなっているため、その
際の固定が容易であり、また、マスクブランクの平坦性
が向上しているため、マスクパターンの配置精度が向上
する。 （２） また、パターン形成プロセスにおいて、吸収体
膜３の除去による応力変化に基づく歪が、応力調整膜４
により低減されるため、マスクパターンの位置ずれを抑
制することができる。 （３） また、応力調整膜４が下地基板１と反射多層膜
２との間に形成されることにより、下地基板１上の凹凸
が多少存在するようなことがあっても、応力調整膜４で
平坦化されるので、反射多層膜２の界面にこの凹凸が伝
播されない。したがって、応力調整膜４の表面を再度研
摩することによって、反射多層膜２成膜前に平滑な下地
基板１を準備することができ、マスクが平坦化され、設
計値通りの周期律表の反射多層膜２が得られる。
いるので、次のような効果を奏することができる。 （１） マスク製造プロセスにおいて、電子ビーム（Ｅ
Ｂ）描画中、静電チャックでマスクブランクを固定する
が、マスクブランクの歪が小さくなっているため、その
際の固定が容易であり、また、マスクブランクの平坦性
が向上しているため、マスクパターンの配置精度が向上
する。 （２） また、パターン形成プロセスにおいて、吸収体
膜３の除去による応力変化に基づく歪が、応力調整膜４
により低減されるため、マスクパターンの位置ずれを抑
制することができる。 （３） また、応力調整膜４が下地基板１と反射多層膜
２との間に形成されることにより、下地基板１上の凹凸
が多少存在するようなことがあっても、応力調整膜４で
平坦化されるので、反射多層膜２の界面にこの凹凸が伝
播されない。したがって、応力調整膜４の表面を再度研
摩することによって、反射多層膜２成膜前に平滑な下地
基板１を準備することができ、マスクが平坦化され、設
計値通りの周期律表の反射多層膜２が得られる。
【００２４】
【発明の効果】本発明によれば、下地基板上に反射多層
膜と吸収体膜とが成膜されてなる基本構造を備えた半導
体製造プロセス用マスクにおいて、前記下地基板と前記
反射多層膜との間に、前記反射多層膜および前記吸収体
膜の内部応力から生ずるマスクの歪を是正するような内
部応力を備えた応力調整膜を成膜したので、成膜時に生
ずる各膜の内部応力が調整されてマスクパターンの配置
精度が向上する。また、パターン形成時の吸収体膜除去
による歪が低減され、マスクパターンの位置ずれを抑制
することができる。さらには、反射多層膜２の下地が平
滑化されることによりマスクが平坦化され、設計値通り
の周期の反射多層膜が得られる。
膜と吸収体膜とが成膜されてなる基本構造を備えた半導
体製造プロセス用マスクにおいて、前記下地基板と前記
反射多層膜との間に、前記反射多層膜および前記吸収体
膜の内部応力から生ずるマスクの歪を是正するような内
部応力を備えた応力調整膜を成膜したので、成膜時に生
ずる各膜の内部応力が調整されてマスクパターンの配置
精度が向上する。また、パターン形成時の吸収体膜除去
による歪が低減され、マスクパターンの位置ずれを抑制
することができる。さらには、反射多層膜２の下地が平
滑化されることによりマスクが平坦化され、設計値通り
の周期の反射多層膜が得られる。
【００２５】また、応力調整膜の内部応力を所定の臨界
応力にほぼ調整されているので、マスクの歪を最小値に
抑制することができる。
応力にほぼ調整されているので、マスクの歪を最小値に
抑制することができる。
【００２６】また、本発明によれば、前記反射多層膜、
吸収体膜および応力調整用の膜は、それぞれスパッタリ
ングにより成膜されているので、各膜の内部応力の調整
が容易となり、マスクパターの配置精度の高い半導体製
造プロセス用マスクを容易に製造することができる。
吸収体膜および応力調整用の膜は、それぞれスパッタリ
ングにより成膜されているので、各膜の内部応力の調整
が容易となり、マスクパターの配置精度の高い半導体製
造プロセス用マスクを容易に製造することができる。
【図１】 この発明に係るマスクブランクの基本構造を
示す図面である。
示す図面である。
【図２】 この発明に係る応力調整膜の臨界応力の計算
結果を示す線図である。
結果を示す線図である。
【図３】 この発明によるパターン配置誤差の例を示し
た線図である。
た線図である。
【図４】 この発明によるパターン配置誤差の他の例を
示した線図である
示した線図である
【図５】 この発明によるパターン配置誤差と従来のも
のによるパターン配置誤差とを比較した線図である。
のによるパターン配置誤差とを比較した線図である。
【図６】 従来のマスクブランクの基本構造を示す図面
である。
である。
１ 下地基板、２ 反射多層膜、３ 吸収体膜、４ 応
力調整膜、σa 吸収体膜の内部応力、σc 応力調整膜
の内部応力、σm 反射多層膜の内部応力。
力調整膜、σa 吸収体膜の内部応力、σc 応力調整膜
の内部応力、σm 反射多層膜の内部応力。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 小川 太郎 東京都国分寺市東恋ヶ窪一丁目280番地 株式会社日立製作所中央研究所内 Ｆターム(参考） 2H095 BA10 BB25 BB37 BC11 BC24 5F046 AA25 CB17 GD05 GD16
Claims (3)
- 【請求項１】 下地基板上に反射多層膜と吸収体膜とが
成膜されてなる基本構造を備えた半導体製造プロセス用
マスクにおいて、前記下地基板と前記反射多層膜との間
に、前記反射多層膜および前記吸収体膜の内部応力から
生ずるマスクの歪を是正するような内部応力を備えた応
力調整膜を成膜したことを特徴とする半導体製造プロセ
ス用マスク。 - 【請求項２】 前記応力調整膜の内部応力は、 【数１】 ただし、σc：応力調整膜の内部応力についての設定値 σm：反射多層膜の内部応力についての設定値 σa：吸収体膜の内部応力についての設定値 ν：ポアソン比 γ：下地基板の密度 Ｌ2：下地基板の面積 ｈ：下地基板の厚さ ｔc：応力調整膜の厚さ ｔm：反射多層膜の厚さ ｔa：吸収体膜の厚さ なる式で与えられる値にほぼ調整されていることを特徴
とする請求項１記載の半導体製造プロセス用マスク。 - 【請求項３】 前記反射多層膜、吸収体膜および応力調
整膜は、それぞれスパッタリングにより成膜されている
ことを特徴とする請求項１または２記載の半導体製造プ
ロセス用マスク。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000198337A JP2002015981A (ja) | 2000-06-30 | 2000-06-30 | 半導体製造プロセス用マスク |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000198337A JP2002015981A (ja) | 2000-06-30 | 2000-06-30 | 半導体製造プロセス用マスク |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002015981A true JP2002015981A (ja) | 2002-01-18 |
Family
ID=18696515
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000198337A Pending JP2002015981A (ja) | 2000-06-30 | 2000-06-30 | 半導体製造プロセス用マスク |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002015981A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002222764A (ja) * | 2000-11-22 | 2002-08-09 | Hoya Corp | 多層膜付き基板、露光用反射型マスクブランク、露光用反射型マスクおよびその製造方法、並びに半導体の製造方法 |
| US7056627B2 (en) | 2002-08-23 | 2006-06-06 | Hoya Corporation | Method of manufacturing a reflection type mask blank and method of manufacturing a reflection type mask |
| KR20230084301A (ko) * | 2021-02-16 | 2023-06-12 | 에이지씨 가부시키가이샤 | Euv 리소그래피용 반사형 마스크 블랭크, euv 리소그래피용 반사형 마스크 및 그것들의 제조 방법 |
-
2000
- 2000-06-30 JP JP2000198337A patent/JP2002015981A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002222764A (ja) * | 2000-11-22 | 2002-08-09 | Hoya Corp | 多層膜付き基板、露光用反射型マスクブランク、露光用反射型マスクおよびその製造方法、並びに半導体の製造方法 |
| US7056627B2 (en) | 2002-08-23 | 2006-06-06 | Hoya Corporation | Method of manufacturing a reflection type mask blank and method of manufacturing a reflection type mask |
| KR20230084301A (ko) * | 2021-02-16 | 2023-06-12 | 에이지씨 가부시키가이샤 | Euv 리소그래피용 반사형 마스크 블랭크, euv 리소그래피용 반사형 마스크 및 그것들의 제조 방법 |
| KR102645567B1 (ko) | 2021-02-16 | 2024-03-11 | 에이지씨 가부시키가이샤 | Euv 리소그래피용 반사형 마스크 블랭크, euv 리소그래피용 반사형 마스크 및 그것들의 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3939132B2 (ja) | 多層膜付き基板、露光用反射型マスクブランク、露光用反射型マスクおよびその製造方法、並びに半導体の製造方法 | |
| US6737201B2 (en) | Substrate with multilayer film, reflection type mask blank for exposure, reflection type mask for exposure and production method thereof as well as production method of semiconductor device | |
| JP4958147B2 (ja) | 露光用反射型マスクブランク及び露光用反射型マスク、多層反射膜付き基板、並びに半導体装置の製造方法 | |
| US8956787B2 (en) | Reflective mask blank for EUV lithography and process for producing the same | |
| US7838180B2 (en) | Mask blank, method of manufacturing an exposure mask, and method of manufacturing an imprint template | |
| US9229315B2 (en) | Reflective mask blank and method of manufacturing a reflective mask | |
| KR100906026B1 (ko) | 반사형 포토마스크 블랭크, 반사형 포토마스크, 및 이것을이용한 반도체 장치의 제조 방법 | |
| JP4372178B2 (ja) | 光反射型マスクと光反射型マスクの作製方法及び半導体装置の製造方法 | |
| US7804648B2 (en) | Multilayer reflective film coated substrate, manufacturing method thereof, reflective mask blank, and reflective mask | |
| JP4856798B2 (ja) | 反射型マスクブランクの製造方法及び反射型マスクの製造方法、並びに半導体装置の製造方法 | |
| US20070091421A1 (en) | Multilayer reflective film coated substrate, manufacturing method thereof, reflective mask blank, and reflective mask | |
| JPWO2019225737A1 (ja) | 反射型マスクブランク、反射型マスク、並びに反射型マスク及び半導体装置の製造方法 | |
| US11960201B2 (en) | Method of critical dimension control by oxygen and nitrogen plasma treatment in EUV mask | |
| JP3681381B2 (ja) | 反射型マスクブランク及び反射型マスクの製造方法 | |
| JP4390418B2 (ja) | Ｅｕｖ露光用反射型マスクブランクおよびｅｕｖ露光用反射型マスク並びに半導体の製造方法 | |
| US20020110743A1 (en) | Reflection type mask blank for EUV exposure and reflection type mask for EUV exposure as well as method of producing the mask | |
| JP2002015981A (ja) | 半導体製造プロセス用マスク | |
| JP2020181206A (ja) | 反射型マスクブランク、反射型マスク及び半導体装置の製造方法 | |
| US20220187699A1 (en) | Reflective mask blank for euvl, reflective mask for euvl, and method of manufacturing reflective mask for euvl | |
| JP2022183205A (ja) | 反射型マスク、並びに反射型マスクブランク及び半導体装置の製造方法 | |
| WO2007055401A1 (en) | Method for depositing reflective multilayer film of reflective mask blank for euv lithography and method for producing reflective mask blank for euv lithography | |
| JPH10161300A (ja) | Ｘ線マスクブランク、ｘ線マスク及びパターン転写方法 | |
| US20220342294A1 (en) | Mask blank, phase shift mask, and method of manufacturing semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20040608 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20041005 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20041005 |