JP2002014667A - Image compositing and processing device - Google Patents

Image compositing and processing device

Info

Publication number
JP2002014667A
JP2002014667A JP2000196355A JP2000196355A JP2002014667A JP 2002014667 A JP2002014667 A JP 2002014667A JP 2000196355 A JP2000196355 A JP 2000196355A JP 2000196355 A JP2000196355 A JP 2000196355A JP 2002014667 A JP2002014667 A JP 2002014667A
Authority
JP
Japan
Prior art keywords
unit
image
setting
image data
coefficient
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000196355A
Other languages
Japanese (ja)
Other versions
JP4628524B2 (en
Inventor
Toshiyuki Shimizu
敏行 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2000196355A priority Critical patent/JP4628524B2/en
Publication of JP2002014667A publication Critical patent/JP2002014667A/en
Application granted granted Critical
Publication of JP4628524B2 publication Critical patent/JP4628524B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Image Processing (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide an image compositing and processing device not uselessly deteriorating the quality of a graphic image by controlling processing graphic image data by filtering also using a compositing coefficient. SOLUTION: The image compositing and processing device 1 having a filtering execution control part 33 for controlling filtering in a filtering part 3 for processing a graphic image by filtering and outputting it, and compositing graphic image data outputted from the filtering part 3 and externally inputted video image data by an image compositing part 8 according to the compositing coefficient stored in a setting register part 5 is provided with a coefficient comparison part 6 for comparing a set compositing coefficient with a threshold and outputting a comparison result, and the filtering execution control part 33 controls processing the graphic image data by filtering based on the output from the coefficient comparison part 6 in addition to the setting for executing the processing by filtering.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、グラフィックス画
像データと他の画像入力データとを、任意の割合で合成
してディスプレイ等に出力する画像合成処理装置に関
し、特に、インターレース方式のビデオ出力時に発生す
るグラフィックス画像のラインフリッカを低減させるた
めのフィルタ処理部を備えた画像合成処理装置に関す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an image synthesizing apparatus for synthesizing graphics image data and other image input data at an arbitrary ratio and outputting the synthesized image data to a display or the like. The present invention relates to an image synthesis processing apparatus including a filter processing unit for reducing line flicker of a generated graphics image.

【0002】[0002]

【従来の技術】従来からグラフィックス画像データと他
の画像入力データとを、任意の割合で合成してディスプ
レイ等にインターレース方式でビデオ出力する画像合成
処理装置が知られており、さらに、インターレース方式
でビデオ出力する際に発生するグラフィックス画像のラ
インフリッカを低減させるために、合成前のグラフィッ
ク画像の垂直2ライン分(フィールドが異なり隣接する
2ライン分)のビデオデータに対し、フィールド間のフ
ィルタ処理を施してから出力するフィルタ処理部を備え
た画像合成処理装置が知られている。
2. Description of the Related Art Conventionally, there is known an image synthesizing processor for synthesizing graphics image data and other image input data at an arbitrary ratio and outputting video to a display or the like in an interlaced manner. In order to reduce the line flicker of the graphics image generated when outputting video in the above-mentioned manner, the video data of two vertical lines (two adjacent lines having different fields) of the graphic image before synthesis is filtered between fields. 2. Description of the Related Art There is known an image synthesizing processing device including a filter processing unit that outputs a processed image.

【0003】図6は、従来の画像合成処理装置の構成を
示すブロック図である。図6の画像合成処理装置91
は、例えば特定のデータフォーマットを用いて構成され
るグラフィック画像のビデオデータを生成するグラフィ
ック画像データ生成部2と、そのグラフィック画像デー
タに対してフィルタ処理を施して出力するフィルタ処理
部93と、後述する設定レジスタ部95に設定される内
容を制御すると共に画像合成処理装置91内各部の動作
を司る制御部4と、フィルタ処理部93の動作に関する
各種設定およびグラフィック画像データと入力画像デー
タの合成係数設定を格納する設定レジスタ部95と、フ
ィルタ処理部93から出力されたグラフィック画像デー
タと入力画像データとを設定レジスタ部95に設定され
た合成係数に従って合成する画像合成部8と、外部から
の画像データが入力される画像データ入力部9と、画像
合成部8で合成された画像データが出力される画像デー
タ出力部10とから構成される。
FIG. 6 is a block diagram showing a configuration of a conventional image synthesis processing device. Image synthesis processing device 91 in FIG.
Includes a graphic image data generation unit 2 that generates video data of a graphic image configured using a specific data format, a filter processing unit 93 that performs a filtering process on the graphic image data, and outputs the result. The control unit 4 controls the contents set in the setting register unit 95 and controls the operation of each unit in the image synthesizing processing unit 91, and various settings relating to the operation of the filter processing unit 93 and the synthesis coefficient of graphic image data and input image data. A setting register unit 95 for storing settings, an image synthesizing unit 8 for synthesizing graphic image data output from the filter processing unit 93 and input image data in accordance with a synthesis coefficient set in the setting register unit 95, and an external image The image data input unit 9 to which data is input and the image data And an image data output section 10 for image data is output.

【0004】また、フィルタ処理部93内には、グラフ
ィック画像の垂直2ライン分のビデオデータに対してフ
ィールド間のフィルタ処理を施して出力するフィルタ部
31と、フィルタ部31のフィルタ処理を実行させるか
否かを切り替えるフィルタ処理実行制御部32を有して
いる。
[0006] In a filter processing unit 93, a filter unit 31 that performs filtering between fields on video data of two vertical lines of a graphic image and outputs the result, and a filter process of the filter unit 31 are executed. It has a filter processing execution control unit 32 for switching whether or not the processing is performed.

【0005】また、設定レジスタ部95内には、フィル
タ処理部93内のフィルタ処理実行制御部32をON/
OFF切替させる設定を格納するフィルタ実行設定部5
4と、画像合成部8で合成するグラフィック画像データ
と入力画像データの合成係数の設定を格納する合成係数
設定部51を有している。
In the setting register section 95, the filter processing execution control section 32 in the filter processing section 93 is turned ON / OFF.
Filter execution setting unit 5 for storing settings for switching OFF
4 and a combination coefficient setting unit 51 for storing setting of combination coefficients of graphic image data and input image data to be combined by the image combination unit 8.

【0006】次に、従来の画像合成処理装置91の動作
について説明する。グラフィック画像データ生成部2で
生成されたグラフィック画像データは、フィルタ処理部
93内のフィルタ部31に入力する。フィルタ部31
は、フィルタ処理実行制御部32の指示により入力した
グラフィック画像データに対してフィルタ処理を実行す
るか否かを判断する。フィルタ処理実行制御部32の指
示がフィルタ処理を実行する指示である場合には、入力
したグラフィック画像データに対してフィルタ処理を実
行して画像合成部8に出力し、フィルタ処理実行制御部
32の指示がフィルタ処理を実行しない指示である場合
には、入力したグラフィック画像データに対してフィル
タ処理を実行しないで画像合成部8に出力する。
Next, the operation of the conventional image synthesis processing device 91 will be described. The graphic image data generated by the graphic image data generation unit 2 is input to the filter unit 31 in the filter processing unit 93. Filter unit 31
Determines whether or not to execute the filtering process on the graphic image data input in accordance with the instruction of the filtering process execution control unit 32. If the instruction from the filter processing execution control unit 32 is an instruction to execute the filter processing, the filter processing is executed on the input graphic image data and output to the image synthesizing unit 8. If the instruction is an instruction not to execute the filter processing, the input graphic image data is output to the image synthesizing unit 8 without executing the filter processing.

【0007】また、フィルタ処理実行制御部32は、設
定レジスタ部95内のフィルタ実行設定部54に設定さ
れた内容に従って切り替えられ、フィルタ実行設定部5
4の設定内容は、制御部4により書き換えることができ
る。
The filter execution control unit 32 is switched according to the contents set in the filter execution setting unit 54 in the setting register unit 95, and the filter execution setting unit 5
4 can be rewritten by the control unit 4.

【0008】画像合成部8は、画像データ入力部9から
入力したビデオ画像データと、フィルタ部31から入力
したグラフィック画像データを、設定レジスタ部95内
の合成係数設定部51に設定された内容に従って合成
し、合成した画像データを画像データ出力部10に出力
する。
The image synthesizing section 8 converts the video image data input from the image data input section 9 and the graphic image data input from the filter section 31 in accordance with the contents set in the synthesis coefficient setting section 51 in the setting register section 95. The combined image data is output to the image data output unit 10.

【0009】また、合成係数設定部51の設定内容も、
フィルタ実行設定部54と同様に制御部4により書き換
えることができる。
Further, the setting contents of the synthesis coefficient setting section 51 are as follows.
It can be rewritten by the control unit 4 similarly to the filter execution setting unit 54.

【0010】ところで、上記したフィルタ処理部93
は、グラフィック画像の垂直2ライン分のビデオデータ
に対してフィールド間のフィルタ処理を施して出力する
処理を切り替えているが、それは、以下に示す理由から
である。
By the way, the above-mentioned filter processing unit 93
Is switching between two fields of video data of a graphic image by performing a filter process between fields and outputting the processed data, for the following reason.

【0011】グラフィック画像に対してフィルタ処理を
実行すると、グラフィックス画像のラインフリッカを低
減することができる。しかし、それと引き換えに、フィ
ルタ処理によるグラフィック画像の画質劣化を伴う。従
って、ディスプレイに表示されるグラフィック画像を確
認した場合、例えばグラフィック画像をインターレース
方式でビデオ出力する際に発生するラインフリッカの発
生が少なく、かつフィルタ処理による画質劣化が顕著で
ある場合等には、フィルタ処理を実行しないグラフィッ
ク画像の方が見易くなる場合がある。
[0011] By executing the filtering process on the graphic image, line flicker of the graphics image can be reduced. However, in exchange for this, the image quality of the graphic image is degraded due to the filtering process. Therefore, when the graphic image displayed on the display is confirmed, for example, when the occurrence of line flicker that occurs when the graphic image is output as a video in the interlaced mode is small, and the image quality deterioration due to the filter processing is remarkable, In some cases, a graphic image not subjected to the filtering process is easier to see.

【0012】そのため、従来の画像合成処理装置91で
は、事前にディスプレイに表示されたグラフィック画像
からラインフリッカの発生状況を確認し、制御部4を用
いて設定レジスタ部95内のフィルタ実行設定部54の
設定を調整することにより、フィルタ処理部93内のフ
ィルタ処理実行制御部32を切り替えてグラフィック画
像データに対するフィルタ処理の実行(ON)と非実行
(OFF)を切り替えていた。
For this reason, in the conventional image synthesizing apparatus 91, the occurrence state of the line flicker is confirmed in advance from the graphic image displayed on the display, and the filter execution setting section 54 in the setting register section 95 using the control section 4. By adjusting the setting, the filter processing execution control unit 32 in the filter processing unit 93 is switched to switch between execution (ON) and non-execution (OFF) of the filter processing on the graphic image data.

【0013】このように、外部から入力される他のビデ
オ入力画像と合成してディスプレイ上に表示させる動作
を実施する従来の画像合成処理装置91は、グラフィッ
クスの画像データ処理を行う制御部4、画像メモリ部4
1、及び、その画像メモリ部41をコントロールする為
のメモリ制御処理部42を有し、画像メモリ部41に格
納されたグラフィックスの画像データを、所定のビデオ
タイミングで読み出し、垂直2ライン分に相当するフィ
ールドが異なり隣接するグラフィックス画像データを、
画像メモリから同時に読み出し、フィールド間のフィル
タ処理を行うことにより、ビデオ出力方式がインタレー
ス方式の場合に発生するグラフィックス画像のラインフ
リッカを低減させていた。
As described above, the conventional image synthesizing processing device 91 for performing the operation of synthesizing the image with another video input image input from the outside and displaying the image on the display is provided by the control unit 4 for processing the image data of graphics. , Image memory unit 4
1, and a memory control processing unit 42 for controlling the image memory unit 41, reads out the graphics image data stored in the image memory unit 41 at a predetermined video timing, and Neighboring graphics image data with different corresponding fields
By simultaneously reading data from the image memory and performing filtering between fields, line flicker of a graphics image generated when the video output method is the interlace method has been reduced.

【0014】また、従来の画像合成処理装置91では、
グラフィックス画像と外部からのビデオ入力画像との合
成の割合を合成係数αとしてあらかじめ設定レジスタ部
51内の合成係数設定部51にパラメータとして設定
し、本係数値を用いて合成したビデオの画像データを出
力していた。
In the conventional image synthesis processing device 91,
The image ratio of the video image synthesized using the coefficient value is set in advance in the synthesis coefficient setting unit 51 in the setting register unit 51 as the synthesis coefficient α, which is the ratio of the synthesis of the graphics image and the video input image from the outside. Was output.

【0015】[0015]

【発明が解決しようとする課題】上記したように、従来
の画像合成処理装置では、使用者に見易い画像合成出力
とするために、事前にディスプレイ上に表示されたグラ
フィックス画像からラインフリッカの発生状況を確認
し、グラフィック画像データに対してフィルタ処理部9
3でフィルタ処理を実行するか否かを制御部4により設
定レジスタ部95内のフィルタ実行設定部54に設定す
ることにより切り替える必要があった。
As described above, in the conventional image synthesizing processing apparatus, line flicker is generated from a graphics image previously displayed on a display in order to obtain an image synthesized output which is easy for a user to see. After confirming the situation, the graphic processing unit 9 filters the graphic image data.
It is necessary to switch whether or not to execute the filtering process in 3 by setting the filter execution setting unit 54 in the setting register unit 95 by the control unit 4.

【0016】また、例えば、上記設定を省略するため
に、常時、グラフィック画像データに対してフィルタ処
理部93でフィルタ処理を実行するように設定レジスタ
部95内のフィルタ実行設定部54を設定することも考
えられるが、その場合には、グラフィック画像データが
常時劣化してしまっていた。
Further, for example, in order to omit the above setting, the filter execution setting section 54 in the setting register section 95 is set so that the filter processing section 93 always executes the filtering process on the graphic image data. However, in that case, the graphic image data is always deteriorated.

【0017】ところで、画像合成処理装置は、グラフィ
ック画像データと入力画像データを合成する場合であっ
て、その中のグラフィック画像データの割合が小さい場
合には、グラフィック画像のラインフリッカが目立ちに
くくなるという特性を有している。従って、上記のよう
に事前にディスプレイ上に表示されたグラフィックス画
像からラインフリッカの発生状況を確認してフィルタ実
行設定部54を設定した場合には、ラインフリッカが目
立たないグラフィック画像データに対してもフィルタ処
理を実行してしまい、前記設定が役に立たないだけでな
く、逆に、前記設定によりグラフィック画像データの画
質をいたずらに劣化させてしまうという問題があった。
By the way, the image synthesizing apparatus synthesizes graphic image data and input image data, and when the ratio of graphic image data in the image data is small, line flicker of the graphic image becomes less noticeable. Has characteristics. Therefore, when the filter execution setting unit 54 is set by checking the occurrence state of the line flicker from the graphics image previously displayed on the display as described above, the graphic image data in which the line flicker is inconspicuous is set. However, there is a problem that not only the setting is useless, but also the image quality of the graphic image data is unnecessarily deteriorated by the setting.

【0018】本発明は、上述した如き従来の問題を解決
するためになされたものであって、グラフィック画像の
種類によるフィルタ処理のON/OFFだけでなく、グ
ラフィック画像データの合成割合に適応させてグラフィ
ック画像データに対するフィルタ処理を実行することに
より徒にグラフィックス画像の画質を劣化させない画像
合成処理装置を提供することを目的とする。
The present invention has been made in order to solve the above-mentioned conventional problems, and is not limited to ON / OFF of a filtering process according to the type of a graphic image, but is adapted to a synthesis ratio of graphic image data. It is an object of the present invention to provide an image synthesis processing device which does not degrade the quality of a graphics image by executing a filtering process on graphic image data.

【0019】[0019]

【課題を解決するための手段】上述の目的を達成するた
め、請求項1に記載した本発明の画像合成処理装置は、
グラフィック画像のビデオデータを生成するグラフィッ
ク画像データ生成部と、前記グラフィック画像の垂直2
ライン分のビデオデータに対してフィールド間のフィル
タ処理を施して出力するフィルタ処理部と、前記フィル
タ処理部から出力するグラフィック画像データと外部か
ら入力するビデオ画像データとを設定された合成係数に
従って合成する画像合成部と、前記フィルタ処理を実行
する設定および前記グラフィック画像データと前記画像
データとの合成係数の設定を格納する設定レジスタ部
と、前記設定及び各部の制御を司る制御部とを有し、前
記フィルタ処理部内には、少なくとも前記フィルタ処理
を実行する設定に基づいてフィルタ処理を制御するフィ
ルタ処理実行制御部を有する画像合成処理装置であっ
て、前記設定された合成係数と所定のしきい値とを比較
して比較結果を出力する係数比較部を備え、前記フィル
タ処理実行制御部は、前記フィルタ処理を実行する設定
に加えて、前記係数比較部の出力に基づいて、前記グラ
フィック画像データに対するフィルタ処理を実行する制
御を実施することを特徴とする。
In order to achieve the above object, an image synthesizing processing apparatus according to the present invention as defined in claim 1 comprises:
A graphic image data generating unit for generating video data of a graphic image;
A filter processing unit that performs filtering between fields on the video data for the lines and outputs the processed data, and synthesizes graphic image data output from the filter processing unit and video image data input from the outside according to a set synthesis coefficient. An image synthesizing unit, a setting register unit for storing a setting for executing the filter processing and a setting of a synthesis coefficient for the graphic image data and the image data, and a control unit for controlling the setting and control of each unit. An image synthesizing processing apparatus having a filter processing execution control unit configured to control a filtering process based on at least a setting for executing the filtering process in the filtering unit, wherein the set synthesis coefficient and a predetermined threshold value are set. A coefficient comparison unit that compares the value with a value and outputs a comparison result, wherein the filter processing execution control unit includes: In addition to setting for executing serial filtering, based on the output of the coefficient comparison unit, which comprises carrying out the control for executing the filter processing for the graphic image data.

【0020】請求項2の本発明は、請求項1記載の画像
合成処理装置において、前記設定レジスタ部は、前記制
御部からの指示により前記しきい値を設定するしきい値
設定部を備えることを特徴とする。
According to a second aspect of the present invention, in the image synthesizing processing apparatus according to the first aspect, the setting register unit includes a threshold value setting unit that sets the threshold value according to an instruction from the control unit. It is characterized by.

【0021】請求項3の本発明は、請求項2記載の画像
合成処理装置において、前記設定レジスタ部は、前記制
御部からの指示により前記しきい値の上限値を設定する
しきい値上限設定部を備え、前記係数比較部は、前記合
成係数と前記しきい値設定部に設定されたしきい値とを
比較した比較結果、および、前記合成係数と前記しきい
値上限設定部に設定されたしきい値とを比較した比較結
果の双方を前記フィルタ処理実行制御部に出力すること
を特徴とする。
According to a third aspect of the present invention, in the image synthesizing apparatus according to the second aspect, the setting register unit sets an upper limit value of the threshold value in accordance with an instruction from the control unit. A coefficient comparison unit, wherein the coefficient comparison unit compares the combined coefficient with a threshold value set in the threshold value setting unit, and sets the combined coefficient and the threshold value upper limit setting unit. And outputting both of the comparison result obtained by comparing the threshold value to the filter processing execution control unit.

【0022】[0022]

【発明の実施の形態】以下、本発明を図示した実施形態
に基づいて説明する。 実施の形態1.図1は、本発明の実施の形態1の画像合
成処理装置の構成を示すブロック図である。尚、図1に
おいて、図6に示した従来の画像合成処理装置と同じ機
能の部分については同じ符号を付し、重複する説明を省
略する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, the present invention will be described based on illustrated embodiments. Embodiment 1 FIG. FIG. 1 is a block diagram illustrating a configuration of an image composition processing apparatus according to Embodiment 1 of the present invention. In FIG. 1, parts having the same functions as those of the conventional image synthesizing processing apparatus shown in FIG. 6 are denoted by the same reference numerals, and redundant description will be omitted.

【0023】図1の画像合成処理装置1が図6に示した
従来の画像合成処理装置91と主に異なる点としては、
合成係数設定部51から出力された合成係数αが入力さ
れると共に固定値のしきい値が入力され、双方の入力を
比較して比較結果を制御信号として出力する係数比較部
6と、その係数比較部6に入力される固定値のしきい値
を格納するしきい値記憶部7とが新たに備えられている
点と、フィルタ処理部3内のフィルタ処理実行制御部3
3が、係数比較部6から出力される制御信号をパラメー
タとして入力し、グラフィック画像データに対するフィ
ルタ処理を実行するためにフィルタ実行設定部54に格
納されている設定による制御に対してさらに追加制御を
実施する点である。
The main difference between the image synthesizing processor 1 shown in FIG. 1 and the conventional image synthesizing processor 91 shown in FIG.
A coefficient comparison unit 6 that receives the synthesis coefficient α output from the synthesis coefficient setting unit 51 and receives a fixed threshold value, compares both inputs, and outputs a comparison result as a control signal; A threshold value storage unit 7 for storing a threshold value of a fixed value input to the comparison unit 6; and a filter processing execution control unit 3 in the filter processing unit 3.
3 inputs a control signal output from the coefficient comparing unit 6 as a parameter, and performs additional control over the control based on the setting stored in the filter execution setting unit 54 in order to execute the filtering process on the graphic image data. It is a point to be implemented.

【0024】次に、画像合成処理装置1の動作について
説明する。まず、制御部4により、グラフィックス画像
と外部からの入力画像との合成割合が決定されて、その
合成係数αが合成係数設定部51に設定される。合成係
数αは、例えば8ビットの値を持つ場合には、0から2
55までの範囲の値をとることができる。係数比較部6
では、この合成係数α(以下、αと記載する)が入力され
ると、しきい値記憶部7に予め格納されていた固定値の
しきい値N(Nは、0から255までの範囲の値をとる
整数)を読み出して比較し、その比較結果をフィルタ処
理実行制御部33に制御信号(1ビット)として出力す
る。このときの比較論理としては、例えば、α<Nの場
合は‘1’を出力し、α≧Nの場合は‘0’を出力する
ことになる。
Next, the operation of the image composition processing apparatus 1 will be described. First, the control unit 4 determines the synthesis ratio of the graphics image and the externally input image, and sets the synthesis coefficient α in the synthesis coefficient setting unit 51. The synthesis coefficient α is, for example, from 0 to 2 when it has an 8-bit value.
Values in the range up to 55 can be taken. Coefficient comparison unit 6
When the synthesis coefficient α (hereinafter referred to as α) is input, the fixed value threshold N (N is a value in a range from 0 to 255) stored in the threshold storage unit 7 in advance. An integer that takes a value is read and compared, and the comparison result is output to the filter execution control unit 33 as a control signal (1 bit). As the comparison logic at this time, for example, when α <N, “1” is output, and when α ≧ N, “0” is output.

【0025】フィルタ処理実行制御部33では、係数比
較部6から出力された制御信号(比較結果)が入力され
ると、その比較結果を基にしてフィルタ部31において
グラフィック画像の垂直2ライン分のビデオデータに対
してフィールド間のフィルタ処理を施して出力するか否
か(ON/OFF)を以下の論理に基づいて制御する。
When the control signal (comparison result) output from the coefficient comparison unit 6 is input to the filter processing execution control unit 33, the filter unit 31 uses the control result based on the comparison result for two vertical lines of the graphic image. Whether video data is subjected to inter-field filtering and output (ON / OFF) is controlled based on the following logic.

【0026】なお、この場合の制御では、フィルタ部3
1におけるフィルタ処理そのものの動作は、従来と同じ
となるが、フィルタ処理を施して出力するか否かの判断
に係数比較部6からの比較結果が加味されることにな
る。
In the control in this case, the filter unit 3
The operation of the filter processing itself in 1 is the same as the conventional one, but the result of comparison from the coefficient comparing unit 6 is added to the determination as to whether or not to perform the filter processing and output.

【0027】フィルタ部31の具体的な制御内容として
は、以下のようになる。設定レジスタ部5内のフィルタ
実行設定部54に設定された制御内容に基づいてフィル
タ処理を行わない(OFF)場合には、フィルタ部31は
従来と同様にフィルタ処理を行わずにグラフィック画像
データをそのまま出力する。ところが、設定レジスタ部
5内のフィルタ実行設定部に設定された制御内容に基づ
いてフィルタ処理を行う(ON)場合には、そのONの間
中連続してフィルタ部31でフィルタ処理を実行するわ
けではなく、そのONの間中であっても、係数比較部6
からの制御信号により、フィルタ処理実行制御部33で
フィルタ処理のON/OFFを別途の論理で制御する。
The specific control contents of the filter unit 31 are as follows. When filter processing is not performed based on the control content set in the filter execution setting section 54 in the setting register section 5 (OFF), the filter section 31 does not perform the filter processing as in the related art, but outputs the graphic image data. Output as is. However, when the filtering process is performed based on the control content set in the filter execution setting unit in the setting register unit 5 (ON), the filtering process is continuously performed by the filter unit 31 during the ON period. Instead, even during that ON, the coefficient comparing unit 6
The filter processing execution control unit 33 controls the ON / OFF of the filter processing by a separate logic according to the control signal from.

【0028】例えば、係数比較部6からの制御信号が
‘0’の場合、フィルタ処理を行うこととし、制御信号
が‘1’の場合、フィルタ処理を行わずに、画像データ
をそのまま出力することとする。このようにフィルタ処
理実行制御部33を制御することにより、設定レジスタ
部5内のフィルタ実行設定部54にフィルタ処理を行う
ように設定されている場合であっても、係数比較部6か
ら入力される制御信号の内容によって、フィルタ部31
がフィルタ処理を行わないようにすることができる。本
実施形態では、上記のように合成係数により、言わば適
応的なフィルタ処理を実施できることになる。
For example, if the control signal from the coefficient comparing section 6 is "0", filter processing is performed, and if the control signal is "1", image data is output as it is without performing filter processing. And By controlling the filter processing execution control unit 33 in this manner, even if the filter execution setting unit 54 in the setting register unit 5 is set to perform the filter processing, the input is input from the coefficient comparison unit 6. Filter unit 31 depending on the content of the control signal
Does not perform the filtering process. In the present embodiment, as described above, adaptive filter processing can be performed based on the synthesis coefficients.

【0029】ここで、本実施の形態1でフィルタ処理が
実施されるグラフィック画像データについて、さらに詳
しく説明する。
Here, the graphic image data on which the filtering process is performed in the first embodiment will be described in more detail.

【0030】図2は、図1の画像合成処理装置1の構成
をさらに詳しく示したブロック図である。また、図2で
は、グラフィック画像データ生成部2の内部構成、およ
び、フィルタ処理部3と画像合成部8の間の構成が具体
的に追加されている。
FIG. 2 is a block diagram showing the configuration of the image synthesizing processing apparatus 1 of FIG. 1 in more detail. In FIG. 2, the internal configuration of the graphic image data generation unit 2 and the configuration between the filter processing unit 3 and the image synthesis unit 8 are specifically added.

【0031】まず、グラフィック画像データ生成部2の
内部構成では、画像メモリ41は、様々な形式で定義さ
れたグラフィックス画像データを格納する。メモリ制御
処理部42は、上記タイミング信号生成部45で生成さ
れたリアルタイム制御信号を基準タイミングとして、画
像メモリ部41からフィールド間のグラフィックス画像
データを同時に読み出す。メモリ部43内の第1のFI
FO部61及び第2のFIFO部62は、上記メモリ制
御処理部42から読み出されたフィールド間のグラフィ
ックス画像データを各々蓄積する。同期信号入力部44
は、外部からのクロック信号や、水平垂直各種同期信号
等を入力する。
First, in the internal configuration of the graphic image data generator 2, the image memory 41 stores graphics image data defined in various formats. The memory control processing unit 42 simultaneously reads out the graphics image data between the fields from the image memory unit 41 using the real-time control signal generated by the timing signal generation unit 45 as a reference timing. First FI in memory unit 43
The FO unit 61 and the second FIFO unit 62 store graphics image data between fields read from the memory control processing unit 42, respectively. Synchronous signal input unit 44
Inputs a clock signal from the outside, various horizontal / vertical synchronization signals, and the like.

【0032】タイミング信号生成部45は、入力された
上記各種同期信号から、所望のビデオタイミング信号や
各種制御信号を生成する。マルチプレクサ部46は、上
記第1のFIFO部61及び第2のFIFO部62から
読み出されたフィールド間グラフィックス画像データに
対してマルチプレクス処理を実施する。色情報テーブル
記憶部47は、マルチプレクサ部46から出力された画
像データがアドレスとして入力され、アドレスに対応す
るグラフィックス画像データ(RGB4:4:4)を出力
するメモリとしての機能を有している。デマルチプレク
サ部48は、上記した色情報記憶部47から出力された
グラフィックス画像データ(RGB4:4:4)をフィー
ルド間のデータ毎に再び分離してフィルタ部31に出力
する。
The timing signal generation section 45 generates a desired video timing signal and various control signals from the various synchronization signals input. The multiplexer unit 46 performs multiplex processing on the inter-field graphics image data read from the first FIFO unit 61 and the second FIFO unit 62. The color information table storage unit 47 has a function as a memory to which the image data output from the multiplexer unit 46 is input as an address and outputs graphics image data (RGB 4: 4: 4) corresponding to the address. . The demultiplexer unit 48 separates the graphics image data (RGB 4: 4: 4) output from the color information storage unit 47 into data between fields again and outputs the data to the filter unit 31.

【0033】また、フィルタ処理部3と画像合成部8の
間の構成では、マトリクス処理部35は、フィルタ処理
部3から出力されたRGB形式を有するグラフィックス
画像データを、YCbCr形式に変換する。LPF/サ
ブサンプリング部36は、マトリクス処理部35から出
力されたグラフィックス画像データYCbCr4:4:
4を、YCbCr4:2:2形式に変換するために、ク
ロマデータ(Cb及びCr)に対してローパスフィルタ処
理を行った後、サブサンプリング処理を行う。
In the configuration between the filter processing unit 3 and the image synthesizing unit 8, the matrix processing unit 35 converts the graphics image data having the RGB format output from the filter processing unit 3 into the YCbCr format. The LPF / sub-sampling unit 36 outputs the graphics image data YCbCr 4: 4:
4 is converted to YCbCr 4: 2: 2 format, a low-pass filter process is performed on chroma data (Cb and Cr), and then a sub-sampling process is performed.

【0034】図2では上記のような構成が追加されて記
載されるため、図1で説明した画像合成処理装置の各部
についても以下の内容が追加される。制御部4は、グラ
フィックス画像データの画像メモリ部41やメモリ部4
3への読み書きや、そのデータ処理を実施する。設定レ
ジスタ部5は、上記タイミング信号生成部45で生成す
る信号の動作条件等を格納する。フィルタ処理部3は、
デマルチプレクサ部48から出力されたフィールド間の
各データについてフィールド間のフィルタ処理を行う。
画像データ入力部9は、外部からのビデオデータ(YC
bCr4:2:2)を入力する。設定レジスタ部5内に
設けられた合成係数設定部51は、LPF/サブサンプ
リング部36から出力されるグラフィックス画像データ
と、画像データ入力部9から入力される外部ビデオデー
タとの合成割合を設定する。
In FIG. 2, since the above configuration is additionally described, the following contents are also added to each unit of the image synthesis processing apparatus described in FIG. The control unit 4 includes an image memory unit 41 and a memory unit 4 for graphics image data.
3 is read and written, and data processing is performed. The setting register section 5 stores the operating conditions and the like of the signal generated by the timing signal generating section 45. The filter processing unit 3
Filtering between fields is performed on each data between fields output from the demultiplexer unit 48.
The image data input unit 9 receives video data (YC
bCr 4: 2: 2). A combination coefficient setting unit 51 provided in the setting register unit 5 sets a combination ratio between graphics image data output from the LPF / subsampling unit 36 and external video data input from the image data input unit 9. I do.

【0035】次に、図1よりもさらに詳細な図2の画像
合成処理装置の各構成に基づいて動作を説明する。画像
合成処理装置1がサポートするグラフィックス画像デー
タは、様々なデータ形式を備える。なお、以下の説明で
は、一例として、1ピクセルあたりのグラフィックス画
像データが8ビットで表される、Clut(色情報テー
ブル)8グラフィックス・データ形式を持つ画像データ
を、外部から入力されるITU−RBT−601:YC
bCr(4:2:2)ビデオ形式(以下BT−601形式)
を持つビデオデータと合成し、同じビデオ出力形式で外
部に出力する場合の動作として説明する。
Next, the operation will be described based on each configuration of the image synthesizing processing apparatus of FIG. 2 which is more detailed than that of FIG. The graphics image data supported by the image synthesis processing device 1 has various data formats. In the following description, as an example, image data having a Clut (color information table) 8 graphics data format in which graphics image data per pixel is represented by 8 bits is output from an externally input ITU. -RBT-601: YC
bCr (4: 2: 2) video format (BT-601 format)
The operation will be described as an operation in a case where the video data is synthesized with video data having the same and output to the outside in the same video output format.

【0036】最初に、画像合成処理装置の画像データ処
理を行う制御部4は、グラフィックス画面として画面上
に表示するデータをあらかじめ画像メモリ部41に書き
込む。ビデオ出力形式がBT−601形式の場合は、表
示するグラフィックス画面1枚あたり、水平720ピク
セル、垂直480ラインの計720×480×8Bit
のデータ領域を、メモリ上にグラフィックス画像データ
として確保することとなる。
First, the control unit 4 for performing image data processing of the image synthesizing apparatus writes data to be displayed on the screen as a graphics screen in the image memory unit 41 in advance. When the video output format is the BT-601 format, a total of 720 x 480 x 8 bits of 720 horizontal pixels and 480 vertical lines per graphics screen to be displayed
Is secured in the memory as graphics image data.

【0037】次に、タイミング信号生成部45は、同期
信号入力部44に入力されるピクセルクロック(13.
5MHz)と水平および垂直の各種同期信号から、BT
−601ビデオ信号形式に準拠したタイミング信号を生
成する。これにより、ビデオ信号の水平/垂直周波数
や、ブランキング信号等のタイミングが、規格に準拠し
た形で生成される。また、画像メモリ部41からのグラ
フィックス画像データを読み出すためのタイミング信号
や、グラフィックス画像データをBT−601形式で出
力するためのビデオデータ出力タイミング信号も、タイ
ミング信号生成部45にて生成する。この場合の、各種
タイミング信号生成に必要となる設定パラメータは、設
定レジスタ部5に格納される。
Next, the timing signal generator 45 outputs the pixel clock (13.
5MHz) and horizontal and vertical synchronization signals
Generate a timing signal conforming to the -601 video signal format. Thereby, the horizontal / vertical frequency of the video signal, the timing of the blanking signal, and the like are generated in a form conforming to the standard. The timing signal generator 45 also generates a timing signal for reading the graphics image data from the image memory unit 41 and a video data output timing signal for outputting the graphics image data in the BT-601 format. . In this case, the setting parameters required for generating various timing signals are stored in the setting register unit 5.

【0038】メモリ制御処理部42は、上記画像メモリ
部41に蓄積された画像データをディスプレイ上に表示
するために、画像メモリ部41に蓄積された画像データ
をライン毎のタイミング信号で高速に読み出す。この場
合のタイミング信号は、上記タイミング信号生成部45
において生成された信号である。また、BT−601形
式の場合の高速な読み出しとは、例えば、27MHzの
如き、ピクセルクロック周波数の13.5MHzよりも
早い周波数を、画像メモリの動作クロックとして使用す
ることを意味する。また、画像メモリ部41からのデー
タ読み出し方法としては、隣接するライン毎にフィール
ド間のデータの対として読み出す。
The memory control processing section 42 reads out the image data stored in the image memory section 41 at high speed with a timing signal for each line in order to display the image data stored in the image memory section 41 on a display. . The timing signal in this case is the timing signal generation unit 45
Is the signal generated in. The high-speed reading in the case of the BT-601 format means that a frequency higher than the pixel clock frequency of 13.5 MHz, such as 27 MHz, is used as an operation clock of the image memory. As a method for reading data from the image memory unit 41, data is read as a pair of data between fields for each adjacent line.

【0039】以下に、この画像メモリ部41からのデー
タ読み出し方法について図を用いて説明する。図3は、
画像メモリ部41からのデータ読み出し方法を示すもの
であり、画像合成処理装置の画像メモリ部41に蓄積さ
れたグラフィックス画像データから、メモリ制御処理部
42がフィールド間の2系統のデータを読み出す時の概
念図である。
Hereinafter, a method of reading data from the image memory unit 41 will be described with reference to the drawings. FIG.
It shows a method of reading data from the image memory unit 41, and is used when the memory control processing unit 42 reads two systems of data between fields from graphics image data stored in the image memory unit 41 of the image synthesis processing device. FIG.

【0040】例えば、第1フィールドの第1ライン(メ
モリマッピング上の第1ライン:n=1)をディスプレ
イ上に表示させる場合は、第1フィールドの第1ライン
と第2フィールドの第1ラインに相当する画像データ
(画像メモリ部41の第1ライン:n=1と、第2ライ
ン:n=2)をライン単位で同時に読み出す。また、第
2フィールドの第1ラインをディスプレイ上に表示させ
る場合も同様にして、第2フィールドの第1ラインと、
第1フィールドの第2ライン(画像メモリ部41の第2
ライン:n=2と第3ライン:n=3)に相当する画像
データをライン単位で読み出す。そして、読み出された
各画像データは、それぞれ、メモリ部43内の第1のF
IFO部61と、第2のFIFO部62に、メモリの動
作クロックを用いて高速に書き込まれる。
For example, when the first line of the first field (the first line on the memory mapping: n = 1) is displayed on the display, the first line of the first field and the first line of the second field are displayed. Equivalent image data
(The first line: n = 1 and the second line: n = 2) of the image memory unit 41 are simultaneously read out in line units. Similarly, when the first line of the second field is displayed on the display, the first line of the second field is
The second line of the first field (the second line of the image memory unit 41)
The image data corresponding to the line: n = 2 and the third line: n = 3) is read out line by line. Each of the read image data is stored in the first F
The data is written into the IFO unit 61 and the second FIFO unit 62 at high speed using the operation clock of the memory.

【0041】メモリ部43内の第1のFIFO部61、
及び、第2のFIFO部62に格納されたフィールドが
異なり隣接する画像データは、タイミング信号生成部4
5において生成された各ライン毎のタイミング信号を用
いて、ピクセルクロック(13.5MHz)に同期して同
時に読み出される。
The first FIFO unit 61 in the memory unit 43,
The adjacent image data having different fields stored in the second FIFO unit 62 is stored in the timing signal generation unit 4.
5 are simultaneously read out in synchronization with the pixel clock (13.5 MHz) using the timing signal for each line generated in 5.

【0042】読み出されたフィールドが異なり隣接する
各画像データは、マルチプレクサ部46において、ピク
セルクロックに同期した2倍の周波数成分を持つクロッ
ク(27MHz)でマルチプレクスされる。これにより、
13.5MHzのピクセルクロック1周期中に、フィー
ルドが異なり隣接する2つのライン画像データが、27
MHzの周波数に同期した形でマルチプレクスされるこ
とになる。
The adjacent image data having different read fields is multiplexed in the multiplexer 46 by a clock (27 MHz) having twice the frequency component synchronized with the pixel clock. This allows
During one period of the 13.5 MHz pixel clock, two adjacent line image data having different fields are stored in the same manner.
It is multiplexed in synchronization with the frequency of MHz.

【0043】マルチプレクスされた画像データは、色情
報テーブル記憶部47に8ビットのアドレスとして入力
される。色情報テーブル記憶部47は、予め制御部4か
ら書き込まれた256×24Wordのグラフィックス
RGB(R,G,B各8ビット)画像データが格納された
RAMとしての役割を持ち、入力されるアドレスに相当
するRGB各8ビット、すなわち合計24ビットのグラ
フィックス画像データを27MHzクロックに同期して
出力する。この色情報テーブル記憶部47を介すること
により、例えば、Clut8グラフィックス画像データ
形式の場合には、約1677万色の中から、任意の25
6色をグラフィックス画像として出力することができる
ようになる。
The multiplexed image data is input to the color information table storage unit 47 as an 8-bit address. The color information table storage unit 47 has a role as a RAM in which 256 × 24 Word graphics RGB (8 bits each for R, G, B) image data written in advance from the control unit 4 is stored, and an input address is inputted. , And outputs the graphics image data of 8 bits for each of RGB, that is, a total of 24 bits in synchronization with the 27 MHz clock. Through the color information table storage unit 47, for example, in the case of the Clut8 graphics image data format, an arbitrary 25
Six colors can be output as graphics images.

【0044】色情報テーブル記憶部47から出力された
RGB各8ビットのディジタル画像データは、デマルチ
プレクサ部48に入力されることにより、再びフィール
ドが異なり隣接する画像データに分離される。例えば、
画像メモリ部41に蓄積されたグラフィックス画像デー
タの第nライン目(n:1〜480、nは整数)のデータ
RGB(n)(i)(iは水平方向の画素位置1〜720を
示す)をディスプレイ上に表示するために、画像メモリ
部41からデータを読み出している場合、デマルチプレ
クサ部48からの出力は、以下に示すL1,L2の2ラ
イン分に相当する各RGB画像データを、ピクセルクロ
ック(13.5MHz)に同期して並列に出力する。
The digital image data of 8 bits each of RGB output from the color information table storage unit 47 is input to the demultiplexer unit 48, and is separated into adjacent image data having different fields again. For example,
Data RGB (n) (i) of the n-th line (n: 1 to 480, n is an integer) of the graphics image data stored in the image memory unit 41 (i indicates horizontal pixel positions 1 to 720) ) Is displayed on the display, the output from the demultiplexer unit 48 outputs RGB image data corresponding to two lines L1 and L2 shown below, Output in parallel with the pixel clock (13.5 MHz).

【0045】 L1:RGB(n)(1),RGB(n)(2),RGB(n)
(3),・・,RGB(n)(720) L2:RGB(n+1)(1),RGB(n+1)(2),RG
B(n+1)(3),・・,RGB(n+1)(720) (ただし、n=720,n+1=721≧720の場
合,L1=L2=RGB(720)(i)とする。)
L1: RGB (n) (1), RGB (n) (2), RGB (n)
(3),..., RGB (n) (720) L2: RGB (n + 1) (1), RGB (n + 1) (2), RG
B (n + 1) (3),..., RGB (n + 1) (720) (However, when n = 720, n + 1 = 721 ≧ 720, L1 = L2 = RGB (720) (i)).

【0046】デマルチプレクサ部48から出力されたフ
ィールド間の各RGB画像データは、フィルタ処理部3
に入力され、上記したようにフィールド間のフィルタ処
理をフィルタ部31で行う場合と、そうでない場合とに
分けられる。
Each of the RGB image data between the fields output from the demultiplexer 48 is filtered by the filter processor 3.
, And the filtering process between the fields is performed by the filter unit 31 as described above, and the filtering process is not performed.

【0047】例えば、フィルタ処理部3への入力データ
をRGB(n)(i)(n:1〜480,i:1〜720;
n,iは整数)とすると、フィルタ部31では以下の
(1)式に応じて計算した結果をFRGB(n)(i)とし
て出力する。
For example, input data to the filter processing unit 3 is RGB (n) (i) (n: 1 to 480, i: 1 to 720;
If n and i are integers, the filter unit 31 outputs the result calculated according to the following equation (1) as FRGB (n) (i).

【0048】 フィルタ処理を行う場合(フィルタ処理がON): FRGB(n)(i)=(RGB(n)(i)+RGB(n+1)(i))/2 フィルタ処理を行わない場合(フィルタ処理がOFF): FRGB(n)(i)=RGB(n)(i) ・・・・(1)When filter processing is performed (filter processing is ON): FRRGB (n) (i) = (RGB (n) (i) + RGB (n + 1) (i)) / 2 When filter processing is not performed (filter processing Is OFF): FRGB (n) (i) = RGB (n) (i) (1)

【0049】ここで、フィルタ処理部3で、フィルタ部
31からの出力データに上記フィルタ処理を行うかどう
か(ON/OFF)の選択は、フィルタ処理実行制御部3
3により制御され、さらに、フィルタ処理実行制御部3
3は、制御部4により設定された設定レジスタ部5内の
フィルタ実行設定部54の設定により制御される。
Here, whether or not to perform the above-described filtering (ON / OFF) on the output data from the filtering unit 31 in the filtering unit 3 is determined by the filtering execution control unit 3.
3 and a filter processing execution control unit 3
3 is controlled by the setting of the filter execution setting unit 54 in the setting register unit 5 set by the control unit 4.

【0050】フィルタ処理部3から出力されたグラフィ
ックスの画像データFRGB(n)(i)は、マトリクス処
理部35に入力され、RGB4:4:4データ形式から
YCbCr4:4:4データ形式に変換される。マトリ
クス変換処理を行うための演算式は、BT−601に記
載の演算式を使用する。結果として、マトリクス処理部
35に入力されるRGB各8ビットの入力画像データ
は、YCbCr各8ビットの輝度、色差画像データに変
換されて、マトリクス処理部35から出力される。
The graphics image data FRGB (n) (i) output from the filter processing unit 3 is input to the matrix processing unit 35 and converted from RGB 4: 4: 4 data format to YCbCr 4: 4: 4 data format. Is done. The arithmetic expression for performing the matrix conversion process uses the arithmetic expression described in BT-601. As a result, the input image data of 8 bits each of RGB input to the matrix processing unit 35 is converted into the luminance and color difference image data of 8 bits of YCbCr and output from the matrix processing unit 35.

【0051】マトリクス処理部35から出力されたYC
bCr4:4:4データ形式のグラフィックス画像デー
タは、LPF/サブサンプリング部36に入力されるこ
とで、YCbCr4:2:2データ形式のグラフィック
ス画像データに変換される。すなわち、YCbCr4:
4:4データ形式中のCbおよびCrの各々の色差デー
タのみについて、ローパスフィルタ処理をした後、サブ
サンプリング処理を行うことにより、YCbCr4:
2:2データ形式に変換する。
The YC output from the matrix processing unit 35
The graphics image data in the bCr 4: 4: 4 data format is input to the LPF / sub-sampling unit 36 to be converted into graphics image data in the YCbCr 4: 2: 2 data format. That is, YCbCr4:
By subjecting only the color difference data of each of Cb and Cr in the 4: 4 data format to low-pass filter processing and then performing sub-sampling processing, YCbCr 4:
Convert to 2: 2 data format.

【0052】LPF/サブサンプリング部36から出力
されたYCbCr4:2:2データ形式のグラフィック
ス画像データ(GYC(n)(i)とする)は、画像合成部8
に入力され、画像データ入力部9に入力されたYCbC
r4:2:2外部ビデオ入力データ(MYC(n)(i)と
する)と合成されて、画像データ出力部10からBT−
601:YCbCr4:2:2ビデオ出力形式(OYC
(n)(i)とする)となって出力される。
The graphics image data in the YCbCr 4: 2: 2 data format (GYC (n) (i)) output from the LPF / subsampling unit 36 is output to the image synthesizing unit 8.
YCbC input to the image data input unit 9
r4: 2: 2 are combined with the external video input data (referred to as MYC (n) (i)), and the BT-
601: YCbCr 4: 2: 2 video output format (OYC
(n) and (i)).

【0053】また、この場合の画像合成部8における合
成割合を定義する合成係数αは、設定レジスタ部5内部
に設けられた合成係数設定部51に設定される。例え
ば、合成係数α(以下、式中ではαと記す)が8ビットで
定義されるとすると、合成されるビデオデータは、以下
の(2)式で表される。
The composition coefficient α defining the composition ratio in the image composition section 8 in this case is set in a composition coefficient setting section 51 provided inside the setting register section 5. For example, assuming that a combination coefficient α (hereinafter, referred to as α in the formula) is defined by 8 bits, video data to be combined is represented by the following formula (2).

【0054】 OYC(n)(i)=(α/255)×GYC(n)(i)+ (1−α/255)×MYC(n)(i) ・・・(2)OYC (n) (i) = (α / 255) × GYC (n) (i) + (1−α / 255) × MYC (n) (i) (2)

【0055】本実施の形態1では、上記した構成および
動作によって、画像メモリ部41に蓄積されたグラフィ
ックス画像データと、外部から画像データ入力部9に入
力されるビデオ画像を、合成係数設定部51において設
定された合成係数αで合成して出力するが、その際に、
フィルタ処理部3におけるフィールド間のフィルタ処理
について、設定レジスタ部5のフィルタ実行設定部54
に格納された内容のみによらず、合成係数設定部51に
格納された内容によっても判断することにより、言わば
ディスプレイの出力画像に適応的に実施するようにした
ので、合成された出力画像中のグラフィックス画像にラ
インフリッカが目立つ場合に限りフィルタ処理を実施し
てラインフリッカを低減させることができ、また、ライ
ンフリッカが目立たない場合のフィルタ処理による不要
な画質の劣化を低減させることができる。
In the first embodiment, with the above-described configuration and operation, the graphics image data stored in the image memory unit 41 and the video image input from the outside to the image data input unit 9 are converted into a composite coefficient setting unit. 51, and outputs the synthesized image with the synthesis coefficient α set.
Regarding the filter processing between fields in the filter processing section 3, the filter execution setting section 54 of the setting register section 5
Is determined not only based on the content stored in the output image but also on the basis of the content stored in the synthesis coefficient setting unit 51, so that it is adapted to the output image of the display. Filter processing can be performed to reduce line flicker only when line flicker is conspicuous in the graphics image, and unnecessary image quality degradation due to filter processing when line flicker is not conspicuous can be reduced.

【0056】実施の形態2.実施形態1では、上記のよ
うにグラフィックス画像に対するフィルタ処理を出力画
像に適応的に行うための制御信号の生成に、合成係数α
としきい値(固定値)との比較を行ったが、グラフィッ
クス画像の種類は多数あり、その各々のラインフリッカ
の発生状況は異なり、さらに、外部入力画像と合成した
時に発生する各グラフィックス画像のラインフリッカの
発生状況も合成係数αの値により異なるため、上記のし
きい値は、固定値ではなく任意に変えられる可変値であ
ることが望ましい。そこで、合成係数αとの比較に用い
るパラメータを固定値ではなく、制御部から任意の値に
設定できるように構成した実施形態を以下に実施の形態
2として示す。
Embodiment 2 In the first embodiment, the generation of the control signal for adaptively performing the filtering process on the graphics image on the output image as described above includes the synthesis coefficient α
And a threshold value (fixed value), there are many types of graphics images, the occurrence of line flicker is different for each type, and each graphics image generated when synthesized with an external input image The occurrence of line flicker also depends on the value of the combination coefficient α. Therefore, it is desirable that the threshold value is not a fixed value but a variable value that can be arbitrarily changed. Therefore, an embodiment in which a parameter used for comparison with the synthesis coefficient α is not a fixed value but can be set to an arbitrary value from the control unit will be described below as a second embodiment.

【0057】図4は本発明の実施の形態2の画像合成処
理装置の構成を示すブロック図である。図4の画像合成
処理装置11が図1の画像合成処理装置1と異なる主な
点は、図1のしきい値記憶部7が削除されている代わり
に設定レジスタ部15内にしきい値設定部52を有して
いる点である。また、上記に関連して、係数比較部16
は、設定レジスタ部15内の合成係数設定部51からの
入力に加えて、しきい値設定部52からも入力されるよ
うに構成されている。他の構成については、図1と同構
成であるので、図4では説明を省略する。
FIG. 4 is a block diagram showing a configuration of the image synthesizing processing apparatus according to the second embodiment of the present invention. The main difference between the image synthesizing processing device 11 of FIG. 4 and the image synthesizing processing device 1 of FIG. 1 is that a threshold setting unit 15 52. In connection with the above, the coefficient comparing unit 16
Are configured to be input from a threshold setting unit 52 in addition to the input from the combination coefficient setting unit 51 in the setting register unit 15. Other configurations are the same as those in FIG. 1, and a description thereof will be omitted in FIG. 4.

【0058】しきい値設定部52は、制御部4により任
意の値に設定されるしきい値を格納する。このしきい値
は、上記したように、各グラフィックス画像のラインフ
リッカの発生状況、および、合成係数αの値の組み合わ
せにより、ディスプレイに表示される合成画像に適応的
に予め設定される。
The threshold value setting section 52 stores a threshold value set to an arbitrary value by the control section 4. As described above, the threshold value is adaptively set in advance to the composite image displayed on the display, based on the combination of the line flicker occurrence state of each graphics image and the value of the composite coefficient α.

【0059】次に、本実施の形態2の画像合成処理装置
11の動作について説明する。なお、上記した係数比較
部16およびしきい値設定部52以外の画像合成処理装
置11の動作は、図1の画像合成処理装置1の動作と同
様であるため説明を省略し、画像合成処理装置1の動作
と異なる動作について説明する。
Next, the operation of the image composition processing apparatus 11 according to the second embodiment will be described. The operation of the image synthesis processing device 11 other than the coefficient comparison unit 16 and the threshold value setting unit 52 is the same as the operation of the image synthesis processing device 1 in FIG. An operation different from the operation 1 will be described.

【0060】まず、合成係数設定部51の動作が、実施
の形態1の場合と同じあり、設定される合成係数αが8
ビットの値を持つとする。その場合、しきい値設定部5
2は、8ビットの値を制御部4から任意に設定できるレ
ジスタとしての機能を有することになる。ここで、しき
い値設定部52に設定されるしきい値をNm(Nmは0
から255までの範囲の値をとる整数)とすると、係数
比較部16は、合成係数αとしきい値Nmを入力し、そ
の双方の値を比較した結果をフィルタ処理実行制御部3
3に制御信号(1ビット)として出力する。
First, the operation of the synthesis coefficient setting unit 51 is the same as that of the first embodiment, and the synthesis coefficient α to be set is 8
Assume that it has a bit value. In that case, the threshold setting unit 5
2 has a function as a register that can arbitrarily set an 8-bit value from the control unit 4. Here, the threshold value set in the threshold value setting unit 52 is Nm (Nm is 0).
To 255), the coefficient comparing unit 16 inputs the composite coefficient α and the threshold value Nm, and compares the values of the two with the filter processing execution control unit 3.
3 is output as a control signal (1 bit).

【0061】この場合の比較論理としては、合成係数α
<しきい値Nmの場合は‘1’を出力し、合成係数α≧
しきい値Nmの場合は‘0’を出力する。また、制御部
4からしきい値Nmの値を任意に切り替えて設定できる
ので、係数比較部16から出力されるフィルタ処理実行
制御部33の制御信号は、設定されたしきい値Nmの値
に応じて、任意に変更することができる。係数比較部1
6から出力された上記制御信号はフィルタ処理実行制御
部33に入力され、実施の形態1と同様にフィルタ部3
1の処理動作が行われる。
In this case, the comparison logic is a combination coefficient α
<If the threshold value is Nm, “1” is output, and the combination coefficient α ≧
If the threshold value is Nm, “0” is output. Further, since the value of the threshold value Nm can be arbitrarily switched and set by the control unit 4, the control signal of the filter processing execution control unit 33 output from the coefficient comparing unit 16 is set to the value of the set threshold value Nm. It can be arbitrarily changed accordingly. Coefficient comparison unit 1
The control signal output from the filter unit 6 is input to the filter processing execution control unit 33, and the filter unit 3
1 is performed.

【0062】本実施の形態2では、上記した構成および
動作によって、フィルタ処理を出力画像に適応的に行う
ための制御信号を生成する際に、合成係数αと比較され
るしきい値Nmを任意に切り替えて設定できるように
し、合成係数αがしきい値Nm以上である場合のみフィ
ルタ部31でグラフィック画像に対するフィルタ処理を
実施するようにしたので、多種類のグラフィックス画
像、および、外部入力画像と合成した時に発生する各グ
ラフィックス画像に対応させて、合成された出力画像中
のグラフィックス画像のラインフリッカが目立つ場合に
限りフィルタ処理を実施できる。従って、多種類のグラ
フィックス画像、および、外部入力画像と合成した時に
発生する各グラフィックス画像に対応させて目立つライ
ンフリッカのみを低減させることができ、また、ライン
フリッカが目立たない場合のフィルタ処理による不要な
画質の劣化を低減させることができる。
In the second embodiment, when the control signal for adaptively performing the filtering process on the output image is generated by the above configuration and operation, the threshold value Nm to be compared with the synthesis coefficient α is set to an arbitrary value. And the filter unit 31 performs the filtering process on the graphic image only when the synthesis coefficient α is equal to or more than the threshold value Nm, so that various types of graphics images and external input images can be set. Filter processing can be performed only when line flicker of the graphics image in the synthesized output image is conspicuous, corresponding to each graphics image generated when the graphics image is synthesized. Therefore, it is possible to reduce only the line flicker that is conspicuous in correspondence with various types of graphics images and each of the graphics images generated when the image is synthesized with the external input image, and to perform a filtering process when the line flicker is not conspicuous. This can reduce unnecessary deterioration of image quality.

【0063】実施の形態3.実施の形態2では、上記の
ようにフィルタ処理を適応的に行うための制御信号の生
成に合成係数αと可変して設定可能な一つのしきい値と
の比較を行い、各グラフィックス画像に対応させてライ
ンフリッカが目立つ場合に限りそのラインフリッカを低
減させるようにフィルタ処理を実施したが、例えば、グ
ラフィックス画像が表示画面のほとんどを占める場合に
は、ラインフリッカが有ってもグラフィックス画像の画
質を優先させたい場合がある。そこで、ラインフリッカ
が目立っても画質を優先させる場合に対応できるよう
に、上記した実施の形態2のしきい値に加えてさらに比
較するしきい値を一つ増やした二つの各しきい値と、合
成係数とを比較してフィルタ処理を設定できるように構
成した実施形態を以下に実施の形態3として示す。
Embodiment 3 In the second embodiment, as described above, a control signal for adaptively performing the filter processing is compared with the combination coefficient α and one variably settable threshold value, and each of the graphics images is Filter processing was performed to reduce the line flicker only when the line flicker was conspicuous.For example, if the graphics image occupies most of the display screen, the graphics processing may be performed even if the line flicker exists. There are cases where it is desired to give priority to the image quality of an image. Therefore, in order to cope with the case where the image quality is prioritized even when the line flicker is conspicuous, two thresholds, each of which is obtained by increasing the threshold to be compared by one in addition to the threshold of the second embodiment described above, are used. An embodiment configured so that filter processing can be set by comparing with a synthesis coefficient will be described below as a third embodiment.

【0064】図5は本発明の実施の形態3の画像合成処
理装置の構成を示すブロック図である。図5の画像合成
処理装置21が図4の画像合成処理装置11と異なる主
な点は、設定レジスタ部25内にしきい値上限設定部5
3を有している点である。また、上記に関連して、係数
比較部26は、設定レジスタ部15内の合成係数設定部
51からの入力およびしきい値設定部52からの入力に
加えて、しきい値上限設定部53からも入力されるよう
に構成されている。他の構成については、図4と同構成
であるので、図5では説明を省略する。
FIG. 5 is a block diagram showing a configuration of the image synthesizing processing apparatus according to the third embodiment of the present invention. The main difference between the image synthesis processing device 21 of FIG. 5 and the image synthesis processing device 11 of FIG.
3 is the point. In connection with the above, in addition to the input from the composite coefficient setting unit 51 and the input from the threshold setting unit 52 in the setting register unit 15, the coefficient comparing unit 26 Is also input. The other configuration is the same as that of FIG. 4, and the description is omitted in FIG.

【0065】しきい値上限設定部53は、しきい値設定
部52と同様に制御部4により任意の値に設定されるし
きい値を格納する。このしきい値は、上記したように、
グラフィックス画像がディスプレイの表示画面のほとん
どを占める場合の合成係数αに対応し、例えば、その場
合の合成係数αよりも僅かに小さく設定される。係数比
較部26は、合成係数設定部51において設定された合
成係数αと、しきい値設定部52及びしきい値上限設定
部53に設定された二つのしきい値が入力され、合成係
数αと各しきい値との比較を行い、その比較結果を制御
信号として出力する。
The threshold upper limit setting section 53 stores a threshold value set to an arbitrary value by the control section 4 similarly to the threshold setting section 52. This threshold is, as described above,
This corresponds to the combination coefficient α when the graphics image occupies most of the display screen of the display, and is set, for example, to be slightly smaller than the combination coefficient α in that case. The coefficient comparison unit 26 receives the combination coefficient α set by the combination coefficient setting unit 51 and the two threshold values set by the threshold setting unit 52 and the threshold upper limit setting unit 53, and inputs the combination coefficient α And each threshold value, and outputs the result of the comparison as a control signal.

【0066】次に、本実施の形態3の画像合成処理装置
21の動作について説明する。なお、上記した係数比較
部26およびしきい値上限設定部53以外の画像合成処
理装置21の動作は、図4の画像合成処理装置11の動
作と同様であるため説明を省略し、画像合成処理装置1
1の動作と異なる動作について説明する。
Next, the operation of the image composition processing apparatus 21 according to the third embodiment will be described. The operation of the image synthesis processing device 21 other than the above-described coefficient comparison unit 26 and threshold upper limit setting unit 53 is the same as the operation of the image synthesis processing device 11 in FIG. Apparatus 1
An operation different from the operation 1 will be described.

【0067】まず、合成係数設定部51およびしきい値
設定部52の動作が実施の形態2の場合と同じあり、合
成係数設定部51に設定される合成係数αが8ビットの
値を持つとする。その場合、しきい値上限設定部53
は、しきい値設定部52と同様に、8ビットの値を制御
部4から任意に設定できるレジスタとしての機能を持
つ。このしきい値上限設定部53に設定される値をしき
い値Nl(Nlは、0から255までの範囲の値をとる
整数でしきい値Nl≧しきい値Nmとする)とすると、
係数比較部26は合成係数αとしきい値Nmおよびしき
い値Nlが入力され、合成係数αと各しきい値との比較
結果をフィルタ処理実行制御部33に制御信号(各1ビ
ット)で出力する。
First, the operations of the combining coefficient setting section 51 and the threshold setting section 52 are the same as in the second embodiment, and the combining coefficient α set in the combining coefficient setting section 51 has an 8-bit value. I do. In that case, the threshold upper limit setting unit 53
Has a function as a register in which the 8-bit value can be arbitrarily set from the control unit 4 like the threshold value setting unit 52. When the value set in the threshold upper limit setting unit 53 is a threshold Nl (Nl is an integer having a value in a range from 0 to 255, and the threshold Nl ≧ the threshold Nm),
The coefficient comparison unit 26 receives the synthesis coefficient α, the threshold value Nm, and the threshold value Nl, and outputs a comparison result between the synthesis coefficient α and each threshold value to the filter execution control unit 33 as a control signal (one bit each). I do.

【0068】このときの比較論理としては、合成係数α
<しきい値Nmの場合は‘1’を出力し、しきい値Nm
≦合成係数α≦しきい値Nlの場合は‘0’を出力し、
合成係数α>しきい値Nlの場合は‘1’を出力する。
また、制御部4からしきい値Nmおよびしきい値Nlの
値を任意に切り替えて設定できるので、係数比較部26
から出力されるフィルタ処理実行制御部33の制御信号
は、設定されたしきい値Nmおよびしきい値Nlの値に
応じて、任意に変更することができる。係数比較部26
から出力された上記制御信号は、フィルタ処理実行制御
部33に入力され、実施の形態1と同様にフィルタ部3
1の処理動作が行われる。
The comparison logic at this time is a combination coefficient α
In case of <threshold value Nm, “1” is output and threshold value Nm
If ≦ synthesis coefficient α ≦ threshold value Nl, output '0',
If the combination coefficient α> threshold value Nl, “1” is output.
Further, the threshold value Nm and the threshold value Nl can be arbitrarily switched and set from the control unit 4, so that the coefficient comparing unit 26
Can be arbitrarily changed according to the set threshold values Nm and Nl. Coefficient comparison unit 26
Is output to the filter processing execution control unit 33, and the filter signal is output from the filter unit 3 as in the first embodiment.
1 is performed.

【0069】本実施の形態3では、上記した構成および
動作によって、フィルタ処理を出力画像に適応的に行う
ための制御信号を生成する際に、合成係数αと比較され
る2段階のしきい値を任意に切り替えて設定できるよう
にしたので、実施の形態2に示した多種類および合成時
のグラフィックス画像の各々のラインフリッカの発生状
況に対応でき、さらに、ラインフリッカが目立っても画
質を優先させる場合に対応できることができる。
According to the third embodiment, when a control signal for adaptively performing a filtering process on an output image is generated by the above-described configuration and operation, a two-step threshold value to be compared with the synthesis coefficient α is used. Can be arbitrarily switched and set, so that it is possible to cope with the occurrence of line flicker of each of the various types of graphics images shown in the second embodiment and the graphics image at the time of composition. It is possible to deal with the case where priority is given.

【0070】なお、本実施の形態3ではしきい値を2段
階として記載したが、例えば、しきい値を3段階以上と
して、合成係数αの値に対応させてさらに細かくフィル
タ部31の処理を制御しても良い。
In the third embodiment, the threshold value is described as having two levels. However, for example, the threshold value may be set to three or more levels so that the processing of the filter unit 31 can be performed more finely in accordance with the value of the synthesis coefficient α. It may be controlled.

【0071】[0071]

【発明の効果】上記のように請求項1の本発明によれ
ば、グラフィックス画像と外部入力画像との合成の割合
を決定する合成係数と、しきい値(固定値)を格納する
しきい値記憶部と、合成係数としきい値との比較を行う
係数比較部を備え、その比較結果を制御信号として、グ
ラフィックス画像データのフィールド間のフィルタ処理
を行うフィルタ処理部内のフィルタ処理実行制御部をそ
の制御信号により制御するようにしたので、グラフィッ
クス画像データと外部入力画像とが合成される割合に応
じて、ラインフリッカを除去するためのフィールド間の
フィルタ処理を適応的に行うことができ、例えば、グラ
フィックス画像の合成率が低い場合のような一般的にラ
インフリッカが認識されにくい場合には、自動的にフィ
ルタ処理を行わない制御を行うことができる。従って、
グラフィックス画像のラインフリッカが目立つ場合に限
りフィルタ処理を実施して適応的なラインフリッカ除去
を行うことができる。
As described above, according to the first aspect of the present invention, the threshold for storing the combination coefficient for determining the combination ratio of the graphics image and the external input image and the threshold value (fixed value). A filter processing execution control unit in a filter processing unit that includes a value storage unit and a coefficient comparison unit that compares a synthesis coefficient with a threshold value, and uses the comparison result as a control signal to perform filter processing between fields of graphics image data Is controlled by the control signal, so that filter processing between fields for removing line flicker can be adaptively performed in accordance with the rate at which the graphics image data and the external input image are combined. For example, when line flicker is generally difficult to recognize, such as when the synthesis rate of a graphics image is low, the filter processing is not automatically performed. It is possible to perform the control. Therefore,
Only when line flicker of a graphics image is conspicuous, filter processing can be performed to perform adaptive line flicker removal.

【0072】また、請求項2の本発明によれば、設定レ
ジスタ部内に制御部から任意の値を設定できるしきい値
設定部を設け、係数比較部において設定されたしきい値
と合成係数との比較を行い、その比較結果を制御信号と
して、グラフィックス画像データのフィールド間のフィ
ルタ処理を行うフィルタ処理部内のフィルタ処理実行制
御部をその制御信号により制御するようにしたので、任
意のしきい値を制御部から設定することができることか
ら、グラフィックス画像の種類と合成状況に適応的にフ
ィルタ制御を実施するようにできる。従って、グラフィ
ックス画像のラインフリッカが目立つ場合に限りフィル
タ処理を実施して適応的なラインフリッカ除去を、画像
の種類と合成状況に応じて細かく制御することができ
る。
According to the second aspect of the present invention, a threshold setting unit for setting an arbitrary value from the control unit is provided in the setting register unit, and the threshold set by the coefficient comparing unit and the combined coefficient are set. And the filter processing execution control unit in the filter processing unit that performs the filter processing between the fields of the graphics image data is controlled by the control signal using the comparison result as a control signal. Since the value can be set from the control unit, the filter control can be adaptively performed according to the type of the graphics image and the synthesis status. Therefore, only when the line flicker of the graphics image is conspicuous, the filtering process is performed, and the adaptive line flicker removal can be finely controlled in accordance with the type of the image and the synthesis state.

【0073】さらに、請求項3の本発明によれば、設定
レジスタ部内に制御部から任意の値を設定できるしきい
値上限設定部を設け、係数比較部においてしきい値設定
部およびしきい値上限設定部に設定された二つのしきい
値と、合成係数との比較を行い、その比較結果を制御信
号として、グラフィックス画像データのフィールド間の
フィルタ処理を行うフィルタ処理部内のフィルタ処理実
行制御部をその制御信号により制御するようにしたの
で、任意のしきい値を制御部からしきい値上限設定部に
設定することができることから、グラフィックス画像の
合成割合が、外部入力ビデオ画像に対して極端に大きい
場合、すなわち、ディスプレイ上に殆どグラフィックス
画像のみしか表示されない場合を検出でき、その場合
に、強制的にグラフィックス画像データにフィルタ処理
を行わないようにすることができる。従って、請求項2
の本発明の効果に加えて、ディスプレイ上に殆どグラフ
ィックス画像のみが表示される如き、ラインフリッカが
目立ってもグラフィックス画像の画質を優先させたい場
合に、グラフィック画像の画質を落とさずに表示させる
ことができる。
Further, according to the present invention, a threshold upper limit setting section which can set an arbitrary value from the control section is provided in the setting register section, and the threshold setting section and the threshold value setting section are provided in the coefficient comparing section. Filter processing execution control in the filter processing unit that compares the two thresholds set in the upper limit setting unit with the synthesis coefficient, and uses the comparison result as a control signal to perform a filter process between fields of the graphics image data. Since the control section controls the control section according to the control signal, an arbitrary threshold value can be set in the threshold upper limit setting section from the control section. Is extremely large, that is, a case where almost only a graphics image is displayed on the display, and in that case, the graphics are forcibly forced. It is possible not to perform the filtering hex image data. Therefore, claim 2
In addition to the effect of the present invention, when it is desired to give priority to the image quality of the graphics image even when line flicker is conspicuous such that almost only the graphics image is displayed on the display, the image is displayed without lowering the image quality of the graphics image Can be done.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明の実施の形態1の画像合成処理装置の
構成を示すブロック図である。
FIG. 1 is a block diagram illustrating a configuration of an image synthesis processing device according to a first embodiment of the present invention.

【図2】 図1の画像合成処理装置のさらに詳細な構成
を示すブロック図である。
FIG. 2 is a block diagram illustrating a more detailed configuration of the image synthesis processing device of FIG. 1;

【図3】 画像メモリ部に蓄積されたグラフィックス画
像データからメモリ制御処理部がフィールド間の2系統
のデータを読み出す時の概念図である。
FIG. 3 is a conceptual diagram when a memory control processing unit reads two systems of data between fields from graphics image data stored in an image memory unit.

【図4】 本発明の実施の形態2の画像合成処理装置の
構成を示すブロック図である。
FIG. 4 is a block diagram illustrating a configuration of an image synthesis processing device according to a second embodiment of the present invention.

【図5】 本発明の実施の形態3の画像合成処理装置の
構成を示すブロック図である。
FIG. 5 is a block diagram illustrating a configuration of an image synthesis processing device according to a third embodiment of the present invention.

【図6】 従来の画像合成処理装置の構成を示すブロッ
ク図である。
FIG. 6 is a block diagram illustrating a configuration of a conventional image synthesis processing device.

【符号の説明】[Explanation of symbols]

1、11、21、91 画像合成処理装置、 2 グラ
フィック画像データ生成部、 3 フィルタ処理部、
4 制御部、 5、15、25、95 設定レジスタ
部、 6、16、26 係数比較部、 7 しきい値記
憶部、 8 画像合成部、 9 画像データ入力部、
10 画像データ出力部、 31 フィルタ部、 3
2、33 フィルタ処理実行制御部、 35 マトリク
ス処理部、36 LPF/サブサンプリング部、 41
画像メモリ部、 42 メモリ制御処理部、 43
メモリ部、 44 同期信号入力部、 45 タイミン
グ信号生成部、 46 マルチプレクサ部、 47 色
情報テーブル記憶部、 48デマルチプレクサ部、 5
1 合成係数設定部、 52 しきい値設定部、53
しきい値上限設定部、 54 フィルタ実行設定部、
61 第1のFIFO部、 62 第2のFIFO部。
1, 11, 21, 91 image synthesis processing device, 2 graphic image data generation unit, 3 filter processing unit,
4 control section, 5, 15, 25, 95 setting register section, 6, 16, 26 coefficient comparison section, 7 threshold value storage section, 8 image synthesis section, 9 image data input section,
10 image data output unit, 31 filter unit, 3
2, 33 filter processing execution control unit, 35 matrix processing unit, 36 LPF / subsampling unit, 41
Image memory unit, 42 Memory control processing unit, 43
Memory section, 44 synchronization signal input section, 45 timing signal generation section, 46 multiplexer section, 47 color information table storage section, 48 demultiplexer section, 5
1 Combination coefficient setting unit, 52 Threshold value setting unit, 53
Threshold upper limit setting unit, 54 filter execution setting unit,
61 first FIFO section, 62 second FIFO section.

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 グラフィック画像のビデオデータを生成
するグラフィック画像データ生成部と、前記グラフィッ
ク画像の垂直2ライン分のビデオデータに対してフィー
ルド間のフィルタ処理を施して出力するフィルタ処理部
と、前記フィルタ処理部から出力するグラフィック画像
データと外部から入力するビデオ画像データとを設定さ
れた合成係数に従って合成する画像合成部と、前記フィ
ルタ処理を実行する設定および前記グラフィック画像デ
ータと前記画像データとの合成係数の設定を格納する設
定レジスタ部と、前記設定及び各部の制御を司る制御部
とを有し、前記フィルタ処理部内には、少なくとも前記
フィルタ処理を実行する設定に基づいてフィルタ処理を
制御するフィルタ処理実行制御部を有する画像合成処理
装置であって、 前記設定された合成係数と所定のしきい値とを比較して
比較結果を出力する係数比較部を備え、 前記フィルタ処理実行制御部は、前記フィルタ処理を実
行する設定に加えて、前記係数比較部の出力に基づい
て、前記グラフィック画像データに対するフィルタ処理
を実行する制御を実施することを特徴とする画像合成処
理装置。
A graphic image data generating section for generating video data of a graphic image; a filter processing section for performing a filter process between fields on video data of two vertical lines of the graphic image and outputting the video data; An image synthesizing unit for synthesizing the graphic image data output from the filter processing unit and the video image data input from the outside in accordance with the set synthesis coefficient; and a setting for executing the filter processing and a setting of the graphic image data and the image data. A setting register unit that stores the setting of the synthesis coefficient; and a control unit that controls the setting and control of each unit. The filtering unit controls the filtering process based on at least the setting for executing the filtering process. An image synthesis processing device having a filter processing execution control unit, wherein: A coefficient comparison unit configured to compare the set synthesis coefficient with a predetermined threshold value and output a comparison result, wherein the filter processing execution control unit is configured to execute the filter processing, An image synthesizing processing apparatus for performing a control for executing a filtering process on the graphic image data based on an output of the image synthesizing device.
【請求項2】 前記設定レジスタ部は、前記制御部から
の指示により前記しきい値を設定するしきい値設定部を
備えることを特徴とする請求項1記載の画像合成処理装
置。
2. The image synthesis processing device according to claim 1, wherein the setting register unit includes a threshold value setting unit that sets the threshold value according to an instruction from the control unit.
【請求項3】 前記設定レジスタ部は、前記制御部から
の指示により前記しきい値の上限値を設定するしきい値
上限設定部を備え、 前記係数比較部は、前記合成係数と前記しきい値設定部
に設定されたしきい値とを比較した比較結果、および、
前記合成係数と前記しきい値上限設定部に設定されたし
きい値とを比較した比較結果の双方を前記フィルタ処理
実行制御部に出力することを特徴とする請求項2記載の
画像合成処理装置。
3. The setting register section includes a threshold upper limit setting section that sets an upper limit value of the threshold value according to an instruction from the control section, and the coefficient comparing section includes the threshold value and the threshold value. A comparison result of comparing with a threshold value set in the value setting section, and
The image synthesis processing apparatus according to claim 2, wherein both of the comparison result obtained by comparing the synthesis coefficient and a threshold value set in the threshold upper limit setting unit are output to the filter processing execution control unit. .
JP2000196355A 2000-06-29 2000-06-29 Image composition processing device Expired - Fee Related JP4628524B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000196355A JP4628524B2 (en) 2000-06-29 2000-06-29 Image composition processing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000196355A JP4628524B2 (en) 2000-06-29 2000-06-29 Image composition processing device

Publications (2)

Publication Number Publication Date
JP2002014667A true JP2002014667A (en) 2002-01-18
JP4628524B2 JP4628524B2 (en) 2011-02-09

Family

ID=18694864

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000196355A Expired - Fee Related JP4628524B2 (en) 2000-06-29 2000-06-29 Image composition processing device

Country Status (1)

Country Link
JP (1) JP4628524B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ES2172430A1 (en) * 2000-07-19 2002-09-16 Namco Ltd Flicker reduction for interlaced displays
JP2006297632A (en) * 2005-04-15 2006-11-02 Canon Inc Image processor
JP2009515224A (en) * 2005-11-09 2009-04-09 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ Method and apparatus for processing pixel signals for driving a display, and display using the signals
WO2010134292A1 (en) * 2009-05-19 2010-11-25 パナソニック株式会社 Drawing device and drawing method

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1023463A (en) * 1996-07-08 1998-01-23 Nec Corp Flicker reducing circuit
JPH10177373A (en) * 1996-12-18 1998-06-30 Toshiba Corp Picture display control device
JPH11155062A (en) * 1997-11-19 1999-06-08 Canon Inc Picture processor

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1023463A (en) * 1996-07-08 1998-01-23 Nec Corp Flicker reducing circuit
JPH10177373A (en) * 1996-12-18 1998-06-30 Toshiba Corp Picture display control device
JPH11155062A (en) * 1997-11-19 1999-06-08 Canon Inc Picture processor

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ES2172430A1 (en) * 2000-07-19 2002-09-16 Namco Ltd Flicker reduction for interlaced displays
JP2006297632A (en) * 2005-04-15 2006-11-02 Canon Inc Image processor
US8300240B2 (en) 2005-04-15 2012-10-30 Canon Kabushiki Kaisha Apparatus and method for controlling changes to print settings
JP2009515224A (en) * 2005-11-09 2009-04-09 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ Method and apparatus for processing pixel signals for driving a display, and display using the signals
US8184126B2 (en) 2005-11-09 2012-05-22 Chimei Innolux Corporation Method and apparatus processing pixel signals for driving a display and a display using the same
TWI413414B (en) * 2005-11-09 2013-10-21 Innolux Corp A method and apparatus processing pixel signals for driving a display and a display using the same
KR101364076B1 (en) * 2005-11-09 2014-02-26 코닌클리케 필립스 엔.브이. A method and apparatus processing pixel signals for driving a display and a display using the same
WO2010134292A1 (en) * 2009-05-19 2010-11-25 パナソニック株式会社 Drawing device and drawing method
CN102119409A (en) * 2009-05-19 2011-07-06 松下电器产业株式会社 Drawing device and drawing method

Also Published As

Publication number Publication date
JP4628524B2 (en) 2011-02-09

Similar Documents

Publication Publication Date Title
JP2572043B2 (en) Sequential scanning system
US5781241A (en) Apparatus and method to convert computer graphics signals to television video signals with vertical and horizontal scaling requiring no frame buffers
JP4458925B2 (en) Video processing device
US8508610B2 (en) Video signal processing apparatus
JP4646446B2 (en) Video signal processing device
US5910820A (en) Correction of flicker associated with noninterlaced-to-interlaced video conversion
JP3322613B2 (en) Video signal converter
KR100382135B1 (en) Signal Processing Units, Video Signal Processing Units, Video Cameras, and Video Storage Units
JP4628524B2 (en) Image composition processing device
JPH11289551A (en) Display device and its control method
US5822009A (en) Video down-conversion
JP3360412B2 (en) Gradation correction device
JP4280368B2 (en) Image processing device
JP2003283874A (en) Contour correcting system for display device
JP3894379B2 (en) Flicker remover
JPH0638024A (en) Image processor
JPH031776A (en) Superimposing device
JP4261666B2 (en) Image processing device
JP2001069448A (en) Image processor
JP2002041013A (en) Image processor
JP2001346072A (en) Device and method for processing video signal
JP2001169311A (en) Image comparator
JP2002158869A (en) Imaging apparatus and image display, imaging method and image displaying method
JPH1023463A (en) Flicker reducing circuit
JPH06205291A (en) Picture processing unit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070416

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100903

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100921

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101019

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101109

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101110

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131119

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees