JP2002009122A - 半導体装置およびそのテスト方法 - Google Patents
半導体装置およびそのテスト方法Info
- Publication number
- JP2002009122A JP2002009122A JP2000189578A JP2000189578A JP2002009122A JP 2002009122 A JP2002009122 A JP 2002009122A JP 2000189578 A JP2000189578 A JP 2000189578A JP 2000189578 A JP2000189578 A JP 2000189578A JP 2002009122 A JP2002009122 A JP 2002009122A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- semiconductor device
- test
- transistors
- difference
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】半導体装置内のＭＯＳ容量膜保証は測定が困難
で手間がかったが、２種類以上の絶縁膜をもつテスト用
トランジスタのサブスレッショルド特性の差を測定し、
絶縁膜が正常に形成されたか否かを判定できるようにす
る。 【解決手段】少なくとも２種類以上の絶縁膜１３，１５
の構成が異なるテスト用トランジスタＡ，Ｂを製造し、
２種類のテスト用トランジスタのサブスレッショルド特
性の差から、絶縁膜１３，１５が正常に形成されたか否
かを判定するというテスト方法を用いて、簡単な測定で
静電容量膜の保証が行える。
で手間がかったが、２種類以上の絶縁膜をもつテスト用
トランジスタのサブスレッショルド特性の差を測定し、
絶縁膜が正常に形成されたか否かを判定できるようにす
る。 【解決手段】少なくとも２種類以上の絶縁膜１３，１５
の構成が異なるテスト用トランジスタＡ，Ｂを製造し、
２種類のテスト用トランジスタのサブスレッショルド特
性の差から、絶縁膜１３，１５が正常に形成されたか否
かを判定するというテスト方法を用いて、簡単な測定で
静電容量膜の保証が行える。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置およびそ
のテスト方法に関し、特に半導体基板上にＭＯＳ容量を
有する半導体装置とそのＭＯＳ容量膜の保証を行うため
のその半導体装置およびそのテスト方法に関する。
のテスト方法に関し、特に半導体基板上にＭＯＳ容量を
有する半導体装置とそのＭＯＳ容量膜の保証を行うため
のその半導体装置およびそのテスト方法に関する。
【０００２】
【従来の技術】従来、半導体装置内のＭＯＳ容量膜保証
は容量計などの交流を用いて容量値を測定する方法が主
であったが、測定する容量値が極めて小さいため測定系
の寄生容量などに大きく影響され測定が困難と言う問題
と、交流を用いないと測定できないという大きな手間が
かかっていた。
は容量計などの交流を用いて容量値を測定する方法が主
であったが、測定する容量値が極めて小さいため測定系
の寄生容量などに大きく影響され測定が困難と言う問題
と、交流を用いないと測定できないという大きな手間が
かかっていた。
【０００３】このための公知例として、特開昭６１−２
７６３３５号公報（以下従来例という）に示されるよう
に、ＭＯＳトランジスタのしきい値電圧を測定すること
で容量値を求める方法が提案されている。
７６３３５号公報（以下従来例という）に示されるよう
に、ＭＯＳトランジスタのしきい値電圧を測定すること
で容量値を求める方法が提案されている。
【０００４】図３はこの従来例の半導体装置の主要部に
断面図である。この半導体装置の構成は、Ｐ（一導電）
型半導体基板１０に形成された絶縁膜１３と電極１４，
１５とで構成されるＭＯＳ形容量を一部に有し、このＭ
ＯＳ形容量と同時に形成された絶縁膜１３ａを介してゲ
ート電極２２とし、逆導電型のソース、ドレイン領域１
８，９とこれら領域８，９上の電極２１，２３とする容
量チェック用ＭＯＳトランジスタを設けたものである。
この容量チェック用ＭＯＳトランジスタの電極２１〜２
３を使ってしきい値電圧を測定する。
断面図である。この半導体装置の構成は、Ｐ（一導電）
型半導体基板１０に形成された絶縁膜１３と電極１４，
１５とで構成されるＭＯＳ形容量を一部に有し、このＭ
ＯＳ形容量と同時に形成された絶縁膜１３ａを介してゲ
ート電極２２とし、逆導電型のソース、ドレイン領域１
８，９とこれら領域８，９上の電極２１，２３とする容
量チェック用ＭＯＳトランジスタを設けたものである。
この容量チェック用ＭＯＳトランジスタの電極２１〜２
３を使ってしきい値電圧を測定する。
【０００５】この場合、しきい値電圧ＶT と容量ＣO の
関係式は、次の式（１）のように示される。
関係式は、次の式（１）のように示される。
【０００６】 φMS：金属とシリコンの仕事関数差＝−０．３１Ｖ φf ：シリコンのフェルミ準位＝−０．２９Ｖ εsi：シリコンの比誘電率＝１１．８ εo ：真空中の誘電率＝８．８５５×１０-14Ｆ／ｃｍ ＮD ：エピタキシャル（基盤）濃度＝２．８×１０15ｃ
ｍ-3 ｑ：電荷量＝１．６×１０-19 Ｃ ＱSS：表面電荷密度 ＣO ：絶縁膜の作るコンデンサの静電容量。 この静電容量ＣO は、Ｘo ：絶縁膜の厚さ、εi ：絶縁
膜の比誘電率（たとえばＳｉＯ2 の場合３．６）とする
と、次の式（２）のようになり、式（１）（２）から式
（３）が求められ、 ＣO ＝εo ・εi ／Ｘo ………（２）
ｍ-3 ｑ：電荷量＝１．６×１０-19 Ｃ ＱSS：表面電荷密度 ＣO ：絶縁膜の作るコンデンサの静電容量。 この静電容量ＣO は、Ｘo ：絶縁膜の厚さ、εi ：絶縁
膜の比誘電率（たとえばＳｉＯ2 の場合３．６）とする
と、次の式（２）のようになり、式（１）（２）から式
（３）が求められ、 ＣO ＝εo ・εi ／Ｘo ………（２）
【０００７】従って、しきい値電圧ＶT と容量ＣO とが
一対一の対応関係になり、容量値をしきい値電圧ＶT と
規定して他の直流測定の同時に行えば、その半導体装置
の選別が可能となる。
一対一の対応関係になり、容量値をしきい値電圧ＶT と
規定して他の直流測定の同時に行えば、その半導体装置
の選別が可能となる。
【０００８】
【発明が解決しようとする課題】この従来例における問
題点は、製造のばらつきを考慮していない点にある。す
なわち、式（３）の中で、基板濃度ＮD は製造する時期
・装置・部材などで変動し、絶縁膜の厚さＸoも一定で
はない。また、基板−絶縁膜界面準位ＱSSも変動する。
題点は、製造のばらつきを考慮していない点にある。す
なわち、式（３）の中で、基板濃度ＮD は製造する時期
・装置・部材などで変動し、絶縁膜の厚さＸoも一定で
はない。また、基板−絶縁膜界面準位ＱSSも変動する。
【０００９】このように従来例の半導体装置では、式
（３）のように、製造のばらつきを考慮していないた
め、その変動要因が複数存在し、しきい値も製造するロ
ット間でばらつきが生じ、実際にこの方法で容量値を測
定することは困難であり、その結果をもってＭＯＳ容量
膜の保証をすることは極めて難しいという問題がある。
（３）のように、製造のばらつきを考慮していないた
め、その変動要因が複数存在し、しきい値も製造するロ
ット間でばらつきが生じ、実際にこの方法で容量値を測
定することは困難であり、その結果をもってＭＯＳ容量
膜の保証をすることは極めて難しいという問題がある。
【００１０】本発明の目的は、このような問題を解決
し、製造のばらつきに対応して、ＭＯＳ容量膜の保証を
できるようにした半導体装置およびそのテスト方法を提
供することにある。
し、製造のばらつきに対応して、ＭＯＳ容量膜の保証を
できるようにした半導体装置およびそのテスト方法を提
供することにある。
【００１１】
【課題を解決するための手段】本発明の構成は、半導体
基板上にＭＯＳ容量を有する半導体装置において、前記
ＭＯＳ容量が少なくとも２種類以上の絶縁膜の構成のみ
が異なるテスト用トランジスタを設けたことを特徴とす
る。
基板上にＭＯＳ容量を有する半導体装置において、前記
ＭＯＳ容量が少なくとも２種類以上の絶縁膜の構成のみ
が異なるテスト用トランジスタを設けたことを特徴とす
る。
【００１２】本発明において、絶縁膜の構成が、２層の
絶縁膜からなるテスト用トランジスタからなり、またそ
の絶縁膜の構成は、その絶縁膜の厚さが異なるテスト用
トランジスタからなることができる。
絶縁膜からなるテスト用トランジスタからなり、またそ
の絶縁膜の構成は、その絶縁膜の厚さが異なるテスト用
トランジスタからなることができる。
【００１３】また、本発明の構成は、２種類以上の絶縁
膜構成のみが異なるテスト用トランジスタの電気的特性
差から、前記絶縁膜が正常に形成されたか否かを判定す
ることを特徴とする。
膜構成のみが異なるテスト用トランジスタの電気的特性
差から、前記絶縁膜が正常に形成されたか否かを判定す
ることを特徴とする。
【００１４】本発明において、２種類の絶縁膜構成のみ
が異なるテスト用トランジスタを形成し、これらテスト
用トランジスタのしきい値電圧を測定し、これらしきい
値電圧の差電圧を予じめ測定しておいたしきい値電圧の
差電圧に対応する絶縁膜の容量値に対応させ、その容量
値と同等であれば、前記絶縁膜の形成は良好であると判
定することができ、また、２種類の絶縁膜は、これら絶
縁膜の厚さを異ならせたトランジスタにより形成される
ことができる。
が異なるテスト用トランジスタを形成し、これらテスト
用トランジスタのしきい値電圧を測定し、これらしきい
値電圧の差電圧を予じめ測定しておいたしきい値電圧の
差電圧に対応する絶縁膜の容量値に対応させ、その容量
値と同等であれば、前記絶縁膜の形成は良好であると判
定することができ、また、２種類の絶縁膜は、これら絶
縁膜の厚さを異ならせたトランジスタにより形成される
ことができる。
【００１５】さらに、本発明の半導体装置のテスト方法
の構成は、２種類以上の絶縁膜構成のみが異なるテステ
ィング用トランジスタを有する半導体装置を製造し、前
記２種類のテスト用トランジスタの電気的特性差から、
前記絶縁膜が正常に形成されたか否かを判定することも
でき、また２種類の絶縁膜は、これら絶縁膜の厚さを異
ならせたトランジスタにより形成されてもよい。
の構成は、２種類以上の絶縁膜構成のみが異なるテステ
ィング用トランジスタを有する半導体装置を製造し、前
記２種類のテスト用トランジスタの電気的特性差から、
前記絶縁膜が正常に形成されたか否かを判定することも
でき、また２種類の絶縁膜は、これら絶縁膜の厚さを異
ならせたトランジスタにより形成されてもよい。
【００１６】
【発明の実施の形態】次に本発明の実施形態を図面を参
照して詳述する。図１（ａ）（ｂ）は本発明の一実施形
態のテスト用トランジスタの断面図である。この図で、
１０はＰ型サブストレート、１１はＮ型ウェル拡散層、
１２はＰ＋型拡散層、１３は第１絶縁膜、１４は引き出
し電極、１５は容量電極、１６は第２絶縁膜である。図
１（ａ）は第１絶縁膜１３を誘電膜としたＭＯＳトラン
ジスタＡで、また、図１（ｂ）は第１絶縁膜１３と第２
絶縁膜１６との複合膜を誘電膜としたＭＯＳトランジス
タＢである。
照して詳述する。図１（ａ）（ｂ）は本発明の一実施形
態のテスト用トランジスタの断面図である。この図で、
１０はＰ型サブストレート、１１はＮ型ウェル拡散層、
１２はＰ＋型拡散層、１３は第１絶縁膜、１４は引き出
し電極、１５は容量電極、１６は第２絶縁膜である。図
１（ａ）は第１絶縁膜１３を誘電膜としたＭＯＳトラン
ジスタＡで、また、図１（ｂ）は第１絶縁膜１３と第２
絶縁膜１６との複合膜を誘電膜としたＭＯＳトランジス
タＢである。
【００１７】これらトランジスタＡ，Ｂのしきい値電圧
ＶT は、例えば、それぞれ図２（ａ）（ｂ）の特性グラ
フに示すようになる。この場合、トランジスタのゲート
ソース電流｜ＩGS｜＝１μＡのときのゲートソース電圧
のしきい値電圧｜ＶGS｜は、図１（ａ）のトランジスタ
Ａでは０．７Ｖであるが、図１（ｂ）のトランジスタＢ
では１．７Ｖとなる。従って、その電圧差は１．０Ｖと
なる。このように予めある厚さの絶縁膜に対してその電
圧差のデータをそれぞれ測定しておけば、あるしきい値
電圧が測定された場合の絶縁膜の厚さが適正であるかど
うか判定することが出来る。
ＶT は、例えば、それぞれ図２（ａ）（ｂ）の特性グラ
フに示すようになる。この場合、トランジスタのゲート
ソース電流｜ＩGS｜＝１μＡのときのゲートソース電圧
のしきい値電圧｜ＶGS｜は、図１（ａ）のトランジスタ
Ａでは０．７Ｖであるが、図１（ｂ）のトランジスタＢ
では１．７Ｖとなる。従って、その電圧差は１．０Ｖと
なる。このように予めある厚さの絶縁膜に対してその電
圧差のデータをそれぞれ測定しておけば、あるしきい値
電圧が測定された場合の絶縁膜の厚さが適正であるかど
うか判定することが出来る。
【００１８】この場合のしきい値電圧ＶT と容量ＣO と
の関係式は、従来例と同様に、式（１）（３）のように
表すことができる。ただし、絶縁膜の作るコンデンサの
静電容量ＣO が、図１（ｂ）では複合膜容量となり、絶
縁膜の厚さＸo は、図１（ｂ）は複合膜の厚さとなる。
の関係式は、従来例と同様に、式（１）（３）のように
表すことができる。ただし、絶縁膜の作るコンデンサの
静電容量ＣO が、図１（ｂ）では複合膜容量となり、絶
縁膜の厚さＸo は、図１（ｂ）は複合膜の厚さとなる。
【００１９】この時、公知例では不確定要因であった基
板濃度ＮD 、表面電荷密度ＱSS、はいづれも同一となる
ため、不確定要因は、絶縁膜の厚さＸoのみとなり、そ
れぞれのトランジスタの特性差は絶縁膜の作るコンデン
サの静電容量ＣO のみの差と定義できる。
板濃度ＮD 、表面電荷密度ＱSS、はいづれも同一となる
ため、不確定要因は、絶縁膜の厚さＸoのみとなり、そ
れぞれのトランジスタの特性差は絶縁膜の作るコンデン
サの静電容量ＣO のみの差と定義できる。
【００２０】従って、事前に第２絶縁膜厚さについてい
くつかの基準を作成してパラメータを採取しておくこと
により、しきい値電圧差がいくつの場合は絶縁膜厚はい
くつになるとの保証を行うことができる。
くつかの基準を作成してパラメータを採取しておくこと
により、しきい値電圧差がいくつの場合は絶縁膜厚はい
くつになるとの保証を行うことができる。
【００２１】
【発明の効果】以上説明したように、本発明によれば、
少なくとも２種類以上の絶縁膜構成のみが異なるテスト
用トランジスタを有する半導体装置を製造し、この２種
類のテスト用トランジスタの電気的特性の差から、その
絶縁膜が正常に形成されたか否かを判定するというテス
ト方法を用いることにより、簡単な測定方法で静電容量
膜の保証が行えるという効果がある。
少なくとも２種類以上の絶縁膜構成のみが異なるテスト
用トランジスタを有する半導体装置を製造し、この２種
類のテスト用トランジスタの電気的特性の差から、その
絶縁膜が正常に形成されたか否かを判定するというテス
ト方法を用いることにより、簡単な測定方法で静電容量
膜の保証が行えるという効果がある。
【図１】（ａ）（ｂ）は本発明の一実施形態を説明する
第１絶縁膜を誘電体としたトランジスタおよび第１絶縁
膜と第２絶縁膜を誘電体としたトランジスタの断面図。
第１絶縁膜を誘電体としたトランジスタおよび第１絶縁
膜と第２絶縁膜を誘電体としたトランジスタの断面図。
【図２】（ａ）（ｂ）は図１（ａ）（ｂ）の各トランジ
スタのしきい値電圧特性図。
スタのしきい値電圧特性図。
【図３】従来例の半導体装置を示す断面図である。
１０ Ｐ型基板（サブストレート） １１ Ｎ型ウェル拡散層 １２ Ｐ＋型拡散層 １３ 第１絶縁膜 １３ａ 絶縁膜 １４ 引出し電極 １５ 容量電極 １６ 第２絶縁膜 １８ ドレイン領域 １９ ソース領域 ２１，２２，２３ 電極
Claims (6)
- 【請求項１】 半導体基板上にＭＯＳ容量を有する半導
体装置において、前記ＭＯＳ容量が少なくとも２種類以
上の絶縁膜の構成のみが異なるテスト用トランジスタを
設けたことを特徴とする半導体装置。 - 【請求項２】 絶縁膜の構成が、２層の絶縁膜からなる
テスト用トランジスタからなる請求項１記載の半導体装
置。 - 【請求項３】 絶縁膜の構成は、その絶縁膜の厚さが異
なるテスト用トランジスタからなる請求項１記載の半導
体装置。 - 【請求項４】 ２種類以上の絶縁膜構成のみが異なるテ
スト用トランジスタの電気的特性差から、前記絶縁膜が
正常に形成されたか否かを判定することを特徴とする半
導体装置のテスト方法。 - 【請求項５】 ２種類の絶縁膜構成のみが異なるテスト
用トランジスタを形成し、これらテスト用トランジスタ
のしきい値電圧を測定し、これらしきい値電圧の差電圧
を予じめ測定しておいたしきい値電圧の差電圧に対応す
る絶縁膜の容量値に対応させ、その容量値と同等であれ
ば、前記絶縁膜の形成は良好であると判定する請求項４
記載の半導体装置のテスト方法。 - 【請求項６】 ２種類の絶縁膜は、これら絶縁膜の厚さ
を異ならせたトランジスタにより形成される請求項４ま
たは５記載の半導体装置のテスト方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000189578A JP2002009122A (ja) | 2000-06-23 | 2000-06-23 | 半導体装置およびそのテスト方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000189578A JP2002009122A (ja) | 2000-06-23 | 2000-06-23 | 半導体装置およびそのテスト方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002009122A true JP2002009122A (ja) | 2002-01-11 |
Family
ID=18689190
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000189578A Pending JP2002009122A (ja) | 2000-06-23 | 2000-06-23 | 半導体装置およびそのテスト方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002009122A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102518320B1 (ko) * | 2022-03-08 | 2023-04-06 | 주식회사 서플러스글로벌 | 측정표준웨이퍼의 제조방법 및 전자소자에 사용되는 산화물의 c-v특성을 측정하는 장치 |
-
2000
- 2000-06-23 JP JP2000189578A patent/JP2002009122A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102518320B1 (ko) * | 2022-03-08 | 2023-04-06 | 주식회사 서플러스글로벌 | 측정표준웨이퍼의 제조방법 및 전자소자에 사용되는 산화물의 c-v특성을 측정하는 장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Esseni et al. | Low field electron and hole mobility of SOI transistors fabricated on ultrathin silicon films for deep submicrometer technology application | |
| US6538462B1 (en) | Method for measuring stress induced leakage current and gate dielectric integrity using corona discharge | |
| JP2011099877A (ja) | イオン感応電界効果トランジスタを含む信号処理回路および流体の性質をモニタするための方法 | |
| US6265890B1 (en) | In-line non-contact depletion capacitance measurement method and apparatus | |
| Chapman et al. | Comparison of methods to bias fully depleted SOI-based MOSFET nanoribbon pH sensors | |
| Molina-Reyes | Design and electrochemical characterization of ion-sensitive capacitors with ALD Al 2 O 3 as the sensitive dielectric | |
| US6456105B1 (en) | Method for determining transistor gate oxide thickness | |
| US7521946B1 (en) | Electrical measurements on semiconductors using corona and microwave techniques | |
| JP2002006968A (ja) | 基準電圧発生回路及び電源装置 | |
| JP2002009122A (ja) | 半導体装置およびそのテスト方法 | |
| Greve et al. | Interpretation of capacitance‐voltage characteristics of polycrystalline silicon thin‐film transistors | |
| Chang et al. | Characteristics of zirconium oxide gate ion-sensitive field-effect transistors | |
| JP3736740B2 (ja) | 絶縁膜容量評価装置および絶縁膜容量評価方法 | |
| Nanver et al. | Test structures without metal contacts for DC measurement of 2D-materials deposited on silicon | |
| JP2005142304A (ja) | トランジスタの評価方法 | |
| JP2004253564A (ja) | 半導体装置の評価用ｔｅｇ，及び評価方法 | |
| JP4316533B2 (ja) | 半導体装置の評価方法 | |
| Lin et al. | Experimental Study of 1/f 1+ α Noise in Transient Leakage Current of Metal–Insulator–Metal With Stacked High-k Polycrystalline Films | |
| US6731130B1 (en) | Method of determining gate oxide thickness of an operational MOSFET | |
| JPH05166909A (ja) | 半導体装置の測定方法 | |
| Sinha et al. | Simulation, fabrication and characterization of Dual-Gate MOSFET test structures | |
| JP3080043B2 (ja) | Ｍｏｓｆｅｔオーバーラップ長測定方法 | |
| JP3871131B2 (ja) | 空乏層容量測定方法 | |
| Pradeep et al. | Analysis of gate current wafer level variability in advanced FD-SOI MOSFETs | |
| KR100556262B1 (ko) | 실리콘 이중막 웨이퍼의 절연 파괴 전압 측정용 전극 및그 측정 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050518 |