JP2001526846A - コーヒレントサンプリングデジタイザーシステム - Google Patents

Abstract

(57)【要約】 デジタイジングシステムは、周波数Ｆ_tの入力信号（１２）をコーヒレントにサンプリングして、Ｎ個の連続するサンプルの大きさを表す出力データシーケンスを発生する。デジタイジングシステムは、整数ファクターＫによって周波数ＦＭＣＬＫのクロック信号を周波数分割することによってタイミング信号を発生し（１６）、そのタイミング信号をデジタイザー（１４）に供給する。デジタイザー（１４）は、入力信号のＭサイクルに亘ってＮ回入力信号をコーヒレントサンプリングして、入力信号の１サイクルを表すＮ項データシーケンスを発生する。タイミング信号周波数は、デジタイザーのサンプリングレートを設定する。デジタイジングシステムは、ＫとＭとＮの可能な範囲内という制限があるにもかかわらず、システムが入力信号の実質的にコーヒレントなサンプリングを達成するようなＫの適切な値を見つけるアルゴリズムを実行すべくプログラムされたコンピューター（２２）を含む。アルゴリズムは、ファレイ数列をサーチして、Ｋ（Ｋ＝Ｑ_i＊Ｊ）と、Ｍ（Ｍ＝Ｐ＊Ｊ）とＮ（Ｎ＝Ｑ_i）（ここでＰとＱは互いに素の整数であり、Ｊは０以上の整数であり、Ｑ_iはＱの整数因子である）の候補値を導き出すことができるＰ／Ｑ形式の項を捜し出す。アルゴリズムは、ＫとＭとＮの候補値が可能な範囲内にある比Ｆ_t／ＦＭＣＬＫに最も近似する特定のファレイ数列の項を捜し出す。そして、デジタイジングシステムは、そのＫの候補値によってマスタクロック信号を周波数分割する。

Description

【発明の詳細な説明】 コーヒレントサンプリングデジタイザーシステム 発明の背景 発明の関連する技術分野 本発明は、一般に、アナログ信号を周期的にサンプリングして各サンプルをデ ジタイズするためのデジタイザーシステムに関し、特には、そのサンプリングレ ートを自動的に調節してコーヒレントなサンプリングを提供するデジタイジング システムに関する。 関連技術の説明 デジタイザーは、アナログ信号の大きさを周期的にサンプリングすることによ ってアナログ信号を「デジタイズ」し、各サンプリングの大きさを示すデジタル データを発生する。従って、デジタイザーは、アナログ信号の経時的に変化する 挙動を表すデータシーケンスを生成する。デジタル信号プロセッサー（以下ＤＳ Ｐという）のソフトウェアは、そのようなデータシーケンスを分析してアナログ 信号についての情報を提供することができる。例えば、デジタルスペクトラムア ナライザーは、データシーケンスを離散フーリエ変換分析して、アナログ入力信 号の周波数スペクトラムを表す他のデータシーケンスを生成する。 アナログ信号が周期的である場合、データシーケンスはアナログ信号の１サイ クルだけを表す必要がある。なぜならば、別のサイクルを表すデータは余分だか らである。しかし、正確な結果とするためには、ＤＳＰ分析技術は、データシー ケンスが最少限の数Ｎ_MINの入力信号サンプルを表すことを要する。さもなけれ ば、データシーケンスは、アナログ信号の高周波成分の挙動を適切に反映しない 。残念ながら、デジタイザーはアナログ信号の１サイクルの間で必ずしもＮ_MIN 個のサンプルを得るのに十分なほど早い作動をするものではない。この課題を解 決するために、デジタイザーは入力信号のいくつかのサイクルに亘ってより緩や かなレートで入力信号をサンプリングする「均時サンプリング(equivalent time sampling)」を採用する。入力信号が周期的であるので、各サンプルはタイミン グを合わせることができ、その結果得られたシーケンスはより高いレートで入力 信 号の１サイクルをサンプリングすることによって生成されるシーケンスと同等と なる。例えば、デジタイザーが入力信号の周波数Ｆ_tの１．１倍のサンプリング 周波数Ｆ_sで入力信号の連続する１０サイクルをサンプリングする場合、結果的 に得られたデータシーケンスは入力信号のそれの１０倍のレートで入力信号の１ サイクルをサンプリングすることによって得られるデータシーケンスと同じであ る。 所定の入力信号周波数Ｆ_tとサンプルの所望数Ｎに対して、サンプリング周波 数Ｆ_sとサンプルがなされるアナログ信号のサイクル数Ｍを調整して、アナログ 信号の１サイクルの間でＮ等分したサンプルがなされるような均時サンプリング を提供することができるようにしたい。１９８７年にComputer Society Press o f the IEEE社によって刊行された書籍「DSP-Based Testing of Analog and Mixe d-Signal Circuits」Matthew Mahoney著の第１７頁乃至第２１頁において、著者 は、次ぎの条件を満足することによって、「コーヒレントサンプリング(coheren t sampling)」のための適切な均時サンプリングが達成されることを教示してい る。即ち、 Ｆ_t／Ｆ_s＝Ｍ／Ｎ （１）と、 ＧＣＤ（Ｍ，Ｎ）＝１ （２） である。 式（２）は、ＭとＮのもっとも大きな共通分母が１であると言っている。言い 換えれば、ＭとＮは「互いに素」である。式（１）と式（２）を満足した場合、 「コーヒレントサンプリング」として知られたものとなるが、そこでは、周波数 Ｆ_sでＭ個の試験信号サイクルに亘ってなされた周波数Ｆ_tの信号のＮ個の連続す るサンプルが、１アナログ信号サイクルをＮ等分した連続サンプルと同じように 見える。 しかし、実際には、所定のＦ_t値に対して、式（１）と（２）を満足するＦ_s、 Ｍ、Ｎの値を選択することは大抵の場合に困難であるか、又は、不可能である。 デジタイジングシステムは、一般的に、マスタークロック信号を周波数分割して 、サンプリングレートを制御するためのタイミング信号を生成する。従って、サ ンプリング周波数Ｆ_sは、その全範囲に亘って連続的に変化することはできない 。限られた数の離散値のみをとることができるに過ぎない。式（１）を満足する ため には、Ｆ_tとＦ_sはＭとＮの比と同じものを有さなくてはならない。Ｆ_sが限られ た数の離散値のみをとるので、大抵の場合簡単にはＭとＮの都合のよい値を選択 することはできず、従って式（１）を満足するようにＦ_sを調整する。式（１） を満足することを難しくするようなＭとＮの値についての制約も存在する。サン プルされる入力信号のサイクル数Ｍが大きすぎると、データ収集方法があまりに も長ったらしいものとなる。Ｍが小さすぎると、必要なサンプリング周波数がデ ジタイザーにとってあまりにも高くなりすぎる。サンプル数Ｎをあまりにも小さ くとりすぎると、ＤＳＰ分析の正確性が害される。Ｎが大きすぎると、ＤＳＰ計 算にあまりにも時間がかかりすぎることとなる。 しかし、Ｆ_t／Ｆ_s比がＭ／Ｎ比と全く同じではないが非常に近いものであるよ うにＦ_s、Ｍ、Ｎの値を選択した場合には、結果的に得られたデータシーケンス のＤＳＰ分析における誤差は無視できる。しかし、デジタイザー出力のＤＳＰ分 析における著しい誤差をさけるために必要なレベルの正確性を有して、式（１） の関係に近似するような所定のＦ_t値に対してのＭ、Ｎ、Ｆ_sの値を見つけること ができかは、懐疑的であった。 必要なのは、自動的に且つ早急に自らのサンプリングレートを確立して既知の 周波数の入力信号のコーヒレントなサンプリングを提供できるようなサンプリン グシステムである。 発明の概要 サンプリングシステムは、Ｍサイクルのアナログ信号に亘ってなされた連続す るＮ個のサンプルの組がそのアナログ信号の単一のサイクルをＮ均分した間隔に おいてなされたとみれるように、サンプリングレートを自動的に調節して周期的 なアナログ信号をコーヒレントにサンプリングをする。前記サンプリングシステ ムは、周波数Ｆ_MCLKのマスタークロック信号を発生するクロック回路と、ファク ターＫによってクロック信号を周波数分割して周波数Ｆ_MCLK／Ｋのタイミング信 号を生成するタイミング信号発生器と、そのタイミング信号によって制御された レートで入力信号をサンプリングする手段を含んでいる。本発明に関して、サン プリングシステムは、所定の入力信号周波数Ｆ_tに対する適切なＫの値を見つけ る ためのアルゴリズムを実行するコンピュータも含む。そのアルゴリズムは、Ｋと ＭとＮの範囲についての予め設定された制限を考慮に入れつつ、コーヒレントな サンプリングを提供するＫの値を見つける。前記コンピュータは、タイミング信 号発生器にそのＫ値を供給する。 Ｆ_tとＦ_s＝Ｆ_MCLK／Ｋが互いに素である時、コーヒレントサンプリングが達成 される。アルゴリズムは、各分数が互いに素である分子と分母を有する、１から Ｆまでの分母を有する全ての分数の配列されたリストであるオーダーＦのファレ イ数列の指向性サーチを実施することによって、Ｋの適切な値を見つける。ファ レイ数列の指向性のサーチを実施する際に、アルゴリズムは、 Ｎ＝Ｑ_i Ｍ＝Ｐ＊Ｊ Ｋ＝Ｑ＊Ｊ／Ｑ_i であるとともに、ＮとＭとＫが可能な範囲内にあるようなＱの整数因子Ｑ_iと整 数値Ｊの適切な組み合わせが存在する、比Ｆ_t／Ｆ_sに最も近い項Ｐ／Ｑを見つけ る。そして、コンピュータは、信号発生器にコンピュータ処理されたＫの値を。 サーチは、ファレイ数列を早急にトラバースするための技術を用いて、コンピュ ータの最少使用によって適切なファレイ数列項Ｐ／Ｑを見つける。サーチされた ファレイ数列の範囲Ｆが十分に大きいときには、アルゴリズムはシステムが高度 の正確性で、アナログ信号をコーヒレントにサンプリングするためのＫの値をす ぐに帰還する。 したがって、本発明の目的は、それ自身のサンプリングレートを自動的に且つ 早急に確立して、既知の周波数のアナログ入力信号のコーヒレントなサンプリン グを提供するサンプリングシステムを提供することである。 この明細書の終了部分では、本発明の主題を特に指摘し、また、明確にその権 利請求をしている。しかし、当業者は、同一の参照符号が同じ部材を表している 添付図面を参照して明細書の残りの部分を読むことによって、本発明の構成と操 作方法の双方を、その目的と効果と共に、最も良く理解する。 図面の簡単な説明 図１は、本発明に関するデジタイジングシステムを簡単なブロック図形式で描 画したものである。 図２は、いろいろなレートでのアナログ信号のデジタイジングを描画したもの である。 図３は、オーダー１６のファレイ数列の２次元のブロコット空間図である。 図４は、図３のブロコット空間のメディアントトラバース(mediant traverse) サーチを描画したものである。 図５は、オーダーＦのブロコット空間のメディアントトラバースを行って、０ から１の間で所定のターゲット値に最も近いファレイ数列の数をコンピュータに 見つけるようにするプログラミングのためのフローチャート図である。 図６は、図５のブロコット空間において左右横方向のトラバースを描画したも のである。 図７Ａと図７Ｂは、それぞれ、左右横方向のトラバースを実施するためのソフ トウェアルーティンを描いたフローチャート図である。 図８は、最もターゲット値に適合していて、しかも他の制約をも満足するファ レイ数列の項を探し出すためのアルゴリズムをコンピュータにさせるプログラミ ングのためのフローチャート図である。 図９は、図１のコンピュータによって実行されるべきアルゴリズムのフローチ ャート図である。 図１０は、図９のＰとＱの制約テスト工程をより詳細に描いたフローチャート 図である。 図１１は、図１のデジタイジングシステムのブロック図である。 図１２は、図１のデジタイザー１４をより詳細に描いたブロック図である。 好適な実施例の説明 図１は、本発明に関するコーヒレントサンプリングシステム１０を簡単なブロ ック図形式で描いたものである。サンプリングシステム１０は、試験対象機器１ ２によって発生された周期的アナログ入力信号（ＩＮＰＵＴ）の大きさを周期的 にサンプリングして、連続的な入力（ＩＮＰＵＴ）信号の大きさを表す一連のデ ジタルデータ値（ＤＡＴＡ）を発生する。このデータシーケンスは、いくつかの 周知のデジタル信号処理（ＤＳＰ）技術のうちのいずれかを用いて分析され、入 力（ＩＮＰＵＴ）信号についての情報を得ることができる。例えば、このデータ シーケンスを離散フーリエ変換分析することによって、入力（ＩＮＰＵＴ）信号 の周波数スペクトラムを表す他のデータシーケンスを発生することができる。 サンプリングシステム１０は、タイミング信号発生器１６によって発生された 周期的なタイミング（ＴＩＭＩＮＧ）信号の各パルスに基づいて、入力（ＩＮＰ ＵＴ）信号の大きさをサンプリングするためのデジタイザー１４を含む。該デジ タイザー１４は、各入力（ＩＮＰＵＴ）信号サンプルの大きさを表すデータ(Ｄ ＡＴＡ)値を発生し、発生したデータ値のそれぞれをランダムアクセス収集メモ リ１８に記憶する。デジタイザー１４はアドレス信号（ＡＤＤＲ）と制御信号（ ＣＯＮＴ）を収集メモリ１８に供給するための回路を含んでおり、連続して発生 するデータ(ＤＡＴＡ)値を収集メモリ１８内の連続するアドレスに記憶する。タ イミング信号発生器１６は、整数因子Ｋによって入力マスタークロック信号（Ｍ ＣＬＫ）を周波数分割して、タイミング(ＴＩＭＩＮＧ)信号を発生する。従来式 のクロック回路２０はマスタークロック信号（ＭＣＬＫ）を発生する。コンピュ ータ２２（又は、他のデータ処理手段）は、マスタークロック（ＭＬＣＫ）信号 の周波数（Ｆ_MCLK）と入力（ＩＮＰＵＴ）信号の周波数（Ｆ_t）と各種のシステ ム上の制約（ＣＯＮＳＴＲＡＩＮＴＳ）を示すユーザー提供のデータに基づいて Ｋの適切な値を計算する。コンピュータ２２は、計算したＫの値を入力としてタ イミング信号発生器１６に供給する。よって、コンピュータ２２は、Ｋ値を調節 することによって、タイミング(ＴＩＭＩＮＧ)信号の周波数Ｆ_sを設定する。ク ロック回路２０は、また、マスタークロック（ＭＣＬＫ）信号からクロック（Ｃ ＬＫ）信号を導き出し、それらを入力タイミング信号として試験対象機器１２に 供給する。 周期的な信号を分析するためのＤＳＰ技術は、一般的に、入力信号の単一サイ クルをサンプル数で等分したデータシーケンスを入力として要求する。高周波数 の入力（ＩＮＰＵＴ）信号に対しては、デジタイザー１４は入力（ＩＮＰＵＴ） 信号の単一サイクルの間に適切な数のサンプルを獲得してデジタイズするのに十 分なほど早く入力（ＩＮＰＵＴ）信号をサンプリングすることはできないかもし れない。この問題を解決するために、サンプリングシステム１０は「均時サンプ リング」を採用し、それにより、デジタイザー１４が入力（ＩＮＰＵＴ）信号の いくつかのサイクルに亘って比較的に緩やかなサンプリングレート（Ｆ_s）で入 力（ＩＮＰＵＴ）信号をサンプリングすることにした。入力（ＩＮＰＵＴ）信号 が周期的であるので、コンピュータ２２は（Ｋを調節することによって）サンプ リングレートを調節して、結果的に得られたデータ(ＤＡＴＡ)シーケンスがより 高いレートで入力（ＩＮＰＵＴ）信号の１サイクルをサンプリングすることによ って発生されるであろうシーケンスと均等になるようする。 図２は、様々なサンプリングレートで入力（ＩＮＰＵＴ）信号をサンプリング した結果を図示している。グラフＡは、入力（ＩＮＰＵＴ）信号２８の周波数の ８倍の周波数で８回サンプリングされた入力（ＩＮＰＵＴ）信号２８の経時的に 変化する大きさを表す。この八つのサンプル３０が入力（ＩＮＰＵＴ）信号の１ サイクルの間で時間的に等分されていることに留意してください。グラフＢは、 入力（ＩＮＰＵＴ）信号の周波数の１．１２５倍のサンプリング周波数での同じ 入力（ＩＮＰＵＴ）信号２８の均時サンプリングを表している。グラフＢの均時 サンプリングの方が、入力（ＩＮＰＵＴ）信号の８つのサンプル３２を得るため に、グラフＡの高速サンプリングよりも８倍長く時間をとっているが、二つのサ ンプリングレートの結果は同じ出力データシーケンスになることに留意してくだ さい。よって、入力（ＩＮＰＵＴ）信号周波数の１．１２５倍のレートでのサン プリングは、生成されたデータシーケンスに関しては、入力（ＩＮＰＵＴ）信号 周波数の８倍のレートでのサンプリングと均等である。グラフＣは、入力（ＩＮ ＰＵＴ）信号周波数の４倍のレートで８回入力（ＩＮＰＵＴ）信号２８をサンプ リングした結果を図示している。サンプリングレートと入力（ＩＮＰＵＴ）信号 周波数の間の関係のため、グラフＣの後の４つのサンプルは最初の４つのサンプ ルを繰り返す。たとえ、グラフＣのサンプリングレートがグラフＢのそれより高 くても、グラフＣの８つのサンプル３４は、グラフＢに示されたより低いレート によって得られた８つのサンプル以上の入力（ＩＮＰＵＴ）信号についての情報 を伝えるものではない。 よって、均時サンプリングが採用されたときには、入力（ＩＮＰＵＴ）信号周 波数に関してサンプリング周波数を注意深く調整することが重要である。特に、 与えられた入力（ＩＮＰＵＴ）信号周波数Ｆ_tと所望のサンプル数Ｎに対して、 コンピューター２２は、サンプリング周波数Ｆ_sと、入力信号の１サイクルの間 にサンプリングがＮ等分されて行われたように見える均時サンプリングを提供す るためにサンプルが行われる入力信号サイクル数Ｍを調節する。 均時サンプリングが次のような条件を満足することによって確実になることは 当業者によって長く知られてきたことである。即ち、 Ｆ_t／Ｆ_s＝Ｍ／Ｎ （１）と、 ＧＣＤ（Ｍ、Ｎ）＝１ （２） である。 条件式（２）は、ＭとＮの最も大きな共通分母（ＧＣＤ）が１であることを述 べている。言い換えると、ＭとＮは、共通の整数因子を有さない「互いに素」で ある。条件式（１）と（２）が満足された場合には、サンプルが異なるオーダー においてなされたとしても、周波数Ｆ_sにおいてＭサイクルの試験信号サイクル に亘ってなされた周波数Ｆ_tの信号のＮ個の連続するサンプルが試験信号の１サ イクルに亘って等分されたＮ個の連続するサンプルと同じデータ内容を有する「 コーヒレントサンプリング」として知られているものを獲得する。 残念ながら、Ｆ_sとＭとＮの各値については現実的な制約があるので、与えら れたＦ_t値に対して条件式（１）と（２）を満足することは大抵の場合不可能で ある。タイミング信号発生器１６は、整数Ｋによってマスタークロック（ＭＣＬ Ｋ）信号を周波数分割することによって、タイミング(ＴＩＭＩＮＧ)信号を発生 する。よって、タイミング(ＴＩＭＩＮＧ)信号周波数（Ｆ_s＝Ｆ_MCLK／Ｋ）は、 その全範囲に亘って連続的に変えることができない。限定された数の離散値のみ をとることができるに過ぎない。条件式（１）を満足するために、Ｆ_tとＦ_sは、 ＭとＮと同じ比を有さなくてはならない。Ｆ_sが限定された数の離散値のみをと ることができるに過ぎないので、単純にＭとＮの都合のよい値を選択して、条件 式（１）を満足するためにＫ＝ＭＣＬＫ／Ｆ_sを調節することができないかもし れない。更に、タイミング信号発生器１６及び／又はデジタイザー１４の性能上 の制約は、サン プリング周波数Ｆ_sの範囲を制限する。また、与えられた比Ｆ_t／Ｆ_sに対して、 ＭとＮの値についての制約が条件式（１）を満足することを不可能にするかもし れない。サンプリングされる入力信号サイクルの数Ｍがあまりにも大きいと、デ ータ収集の方法が長ったらしくなるか、又は、必要なサンプリングレートがタイ ミング信号発生器の周波数制限値以下になってしまうかもしれない。Ｍがあまり にも小さいと、必要なサンプリング周波数はデジタイザー又はタイミング信号発 生器にとってあまりにも高くなりすぎることとなる。なされるサンプルの数Ｎが あまりにも小さいと、ＤＳＰ分析の正確性が損なわれる。Ｎが余りにも大きすぎ ると、ＤＳＰ計算に時間が消費され過ぎるか、又は、サンプルデータシーケンス が収集メモリの記憶容量を超えてしまうことがある。 このように、大抵の場合、与えられた入力周波数Ｆ_tに対して、比Ｆ_t／Ｆ_sが 条件式（１）に必要な比Ｍ／Ｎと全く同じではないがそれに近いＦ_sとＭとＮの それぞれの値を決定しなければならない。条件式（１）を満足することにおいて 誤差が非常に少ない場合には、結果として生じたサンプルデータのＤＳＰ分析は 、相当に正確な結果を提供する。本発明に関して、コンピュータ２２は、与えら れたマスタークロック周波数Ｆ_MCLKと与えられた入力（ＩＮＰＵＴ）信号周波数 Ｆ_tに対して、条件式（２）を満足すると共に条件式（１）に近いＫの適切な値 を見つけるためのアルゴリズムを実行する。更に、そのアルゴリズムは、Ｋ（又 はＦ_s）とＭとＮの範囲について様々な制約に反しないようにする。 Ｍ／Ｎ＊Ｋに対して条件式（１）を解くためには、前記条件式（１）を次の条 件式（１’）と言い換えることができる。即ち、 Ｍ／（Ｎ＊Ｋ）＝Ｆ_t／Ｆ_MCLK （１’） である。 試験信号周波数Ｆ_tとマスタークロック周波数Ｆ_MCLKが与えられているので、 Ｍ／（Ｎ＊Ｋ）のターゲット値は次のように固定される。即ち、 ＴＡＲＧＥＴ＝Ｆ_t／Ｆ_MCLK である。 図１のコンピュータ２２によって実行されたアルゴリズムは、ＭとＮが互いに 素であって、ＭとＮとＫが予め設定された範囲内に制限されるという制約を有し 、 Ｍ／（Ｎ＊Ｋ）が条件式（１’）のターゲット値Ｆ_t／Ｆ_MCLKに最も近いＭとＮ とＫの値を見つける。 このＫを発生するためのアルゴリズムは、「ファレイ」数列の最も適切な項を 選択することによって、ターゲットの有理の近似法を実施する。オーダーＦのフ ァレイ数列は、全ての既約分数Ｐ／Ｑ（即ち、ＰとＱは互いに素である）であっ てＱが１からＦまでの範囲内にある多くの分数である。このような数列は無限大 である。以下は０から１の範囲内のオーダー８のファレイ数列の一部である。即 ち、 ０／１、１／８、１／７、１／６、１／５、１／４、 ２／７、１／３、３／８、２／５、３／７、１／２、 ４／７、３／５、５／８、２／３、５／７、３／４、 ４／５、５／６、６／７、７／８、１、１ である。 １８０２年に、数学者ハロス（Ｈａｒｏｓ）は、無理数を有理的に近似するた めの補助としてファレイ数列を利用することを提案した。例えば、次のようにし てｐｉ（３．１４１５９…）のような数値を近似することができる。即ち、単純 にファレイ数列を下方にスキャンして、ｐｉの小数点以下の部分に最も近い分数 （１／７＝０．１４２８５７…）を見つけるまで、各項の小数位相当値を計算し 、そして、ｐｉの整数部分（３）を選択された小数点以下の数値に加えて近似値 を得る。これによって、ＰＩ＝３．１４１５９…が３＋１／７＝２２／７で得ら れることとなる。 大抵の場合、ファレイ数列のオーダーを増やして、それから選択すべきより多 くの分数を得ることで近似値の精度を改善することができる。しかしながら、大 きなファレイ数列の連続する項をターゲット値に比較計算して該ターゲット値に 最もふさわしいものを見つけることは時間がかかる。従って、本発明に関しては 、コンピュータ２２は、与えられたターゲット数値に近い最も適切なファレイ数 列にとって有効なアルゴリズムを採用する。このアルゴリズムは、オーダーＱ_M のファレイ数列の３個の連続する項（Ｐ_L／Ｑ_L、Ｐ_M/Ｑ_M、Ｐ_R／Ｐ_R）の間の（ ファレイによって発見された）以下の関係を利用する。即ち、 Ｐ_M/Ｑ_M＝（Ｐ_L＋Ｐ_R）／（Ｑ_L＋Ｑ_R）＝Ｐ_M／ＱＭ （３） である。項Ｐ_M/Ｑ_Mは、その左右に隣接する両項Ｐ_L／Ｑ_LとＰ_R／Ｑ_Rの「メディ アント（ｍｅｄｉａｎｔ）」として言及されている。 図３は、オーダー１６のファレイ数列の二次元「ブロコット空間」図である。 Ｐ／Ｑ形式の連続するファレイ数列の分数は、大きさの増大する順序で水平軸方 向に配列され、一方、この分数は分母Ｑが小さくなる順序で垂直軸方向に配列さ れている。０から１の間で、与えられたターゲット値に最も近いブロコット空間 内の分数を見つけてみよう。有効にこれを行う一つの方法は、「メディアントト ラバース」サーチ法を実施することである。 図４は、図３のブロコット空間のメディアントトラバースサーチを図示してい る。図４に関して、すぐにターゲット値０．３８１に最も近似する特定の分数Ｐ ／Ｑをオーダー１６のブロコット空間内の０／１と１／１との間で捜し出す。ま ず、その間にターゲット値０．３８１があることが判っている左右の限界Ｐ_L／ Ｑ_LとＰ_R／Ｑ_Rとして分数０／１と１／１を選択する。そして、関係式（３）を 使用してオーダーＭ＝Ｌ＋Ｒのブロコット空間内に前記二つの限界の間のメディ アントＰ_M/Ｑ_M（１／２）を発見する。そして、該メディアント１／２をターゲ ット値０．３８１と比較して、ターゲットがメディアント以下であることを理解 する。ここで、ターゲットへ最も近い近似値が二つのファレイ数０／１と１／２ の限度内にあることが判る。 そこで、右側の限界Ｐ_R／Ｑ_R＝１／１をメディアント１／２に置き換えて、再 び関係式（３）を用いて（オーダーＭ＝Ｌ＋Ｒ＝３のブロコット空間内において ）左右の限界０／１と１／２の間で新たなメディアントＰ_M/Ｑ_Mを計算する。新 たなメディアントは、１／３である。１／３はターゲット（０．３８１）よりも 小さいので、下側の限界（Ｐ_R／Ｑ_R＝０／０）をメディアント１／３に置き換え て、関係式（３）を用いて左右の限界１／３と１／２の間に新たなメディアント （３／８）を捜し出す。ターゲット０．３８１は３／８を越えているので、左側 の限界Ｐ_L／Ｑ_L＝１／３を３／８に置き換えて、再び関係式（３）を呼び出して ３／８と１／２の間に新たなメディアントＰ_M/Ｑ_M＝５／１３を見つける。 ここで、ターゲット．０３８１が左右の限界３／８と５／１３の間にあること を判別して、再び関係式（３）を用いて左右の限界３／８と５／１３の間にメデ ィアント（８／１２）を見つける。しかし、新たなメディアント８／２１が我々 の解決を制限しているオーダー１６のブロコット空間内にはないので、これ以上 の進行はしない。よって、上記のサーチは、オーダー１６のブロコット空間内に おいて、それらの間に中間的な分数がない３／８と５／１３の二つの限界に到達 する。ターゲットに最も近似するのは分数３／８か５／１３のうちのいずれなの かを決定することだけが残っている。５／１３（〜０．３８５）は、３／８（０ ．２５）よりもターゲット０．３８１により近いので、ターゲットに最も近い近 似値として５／１３を選択する。近似値誤差は、約０．００４である。メディア ントトラバースサーチ方法が、図４のＦ＝１６のブロコット空間内において０／ １と１／１の間にある７９個の分数のうちたった４つの分数をターゲットに対し て比較計算することを、我々に要求したに過ぎないことに留意してください。よ って、上記のメディアントトラバースは、与えられたブロコット空間の範囲内で ターゲット値に最も近い小数点以下の近似値を見つけるためのコンピュータにと って有効な方法である。ブロコット空間の可能なオーダーを１６から少なくとも ２１まで増加することによって、約０．００００４７まで近似値誤差を減らすこ とができる。このことは、ターゲット０．３８１に最も近い近似値として最後に コンピュータ計算されたメディアント８／２１（〜０．３８０９５）を我々に選 択させる。 図５は、オーダーＦのブロコット空間のメディアントトラバースを実施して、 ０から１までの間において与えられたターゲット数（ＴＡＲＧＥＴ）に最も近似 するファレイ数列の数Ｐ／Ｑを見つけるようにするためにコンピュータをプログ ラミングするためのフローチャートである。スタートとしてステップ４０におい て、Ｐ_Lを０に、Ｑ_LとＰ_RとＱ_Rを１に、それぞれ等しくなるようにセッティング することによって、上下両限界Ｐ_L／Ｑ_LとＰ_R／Ｑ_Rを０／１と１／１に初期化す る。そして、上記式（３）に関連してメディアントＰ_M/Ｑ_MのためにＰ_MとＱ_Mを 計算する（ステップ４２）。サーチされているブロコット空間のオーダーＦより もＱ_Mが小さい場合（ステップ４４）には、ターゲット（ＴＡＲＧＥＴ）に対し てメディアントＰ_M／Ｑ_Mを比較する（ステップ４６）。メディアントＰ_M／Ｑ_Mが ターゲッ ト（ＴＡＲＧＥＴ）以下のときは、左側の限界Ｐ_L／Ｑ_LをメディアントＰ_M／Ｑ_M に置き換えて（ステップ４８）、ステップ４２に戻る。ステップ４６で、メディ アントがターゲット（ＴＡＲＧＥＴ）と同等若しくはそれ以上のときは、右側の 限界Ｐ_R／Ｑ_RをメディアントＰ_M／Ｑ_Mに置き換えて（ステップ５０）、ステップ ４２に戻る。引き続き、ステップ４４でＱ_MがＦを越えるまで、各ステップ４２ −５０を繰り返す。その時点で、最後に計算されたＰ_LとＱ_LとＰ_RとＱ_Lの値のフ ァレイ数列の数Ｐ_L／Ｑ_LとＰ_R／Ｑ_LがオーダーＦのブロコット空間内でターゲッ ト（ＴＡＲＧＥＴ）小数に最も近い左右の限界である。二つのファレイ数列の数 Ｐ_L／Ｑ_LとＰ_R／Ｑ_Rをターゲット（ＴＡＲＧＥＴ）に最も近いものと決定した後 で、手順（ステップ５２）はターゲット（ＴＡＲＧＥＴ）とＰ_L／Ｑ_LとＰ_R／Ｑ_R を比較して、二つの限界分数のうちどちらがターゲット（ＴＡＲＧＥＴ）に最も 近似するものであるかを決定して、その分数をＰ／Ｑとして帰還する。 図５において、ＰとＱが互いに素の整数であり、ＱはＦを越えないという制約 下において、二つの分数Ｐ_L／Ｑ_LとＰ_R／Ｑ_Rが０から１までの間でターゲット（ ＴＡＲＧＥＴ）値に最も近似するＰ／Ｑであることを見つけるためのメディアン トトラバース法を図示した。ここで、Ｐ及び／又はＱの値に対する別の制約を有 していて、図５のメディアントトラバースアルゴリズムによって見いだされたタ ーゲット（ＴＡＲＧＥＴ）の二つの限界Ｐ_L／Ｑ_LとＰ_R／Ｑ_Rのいずれもが必ずし もこれらの別の制約を満たすものではないことを想定してください。図４の例を 思い出すと、ターゲット（ＴＡＲＧＥＴ）に近似するために選択された分数Ｐ／ ＱのＱの値が１３を越えるべきであるとする別の制約も有する。この場合、メデ ィアントトラバース法によって得られた左右の限界３／８と５／１３のいずれも この別の制約を満足するものではない。従って、ターゲット（ＴＡＲＧＥＴ）に 最も近い近似値としてこれらの左右の限界を選択することはできない。 図５のアルゴリズムによって生み出された左側の限界Ｐ_L／Ｑ_Lも右側の限界Ｐ_R ／Ｑ_Rも前記別の制約を満足させるものでないときには、オーダーＦのブロコッ ト空間内で次にターゲット（ＴＡＲＧＥＴ）値に近似する二つの近似値は、左側 の限界Ｐ_L／Ｑ_Lのすぐ左の次に小さなファレイ数列の数と、右側の限界Ｐ_R／Ｑ_R のすぐ右の次に大きなファレイ数列の数である。従って、図５のアルゴリズムを 実行して、ターゲットがその間にある、オーダーＦのファレイ数列の二つの連続 する項Ｐ_i-1／Ｑ_i-1とＰ_i／Ｑ_iである二つの分数Ｐ_L／Ｑ_LとＰ_R／Ｑ_Rを見つけた 。そして、前記数列の次の先行する項Ｐ_i-2／Ｑ_i-2と次の後続する項Ｐ_i+1／Ｑ_{i +1} を見つけてこれらの項のいづれが前記別の制約を満足するものであるかを決定 するようにする。（ファレイによって発見された）以下の関係式（４ａ）−（４ ｆ）が、二つの連続する項（Ｐ_i-1／Ｑ_i-1，Ｐ_i／Ｑ_i）のみが知られている、オ ーダーのファレイ数列の次に大きな項と次に小さな項Ｐ_i+1／Ｑ_i+1とＰ_i-2／Ｑ_{i -2} をすぐに決定することを可能にする。即ち、 Ｋ₁＝ＦＬＯＯＲ［（Ｑ_i-1＋Ｆ）／Ｑ_i］ （４ａ） Ｐ_i+1＝（Ｋ₁＊Ｐ_i-1）−Ｐ_i （４ｂ） Ｑ_i+1＝（Ｋ₁＊Ｑ_i-1）−Ｑ_i （４ｃ） Ｋ₂＝ＦＬＯＯＲ［（Ｑ_i＋Ｆ）／Ｑ_i-1］ （４ｄ） Ｐ_i-2＝（Ｋ₂＊Ｐ_i）−Ｐ_i-1 （４ｅ） Ｑ_i-2＝（Ｋ₂＊Ｑ_i）−Ｑ_i-1 （４ｆ） である。 ＦＬＯＯＲ[ｘ]機能は、ｘを越えない最も大きな整数を返すことである。 図４の例に戻って、ターゲット（ＴＡＲＧＥＴ）値０．３８１に最も近い近似 値を見つけることに興味があったことを思い出してください。図５のアルゴリズ ムを実施して、オーダーＦ＝１６のブロコット空間のメディアントトラバース法 を行い、左右の限界３／８と５／１３を見つけ、そして、ファレイ数５／１３が 最適であると決定した。ここで、ＱがＱ＞１３の範囲内になくてはならないとの 別の制約を有していることを想定してください。このような場合、上側の限界５ ／１３も下側の限界３／８も前記別の制約を満足するものではないことが判る。 従って、我々は前記関連式４を用いて、３／８の左に及び５／１３の右にファレ イ数列を水平方向にトラバースして、ファレイ数列の次に大きな、また、次に小 さな数を捜してＱ＞１３の前記別の制約を満足しながらもターゲット値０．３８ １に最も近い項を見つける。 図６は、図５のブロコット空間の左右の水平方向のトラバースを図示している 。関係式（４）において、Ｐ_i-1／Ｑ_i-1として３／８を、Ｐ_i／Ｑ_iとして５／１ ３ を使用して、５／１３の右側の第一の項を２／５と計算し、３／８の左側の第一 の項を４／１１と計算する。これらの項（４／１１又は５／１３）のいずれも制 約Ｑ＞１３を満足するものではないので、引き続きファレイ数列を左右にトラバ ースする。関係式（４）において、Ｐ_i-1／Ｑ_i-1として５／１３を、Ｐ_i／Ｑ_iと して２／５を使用して、２／５の右側の次の項が５／１２であることを見つけた 。ここで再び、新しい項５／１２が制約Ｑ＞１３を満足するものではないことが 判る。しかし、関係式（４）において、Ｐ_i-1／Ｑ_i-1として３／８を、Ｐ_i／Ｑ_i として４／１１を使用して、４／１１の左側の次の項が５／１４であることを見 つけたが、この５／１４は、制約Ｑ＞１３を満足する。よって、ターゲット（Ｔ ＡＲＧＥＴ）０．３８１に最も近くて制約Ｑ＞１３を満足する分母Ｑを有する、 オーダー１６のファレイ数列の項（５／１４）を捜し出した。 サーチされたブロコット空間の限られたオーダー程度のため、そして、Ｑに関 する前記別の制約のために、結果として得られた５／１４（〜０．３５７）は、 ターゲット（ＴＡＲＧＥＴ）（０．３８１）の特に良好な近似値ではない。しか し、結果の正確性は、ブロコット空間のオーダーＦの二乗に応じて増える。必要 な演算量は、ブロコット空間のオーダーを増やすことによって、そのオーダーに のみ直線的に比例して増加するので、演算のわずかな増加だけで近似値の正確性 を劇的に増大することができる。 図７Ａと図７Ｂは左右の水平方向のトラバースを実施して、Ｑ_a／Ｐ_a＜Ｑ_b／ Ｐ_bの場合のオーダーＦのファレイ数列の二つの隣接する数（Ｑ_a／Ｐ_a、Ｑ_b／Ｐ_b ）の左右の直近のファレイ数列の数Ｐ_L／Ｑ_LとＰ_R／Ｑ_Rを捜し出すためのソフ トウェアルーティーンを描いたフローチャートである。図７Ａに関連して、スタ ートしてステップ７０において、ルーティンは入力値Ｑ_a、Ｐ_a、Ｑ_b、Ｐ_bとＦを 受け取る。ステップ７２において、ルーティンは上記の関係式（４ａ）−（４ｃ ）を採用して次に小さなファレイ数列の項Ｐ_L／Ｑ_LのためにＰ_LとＱ_Lを計算する 。結果として得られたＰ_LとＱ_Lはステップ７４で帰還される。図７Ｂに関連して 、スタートしてステップ７６において、ルーティンは入力値Ｑ_a、Ｐ_a、Ｑ_b、Ｐ_b とＦを獲得する。ステップ７８において、ルーティンは上記の関係式（４ｄ）− ４（ｆ）を採用して次に大きなファレイ数列の項Ｐ_R／Ｑ_RのためにＰ_RとＱ_Rの値 を 計算する。結果として得られたＰ_RとＱ_Rはステップ８０において帰還される。 図８は、コンピュータをプログラミングして、Ｐ／Ｑが最もターゲット(ＴＡ ＲＧＥＴ)値に適合し、更に、ＰとＱの値に関する様々な別の制約をも満足する 場合に、０から１までのオーダーＦのファレイ数列の範囲内で分数Ｐ／Ｑを捜し 出すためのアルゴリズムを実行するフローチャートである。スタートしてステッ プ９０において、アルゴリズムは入力としてターゲット（ＴＡＲＧＥＴ）値とＦ を受け取る。更に、ＰとＱに関する制約を示すデータも受け取る。ステップ９２ において、アルゴリズムはオーダーＦのブロコット空間のメディアントトラバー スを実行する。図５に図示されたそれと同様のメディアントトラバースは、ター ゲット（ＴＡＲＧＥＴ）の左右の直近の二つのファレイ数列の数Ｐ_L／Ｑ_LとＰ_R ／Ｑ_Rの値を帰還する。ステップ９４において、アルゴリズムは、Ｐ_LとＱ_LがＰ とＱに関する制約に合致しているのか否かを試験する。もし合致しない場合には 、（ステップ９５で）アルゴリズムがファレイ数列を左側に一つトラバースして 、次の小さなファレイ数列の数をＰ_L／Ｑ_Lとして選択する。引き続きアルゴリズ ムはステップ９４と９５を循環して、ステップ９４でＰとＱに関する制約に合致 するターゲット（ＴＡＲＧＥＴ）よりも小さいが、最も大きなファレイ数列の数 Ｐ_L／Ｑ_Lを見つけるまで、暫時左側にトラバースする。この時点（ステップ９６ ）で、アルゴリズムは、Ｐ_RとＱ_RがＰとＱに関する制約に合致するのか否かを試 験する。もし合致しない場合には、（ステップ９７で）アルゴリズムがファレイ 数列を右側に一つトラバースして、次の大きなファレイ数列の数をＰ_R／Ｑ_Rとし て選択する。引き続きアルゴリズムはステップ９６と９７を循環して、ステップ ９６でＰとＱに関する制約に合致するターゲット（ＴＡＲＧＥＴ）よりも大きい が、最も小さなファレイ数列の数Ｐ_L／Ｑ_Lを見つけるまで、暫時右側にトラバー スする。 ＰとＱに関する制約に合致する左右の限界Ｐ_L／Ｑ_LとＰ_R／Ｑ_Rを見つけた後で 、アルゴリズムがＰ_L／Ｑ_LのほうがＰ_R／Ｑ_Rよりもターゲット（ＴＡＲＧＥＴ） に近いか否かを決定する（ステップ９８）。Ｐ_L／Ｑ_Lのほうがターゲット（ＴＡ ＲＧＥＴ）に近い場合、ＰとＱはＰ_LとＱ_Lに同等に設定される（ステップ１００ ）。さもないときは、ＰとＱは、Ｐ_RとＱ_Rに同等に設定される（ステップ１０２ 。ステップ１００と１０２の後で、アルゴリズムはＰ／Ｑを帰還して（ステップ １０ ４）終了する。 図１に帰って、コンピュータ２２にアサインされたタスクが、Ｋに対する適切 な値、即ちタイミング信号発生器１６への入力を見つけることであったことを思 い出してください。さらに、Ｋが、それによってタイミング信号発生器１６がマ スタクロック信号周波数Ｆ_MCLKを分割してデジタイザー１６を制御してサンプリ ングするタイミング(ＴＩＭＩＮＧ)信号の周波数Ｆ_sを確立する整数因子である ことも思い出してください。コーヒレントサンプリングを提供するために、Ｍに ついては、サンプリングが実行される入力（ＩＮＰＵＴ）信号のサイクル数であ り、Ｎについては、なされるべきサンプルの数であるので、コンピュータ２２は 、Ｆ_t／Ｆ_MCLKに近似する分数Ｍ／Ｎ＊ＫのようなＭとＮとＫのそれぞれの値を 見つけて、次の制約を与えられても、上記関係式（１’）をほとんど最も満足す るようにしなければならない。即ち、 ＧＣＤ（Ｍ、Ｎ）＝１ （５） Ｎ_MIN＜Ｎ＜Ｎ_MAX （６） Ｍ_MIN＜Ｍ＜Ｍ_MAX （７） Ｋ_MIN＜Ｋ＜Ｋ_MAX （８） である。 十分な正確性を有してＭ／Ｎ＊ＫがＦ_t／Ｆ_MCLKに近似し、更に制約（５）（ 上記関係式（２）の言い直し）が満足されたときには、サンプリングシステム１ ０が入力（ＩＮＰＵＴ）信号のコーヒレントサンプリングの結果に非常に近似す る出力データシーケンスを提供する。ユーザーがＮとＭとＫの範囲について設定 することのできる別の制約（６）−（８）は、サンプリングシステムハードウェ アの制限若しくはデジタイザー１４によって生成されたデータ（ＤＡＴＡ）シー ケンスを分析するＤＳＰアルゴリズムの要件が反映する。 便宜上、上記関係式（１’）を繰り返す。即ち、 Ｍ／（Ｎ＊Ｋ）＝Ｆ_t／Ｆ_MCLK （１’） となる。整数Ｊで関係式（１’）の左辺の上と下を割ると、 （Ｍ／Ｊ）／[Ｎ＊（Ｋ/Ｊ）]＝Ｆ_t／Ｆ_MCLK （９） となる。 Ｐ＝Ｍ／Ｊ （１０） Ｑ＝Ｎ＊（Ｋ/Ｊ） （１１） ＴＡＲＧＥＴ＝Ｆ_t／Ｆ_MCLK （１２） として、式（１０）−（１２）を式（９）に代入すると、 Ｐ／Ｑ＝ＴＡＲＧＥＴ （１３） となる。 コーヒレントサンプリングのためには、ＭとＮとＪを互いに素であるようにし たし、Ｋが図１のタイミング信号発生器１８の周波数分割範囲内の整数であるよ うにしたい。Ｐ／ＱをオーダーＦのファレイ数列の範囲内の数であるように制限 することによって、確実にＰとＱが互いに素であるようになる。また、ＮとＪが 互いに素である整数であるように制限した場合には、ＭとＮは互いに素となる。 更に、ＭとＮとＫが可能な範囲内にあるようにＰとＱを制限するようにすること もできる。 オーダーＦのファレイ数列内の数Ｐ／Ｑが式（１３）を正確に満足するもので はないかもしれないが、もしファレイ数列のオーダーが十分に大きい場合には、 該数列内に少なくとも一つの数のＰ／Ｑが、十分な正確性を持ってターゲット（ ＴＡＲＧＥＴ）に近似し、図１のデジタイザー１４のデータ（ＤＡＴＡ）出力を 用いたいかなるＤＳＰ応用にも耐えることのできる範囲内のコーヒレントサンプ リングを提供する。 図９は、所定のＭとＮとＫの最大値と最小値と、入力（ＩＮＰＵＴ）信号とマ スタークロック（ＭＣＬＫ）信号の各周波数（Ｆ_tとＦ_MCLK）用のＫの適切な値 を見つけるために、図１のコンピュータ２２によって実行されるアルゴリズムで ある。アルゴリズムは、まず、上記式（１２）を用いてターゲット（ＴＡＲＧＥ Ｔ）値を計算し、そして、オーダーＦのファレイ数列の指向性サーチを実施して 、ターゲット（ＴＡＲＧＥＴ）値に最も近くて、ＭとＮとＫの範囲についての制 約を満足する分数Ｐ／Ｑを見つける。 はじめに、ステップ１１０において、ユーザーはＦ_tとＦ_MCLKとＮ_MAXとＮ_MIN とＭ_MAXとＭ_MINとＫ_MAXとＫ_MINを入力する。そして、コンピュータがＦとターゲ ット（ＴＡＲＧＥＴ）の各値を計算する（ステップ１１２）。ターゲット（ＴＡ Ｒ ＧＥＴ）値は、上記式（１２）に関して計算される。Ｆ値（サーチされるべきフ ァレイ数列のオーダー）は、上記式（１１）のＱの可能な最も大きなサイズとし て計算される。式（１１）のＪが０よりも大きな任意の整数であるので、Ｑを最 大にするためにはアルゴリズムはＪを最少にして、それを１に同じになるように セッティングする。また、アルゴリズムはＮとＫを最大にする。そのため、ステ ップ１１２において、アルゴリズムは、次のように、サーチされるべきファレイ 数列のオーダーＦを計算する。即ち、 Ｆ＝Ｎ_MAX＊（Ｋ_MAX／１） である。 そして、コンピュータ２２は、オーダーＦのファレイ数列をサーチして、ター ゲット（ＴＡＲＧＥＴ）の値に最も近似する分数Ｐ／Ｑを捜し出す。ＰとＱが上 記式（１０）と（１１）に依ってＭとＮとＫとＪに関連しているので、ステップ １１０で供給されたＭとＮとＫの制約がＰとＱの各値に制約を課す。従って、次 に、コンピュータは、（以下に詳細に記すように）選択されたＰとＱの各値がそ れらの課された制約に合致しているかいないかを決定する（ステップ１１６）。 ターゲット（ＴＡＲＧＥＴ）の有効な近似値であるためには、分数Ｐ／Ｑは次の 制約を満足しなければならない。即ち、 （１）Ｊが０より大きな整数であるときに、Ｐ＝Ｍ／Ｊ、 Ｑ＝Ｎ＊（Ｋ／Ｊ）であり、 （２）ＮはＮ_MINとＮ_MAXの間になくてはならず、 （３）ＭはＭ_MINとＭ_MAXの間になくてはならず、 （４）ＫはＫ_MINとＫ_MAXの間になくてはならず、 （５）ＪとＮは互いに素でなくてはならない ことである。 ＰとＱの各値がこれらの制約を満足しないのであれば、アルゴリズムはファレ イ数列を水平方向にトラバースして、ターゲット（ＴＡＲＧＥＴ）に対して次に 最適な次により大きいか又はより小さなファレイ数列の数を見つけて選択する（ ステップ１１８）。この次のファレイ数列の数をＰ／Ｑのための新たな選択値と して使用して、アルゴリズムはステップ１１６に帰り、新たなＰとＱの各値が それらの制約を満足するものか否かを決定する。アルゴリズムは、ステップ１１ ６でＰとＱの制約を満足する最適なファレイ数列の数Ｐ／Ｑを見つかったと判断 されるまで、引き続いてステップ１１６と１１８を循環して、ターゲット（ＴＡ ＲＧＥＴ）から更に絶えずファレイ数列の数の値を試す。 ステップ１１６で選択された数Ｐ／Ｑを試すときに、コンピュータ２２は上記 の関係式（１０）と（１１）を満足すると共に、ステップ１１０で供給された入 力の最大値と最小値の基準をも満足するＭとＮとＫとＪの各値についてサーチす る。ステップ１１６で適切なファレイ数列の数Ｐ／Ｑを見つけた後で、アルゴリ ズムはステップ１１６を実行している最中に見つけたＫの値を（ステップ１２０ において）帰還する。アルゴリズムを実行した後で、図１のコンピュータ２２は そのＫの値を図１のタイミング信号発生器１６に供給する。 図１０は、図９のＰとＱの基準試験ステップ１１６を詳細に図示したフローチ ャートである。はじめに、ステップ１３２において、コンピュータはいくつかの 周知のファクタリングアルゴリズムのうちのいずれかを使用してＱに均等に分割 された全部でＳ個の整数ファクター組{Ｑ₁、Ｑ₂……、Ｑ_s}を発生する。カウン ターＩを１と同等になるように設定して（ステップ１３４）、ルーティンがＮの 値の第１の候補として第１のファクター（Ｑ_I＝Ｑ₁）を選ぶ（ステップ１３６） 。そして、ルーティンはそのＮの値を試験して、それが最少制約と最大制約の範 囲内にあるかを決定する（ステップ１３８）。Ｎがステップ１３８の試験に失敗 したときは、ＩはそれがＳと同じか否かについて試験される（ステップ１４０） 。Ｉが、Ｓ以下であるばあいには、ルーティンは１だけＩをインクレメントして （ステップ１４２）、Ｎの次の候補として次のＱのファクター（Ｑ_I＝Ｑ₂）を選 ぶ（ステップ１３６）。Ｎの新しい値は、そして、Ｎの最小限と最大限に対する 試験を受ける（ステップ１３８）。ルーティンは引き続きステップ１３６−１４ ２を循環して、Ｎの基準に適合するものが見つかるまで連続的にＱの各ファクタ ー（Ｑ₁、…、Ｑ_s）を捜す。Ｑのファクター（Ｑ₁、…、Ｑ_s）のいずれもが、Ｎ_MIN とＮ_MAXの制限内にない場合には、ある時点で、ステップ１４０においてＩが Ｓとなる。このような場合、ルーティンはＰとＱの候補の値が制約に合致してい ないとの結果を帰すことを止める。従って、コンピューターは図９のステップ１ １８に帰ってターゲット（ＴＡＲＧＥＴ）に次に最適なＰ／Ｑを捜す。 しかし、ステップ１３８でＮの候補がＮの基準を通過したときには、ルーティ ンはカウンターＪを１に設定し（ステップ１４６）、ＫとＭの候補値を計算する （ステップ１４８）。上記式（１０）と（１１）を満足するように、ＫがＱ＊Ｊ ／Ｎに、そして、ＭがＰ＊Ｊに等しくなるように設定される。そして、ルーティ ンは、ＫとＭを試験して、（ステップ１４９において）ＫがＫ_MINとＫ_MAXの間に あるか否か、そして、（ステップ１５０において）ＭがＭ_MINとＭ_MAXの間にある か否かを決定する。Ｋ又はＭの値が、ステップ１４９−１５１において、いずれ かの試験に失敗すると、ルーティンは１だけＪをインクレメントして（ステップ １５２）、そして、Ｊを試験してそれがＫ_MAX以下であるか否かを決定し（ステ ップ１５３）、ＪとＮが互いに素であるか否かを決定する（ステップ１５４）。 ステップ１５３において、Ｊがあまりにも大きい場合には、ルーティンはステッ プ１４０と１４２に帰り、次のＩを選択する。ステップ１５４においてＪとＮが 互いに素でない場合、ルーティンはステップ１５２に帰り、次のＪを選択する。 Ｊがステップ１５３と１５４の試験を通過した場合、ルーティンはステップ１４ ８−１５１に帰り、新たなＫとＭの候補を計算して試験する。１４９−１５０の 試験を満足するＫとＭの値が見つかったときは、ルーティンはＫの最後に計算さ れた候補を帰還する（ステップ１６０）。 図１１は、図１のデジタイジングシステムのブロック図である。デジタイジン グシステム１０は従来のコンピュータバス１６２を介して、収集メモリ１８に接 続されたコンピューター２２とバスインタフェース回路１６４とユーザーインタ フェースハードウェア１６６を含んでいる。ユーザーインタフェースハードウェ ア１６６は、コンピューター２２に制約データ入力を提供する。バスインタフェ ース回路１６４は、Ｋの値を記憶するアドレス可能な内部レジスタを含んでいる 。コンピューター２２は、バス１６２経由で該レジスタにＫの計算された値を書 き込む。タイミング信号発生器１８は、インタフェース回路１６４に記憶された Ｋの値を監視して、クロック回路２０によって発生されたマスタクロック信号Ｍ ＣＬＫを周波数分割することによって出力された、そのタイミング(ＴＩＭＩＮ Ｇ)信号の周波数を調整する。コンピューター２２がスタートコマンドをバスイ ンタ フェース回路１６４に送ると、バスインタフェース回路はスタート（ＳＴＡＲＴ ）信号パルスをデジタイザー１４に送る。そして、デジタイザー１４は、タイミ ング(ＴＩＭＩＮＧ)信号周波数によって決定されたレートで試験対象機器１２に よって発生された入力（ＩＮＰＵＴ）信号のデジタイジングと結果的に得られた データシーケンスの収集メモリ１８の連続的な位置への記憶を始める。デジタイ ザー１４が、収集メモリ１８を一杯にしてしまったときには、停止（ＳＴＯＰ） 信号をバスインタフェース回路１６４経由でコンピューター２２に転送する。Ｋ が上記のように調整されたときには、メモリ１８内のＮ個の連続したアドレスに 記憶されたデータは、入力（ＩＮＰＵＴ）信号の１サイクルを表す。このように 、例えば、ユーザーは、コンピューター２２をプログラミングして、収集メモリ １８内のいずれかのＮ個の連続したアドレスに記憶されたデータの結果の部分を ＤＳＰ分析することによって、停止（ＳＴＯＰ）信号に応答する。 図１２は、図１のデジタイジンザー１４をより詳細に図示したブロック図であ る。サンプル保持回路１７０は、内部の容量を入力（ＩＮＰＵＴ）信号のレベル に充電することによって、タイミング(ＴＩＭＩＮＧ)信号の各立ち上がり縁（又 は各立ち下がり縁）において、入力（ＩＮＰＵＴ）信号の電圧をサンプリングす る。Ａ／Ｄコンバータ１７２は、サンプル電圧を監視しその電圧を表す出力デー タ（ＤＡＴＡ）値を発生する。値／ Ａ／Ｄコンバータ１７２がそのデータ（ ＤＡＴＡ）出力を発生するための時間を有していたときには、シーケンサ17４は 、サンプル保持回路１７０が入力（ＩＮＰＵＴ）信号をサンプリングした後で、 短時間制御（ＣＯＮＴＲＯＬ）信号をパルスする。制御（ＣＯＮＴＲＯＬ）信号 はデータ（ＤＡＴＡ）値を記憶するように図１１の収集メモリ１８に命じる。各 タイミング信号パルスは、図１１のメモリ１８の現状ライトアドレス（ＡＤＤＲ ）を発生するカウンタ１７４をクロックする。スタート（ＳＴＡＲＴ）信号は、 カウンタ１７６をリセットしてパルスをカウント開始することができるようにす る。カウンタ１７６が所定の制限（収集メモリ内のアドレスの数以下又はそれと 同等）を受け取ったときには、カウントを停止して図２２のバスインタフェース 回路１６４に転送された停止（ＳＴＯＰ）信号をアサートする。また、停止（Ｓ ＴＯＰ）信号は、カウンタ１７６がリセットされてシーケンサ１７６が制御（Ｃ ＯＮＴＲＯＬ）信号のパルスを止めるまでシーケンサ１７４をディスエーブルに する。依って、それ以上のデータは、スタート（ＳＴＡＲＴ）信号パルスがカウ ンタ１７６をリセットするまで、収集メモリ１８に書き込まれない。 このように、サンプリングレートを制御するタイミング(ＴＩＭＩＮＧ)信号の 周波数を自動的に調節して入力（ＩＮＰＵＴ）信号の周波数と、Ｋと得られるサ ンプル数とサンプルされるべき入力（ＩＮＰＵＴ）信号のサイクル数の範囲の制 約を考慮に入れたコーヒレントサンプリングを提供するデジタイジングシステム を明らかにすると共に記載してきた。コーヒレントサンプリングを用いた場合、 システム１０が比較的低速なレートで入力（ＩＮＰＵＴ）信号をデジタイズする かもしれないが、生み出されたデータ（ＤＡＴＡ）シーケンスは、かなり高速レ ートで入力（ＩＮＰＵＴ）信号をデジタイズすることによって生み出されたシー ケンスと実質的に同じである。 上述の明細書は、本発明の好適な実施の形態を記載したものであるが、当業者 は、本発明から逸脱することなく、前記好適実施形態に対して様々な面で多くの 修整をすることができる。従って、添付の請求の範囲は、本発明の真の範囲と精 神の範囲内にあるそのような全ての修整をも保護することを意図するものである 。

【手続補正書】特許法第１８４条の８第１項 【提出日】平成１０年２月３日（１９９８．２．３） 【補正内容】 請求の範囲 １．周波数Ｆ_tの入力信号をサンプリングするための装置であって、周波数Ｆ_tの 整数倍以外の周波数Ｆ_MCLKのマスタクロック信号を発生する手段と、レートＦ_s ＝Ｆ_MCLK／Ｋで入力信号の連続するＭサイクルの間にＮ回入力信号をサンプリン グするためにマスタクロック信号を受信する第一の手段（ここで、ＭとＮは１以 上の整数）と、該第一の手段が入力信号のコーヒレントサンプリングに最も近似 するＫの適切な整数値を見つけて前記第一の手段に供給する第二の手段とからな る装置。 ２．前記第二の手段がファレイ数列のサーチを実施することによってＫの前記適 切な値を見つけて、ＫとＭとＮのうちの少なくとも一つのコンピューター計算さ れた値が所定の範囲内にあるＦ_t／Ｆ_MCLKに最も近似するＰ／Ｑ形式の特定のフ ァレイ数列の項を捜し出す（ここで、Ｋ＝Ｊ＊Ｑ／Ｑ_i、Ｍ＝Ｐ＊Ｊ、Ｎ＝Ｑ_iで あり、ＰとＱは互いに素の整数であり、Ｑ_iはＱの整数因子であり、ＪとＮは互 いに素の整数である）ことを特徴とする請求項１に記載の装置。 ３．前記サーチがＦ_t／Ｆ_MCLKに向けた前記ファレイ数列のメディアントトラバ ースサーチを含んでいることを特徴とする請求項２に記載の装置。 ４．前記第二の手段がファレイ数列のサーチを実施することによってＫの適切な 値を見つけて、ＫとＭとＮのすべてが所定の範囲内にあるＦ_t／Ｆ_MCLKに最も近 似するＰ／Ｑ形式の特定のファレイ数列の項を捜し出すことを特徴とする請求項 ２に記載の装置。 ５．周波数Ｆ_tの入力信号をデジタル化するための装置であって、周波数Ｆ_tの整 数倍以外の周波数Ｆ_MCLKのマスタクロック信号を発生する手段と、レートＦ_MCLK ／Ｋで入力信号の連続するＭサイクルの間にＮ回入力信号をサンプリングするた めにマスタクロック信号を受信（ここで、ＭとＮは１以上の整数である）し、各 サンプルをデジタイズしてＮ項出力データシーケンスを発生する第一の手段と、 該第一の手段によって発生されたＮ項出力データシーケンスが入力信号の１サイ クルに亘って等分された時点での入力信号の大きさに最も近いデータコンテンツ を有するような、Ｋの適切な整数値を見つけて前記第一の手段に供給する第二の 手段とからなる装置。 ６．前記第二の手段がファレイ数列のサーチを実施することによってＫの前記適 切な値を見つけて、ＫとＭとＮのうちの少なくとも一つのコンピューター計算さ れた値が所定の範囲内にあるＦ_t／Ｆ_MCLKに最も近似するＰ／Ｑ形式の特定のフ ァレイ数列の項を捜し出す（ここで、Ｋ＝Ｑ＊Ｊ／Ｑ_i、Ｍ＝Ｐ＊Ｊ、Ｎ＝Ｑ_iで あり、ＰとＱは互いに素の整数であり、Ｊは０以上の整数であり、Ｑ_iはＱの整 数因子であり、ＪとＮは互いに素の整数である）ことを特徴とする請求項５に記 載の装置。 ７．前記サーチがＦ_t／Ｆ_MCLKに向けた前記ファレイ数列のメディアントトラバ ースサーチを含んでいることを特徴とする請求項６に記載の装置。 ８．前記第二の手段がファレイ数列のサーチを実施することによってＫの適切な 値を見つけて、ＫとＭとＮのすべてが所定の範囲内にあるＦ_t／Ｆ_MCLKに最も近 似するＰ／Ｑ形式の特定のファレイ数列の項を捜し出すことを特徴とする請求項 ６に記載の装置。 ９．周波数Ｆ_MCLKの入力クロック信号に対して周波数Ｆ_tの入力信号を周期的に サンプリングするための方法であって、 （ａ）限られたオーダーのファレイ数列をサーチして、ファレイ数列の範囲内で Ｆ_t／Ｆ_MCLKに近似するファレイ数列の数Ｐ／Ｑを見つけて選択する（ここで、 ＰとＱは互いに素の整数である）工程と、 （ｂ）Ｑの整数因子Ｑ_iをコンピューター計算する工程と、 （ｃ）整数Ｋ＝Ｑ＊Ｊ／Ｑ_i（ここで、Ｊは０以上の整数である）によって入力 ク ロック信号を周波数分割して、周期的なタイミング信号を発生する工程と、 （ｄ）該タイミング信号によって制御されたレートで前記入力信号を連続的にサ ンプリングする工程と からなることを特徴とする方法。 【手続補正書】 【提出日】平成１２年３月２３日（２０００．３．２３） 【補正内容】 コーヒレントサンプリングデジタイザーシステム 発明の背景 発明の関連する技術分野 本発明は、一般に、アナログ信号を周期的にサンプリングして各サンプルをデ ジタイズするためのデジタイザーシステムに関し、特には、そのサンプリングレ ートを自動的に調節してコーヒレントなサンプリングを提供するデジタイジング システムに関する。 関連技術の説明 デジタイザーは、アナログ信号の大きさを周期的にサンプリングすることによ ってアナログ信号を「デジタイズ」し、各サンプリングの大きさを示すデジタル データを発生する。したがって、デジタイザーは、アナログ信号の経時的に変化 する挙動を表すデータシーケンスを生成する。デジタル信号プロセッサー（以下 ＤＳＰという）のソフトウェアは、そのようなデータシーケンスを分析してアナ ログ信号についての情報を提供することができる。例えば、デジタルスペクトラ ムアナライザーは、データシーケンスを離散フーリエ変換分析して、アナログ入 力信号の周波数スペクトラムを表す他のデータシーケンスを生成する。 アナログ信号が周期的である場合、データシーケンスはアナログ信号の１サイ クルだけを表す必要がある。なぜならば、別のサイクルを表すデータは余分だか らである。しかし、正確な結果とするためには、ＤＳＰ分析技術は、データシー ケンスが最小限の数Ｎ_MINの入力信号サンプルを表すことを要する。さもなけれ ば、データシーケンスは、アナログ信号の高周波成分の挙動を適切に反映しない 。残念ながら、デジタイザーはアナログ信号の１サイクルの間で必ずしもＮ_MIN 個のサンプルを得るのに十分なほど早い作動をするものではない。この課題を解 決するために、デジタイザーは入力信号の幾つかのサイクルに亘ってより緩やか なレートで入力信号をサンプリングする「均時サンプリング（equivalent time sampling）」を採用する。入力信号が周期的であるので、各サンプルはタイミン グを合わせることができ、その結果得られたシーケンスはより高いレートで入力 信号の１サイクルをサンプリングすることによって生成されるシーケンスと同等 となる。例えば、デジタイザーが入力信号の周波数Ｆ_Tの０．１倍のサンプリン グ周波数Ｆ_Sで入力信号の連続する１０サイクルをサンプリングする場合、結果 的に得られたデータシーケンスは入力信号のそれの１０倍のレートで入力信号の １サイクルをサンプリングすることによって得られるデータシーケンスと同じで ある。 所定の入力信号周波数Ｆ_Tとサンプルの所望数Ｎに対して、サンプリング周波 数Ｆ_Sとサンプルがなされるアナログ信号のサイクル数Ｍを調整して、アナログ 信号の１サイクルの間でＮ等分したサンプルがなされるような均時サンプリング を提供することができるようにしたい。１９８７年にComputer Society Press o f the IEEE社によって刊行された書籍「DSP-Based Testing of Analog and Mixe d-Signal Circuits」Matthew Mahoney著の第１７頁乃至第２１頁において、著者 は、次の条件を満足することによって、「コーヒレントサンプリング（coherent sampling）」のための適切な均時サンプリングが達成されることを教示してい る。即ち、 Ｆ_T／Ｆ_S＝Ｍ／Ｎ （１）と、 ＧＣＤ（Ｍ，Ｎ）＝１ （２） である。 式（２）は、ＭとＮの最も大きな共通分母が１であると言っている。言い換え れば、ＭとＮは「互いに素」である。式（１）と式（２）を満足した場合、「コ ーヒレントサンプリング」として知られたものとなるが、そこでは、周波数Ｆ_S でＭ個の試験信号サイクルに亘ってなされた周波数Ｆ_Tの信号のＮ個の連続する サンプルが、１アナログ信号サイクルをＮ等分した連続サンプルと同じように見 える。 しかし、実際には、所定のＦ_T値に対して、式（１）と（２）を満足するＦ_S、 Ｍ、Ｎの値を選択することは大抵の場合に困難であるか、または、不可能である 。デジタイジングシステムは、一般的に、マスタークロック信号を周波数分割し て、サンプリングレートを制御するためのタイミング信号を生成する。したがっ て、サンプリング周波数Ｆ_Sは、その全範囲に亘って連続的に変化することはで きない。限られた数の離散値のみをとることができるに過ぎない。式（１）を満 足するためには、Ｆ_TとＦ_SはＭとＮの比と同じものを有さなくてはならない。Ｆ_S が限られ た数の離散値のみをとるので、大抵の場合簡単にはＭとＮの都合のよい値を選択 することはできず、したがって式（１）を満足するようにＦ_Sを調整する。式（ １）を満足することを難しくするようなＭとＮの値についての制約も存在する。 サンプルされる入力信号のサイクル数Ｍが大きすぎると、データ収集方法が余り にも長ったらしいものとなる。Ｍが小さすぎると、必要なサンプリング周波数が デジタイザーにとって余りにも高周波数になりすぎる。サンプル数Ｎを余りにも 小さくとりすぎると、ＤＳＰ分析の正確性が害される。Ｎが大きすぎると、ＤＳ Ｐ計算に余りにも時間がかかりすぎることとなる。 しかし、Ｆ_T／Ｆ_S比がＭ／Ｎ比と全く同じではないが非常に近いものであるよ うにＦ_S、Ｍ、Ｎの値を選択した場合には、結果的に得られたデータシーケンス のＤＳＰ分析における誤差は無視できる。しかし、デジタイザー出力のＤＳＰ分 析における著しい誤差をさけるために必要なレベルの正確性を有して、式（１） の関係に近似するような所定のＦ_T値に対してのＭ、Ｎ、Ｆ_Sの値を見つけること ができるかは、懐疑的であった。 必要なのは、自動的に且つ早急に自らのサンプリングレートを確立して既知の 周波数の入力信号のコーヒレントなサンプリングを提供できるようなサンプリン グシステムである。 発明の概要 サンプリングシステムは、Ｍサイクルのアナログ信号に亘ってなされた連続す るＮ個のサンプルの組がそのアナログ信号の単一のサイクルをＮ等分した間隔に おいてなされたとみられるように、サンプリングレートを自動的に調節して周期 的なアナログ信号をコーヒレントにサンプリングをする。前記サンプリングシス テムは、周波数Ｆ_MCLKのマスタークロック信号を発生するクロック回路と、ファ クターＫによってクロック信号を周波数分割して周波数Ｆ_MCLK／Ｋのタイミング 信号を生成するタイミング信号発生器と、そのタイミング信号によって制御され たレートで入力信号をサンプリングする手段を含んでいる。本発明に関して、サ ンプリングシステムは、所定の入力信号周波数Ｆ_Tに対する適切なＫの値を見つ けるためのアルゴリズムを実行するコンピュータも含む。そのアルゴリズムは、 Ｋ とＭとＮの範囲についての予め設定された制限を考慮に入れつつ、コーヒレント なサンプリングを提供するＫの値を見つける。前記コンピュータは、タイミング 信号発生器にそのＫ値を供給する。 Ｆ_TとＦ_S＝Ｆ_MCLK／Ｋが互いに素である時、コーヒレントサンプリングが達成 される。アルゴリズムは、各分数が互いに素である分子と分母を有する、１から Ｆまでの分母を有する全ての分数の配列されたリストであるオーダーＦのファレ イ数列の指向性サーチを実施することによって、Ｋの適切な値を見つける。ファ レイ数列の指向性のサーチを実施する際に、アルゴリズムは、 Ｎ＝Ｑ_i Ｍ＝Ｐ＊Ｊ Ｋ＝Ｑ＊Ｊ／Ｑ_i であると共に、ＮとＭとＫが可能な範囲内にあるようなＱの整数因子Ｑ_iと整数 値Ｊの適切な組み合わせが存在する、比Ｆ_T／Ｆ_Sに最も近い項Ｐ／Ｑを見つける 。そして、コンピュータは、信号発生器にコンピュータ処理されたＫの値を供給 する。サーチは、ファレイ数列を早急にトラバースするための技術を用いて、コ ンピュータの最少使用によって適切なファレイ数列項Ｐ／Ｑを見つける。サーチ されたファレイ数列の範囲Ｆが十分に大きいときには、アルゴリズムは、高度の 正確性で、システムがアナログ信号をコーヒレントにサンプリングするためのＫ の値をすぐに帰還する。 したがって、本発明の目的は、それ自身のサンプリングレートを自動的に且つ 早急に確立して、既知の周波数のアナログ入力信号のコーヒレントなサンプリン グを提供するサンプリングシステムを提供することである。 この明細書の終了部分では、本発明の主題を特に指摘し、また、明確にその権 利請求をしている。しかし、当業者は、同一の参照符号が同じ部材を表している 添付図面を参照して明細書の残りの部分を読むことによって、本発明の構成と操 作方法の双方を、その目的と効果と共に、最も良く理解する。 図面の簡単な説明 図１は、本発明に関するデジタイジングシステムを簡単なブロック図形式で描 画したものである。 図２は、いろいろなレートでのアナログ信号のデジタイジングを描画したもの である。 図３は、オーダー１６のファレイ数列の２次元のブロコット空間図である。 図４は、図３のブロコット空間のメディアントトラバース（mediant traverse ）サーチを描画したものである。 図５は、コンピュータをプログラミングして、オーダーＦのブロコット空間の メディアントトラバースを行って、０から１の間で所定のターゲット値に最も近 いファレイ数列の数を見つけるようにするためのフローチャート図である。 図６は、図５のブロコット空間において左右横方向のトラバースを描画したも のである。 図７Ａと図７Ｂは、それぞれ、左右横方向のトラバースを実施するためのソフ トウェアルーティンを描いたフローチャート図である。 図８は、最もターゲット値に適合していて、しかも他の制約をも満足するファ レイ数列の項を探し出すためのアルゴリズムをコンピュータに実行させるプログ ラミングのためのフローチャート図である。 図９は、図１のコンピュータによって実行されるべきアルゴリズムのフローチ ャート図である。 図１０は、図９のＰとＱの制約テスト工程をより詳細に描いたフローチャート 図である。 図１１は、図１のデジタイジングシステムのブロック図である。 図１２は、図１のデジタイザー１４をより詳細に描いたブロック図である。 好適な実施例の説明 図１は、本発明に関するコーヒレントサンプリングシステム１０を簡単なブロ ック図形式で描いたものである。サンプリングシステム１０は、試験対象機器１ ２によって発生された周期的アナログ入力信号（ＩＮＰＵＴ）の大きさを周期的 にサンプリングして、連続的な入力（ＩＮＰＵＴ）信号サンプルの大きさを表す 一連のデジタルデータ値（ＤＡＴＡ）を発生する。このデータシーケンスは、幾 つかの周知のデジタル信号処理（ＤＳＰ）技術のうちのいずれかを用いて分析さ れ、入力（ＩＮＰＵＴ）信号についての情報を得ることができる。例えば、この データシーケンスを離散フーリエ変換分析することによって、入力（ＩＮＰＵＴ ）信号の周波数スペクトラムを表す他のデータシーケンスを発生することができ る。 サンプリングシステム１０は、タイミング信号発生器１６によって発生された 周期的なタイミング（ＴＩＭＩＮＧ）信号の各パルスに基づいて、入力（ＩＮＰ ＵＴ）信号の大きさをサンプリングするためのデジタイザー１４を含む。該デジ タイザー１４は、各入力（ＩＮＰＵＴ）信号サンプルの大きさを表すデータ（Ｄ ＡＴＡ）値を発生し、発生したデータ値のそれぞれをランダムアクセス収集メモ リ１８に記憶する。デジタイザー１４はアドレス信号（ＡＤＤＲ）と制御信号（ ＣＯＮＴ）を収集メモリ１８に供給するための回路を含んでおり、連続して発生 するデータ（ＤＡＴＡ）値を収集メモリ１８内の連続するアドレスに記憶する。 タイミング信号発生器１６は、整数因子Ｋによって入力マスタークロック信号（ ＭＣＬＫ）を周波数分割して、タイミング（ＴＩＭＩＮＧ）信号を発生する。従 来式のクロック回路２０はマスタークロック信号（ＭＣＬＫ）を発生する。コン ピュータ２２（または、他のデータ処理手段）は、マスタークロック（ＭＬＣＫ ）信号の周波数（Ｆ_MCLK）と入力（ＩＮＰＵＴ）信号の周波数（Ｆ_T）と各種の システム上の制約（ＣＯＮＳＴＲＡＩＮＴＳ）を示すユーザー提供のデータに基 づいてＫの適切な値を計算する。コンピュータ２２は、計算したＫの値を入力と してタイミング信号発生器１６に供給する。よって、コンピュータ２２は、Ｋ値 を調節することによって、タイミング（ＴＩＭＩＮＧ）信号の周波数Ｆ_Sを設定 する。クロック回路２０は、また、マスタークロック（ＭＣＬＫ）信号からクロ ック（ＣＬＫ）信号を導き出し、それらを入力タイミング信号として試験対象機 器１２に供給する。 周期的な信号を分析するためのＤＳＰ技術は、一般的に、入力信号の単一サイ クルをサンプル数で等分したデータシーケンスを入力として要求する。高周波数 の入力（ＩＮＰＵＴ）信号に対しては、デジタイザー１４は入力（ＩＮＰＵＴ） 信号の単一サイクルの間に適切な数のサンブルを獲得してデジタイズするのに十 分なほど早く入力（ＩＮＰＵＴ）信号をサンプリングすることはできないかもし れない。この間題を解決するために、サンプリングシステム１０は「均時サンプ リング」を採用し、それにより、デジタイザー１４が入力（ＩＮＰＵＴ）信号の 幾つかのサイクルに亘って比較的に緩やかなサンプリングレート（Ｆ_S）で入力 （ＩＮＰＵＴ）信号をサンプリングすることにした。入力（ＩＮＰＵＴ）信号が 周期的であるので、コンピュータ２２は（Ｋを調節することによって）サンプリ ングレートを調節して、結果的に得られたデータ（ＤＡＴＡ）シーケンスがより 高いレートで入力（ＩＮＰＵＴ）信号の１サイクルをサンプリングすることによ って発生されるであろうシーケンスと均等になるようにする。 図２は、様々なサンプリングレートで入力（ＩＮＰＵＴ）信号をサンプリング した結果を図示している。グラフＡは、入力（ＩＮＰＵＴ）信号２８の周波数の ８倍の周波数で８回サンプリングされた入力（ＩＮＰＵＴ）信号２８の経時的に 変化する大きさを表す。この八つのサンプル３０が入力（ＩＮＰＵＴ）信号の１ サイクルの間で時間的に等分されていることに留意してください。グラフＢは、 入力（ＩＮＰＵＴ）信号の周波数の０．１２５倍のサンプリング周波数での同じ 入力（ＩＮＰＵＴ）信号２８の均時サンプリングを表している。グラフＢの均時 サンプリングの方が、入力（ＩＮＰＵＴ）信号の８つのサンプル３２を得るため に、グラフＡの高速サンプリングよりも８倍長く時間をとっているが、二つのサ ンプリングレートの結果は同じ出力データシーケンスになることに留意してくだ さい。よって、入力（ＩＮＰＵＴ）信号周波数の０．１２５倍のレートでのサン プリングは、生成されたデータシーケンスに関しては、入力（ＩＮＰＵＴ）信号 周波数の８倍のレートでのサンプリングと均等である。グラフＣは、入力（ＩＮ ＰＵＴ）信号周波数の４倍のレートで８回入力（ＩＮＰＵＴ）信号２８をサンプ リングした結果を図示している。サンプリングレートと入力（ＩＮＰＵＴ）信号 周波数の間の関係のため、グラフＣの後の４つのサンプルは最初の４つのサンプ ルを繰り返す。たとえ、グラフＣのサンプリングレートがグラフＢのそれより高 くても、グラフＣの８つのサンプル３４は、グラフＢに示されたより低いレート によって得られた８つのサンプル以上の入力（ＩＮＰＵＴ）信号についての情報 を伝えるものではない。 よって、均時サンプリングが採用されたときには、入力（ＩＮＰＵＴ）信号周 波数に関してサンプリング周波数を注意深く調整することが重要である。特に、 与えられた入力（ＩＮＰＵＴ）信号周波数Ｆ_Tと所望のサンプル数Ｎに対して、 コンピュータ２２は、サンプリング周波数Ｆ_Sと、サンプルが行われる入力信号 サイクル数Ｍを調節して、入力信号の１サイクルの間にＮ等分されたサンプリン グが行われたように見える均時サンプリングを提供する。 均時サンプリングが次のような条件を満足することによって確実になることは 当業者によって長く知られてきたことである。即ち、 Ｆ_T／Ｆ_S＝Ｍ／Ｎ （１）と、 ＧＣＤ（Ｍ、Ｎ）＝１ （２） である。 条件式（２）は、ＭとＮの最も大きな共通分母（ＧＣＤ）が１であることを述 べている。言い換えると、ＭとＮは、共通の整数因子を有さない「互いに素」で ある。条件式（１）と（２）が満足された場合には、サンプルが異なるオーダー においてなされたとしても、周波数Ｆ_SにおいてＭサイクルの試験信号サイクル に亘ってなされた周波数Ｆ_Tの信号のＮ個の連続するサンプルが試験信号の１サ イクルに亘って等分されたＮ個の連続するサンプルと同じデータ内容を有する「 コーヒレントサンプリング」として知られているものを獲得する。 残念ながら、Ｆ_SとＭとＮの各値については現実的な制約があるので、与えら れたＦ_T値に対して条件式（１）と（２）を満足することは大抵の場合不可能で ある。タイミング信号発生器１６は、整数Ｋによってマスタークロック（ＭＣＬ Ｋ）信号を周波数分割することによって、タイミング（ＴＩＭＩＮＧ）信号を発 生する。よって、タイミング（ＴＩＭＩＮＧ）信号周波数（Ｆ_S＝Ｆ_MCLK／Ｋ） は、その全範囲に亘って連続的に変えることができない。限定された数の離散値 のみをとることができるに過ぎない。条件式（１）を満足するために、Ｆ_TとＦ_S は、ＭとＮと同じ比を有さなくてはならない。Ｆ_Sが限定された数の離散値のみ をとることができるに過ぎないので、ＭとＮの都合のよい値を選択して、条件式 （１）を満足するためにＫ＝ＭＣＬＫ／Ｆ_Sを調節することが簡単にはできない 。更に、タイミング信号発生器１６及び／またはデジタイザー１４の性能上の制 約は、サンプリ ング周波数Ｆ_Sの範囲を制限する。また、与えられた比Ｆ_T／Ｆ_Sに対して、Ｍと Ｎの値についての制約が条件式（１）を満足することを不可能にするかもしれな い。サンプリングされた入力信号サイクルの数Ｍが余りにも大きいと、データ収 集の方法が長ったらしくなるか、または、必要なサンプリングレートがタイミン グ信号発生器の周波数下限値以下になってしまうかもしれない。Ｍが余りにも小 さいと、必要なサンプリング周波数はデジタイザーまたはタイミング信号発生器 にとって余りにも高くなりすぎることとなる。なされるサンプルの数Ｎが余りに も小さいと、ＤＳＰ分析の正確性が損なわれる。Ｎが余りにも大きすぎると、Ｄ ＳＰ計算に時間が消費され過ぎるか、または、サンプルデータシーケンスが収集 メモリの記憶容量を超えてしまうことがある。 このように、大抵の場合、与えられた入力周波数Ｆ_Tに対して、比Ｆ_T／Ｆ_Sが 条件式（１）に必要な比Ｍ／Ｎと全く同じではないがそれに近いＦ_SとＭとＮの それぞれの値を決定しなければならない。条件式（１）を満足することにおいて 誤差が非常に少ない場合には、結果として生じたサンプルデータのＤＳＰ分析は 、相当に正確な結果を提供する。本発明に関して、コンピュータ２２は、与えら れたマスタークロック周波数Ｆ_MCLKと与えられた入力（ＩＮＰＵＴ）信号周波数 Ｆ_Tに対して、条件式（２）を満足すると共に条件式（１）に非常に近似するＫ の適切な値を見つけるためのアルゴリズムを実行する。更に、そのアルゴリズム は、Ｋ（またはＦ_S）とＭとＮの範囲について様々な制約に反しないようにする 。 Ｍ／Ｎ＊Ｋに対して条件式（１）を解くためには、前記条件式（１）を次の条 件式（１’）と言い換えることができる。即ち、 Ｍ／（Ｎ＊Ｋ）＝Ｆ_T／Ｆ_MCLK （１’） である。 試験信号周波数Ｆ_Tとマスタークロック周波数Ｆ_MCLKが与えられているので、 Ｍ／（Ｎ＊Ｋ）のターゲット値は次のように決定される。即ち、 ＴＡＲＧＥＴ＝Ｆ_T／Ｆ_MCLK である。 図１のコンピュータ２２によって実行されたアルゴリズムは、ＭとＮが互いに 素であって、ＭとＮとＫが予め設定された範囲内に制限されるという制約を有し 、 Ｍ／（Ｎ＊Ｋ）が条件式（１’）のターゲット値Ｆ_T／Ｆ_MCLKに最も近いＭとＮ とＫの値を見つける。 このＫを発生するためのアルゴリズムは、「ファレイ」数列の最も適切な項を 選択することによって、ターゲットの有理の近似法を実施する。オーダーＦのフ ァレイ数列は、全ての既約分数Ｐ／Ｑ（即ち、ＰとＱは互いに素である）であっ てＱが１からＦまでの範囲内にある多くの分数である。このような数列は無限大 である。以下は０から１の範囲内のオーダー８のファレイ数列の一部である。即 ち、 ０／１、１／８、１／７、１／６、１／５、１／４、 ２／７、１／３、３／８、２／５、３／７、１／２、 ４／７、３／５、５／８、２／３、５／７、３／４、 ４／５、５／６、６／７、７／８、１／１ である。 １８０２年に、数学者ハロス（Ｈａｒｏｓ）は、無理数を有理的に近似するた めの補助としてファレイ数列を利用することを提案した。例えば、次のようにし てＰｉ（３．１４１５９…）のような数値を近似することができる。即ち、単純 にファレイ数列を下方にスキャンして、Ｐｉの小数点以下の部分に最も近い分数 （１／７＝０．１４２８５７…）を見つけるまで、各項の小数位相当値を計算し 、そして、Ｐｉの整数部分（３）を選択された小数点以下の数値に加えて近似値 を得る。これによって、Ｐｉ＝３．１４１５９…が３＋１／７＝２２／７で得ら れることとなる。 大抵の場合、ファレイ数列のオーダーを増やして、それから選択すべきより多 くの分数を得ることで近似値の精度を改善することができる。しかしながら、大 きなファレイ数列の連続する項をターゲット値に比較計算して該ターゲット値に 最もふさわしいものを見つけることは時間がかかる。したがって、本発明に関し ては、コンピュータ２２は、与えられたターゲット数値に近い最も適切なファレ イ数列にとって有効なアルゴリズムを採用する。このアルゴリズムは、オーダー Ｑ_Mのファレイ数列の３個の連続する項（Ｐ_L／Ｑ_L、Ｐ_M/Ｑ_M、Ｐ_R／Ｑ_R）の間の （ファレイによって発見された）以下の関係を利用する。即ち、 Ｐ_M/Ｑ_M＝（Ｐ_L＋Ｐ_R）／（Ｑ_L＋Ｑ_R）＝Ｐ_M／Ｑ_M （３） である。項Ｐ_M/Ｑ_Mは、その左右に隣接する両項Ｐ_L／Ｑ_LとＰ_R／Ｑ_Rの「メディ アント（ｍｅｄｉａｎｔ）」として言及されている。 図３は、オーダー１６のファレイ数列の二次元「ブロコット空間」図である。 Ｐ／Ｑ形式の連続するファレイ数列の分数は、大きさの増大する順序で水平軸方 向に配列され、一方、この分数は分母Ｑが小さくなる順序で垂直軸方向に配列さ れている。０から１の間で、与えられたターゲット値に最も近いブロコット空間 内の分数を見つけてみよう。有効にこれを行う一つの方法は、「メディアントト ラバース」サーチ法を実施することである。 図４は、図３のブロコット空間のメディアントトラバースサーチを図示してい る。図４に関して、すぐにターゲット値０．３８１に最も近似する特定の分数Ｐ ／Ｑをオーダー１６のブロコット空間内の０／１と１／１との間で捜し出す。ま ず、その間にターゲット値０．３８１があることが判っている左右の限界Ｐ_L／ Ｑ_LとＰ_R／Ｑ_Rとして分数０／１と１／１を選択する。そして、関係式（３）を 使用してオーダーＭ＝Ｌ＋Ｒのブロコット空間内に前記二つの限界の間のメディ アントＰ_M/Ｑ_M（１／２）を発見する。そして、該メディアント１／２をターゲ ット値０．３８１と比較して、ターゲットがメディアント以下であることを理解 する。ここで、ターゲットへ最も近い近似値が二つのファレイ数０／１と１／２ の限度内にあることが判る。 そこで、右側の限界Ｐ_R／Ｑ_R＝１／１をメディアント１／２に置き換えて、再 び関係式（３）を用いて（オーダーＭ＝Ｌ＋Ｒ＝３のブロコット空間内において ）左右の限界０／１と１／２の間で新たなメディアントＰ_M/Ｑ_Mを計算する。新 たなメディアントは、１／３である。１／３はターゲット（０．３８１）よりも 小さいので、下側の限界（Ｐ_R／Ｑ_R＝０／０）をメディアント１／３に置き換え て、関係式（３）を用いて左右の限界１／３と１／２の間に新たなメディアント （３／８）を捜し出す。ターゲット０．３８１は３／８を超えているので、左側 の限界Ｐ_L／Ｑ_L＝１／３を３／８に置き換えて、再び関係式（３）を呼び出して ３／８と１／２の間に新たなメディアントＰ_M/Ｑ_M＝５／１３を見つける。 ここで、ターゲット０．３８１が左右の限界３／８と５／１３の間にあること を判別して、再び関係式（３）を用いて左右の限界３／８と５／１３の間にメデ ィアント（８／２１）を見つける。しかし、新たなメディアント８／２１が我々 の解決を制限しているオーダー１６のブロコット空間内にはないので、これ以上 の進行はしない。よって、上記のサーチは、オーダー１６のブロコット空間内に おいて、それらの間に中間的な分数がない３／８と５／１３の二つの限界に到達 する。ターゲットに最も近似するのは分数３／８か５／１３のうちのいずれなの かを決定することだけが残っている。５／１３（〜０．３８５）は、３／８（〜 ０．２５）よりもターゲット０．３８１により近いので、ターゲットに最も近い 近似値として５／１３を選択する。近似値誤差は、約０．００４である。メディ アントトラバースサーチ方法が、図４のＦ＝１６のブロコット空間内において０ ／１と１／１の間にある７９個の分数のうちたった４つの分数をターゲットに対 して比較計算することを、我々に要求したに過ぎないことに留意してください。 よって、上記のメディアントトラバースは、与えられたブロコット空間の範囲内 でターゲット値に最も近い小数点以下の近似値を見つけるためのコンピュータに とって有効な方法である。ブロコット空間の可能なオーダーを１６から少なくと も２１まで増加することによって、約０．００００４７まで近似値誤差を減らす ことができる。このことは、ターゲット０．３８１に最も近い近似値として最後 にコンピュータ計算されたメディアント８／２１（〜０．３８０９５）を我々に 選択させる。 図５は、コンピュータをプログラミングして、オーダーＦのブロコット空間の メディアントトラバースを実施して、０から１までの間において与えられたター ゲット数（ＴＡＲＧＥＴ）に最も近似するファレイ数列の数Ｐ／Ｑを見つけるよ うにするためのフローチャートである。スタートとしてステップ４０において、 Ｐ_Lを０に、Ｑ_LとＰ_RとＱ_Rを１に、それぞれ等しくなるようにセッティングする ことによって、上下両限界Ｐ_L／Ｑ_LとＰ_R／Ｑ_Rを０／１と１／１に初期化する。 そして、上記式（３）に関連してメディアントＰ_M／Ｑ_MのためにＰ_MとＱ_Mを計算 する（ステップ４２）。サーチされているブロコット空間のオーダーＦよりもＱ_M が小さい場合（ステップ４４）には、ターゲット（ＴＡＲＧＥＴ）に対してメ ディアントＰ_M／Ｑ_Mを比較する（ステップ４６）。メディアントＰ_M／Ｑ_Mがター ゲット （ＴＡＲＧＥＴ）以下のときは、左側の限界Ｐ_L／Ｑ_LをメディアントＰ_M／Ｑ_Mに 置き換えて（ステップ４８）、ステップ４２に戻る。ステップ４６で、メディア ントがターゲット（ＴＡＲＧＥＴ）と同等若しくはそれ以上のときは、右側の限 界Ｐ_R／Ｑ_RをメディアントＰ_M／Ｑ_Mに置き換えて（ステップ５０）、ステップ４ ２に戻る。引き続き、ステップ４４でＱ_MがＦを超えるまで、各ステップ４２− ５０を繰り返す。その時点で、最後に計算されたＰ_LとＱ_LとＰ_RとＱ_Rの値のファ レイ数列の数Ｐ_L／Ｑ_LとＰ_R／Ｑ_RがオーダーＦのブロコット空間内でターゲット （ＴＡＲＧＥＴ）小数に最も近い左右の限界である。二つのファレイ数列の数Ｐ_L ／Ｑ_LとＰ_R／Ｑ_Rをターゲット（ＴＡＲＧＥＴ）に最も近いものと決定した後で 、手順（ステップ５２）はターゲット（ＴＡＲＧＥＴ）とＰ_L／Ｑ_LとＰ_R／Ｑ_Rを 比較して、二つの限界分数のうちどちらがターゲット（ＴＡＲＧＥＴ）に最も近 似するものであるかを決定して、その分数をＰ／Ｑとして帰す。 図５において、ＰとＱが互いに素の整数であり、ＱはＦを超えないという制約 下において、二つの分数Ｐ_L／Ｑ_LとＰ_R／Ｑ_Rが０から１までの間でターゲット（ ＴＡＲＧＥＴ）値に最も近似するＰ／Ｑであることを見つけるためのメディアン トトラバース法を図示した。ここで、Ｐ及び／またはＱの値に対する別の制約を 有していて、図５のメディアントトラバースアルゴリズムによって見い出された ターゲット（ＴＡＲＧＥＴ）の二つの限界Ｐ_L／Ｑ_LとＰ_R／Ｑ_Rのいずれもが必ず しもこれらの別の制約を満たすものではないことを想定してください。図４の例 を思い出すと、ターゲット（ＴＡＲＧＥＴ）に近似するために選択された分数Ｐ ／ＱのＱの値が１３を超えるべきであるとする別の制約も有する。この場合、メ ディアントトラバース法によって得られた左右の限界３／８と５／１３のいずれ もこの別の制約を満足するものではない。したがって、ターゲット（ＴＡＲＧＥ Ｔ）に最も近い近似値としてこれらの左右の限界を選択することはできない。 図５のアルゴリズムによって生み出された左側の限界Ｐ_L／Ｑ_Lも右側の限界Ｐ_R ／Ｑ_Rも前記別の制約を満足させるものでないときには、オーダーＦのブロコッ ト空間内で次にターゲット（ＴＡＲＧＥＴ）値に最も近似する二つの近似値は、 左側の限界Ｐ_L／Ｑ_Lのすぐ左の次に小さなファレイ数列の数と、右側の限界Ｐ_R ／Ｑ_Rのすぐ右の次に大きなファレイ数列の数である。したがって、図５のアル ゴリ ズムを実行して、ターゲットがその間にある、オーダーＦのファレイ数列の二つ の連続する項Ｐ_i-1／Ｑ_i-1とＰ_i／Ｑ_iである二つの分数Ｐ_L／Ｑ_LとＰ_R／Ｑ_Rを見 つけた。そして、前記数列の次の先行する項Ｐ_i-2／Ｑ_i-2と次の後続する項Ｐ_{i+ 1} ／Ｑ_i+1を見つけてこれらの項のいずれが前記別の制約を満足するものであるか を決定するようにする。（ファレイによって発見された）以下の関係式（４ａ） −（４ｆ）が、二つの連続する項（Ｐ_i-1／Ｑ_i-1，Ｐ_i／Ｑ_i）のみが知られてい る、オーダーＦのファレイ数列の次に大きな項と次に小さな項Ｐ_i+1／Ｑ_i+1とＰ_i-2 ／Ｑ_i-2をすぐに決定することを可能にする。即ち、 Ｋ₁＝ＦＬＯＯＲ［（Ｑ_i-1＋Ｆ）／Ｑ_i］ （４ａ） Ｐ_i+1＝（Ｋ₁＊Ｐ_i-1）−Ｐ_i （４ｂ） Ｑ_i+1＝（Ｋ₁＊Ｑ_i-1）−Ｑ_i （４ｃ） Ｋ₂＝ＦＬＯＯＲ［（Ｑ_i＋Ｆ）／Ｑ_i-1］ （４ｄ） Ｐ_i-2＝（Ｋ₂＊Ｐ_i）−Ｐ_i-1 （４ｅ） Ｑ_i-2＝（Ｋ₂＊Ｑ_i）−Ｑ_i-1 （４ｆ） である。 ＦＬＯＯＲ[ｘ]機能は、ｘを超えない最も大きな整数を返すことである。 図４の例に戻って、ターゲット（ＴＡＲＧＥＴ）値０．３８１に最も近い近似 値を見つけることに興味があったことを思い出してください。図５のアルゴリズ ムを実施して、オーダーＦ＝１６のブロコット空間のメディアントトラバース法 を行い、左右の限界３／８と５／１３を見つけ、そして、ファレイ数５／１３が 最適であると決定した。ここで、ＱがＱ＞１３の範囲内になくてはならないとの 別の制約を有していることを想定してください。このような場合、上側の限界５ ／１３も下側の限界３／８も前記別の制約を満足するものではないことが判る。 したがって、我々は前記関連式４を用いて、３／８の左に及び５／１３の右にフ ァレイ数列を水平方向にトラバースして、ファレイ数列の次に大きな、また、次 に小さな数を捜してＱ＞１３の前記別の制約を満足しながらもターゲット値０． ３８１に最も近い項を見つける。 図６は、図５のブロコット空間の左右の水平方向のトラバースを図示している 。関係式（４）において、Ｐ_i-1／Ｑ_i-1として３／８を、Ｐ_i／Ｑ_iとして５／１ ３ を使用して、５／１３の右側の第一の項を２／５と計算し、３／８の左側の第一 の項を４／１１と計算する。これらの項（４／１１または２／５）のいずれも制 約Ｑ＞１３を満足するものではないので、引き続きファレイ数列を左右にトラバ ースする。関係式（４）において、Ｐ_i-1／Ｑ_i-1として５／１３を、Ｐ_i／Ｑ_iと して２／５を使用して、２／５の右側の次の項が５／１２であることを見つけた 。ここで再び、新しい項５／１２が制約Ｑ＞１３を満足するものではないことが 判る。しかし、関係式（４）において、Ｐ_i-1／Ｑ_i-1として３／８を、Ｐ_i／Ｑ_i として４／１１を使用して、４／１１の左側の次の項が５／１４であることを見 つけたが、この５／１４は、制約Ｑ＞１３を満足する。よって、ターゲット（Ｔ ＡＲＧＥＴ）０．３８１に最も近くて制約Ｑ＞１３を満足する分母Ｑを有する、 オーダー１６のファレイ数列の項（５／１４）を捜し出した。 サーチされたブロコット空間の限られたオーダーのため、そして、Ｑに関する 前記別の制約のために、結果として得られた５／１４（〜０．３５７）は、ター ゲット（ＴＡＲＧＥＴ）（０．３８１）の特に良好な近似値ではない。しかし、 結果の正確性は、ブロコット空間のオーダーＦの二乗に応じて増える。必要な演 算量は、ブロコット空間のオーダーを増やすことによって、そのオーダーにのみ 直線的に比例して増加するので、演算のわずかな増加だけで近似値の正確性を劇 的に増大することができる。 図７Ａと図７Ｂは左右の水平方向のトラバースを実施して、Ｐ_a／Ｑ_a＜Ｐ_b／ Ｑ_bの場合のオーダーＦのファレイ数列の二つの隣接する数（Ｐ_a／Ｑ_a、Ｐ_b／Ｑ_b ）の左右の直近のファレイ数列の数Ｐ_L／Ｑ_LとＰ_R／Ｑ_Rを捜し出すためのソフ トウェアルーティンを描いたフローチャートである。図７Ａに関連して、スター トしてステップ７０において、ルーティンは入力値Ｑ_a、Ｐ_a、Ｑ_b、Ｐ_bとＦを受 け取る。ステップ７２において、ルーティンは上記の関係式（４ａ）−（４ｃ） を採用して次に小さなファレイ数列の項Ｐ_L／Ｑ_LのためにＰ_LとＱ_Lを計算する。 結果として得られたＰ_LとＱ_Lはステップ７４で帰される。図７Ｂに関連して、ス タートしてステップ７６において、ルーティンは入力値Ｑ_a、Ｐ_a、Ｑ_b、Ｐ_bとＦ を獲得する。ステップ７８において、ルーティンは上記の関係式（４ｄ）−４（ ｆ）を採用して次に大きなファレイ数列の項Ｐ_R／Ｑ_RのためにＰ_RとＱ_Rの値を計 算す る。結果として得られたＰ_RとＱ_Rはステップ８０において帰される。 図８は、コンピュータをプログラミングして、Ｐ／Ｑが最もターゲット（ＴＡ ＲＧＥＴ）値に適合し、更に、ＰとＱの値に関する様々な別の制約をも満足する 場合に、０から１までのオーダーＦのファレイ数列の範囲内で分数Ｐ／Ｑを捜し 出すためのアルゴリズムを実行するためのフローチャートである。スタートして ステップ９０において、アルゴリズムは入力としてターゲット（ＴＡＲＧＥＴ） 値とＦを受け取る。更に、ＰとＱに関する制約を示すデータも受け取る。ステッ プ９２において、アルゴリズムはオーダーＦのブロコット空間のメディアントト ラバースを実行する。図５に図示されたそれと同様のメディアントトラバースは 、ターゲット（ＴＡＲＧＥＴ）の左右の直近の二つのファレイ数列の数Ｐ_L／Ｑ_L とＰ_R／Ｑ_Rの値を帰す。ステップ９４において、アルゴリズムは、Ｐ_LとＱ_LがＰ とＱに関する制約に合致しているのか否かを試験する。もし合致しない場合には 、（ステップ９５で）アルゴリズムがファレイ数列を左側に一つトラバースして 、次の小さなファレイ数列の数をＰ_L／Ｑ_Lとして選択する。引き続きアルゴリズ ムはステップ９４と９５を循環して、ステップ９４でＰとＱに関する制約に合致 するターゲット（ＴＡＲＧＥＴ）よりも小さい、最大のファレイ数列の数Ｐ_L／ Ｑ_Lを見つけるまで、暫時左側にトラバースする。この時点（ステップ９６）で 、アルゴリズムは、Ｐ_RとＱ_RがＰとＱに関する制約に合致するのか否かを試験す る。もし合致しない場合には、（ステップ９７で）アルゴリズムがファレイ数列 を右側に一つトラバースして、次の大きなファレイ数列の数をＰ_R／Ｑ_Rとして選 択する。引き続きアルゴリズムはステップ９６と９７を循環して、ステップ９６ でＰとＱに関する制約に合致するターゲット（ＴＡＲＧＥＴ）よりも大きい、最 小のファレイ数列の数Ｐ_R／Ｑ_Rを見つけるまで、暫時右側にトラバースする。 ＰとＱに関する制約に合致する左右の限界Ｐ_L／Ｑ_LとＰ_R／Ｑ_Rを見つけた後で 、アルゴリズムがＰ_L／Ｑ_Lの方がＰ_R／Ｑ_Rよりもターゲット（ＴＡＲＧＥＴ）に 近いか否かを決定する（ステップ９８）。Ｐ_L／Ｑ_Lの方がターゲット（ＴＡＲＧ ＥＴ）に近い場合、ＰとＱはＰ_LとＱ_Lに同等に設定される（ステップ１００）。 さもないときは、ＰとＱは、Ｐ_RとＱ_Rに同等に設定される（ステップ１０２）。 ステップ１００と１０２の後で、アルゴリズムはＰ／Ｑを帰して（ステップ１０ ４）終了する。 図１に帰って、コンピュータ２２にアサインされたタスクが、Ｋに対する適切 な値、即ちタイミング信号発生器１６への入力を見つけることであったことを思 い出してください。さらに、Ｋが、それによってタイミング信号発生器１６がマ スタークロック信号周波数Ｆ_MCLKを分割してデジタイザー１４を制御してサンプ リングするタイミング（ＴＩＭＩＮＧ）信号の周波数Ｆ_Sを確立する整数因子で あることも思い出してください。コーヒレントサンプリングを提供するために、 Ｍについては、サンプリングが実行される入力（ＩＮＰＵＴ）信号のサイクル数 であり、Ｎについては、なされるべきサンプルの数であるので、コンピュータ２ ２は、Ｆ_T／Ｆ_MCLKに近似する分数Ｍ／Ｎ＊ＫのようなＭとＮとＫのそれぞれの 値を見つけて、次の制約を与えられても、上記関係式（１’）をほとんど最も満 足するようにしなければならない。即ち、 ＧＣＤ（Ｍ、Ｎ）＝１ （５） Ｎ_MIN＜Ｎ＜Ｎ_MAX （６） Ｍ_MIN＜Ｍ＜Ｍ_MAX （７） Ｋ_MIN＜Ｋ＜Ｋ_MAX （８） である。 十分な正確性を有してＭ／Ｎ＊ＫがＦ_T／Ｆ_MCLKに近似し、更に制約（５）（ 上記関係式（２）の言い直し）が満足されたときには、サンプリングシステム１ ０が入力（ＩＮＰＵＴ）信号のコーヒレントサンプリングの結果に非常に近似す る出力データシーケンスを提供する。ユーザーがＮとＭとＫの範囲について設定 することのできる別の制約（６）−（８）は、サンプリングシステムハードウェ アの制限若しくはデジタイザー１４によって生成されたデータ（ＤＡＴＡ）シー ケンスを分析するＤＳＰアルゴリズムの要件が反映する。 便宜上、上記関係式（１’）を繰り返す。即ち、 Ｍ／（Ｎ＊Ｋ）＝Ｆ_T／Ｆ_MCLK （１’） である。整数Ｊで関係式（１’）の左辺の上と下を割ると、 （Ｍ／Ｊ）／[Ｎ＊（Ｋ/Ｊ）]＝Ｆ_T／Ｆ_MCLK （９） となる。 Ｐ＝Ｍ／Ｊ （１０） Ｑ＝Ｎ＊（Ｋ/Ｊ） （１１） ＴＡＲＧＥＴ＝Ｆ_T／Ｆ_MCLK （１２） として、式（１０）−（１２）を式（９）に代入すると、 Ｐ／Ｑ＝ＴＡＲＧＥＴ （１３） となる。 コーヒレントサンプリングのためには、ＭとＮとＪを互いに素であるようにし たいし、Ｋが図１のタイミング信号発生器１８の周波数分割範囲内の整数である ようにしたい。Ｐ／ＱをオーダーＦのファレイ数列の範囲内の数であるように制 限することによって、確実にＰとＱが互いに素であるようになる。また、ＮとＪ が互いに素である整数であるように制限した場合には、ＭとＮは互いに素となる 。更に、ＭとＮとＫが可能な範囲内にあるようにＰとＱを制限するようにするこ ともできる。 オーダーＦのファレイ数列内の数Ｐ／Ｑが式（１３）を正確に満足するもので はないかもしれないが、もしファレイ数列のオーダーが十分に大きい場合には、 該数列内に少なくとも一つの数のＰ／Ｑが、十分な正確性を持ってターゲット（ ＴＡＲＧＥＴ）に近似し、図１のデジタイザー１４のデータ（ＤＡＴＡ）出力を 用いたいかなるＤＳＰ応用にも耐えることのできる範囲内のコーヒレントサンプ リングを提供する。 図９は、所定のＭとＮとＫの最大値と最小値と、所定の入力（ＩＮＰＵＴ）信 号とマスタークロック（ＭＣＬＫ）信号の各周波数（Ｆ_TとＦ_MCLK）用のＫの適 切な値を見つけるために、図１のコンピュータ２２によって実行されるアルゴリ ズムである。アルゴリズムは、まず、上記式（１２）を用いてターゲット（ＴＡ ＲＧＥＴ）値を計算し、そして、オーダーＦのファレイ数列の指向性サーチを実 施して、ターゲット（ＴＡＲＧＥＴ）値に最も近くて、ＭとＮとＫの範囲につい ての制約を満足する分数Ｐ／Ｑを見つける。 初めに、ステップ１１０において、ユーザーはＦ_TとＦ_MCLKとＮ_MAXとＮ_MINと Ｍ_MAXとＭ_MINとＫ_MAXとＫ_MINを入力する。そして、コンピュータがＦとターゲッ ト（ＴＡＲＧＥＴ）の各値を計算する（ステップ１１２）。ターゲット（ＴＡＲ Ｇ ＥＴ）値は、上記式（１２）に関して計算される。Ｆ値（サーチされるべきファ レイ数列のオーダー）は、上記式（１１）のＱの可能な最も大きなサイズとして 計算される。式（１１）のＪが０よりも大きな任意の整数であるので、Ｑを最大 にするためにはアルゴリズムはＪを最少にして、それを１に同じになるようにセ ッティングする。また、アルゴリズムはＮとＫを最大にする。そのため、ステッ プ１１２において、アルゴリズムは、次のように、サーチされるべきファレイ数 列のオーダーＦを計算する。即ち、 Ｆ＝Ｎ_MAX＊（Ｋ_MAX／１） である。 そして、コンピュータ２２は、オーダーＦのファレイ数列をサーチして、ター ゲット（ＴＡＲＧＥＴ）の値に最も近似する分数Ｐ／Ｑを捜し出す（ステップ１ １４）。ＰとＱが上記式（１０）と（１１）によってＭとＮとＫとＪに関連して いるので、ステップ１１０で供給されたＭとＮとＫの制約がＰとＱの各値に制約 を課す。したがって、次に、コンピュータは、（以下に詳細に記すように）選択 されたＰとＱの各値がそれらの課された制約に合致しているかいないかを決定す る（ステップ１１６）。ターゲット（ＴＡＲＧＥＴ）の有効な近似値であるため には、分数Ｐ／Ｑは次の制約を満足しなければならない。即ち、 （１）Ｊが０より大きな整数であるときに、Ｐ＝Ｍ／Ｊ、 Ｑ＝Ｎ＊（Ｋ／Ｊ）であり、 （２）ＮはＮ_MINとＮ_MAXの間になくてはならず、 （３）ＭはＭ_MINとＭ_MAXの間になくてはならず、 （４）ＫはＫ_MINとＫ_MAXの間になくてはならず、 （５）ＪとＮは互いに素でなくてはならない ことである。 ＰとＱの各値がこれらの制約を満足しないのであれば、アルゴリズムはファレ イ数列を水平方向にトラバースして、ターゲット（ＴＡＲＧＥＴ）に対して次に 最適な次により大きいかまたはより小さなファレイ数列の数を見つけて選択する （ステップ１１８）。この次のファレイ数列の数をＰ／Ｑのための新たな選択値 として使用して、アルゴリズムはステップ１１６に帰り、新たなＰとＱの各値が それらの制約を満足するものか否かを決定する。アルゴリズムは、ステップ１１ ６でＰとＱの制約を満足する最適なファレイ数列の数Ｐ／Ｑを見つかったと判断 されるまで、引き続いてステップ１１６と１１８を循環して、ターゲット（ＴＡ ＲＧＥＴ）から更に絶えずファレイ数列の数の値を試す。 ステップ１１６で選択された数Ｐ／Ｑを試すときに、コンピュータ２２は上記 の関係式（１０）と（１１）を満足すると共に、ステップ１１０で供給された入 力の最大値と最小値の基準をも満足するＭとＮとＫとＪの各値についてサーチす る。ステップ１１６で適切なファレイ数列の数Ｐ／Ｑを見つけた後で、アルゴリ ズムはステップ１１６を実行している最中に見つけたＫの値を（ステップ１２０ において）帰す。アルゴリズムを実行した後で、図１のコンピュータ２２はその Ｋの値を図１のタイミング信号発生器１６に供給する。 図１０は、図９のＰとＱの基準試験ステップ１１６を詳細に図示したフローチ ャートである。初めに、ステップ１３２において、コンピュータは幾つかの周知 のファクタリングアルゴリズムのうちのいずれかを使用してＱを均等に分割した 全部でＳ個の整数ファクター組｛Ｑ₁、Ｑ₂……、Ｑ_S｝を発生する。カウンター Ｉを１と同等になるように設定して（ステップ１３４）、ルーティンがＮの値の 第１の候補として第１のファクター（Ｑ_I＝Ｑ₁）を選ぶ（ステップ１３６）。そ して、ルーティンはそのＮの値を試験して、それが最少制約と最大制約の範囲内 にあるかを決定する（ステップ１３８）。Ｎがステップ１３８の試験に失敗した ときは、ＩはそれがＳと同じか否かについて試験される（ステップ１４０）。Ｉ が、Ｓ未満である場合には、ルーティンは１だけＩをインクリメントして（ステ ップ１４２）、Ｎの次の候補として次のＱのファクター（Ｑ_I＝Ｑ₂）を選ぶ（ス テップ１３６）。Ｎの新しい値は、そして、Ｎの最小限と最大限に対する試験を 受ける（ステップ１３８）。ルーティンは引き続きステップ１３６−１４２を循 環して、Ｎの基準に適合するものが見つかるまで連続的にＱの各ファクター（Ｑ₁ 、…、Ｑ_S）を捜す。Ｑのファクター（Ｑ₁、…、Ｑ_S）のいずれもが、Ｎ_MINと Ｎ_MAXの制限内にない場合には、ある時点で、ステップ１４０においてＩがＳと なる。このような場合、ルーティンは終了して、ＰとＱの候補の値が制約に合致 していないとの結果を帰す。したがって、コンピュータは図９のステップ１１８ に帰ってタ ーゲット（ＴＡＲＧＥＴ）に次に最適なＰ／Ｑを捜す。 しかし、ステップ１３８でＮの候補がＮの基準を通過したときには、ルーティ ンはカウンターＪを１に設定し（ステップ１４６）、ＫとＭの候補値を計算する （ステップ１４８）。上記式（１０）と（１１）を満足するように、ＫがＱ＊Ｊ ／Ｎに、そして、ＭがＰ＊Ｊに等しくなるように設定される。そして、ルーティ ンは、ＫとＭを試験して、（ステップ１４９において）Ｋが_MINとＫ_MAXの間にあ るか否か、そして、（ステップ１５０において）Ｍが_MINとＭ_MAXの間にあるか否 かを決定する。ＫまたはＭの値が、ステップ１４９−１５０において、いずれか の試験に失敗すると、ルーティンは１だけＪをインクリメントして（ステップ１ ５２）、そして、Ｊを試験してそれがＫ_MAX未満であるか否かを決定し（ステッ プ１５３）、ＪとＮが互いに素であるか否かを決定する（ステップ１５４）。ス テップ１５３において、Ｊが余りにも大きい場合には、ルーティンはステップ１ ４０と１４２に帰り、次のＩを選択する。ステップ１５４においてＪとＮが互い に素でない場合、ルーティンはステップ１５２に帰り、次のＪを選択する。Ｊが ステップ１５３と１５４の試験を通過した場合、ルーティンはステップ１４８− １５０に帰り、新たなＫとＭの候補を計算して試験する。１４９−１５０の試験 を満足するＫとＭの値が見つかったときは、ルーティンはＫの最後に計算された 候補を帰す（ステップ１６０）。 図１１は、図１のデジタイジングシステムのブロック図である。デジタイジン グシステム１０は従来のコンピュータバス１６２を介して、収集メモリ１８に接 続されたコンピュータ２２とバスインタフェース回路１６４とユーザーインタフ ェースハードウェア１６６を含んでいる。ユーザーインタフェースハードウェア １６６は、ユーザーがコンピュータ２２に制約データ入力を提供することを可能 にする。バスインタフェース回路１６４は、Ｋの値を記憶するアドレス可能な内 部レジスタを含んでいる。コンピュータ２２は、バス１６２経由で該レジスタに Ｋの計算された値を書き込む。タイミング信号発生器１８は、インタフェース回 路１６４に記憶されたＫの値を監視して、クロック回路２０によって発生された マスタークロック信号ＭＣＬＫを周波数分割することによって出力された、その タイミング（ＴＩＭＩＮＧ）信号の周波数を調整する。コンピュータ２２がスタ ートコマンドをバスインタフェース回路１６４に送ると、バスインタフェース回 路はスタート（ＳＴＡＲＴ）信号パルスをデジタイザー１４に送る。そして、デ ジタイザー１４は、タイミング（ＴＩＭＩＮＧ）信号周波数によって決定された レートで試験対象機器１２によって発生された入力（ＩＮＰＵＴ）信号のデジタ イジングと結果的に得られたデータシーケンスの収集メモリ１８の連続的なメモ リ位置への記憶を始める。デジタイザー１４が、収集メモリ１８を一杯にしてし まったときには、停止（ＳＴＯＰ）信号をバスインタフェース回路１６４経由で コンピュータ２２に転送する。Ｋが上記のように調整されたときには、メモリ１ ８内のいずれかＮ個の連続したアドレスに記憶されたデータは、入力（ＩＮＰＵ Ｔ）信号の１サイクルを表す。このように、例えば、ユーザーは、コンピュータ ２２をプログラミングして、収集メモリ１８内のいずれかＮ個の連続したアドレ スに記憶されたデータの結果の部分をＤＳＰ分析することによって、停止（ＳＴ ＯＰ）信号に応答する。 図１２は、図１のデジタイザー１４をより詳細に図示したブロック図である。 サンプル保持回路１７０は、内部の容量を入力（ＩＮＰＵＴ）信号のレベルに充 電することによって、タイミング（ＴＩＭＩＮＧ）信号の各立ち上がり縁（また は各立ち下がり縁）において、入力（ＩＮＰＵＴ）信号の電圧をサンプリングす る。Ａ／Ｄコンバータ１７２は、サンプル電圧を監視し、そして、その電圧を表 す出力データ（ＤＡＴＡ）値を発生する。Ａ／Ｄコンバータ１７２がそのデータ （ＤＡＴＡ）出力を発生するための時間を有していたときには、シーケンサ１７ ４は、サンプル保持回路１７０が入力（ＩＮＰＵＴ）信号をサンプリングした後 で、短時間制御（ＣＯＮＴＲＯＬ）信号をパルスする。制御（ＣＯＮＴＲＯＬ） 信号はデータ（ＤＡＴＡ）値を記憶するように図１１の収集メモリ１８に命じる 。各タイミング信号パルスは、図１１のメモリ１８の現状ライトアドレス（ＡＤ ＤＲ）を発生するカウンタ１７４をクロックする。スタート（ＳＴＡＲＴ）信号 は、カウンタ１７６をリセットしてパルスをカウント開始することができるよう にする。カウンタ１７６が所定の制限（収集メモリ内のアドレスの数と同等か、 若しくは、それ未満）を受け取ったときには、カウントを停止して図１１のバス インタフェース回路１６４に転送された停止（ＳＴＯＰ）信号をアサートする。 また、 停止（ＳＴＯＰ）信号は、カウンタ１７６がリセットされてシーケンサ１７４が 制御（ＣＯＮＴＲＯＬ）信号のパルス化を止めるまでシーケンサ１７４をディス エーブルにする。よって、それ以上のデータは、スタート（ＳＴＡＲＴ）信号パ ルスがカウンタ１７６をリセットするまで、収集メモリ１８に書き込まれない。 このように、サンプリングレートを制御するタイミング（ＴＩＭＩＮＧ）信号 の周波数を自動的に調節して入力（ＩＮＰＵＴ）信号の周波数と、Ｋと得られる サンプル数とサンプルされるべき入力（ＩＮＰＵＴ）信号のサイクル数の範囲の 制約を考慮に入れたコーヒレントサンプリングを提供するデジタイジングシステ ムを明らかにすると共に記載してきた。コーヒレントサンプリングを用いた場合 、システム１０が比較的低速なレートで入力（ＩＮＰＵＴ）信号をデジタイズす るかもしれないが、生み出されたデータ（ＤＡＴＡ）シーケンスは、かなり高速 レートで入力（ＩＮＰＵＴ）信号をデジタイズすることによって生み出されたシ ーケンスと実質的に同じである。 上述の明細書は、本発明の好適な実施の形態を記載したものであるが、当業者 は、本発明から逸脱することなく、前記好適実施形態に対して様々な面で多くの 修整をすることができる。したがって、添付の請求の範囲は、本発明の真の範囲 と精神の範囲内にあるそのような全ての修整をも保護することを意図するもので ある。 請求の範囲 １．周波数Ｆ_Tの入力信号をサンプリングするための装置であって、周波数Ｆ_Tの 整数倍以外の周波数Ｆ_MCLKのマスタークロック信号を発生する手段と、レートＦ_S ＝Ｆ_MCLK／Ｋで前記入力信号の連続するＭサイクルの間にＮ回入力信号をサン プリングするためにマスタークロック信号を受信する第一の手段（ここで、Ｍと Ｎは１以上の整数）と、該第一の手段が入力信号のコーヒレントサンプリングに 最も近似するＫの適切な整数値を見つけて前記第一の手段に供給する第二の手段 とからなる装置。 ２．前記第二の手段がファレイ数列のサーチを実施することによってＫの前記適 切な値を見つけて、ＫとＭとＮのうちの少なくとも一つの計算された値が所定の 範囲内にあるＦ_T／Ｆ_MCLKに最も近似するＰ／Ｑ形式の特定のファレイ数列の項 を捜し出す（ここで、Ｋ＝Ｊ＊Ｑ／Ｑ_i、Ｍ＝Ｐ＊Ｊ、Ｎ＝Ｑ_iであり、ＰとＱは 互いに素の整数であり、Ｑ_iはＱの整数因子であり、ＪとＮは互いに素の整数で ある）ことを特徴とする請求項１に記載の装置。 ３．前記サーチがＦ_T／Ｆ_MCLKに指向した前記ファレイ数列のメディアントトラ バースサーチを含んでいることを特徴とする請求項２に記載の装置。 ４．前記第二の手段がファレイ数列のサーチを実施することによってＫの適切な 値を見つけて、ＫとＭとＮのすべてが所定の範囲内にあるＦ_T／Ｆ_MCLKに最も近 似するＰ／Ｑ形式の特定のファレイ数列の項を捜し出すことを特徴とする請求項 ２に記載の装置。 ５．周波数Ｆ_Tの入力信号をデジタル化するための装置であって、周波数Ｆ_Tの整 数倍以外の周波数Ｆ_MCLKのマスタークロック信号を発生する手段と、レートＦ_{MC LK} ／Ｋで入力信号の連続するＭサイクルの間にＮ回入力信号をサンプリングする ためにマスタークロック信号を受信（ここで、ＭとＮは１以上の整数である）し 、 各サンプルをデジタイズしてＮ項出力データシーケンスを発生する第一の手段と 、該第一の手段によって発生されたＮ項出力データシーケンスが入力信号の１サ イクルに亘って等分された時点での入力信号の大きさに最も近いデータコンテン ツを有するような、Ｋの適切な整数値を見つけて前記第一の手段に供給する第二 の手段とからなる装置。 ６．前記第二の手段がファレイ数列のサーチを実施することによってＫの前記適 切な値を見つけて、ＫとＭとＮのうちの少なくとも一つの計算された値が所定の 範囲内にあるＦ_T／Ｆ_MCLKに最も近似するＰ／Ｑ形式の特定のファレイ数列の項 を捜し出す（ここで、Ｋ＝Ｑ＊Ｊ／Ｑ_i、Ｍ＝Ｐ＊Ｊ、Ｎ＝Ｑ_iであり、ＰとＱは 互いに素の整数であり、Ｊは０以上の整数であり、Ｑ_iはＱの整数因子であり、 ＪとＮは互いに素の整数である）ことを特徴とする請求項５に記載の装置。 ７．前記サーチがＦ_T／Ｆ_MCLKに指向した前記ファレイ数列のメディアントトラ バースサーチを含んでいることを特徴とする請求項６に記載の装置。 ８．前記第二の手段がファレイ数列のサーチを実施することによってＫの適切な 値を見つけて、ＫとＭとＮのすべてが所定の範囲内にあるＦ_T／Ｆ_MCLKに最も近 似するＰ／Ｑ形式の特定のファレイ数列の項を捜し出すことを特徴とする請求項 ６に記載の装置。 ９．周波数Ｆ_MCLKの入力クロック信号に対して周波数Ｆ_Tの入力信号を周期的に サンプリングするための方法であって、 （ａ）限られたオーダーのファレイ数列をサーチして、該ファレイ数列の範囲内 でＦ_T／Ｆ_MCLKに近似するファレイ数列の数Ｐ／Ｑを見つけて選択する（ここで 、ＰとＱは互いに素の整数である）工程と、 （ｂ）Ｑの整数因子Ｑ_iを計算する工程と、 （ｃ）整数Ｋ＝Ｑ＊Ｊ／Ｑ_i（ここで、Ｊは０以上の整数である）によって入力 クロック信号を周波数分割して、周期的なタイミング信号を発生する工程と、 （ｄ）該タイミング信号によって制御されたレートで前記入力信号を連続的にサ ンプリングする工程と からなることを特徴とする方法。 １０．前記工程（ａ）が、ファレイ数列のメディアントトラバースサーチを実施 してファレイ数列の限界Ｆ_T／Ｆ_Sに隣接する二つの数を見つけるサブ工程と、前 記二つの隣接数のうちの一つを比Ｐ／Ｑとして選択するサブ工程とからなること を特徴とする請求項９に記載の方法。 １１．前記工程（ａ）が、 ファレイ数列のメディアントトラバースサーチを実施して、ファレイ数列の限 界Ｆ_T／Ｆ_Sに隣接する二つの数を見つけるサブ工程と、 整数Ｐ、Ｑ、Ｋのうちの少なくとも一つが所定の制限された範囲内にある特定 のファレイ数列の数に出くわすまで、前記二つの隣接数よりも大きな、そして、 小さなファレイ数列の数の水平方向のトラバースサーチを漸進的に実施するサブ 工程と、 前記特定のファレイ数列の数を数Ｐ／Ｑとして選択するサブ工程と からなることを特徴とする請求項９に記載の方法。 １２．周波数Ｆ_MCLKの入力クロック信号に対して周波数Ｆ_Tの入力信号をデジタ ル化するための方法であって、 （ａ）限られたオーダーのファレイ数列をサーチして、ファレイ数列の範囲内で Ｆ_T／Ｆ_MCLKに近似するファレイ数列の数Ｐ／Ｑを見つけて選択する（ここで、 ＰとＱは互いに素の整数である）工程と、 （ｂ）Ｑの整数因子Ｑ_iを計算する工程と、 （ｃ）整数Ｋ＝Ｑ＊Ｊ／Ｑ_i（ここで、Ｊは０以上の整数である）によって入力 クロック信号を周波数分割して、周期的なタイミング信号を発生する工程と、 （ｄ）該タイミング信号によって制御されたレートで前記入力信号をデジタイジ ングする工程と からなることを特徴とする方法。 【図５】【図８】【図９】【図１０】【図１２】

───────────────────────────────────────────────────── 【要約の続き】 Ｊは０以上の整数であり、Ｑ_iはＱの整数因子である） の候補値を導き出すことができるＰ／Ｑ形式の項を捜し 出す。アルゴリズムは、ＫとＭとＮの候補値が可能な範 囲内にある比Ｆ_t／ＦＭＣＬＫに最も近似する特定のフ ァレイ数列の項を捜し出す。そして、デジタイジングシ ステムは、そのＫの候補値によってマスタクロック信号 を周波数分割する。

Claims (1)

1. 【特許請求の範囲】 １．周波数Ｆ_MCLKの入力クロック信号に対して周波数Ｆ_tの入力信号をサンプリ ングするための装置であって、レートＦ_s＝Ｆ_MCLK／Ｋで入力信号の連続するＭ サイクルの間にＮ回入力信号をサンプリングするためにクロック信号を受信する 第一の手段（ここで、ＭとＮは１以上の整数）と、該第一の手段が実質的に入力 信号のコーヒレントサンプリングを行えるような、Ｋの適切な整数値を見つけて 前記第一の手段に供給する第二の手段とからなる装置。 ２．前記第二の手段がファレイ数列のサーチを実施することによってＫの前記適 切な値を見つけて、ＫとＭとＮのうちの少なくとも一つのコンピューター計算さ れた値が所定の範囲内にあるＦ_t／Ｆ_MCLKに最も近似するＰ／Ｑ形式の特定のフ ァレイ数列の項を捜し出す（ここで、Ｋ＝Ｊ＊Ｑ／_i，、Ｍ＝Ｐ＊Ｊ、Ｎ＝Ｑ_iで あり、ＰとＱは互いに素の整数であり、Ｑ_iはＱの整数因子であり、ＪとＮは互 いに素の整数である）ことを特徴とする請求項１に記載の装置。 ３．前記サーチがＦ_t／Ｆ_MCLKに向けた前記ファレイ数列のメディアントトラバ ースサーチを含んでいることを特徴とする請求項２に記載の装置。 ４．前記第二の手段がファレイ数列のサーチを実施することによってＫの適切な 値を見つけて、ＫとＭとＮのすべてが所定の範囲内にあるＦ_t／Ｆ_MCLKに最も近 似するＰ／Ｑ形式の特定のファレイ数列の項を捜し出すことを特徴とする請求項 ２に記載の装置。 ５．周波数Ｆ_MCLKの入力クロック信号に対して周波数Ｆ_tの入力信号をデジタル 化するための装置であって、レートＦ_MCLK／Ｋで入力信号の連続するＭサイクル の間にＮ回入力信号をサンプリングするためにクロック信号を受信（ここで、Ｍ とＮは１以上の整数である）し、各サンプルをデジタイズしてＮ項出力データシ ーケンスを発生する第一の手段と、該第一の手段によって発生されたＮ項出力デ ー タシーケンスが入力信号の１サイクルに亘って等分にされた時点での入力信号の 大きさを表すデータコンテンツを有するような、Ｋの適切な整数値を見つけて前 記第一の手段に供給する第二の手段とからなる装置。 ６．前記第二の手段がファレイ数列のサーチを実施することによってＫの前記適 切な値を見つけて、ＫとＭとＮのうちの少なくとも一つのコンピューター計算さ れた値が所定の範囲内にあるＦ_t／Ｆ_MCLKに最も近似するＰ／Ｑ形式の特定のフ ァレイ数列の項を捜し出す（ここで、Ｋ＝Ｑ＊Ｊ／Ｑ_i、Ｍ＝Ｐ＊Ｊ、Ｎ＝Ｑ_iで あり、ＰとＱは互いに素の整数であり、Ｊは０以上の整数であり、Ｑ_iはＱの整 数因子であり、ＪとＮは互いに素の整数である）ことを特徴とする請求項５に記 載の装置。 ７．前記サーチがＦ_t／Ｆ_MCLKに向けた前記ファレイ数列のメディアントトラバ ースサーチを含んでいることを特徴とする請求項６に記載の装置。 ８．前記第二の手段がファレイ数列のサーチを実施することによってＫの適切な 値を見つけて、ＫとＭとＮのすべてが所定の範囲内にあるＦ_t／Ｆ_MCLKに最も近 似するＰ／Ｑ形式の特定のファレイ数列の項を捜し出すことを特徴とする請求項 ６に記載の装置。 ９．周波数Ｆ_MCLKの入力クロック信号に対して周波数Ｆ_tの入力信号を周期的に サンプリングするための方法であって、 （ａ）限られたオーダーのファレイ数列をサーチして、ファレイ数列の範囲内で Ｆ_t/Ｆ_MCLKに近似するファレイ数列の数Ｐ／Ｑを見つけて選択する（ここで、Ｐ とＱは互いに素の整数である）工程と、 （ｂ）Ｑの整数因子Ｑ_iをコンビューター計算する工程と、 （ｃ）整数Ｋ＝Ｑ＊Ｊ／Ｑ_i（ここで、Ｊは０以上の整数である）によって入力 クロック信号を周波数分割して、周期的なタイミング信号を発生する工程と、 （ｄ）該タイミング信号によって制御されたレートで前記入力信号を連続的にサ ンプリングする工程と からなることを特徴とする方法。 １０．前記工程（ａ）が、ファレイ数列のメディアントトラバースサーチを実施 してファレイ数列の限界Ｆ_t／Ｆ_sに隣接する二つの数を見つけるサブ工程と、前 記二つの隣接数のうちの一つを比Ｐ／Ｑとして選択するサブ工程とからなること を特徴とする請求項９に記載の方法。 １１．前記工程（ａ）が、 ファレイ数列のメディアントトラバースサーチを実施して、ファレイ数列の限 界Ｆ_t／Ｆ_sに隣接する二つの数を見つけるサブ工程と、 整数Ｐ、Ｑ、Ｋのうちの少なくとも一つが所定の制限された範囲内にある特定 のファレイ数列の数に出くわすまで、前記二つの隣接数よりも大きな、そして、 小さなファレイ数列の数の水平方向のトラバースサーチを漸進的に実施するサブ 工程と、 前記特定のファレイ数列の数を数Ｐ／Ｑとして選択するサブ工程と からなることを特徴とする請求項９に記載の方法。 １２．周波数Ｆ_MCLKの入力クロック信号に対して周波数Ｆ_tの入力信号をデジタ ル化するための方法であって、 （ａ）限られたオーダーのファレイ数列をサーチして、ファレイ数列の範囲内で Ｆ_t／Ｆ_MCLKに近似するファレイ数列の数Ｐ／Ｑを見つけて選択する（ここで、 ＰとＱは互いに素の整数である）工程と、 （ｂ）Ｑの整数因子Ｑ_iをコンピューター計算する工程と、 （ｃ）整数Ｋ＝Ｑ＊Ｊ／Ｑ_i（ここで、Ｊは０以上の整数である）によって入力 クロック信号を周波数分割して、周期的なタイミング信号を発生する工程と、 （ｄ）該タイミング信号によって制御されたレートで前記入力信号をデジタイジ ングする工程と からなることを特徴とする方法。