JP2001522158A - 無線通信用の装置および方法 - Google Patents

無線通信用の装置および方法

Info

Publication number
JP2001522158A
JP2001522158A JP2000518451A JP2000518451A JP2001522158A JP 2001522158 A JP2001522158 A JP 2001522158A JP 2000518451 A JP2000518451 A JP 2000518451A JP 2000518451 A JP2000518451 A JP 2000518451A JP 2001522158 A JP2001522158 A JP 2001522158A
Authority
JP
Japan
Prior art keywords
filter
signal
frequency
amplitude
clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2000518451A
Other languages
English (en)
Inventor
グレナボ、ハカン
Original Assignee
テレフオンアクチーボラゲツト エル エム エリクソン(パブル)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by テレフオンアクチーボラゲツト エル エム エリクソン(パブル) filed Critical テレフオンアクチーボラゲツト エル エム エリクソン(パブル)
Publication of JP2001522158A publication Critical patent/JP2001522158A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B15/00Suppression or limitation of noise or interference
    • H04B15/02Reducing interference from electric apparatus by means located at or near the interfering apparatus
    • H04B15/04Reducing interference from electric apparatus by means located at or near the interfering apparatus the interference being caused by substantially sinusoidal oscillations, e.g. in a receiver or in a tape-recorder
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B2215/00Reducing interference at the transmission system level
    • H04B2215/064Reduction of clock or synthesizer reference frequency harmonics

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Noise Elimination (AREA)

Abstract

(57)【要約】 本発明は、少なくとも一つの周波数帯内の信号を受信する無線通信システムの受信装置で発生するクロックの高調波を抑制するための装置(100)および方法の両方に関する。この場合、上記受信装置は、ローカル・オシレータおよびデジタル・クロック制御手段を含む多数のオシレータを備える。上記受信装置(100)は、すべてのクロックの高調波周波数が、その周波数帯内に一緒に位置し、ほとんど外へ漏れないようにオシレータを相互にロックするための多数の位相ロック手段(22;23)を含む位相ロック装置(20)を備える。上記装置は、さらに、クロックの高調波をフィルタし、それによりクロックの高調波をほとんど含まない出力信号(IOUT/40)を発生するためのフィルタ装置(40)を含む。

Description

【発明の詳細な説明】
【0001】 (発明の分野) 本発明は、無線通信システムの受信装置のクロックの高調波(overton
es)を抑制するための装置および方法に関する。 本発明は、また、その内部でクロックの高調波が発生する恐れがある少なくと
も一つの周波数帯の信号を受信する無線通信システムの受信装置に関する。
【0002】 (技術的現状) 現代の無線受信機は、通常、アナログ技術およびデジタル技術を使用する。デ
ジタル信号は、特有のクロック周波数を持っていて、デジタル・クロックは、何
時でも、基本周波数の倍数の周波数を持ち、受信機自身内に漏洩する高調波を発
生する。ほとんどの場合、高調波による影響を防止するために、受信装置の高感
度の部品はシールドされる。さらに、例えば、デジタル・クロックのような高調
波源もシールドされる。しかし、今日は、集積度が高い装置を製造しなければな
らないが、このような装置の場合、広い範囲をシールドするのが、厄介でありま
たコストも高くかかる。さらに、シールドそれ自身のために、必要な高度の集積
度の装置を製造することができない。 高調波が、受信装置の帯域幅に入り込むのを防止するために、周波数計画を使
用することも周知である。受信機が限られた周波数範囲内で動作する場合には、
この方法は優れた解決方法であるが、広帯域の受信装置が必要な場合、または同
じブロックを異なる周波数用の異なる装置で再使用する場合には、周波数計画は
全然機能しない。今日では、多くの場合、同じ規格が、異なる周波数帯に適用さ
れ、無線周波数部品は交換されるので、ある構造体のデジタル部品を再利用する
ことができれば有利である。特に、二つの周波数帯が、例えば、800および1
500MHzのような二つの周波数を使用する場合には、高調波または高調波の
組合せが、受信機の帯域幅内に入らないような一組のオシレータ周波数を発見す
るのが非常に困難なので、そのような場合には、周波数計画は機能しない。
【0003】 (発明の概要) それ故、今必要なのは、オシレータおよびデジタル・クロックを含む受信装置
で発生するクロックの高調波を抑制するための装置である。さらに、必要な装置
としては、それを使用することにより、関連する構成部材を高度に集積すること
ができる装置がある。さらに、必要な装置としては、広帯域デバイスであり、ま
たは異なる周波数帯で動作する装置であり、無線通信システムの受信装置で発生
するクロックの高調波を抑制するための装置がある。 また、異なる周波数用の異なる部品で、その装置のデジタル部品を再使用する
ことができるようなクロックの高調波を抑制するための装置も必要である。 特に、信号強度が急速に変化する場合、または振幅が急速にまた広い範囲で変
化する場合に、クロックの高調波を抑制することができる装置が必要である。ま
た、特に、TDMA(時分割多元接続)システムにおいて、入力信号に発生する
信号強度の急速な変動を処理することができる装置も必要である。そのようなシ
ステムの場合、多数のユーザが、一つの同じ周波数を共有している。すなわち、
多数のユーザに、それぞれ一つのタイム・スロットが割り当てられる。 そこを通して、上記目的を達成される無線通信システムの受信装置も必要であ
るし、それにより、上記目的が達成される、無線通信システムの受信装置のクロ
ックの高調波を抑制するための方法も必要である。 それ故、すべてのクロックの高調波の周波数が、その周波数帯域内に一緒に位
置していて、ほとんど外へ漏れないように、相互間でまた基準クロックに対して
、妨害周波数を発生する恐れがあるオシレータをロックするための多数の位相ロ
ック手段を備える装置が設置される。この装置は、また、ほとんどクロックの高
調波を含まない出力信号を発生するために、上記クロックの高調波をフィルタし
て、除去するためのフィルタ装置を含む。都合のよいことに、上記フィルタ装置
は、狭帯域デジタル・フィルタを備える。信号の振幅の変動が遅い場合には、フ
ィルタ装置が、例えば、FDMA(周波数分割多元接続システム)で使用するこ
とができる高域フィルタまたは帯域消去フィルタを備えると有利である。
【0004】 他の実施形態の場合には、信号の振幅の変動が急速である場合、フィルタ装置
は、多数のフィルタ手段を備えるが、各フィルタ手段は、入力信号をフィルタす
るために、低域フィルタまたは帯域フィルタと、入力信号から(ローパス)フィ
ルタ信号を差し引くための信号加算手段とを備える。本明細書においては、入力
信号という用語は、位相ロック手段からの出力であるフィルタ装置への信号入力
を意味する。 より詳細に説明すると、フィルタ手段は、入力信号の振幅の絶対値を所与のし
きい値と比較するための比較手段を含み、信号の振幅が所与のしきい値を超えた
場合には、フィルタは作動しない。受信信号の振幅が、しきい値以下である場合
には、都合のよいことに、(ローパス)フィルタは、段階的に動作する。デジタ
ル・フィルタとして、(ローパス)フィルタを使用すれば有利である。好適な実
施形態の場合には、比較手段はヒステリシスを利用して動作する。このようにし
て、遷移(トランジション)領域内において、信号の変調により、フィルタの動
作が積分モード、保持モードとの間で、反復して切り替わるのが防止される。入
力信号の振幅が、大きくおよび/または急速に変動する場合には、信号加算手段
とローパス・フィルタとの組合使用すれば有利である。より詳細に説明すると、
無線通信システムは、その内部で多数のユーザが同じ周波数を共有し、各ユーザ
に異なるタイムスロットが割り当てられる、TDMAアクセス・システムを備え
る。 特定の実施形態の場合には、入力信号の絶対値と、あるしきい値と比較する代
わりに、個々のフィルタ手段(ハイパス・フィルタまたは帯域消去フィルタ)を
各タイムスロットに対して設置することができ、各タイムスロットで、信号に対
して一つのフィルタを割り当て、フィルタの中の一つから出力信号を選択するた
めの、すなわち、出力信号を発生するために、フィルタの中の一つを能動フィル
タとして選択するための時間制御手段が設置される。 より詳細に説明すると、位相ロック手段は、多数の位相ロック・ループ(PL
L)を備える。特定の実施形態の場合には、妨害信号が前に位置する無線受信機
とデジタル信号処理との組合せにより、ゼロ周波数に変化または変換されるもの
と考えられる。妨害信号が抑制された後で、有用な信号を必要な周波数に変換す
ることができる。特定の実施形態の場合には、システムの周波数は、第二の周波
数変換を行わなくてすむように、すなわち、上記の有用な周波数を必要な周波数
へ変換しなくてもすむように選択される。
【0005】 特定の好適な実施形態の場合には、上記装置は、デジタル特定用途向けIC(
ASIC)として実行される。 少なくとも一つの周波数帯内の信号を受信するための受信装置も設置されてい
る。上記受信装置は、従来通りに、多数のオシレータ、デジタル・クロック制御
手段、およびあるチャネルを選択し、受信信号をベースバンド、または中間周波
数に逓減変換するための混合手段を備える。本発明の場合には、受信装置は、特
に、すべての発生する妨害周波数が、その周波数帯内に一緒に位置し、ほとんど
外へ漏れないように、相互に発振手段およびデジタル・クロック制御手段をロッ
クするための多数の位相ロック・ループ(PLL)を備える。特に、狭帯域フィ
ルタは、妨害周波数をフィルタし、除去するために使用される。 特定の実施形態の場合には、上記受信装置は、TDMAシステムで使用される
が、このTDMAシステムにおいては、一つのタイムスロットが、各ユーザに割
り当てられ、また多数のユーザが、そのタイムスロット内の同じ一つの周波数を
共有する。この場合には、タイムスロット間で、信号の振幅がかなり変動する恐
れがあり、この特定の状況、またはもっと一般的に、信号の振幅が急速に、また
は広い範囲で変化する状況を処理するために、フィルタ装置は、帯域フィルタ、
特に、(信号がゼロ周波数に変換されている場合には)、低域フィルタを含むが
、これらフィルタの目的は、周波数が相互にロックされた後で、フィルタ装置へ
の入力になる受信信号をフィルタするためである。フィルタ装置は、また、入力
信号からフィルタ信号を差し引くための信号加算手段を含む。さらに、より詳細
に説明すると、フィルタ装置は、入力信号の振幅の絶対値を所与のしきい値と比
較するための比較手段を含み、信号の振幅が所与のしきい値を超えた場合に、フ
ィルタ手段が作動する。受信信号の振幅がしきい値以下である場合には、帯域フ
ィルタ(または、低域フィルタ)は、段階的に動作する。別の方法としては、ク
ロックの高調波の抑制(圧)用の装置のところで説明したように、多数の帯域フ
ィルタまたは高域フィルタを設置することができ、時間を制御するため、またク
ロック・イネーブル信号により、フィルタ手段の中の一つを能動フィルタとして
選択し、能動フィルタからの信号を出力データとして使用するための制御手段が
設置される。 本発明は、また無線通信システムの受信装置で発生または出現するクロックの
高調波を抑制するための方法である。本発明の方法は、周波数が、その周波数帯
内に一緒に位置し、良く定められてほとんど外へ漏れないように、相互に、また
は予め定めた基準クロックに対して、妨害周波数を発生する恐れがあるすべての
発振手段とデジタル・クロックとをロックするステップと、一緒に位置し、良く
確定された妨害周波数をフィルタして、除去するために、フィルタ装置を使用す
るステップとを含む。より詳細に説明すると、本発明の方法は、例えば、TDM
Aシステムのような、振幅が急速に、または広い範囲で変動する信号に適用され
る。その後で、受信および選択した信号の絶対値が取り出される。受信信号、す
なわち、その振幅の絶対値は、比較手段で、所与のしきい値と比較され、信号の
振幅が所与のしきい値よるも小さい場合には、帯域フィルタまたは低域フィルタ
が、段階的に動作し、そうでない場合には、その数値が維持される。その後で、
信号はフィルタを通過し、入力信号とフィルタした信号との間の差である出力信
号を供給するために、フィルタされた信号が、入力、すなわち、受信信号から差
し引かれる。すでに説明したように、しきい値を使用する代わりに、それぞれが
、例えば、特定のタイムスロットの信号用である多数のフィルタ手段を設置する
ことができる。その場合、フィルタは、帯域消去フィルタ(高域フィルタ)を含
む。
【0006】 (発明の詳細な説明) 本発明の場合、図5および図6を参照しながら、さらに詳細に説明するように
、すべてのオシレータ、すなわち、ローカル・オシレータおよびデジタル・クロ
ックのような、すべての発振手段は、例えば、PLLを使用して位相ロックされ
るので、すべての発生する恐れのある妨害周波数は、その周波数帯域内に封じ込
められる。妨害周波数は、例えば、狭帯域デジタル・フィルタを使用することに
より、フィルタされ、除去される。例えば、FDMA(周波数分割多元接続)シ
ステムのような信号の振幅の変動が、比較的ゆっくりとしているシステムで、上
記装置を使用する場合には、高域フィルタ、またはもっと一般的には、帯域消去
フィルタを使用することができる。
【0007】 しかし、例えば、TDMAシステムの入力信号のように、信号強度がもっと急
速に変動する場合には、帯域フィルタ、または特に低域フィルタが使用され、フ
ィルタした入力信号と、入力信号との間の差が取り出される。図1は、そのよう
なフィルタ装置30の略図である。位相ロック装置から受信した入力信号、
【外4】 は、(すなわち、オシレータおよびデジタル・クロックの周波数が、相互にロッ
クされ、妨害周波数をフィルタすることができる)帯域(低域)フィルタ33で
フィルタされる。加算手段34においては、フィルタされた信号、
【外5】 が、入力信号、
【外6】 から差し引かれる。しかし、このフィルタ装置30においては、あるしきい値が
設定されるが、そのしきい値は、フィルタ33が何時でも能動状態になっている
ほど高い数値である。以下の記述においては、妨害信号は、前に位置する無線受
信機とデジタル信号処理の組合せにより、ゼロ周波数にすでに変換されているも
のと仮定して説明を進める。用途のところですでに説明したように、このことは
、本発明の概念の適用性の効果を決して制限するものではない。何故なら、妨害
周波数を抑制した後で、有用な信号を必要な周波数に変換することができるから
である。特定の実施形態の場合には、システムで使用する周波数は、有用な信号
を変換する必要がないように選択される。(信号強度がゆっくりと変動する場合
には)、受信信号のDC成分を抑制するために、有用な信号が大きく影響を受け
ないほど低い制限周波数(しきい値周波数)を持つ高域フィルタを使用すること
ができる。上記制限周波数は、同時に、必要のない周波数成分を抑制することが
できるように、十分高いものでなければならない。 通常、三つの異なるケースがある。すでに説明した第一のケースの場合には、
妨害周波数はすでにゼロ周波数(および有用な信号の周波数)になっている。こ
の場合、低域フィルタが使用され、妨害信号は、有用な信号から差し引かれる。 第二のケースの場合には、有用な信号の中心周波数はゼロではなく、妨害周波
数がゼロになるように変換が行われる。この場合には、上記低域フィルタを使用
することができるが、妨害周波数がすでに差し引かれている場合には、信号をゼ
ロに変換しなければならない。 最後に、有用な周波数の中心周波数を、妨害周波数にではなく、ほぼゼロにす
ることができる。この場合には、妨害周波数を取り出すために、帯域フィルタを
使用することができる。その後で、妨害周波数は、任意の都合のよい方法で、信
号から差し引かれる。
【0008】 TDMAシステムの場合には、異なるユーザ間の受信信号強度の変動は、大き
く変動する場合がある。このことは、信号強度が強いレベルから弱いレベルへと
変動した場合、強い信号レベルからの残りの差し引き分は、弱い信号レベルの受
信が開始する前に、フェードアウトする時間的余裕がないことを意味する。その
ため、弱い強度の信号の受信は難しくなるか、または受信不能になる。このこと
については、図2aおよび図2bを参照しながら、以下にさらに詳細に説明する
。図2aは、(各ユーザには特定のタイムスロットが割り当てられている)、あ
るタイムスロットの信号強度が強く、他方のタイムスロットの信号強度が弱い場
合の略図である。この図は、搬送周波数当りに、三つのタイムスロットTS1、
TS2およびTS3を持つ一つのTDMAフレームを含む、入力信号、
【外7】 の略図である。この場合、タイムスロット1の信号強度が強い。その後で、低域
フィルタでフィルタされた信号、
【外8】 は、図2bに示すような形になる。そのレベルが、ノイズの低いレベルより十分
低くない場合には、タイムスロット1の信号の残りの部分は、タイムスロット2
を妨害する。強い信号に対してはこのフレームが作動しないので、残り妨害成分
は、あまり強くなることはできない。例えば、しきい値がノイズ・レベルより2
0dB高い場合で、フィルタで信号が30dB抑制された場合には、妨害信号は
除去され、その場合、「一番後ろ(tail)の部分」はノイズ・レベルより、
約10dB低く、例えば、タイムスロット2からの信号のような、弱い信号を妨
害しない。
【0009】 図3は、低い周波数信号成分を抑制するための装置を示す。例えば、振幅が急
速に変動するTDMAシステムの入力信号のような、入力信号、
【外9】 が、(位相ロック装置から)供給される。上記の入力信号、
【外10】 の振幅の絶対値を取り出すための手段41が設置されている。入力信号は、リア
ルな信号でも、または複合信号でもよい。入力信号が複合信号である場合には、
直角分
【数1】 の絶対値を積分することにより、上記絶対値の近似値が得られる。比較手段42
においては、絶対値が所与のしきい値と比較される。信号の上記絶対値が、しき
い値以下である場合には、低域フィルタ43が段階的に動作し、絶対値がしきい
値以上である場合には、前の数値が維持される。加算手段44においては、入力
信号低域、
【外11】 から低域フィルタでフィルタされた信号、
【外12】 が差し引かれ、出力信号、
【外13】 が供給される。低域フィルタ43からの信号出力は、全振幅が小さく、そのため
強力な入力信号が、フィルタのすべての残留物を、依然として発生できないでい
る上記フィルタで、長い時定数を使用することができる場合だけ影響を受ける。 好適な実施形態の場合には、比較手段42は、ヒステリシスを使用する。その
後で、遷移領域内において、信号の変調により、フィルタが、積分状態と保持状
態との間を交互に反復し切り替えられるのが防止される。 低域フィルタの帯域幅は、有用な信号に対しては、無視することができる程度
の影響しか与えない程度に十分狭いが、システムのオシレータの位相ノイズのた
めに、ある帯域幅を持つ妨害信号を抑制することができるだけの十分な広さを持
つように選択される。 図3の装置の場合には、妨害信号は、通常、漏洩信号の性質を持っていて、信
号の使用可能な帯域幅と比較すると狭い帯域幅を持っているものと仮定する。 図4は、図3類似のフィルタ装置50であるが、自動利得制御(AGC)を行
っているフィルタ装置である。
【0010】 通常、それに対して、高調波または高調波の組合せが、受信機の帯域幅内に入
るような、一組のオシレータ周波数を発見するのは難しい。800MHzおよび
1500MHzの周波数帯の両方が、考慮の対象になるのは、特殊なケースであ
る。PDC(パシフィック・デジタル・セルラー)規格の通信システムのような
25kHzのチャネル分離が行われるものと仮定する。25kHzの倍数である
4.2MHzのサンプリング周波数を使用する場合には、サンプリング・クロッ
クからの高調波は、何時でもゼロ周波数に変換される。ローカル・オシレータお
よび送信オシレータが、同様に、25kHzの倍数にロックされている場合には
、すべての混合周波数は、ゼロ周波数に変換される。低い遮断周波数を持つ高域
フィルタの場合には、上記成分を抑制することができる。サンプリング・クロッ
クとローカル・オシレータに対して、同じ基準周波数を使用する場合には、フィ
ルタは、漏洩信号または妨害信号の帯域幅だけで決まる遮断周波数を持つことが
できる。しかし、第一のローカル・オシレータからの基準周波数、およびサンプ
リング周波数が、異なるソースからのものであるので、ゼロでない帯域幅が必要
になる。本発明の場合には、それに対して、有用な信号が全然シフトしないよう
に、遮断周波数が十分低い、再帰フィルタを使用することができる。(もちろん
、他のタイプのフィルタも使用することができる。)システムが、上記のように
、TDMAをベースとするシステムである場合には、隣接するタイムスロットの
間の信号の振幅の差が、非常に大きくなる場合があり、強い信号から感度レベル
に近い弱い信号への切り替えが起こる場合があり、その場合、DCの抑制を使用
しようとして、信号出力を分裂するために、I/Q面の信号の分布が不完全であ
るために残留効果が起こる。図4の実施形態の場合には、自動利得制御(AGC
)が使用され、そのため、フィルタのDCレベルが変動する場合がある。この場
合、フィルタ装置50は、また、信号の絶対値を取り出すための手段51と、比
較手段52と、低域フィルタ53と、入力信号、
【外14】 と、低域フィルタでフィルタされた信号、
【外15】 との間の差を取り出す加算手段54とを備える。信号レベルの絶対値が、あるし
きい値以下である場合だけ、低域フィルタ53は作動する。このようにして、強
い信号は、フィルタに残留物を全然残さない。自動利得制御が(最大利得ではな
い利得で)作動している場合には、この特定の実施形態の場合、フィルタは全然
使用されずに、それにより、フィルタが「接続され/切り放される」スイッチ5
5、56が使用される。この実施形態は、図3の実施形態とほぼ同じものであり
、AGCがどのようにして行われるのか、またAGCが、処理しなければならな
い他の妨害を引き起こす場合があることを単に説明するためだけのものである。
自動利得制御(AGC)を使用する場合には、例えば、利得が制御された場合、
そのことは、通常、信号が非常に強力であり、図に示すように、スイッチにより
、フィルタ機能を切り離さなければならないことを意味する。
【0011】 図5は、位相ロック・ループ(PLL)10の簡単なブロック図である。この
場合には、すでに説明したように、多数のPLLを位相ロック装置で実行するこ
とができる。タイムベース、すなわち、基準周波数を供給する信号、IREFは、 分割手段12で、ファクタNに分割される。周波数、fOUTを持つ(ロックされ る)VCO信号は、分割手段13で、ファクタMにより分割される。位相検出装
置14は、二つの分割信号の間の位相差に比例する幅を持つパルスを含む出力信
号を供給する。その後で、上記信号は、ループ・フィルタ15によりフィルタさ
れ、位相エラーに比例するループ・フィードバックからの信号のエラーを最も少
くするために、制御信号としてVCOにフィードバックされる。その後で、出力
信号、fOUTは、
【数2】 のように、入力信号、IREFに対して固定される。MおよびNを変化させること によって、fOUTを制御し、例えば、チャネルを設定するために使用することが できる。しかし、このPLL10は、使用することができるPLLの簡単な一例
にしか過ぎない。もちろん、多くの他の種類のPLLも使用することができる。
【0012】 図6は、図3のところで説明したように、基準オシレータ21に対して、また
相互に対して、またフィルタ装置40に対して、発振手段およびデジタルクロッ
ク制御手段をロックするための二つの位相ロック手段22、23を含む、ロック
装置20を備える本発明の装置100である。基準オシレータ21は、基準周波
数、
【外16】 を含む入力信号を発生する。チャネル選択は、f23=fRXに設定することにより
行われる。この場合、f22は、ローカル・オシレータ23の周波数であり、fRX は、入力信号、IRXの周波数である。その後で、信号は、ミキサ25でゼロ周波
数に変換される。RF−フィルタ24は、従来の方法で、受信装置で実行される
。Δfは、二つに分割された入力信号、IRXの帯域幅である。あるチャネルの場
合には、fRX−Δf<kxf22<fRX+Δfである。最も簡単なケースは、kx
22=fRX(=f23)である。この周波数を持つこの妨害信号も、混合され、ゼ
ロ周波数に変換される。PLL1 22が、PLL2 23と同じ基準周波数に
ロックされていない場合には、kxf22は、(通常、約100である)あるpp
mの許容範囲を持つ、fRXとほぼ同じであった。本発明のロック方法を使用する
ことにより、f22およびf23は相互にロックされ、そのため、図3のところで説
明したように、フィルタ装置40によりフィルタを行うことができる。フィルタ
については、これ以上説明しない。 しかし、受信装置は、通常、数個のフィルタ、ミキサ、アンプ等を備えている
ことは明らかであるが、それについてはこれ以上説明しない。何故なら、当業者
であれば受信装置の組立方法は周知のものであるからである。
【0013】 図7は、フィルタ装置60の他の実施形態である。すべてのオシレータは、例
えば、図6のところで説明したように、従来の方法で、相互に(または、基準周
波数に)ロックされているものと仮定する。この装置は、また、TDMAをベー
スとするシステム、またはもっと一般的には、入力信号の振幅が、大きく、また
は急速に変動するシステムの受信装置にも適用することができる。しかし、この
場合、その内部で、8人のユーザが、各ユーザに割り当てられている同じ周波数
、一つのタイムスロットを共有する、GSMで使用するのは、TDMAをベース
とするシステムであると仮定する。例えば、ADCまたはPDC(米国デジタル
・セルラーまたは太平洋デジタル・セルラー通信システム)においては、八つの
タイムスロットの代わりに、TDMAフレームで三つのタイムスロットが使用さ
れる。装置60においては、八つの各タイムスロットに対して、一つの高域(ま
たは帯域消去)フィルタ61−68が使用される。この場合、しきい値を設定す
る必要はない。その代わり、制御手段69Aで制御を行うために、タイムベース
が使用される。各フィルタ61−68のクロック制御を制御することにより、例
えば、それぞれ、一つの特定の割り当てられたタイムスロットの信号を各フィル
タがチェックするようにすることができる。制御手段69Aにより、フィルタの
中の一つを動作させることもできるし、選択することもできるが、図に示す実施
形態の場合には、上記フィルタは、第二のフィルタ手段62である。出力データ
として、選択したフィルタ62からの信号、
【外17】 が、マルチプレクサ69Bから供給される。この装置の機能のために、タイムス
ロットの制限は、十分な精度で予想することができると仮定する。図7は、例え
ば、GSMシステムで使用される、八つのタイムスロットに対応する八つのフィ
ルタ手段を示すが、これは、説明するための単に例示としてのものに過ぎない。 受信装置60で受信した入力信号、
【外18】 は、例えば、図6のところで説明した、ロック装置からの信号出力である。
【0014】 図8は、ある特定の実施形態の簡単なフローチャートである。第一のステップ
において、すべてのオシレータおよびデジタル・クロックは、相互に、また(本
来、相互にロックされることを意味する)基準周波数110に対してロックされ
る。この場合の、すべてという用語は、妨害周波数またはクロックの高調波を発
生する恐れがある、すべてのオシレータ/デジタル・クロックを意味する。この
ようなロックについては、そんなに詳細には説明しない。何故なら、このような
ロックは、種々の方法で行うことができるからである。重要なことは、同じ目的
のために使用される周知の装置のような、自由発振オシレータの代わりに、例え
ば、PLLを使用して、実際に、ロックが行われることである。上記自由発振オ
シレータは、妨害周波数を全然フィルタすることができない。その後で、本発明
に従って、本明細書に記載する装置の中のどれかを使用して、フィルタが行われ
る。それ故、ロックされた信号は、フィルタ装置で受信される(ステップ120
)。図に示す実施形態の場合には、このフローチャートに示すように、予め定め
たしきい値が使用される。その後で、信号の振幅の絶対値が、用途のところで説
明したように計算され(ステップ130)、その後で、この信号の振幅の絶対値
が、比較手段で、所与のしきい値と比較される(ステップ140)。上記振幅の
絶対値が、上記しきい値を超えている場合には(ステップ150)、フィルタの
数値は維持される(ステップ160)。一方、信号の振幅の絶対値が、しきい値
以下である場合には、フィルタは段階的に動作する(ステップ151)。その後 で、信号は、低域フィルタを通過し(ステップ170)、加算手段に送られ、そ
こで低域フィルタでフィルタされた信号が、受信信号から差し引かれる(ステッ
プ180)。その後で、このようにして得られた信号は、取り出される(ステッ
プ190)。もちろん、用途のところですでに説明したように、もっと一般的に
は、帯域フィルタが使用される。
【0015】 本発明は、図に示す実施形態により制限されるものではなく、添付の特許請求
の範囲から逸脱することなしに、多くの方法で変更することができることをハッ
キリと理解されたい。より詳細に説明すると、分配周波数をフィルタするために
、異なるフィルタ装置を異なる位相ロック装置と組合せることができる。
【図面の簡単な説明】
添付の図面を参照しながら、以上に本発明についてさらに詳細に説明するが、
この説明は本発明を制限するものではない。
【図1】 入力信号の振幅がゆっくりと変動する、本発明の第一の実施形態のフィルタ装
置の略図である。
【図2a】 信号強度が急速に変動する入力信号である。
【図2b】 図1の実施形態の装置を使用する場合の、図2aに示すような入力信号に対す
る出力信号である。
【図3】 信号強度が急速に変動する入力信号に対する、本発明のフィルタ装置の他の実
施形態である。
【図4】 自動利得制御が行われる、図3類似の一実施形態である。
【図5】 位相ロック・ループ(PLL)上の一実施形態である。
【図6】 二つの位相ロック・ループを備える、本発明の位相ロック装置である。
【図7】 TDMAシステムの各タイムスロットに対して一つずつ、多数のフィルタを使
用するフィルタ装置の他の実施形態である。
【図8】 本発明の一実施形態のクロックの高調波の抑制を示す簡単なフローチャートで
ある。
───────────────────────────────────────────────────── フロントページの続き (81)指定国 EP(AT,BE,CH,CY, DE,DK,ES,FI,FR,GB,GR,IE,I T,LU,MC,NL,PT,SE),OA(BF,BJ ,CF,CG,CI,CM,GA,GN,GW,ML, MR,NE,SN,TD,TG),AP(GH,GM,K E,LS,MW,SD,SZ,UG,ZW),EA(AM ,AZ,BY,KG,KZ,MD,RU,TJ,TM) ,AL,AM,AT,AU,AZ,BA,BB,BG, BR,BY,CA,CH,CN,CU,CZ,DE,D K,EE,ES,FI,GB,GD,GE,GH,GM ,HR,HU,ID,IL,IS,JP,KE,KG, KP,KR,KZ,LC,LK,LR,LS,LT,L U,LV,MD,MG,MK,MN,MW,MX,NO ,NZ,PL,PT,RO,RU,SD,SE,SG, SI,SK,SL,TJ,TM,TR,TT,UA,U G,UZ,VN,YU,ZW

Claims (22)

    【特許請求の範囲】
  1. 【請求項1】 少なくとも一つの周波数帯域内の信号を受信するための無線
    通信システムの受信装置内に発生するクロックの高調波を抑圧する装置(100
    )であって、前記受信装置はローカル・オシレータおよびデジタル・クロック手
    段を含む多数のオシレータを備え、前記抑圧装置(100)は、 すべてのクロックの高調波が、その周波数帯域内に一緒に位置して良く定めら
    れるように、互に対してオシレータをロックするための多数の位相ロック手段(
    10;20)と、前記クロックの高調波をフィルタし、それによりクロックの高
    調波をほとんど含まない出力信号、 【外1】 を発生するためのフィルタ装置(30;40;50;60)とを含む位相ロック
    装置を備えることを特徴とする抑圧装置。
  2. 【請求項2】 請求項1に記載の装置において、 前記受信信号の振幅の変動が、ゆっくりしていることと、フィルタ装置(30
    ;40;50;60)が、少なくとも一つの帯域消去フィルタ、または高域フィ
    ルタを備えることとを特徴とする抑圧装置。
  3. 【請求項3】 請求項1に記載の装置において、 受信信号の振幅の変化が急速であることと、前記フィルタ装置が、それぞれが
    、前記受信信号をフィルタするための少なくとも一つの帯域フィルタまたは低域
    フィルタ(33;43;53)と、前記受信信号から前記フィルタ信号を差し引
    くための信号加算手段(34;44;54)とを備える多数のフィルタ手段を備
    えることを特徴とする抑圧装置。
  4. 【請求項4】 請求項3に記載の装置において、 前記フィルタ手段が、前記受信信号の振幅の絶対値を所与のしきい値(THR
    )と比較するための比較手段(42;52)を含むことと、信号の振幅が前記の
    所与のしきい値を超えた場合には、前記フィルタが作動しないこととを特徴とす
    る抑圧装置。
  5. 【請求項5】 請求項4に記載の装置において、 前記帯域フィルタ、特に、前記受信信号が、前記しきい値以下である場合に、
    前記低域フィルタ(33;43;53)が、段階的に動作することを特徴とする
    抑圧装置。
  6. 【請求項6】 請求項2乃至請求項5の何れか1項に記載の装置において、 前記フィルタ装置が、一つまたは複数のデジタル・フィルタを備えることを特
    徴とする抑圧装置。
  7. 【請求項7】 請求項4乃至請求項6の何れか1項に記載の装置において、 前記比較手段(42;52)が、ヒステリシスを使用して動作することを特徴
    とする抑圧装置。
  8. 【請求項8】 請求項3乃至請求項7の何れか1項に記載の装置において、
    前記受信信号の振幅が大きくおよび/または急速に変動することを特徴とする抑
    圧装置。
  9. 【請求項9】 請求項8に記載の装置において、 前記無線通信システムが、その内部において、多数のユーザが、同じ周波数を
    共有していて、各ユーザに異なるタイムスロットが割り当てられるTDMAアク
    セス・システムを備えることを特徴とする抑圧装置。
  10. 【請求項10】 請求項3に記載の装置において、 前記無線通信システムが、その内部において、多数のユーザが同じ周波数を共
    有していて、各ユーザに異なるタイムスロットが割り当てられるTDMAアクセ
    ス・システムを備えることと、個々のフィルタ手段(61、...、68)が各
    タイムスロットに対して設置されていることと、一つのタイムスロットにおける
    信号に対して一つのフィルタを夫れ夫れのタイムスロットに割り当て、前記フィ
    ルタ(62)の中の一つを作動させることにより前記フィルタ(62)の中の一
    つから出力信号 【外2】 を選択するための時間制御手段(69A)が設置されていることとを特徴とする
    抑圧装置。
  11. 【請求項11】 前記請求項の何れか1項に記載の装置において、 各位相ロック手段が、位相ロック・ループ(PLL)を備えることと、前記ロ
    ーカル・オシレータが、電圧制御オシレータ(VCO)を備えることとを特徴と
    する装置。
  12. 【請求項12】 請求項9または請求項10または請求項11に記載の装置
    において、 さらに、前記受信信号をゼロ周波数に変換するための周波数変換手段を備える
    ことを特徴とする抑圧装置。
  13. 【請求項13】 請求項2に記載の装置において、 前記無線通信システムが、CDMAアクセス・システムまたはFDMAアクセ
    ス・システムを備えることを特徴とする抑圧装置。
  14. 【請求項14】 前記請求項の何れか1項に記載の装置において、 その装置が、デジタル特定用途向けIC(ASIC)として実行されることを
    特徴とする抑圧装置。
  15. 【請求項15】 前記請求項の何れか1項に記載の装置において、 前記出力信号を必要な周波数に変換するための第二の変換手段が設置されてい
    ることを特徴とする抑圧装置。
  16. 【請求項16】 少なくとも一つの周波数帯域内の信号を受信するための無
    線通信システムの受信機装置であって、あるチャネルを選択して、受信し選択し
    た信号をベースバンドまたは中間周波数に変換するために、発振手段、デジタル
    ・クロック手段、および混合手段とを備え、さらに、 すべての発生する妨害周波数が、一緒に位置して良く定められるように、前記
    発振手段および前記デジタル・クロック手段を相互にロックするための多数の位
    相ロック手段(10;20)と、 妨害周波数をフィルタするためのフィルタ装置(30;40;50;60)と
    を備えることを特徴とする受信装置。
  17. 【請求項17】 請求項16に記載の受信装置において、 前記信号の振幅が、タイムスロット毎にかなり変動することができるように、
    多数のユーザが同じ周波数を共有し、一つのタイムスロットが各ユーザに割り当
    てられる(TDMA)ことと、前記フィルタ装置が、受信信号をフィルタするた
    めに、少なくとも一つの帯域フィルタ、特に、低域フィルタ(33;43;53
    )と、前記受信信号から前記フィルタ信号を差し引くための信号加算手段(34
    ;44;54)を備えることとを特徴とする受信装置。
  18. 【請求項18】 請求項17に記載の受信装置において、 前記フィルタ装置が、前記受信信号の振幅の絶対値を所与のしきい値と比較す
    るための比較手段(42;52)を含むことと、前記信号振幅のが、前記の所与
    のしきい値を超えている場合、前記フィルタが作動しないことを特徴とする受信
    装置。
  19. 【請求項19】 請求項18に記載の受信装置において、 前記受信信号の振幅が、前記しきい値以下である場合に、前記低域フィルタが
    、段階的に動作することを特徴とする受信装置。
  20. 【請求項20】 多数の受信装置を含む無線通信システムの受信装置で、発
    振手段またはデジタル・クロックにより発生されるクロックの高調波を抑圧する
    方法であって、 前記周波数が、同じ場所に位置し、外へ漏れないように、妨害周波数を発生す
    ることができる、すべての発振手段およびデジタル・クロックを、相互に、また
    は予め定めたら基準クロックにロックするステップと、 前記の同じ場所に位置して良く設定された妨害周波数をフィルタするためのフ
    ィルタ装置(30;40;50;60)を使用するステップとを含むことを特徴
    とする方法。
  21. 【請求項21】 TDMAアクセス・システムが使用され、多数のユーザに
    、一つの同じ周波数帯域(搬送周波数)の異なるタイムスロットが割り当てられ
    る、請求項20に記載の方法において、 受信し、選択した信号の絶対値を取り出すステップと、 前記受信信号を所与のしきい値と比較するステップと、 前記信号の振幅が、前記所与のしきい値より小さい場合に、帯域フィルタまた
    は低域フィルタ(33;43;53)を段階的に動作し、そうでない場合には、
    前記数値を維持するステップと、 前記信号をフィルタするステップと、 出力信号を供給するために、前記入力信号から前記フィルタ信号を差し引くス
    テップとを特徴とする方法。
  22. 【請求項22】 多数のユーザに、一つの同じ周波数帯域の異なるタイムス
    ロットが割り当てられる、TDMAシステムで使用するための、請求項20に記
    載の方法において、 前記フィルタ装置において、各タイムスロットに、一つの高域フィルタまたは
    帯域消去フィルタ(61、...、68)を割り当てるステップと、 それが割り当てられるそのタイムスロットにおいてだけ、各フィルタが、前記
    信号を作動するように、前記フィルタをクロック制御するステップと、 制御手段(69A)を使用して、前記フィルタの中の一つのを作動するステッ
    プと、 前記の作動したフィルタ(62)から出力信号 【外3】 を供給するステップとを含むことを特徴とする方法。
JP2000518451A 1997-10-29 1998-10-27 無線通信用の装置および方法 Withdrawn JP2001522158A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
SE9703944A SE9703944L (sv) 1997-10-29 1997-10-29 Anordning och förfarande avseende radiokommunikation
SE9703944-0 1997-10-29
PCT/SE1998/001935 WO1999022456A2 (en) 1997-10-29 1998-10-27 Arrangement and method relating to radio communication

Publications (1)

Publication Number Publication Date
JP2001522158A true JP2001522158A (ja) 2001-11-13

Family

ID=20408782

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000518451A Withdrawn JP2001522158A (ja) 1997-10-29 1998-10-27 無線通信用の装置および方法

Country Status (6)

Country Link
EP (1) EP1032979A2 (ja)
JP (1) JP2001522158A (ja)
CN (1) CN1283335A (ja)
AU (1) AU9771498A (ja)
SE (1) SE9703944L (ja)
WO (1) WO1999022456A2 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6804497B2 (en) 2001-01-12 2004-10-12 Silicon Laboratories, Inc. Partitioned radio-frequency apparatus and associated methods
US6970717B2 (en) * 2001-01-12 2005-11-29 Silicon Laboratories Inc. Digital architecture for radio-frequency apparatus and associated methods
US7024221B2 (en) 2001-01-12 2006-04-04 Silicon Laboratories Inc. Notch filter for DC offset reduction in radio-frequency apparatus and associated methods
EP1350331A2 (en) * 2001-01-12 2003-10-08 Silicon Laboratories, Inc. Digital interface in radio-frequency apparatus and associated methods
US7031683B2 (en) 2001-01-12 2006-04-18 Silicon Laboratories Inc. Apparatus and methods for calibrating signal-processing circuitry
US7158574B2 (en) 2001-01-12 2007-01-02 Silicon Laboratories Inc. Digital interface in radio-frequency apparatus and associated methods
US7177610B2 (en) 2001-01-12 2007-02-13 Silicon Laboratories Inc. Calibrated low-noise current and voltage references and associated methods
US7138858B2 (en) 2001-01-12 2006-11-21 Silicon Laboratories, Inc. Apparatus and methods for output buffer circuitry with constant output power in radio-frequency circuitry
US7035611B2 (en) 2001-01-12 2006-04-25 Silicon Laboratories Inc. Apparatus and method for front-end circuitry in radio-frequency apparatus
AU2003220281A1 (en) 2002-03-15 2003-09-29 Silicon Laboratories Inc. Radio-frequency apparatus and associated methods
EP1675286A1 (en) * 2004-12-22 2006-06-28 Siemens Aktiengesellschaft Interference rejection in a receiver
US8489040B2 (en) 2010-02-18 2013-07-16 Telefonaktiebolaget L M Ericsson (Publ) Double clipped RF clock generation with spurious tone cancellation
EP2600544B1 (en) * 2011-11-30 2014-10-15 Telefonaktiebolaget L M Ericsson (publ) Technique for crosstalk reduction
CN105306080B (zh) * 2015-11-30 2017-08-25 上海航天测控通信研究所 一种x频段星载锁相接收机

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1995031860A1 (en) * 1993-09-13 1995-11-23 Analog Devices, Inc. Digital-to-digital conversion using nonuniform sample rates

Also Published As

Publication number Publication date
SE9703944D0 (sv) 1997-10-29
EP1032979A2 (en) 2000-09-06
SE9703944L (sv) 1999-04-30
CN1283335A (zh) 2001-02-07
AU9771498A (en) 1999-05-17
WO1999022456A2 (en) 1999-05-06
WO1999022456A3 (en) 1999-07-15

Similar Documents

Publication Publication Date Title
US7250823B2 (en) Direct digital synthesis (DDS) phase locked loop (PLL) frequency synthesizer and associated methods
EP0644657B1 (en) Phase-locked oscillator circuit
US6163684A (en) Broadband frequency synthesizer
EP2873152B1 (en) Ultra low phase noise signal source
JP2001522158A (ja) 無線通信用の装置および方法
EP0856946A3 (en) Phase-locked loop circuit and radio communication apparatus using the same
EP0196697A1 (en) AM receiver
US5019785A (en) Frequency synthesizing device
US20110096864A1 (en) Programmable digital clock control scheme to minimize spur effect on a receiver
US8280330B2 (en) Crystal-less clock generation for radio frequency receivers
US4977613A (en) Fine tuning frequency synthesizer with feedback loop for frequency control systems
EP0936742A1 (en) A system for phase-locking a clock to a digital audio signal embedded in a digital video signal
EP0244571B1 (en) Low phase noise rf synthesizer
EP0456099B1 (en) On channel agile FM demodulator
US20010038317A1 (en) PLL-tuning system
CA2127828C (en) Radio receiver
EP1195009A1 (en) An arrangement in an electronics system
US5221911A (en) Receiver having pll frequency synthesizer with rc loop filter
US9225350B1 (en) Low noise frequency source
US20040023625A1 (en) Frequency synthesizer and a method for synthesizing a frequency
US5432855A (en) Stereo and dual audio signal identifying system
JP3567779B2 (ja) シンセサイザ及び基準信号生成回路
GB2317280A (en) Bandwidth adjustment in phase locked loops
KR101865323B1 (ko) 피아 식별기의 주파수 합성 방법
KR101865324B1 (ko) 피아 식별기의 주파수 합성 장치

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20060110