JP2001501758A - 連続するメモリのバッファを獲得し、ページテーブルを構築する方法 - Google Patents

Abstract

(57)【要約】 コンピュータシステムにおいて、周辺グラフィックデバイス（ＰＧＤ）はグラフィックバッファ（ＧＢ）にアクセスする。その際、ＧＢの物理ページは連続、或いは不連続であり得る。所定のサイズ及びハンドルのＧＢにメモリを割り当てるようにリクエストを受けとる。サイズパラメータ内におけるページ数は、コンピュータシステムによって使用されるページサイズ及び必要とされるバッファサイズに基づいて判断される。第１のメモリブロックがＧＢを記憶するために割り当てられ、且つスワップされることを防ぐためにロックされる。ＣＰＵページテーブル（ＣＰＵ／ＰＴ）の開始仮想アドレスがアクセスされ、ユーザアプリケーションによるＣＰＵ／ＰＴの進行を許可するために開始論理アドレスにマッピングされる。ＰＧＤによってアクセス可能なグラフィックデバイスページテーブル（ＧＤＰＴ）を構築するために第２のメモリブロックが割り当てられる。ＧＢのページそれぞれの論理アドレスは連続してアクセスされ、ＧＢのページそれぞれの対応する物理アドレスがＣＰＵ／ＰＴから判断される。ＧＢのページそれぞれの論理アドレス及び物理アドレスはＧＤＰＴに記億される。ＧＢの物理ページの全てが連続する場合、ＧＢの論理アドレス及び物理アドレスはユーザハンドルによって指標化されるデータベースに記憶される。そうでない場合、ＧＤＰＴの開始アドレスがユーザハンドルによって指標化されるデータベースに記憶される。ＧＢの物理ページの全てが連続していることを条件に、ＰＧＤはＧＢの開始物理アドレスによってＧＢにアクセスする。そうでない場合、ＧＢの不連続物理ページにアクセスするためにＰＧＤはＧＤＰＴを使用する。

Description

【発明の詳細な説明】 連続するメモリのバッファを獲得し、ページテーブルを構築する方法 発明の分野 本発明はコンピュータ制御のグラフィックディスプレイシステムの分野に関す る。具体的には、本発明は（１）グラフィックバッファが物理メモリ空間内にお いて連続するかどうかを判断し、（２）グラフィックデバイスページテーブルを 構築し、よって、グラフィックバッファのページが物理メモリ空間内において連 続しない場合は周辺グラフィックデバイスがグラフィックバッファのページを読 むことが可能となる、方法に関する。 発明の背景 一般的に、周辺デバイス（例えば、周辺グラフィックデバイス）を有するコン ピュータシステムにおいて、周辺デバイスはシステムの物理メモリ部へのアクセ スのみを許可されており、仮想では物理メモリマッピングリソースへのアクセス は許可されていない。したがって、周辺デバイスは物理メモリ空間内で連続しな いコンピュータシステムのメモリブロックへは、容易にアクセスすることができ ない。典型的な周辺デバイスは、ベース物理メモリアドレスを使用することによ って、ホストコンピュータシステム内に記憶されているメモリブロックにアクセ スするように設計されている。周辺デバイスによってアクセスされようとしてい るメモリブロックが物理メモリ空間内で連続していない場合、そのメモリブロッ クにアクセスするにはメモリブロックの単なるベース物理アドレスのみでは十分 ではない。 メモリ管理システムがホストコンピュータシステム内で動作状態にある場合、 ページングが動作状態にあり得、その場合、メモリブロックは物理メモリ空間内 で不連続であり得る。ページングは、プログラムまたはデータをページと呼ばれ る固定長のブロックに分割する記憶領域割り当て技術（storage allocatIon tec hnIque）であり、主記憶はページフレームと呼ばれる同一長のブロックに分割さ れる。ページフレームは物理メモリの固定された領域を含む。ページはページフ レームに記憶されるが、必ずしも連続した状態ではない。ページングスキームに おいて、必要とされれば、データのページは主記憶装置及び補助記憶装置の間で スワップされる。ページングは、補助記憶装置が主記憶装置の１部であるかのよ うにアドレス指定され得るので、仮想メモリを許可する。ユーザプログラムとデ ータの一部は補助記憶装置に配置され、オペレーティングシステムは必要に応じ てそれらを主記憶装置の外部と内部で自動的にスワップする。ページングを特徴 とするメモリ管理システムもページテーブルを採用する。ページテーブルは各論 理ページアドレスについて物理アドレスを提供するメモリマップである。周辺デ バイスは一般的にページテーブルを含むメモリマップにアクセスする機能を有し ない。 ページングを特徴とするメモリ管理システムはＤＯＳベースの保護モードエク ステンダであるＥＭＭ３８６．ＥＸＥを含み、且つ種々の他の保護モードオペレ ーティングシステムを含む。インテル８０３８６マイクロプロセッサの仮想メモ リシステムは、例えば、ページング及びセグメンテーションの双方を含む。セグ メンテーションは主メモリをセグメントごとに分割する、メモリ管理技術である 。主メモリに現在存在していないセグメントが要求された場合、全セグメントが 二次メモリから転送される。セグメントに割当てられた物理アドレスはメモリマ ップ内に維持される。セグメンテーション及びページングの双方が使用される場 合、プログラムによって発生するあらゆるメモリアドレスは下記関係（１）に定 義される２段階翻訳プロセスを通過する。 仮想アドレス１． −→ 論理アドレスＮ −→ 物理アドレスＰ （１） セグメンテーション無しの場合、Ｌ＝Ｎである。ページング無しの場合、Ｎ＝ Ｐである。セグメンテーション及びページングユニットは双方とも、アドレス翻 訳に必要な種々のメモリマップの動作状態にある部分を記憶する高速キャッシュ メモリを含む。インテル８０３８６マイクロプロセッサに使用されるページサイ ズは４キロバイトである。 典型的な周辺グラフィックデバイスはベース物理メモリアドレスを使用して、 物理メモリ空間内で連続しているメモリブロックにアクセスする。グラフィック データのブロックサイズが典型的に１ページを越えないことから、１ページより 多いページを含むメモリバッファへのアクセスを周辺グラフィックデバイスが典 型的には要求しなかったので、本方法論は過去において十分であった。しかし、 現在、サイズが１ページを越すグラフィックデータのブロックを処理するために コンピュータグラフィックシステムが使用されている。したがって、周辺グラフ ィックデバイスに対してサイズが１ページを越え得るメモリバッファへのアクセ スを提供する方法が必要とされている。ぞのようなメモリバッファは物理メモリ 空間内にて不連続であり得るので、周辺グラフィックデバイスに対してメモリバ ッファへのアクセスを提供する方法が必要とされる。 上記をふまえ、本発明は（１）メモリブロックが物理メモリ空間内で連続して いるかどうかを判断する方法、及び（２）物理メモリ内で不連続である場合、周 辺デバイスに対してメモリブロックへのアクセスを提供する方法、を提供する。 以下の本発明についての議論において、本発明のこれらの、及び他の利点が明ら かになる。 発明の要旨 ページング及びセグメンテーションを許可するアーキテクチャを有するコンピ ュータシステムにおいて、本発明は、周辺グラフィックデバイス（ＰＧＤ）に対 してグラフィックバッファのページが物理メモリ空間内で連続または不連続とな り得るグラフィックバッファのページへのアクセスを提供する、コンピュータに よって実行されるプロセスを提供する。本発明のプロセスはコンピュータによっ て実行される複数のステップを提供する。はじめに、プロセスは、所定のサイズ 及びハンドルのグラフィックバッファに対してメモリを割り当てるようにリクエ ストを受取る。サイズパラメータ内のページ数は、コンピュータシステムによっ て使用されるページサイズ及び要求されるバッファサイズに基づいて決定される 。 プロセスは、コンピュータシステム内でＤＯＳ保護モードインタフェース（Ｄ ＰＭＩ）サービスが現在動作状態にあるかどうかを判断する。ＤＰＭＩサービス が現在動作状態にない場合、ページングが動作状態になく、グラフィックバッフ ァのページが物理空間内で連続していると見なされる。この場合、２つの周知の ステップがＰＧＤに対してグラフィックバッファの連続するページへのアクセス を提供する。これらの２つの周知のステップはグラフィックバッファにメモリを 割り当てること及びグラフィックバッファのベースアドレスをユーザハンドルに よって指標化されたデータベースに記憶することを含む。 ＤＰＭＩサービスが利用可能であるこどを条件に、本発明のプロセスはコンピ ュータシステム内で現在ページングが動作状態にあるかどうかを判断する。ペー ジングが現在動作状態にない場合、グラフィックバッファのページは物理メモリ 空間内で連続すると見なされ、上記の２つの周知のステップを介してＰＧＤに対 してグラフィックバッファの連続するページへのアクセスが提供される。 ページングが動作状態にある場合、グラフィックバッファのページは物理メモ リ空間内で連続または不連続であり得る。その場合、ＰＧＤにグラフィックバッ ファへのアクセスを提供するため、プロセスは論理メモリ空間内にグラフィック デバイスページテーブル（ＧＤＰＴ）を構築する。連続する物理ページを割り当 て得る、またはし得ない周知のメモリ割り当て手順を使用し、グラフィックバッ ファを格納するため第１のメモリブロックが割り当てられる。第１のメモリブロ ックは、次に、第１のメモリブロックのスワップを防ぐためにロックされる。Ｃ ＰＵページテーブル（ＣＰＵ／ＰＴ）の開始仮想アドレスがアクセスされる。グ ラフィックアプリケーションソフトウェアなどのユーザアプリケーションによる 進行を許可するため、ＣＰＵ／ＰＴの開始仮想アドレスは開始論理アドレスにマ ッピングされる。ＧＤＰＴ構築のため第２のメモリブロックが割り当てられる。 本発明のプロセスは、グラフィックバッファのページそれぞれの論理アドレスに 連続してアクセスし、ＣＰＵ／ＰＴからのグラフィックバッファの物理ページそ れぞれに対応する物理アドレスを判断することによって、ＧＤＰＴを構築する。 グラフィックバッファのページそれぞれの論理アドレス及び物理アドレスはＧＤ ＰＴに記憶される。グラフィックバッファの全ページが物理メモリ空間内で連続 するかどうかが判断される。 グラフィックバッファの全ページが物理メモリ空間内で連続していることを条 件に、グラフィックバッファの物理アドレス及び論理アドレスはユーザハンドル によって指標化されたデータベースに記憶される。グラフィックバッファの全ペ ージが物理メモリ空間内で連続していないことを条件に、ＧＤＰＴの開始物理ア ドレス及び論理アドレスはユーザハンドルによって指標化されたデータベースに 記憶される。グラフィックバッファの物理アドレスの指定ビットはグラフィック バッファの全ページが物理メモリ空間内で連続していないことを表示し、よって ＰＧＤヘアクセスするためにＧＤＰＴが要求されていることを表示するように設 定される。 物理メモリ内でＰＧＤがグラフィックバッファにアクセスする前に、グラフィ ックバッファのハンドルがアクセスされる。データベースはグラフィックバッフ ァの物理アドレスを獲得するため使用される。グラフィックバッファの物理アド レスは次にＰＧＤに転送される。 ＰＧＤはグラフィックバッファの物理アドレスを獲得する。次に、ＰＧＤはグ ラフィックバッファの物理アドレスの指定ビットが設定されているかどうかを判 断する。グラフィックバッファの物理アドレスの指定ビットが設定されていない 場合、グラフィックバッファのページは連続していると見なされ、ＰＧＤはグラ フィックバッファにアクセスするためグラフィックバッファの物理アドレスを使 用する。グラフィックバッファの物理アドレスの指定ビットが設定されている場 合、グラフィックバッファのページは連続していないと見なされ、ＰＧＤはグラ フィックバッファにアクセスするため本発明のＧＤＰＴを使用する。 図面の簡単な説明 図１は、本発明のプロセスを使用するために、接続された周辺グラフィックデ バイス（ＰＧＤ）を含む、例示的なホストコンピュータシステムのブロック図で ある。 図２Ａは、例示的なホストコンピュータシステム内の仮想、論理、及び物理メ モリ空間を表した論理図である。 図２Ｂは、ＣＰＵページテーブル（ＣＰＵ／ＰＴ）、グラフィックデバイスペ ージテーブル（ＧＤＰＴ）、グラフィックバッファ（ＧＢ）、及びそこに含まれ るデータベースを含むメモリ空間のブロック図である。 図３Ａ及び３Ｂは、グラフィックバッファ（ＧＢ）のページが物理メモリ空間 内で連続しているかどうかを判断し、連続していない場合は、本発明によるＧＤ ＰＴを構築するための本発明の方法のフロー図である。 図４は、ＰＧＤに対してグラフィックバッファの物理アドレスを提供するため の、本発明の方法によるプロセス４００のフロー図である。 図５は、グラフィックバッファのページが物理メモリ空間内で全て連続してい ない場合にはＤＧＰＴを介してグラフィックバッファにアクセスし、またはグラ フィックバッファのページが物理メモリ空間内で全て連続している場合には物理 ベースアドレスを介してグラフィックバッファにアクセスをするための、本発明 の方法によるプロセス５００のフロー図である。 好ましい実施形態の説明 以下の、本発明についての詳細な説明において、本発明の完全なる理解を提供 するため多数の具体的な詳細が提示される。しかし、これらの具体的な詳細なし に、またはその他の素子や方法を使用して、本発明を実施し得ることが当業者に は自明である。他の場合には、本発明の局面を不必要に不明瞭にしないため、周 知の方法、手順、構成要素、及び回路は詳細には説明されない。 以下の詳細な説明の一部は、手順、論理ブロック、処理、及びコンピュータメ モリ内のデータビットでの動作の記号表示の観点から提示される。これらの説明 及び表示は、データ処理技術の当業者がその業務内容を当該技術の他の当業者に 最も効率的に伝達する手段として使用される。手順、論理ブロック、プロセスな どが含まれ、広義にはある所望の結果に導くための一貫した連続するステップ或 いは指示として考えられる。ステップは、物理的な量の物理的な操作を要求する ステップである。通常、必ずしもそうでないが、物理的な操作はコンピュータシ ステムにおいて記憶され、転送され、組み合わされ、比較され、及び他の操作さ れることが可能な電気的または磁気的な信号という形をとる。便宜上、及び一般 的な使用を参照すると、本発明に関しては、これらの信号はビット、値、素子、 記号、文字、用語、数字などとして言及される。 しかし、これらの用語全ては物理的操作及び量に関連していると解釈され、単 なる便利なラベルとして、及び当該分野では普通に使用される用語として更に解 釈される。具体的に述べられなければ以下の議論で明らかなように、本発明の議 論全体を通して”処理する”、”マッピングする”、”翻訳する”、”判断する ”、”表示する”などの用語を使用する議論は、データを操作及び変換するコン ピュータシステム、または同様の電気的なコンピュータデバイスの動作及びプロ セスを参照すると理解される。データはコンピュータシステムのレジスタ及びメ モリ内における物理的な（電気的な）量を表現し、コンピュータシステムメモリ またはレジスタ、或いは情報記憶装置、伝送デバイスまたはディスプレイデバイ スなどにおける物理的な量を同様に表現する他のデータに変換される。 図１を参照し、ホストコンピュータシステム１１２を示す。一般的には、本発 明に使用されるホストコンピュータシステム１１２は情報を通信するバス１００ 、バスに接続され情報及び命令を処理する中央プロセッサ１０１、バス１００に 接続されホストプロセッサ１０１に対する情報及び命令を記憶するコンピュータ 読み出し可能揮発性メモリユニット１０２（例えば、ランダムアクセスメモリユ ニット）、バス１００に接続されホストプロセッサ１０１に対する静的情報及び 命令を記憶するコンピュータ読み出し可能不揮発性メモリユニット１０３（例え ば、読み出し専用メモリ）、バス１００に接続され情報及び命令を記憶する磁気 ディスク、または光ディスク及びディスクドライブなどのデータ記憶デバイス１ ０４、バス１００に接続され情報をコンピュータユーザに対して表示するディス プレイデバイス１０５、及びバス１００に接続される周辺グラフィックデバイス （ＰＧＤ）１０９を含む。１つの例示的な実施形態において、システム１１２は 周知のｘ８６アーキテクチャから成る。 ＰＧＤ１０９は、ディスプレイリスト内に見いだされる（グラフィックプリミ ティブを含み、且つコマンドを与える）一連のディスプレイ命令を実行するディ スプレイプロセッサ１１０を含み得る。ディスプレイプロセッサ１１０はデータ 及び制御信号を、ディスプレイデバイス１０５上に画像を描くためにディスプレ イデバイス１０５をリフレッシュするフレームバッファに供給する。 図２Ａは、図１の例示的なホストコンピュータシステム１１２内の仮想、論理 、及び物理メモリ空間を表す論理図である。システム１１２内において、プロセ ッサ１０１のページング機能を使用して、論理メモリ空間２０２は物理メモリ空 間 ２０３内にマッピングされる。システム１１２のＰＧＤ１０９は典型的に仮想メ モリ空間２０２へのアクセスを有さず、むしろ物理メモリ空間２０３へのアクセ スを有することが理解される。一般的に、仮想メモリ空間はホストプロセッサ１ ０１によってのみ容易にアクセスされる。 図２Ｂは例示的なホストコンピュータシステム１１２内におけるメモリ空間２ ０７のブロック図である。メモリ空間２０７は、その中に記憶されたＣＰＵペー ジテーブル（ＣＰＵ／ＰＴ）２０５、グラフィックデバイスページテーブル（Ｇ ＤＰＴ）２０６、グラフィックバッファ２０８、及びデータベース２０９を含む 。グラフィックバッファ２０８は物理メモリ空間２０３内に存在し、論理メモリ 空間２０２内にマッピングされる（図２Ａ）。本発明の好ましい実施形態で、グ ラフィックバッファ２０８は、ディスプレイリスト、テクスチャマップ、データ などのグラフィックデータを含み得、或いは空であり得る。グラフィックバッフ ァ２０８のページは論理メモリ空間２０２内において連続しているが、物理メモ リ２０３空間内では連続し得るか、不連続であり得る。グラフィックバッファ２ ０８のページが物理メモリ２０３空間内において連続するか否かは、例示的なホ ストコンピュータシステム１１２内においてページングが動作状態にあるか否か による。ＣＰＵ／ＰＴ２０５は、グラフィックバッファ２０８を含むメモリブロ ックのアドレスを論理メモリ空間２０２及び物理メモリ空間２０３の間にマッピ ングする。例示的なホストコンピュータシステム１１２内においてページングが 動作状態にない場合、グラフィックバッファ２０８のページの物理アドレスはグ ラフィックバッファ２０８のページの論理アドレスと同一であり、ＣＰＵ／ＰＴ ２０５はグラフィックバッファ２０８のページの論理アドレスを物理アドレスに 翻訳する必要がなくなる。 一般的に、例示的なホストコンピュータシステム１１２内のＣＰＵ／ＰＴ２０ ５は仮想メモリ空間２０１（図２Ａ）のみに常駐し、プロセッサ１０２によって のみアクセス可能である。ＣＰＵ／ＰＴ２０５は一般的に例示的なホストコンピ ュータ１１２内の論理メモリ空間２０２内においては容易に利用できない。例示 的なホストコンピュータシステム１１２内においてページングが動作状態にある 場合、グラフィックバッファ２０８のページの物理アドレスはグラフィックバッ ファ２０８のページの論理アドレスと同一ではない。その場合、ＣＰＵ／ＰＴ２ ０５はグラフィックバッファ２０８のページの論理アドレスをグラフィックバッ ファ２０８のページのマッピングされた物理アドレスに翻訳する必要がある。そ のとき、物理ページは不連続である可能性がある。 図１のＰＧＤ１０９はＣＰＵ／ＰＴ２０５に容易にアクセスできない。したが って、本発明の一局面は、ＰＧＤ１０９に対して物理メモリ空間２０３内で不連 続であり得るグラフィックバッファ２０８のページの物理アドレスへのアクセス を提供するために、グラフィックデバイスページテーブル（ＧＤＰＴ）２０６を 構築する。ＧＤＰＴ２０６は、以下に説明される本発明の方法によって論理メモ リ空間２０２及び物理メモリ空間２０３内に記憶される。 図３Ａ及び３Ｂは、本発明の方法による、作成されたグラフィックバッファ２ ０８のページが物理メモリ空間内で連続するかどうかを判断するためのプロセス ３００のステップを示すフロー図である。グラフィックバッファ２０８のページ が物理メモリ空間内で連続していないことを条件に、プロセス３００はＰＧＤ１ ０９がグラフィックバッファ２０８のページにアクセスできるようにＧＤＰＴ２ ０６を構築する。プロセス３００は、システム１１２のコンピュータ読み出し可 能メモリユニット内に記憶されるプログラムコードとして実行される。プログラ ムコードは、以下に説明されるステップを実施するプロセッサ１０１上で実行さ れる。 図３Ａを参照すると、プロセス３００のステップ３０２は、グラフィックバッ ファ２０８に所定のサイズ及びハンドルのメモリを割り当てるためにユーザリク エストを受けることを必要とする。プロセス３００のステップ３０４は、グラフ ィックバッファ２０８の所定のサイズ内の、ホストコンピュータシステム１１２ によって使用されるサイズのページの数を判断することを必要とする。グラフィ ックバッファの所定のサイズ内のページの数は、最も近いページに切上げる方法 によって判断される。本発明の好ましい実施形態において、ステップ３０４は以 下のブール関係式（２）及び（３）を使用することにより実行される。 サイズＡＮＤ４０９５が０でない場合、サイズ＝サイズ＋４０９６ （２） サイズ＝サイズＡＮＤ（ＮＯＴ４０９５） （３） ブール関係式（２）及び（３）は好ましい実施形態におけるホストプロセッサ １０１によって使用されるページサイズが４キロバイトであると見なす。しかし 、本発明の方法は異なったページサイズ（例えば、１、２、８キロバイト）を使 用するホストコンピュータシステムにおいても良好に適応する。ブール関係式（ ２）及び（３）はグラフィックバッファの所定のサイズを記憶するのに要求され るページ数に対して整数を得る。 図３Ａのプロセス３００のステップ３０６は、ＤＯＳ保護モードインタフェー ス（ＤＰＭＩ）サービスが現在ホストコンピュータシステム１１２（図１）内に おいて動作状態にあるかどうかを判断することを必要とする。ＤＰＭＩサービス が現在ホストコンピュータシステム１１２（図１）内において動作状態にない場 合、ページングは動作状態にないと見なされ、且つグラフィックバッファ２０８ の全物理ページは物理メモリ空間２０３内で連続すると見なされる。 ＤＰＭＩサービスが現在ホストコンピュータシステム１１２内において動作状 態にないことを条件に、プロセス３００は周知のプロセス及び技法を使用して実 行されるステップ３０８及び３１０に進む。ステップ３０８は、論理メモリ空間 及び物理メモリ空間内でグラフィックバッファ２０８にメモリブロックを割り当 てることを必要とする。ステップ３０８で割り当てられるメモリブロックは上記 ステップ３０４で判断された適当なページ数を含む。ステップ３０８は、Ｃプロ グラミング言語の数々の周知のメモリ割り当てソフトウェア手順コールを使用し て実行される。そのようなステップ３０８にて使用されるメモリ分配手順コール の１つに、ＤＰＭＩメモリ割り当てコールがある。ステップ３１０は、グラフィ ックバッファ２０８のベース物理アドレス（ステップ３０８において発生される ）をユーザハンドルによって指標化される図２Ｂのデータベース２０９に記憶す る。現在ＤＰＭＩサービスがホストコンピュータシステム１１２内で動作状態に ないことを条件に、ステップ３０８及び３１０の実行でプロセス３００が終了す る。 ＤＰＭＩサービスがホストコンピュータシステム１１２内で動作状態にあるこ とを条件に、プロセス３００はホストコンピュータシステム１１２内においてペ ージングが動作状態にあるどうかを判断する図３Ａのステップ３１２に進む。本 発明の例示的な実施形態において、ホストマイクロプロセッサ１０１はｘ８６ア ーキテクチャ（例えば、８０３８６マイクロプロセッサ）から成る。インテル８ ０３８６型マイクロプロセッサの制御レジスタゼロ（ＣＲ０）の内容を検査する ことによって、ｘ８６型マイクロプロセッサ内でページングが動作状態にあるか どうかを判断することが可能となる。インテル８０３８６型マイクロプロセッサ の制御レジスタゼロ（ＣＲ０）のビット３１が設定されている場合、ホストコン ピュータシステム１１２内でページングは動作状態にある。これはステップ３１ ２においてチェックされる。 ホストコンピュータシステム１１２内において現在ページングが動作状態にな いことを条件に、グラフィックバッファ２０８の全物理ページは物理メモリ空間 ２０３内で連続すると見なされ、プロセス３００はステップ３１２から、上記説 明の通り、プロセス３００を終了するステップ３０８及び３１０を実行するため に進む。 ホストコンピュータシステム１１２内において現在ページングが動作状態にあ ることを条件に、プロセス３００は図２ＢのＣＰＵ／ＰＴ２０５の仮想アドレス にアクセスするために図３Ａのステップ３１４に進む。本発明の好ましい実施形 態において、ＣＰＵ／ＰＴ２０５の仮想アドレスは図１のホストマイクロプロセ ッサ１０１を実現するインテル８０３８６型マイクロプロセッサの制御レジスタ ３（ＣＲ３）においてアクセスされる。次に、ユーザアプリケーションソフトウ ェアによる進行を許可するため、ステップ３１６がＣＰＵ／ＰＴ２０５の仮想ア ドレスをマッピングするか、ＣＰＵ／ＰＴ２０５の論理アドレスに翻訳する。 ステップ３１８は論理メモリ空間２０２及び物理メモリ空間２０３内の第１の メモリブロックを図２Ｂのグラフィックバッファ２０８に割り当てる。本発明の 例示的な実施形態において、第１のメモリブロックはステップ３０８に関して説 明された「Ｃ」機能コールを使用することによって割り当てられる。ステップ３ １８においては数々の周知のメモリ割り当て手順が利用される。ステップ３１８ で割り当てられたメモリブロックは、ステップ３０２においてグラフィックバッ ファに受けられたサイズパラメータを基に上記ステップ３０４において判断され た適当なページ数を含むサイズになっている。ステップ３２０は、第１のメモリ ブロックのページがホストコンピュータシステム１１２の主メモリからディスク 記憶装置１０４にスワップされることを防ぐためにステップ３１８で割り当てら れた第１のメモリブロックをロックする。本発明の好ましい実施形態において、 第１のメモリブロックはＤＰＭＩコールを使用することによってロックされる。 第１のメモリブロックは、ＰＧＤ１０９によってアクセスされた場合にグラフィ ックバッファ２０８の全ページが物理メモリ空間２０３にあること確実にするた めにロックされる。 図３Ａのステップ３２２は論理メモリ空間及び物理メモリ空間内の第２のメモ リブロックを図２ＢのＧＤＰＴ２０６の記憶装置に割り当てる。プロセス３００ の次の４つのステップ（３２４、３２６、３２８及び３３０）は本発明のＧＤＰ Ｔ２０６を構築する。図３Ｂのステップ３２４はグラフィックバッファ２０８の 第１のページの論理アドレス（ステップ３１８において発生される）にアクセス し、グラフィックバッファ２０８の第１のページの対応する物理アドレスをＣＰ Ｕ／ＰＴ２０６から判断する。ステップ３２６はステップ３２４にてアクセスさ れた論理アドレス及び物理アドレスをＧＤＰＴ２０６のエントリに記憶する。こ のステップは、ＰＧＤ１０９によってアクセス可能な物理メモリ空間２０３内に ＣＰＵ／ＰＴ２０６のコピーを構築する。ステップ３２８は次にグラフィックバ ッファ２０８の次のページの論理アドレスにアクセスし、グラフィックバッファ ２０８の次のページの対応する物理アドレスをＣＰＵ／ＰＴ２０６から判断する 。ステップ３３０はステップ３２８にてアクセスされた論理アドレス及び物理ア ドレスをＧＤＰＴ２０６内に記憶する。再び、ステップ３３０は、ＰＧＤ１０９ によってアクセス可能な形態及び場所における物理メモリ内にて、ＧＤＰＴ２０ ６のエントリを構成する。 図３Ｂのステップ３３２はグラフィックバッファ２０８の現在のページ及び前 のページの物理アドレスが物理メモリ空間内で相互に連続しているかどうかを判 断する。本発明の実施形態において、ステップ３３２は、現在のページの物理ア ドレスが前のページの物理アドレス及びホストコンピュータシステム１１２によ って使用されるバイトでのページサイズの和と同一であるか否かを判断すること によって実行される。グラフィックバッファ２０８の現在のページ及び前のペー ジが物理メモリ空間内で相互に連続していることを条件に、プロセス３００はグ ラフィックバッファ２０８の現在のページがグラフィックバッファ２０８の最後 のページであるかどうかを判断するためステップ３３４に進む。グラフィックバ ッファ２０８の現在のページがグラフィックバッファ２０８の最後のページでな いことを条件に、プロセス３００はグラフィックバッファ２０８の次のページの 論理アドレスにアクセスするために、及びグラフィックバッファ２０８の同ペー ジの対応する物理アドレスをＣＰＵ／ＰＴ２０５から判断するためにステップ３ ２８に戻る。物理メモリ空間内のＧＤＰＴ２０６の論理アドレスはＰＧＤ１０９ によってアクセス可能な形態及び場所にあることが理解される。グラフィックバ ッファ２０８の全ページが物理メモリ空間内で相互に連続していることが見出さ れることを条件に、プロセス３００はグラフィックバッファ２０８の論理ベース アドレス及び物理ベースアドレスをユーザハンドルによって指標化されるデータ ベース２０９に記憶するステップ３３６に進む。物理メモリ空間２０３内でグラ フィックバッファ２０８のページは連続していることから、ステップ３３６にて ＧＤＰＴ２０６は構築されたが、ＧＤＰＴ２０６はＰＧＤ１０９によって必要と されない。グラフィックバッファ２０８の全ページが物理メモリ空間内にて連続 することを条件に、図３Ｂのステップ３３５はステップ３２２においてＧＤＰＴ ２０６に割り当てられたメモリブロックを解放する。 グラフィックバッファ２０８の１つのページが物理メモリ空間内でグラフィッ クバッファ２０８の前のページと連続していないことをステップ３３２において 検出した場合、プロセス３００はステップ３４０に進む。ステップ３４０はＧＤ ＰＴ２０６の物理ベースアドレスをＣＰＵ／ＰＴ２０５を使用するＧＤＰＴ２０ ６の論理ベースアドレスから判断する。ステップ３４２はユーザハンドルによっ て指標化されたデータベース２０９内にＧＤＰＴ２０６の論理ベースアドレス及 び物理ベースアドレスを記憶する。ステップ３４４が次にグラフィックバッファ ２０８が不連続であることを表示する、グラフィックバッファ２０８の物理アド レスの指定ビットを設定する。本発明の好ましい実施形熊において、ステップ３ ４４はグラフィックバッファ２０８が不連続であることを表示するためにグラフ ィックバッファ２０８の物理ベースアドレスのビッドゼロを（例えば、「１」 に）設定する。それ以外では、ビッドゼロは論理「０」である。グラフィックバ ッファ２０８の全ページが物理メモリ空間内で連続していないことを条件に、Ｇ ＤＰＴ２０６が必要とされる。ステップ３４５はスワップを防ぐためにメモリ内 のＧＤＰＴ２０６をロックする。 プロセス３００は、物理メモリ空間内で、及び物理メモリ空間２０３からＰＧ Ｄ１０９がアクセス可能な形態で、ＧＤＰＴ２０６を効率的に発生させる。以下 に議論されるように、ＰＧＤ１０９は、物理メモリ不連続グラフィックバッファ ２０８の物理ページを有利に見つけるためにＧＤＰＴ２０６を利用し得る。この 方式で、不連続な物理メモリページに記憶された大規模なグラフィックバッファ ２０８（例えば、１ページ以上の）が、ＰＧＤ１０９がホストプロセッサ１０１ （図１）の割り込みなしにグラフィック表現を行うことによって、ＰＧＤ１０９ によって直接アクセスされる。 図４を参照して、ＰＧＤ１０９に対してプロセス３００によって発生されたグ ラフィックバッファ２０８の物理アドレスを提供するための本発明の方法による プロセス４００のフロー図を示す。プロレス４００はシステム１１２のコンピュ ータ読み出し可能メモリユニット内に記憶されるプログラムコードとして実行さ れる。プログラムコードはホストプロセッサ１０１上で実行される。ステップ４ ０２はグラフィックバッファ２０８のハンドルにアクセスする。ステップ４０４ は、所望のグラフィックバッファのハンドルによって指標化されたグラフィック バッファの物理アドレスを獲得するため、データベース２０９を使用する。最後 に、ステップ４０６はグラフィックバッファ２０８の物理アドレスを図１のＰＧ Ｄ１０９に転送する。プロセス４００は一般的に、ＰＧＤ１０９にグラフィック バッファ２０８内に記憶されたデータを処理するように命令する前に、ホストコ ンピュータシステム１１２によって実行される。したがって、プロセス３００に よるグラフィックバッファ２０８の構築とプロセス４００の実施との間に、デー タはシステム１１２によってグラフィックバッファ２０８にロードされる。 図５を参照して、本発明の方法によるプロセス５００のフロー図を示す。プロ セス５００はプログラムコードとして実行され、システム１１２のコンピュータ 読み出し可能メモリユニット内に記憶され得る。本発明の好ましい実施形態にお いて、このプログラムコードは図１のＰＧＤ１０９内におけるコンピュータ読み 出し可能メモリユニット内に記憶される。さらに本発明の好ましい実施形態にお いて、プロセス５００のプログラムコードは図１のディスプレイプロセッサ１１ ０上で実行される。しかし、本発明はプロセス５００のプログラムコードをホス トプロセッサ１０１または指定された論理回路上で実行する別の実施形態におい ても良好に適応され得る。プロセス５００はＰＧＤ１０９によるリクエストの後 、グラフィックバッファ２０８の物理アドレスに関してシステム１１２に呼び出 され得、或いはＰＧＤ１０９に直接物理アドレスを非同期的に転送するシステム １１２に対して割り込み駆動され、且つ反応的であり得る。ステップ５０２にお いて、グラフィックバッファ２０８の物理アドレスが受け取られる。ステップ５ ０４において、グラフィックバッファ２０８の物理アドレスの指定ビットが設定 されたかどうか判断される。 グラフィックバッファ２０８の物理アドレスの指定ビット（ビットゼロ）が設 定されていないことを条件に、グラフィックバッファ２０８のページは物理メモ リ空間２０３内で連続すると見なされ、プロセス５００はステップ５０８に進む 。ステップ５０８において、ＰＧＤ１０９は、グラフィックバッファ２０８にア クセスするためにグラフィックバッファ２０８の最初の物理アドレスを使用する 。グラフィックバッファ２０８の引き続くページは、ＥＯＦに遭遇するまで、処 理のため連続してアクセスされる。グラフィックバッファ２０８の物理アドレス の指定ビットが設定されていることを条件に、グラフィックバッファ２０８のペ ージは物理メモリ空間２０３内で不連続であると見なされ、プロセス５００はス テップ５１０に進む。ステップ５１０において、ＰＧＤ１０９はＧＤＰＴ２０６ の開始アドレスにアクセスし、処理のため、グラフィックバッファ２０８の物理 ページを位置決めし、アクセスするためにＧＤＰＴ２０６エントリを使用する。 これは、ＧＤＰＴ２０６がＰＧＤ１０９に対してグラフィックバッファ２０８の ページの仮想アドレスと対応する物理空間アドレスとの間のアクセス可能なマッ プを提供するため、許可される。ＧＤＰＴ２００を使用することによって、ＰＧ Ｄ１０９はグラフィックバッファ２０８を構成する不連続な物理ページを見つけ 得、グラフィック表現（例えば、記憶されたディスプレイリスト）のため、不連 続な 物理ページにアクセスし得る。 以上により、メモリが連続するかどうかを判断し、ページテーブルを構築する ための方法である本発明の好まし実施形態が説明された。本発明が特定の実施形 態で説明されたが、本発明がそのような実施形態に限定されたものであると解釈 されてはならず、むしろ、以下の請求項によって解釈されなければならない。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｇ０６Ｔ 1/60 Ｇ０６Ｆ 15/64 ４５０Ｇ Ｇ０９Ｇ 5/00 Ｇ０９Ｇ 5/00 ５５５Ｇ 【要約の続き】 び物理アドレスはＧＤＰＴに記億される。ＧＢの物理ペ ージの全てが連続する場合、ＧＢの論理アドレス及び物 理アドレスはユーザハンドルによって指標化されるデー タベースに記憶される。そうでない場合、ＧＤＰＴの開 始アドレスがユーザハンドルによって指標化されるデー タベースに記憶される。ＧＢの物理ページの全てが連続 していることを条件に、ＰＧＤはＧＢの開始物理アドレ スによってＧＢにアクセスする。そうでない場合、ＧＢ の不連続物理ページにアクセスするためにＰＧＤはＧＤ ＰＴを使用する。

Claims (1)

1. 【特許請求の範囲】 １．バスに接続されたホストプロセッサ、該バスに接続された物理メモリ、及び 周辺グラフィックデバイスを有するコンピュータシステムにおける、該周辺グラ フィックデバイスに対して該物理メモリ内に記憶されるグラフィックバッファの ページへのアクセスを提供する、コンピュータによって実行される方法であって 、 （ａ）該物理メモリのページを該グラフィックバッファに割り当て、該物理ペ ージが該物理メモリ内で不連続であり得る、コンピュータによって実行される工 程と、 （ｂ）該グラフィックバッファのページそれぞれの論理アドレス及び物理アド レスの間のマッピングを維持するグラフィックデバイスページテーブルを構築し 、該構築する工程が、該ホストプロセッサによって実施され、該周辺グラフィク デバイスにアクセスが不可能なプロセッサページテーブルを読み出す工程を含む 、コンピュータによって実行される工程と、 （ｃ）該周辺グラフィックデバイスに対して、該ホストプロセッサからの割り 込みなしに、グラフィックバッファを含む該物理メモリの不連続ページへのアク セスを許可するために、該周辺グラフィックデバイスへの該グラフィックデバイ スページテーブルのアクセスを提供する、コンピュータによって実行される工程 と、 を含む、コンピュータによって実行される方法。 ２．前記工程（ａ）が、 所定のサイズの前記グラフィックバッファへメモリ空間を割り当てるリクエス トを受ける工程と、 該所定のサイズ内での、前記コンピュータシステムによって使用されるページ サイズのページ数、ｎ、を判断する工程と、 論理メモリ及び対応する物理メモリ内の、前記物理メモリ内で不連続であり得 る、ｎページを割り当てる工程と、 前記グラフィックバッファのページが前記物理メモリの外部へスワップされる ことを防ぐために前記物理メモリの該ｎページをロックする工程と、 を含む、請求項１に記載のコンピュータによって実行される方法。 ３．該所定のサイズ内での、前記コンピュータシステムによって使用されるペー ジサイズのページの数、ｎ、を判断する前記工程が、 第１のブールＡＮＤ操作を（１）前記グラフィックバッファの前記所定のサイ ズ、及び（２）前記コンピュータシステムによって使用される前記ページサイズ について実施する、コンピュータによって実行される工程と、 該第１のブールＡＮＤ操作がゼロでない結果を与えることを条件として、前記 ページサイズを前記所定のサイズに付加する、コンピュータによって実行される 工程と、 第２のブールＡＮＤ操作を（１）前記所定のサイズ、及び（２）前記コンピュ ータシステムによって使用される前記ページサイズの論理反転について実施する 、コンピュータによって実行される工程と、 を含む、請求項２に記載のコンピュータによって実行される方法。 ４．前記工程（ｂ）が、 前記プロセッサページテーブルの開始仮想アドレスにアクセスする工程と、 前記プロセッサページテーブルの該開始仮想アドレスを、ユーザアプリケーシ ョンによる進行を許可するため、開始論理アドレスへマッピングする工程と、 前記グラフィックデバイスページテーブルに論理メモリブロック及び物理メモ リブロックを割り当てる工程と、 前記グラフィックバッファのページそれぞれの論理アドレスに連続してアクセ スするために前記プロセッサページテーブルを使用し、前記グラフィックバッフ ァのページそれぞれの対応する物理アドレスを判断する工程と、 前記グラフィックバッファのページそれぞれの論理アドレス及び物理アドレス を前記メモリブロックに記憶する工程と、 を含む、請求項１に記載のコンピュータによって実行される方法。 ５．前記工程（ｃ）が、 前記グラフィックバッファの全ページが前記物理メモリ内で連続するかどうか を判断する工程と、 前記グラフィックバッファの前記ページの全てが物理メモリ内で連続すること を条件に、前記周辺グラフィックデバイスが前記グラフィックバッファにアクセ スできるように前記グラフィックバッファのベース物理アドレスを供給する工程 と、 前記グラフィックバッファの前記ページのいずれも前記物理メモリ内で連続し ないことを条件に、前記周辺グラフィックデバイスが前記グラフィックバッファ にアクセスできるように前記グラフィックデバイスページテーブルのベース物理 アドレスを前記周辺グラフィックデバイスに供給する工程と、 を含む、請求項１に記載のコンピュータによって実行される方法。 ６．前記グラフィックバッファの前記ページの全てが前記物理メモリ空間内で連 続するかどうかを判断する前記工程が、前記グラフィックバッファのページそれ ぞれについて、現在アクセスされているページの該物理アドレスが前にアクセス されたページの前記物理アドレス及び前記コンピュータシステムによって使用さ れたページサイズの和と同一であるかどうかを判断する工程を含む、請求項５に 記載のコンピュータによって実行される方法。 ７．前記工程（ｃ）が、 前記グラフィックバッファの全ページが前記物理メモリ内で連続するかどうか を判断する工程と、 前記グラフィックバッファの前記ページの全てが物理メモリ空間内で連続する ことを条件に、前記周辺グラフィックデバイスが前記グラフィックバッファにア クセスできるように前記グラフィックバッファのベース物理アドレスを供給する 工程と、 前記ページのすべてが物理メモリ空間内で連続しないことを条件に、 （１）前記グラフィックデバイスページテーブルの論理アドレス及び物理アド レスを前記グラフィックバッファと関連するユーザハンドルによって指標化され たデータベースに記憶する工程と、 （２）前記グラフィックバッファの前記アドレス全てが前記物理メモリ内で連 続するわけではないことを表示する前記グラフィックバッファ前記物理アドレス の指定ビットを設定する工程と、 （３）前記グラフィックバッファの前記物理アドレスを前記周辺グラフィック デバイスに転送する工程と、 （４）前記グラフィックバッファの前記物理アドレスの前記指定ビットが設定 されたかどうかを前記周辺グラフィックデバイスが判断する工程と、 （５）前記グラフィックバッファ前記物理アドレスの前記ビットが設定されて いることを条件に、前記グラフィックバッファの不連続ページにアクセスするた めに前記グラフィックデバイスページテーブルを前記周辺グラフィックデバイス が使用する工程と、を実行する工程と、 を含む、請求項１に記載のコンピュータによって実行される方法。 ８．バスに接続されたホストプロセッサ、該バスに接続された物理メモリ、及び 周辺グラフィックデバイスを含むコンピュータシステムであって、該物理メモリ が、該周辺グラフィックデバイスに対して該物理メモリ内に記憶されるグラフィ ックバッファのページへのアクセスを提供する方法を、該ホストコンピュータシ ステム上で実行された場合、該コンピュータシステムに実行させるプログラム命 令を含み、該方法が、 （ａ）該物理メモリのページを該グラフィックバッファに割り当て、該物理ペ ージが該物理メモリ内で不連続であり得るコンピュータによって実行される工程 と、 （ｂ）該グラフィックバッファのページそれぞれの論理アドレス及び物理アド レスの間のマッピングを維持するグラフィックデバイスページテーブルを構築し 、該構築する工程が該ホストプロセッサによって実施され、該周辺グラフィクデ バイスによってアクセスが不可能なプロセッサページテーブルを読み出す工程を 含むコンピュータによって実行される工程と、 （ｃ）該周辺グラフィックデバイスに対して、該ホストプロセッサの割り込み なしに、該グラフィックバッファを含む該物理メモリの不連続ページへのアクセ スを許可するために、該周辺グラフィックデバイスへの該グラフィックデバイス ページテーブルのアクセスを提供するコンピュータによって実行される工程と、 を含む、コンピュータシステム。 ９．前記工程（ａ）が、 所定のサイズの前記グラフィックバッファへメモリ空間を割り当てるリクエス トを受ける工程と、 該所定のサイズ内での、前記コンピュータシステムによって使用されるページ サイズのページ数、ｎ、を判断する工程と、 論理メモリ及び対応する物理メモリの、前記物理メモリ内で不連続であり得る 、ｎページを割り当てる工程と、 前記グラフィックバッファのページが前記物理メモリの外部へスワップされる ことを防ぐために前記物理メモリの該ｎページをロックする工程と、 を含む、請求項８に記載のコンピュータシステム。 １０．前記工程（ｂ）が、 前記プロセッサページテーブルの開始仮想アドレスにアクセスする工程と、 前記プロセッサページテーブルの該開始仮想アドレスを、ユーザアプリケーシ ョンによる進行を許可するために、開始論理アドレスへマッピングする工程と、 前記グラフィックデバイスページテーブルに論理メモリブロック及び物理メモ リブロックを割り当てる工程と、 前記グラフィックバッファのページそれぞれの論理アドレスに連続してアクセ スするために前記プロセッサページテーブルを使用し、前記グラフィックバッフ ァのページそれぞれの対応する物理アドレスを判断する工程と、 前記グラフィックバッファのページそれぞれの論理アドレス及び物理アドレス を前記メモリブロックに記憶する工程と、 を含む、請求項８に記載のコンピュータシステム。 １１．前記工程（ｃ）が、 前記グラフィックバッファの前記ページの全てが前記物理メモリ内で連続する かどうかを判断する工程と、 前記グラフィックバッファの前記ページの全てが物理メモリ空間内で連続する ことを条件に、前記周辺グラフィックデバイスが前記グラフィックバッファにア クセスできるように前記グラフィックバッファのベース物理アドレスを供給する 工程と、 前記グラフィックバッファの前記ページのいずれも前記物理メモリ内で連続し ないことを条件に、前記周辺グラフィックデバイスが前記グラフィックバッファ にアクセスできるように前記グラフィックデバイスページテーブルのベース物理 アドレスを前記周辺グラフィックデバイスに供給する工程と、 を含む、請求項８に記載のコンピュータシステム。 １２．前記グラフィックバッファの前記ページの全てが前記物理メモリ空間内で 連続するかどうかを判断する前記工程が、前記グラフィックバッファのページそ れぞれについて、現在アクセスされているページの物理アドレスが前にアクセス されたページの物理アドレス及び前記コンピュータシステムによって使用された ページサイズの和と同一であるかどうかを判断する工程を含む、請求項１１に記 載のコンピュータシステム。 １３．前記工程（ｃ）が、 前記グラフィックバッファの全ページが前記物理メモリ内で連続するかどうか を判断する工程と、 前記グラフィックバッファの前記ページの全てが物理メモリ空間内で連続する ことを条件に、前記周辺グラフィックデバイスが前記グラフィックバッファにア クセスできるように前記グラフィックバッファのベース物理アドレスを供給する 工程と、 前記ページの全てが物理メモリ空間内で連続しないことを条件に、 （１）前記グラフィックデバイスページテーブルの論理アドレス及び物理アド レスを前記グラフィックバッファと関連するユーザハンドルによって指標化され たデータベースに記憶する工程と、 （２）前記グラフィックバッファの前記ページの全てが前記物理メモリ内で連 続するわけでないことを表示する前記グラフィックバッファの前記物理アドレス の指定ビットを設定する工程と、 （３）前記グラフィックバッファの前記物理アドレスを前記周辺グラフィック デバイスに転送する工程と、 （４）前記グラフィックバッファの前記物理アドレスの前記指定ビットが設定 されたかどうかを前記周辺グラフィックデバイスが判断する工程と、 （５）前記グラフィックバッファの前記物理アドレスの前記ビットが設定され ていることを条件に、前記グラフィックバッファの不連続ページにアクセスする ために前記グラフィックデバイスページテーブルを前記周辺グラフィックデバイ スが使用する工程と、を実行する工程と、 を含む、請求項１１に記載のコンピュータシステム。 １４．ホストプロセッサ、物理メモリ、及び周辺グラフィックデバイスを有する コンピュータシステムにおいて、該周辺グラフィックデバイスに対してグラフィ ックバッファのページへのアクセスを提供するコンピュータによって実行される 方法であって、該方法が、 所定のサイズのグラフィックバッファにメモリを割り当てるためのリクエスト を受けるコンピュータによって実行される工程と、 該所定のサイズ内での、前記コンピュータシステムによって使用されるページ サイズのページ数を判断するコンピュータによって実行される工程と、 該グラフィックバッファを記憶するための論理メモリ及び物理メモリの第１の メモリブロックを割り当て、該第１のメモリブロックのページが該物理メモリの 外部にスワップされることを防ぐために該第１のメモリブロックをロックするコ ンピュータによって実行される工程と、 該周辺グラフィックデバイスにアクセスが可能なグラフィックデバイスページ テーブルを物理メモリ内に構築し、該グラフィックデバイスページテーブルが該 グラフィックバッファのページそれぞれの論理アドレス及び物理アドレスを含む コンピュータによって実行される工程と、 該グラフィックバッファの全ページが物理メモリ内で連続するかどうかを判断 するコンピュータによって実行される工程と、 前記グラフィックバッファの前記ページの全てが前記物理メモリ空間内で連続 することを条件に、前記周辺グラフィックデバイスが前記グラフィックバッファ にアクセスできるように前記グラフィックバッファの前記物理アドレスを供給す るコンピュータによって実行される工程と、 前記グラフィックバッファの前記ページのいずれも前記物理メモリ内で連続し ないことを条件に、前記周辺グラフィックデバイスが前記グラフィックバッファ にアクセスできるように前記グラフィックデバイスページテーブルを使用するコ ンピュータによって実行される工程と、 を含む、コンピュータによって実行される方法。 １５．グラフィックデバイスページテーブルを構築する前記工程が、 前記コンピュータシステム内の前記プロセッサページテーブルの開始仮想アド レスにアクセスし、前記プロセッサページテーブルが前記周辺グラフィックデバ イスにアクセスが不可能な工程と、 前記プロセッサページテーブルの該開始仮想アドレスを、ユーザアプリケーシ ョンによる進行を許可するために、開始論理アドレスへマッピングする工程と、 前記グラフィックデバイスページテーブルに前記物理メモリ内の第２のメモリ ブロックを割り当てる工程と、 前記グラフィックバッファのページそれぞれの論理アドレスに連続してアクセ スし、前記グラフィックバッファのページそれぞれの対応する物理アドレスを該 プロセッサページテーブルから判断し、前記グラフィックバッファのページそれ ぞれの論理アドレス及び物理アドレスを該第２のメモリブロックに記憶する工程 と、 を含む、請求項１４に記載のコンピュータによって実行される方法。 １６．前記周辺グラフィックデバイスが前記グラフィックバッファにアクセスで きるように前記グラフィックバッファの前記物理アドレスを供給する前記工程が 、 前記グラフィックバッファの物理アドレス及び論理アドレスを前記グラフィッ クバッファに関連するユーザハンドルによって指標化されたデータベースに記憶 する工程と、 前記グラフィックバッファのハンドルにアクセスする工程と、 前記グラフィックバッファの物理アドレスを獲得するために該データベースを 使用する工程と、 前記グラフィックバッファの前記物理アドレスを前記周辺グラフィックデバイ スに転送する工程と、 を含む、請求項１４に記載のコンピュータによって実行される方法。 １７．前記周辺グラフィックデバイスが前記グラフィックバッファにアクセスで きるように前記グラフィックデバイスページテーブルを供給する前記工程が、 前記グラフィックデバイスページテーブルの物理アドレス及び論理アドレスを 前記グラフィックバッファに関連するユーザハンドルによって指標化されたデー タベースに記憶する工程と、 前記グラフィックバッファのハンドルにアクセスする工程と、 前記グラフィックバッファの物理アドレスを獲得するために該データベースを 使用する工程と、 前記グラフィックバッファの前記物理アドレスを前記周辺グラフィックデバイ スに転送する工程と、 前記周辺グラフィックデバイスが、前記グラフィックバッファ前記物理アドレ スの前記指定ビットが設定されているかどうかを判断する工程と、 前記グラフィックバッファの前記物理アドレスの前記指定ビットが設定されて いることを条件に、前記周辺グラフィックデバイスが前記グラフィックバッファ にアクセスするために前記グラフィックデバイスページテーブルを使用する工程 と、 を含む、請求項１４に記載のコンピュータによって実行される方法。 １８．前記グラフィックバッファの前記ページの全てが物理メモリ内で連続する かどうかを判断する前記工程が、前記グラフィックバッファのページそれぞれに ついて、現在アクセスされているページの物理アドレスが前にアクセスされたペ ージの該物理アドレス及び前記コンピュータシステムによって使用された前記ペ ージサイズの和と同一であるかどうかを判断する工程を含む、請求項１４に記載 のコンピュータによって実行される方法。 １９．該所定のサイズ内での、前記コンピュータシステムによって使用されるペ ージサイズのページの数を判断する前記工程がブールプロセスによって実行され 、該ブールプロセスが、 第１のブールＡＮＤ操作を前記グラフィックバッファの前記受け取られた所定 のサイズ、及び前記コンピュータシステムによって使用される前記ページサイズ について実施するコンピュータによって実行される工程と、 第１のブールＡＮＤ操作がゼロでない結果を与えることを条件として、前記ペ ージサイズを前記受け取られた所定のサイズに付加するコンピュータによって実 行される工程と、 第２のブールＡＮＤ操作を前記所定のサイズ、及び前記コンピュータシステム によって使用される前記ページサイズの論理反転について実施するコンピュータ によって実行される工程と、 を含む、請求項１４に記載のコンピュータによって実行される方法。