JP2001358290A - Surface mounting lsi package, surface mounting package board surface mounting method - Google Patents
Surface mounting lsi package, surface mounting package board surface mounting methodInfo
- Publication number
- JP2001358290A JP2001358290A JP2000174805A JP2000174805A JP2001358290A JP 2001358290 A JP2001358290 A JP 2001358290A JP 2000174805 A JP2000174805 A JP 2000174805A JP 2000174805 A JP2000174805 A JP 2000174805A JP 2001358290 A JP2001358290 A JP 2001358290A
- Authority
- JP
- Japan
- Prior art keywords
- package
- lsi
- surface mounting
- package substrate
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、表面実装用のLS
Iパッケージや表面実装用のパッケージ基板における表
面実装技術に係り、特にコンピュータ、その他の電子装
置のパッケージ基板の表面にLSIパッケージを実装す
るための表面実装用のLSIパッケージ、表面実装用の
パッケージ基板および表面実装方法に関する。The present invention relates to an LS for surface mounting.
The present invention relates to a surface mounting technology for an I package or a surface mounting package substrate, and particularly relates to a surface mounting LSI package for mounting an LSI package on a surface of a package substrate of a computer or other electronic device, a surface mounting package substrate, and It relates to a surface mounting method.
【0002】[0002]
【従来の技術】従来のLSIパッケージは、1つの論理
に対してほぼ同じピン配置のLSIパッケージが用意さ
れており、LSIパッケージの種類の違いはあるもの
の、ほぼ一通りの実装方法が採用されている。2. Description of the Related Art In a conventional LSI package, an LSI package having substantially the same pin arrangement for one logic is prepared. Although there are differences in the type of LSI package, almost one mounting method is adopted. I have.
【0003】図6は、アウターリード14を有するLS
Iパッケージ15の実装方法を説明するための接続図で
ある。図6において、7はパッケージ基板、13はパッ
ケージ基板7上のはんだ部、14はアウターリード、1
5はLSIパッケージを示している。FIG. 6 shows an LS having outer leads 14.
FIG. 5 is a connection diagram for explaining a method of mounting an I package. In FIG. 6, 7 is a package substrate, 13 is a solder portion on the package substrate 7, 14 is an outer lead, 1
Reference numeral 5 denotes an LSI package.
【0004】パッケージ基板7には、はんだ部13が形
成されており、アウターリード14のようにリード部を
曲げてあるLSIパッケージ15を、パッケージ基板7
上のはんだ部13上に実装し、リフロー処理により接続
する方法が採用されている。[0004] A solder portion 13 is formed on the package substrate 7, and an LSI package 15 whose lead portion is bent like an outer lead 14 is attached to the package substrate 7.
A method of mounting on the upper solder portion 13 and connecting by reflow processing is adopted.
【0005】[0005]
【発明が解決しようとする課題】しかしながら、従来の
LSIパッケージ15では、パッケージ基板7上でのL
SIパッケージ15の構造における問題点は、同じLS
Iパッケージ15をパッケージ基板7に複数実装する際
に、同一パターンでの実装しかできないことにある。However, in the conventional LSI package 15, the L
The problem with the structure of the SI package 15 is that the same LS
When a plurality of I packages 15 are mounted on the package substrate 7, only the same pattern can be mounted.
【0006】図7は、従来のLSIパッケージ15
(1,2)をパッケージ基板両面に実装した状態を示す
基板側面図である。図7において、1,2はLSIパッ
ケージ、3,4はアウターリード、5,6は電気配線、
7はパッケージ基板を示している。FIG. 7 shows a conventional LSI package 15.
It is a board | substrate side view which shows the state which mounted (1, 2) on both surfaces of the package board. In FIG. 7, 1 and 2 are LSI packages, 3 and 4 are outer leads, 5 and 6 are electric wiring,
Reference numeral 7 denotes a package substrate.
【0007】図7に示すように、従来のLSIパッケー
ジ15(1,2)では、同じLSIパッケージ15であ
るLSIパッケージ1(15)とLSIパッケージ2
(15)を使用し、パッケージ基板7の表面とその裏面
側の直下の位置に実装するとき、論理的に同じアウター
リード3とアウターリード4同士をそれぞれ接続する電
気配線5、電気配線6の電気配線長が、最も短く配線し
ても図7のように対角の長さになるうえ、電気配線5と
電気配線6が交差してしまう。したがって、電気配線の
交差を回避するには、パッケージ基板7の違う層で電気
配線するか、電気配線長を長くしなければならないとい
う問題点があった。As shown in FIG. 7, in a conventional LSI package 15 (1, 2), an LSI package 1 (15) and an
When (15) is used and mounted at the position directly below the front surface and the back surface of the package substrate 7, the electrical wires 5 and 6 electrically connect the outer leads 3 and the outer leads 4 which are logically the same. Even if the wiring length is the shortest, the wiring length is diagonal as shown in FIG. 7 and the electric wiring 5 and the electric wiring 6 intersect. Therefore, in order to avoid the crossing of the electric wiring, there is a problem that the electric wiring must be performed in a different layer of the package substrate 7 or the electric wiring length must be increased.
【0008】図8は、従来のLSIパッケージ15
(1,2)をパッケージ基板片面に実装した状態を示す
基板上面図である。図8において、Lは電気配線長を示
している。FIG. 8 shows a conventional LSI package 15.
It is a board | substrate top view which shows the state which mounted (1, 2) on one surface of the package substrate. In FIG. 8, L indicates an electric wiring length.
【0009】また従来のLSIパッケージ15では、図
8(a)に示すように、同じLSIパッケージ15であ
るLSIパッケージ1(15)とLSIパッケージ2
(15)を使用して、パッケージ基板7の片面に並べて
実装するときは、論理的に同じアウターリード3及びア
ウターリード4を接続する電気配線5と電気配線6が交
差してしまい、パッケージ基板7の違う層で電気配線す
る必要があり、層数を増やさなければならない。Further, in the conventional LSI package 15, as shown in FIG. 8 (a), the same LSI package 15 (LSI package 1 (15) and LSI package 2) is used.
When (15) is used to mount the package on one side of the package substrate 7, the electrical wires 5 and 6 that logically connect the outer leads 3 and the outer leads 4 cross each other, and the package substrate 7 It is necessary to perform electrical wiring in different layers, and the number of layers must be increased.
【0010】また、図8(b)に示すように、電気配線
5と電気配線6が交差しないようにLSIパッケージ1
5(1,2)を実装しても、電気配線長Lが長くなって
しまうという問題点があった。[0010] As shown in FIG. 8B, the LSI package 1 is arranged so that the electric wiring 5 and the electric wiring 6 do not cross each other.
Even if 5 (1, 2) is mounted, there is a problem that the electric wiring length L becomes long.
【0011】以上のように、従来のLSIパッケージ1
5では電気配線の交差を回避するために、パッケージ基
板7の層数が増え、余分な電気配線長Lを取ることにな
りパッケージ基板7上でノイズを発生させる原因となっ
たり、パッケージ基板7の製造が複雑になるという問題
点があった。As described above, the conventional LSI package 1
In No. 5, the number of layers of the package substrate 7 is increased in order to avoid the intersection of the electric wiring, an extra electric wiring length L is taken, which causes noise on the package substrate 7 or causes There was a problem that manufacturing became complicated.
【0012】本発明は斯かる問題点を鑑みてなされたも
のであり、その目的とするところは、電気配線長を短縮
するとともに、層数を少なくするための表面実装用のL
SIパッケージ、表面実装用のパッケージ基板および表
面実装方法を提供する点にある。The present invention has been made in view of such a problem, and an object of the present invention is to reduce the length of an electric wiring and reduce the number of layers by using an L for surface mounting.
An object of the present invention is to provide an SI package, a package substrate for surface mounting, and a surface mounting method.
【0013】[0013]
【課題を解決するための手段】この発明の請求項1に記
載の発明の要旨は、アウターリードを有する表面実装用
のLSIパッケージであって、全ての前記アウターリー
ドが上方または下方のいずれか一方向に曲げられ、同一
機能でピン配置だけが互いに線対称となった構造を有す
ることを特徴とする表面実装用のLSIパッケージに存
する。また、この発明の請求項2に記載の発明の要旨
は、同一機能でピン配置だけが互いに線対称となってい
るLSIパッケージを実装する表面実装用のパッケージ
基板であって、前記LSIパッケージを、パッケージ基
板の表面及びその裏面側の直下の位置に、互いにミラー
対称となるようにそれぞれ搭載し、当該表面側のLSI
パッケージのパッドと当該裏面側のLSIパッケージの
パッドとの間を、電気配線長を当該パッケージ基板の厚
さ近くまで短くするようにスルーホールで接続した構造
を有することを特徴とする表面実装用のパッケージ基板
に存する。また、この発明の請求項3に記載の発明の要
旨は、全てのアウターリードが上方または下方のいずれ
か一方向に曲げられ、同一機能でピン配置だけが互いに
線対称となった構造を有する表面実装型の前記LSIパ
ッケージを、パッケージ基板の表面及びその裏面側の直
下の位置に、当該パッケージ基板を中心として互いにミ
ラー対称となるようにそれぞれ搭載し、当該表面側のL
SIパッケージのパッドと当該裏面側のLSIパッケー
ジのパッドとの間を、電気配線長を当該パッケージ基板
の厚さ近くまで短くするようにスルーホールで接続した
構造を有することを特徴とする請求項2に記載の表面実
装用のパッケージ基板に存する。また、この発明の請求
項4に記載の発明の要旨は、パッケージ基板の表面実装
用ピン配置を備えたLSIパッケージとパッケージ基板
の裏面実装用ピン配置を備えたLSIパッケージをパッ
ケージ基板の片面に並べて実装する際に、当該LSIパ
ッケージのそれぞれの論理的に同じピン同士を接続する
電気配線を、パッケージ基板の同一層内で、交差するこ
となく配設した構造を有することを特徴とする表面実装
用のパッケージ基板に存する。また、この発明の請求項
5に記載の発明の要旨は、パッケージ基板の表面実装用
ピン配置を備え全てのアウターリードが上方または下方
のいずれか一方向に曲げられ同一機能で当該表面実装用
ピン配置だけが互いに線対称となっているLSIパッケ
ージとパッケージ基板の裏面実装用ピン配置を備え全て
のアウターリードが上方または下方のいずれか一方向に
曲げられ同一機能でピン配置だけが互いに線対称となっ
ているLSIパッケージとをパッケージ基板の片面に並
べて実装する際に、当該LSIパッケージのそれぞれの
論理的に同じピン同士を接続する電気配線を、パッケー
ジ基板の同一層内で、交差することなく配設した構造を
有することを特徴とする請求項4に記載の表面実装用の
パッケージ基板に存する。また、この発明の請求項6に
記載の発明の要旨は、アウターリードを有する表面実装
用のLSIパッケージの全ての前記アウターリードを上
方または下方のいずれか一方向に曲げ、同一機能でピン
配置だけが互いに線対称となった構造を用いて表面実装
用のLSIパッケージを形成する工程を有することを特
徴とする表面実装方法に存する。また、この発明の請求
項7に記載の発明の要旨は、同一機能でピン配置だけが
互いに線対称となっているLSIパッケージを実装する
表面実装用のパッケージ基板を作成するための表面実装
方法であって、前記LSIパッケージを、パッケージ基
板の表面及びその裏面側の直下の位置に、互いにミラー
対称となるようにそれぞれ搭載し、当該表面側のLSI
パッケージのパッドと当該裏面側のLSIパッケージの
パッドとの間を、電気配線長を当該パッケージ基板の厚
さ近くまで短くするようにスルーホールで接続した構造
を備えた表面実装用のパッケージ基板を作成する工程を
有することを特徴とする表面実装方法に存する。また、
この発明の請求項8に記載の発明の要旨は、全てのアウ
ターリードが上方または下方のいずれか一方向に曲げら
れ、同一機能でピン配置だけが互いに線対称となった構
造を有する表面実装型の前記LSIパッケージを、パッ
ケージ基板の表面及びその裏面側の直下の位置に、当該
パッケージ基板を中心として互いにミラー対称となるよ
うにそれぞれ搭載し、当該表面側のLSIパッケージの
パッドと当該裏面側のLSIパッケージのパッドとの間
を、電気配線長を当該パッケージ基板の厚さ近くまで短
くするようにスルーホールで接続した構造を備えた表面
実装用のパッケージ基板を作成する工程を有することを
特徴とする請求項7に記載の表面実装方法に存する。ま
た、この発明の請求項9に記載の発明の要旨は、パッケ
ージ基板の表面実装用ピン配置を備えたLSIパッケー
ジとパッケージ基板の裏面実装用ピン配置を備えたLS
Iパッケージをパッケージ基板の片面に並べて実装する
際に、当該LSIパッケージのそれぞれの論理的に同じ
ピン同士を接続する電気配線を、パッケージ基板の同一
層内で、交差することなく配設した構造を有する表面実
装用のパッケージ基板を作成する工程を有することを特
徴とする表面実装方法に存する。また、この発明の請求
項10に記載の発明の要旨は、パッケージ基板の表面実
装用ピン配置を備え全てのアウターリードが上方または
下方のいずれか一方向に曲げられ同一機能で当該表面実
装用ピン配置だけが互いに線対称となっているLSIパ
ッケージとパッケージ基板の裏面実装用ピン配置を備え
全てのアウターリードが上方または下方のいずれか一方
向に曲げられ同一機能でピン配置だけが互いに線対称と
なっているLSIパッケージとをパッケージ基板の片面
に並べて実装する際に、当該LSIパッケージのそれぞ
れの論理的に同じピン同士を接続する電気配線を、パッ
ケージ基板の同一層内で、交差することなく配設した構
造を備えた表面実装用のパッケージ基板を作成する工程
を有することを特徴とする請求項8に記載の表面実装方
法に存する。According to a first aspect of the present invention, there is provided an LSI package for surface mounting having outer leads, wherein all of the outer leads are arranged in one of an upper side and a lower side. An LSI package for surface mounting, characterized in that it is bent in the same direction and has a structure in which only the pin arrangement is line-symmetrical to each other with the same function. Further, the gist of the invention described in claim 2 of the present invention is a surface mounting package board for mounting an LSI package having the same function and only the pin arrangement is line-symmetric with each other, wherein the LSI package is The LSI is mounted on the surface of the package substrate and at a position directly below the back surface thereof so as to be mirror-symmetrical to each other.
A surface mounting structure characterized by having a structure in which a pad of the package and a pad of the LSI package on the back side are connected by through holes so as to shorten an electric wiring length to a thickness close to the thickness of the package substrate. Exists on the package substrate. The gist of the invention described in claim 3 of the present invention resides in a surface having a structure in which all the outer leads are bent in one of the upper and lower directions, and only the pin arrangement is line-symmetrical to each other with the same function. The mounting type LSI package is mounted at a position directly below the front surface and the back surface of the package substrate so as to be mirror-symmetrical with respect to the package substrate, respectively.
3. The structure according to claim 2, wherein a pad of the SI package and a pad of the LSI package on the back side are connected by through holes so as to reduce an electric wiring length to near the thickness of the package substrate. In the package substrate for surface mounting described in (1). The gist of the invention described in claim 4 of the present invention resides in that an LSI package having a pin arrangement for surface mounting on a package substrate and an LSI package having a pin arrangement for mounting on a back surface of the package substrate are arranged on one surface of the package substrate. When mounting, the LSI package has a structure in which electrical wirings for connecting logically the same pins of each of the LSI packages are arranged in the same layer of the package substrate without intersecting with each other. In the package substrate. The gist of the invention described in claim 5 of the present invention resides in that the surface mounting pin arrangement of the package substrate is provided, and all the outer leads are bent in one of the upper and lower directions and have the same function. It has an LSI package and a pin arrangement for mounting on the back side of the package substrate, which are only symmetrical to each other. All the outer leads are bent upward or downward in one direction, and only the pin arrangement is symmetrical to each other with the same function. When the LSI package is mounted on one side of the package substrate side by side, electrical wiring connecting logically the same pins of the LSI package is arranged in the same layer of the package substrate without crossing. The package substrate for surface mounting according to claim 4, wherein the package substrate has a provided structure. The gist of the invention described in claim 6 of the present invention is that all of the outer leads of a surface mounting LSI package having outer leads are bent upward or downward in one direction, and only the pin arrangement is performed with the same function. Has a step of forming an LSI package for surface mounting using a structure which is line-symmetric with respect to each other. The gist of the invention described in claim 7 of the present invention is a surface mounting method for producing a package substrate for surface mounting for mounting an LSI package having the same function and only the pin arrangement being line-symmetric with each other. The LSI package is mounted on the surface of the package substrate and directly below the back surface thereof so as to be mirror-symmetrical to each other.
Create a surface mount package board with a structure in which through-holes are connected between the package pads and the LSI package pads on the back side to reduce the electrical wiring length to near the thickness of the package board. A surface mounting method characterized by having a step of performing Also,
The gist of the invention described in claim 8 of the present invention is that a surface mount type having a structure in which all the outer leads are bent in one of the upper and lower directions, and only the pin arrangement is line-symmetric with each other with the same function. The above-mentioned LSI package is mounted at a position directly below the front surface and the back surface of the package substrate so as to be mirror symmetric with respect to the package substrate, respectively, and the LSI package pad on the front surface and the back surface A step of producing a surface mounting package substrate having a structure in which through-holes are connected between the pads of the LSI package and the electric wiring length to be close to the thickness of the package substrate. A surface mounting method according to claim 7. According to a ninth aspect of the present invention, there is provided an LSI package having a pin arrangement for surface mounting of a package substrate and an LSI package having a pin arrangement for rear surface mounting of a package substrate.
When the I package is mounted on one side of the package substrate and mounted, electric wiring for connecting logically the same pins of each of the LSI packages is arranged in the same layer of the package substrate without crossing. And a step of producing a surface mounting package substrate. The gist of the invention described in claim 10 of the present invention resides in that the surface mounting pin arrangement of the package substrate is provided, and all the outer leads are bent in any one of the upper and lower directions and have the same function. It has an LSI package and a pin arrangement for mounting on the back side of the package substrate, where only the arrangement is line-symmetric with each other. When the LSI package is mounted on one side of the package substrate side by side, electrical wiring connecting logically the same pins of the LSI package is arranged in the same layer of the package substrate without crossing. 9. The method according to claim 8, further comprising the step of forming a surface mounting package substrate having the provided structure. It resides in the way.
【0014】[0014]
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。Embodiments of the present invention will be described below in detail with reference to the drawings.
【0015】(第1の実施の形態)図1は、本発明の第
1の実施の形態に係る表面実装用のLSIパッケージ2
0及び表面実装用のパッケージ基板7のピン配置を示し
たパッケージ底面図である。図1において、11,1
2,20はLSIパッケージを示している。(First Embodiment) FIG. 1 shows an LSI package 2 for surface mounting according to a first embodiment of the present invention.
FIG. 4 is a bottom view of the package showing pin arrangements of the package substrate 7 for surface mounting and surface mounting. In FIG. 1, 11, 1
Reference numerals 2 and 20 denote LSI packages.
【0016】図1を参照すると、本実施の形態のLSI
パッケージ20は、図1のLSIパッケージ11(2
0)とLSIパッケージ12(20)のように論理的に
同じである2つのLSIパッケージ20が、互いに対称
なピン配置(1),…,(20)を持つ点に特徴を有している
(第1の特徴点)。Referring to FIG. 1, an LSI of the present embodiment
The package 20 is the LSI package 11 (2
0) and two LSI packages 20 which are logically the same as the LSI package 12 (20) are characterized in that they have pin arrangements (1),. First feature point).
【0017】図2は、同一論理のLSIパッケージ20
から、2種類の形状のLSIパッケージ8(20),9
(20)を作る過程を示した図である。図2において、
3,4はアウターリード、8,9はLSIパッケージを
示している。FIG. 2 shows an LSI package 20 of the same logic.
From two types of LSI packages 8 (20) and 9
It is the figure which showed the process of making (20). In FIG.
Reference numerals 3 and 4 denote outer leads, and reference numerals 8 and 9 denote LSI packages.
【0018】また、図2に示すように、本実施の形態の
LSIパッケージ20は、アウターリードを有するLS
Iパッケージ20については、アウターリード3,4を
上方向・下方向に曲げることにより、LSIパッケージ
8(20)及びLSIパッケージ9(20)が互いに線
対称なピン配置(1),…,(20)を持つ点にも特徴を有し
ている(第2の特徴点)。例えば、図2に示すように、
LSIパッケージ8(20)のアウターリード3,4を
下方向に曲げ、LSIパッケージ9(20)のアウター
リード3,4を上方向に曲げることにより、LSIパッ
ケージ8(20)及びLSIパッケージ9(20)が互
いに線対称なピン配置を持つようにできる。As shown in FIG. 2, the LSI package 20 according to the present embodiment has an LSI package having outer leads.
For the I package 20, by bending the outer leads 3 and 4 upward and downward, the LSI package 8 (20) and the LSI package 9 (20) are pin-symmetrical to each other (1),. ) Also has a feature (second feature point). For example, as shown in FIG.
By bending the outer leads 3 and 4 of the LSI package 8 (20) downward and bending the outer leads 3 and 4 of the LSI package 9 (20) upward, the LSI package 8 (20) and the LSI package 9 (20) are bent. ) Can have pin arrangements that are axisymmetric to each other.
【0019】このように、LSIパッケージ20は、前
述のLSIパッケージ8(20)のようにピン(アウタ
ーリード3、アウターリード4)を下方向に曲げたも
の、またはLSIパッケージ9(20)のようにピン
(アウターリード3、アウターリード4)を上方向に曲
げたもののいずれにも作り変えることができる。As described above, the LSI package 20 is obtained by bending the pins (outer leads 3 and outer leads 4) downward as in the aforementioned LSI package 8 (20), or as in the LSI package 9 (20). The pins (outer leads 3 and outer leads 4) can be reshaped to be bent upward.
【0020】図3は、本発明の第1の実施の形態に係る
表面実装用のLSIパッケージ20及び表面実装用のパ
ッケージ基板7を用いて、パッケージ基板両面に実装し
た状態を示す基板側面図である。図3において、7はパ
ッケージ基板、16はスルーホール、Lは電気配線長を
示している。FIG. 3 is a side view showing a state where the LSI package 20 for surface mounting and the package substrate 7 for surface mounting according to the first embodiment of the present invention are mounted on both sides of the package substrate. is there. In FIG. 3, reference numeral 7 denotes a package substrate, 16 denotes a through hole, and L denotes an electric wiring length.
【0021】本実施の形態は、図3に示すように、LS
Iパッケージ8(20)とLSIパッケージ9(20)
をパッケージ基板7の表面側(上面側)と裏面側(下面
側)で同じ位置に実装している。すなわち、表面側(上
面側)に実装したLSIパッケージ8(20)のピン
(アウターリード3、アウターリード4)の直下にLS
Iパッケージ9(20)の同一ピン(アウターリード
3、アウターリード4)が配置されており、パッケージ
基板7のピン位置のパッドの表面側(上面側)と裏面側
(下面側)をスルーホール16で繋ぐことができる。こ
れにより、電気配線5、電気配線6(不図示)の交差が
なくなり、LSIパッケージ8(20)とLSIパッケ
ージ9(20)の間のピン(アウターリード3、アウタ
ーリード4)の線長を、パッケージ基板7の厚さ近くま
で短くすることができるようになるといった効果を奏す
る。In this embodiment, as shown in FIG.
I package 8 (20) and LSI package 9 (20)
Are mounted at the same position on the front side (upper side) and the back side (lower side) of the package substrate 7. That is, the LS is placed immediately below the pins (outer leads 3 and outer leads 4) of the LSI package 8 (20) mounted on the front side (upper side).
The same pins (outer leads 3 and outer leads 4) of the I-package 9 (20) are arranged, and through-holes 16 are formed on the front side (upper side) and the back side (lower side) of the pad at the pin position of the package substrate 7. Can be connected. Thereby, the intersection of the electric wiring 5 and the electric wiring 6 (not shown) is eliminated, and the line length of the pins (outer leads 3 and outer leads 4) between the LSI package 8 (20) and the LSI package 9 (20) is reduced. There is an effect that the thickness can be reduced to near the thickness of the package substrate 7.
【0022】図4は、本発明の第1の実施の形態に係る
表面実装用のLSIパッケージ20及び表面実装用のパ
ッケージ基板7を用いて、パッケージ基板片面に実装し
た状態を示す基板上面図である。図4において、5,6
は電気配線を示している。FIG. 4 is a top view of a substrate showing a state where the LSI package 20 for surface mounting and the package substrate 7 for surface mounting according to the first embodiment of the present invention are mounted on one surface of a package substrate. is there. In FIG. 4, 5, 6
Indicates electric wiring.
【0023】また、本実施の形態では、図4に示すよう
に、パッケージ基板7の片面(表面または裏面のうちい
ずれかの実装面)にLSIパッケージ8(20)及びL
SIパッケージ9(20)を実装した場合、電気配線を
短くしたいところを向き合わせることによって、電気配
線(電気配線5、電気配線6)の交差がなくなりパッケ
ージ基板7の同一層内で配線することができき、ピン
(アウターリード3、アウターリード4)間の線長を短
くすることができるようになるといった効果を奏する。In the present embodiment, as shown in FIG. 4, the LSI package 8 (20) and the LSI package 8 (20) are mounted on one surface (the mounting surface of either the front surface or the rear surface) of the package substrate 7.
When the SI package 9 (20) is mounted, the intersection of the electric wiring (the electric wiring 5 and the electric wiring 6) is eliminated by facing the place where the electric wiring is to be shortened, and the wiring can be wired in the same layer of the package substrate 7. As a result, there is an effect that the wire length between the pins (outer leads 3 and outer leads 4) can be shortened.
【0024】以上説明したように第1の実施の形態によ
れば、以下に掲げる効果を奏する。まず第1の効果は、
LSIパッケージ20を表面側(上面側)用及び裏面側
(下面側)用の2種類を作ることによって、両面実装し
た際にピン配置(1),…,(20)が重なり、同一信号の電
気配線(電気配線5、電気配線6)を、表面側(上面
側)及び裏面側(下面側)のスルーホール16で接続で
きるとともに、パッケージ基板7の厚さと同じ長さまで
短くすることができることである。As described above, according to the first embodiment, the following effects can be obtained. First, the first effect is
By making two types of the LSI package 20 for the front side (upper side) and the back side (lower side), the pin arrangements (1),... The wires (electric wires 5 and 6) can be connected by through holes 16 on the front side (upper side) and the back side (lower side), and can be shortened to the same length as the thickness of the package substrate 7. .
【0025】また第2の効果は、アウターリード3、ア
ウターリード4を有するLSIパッケージ20に対し
て、アウターリードを上方または下方に曲げることによ
って、同じ論理のLSIパッケージ20から2種類の形
状のLSIパッケージ20(8,9)を作ることができ
ることである。The second effect is that, by bending the outer leads upward or downward with respect to the LSI package 20 having the outer leads 3 and the outer leads 4, the LSI package 20 having the same logic has two types of LSIs. That is, the package 20 (8, 9) can be manufactured.
【0026】そして第3の効果は、互いに線対称なピン
配置(1),…,(20)を持ったLSIパッケージ20の構
造によって電気配線長Lの短縮、層数の削減ができるこ
とである。The third effect is that the length of the electric wiring L and the number of layers can be reduced by the structure of the LSI package 20 having the pin arrangements (1),.
【0027】(第2の実施の形態)図5は、本発明の第
2の実施の形態に係る表面実装用のLSIパッケージ2
0及び表面実装用のパッケージ基板7を説明するための
基板斜視図である。図5において、10はソケット、2
1はQFP(Quad Flat Package)を
示している。(Second Embodiment) FIG. 5 shows an LSI package 2 for surface mounting according to a second embodiment of the present invention.
FIG. 2 is a perspective view of a substrate for explaining a package substrate 7 for surface mounting. In FIG. 5, 10 is a socket, 2
Reference numeral 1 denotes a QFP (Quad Flat Package).
【0028】本実施の形態では、図5に示すように、Q
FP21のアウターリード3、アウターリード4は曲げ
ていない状態、かつ、表面側(上面側)及び裏面側(下
面側)が無い状態になっている。In this embodiment, as shown in FIG.
The outer leads 3 and the outer leads 4 of the FP 21 are not bent and have no front side (upper side) and no back side (lower side).
【0029】このように、アウターリード3、アウター
リード4を曲げずにソケット10に実装することによっ
て、表面側(上面側)及び裏面側(下面側)のどちらで
も実装できる。As described above, by mounting the outer lead 3 and the outer lead 4 on the socket 10 without bending, the mounting can be performed on either the front side (upper side) or the back side (lower side).
【0030】なお、上記各実施の形態において、2つの
LSIパッケージ8(20)とLSIパッケージ9(2
0)のピン配置(1),…,(20)がお互いに線対称である
表面実装用のLSIパッケージ20であれば、LSIパ
ッケージ20の種類は特に関係無い。さらに、アウター
リード3、アウターリード4を有するLSIパッケージ
20の場合は、アウターリード3、アウターリード4を
曲げることにより、ピン配置(1),…,(20)が対称とな
っているLSIパッケージ20の実装が可能であるが、
図5に示すように、アウターリード3、アウターリード
4を曲げずにソケット10に実装することによって、表
面側(上面側)及び裏面側(下面側)のどちらでも実装
できる構造でもよい。また、アウターリード3、アウタ
ーリード4を折り曲げるタイミングは、製造工程で加工
時、または、パッケージ基板7に実装する直前でもよ
い。In each of the above embodiments, two LSI packages 8 (20) and an LSI package 9 (2
If the pin arrangements (1),..., (20) of (0) are line-symmetric with respect to each other, the type of the LSI package 20 is not particularly relevant. Further, in the case of the LSI package 20 having the outer leads 3 and the outer leads 4, the outer package 3 and the outer leads 4 are bent so that the pin arrangement (1),. Is possible, but
As shown in FIG. 5, the outer lead 3 and the outer lead 4 may be mounted on the socket 10 without bending, so that the outer lead 3 and the outer lead 4 may be mounted on either the front side (upper side) or the back side (lower side). Further, the timing of bending the outer leads 3 and the outer leads 4 may be at the time of processing in the manufacturing process or immediately before mounting on the package substrate 7.
【0031】なお、本発明が上記各実施の形態に限定さ
れず、本発明の技術思想の範囲内において、各実施の形
態は適宜変更され得ることは明らかである。また上記構
成部材の数、位置、形状等は上記実施の形態に限定され
ず、本発明を実施する上で好適な数、位置、形状等にす
ることができる。また、各図において、同一構成要素に
は同一符号を付している。It should be noted that the present invention is not limited to the above embodiments, and it is clear that the embodiments can be appropriately modified within the scope of the technical idea of the present invention. Further, the number, position, shape, and the like of the constituent members are not limited to the above-described embodiment, and can be set to suitable numbers, positions, shapes, and the like for implementing the present invention. In each drawing, the same components are denoted by the same reference numerals.
【0032】[0032]
【発明の効果】本発明は以上のように構成されているの
で、以下に掲げる効果を奏する。まず第1の効果は、L
SIパッケージを表面側用及び裏面側用の2種類を作る
ことによって、両面実装した際にピン配置が重なり、同
一信号の電気配線を、表面側及び裏面側のスルーホール
で接続できるとともに、パッケージ基板の厚さと同じ長
さまで短くすることができることである。Since the present invention is configured as described above, the following effects can be obtained. First, the first effect is L
By making two types of SI packages, one for the front side and the other for the back side, the pin arrangement overlaps when both sides are mounted, and the electric wiring of the same signal can be connected by the through holes on the front side and the back side, and the package substrate That can be shortened to the same length as the thickness of
【0033】また第2の効果は、アウターリードを有す
るLSIパッケージに対して、アウターリードを上方ま
たは下方に曲げることによって、同じ論理のLSIパッ
ケージから2種類の形状のLSIパッケージを作ること
ができることである。A second effect is that, by bending the outer leads upward or downward with respect to the LSI package having the outer leads, two types of LSI packages can be formed from the same logic LSI package. is there.
【0034】そして第3の効果は、互いに線対称なピン
配置を持ったLSIパッケージの構造によって配線長の
短縮、層数の削減ができることである。A third effect is that the length of the wiring and the number of layers can be reduced by the structure of the LSI package having the pin arrangement which is line-symmetric to each other.
【図1】本発明の第1の実施の形態に係る表面実装用の
LSIパッケージ及び表面実装用のパッケージ基板のピ
ン配置を示したパッケージ底面図である。FIG. 1 is a package bottom view showing a pin arrangement of an LSI package for surface mounting and a package substrate for surface mounting according to a first embodiment of the present invention.
【図2】同一論理のLSIパッケージから、2種類の形
状のLSIパッケージを作る過程を示した図である。FIG. 2 is a diagram showing a process of producing two types of LSI packages from an LSI package of the same logic.
【図3】本発明の第1の実施の形態に係る表面実装用の
LSIパッケージ及び表面実装用のパッケージ基板を用
いて、パッケージ基板両面に実装した状態を示す基板側
面図である。FIG. 3 is a substrate side view showing a state where the package is mounted on both sides of the package substrate using the surface mounting LSI package and the surface mounting package substrate according to the first embodiment of the present invention;
【図4】本発明の第1の実施の形態に係る表面実装用の
LSIパッケージ及び表面実装用のパッケージ基板を用
いて、パッケージ基板片面に実装した状態を示す基板上
面図である。FIG. 4 is a substrate top view showing a state in which the LSI package for surface mounting and the package substrate for surface mounting according to the first embodiment of the present invention are mounted on one surface of a package substrate.
【図5】本発明の第2の実施の形態に係る表面実装用の
LSIパッケージ及び表面実装用のパッケージ基板を説
明するための基板斜視図である。FIG. 5 is a perspective view of a substrate for explaining an LSI package for surface mounting and a package substrate for surface mounting according to a second embodiment of the present invention.
【図6】従来のLSIパッケージのリード部とパッケー
ジ基板の接続図である。FIG. 6 is a connection diagram of a lead portion of a conventional LSI package and a package substrate.
【図7】従来のLSIパッケージをパッケージ基板両面
に実装した状態を示す基板側面図である。FIG. 7 is a substrate side view showing a state in which a conventional LSI package is mounted on both sides of a package substrate.
【図8】従来のLSIパッケージをパッケージ基板片面
に実装した状態を示す基板上面図である。FIG. 8 is a top view of a substrate showing a state in which a conventional LSI package is mounted on one surface of a package substrate.
1,2,8,9,11,12,15,20…LSIパッ
ケージ 3,4,14…アウターリード 5,6…電気配線 7…パッケージ基板 10…ソケット 13…はんだ部 16…スルーホール 21…QFP L…電気配線長1, 2, 8, 9, 11, 12, 15, 20 ... LSI package 3, 4, 14 ... Outer lead 5, 6 ... Electric wiring 7 ... Package board 10 ... Socket 13 ... Solder part 16 ... Through hole 21 ... QFP L: Electrical wiring length
Claims (10)
SIパッケージであって、 全ての前記アウターリードが上方または下方のいずれか
一方向に曲げられ、同一機能でピン配置だけが互いに線
対称となった構造を有することを特徴とする表面実装用
のLSIパッケージ。1. An L for surface mounting having outer leads.
An LSI for surface mounting, comprising: an SI package, wherein all the outer leads are bent in one of an upper direction and a lower direction, and have the same function and only the pin arrangement is line-symmetric with each other. package.
となっているLSIパッケージを実装する表面実装用の
パッケージ基板であって、 前記LSIパッケージを、パッケージ基板の表面及びそ
の裏面側の直下の位置に、互いにミラー対称となるよう
にそれぞれ搭載し、当該表面側のLSIパッケージのパ
ッドと当該裏面側のLSIパッケージのパッドとの間
を、電気配線長を当該パッケージ基板の厚さ近くまで短
くするようにスルーホールで接続した構造を有すること
を特徴とする表面実装用のパッケージ基板。2. A package board for surface mounting, which mounts an LSI package having the same function and only the pin arrangement is line-symmetrical to each other, wherein the LSI package is mounted on the front surface of the package substrate and directly below the rear surface thereof. Are mounted so as to be mirror-symmetrical to each other, and the length of the electrical wiring between the pads of the LSI package on the front surface side and the pads of the LSI package on the back side is reduced to near the thickness of the package substrate. A package substrate for surface mounting, having a structure connected by through holes as described above.
のいずれか一方向に曲げられ、同一機能でピン配置だけ
が互いに線対称となった構造を有する表面実装型の前記
LSIパッケージを、パッケージ基板の表面及びその裏
面側の直下の位置に、当該パッケージ基板を中心として
互いにミラー対称となるようにそれぞれ搭載し、当該表
面側のLSIパッケージのパッドと当該裏面側のLSI
パッケージのパッドとの間を、電気配線長を当該パッケ
ージ基板の厚さ近くまで短くするようにスルーホールで
接続した構造を有することを特徴とする請求項2に記載
の表面実装用のパッケージ基板。3. The surface mount type LSI package having a structure in which all outer leads are bent in one of an upper direction and a lower direction so that only the pin arrangement is line-symmetrical to each other with the same function. The package is mounted at a position directly below the front surface and the back surface thereof so as to be mirror-symmetrical with respect to the package substrate. The pads of the LSI package on the front surface and the LSI on the back surface are respectively mounted.
3. The package board for surface mounting according to claim 2, wherein the package board has a structure in which the electrical wiring length is connected to a pad of the package by a through hole so as to reduce an electric wiring length to a thickness close to the thickness of the package board.
備えたLSIパッケージとパッケージ基板の裏面実装用
ピン配置を備えたLSIパッケージをパッケージ基板の
片面に並べて実装する際に、当該LSIパッケージのそ
れぞれの論理的に同じピン同士を接続する電気配線を、
パッケージ基板の同一層内で、交差することなく配設し
た構造を有することを特徴とする表面実装用のパッケー
ジ基板。4. When an LSI package having a pin arrangement for surface mounting on a package substrate and an LSI package having a pin arrangement for mounting on a back surface of the package substrate are mounted side by side on one surface of the package substrate, each of the LSI packages is Electrical wiring that connects logically the same pins,
A package substrate for surface mounting, having a structure arranged without crossing in the same layer of the package substrate.
備え全てのアウターリードが上方または下方のいずれか
一方向に曲げられ同一機能で当該表面実装用ピン配置だ
けが互いに線対称となっているLSIパッケージとパッ
ケージ基板の裏面実装用ピン配置を備え全てのアウター
リードが上方または下方のいずれか一方向に曲げられ同
一機能でピン配置だけが互いに線対称となっているLS
Iパッケージとをパッケージ基板の片面に並べて実装す
る際に、当該LSIパッケージのそれぞれの論理的に同
じピン同士を接続する電気配線を、パッケージ基板の同
一層内で、交差することなく配設した構造を有すること
を特徴とする請求項4に記載の表面実装用のパッケージ
基板。5. An LSI having a pin arrangement for surface mounting of a package substrate, wherein all outer leads are bent in one of upper and lower directions and have the same function, and only the arrangement of the surface mounting pins is line-symmetric with each other. LS with pin arrangements for mounting the package and the backside of the package substrate, all outer leads are bent in either one of the upper and lower directions and have the same function and only the pin arrangements are line-symmetrical to each other
When the I package and the package are mounted side by side on one side of the package substrate, electrical wiring connecting logically the same pins of the LSI package is arranged in the same layer of the package substrate without crossing. The package substrate for surface mounting according to claim 4, comprising:
SIパッケージの全ての前記アウターリードを上方また
は下方のいずれか一方向に曲げ、同一機能でピン配置だ
けが互いに線対称となった構造を用いて表面実装用のL
SIパッケージを形成する工程を有することを特徴とす
る表面実装方法。6. An L for surface mounting having outer leads.
All the outer leads of the SI package are bent upward or downward in one direction, and the same function is used.
A surface mounting method comprising a step of forming an SI package.
となっているLSIパッケージを実装する表面実装用の
パッケージ基板を作成するための表面実装方法であっ
て、 前記LSIパッケージを、パッケージ基板の表面及びそ
の裏面側の直下の位置に、互いにミラー対称となるよう
にそれぞれ搭載し、当該表面側のLSIパッケージのパ
ッドと当該裏面側のLSIパッケージのパッドとの間
を、電気配線長を当該パッケージ基板の厚さ近くまで短
くするようにスルーホールで接続した構造を備えた表面
実装用のパッケージ基板を作成する工程を有することを
特徴とする表面実装方法。7. A surface mounting method for producing a surface mounting package substrate for mounting an LSI package having the same function and only the pin arrangement being line-symmetric with respect to each other, comprising: Mounted so as to be mirror-symmetrical to each other at a position immediately below the front surface and the back surface thereof, and set the electric wiring length between the pads of the LSI package on the front surface and the pads of the LSI package on the back surface in accordance with the package. A surface mounting method characterized by comprising a step of forming a surface mounting package substrate having a structure connected by through holes so as to be shortened to near the thickness of the substrate.
のいずれか一方向に曲げられ、同一機能でピン配置だけ
が互いに線対称となった構造を有する表面実装型の前記
LSIパッケージを、パッケージ基板の表面及びその裏
面側の直下の位置に、当該パッケージ基板を中心として
互いにミラー対称となるようにそれぞれ搭載し、当該表
面側のLSIパッケージのパッドと当該裏面側のLSI
パッケージのパッドとの間を、電気配線長を当該パッケ
ージ基板の厚さ近くまで短くするようにスルーホールで
接続した構造を備えた表面実装用のパッケージ基板を作
成する工程を有することを特徴とする請求項7に記載の
表面実装方法。8. The surface mount type LSI package having a structure in which all outer leads are bent in one of upward and downward directions and only the pin arrangement is symmetrical to each other with the same function, The package is mounted at a position directly below the front surface and the back surface thereof so as to be mirror-symmetrical with respect to the package substrate, and the pads of the LSI package on the front surface and the LSI on the back surface are respectively mounted.
A step of forming a package board for surface mounting having a structure in which through-holes are connected between the pads of the package and the electric wiring length to be close to the thickness of the package board. The surface mounting method according to claim 7.
備えたLSIパッケージとパッケージ基板の裏面実装用
ピン配置を備えたLSIパッケージをパッケージ基板の
片面に並べて実装する際に、当該LSIパッケージのそ
れぞれの論理的に同じピン同士を接続する電気配線を、
パッケージ基板の同一層内で、交差することなく配設し
た構造を有する表面実装用のパッケージ基板を作成する
工程を有することを特徴とする表面実装方法。9. When mounting an LSI package having a pin arrangement for surface mounting on a package substrate and an LSI package having a pin arrangement for mounting on a back surface of the package substrate side by side on one surface of the package substrate, the respective packages of the LSI package are provided. Electrical wiring that connects logically the same pins,
A surface mounting method characterized by comprising a step of forming a surface mounting package substrate having a structure arranged without crossing in the same layer of the package substrate.
を備え全てのアウターリードが上方または下方のいずれ
か一方向に曲げられ同一機能で当該表面実装用ピン配置
だけが互いに線対称となっているLSIパッケージとパ
ッケージ基板の裏面実装用ピン配置を備え全てのアウタ
ーリードが上方または下方のいずれか一方向に曲げられ
同一機能でピン配置だけが互いに線対称となっているL
SIパッケージとをパッケージ基板の片面に並べて実装
する際に、当該LSIパッケージのそれぞれの論理的に
同じピン同士を接続する電気配線を、パッケージ基板の
同一層内で、交差することなく配設した構造を備えた表
面実装用のパッケージ基板を作成する工程を有すること
を特徴とする請求項8に記載の表面実装方法。10. An LSI having a surface mounting pin arrangement on a package substrate, wherein all outer leads are bent in either one of the upper and lower directions and have the same function and only the surface mounting pin arrangement is line-symmetric with each other. The package has a pin arrangement for mounting on the back surface of the package and the package substrate, and all the outer leads are bent in one of the upper and lower directions, and only the pin arrangement is line-symmetric with each other with the same function.
When the SI package and the package are mounted side by side on one side of the package substrate, electrical wiring for connecting logically the same pins of the LSI package is arranged in the same layer of the package substrate without crossing. 9. The surface mounting method according to claim 8, further comprising a step of forming a surface mounting package substrate provided with:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000174805A JP3529326B2 (en) | 2000-06-12 | 2000-06-12 | Package substrate for surface mounting and surface mounting method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000174805A JP3529326B2 (en) | 2000-06-12 | 2000-06-12 | Package substrate for surface mounting and surface mounting method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001358290A true JP2001358290A (en) | 2001-12-26 |
JP3529326B2 JP3529326B2 (en) | 2004-05-24 |
Family
ID=18676773
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000174805A Expired - Lifetime JP3529326B2 (en) | 2000-06-12 | 2000-06-12 | Package substrate for surface mounting and surface mounting method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3529326B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019169556A (en) * | 2018-03-22 | 2019-10-03 | 東芝メモリ株式会社 | Semiconductor device and method of manufacturing the same |
-
2000
- 2000-06-12 JP JP2000174805A patent/JP3529326B2/en not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019169556A (en) * | 2018-03-22 | 2019-10-03 | 東芝メモリ株式会社 | Semiconductor device and method of manufacturing the same |
Also Published As
Publication number | Publication date |
---|---|
JP3529326B2 (en) | 2004-05-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2001196529A (en) | Semiconductor device and wiring method therefor | |
JPH09191060A (en) | Plastic packaging of integrated circuit | |
JP2568748B2 (en) | Semiconductor device | |
JPH0513504A (en) | Vertical semiconductor interconnecting method and structure | |
JP3529326B2 (en) | Package substrate for surface mounting and surface mounting method | |
JPH06326500A (en) | Mounting method for board of package ic | |
TWI571995B (en) | Apparatus having multi-connect lead, chip package having multi-connect lead and method for conserving external pins of lead-frame substructure | |
JP3227930B2 (en) | Composite semiconductor device and method of manufacturing the same | |
JPH06310827A (en) | Surface mounting component arrangement structure | |
JPH07106771A (en) | Wiring structure of multilayered printed board | |
JPH06181375A (en) | Auxiliary supporting part and semiconductor device using the same | |
JP3692353B2 (en) | Assembling method of semiconductor device | |
JP4743021B2 (en) | Stacked IC package | |
JP4229086B2 (en) | Semiconductor device | |
JPH0482244A (en) | Semiconductor integrated circuit device and its wiring change method | |
JPS63182845A (en) | Semiconductor device | |
JPH01304795A (en) | Method for wiring printed board | |
JP2783075B2 (en) | Integrated circuit package assembly | |
JP2568450Y2 (en) | Hybrid IC | |
JP2001319943A (en) | Semiconductor device | |
JPH04298069A (en) | Integrated circuit package | |
JPH03255655A (en) | Semiconductor device | |
JPH0745780A (en) | Quad flat package for semiconductor device | |
JPH11317486A (en) | Multiple leg part and mounting body thereof | |
JP2857823B2 (en) | Electronic component mounting structure on circuit board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040119 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040210 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040224 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080305 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090305 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100305 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100305 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110305 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110305 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120305 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130305 Year of fee payment: 9 |