JP2001355067A - Sputter film deposition system - Google Patents

Sputter film deposition system

Info

Publication number
JP2001355067A
JP2001355067A JP2000174864A JP2000174864A JP2001355067A JP 2001355067 A JP2001355067 A JP 2001355067A JP 2000174864 A JP2000174864 A JP 2000174864A JP 2000174864 A JP2000174864 A JP 2000174864A JP 2001355067 A JP2001355067 A JP 2001355067A
Authority
JP
Japan
Prior art keywords
mask
base
film forming
forming apparatus
coating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000174864A
Other languages
Japanese (ja)
Other versions
JP2001355067A5 (en
Inventor
Yoshi Watabe
嘉 渡部
Makoto Sasaki
真 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Anelva Corp
Alps Alpine Co Ltd
Original Assignee
Alps Electric Co Ltd
Anelva Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alps Electric Co Ltd, Anelva Corp filed Critical Alps Electric Co Ltd
Priority to JP2000174864A priority Critical patent/JP2001355067A/en
Publication of JP2001355067A publication Critical patent/JP2001355067A/en
Publication of JP2001355067A5 publication Critical patent/JP2001355067A5/ja
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To prevent the short circuit between an electrically conductive first film 22 deposited on the surface of a base and a similarly electrically conductive second film deposited on a mask in sputter film deposition, to evade the ignition of arc discharge by heat generation in the short-circuited part and to evade the damage of the films attendant thereon. SOLUTION: The mask 14 is provided with a short circuit preventing part for preventing the short circuit between the first film 22 on the surface of the base and second film 32 on the surface of the mask. The short circuit preventing part is composed of an insulator composing the recessed part and projecting part in the edge face of the mask.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、スパッタ成膜装
置に関する。
The present invention relates to a sputter film forming apparatus.

【0002】[0002]

【従来の技術】従来、液晶表示装置の製造分野におい
て、マスクを有するスパッタ成膜装置がある。図13
は、従来構成の一例であるスパッタ成膜装置の概略的な
断面図であって、スパッタリング時の使用形態を示して
おり、スパッタリングによって第1導電性被膜が形成さ
れる下地と共に示してある。図14は、このスパッタ成
膜装置のマスク及びその近傍部分を拡大した断面図であ
る。
2. Description of the Related Art Conventionally, in the field of manufacturing a liquid crystal display device, there is a sputter film forming apparatus having a mask. FIG.
1 is a schematic cross-sectional view of a sputter film forming apparatus as an example of a conventional configuration, showing a use form at the time of sputtering, and showing a base on which a first conductive film is formed by sputtering. FIG. 14 is an enlarged cross-sectional view of the mask of the sputtering film forming apparatus and the vicinity thereof.

【0003】この従来構成の一例であるスパッタ成膜装
置100は、サセプタ102、マスク104、ターゲッ
ト106及びターゲット母体108を具える。
[0003] A sputter film forming apparatus 100, which is an example of this conventional configuration, includes a susceptor 102, a mask 104, a target 106, and a target base 108.

【0004】サセプタ102は、下地110(例えば、
液晶画面で使用されるガラス基板)を載置する。マスク
104は、サセプタ102に載置された下地110の表
面110A中の所定表面領域110Bに接触して設けら
れて、下地表面の被膜形成領域を画成する。ターゲット
106は、サセプタ102に対向して配置されていて、
かつ、スパッタリングによってターゲット粒子を下地1
10の表面110Aに飛散させて下地上に導電性被膜す
なわち下地被膜112を形成する。ターゲット母体10
8は、その表面に、ターゲット106が設けられてい
る。
[0004] The susceptor 102 includes a base 110 (for example,
The glass substrate used for the liquid crystal screen is placed. The mask 104 is provided in contact with a predetermined surface region 110B in the surface 110A of the base 110 placed on the susceptor 102, and defines a film formation region on the base surface. The target 106 is disposed so as to face the susceptor 102,
In addition, target particles are grounded by sputtering 1
The conductive film, that is, the undercoat 112 is formed on the underlayer by scattering on the surface 110A of the substrate 10. Target mother 10
8 has a target 106 provided on its surface.

【0005】サセプタ102には、整合回路114を介
して、接地された高周波電源116が接続されている。
同様に、ターゲット母体108にも、整合回路118を
介して、接地された高周波電源120が接続されてい
る。このスパッタ成膜装置100の構成は、2周波励起
高周波スパッタ成膜装置の一例である。
The susceptor 102 is connected to a grounded high-frequency power supply 116 via a matching circuit 114.
Similarly, a grounded high-frequency power supply 120 is connected to the target base 108 via a matching circuit 118. The configuration of the sputter film forming apparatus 100 is an example of a two-frequency excitation high frequency sputter film forming apparatus.

【0006】従来のマスク104は、上面104Dと、
所定表面領域110Bと接触する接触面を有する底面1
04Aとを有していて、被膜形成領域側のマスク端部
は、上面104D側が下地面の上側に突出しかつ底面1
04A側が凹んだ階段状の段差構造となっている。従っ
て、マスク104の端面は、下地面に平行な上面104
Dとつながっていて、下地面に垂直な垂直端面104B
と、この垂直端面104Bと底面104Aをつなげるカ
ギ型(L字型)端面104Cとを有している(図14参
照)。すなわち、下地被膜112と対向する側の端面1
04Bと、下地110の表面110Aの近接領域の端面
104Cとがつながっている(図14参照)。
The conventional mask 104 has an upper surface 104D,
Bottom surface 1 having a contact surface in contact with predetermined surface area 110B
04A, the upper surface 104D side protrudes above the base surface and the bottom surface 1
It has a stepped structure in which the 04A side is concave. Therefore, the end surface of the mask 104 is positioned on the upper surface 104 parallel to the base surface.
D and a vertical end face 104B perpendicular to the ground plane.
And a key-shaped (L-shaped) end face 104C connecting the vertical end face 104B and the bottom face 104A (see FIG. 14). That is, the end face 1 on the side facing the base coat 112
04B is connected to an end face 104C in a region near the surface 110A of the base 110 (see FIG. 14).

【0007】ターゲット106から飛散したターゲット
粒子の一部は、マスク104の上面104D及び端面1
04Bに付着し、導電性のマスク被膜122aを形成す
る。
[0007] A part of the target particles scattered from the target 106 is formed on the upper surface 104D of the mask 104 and the end surface 1D.
04B to form a conductive mask film 122a.

【0008】これと共に、ターゲット106から飛散し
たターゲット粒子の他の一部は、下地110の表面11
0A上に既に形成されている導電性の下地被膜112に
付着されたときの衝撃により散乱粒子となって、近接領
域の端面104Cに付着して、新たな導電性のマスク被
膜112bを形成する。このマスク被膜112bは、近
接領域の端面104C上を、場合によっては、下地11
0に達して下地面110Aと接触するように形成されて
しまう場合がある。
At the same time, another part of the target particles scattered from the target 106 is
The impact when it is attached to the conductive base coat 112 already formed on OA forms scattering particles due to the impact, and adheres to the end face 104C of the adjacent region to form a new conductive mask coat 112b. The mask film 112b is formed on the end surface 104C of the adjacent region, and in some cases,
It may be formed so as to reach 0 and come into contact with the ground surface 110A.

【0009】[0009]

【発明が解決しようとする課題】ところで、下地110
の電位が変動する為、下地110を載置しているサセプ
タ102の電位も変動して不安定になる。このことは、
高周波電源116によってサセプタ102の電位を制御
する上で、好ましくない。
By the way, the base 110
Fluctuates, the potential of the susceptor 102 on which the base 110 is placed also fluctuates and becomes unstable. This means
It is not preferable to control the potential of the susceptor 102 by the high frequency power supply 116.

【0010】又、図15は、従来構成の他の一例である
スパッタ成膜装置の概略的な断面図であって、スパッタ
リング時の使用形態を示しており、スパッタリングによ
って導電性の被膜が形成される下地と共に示してある。
図16は、このスパッタ成膜装置のマスク及びその近傍
部分を拡大した断面図である。
FIG. 15 is a schematic cross-sectional view of a sputter film forming apparatus as another example of the conventional structure, showing a use form at the time of sputtering, in which a conductive film is formed by sputtering. It is shown together with the groundwork.
FIG. 16 is an enlarged cross-sectional view of the mask of the sputtering film forming apparatus and the vicinity thereof.

【0011】図15に示すスパッタ成膜装置200は、
サセプタ102が接地されている。下地110は、サセ
プタ102に載置されるガラス基板220と、ガラス基
板220上に形成されてかつ所定表面領域222Aを有
する導電層222と、導電層222上に形成された非導
電層224とを具える。下地110を、例えば、薄膜ト
ランジスタ(以下「TFT」と略称する。)液晶表示装
置で使用される部材とするとき、導電性層222はゲー
ト電極に相当する。尚、図15には、ソース電極及びド
レイン電極の図示を省略してある。一方、この非導電層
224上に、スパッタリングによって、導電性の下地被
膜112を形成する。
A sputter film forming apparatus 200 shown in FIG.
The susceptor 102 is grounded. The base 110 includes a glass substrate 220 placed on the susceptor 102, a conductive layer 222 formed on the glass substrate 220 and having a predetermined surface area 222A, and a non-conductive layer 224 formed on the conductive layer 222. Equipped. When the base 110 is, for example, a member used in a thin film transistor (hereinafter abbreviated as “TFT”) liquid crystal display device, the conductive layer 222 corresponds to a gate electrode. FIG. 15 does not show the source electrode and the drain electrode. On the other hand, the conductive undercoat 112 is formed on the non-conductive layer 224 by sputtering.

【0012】スパッタ成膜装置200の場合は、スパッ
タ成膜装置100の場合と同様に、ターゲット106か
ら飛散したターゲット粒子の一部は、マスク104の上
面104D及び垂直端面104Bに付着し、導電性のマ
スク被膜122aを形成する(図16参照)。
In the case of the sputter film forming apparatus 200, as in the case of the sputter film forming apparatus 100, a part of the target particles scattered from the target 106 adhere to the upper surface 104D and the vertical end surface 104B of the mask 104, and the conductive film becomes conductive. Is formed (see FIG. 16).

【0013】これと共に、ターゲット106から飛散し
たターゲット粒子の他の一部は、下地の表面110A上
に既に形成されている下地被膜112に付着されたとき
の衝撃により散乱粒子となって、近接領域のL字状端面
104Cに付着して、導電性の新たなマスク被膜122
bを形成する。この新たなマスク被膜122bは、L字
状端面104Cから、場合によっては、導電層222に
まで至り、新たなマスク被膜122bと導電層222と
が接触することがある(図16参照)。
At the same time, another part of the target particles scattered from the target 106 becomes scattered particles due to the impact when the particles adhere to the base coat 112 already formed on the base surface 110A, and become adjacent particles. A new conductive mask film 122 attached to the L-shaped end surface 104C of the
b is formed. The new mask coating 122b reaches the conductive layer 222 from the L-shaped end face 104C, and in some cases, and the new mask coating 122b may come into contact with the conductive layer 222 (see FIG. 16).

【0014】このとき、ガラス基板220上の導電層2
22に接触した導電性のマスク被膜122bの電位は、
導電層222の電位と異なるから、同電位になるまで、
マスク被膜122bと導電層222との間で電流が放電
される。
At this time, the conductive layer 2 on the glass substrate 220
The potential of the conductive mask film 122b in contact with 22 is
Since the potential is different from the potential of the conductive layer 222,
A current is discharged between the mask coating 122b and the conductive layer 222.

【0015】しかしながら、マスク被膜122aは、上
面104D及び垂直端面104Bを連続的に覆っている
ので、その被膜の表面積は大きい。よって、マスク被膜
122aに充電される電気エネルギーが大きい。一方、
近接領域のL字状端面104C上に形成された導電性の
マスク被膜122bは、ガラス基板上の導電層222に
まで達しているので、このマスク被膜112bに充電さ
れる電気エネルギーも大きい。よって、放電電流が大き
い。よって、導電性のマスク被膜122b及び導電性の
マスク被膜122aの接触短絡部分(垂直端面104B
及びL字状端面104Cの境界領域付近)において、熱
が発生して蒸発し、アーク放電が点弧する。このアーク
放電に起因して、非導電層224上に形成された導電性
の下地被膜112が破壊されることがある(この破壊の
痕を「アーク痕」という。)。
However, since the mask film 122a continuously covers the upper surface 104D and the vertical end surface 104B, the surface area of the film is large. Therefore, electric energy charged in the mask film 122a is large. on the other hand,
Since the conductive mask film 122b formed on the L-shaped end surface 104C in the adjacent region reaches the conductive layer 222 on the glass substrate, the electric energy charged in the mask film 112b is also large. Therefore, the discharge current is large. Therefore, the contact short-circuit portion (vertical end surface 104B) of conductive mask film 122b and conductive mask film 122a
And near the boundary region of the L-shaped end face 104C), heat is generated and evaporated, and an arc discharge is ignited. Due to this arc discharge, the conductive undercoat 112 formed on the non-conductive layer 224 may be broken (traces of this breakdown are referred to as “arc traces”).

【0016】又、このアーク放電を予防する為には、L
字状端面104C上に形成された導電性のマスク被膜1
22bを除去する必要があるが、この除去作業に時間が
かかる為、液晶画面の生産性の向上が妨げられる。
Further, in order to prevent this arc discharge, L
Conductive mask coating 1 formed on the V-shaped end face 104C
Although it is necessary to remove 22b, it takes a long time to perform the removal operation, which hinders improvement in productivity of the liquid crystal screen.

【0017】そこで、これらの問題点を解決する為に、
マスク端面の上面側に被着形成されるマスク被膜と底面
側に被着形成されるマスク被膜とが連続形成されないよ
うにする、すなわち両マスク被膜間の短絡を防止する構
成を有するマスクを具えるスパッタ成膜装置の出現が求
められていた。
Therefore, in order to solve these problems,
A mask having a configuration that prevents a mask film deposited on the upper surface side of the mask end face and a mask film deposited on the bottom surface side from being continuously formed, that is, prevents a short circuit between the two mask films. The emergence of a sputter deposition apparatus has been required.

【0018】[0018]

【課題を解決するための手段】この目的を達成する為
に、この発明のスパッタ成膜装置は、サセプタ、マスク
及びターゲットを具える。サセプタには、下地を載置す
る。マスクは、サセプタに載置された下地の所定表面領
域に接触して設置される。ターゲットは、サセプタに対
向して配置されていて、かつ、スパッタリングによって
ターゲット粒子を下地の表面に飛散させて導電性の第1
被膜すなわち下地被膜を形成する。この構成において、
マスクは、ターゲット粒子が飛散して当該マスクの表面
に直接形成される導電性の第2被膜すなわちマスク被膜
と、下地に接触して形成される第1被膜との短絡を防止
する接短絡防止部を具える。
In order to achieve this object, a sputter deposition apparatus according to the present invention includes a susceptor, a mask and a target. A base is placed on the susceptor. The mask is placed in contact with a predetermined surface area of a base placed on the susceptor. The target is disposed so as to face the susceptor, and scatters target particles on the surface of the base by sputtering to form a first conductive material.
A coating, ie, a base coating, is formed. In this configuration,
The mask is a contact / short-circuit preventing portion for preventing a short circuit between a conductive second coating, ie, a mask coating formed directly on the surface of the mask by scattering target particles, and a first coating formed in contact with a base. Equipped.

【0019】このような構成によれば、短絡防止部によ
って、第2被膜と第1被膜とが短絡して、すなわち不所
望に接触して形成されるのを防止することができるか
ら、サセプタの電位を安定させることができる。又、第
2被膜と第1被膜との間で短絡に基づくアーク放電の点
弧を防止することができるから、例えば、下地上に形成
された第1被膜が破壊されない。このため、スパッタリ
ングによって下地の表面上に、良質な第1被膜を形成す
ることができる。よって、良質な製品を製造することが
できる。又、マスクの表面上に形成された導電性の第1
被膜を逐次除去する作業が必要ないので、当該製品の生
産効率は向上する。
According to such a configuration, the second coating and the first coating can be prevented from being short-circuited, that is, undesired contact with each other, by the short-circuit preventing portion. The potential can be stabilized. In addition, since ignition of arc discharge due to a short circuit between the second coating and the first coating can be prevented, for example, the first coating formed on the base is not destroyed. Therefore, a high-quality first coating can be formed on the surface of the base by sputtering. Therefore, a high quality product can be manufactured. In addition, the first conductive layer formed on the surface of the mask may be used.
Since the operation of sequentially removing the coating is not required, the production efficiency of the product is improved.

【0020】この発明の実施に当たり、好ましくは、マ
スクは、所定表面領域と接触する接触面を有する底面
と、第1被膜と対向する側の端面とを具える。尚、この
端面はマスクの上面と底面とをつなぐ、すなわち接続す
る端面である。短絡防止部は、この端面上に第1被膜が
不連続に形成されるようにするための凹部と、上述の接
触面からマスクの上面に至る、マスクの端面側部分を少
なくとも構成している絶縁体とを具える。
In practicing the present invention, the mask preferably has a bottom surface having a contact surface in contact with a predetermined surface area, and an end surface on a side facing the first coating. Note that this end face is an end face that connects, ie, connects, the top and bottom surfaces of the mask. The short-circuit preventing portion has a concave portion for discontinuously forming the first coating on the end surface, and an insulating portion constituting at least an end surface side portion of the mask from the contact surface to the upper surface of the mask. With body.

【0021】この凹部は、形成される第1被膜が不連続
となるように機能すれば、マスクの上面と接触面との間
の端面上のいずれの箇所に設けられていてもよい。
This concave portion may be provided at any position on the end face between the upper surface of the mask and the contact surface as long as the first film to be formed functions so as to be discontinuous.

【0022】例えば、端面が上面側の垂直端面と底面側
のL字状端面から成る場合には、このL字状端面は、下
地の上面に沿っていてかつこの下地に近接している下向
き端面領域を具える。下向き端面領域に、この凹部を設
けるのが好適である。そして、この凹部は、その内面
に、ターゲット粒子の、下地側からの散乱粒子を非被着
状態にする凹部非被着領域を具えるのが好ましい。
For example, when the end face is composed of a vertical end face on the top side and an L-shaped end face on the bottom side, the L-shaped end face is a downward end face along the upper surface of the base and close to the base. Provide an area. It is preferred to provide this recess in the downward end face region. Preferably, the concave portion has, on its inner surface, a concave portion non-adhered region that makes the scattering particles from the base side of the target particle non-adhered.

【0023】これらのように構成すれば、凹部によっ
て、導電性の第1被膜すなわち下地被膜及び導電性の第
2被膜すなわちマスク被膜は、互いに短絡すなわち不所
望な接触を起こさない。従って、サセプタの電位を安定
させることができると共に、第1被膜及び第2被膜との
間での短絡に基づくアーク放電を防止することができ
る。
With such a configuration, the concave portion prevents the first conductive film, ie, the base film, and the second conductive film, ie, the mask film, from short-circuiting with each other, that is, does not cause undesired contact. Therefore, the potential of the susceptor can be stabilized, and an arc discharge due to a short circuit between the first coating and the second coating can be prevented.

【0024】上述の発明の実施に当たり、好ましくは、
下地を、ガラス基板とするのが良い。
In carrying out the above-mentioned invention, preferably,
The base is preferably a glass substrate.

【0025】このように構成すれば、この下地に基づい
て、良質な液晶表示装置(例えば、単純マトリクス液晶
表示装置等)を製造することができる。
With this configuration, a high-quality liquid crystal display device (for example, a simple matrix liquid crystal display device) can be manufactured based on the base.

【0026】この発明の実施に当たり、好ましくは、当
該スパッタ成膜装置を、ターゲット及びサセプタに高周
波電圧が個別に印加される2周波励起高周波スパッタ成
膜装置とするのが良い。
In practicing the present invention, preferably, the sputtering film forming apparatus is a two-frequency excitation high-frequency sputtering film forming apparatus in which a high-frequency voltage is individually applied to a target and a susceptor.

【0027】上述の発明の実施に当たり、好ましくは、
下地は、サセプタに載置されるガラス基板と、このガラ
ス基板上に形成されて、かつ所定表面領域を有する導電
層と、この導電層上に形成された非導電層とを具えるの
が良い。
In carrying out the above invention, preferably,
The base may include a glass substrate mounted on the susceptor, a conductive layer formed on the glass substrate and having a predetermined surface area, and a non-conductive layer formed on the conductive layer. .

【0028】このように構成すれば、この下地に基づい
て、良質な液晶表示装置(例えば、TFT液晶表示装
置)を製造することができる。
With this configuration, a high-quality liquid crystal display device (for example, a TFT liquid crystal display device) can be manufactured based on the base.

【0029】[0029]

【発明の実施の形態】以下、図を参照して、この発明の
実施の形態について、説明する。尚、図中、各構成成分
の大きさ、形状及び配置関係は、この発明が理解できる
程度に概略的に示してあるにすぎず、従って、この発明
は、図示例に限定されるものではない。
Embodiments of the present invention will be described below with reference to the drawings. In the drawings, the size, shape and arrangement of each component are only schematically shown to the extent that the present invention can be understood, and therefore, the present invention is not limited to the illustrated example. .

【0030】「第1の実施の形態」図1を参照して、第
1の実施の形態におけるスパッタ成膜装置10の構成に
ついて、説明する。
[First Embodiment] The configuration of a sputter film forming apparatus 10 according to the first embodiment will be described with reference to FIG.

【0031】図1は、第1の実施の形態におけるスパッ
タ成膜装置の構成を示す断面図であって、スパッタリン
グ時の使用形態を示しており、スパッタリングによって
導電性の第1被膜が形成される下地と共に示してある。
FIG. 1 is a cross-sectional view showing the structure of a sputtering film forming apparatus according to the first embodiment, showing a use form at the time of sputtering, in which a first conductive film is formed by sputtering. It is shown together with the base.

【0032】この構成例では、下地20を、液晶表示装
置(例えば、単純マトリクス液晶表示装置等)で使用さ
れるガラス基板とする。
In this configuration example, the base 20 is a glass substrate used in a liquid crystal display device (for example, a simple matrix liquid crystal display device).

【0033】図2は、下地の表面を示す平面図である。FIG. 2 is a plan view showing the surface of the base.

【0034】この下地20は、薄い平板状であって、下
地20主表面である表面20Aの平面形状は、図2に示
すように、長方形である。表面20Aは、この長方形の
より長い方の辺の近傍であってかつこの辺から所定の距
離内に、所定表面領域20Bを具える。後述のように、
この所定表面領域20B上に、マスク14の底面14A
(図3参照)が載置される。
The base 20 is a thin flat plate, and the plane shape of the surface 20A, which is the main surface of the base 20, is rectangular as shown in FIG. Surface 20A includes a predetermined surface area 20B near and within a predetermined distance of the longer side of the rectangle. As described below,
The bottom surface 14A of the mask 14 is
(See FIG. 3) is placed.

【0035】又、この構成例では、スパッタ成膜装置1
0を、2周波励起高周波スパッタ成膜装置としてある。
スパッタ成膜装置10は、サセプタ12、2個のマスク
14、ターゲット16及びターゲット母体18を具え
る。サセプタ12には、下地20を載置する。
In this configuration example, the sputtering film forming apparatus 1
0 is a two-frequency excitation high frequency sputtering film forming apparatus.
The sputtering film forming apparatus 10 includes a susceptor 12, two masks 14, a target 16, and a target base 18. The base 20 is placed on the susceptor 12.

【0036】各マスク14は、互いに同一の形状を有
し、サセプタ12に載置された下地20の表面20A中
の各所定表面領域20Bに接触して個別に設けられる。
このマスク14の構成は、この発明の特徴部分であっ
て、より詳細に後述される。この例では、マスク14
は、全体が絶縁体から構成される。
Each mask 14 has the same shape as each other, and is individually provided in contact with each predetermined surface area 20B in the surface 20A of the base 20 placed on the susceptor 12.
The configuration of the mask 14 is a characteristic part of the present invention and will be described later in more detail. In this example, the mask 14
Is composed entirely of an insulator.

【0037】ターゲット16は、サセプタ12に対向し
て配置されている。このターゲット16は、スパッタリ
ングによって、ターゲット粒子を下地20の表面20A
に飛散させて導電性の第1被膜22として下地被膜を形
成する。ターゲット16は、例えばアルムニウム金属か
ら構成される。尚、ターゲット16から飛散したターゲ
ット粒子の一部は、マスク14の表面に直接付着して、
導電性の第2被膜32(これをマスク被膜とも称する)
を形成する。
The target 16 is arranged to face the susceptor 12. The target 16 is formed by sputtering the target particles onto the surface 20A of the base 20 by sputtering.
To form a base coat as the conductive first coat 22. The target 16 is made of, for example, aluminum metal. Note that some of the target particles scattered from the target 16 directly adhere to the surface of the mask 14 and
Conductive second coating 32 (also referred to as mask coating)
To form

【0038】ターゲット母体18は、導電性母体18A
と、この導電性母体18Aの表面上に設けられてあるバ
ッキングプレート18Bとを具える。そして、このバッ
キングプレート18B上に、ターゲット16が設けられ
ている。
The target base 18 is a conductive base 18A.
And a backing plate 18B provided on the surface of the conductive matrix 18A. The target 16 is provided on the backing plate 18B.

【0039】更に、スパッタ成膜装置10は、整合回路
24、高周波電源26、整合回路28、高周波電源3
0、反応ガス供給機構38、排気ユニット40及びゲー
トバルブ42を具える。
Further, the sputtering film forming apparatus 10 includes a matching circuit 24, a high-frequency power supply 26, a matching circuit 28, and a high-frequency power supply 3.
0, a reaction gas supply mechanism 38, an exhaust unit 40, and a gate valve 42.

【0040】整合回路24は、サセプタ12に接続され
ている。高周波電源26は、整合回路24に接続されて
いて、かつ接地されている。高周波電源26の周波数
は、例えば、13.56MHzである。整合回路28
は、導電性母体18Aに接続されている。高周波電源3
0は、整合回路28に接続されていて、かつ接地されて
いる。高周波電源30の周波数は、例えば、40.68
MHzである。反応ガス供給機構38は、スパッタ成膜
装置10内に、スパッタリング時に使用されるガス(例
えば、アルゴンガス)を供給する。排気ユニット40
は、スパッタ成膜装置10内のガスを排気し、圧力を一
定に保つ。ゲートバルブ42は、スパッタ成膜装置10
と他の処理室(不図示)とを仕切っている。又、マスク
14には、不図示のマスク移動機構が取り付けられてい
て、このマスク移動機構によって、マスク14を上下に
移動させることができる。これにより、下地20をサセ
プタ12上に載置して、この下地20の所定表面領域2
0B上にマスク14を載置する。尚、スパッタ成膜装置
10は接地されている。
The matching circuit 24 is connected to the susceptor 12. The high-frequency power supply 26 is connected to the matching circuit 24 and is grounded. The frequency of the high-frequency power supply 26 is, for example, 13.56 MHz. Matching circuit 28
Are connected to the conductive base 18A. High frequency power supply 3
0 is connected to the matching circuit 28 and is grounded. The frequency of the high-frequency power supply 30 is, for example, 40.68
MHz. The reaction gas supply mechanism 38 supplies a gas (for example, argon gas) used at the time of sputtering into the sputtering film forming apparatus 10. Exhaust unit 40
Exhausts the gas in the sputtering film forming apparatus 10 and keeps the pressure constant. The gate valve 42 is connected to the sputter film forming apparatus 10.
And another processing chamber (not shown). Also, a mask moving mechanism (not shown) is attached to the mask 14, and the mask moving mechanism can move the mask 14 up and down. As a result, the substrate 20 is placed on the susceptor 12 and the predetermined surface area 2
The mask 14 is placed on 0B. Note that the sputtering film forming apparatus 10 is grounded.

【0041】次に、図3及び図4を参照して、この発明
の特徴部分であるマスク14の一構成例について、より
詳細に説明する。
Next, with reference to FIGS. 3 and 4, one configuration example of the mask 14, which is a feature of the present invention, will be described in more detail.

【0042】図3は、マスクの斜視図である。図4は、
図1におけるマスクの要部近傍を拡大した断面図であ
る。
FIG. 3 is a perspective view of the mask. FIG.
FIG. 2 is an enlarged sectional view of the vicinity of a main part of the mask in FIG. 1.

【0043】この構成例では、マスク14は、全体とし
てほぼ長方形の形状をしていて、その主方向が、下地2
0の表面20Aの形状である長方形の長い方の辺に沿っ
て平行に、延在している。
In this configuration example, the mask 14 has a substantially rectangular shape as a whole, and its main direction is
0 extends parallel to and along the longer side of the rectangle that is the shape of the surface 20A.

【0044】又、図4に示すように、マスク14は、下
地20の所定表面領域20Bと接触する接触面14aを
有しかつ表面20Aに平行な底面14Aと、ターゲット
16に対向していてかつ表面20Aに平行な上面14C
と、底面14A及び上面14C間を接続している端面1
4Bとを具える。
As shown in FIG. 4, the mask 14 has a contact surface 14a in contact with a predetermined surface region 20B of the base 20, and has a bottom surface 14A parallel to the surface 20A, and faces the target 16; Upper surface 14C parallel to surface 20A
And an end surface 1 connecting the bottom surface 14A and the top surface 14C
4B.

【0045】次に、図3及び図4に示す構成例では、マ
スク14の端面14Bには、カギ型の段差が構成されて
いる。すなわち、端面14Bは、マスク上面14Cとつ
ながって下地の表面に垂直な、第4端面すなわち垂直端
面14B4と、マスク底面側で、L字状に凹んで形成さ
れているL字状端面(14B1、14B2、14B3
と、このL字状端面に形成された凹部14B5の凹面と
を含む)とを有している。尚、14B1、14B2、1
4B3をそれぞれ第1端面、第2端面、第3端面とす
る。
Next, in the configuration examples shown in FIGS. 3 and 4, a key-shaped step is formed on the end face 14B of the mask 14. That is, the end surface 14B is connected to the mask upper surface 14C and is perpendicular to the surface of the base, that is, the fourth end surface, that is, the vertical end surface 14B4, and the L-shaped end surface (14B1,. 14B2, 14B3
And a concave surface of the concave portion 14B5 formed on the L-shaped end surface. In addition, 14B1, 14B2, 1
4B3 is a first end surface, a second end surface, and a third end surface, respectively.

【0046】第1端面14B1は、底面14Aとつなが
っている、すなわち底面14Aと端面接続している部分
であり、かつ底面14Aに対して垂直である。断面図
(図4)として見た場合の第1端面14B1の長さは、
底面14Aに垂直な方向に例えば1mmである。
The first end surface 14B1 is connected to the bottom surface 14A, that is, a portion connected to the bottom surface 14A, and is perpendicular to the bottom surface 14A. The length of the first end face 14B1 when viewed as a sectional view (FIG. 4) is
For example, it is 1 mm in a direction perpendicular to the bottom surface 14A.

【0047】第2端面14B2は、第1端面14B1及
び凹部(凹面)14B5間を接続していて、かつ底面1
4Aに沿って平行である。断面図(図4)として見た場
合の第2端面14B2の長さは、底面14Aと平行な方
向(マスク14の幅方向)に例えば0.3mmである。
The second end surface 14B2 connects between the first end surface 14B1 and the concave portion (concave surface) 14B5, and
Parallel along 4A. The length of the second end face 14B2 when viewed as a sectional view (FIG. 4) is, for example, 0.3 mm in a direction parallel to the bottom surface 14A (the width direction of the mask 14).

【0048】凹部14B5は、第2端面14B2及び第
3端面14B3間を接続している。図4に示すように断
面図(図4)として見た場合の凹部14B5の形状は、
半円である。よって、図3に示すように斜視図として見
た場合の凹部14B5の形状は、半円柱である。この半
円(若しくは半円柱)の半径は、例えば2mmである。
The recess 14B5 connects between the second end face 14B2 and the third end face 14B3. As shown in FIG. 4, the shape of the recess 14B5 when viewed as a sectional view (FIG. 4) is as follows.
It is a semicircle. Therefore, the shape of the concave portion 14B5 when viewed as a perspective view as shown in FIG. 3 is a semi-cylindrical column. The radius of the semicircle (or semicircle) is, for example, 2 mm.

【0049】第3端面14B3は、凹部14B5及び第
4端面14B4間を接続していて、かつ底面14Aに沿
って平行である。断面図(図4)として見た場合の第3
端面14B3の長さは、例えば0.1mmである。
The third end face 14B3 connects the recess 14B5 and the fourth end face 14B4, and is parallel to the bottom face 14A. Third as viewed in cross section (FIG. 4)
The length of the end face 14B3 is, for example, 0.1 mm.

【0050】よって、第2端面14B2、凹部(凹面)
14B5及び第3端面14B3は、下地20の表面20
Aに沿っていて、マスク底面14Aと同じ側に向いてお
り下向き端面領域を形成している。また、この下向き端
面領域は下地20に近接している端面領域である。すな
わち、この下向き端面領域に、凹部14B5が設けられ
ている。
Therefore, the second end surface 14B2, the concave portion (concave surface)
14B5 and the third end surface 14B3
A, and faces the same side as the mask bottom surface 14A to form a downward end face region. The downward end face area is an end face area close to the base 20. That is, the concave portion 14B5 is provided in the downward end face region.

【0051】第4端面14B4は、第3端面14B3及
び上面14C間を接続していて、かつ底面14Aに対し
て垂直である。
The fourth end surface 14B4 connects between the third end surface 14B3 and the upper surface 14C, and is perpendicular to the bottom surface 14A.

【0052】第1端面14B1、第2端面14B2、第
3端面14B3及び凹部(凹面)14B5の、凹部非被
着領域14B5A(後述)以外の領域には、ターゲット
粒子の、下地20側からの散乱粒子が付着され、導電性
の第2被膜32bが連続的に形成される。散乱粒子と
は、既に下地20の表面20A上に形成されている導電
性の第1被膜22にターゲット粒子が付着するときに弾
き飛ばされる粒子である。これらの領域に形成される第
2被膜32bは、図4に示すように、特に第1端面14
B1上を下地20に到達するように被着される。
In the first end face 14B1, the second end face 14B2, the third end face 14B3, and the concave portion (concave surface) 14B5, regions other than the concave portion non-covered region 14B5A (described later) scatter target particles from the base 20 side. The particles are attached, and the conductive second coating 32b is continuously formed. The scattering particles are particles that are repelled when the target particles adhere to the conductive first coating 22 already formed on the surface 20A of the base 20. As shown in FIG. 4, the second coating 32b formed in these regions is particularly suitable for the first end surface 14b.
It is applied so as to reach the base 20 on B1.

【0053】第4端面14B4及び上面14Cには、タ
ーゲット16からターゲット粒子が飛散して、導電性の
第2被膜32aが、直接形成される。この第2被膜32a
は、第3端面14B3上に形成された第2被膜32bと
接触している。
The target particles are scattered from the target 16 on the fourth end surface 14B4 and the upper surface 14C, and the conductive second coating 32a is directly formed. This second coating 32a
Is in contact with the second coating 32b formed on the third end face 14B3.

【0054】第4端面14B4の延長線と下地20との
交差点Pから凹部14B5を見たとき、この凹部14B
5中に陰となる部分がある。よって、ターゲット16か
らのターゲット粒子は、交差点Pの第1被膜22を弾き
飛ばしても、陰となる部分には直接付着しない。ターゲ
ット粒子の付着後のマイグレーション距離は、高々10
μmであって、凹部14B5の半径と比較して遙かに小
さい。よって、このマイグレーションを考慮しても、下
地20と接触している第2被膜32b(なわち、第1端
面14B1、第2端面14B2、及び凹部非被着領域1
4B5A以外の領域の凹部(凹面)14B5に連続的に
形成された領域部分の第2被膜)は、第3端面14B3
に形成されて、かつ第2被膜32aと接触している第2
被膜32bと接触することは、起こらない。すなわち、
下地20と接触している第2被膜32bは、常に、第2
被膜32aと不連続である。
When the recess 14B5 is viewed from the intersection P between the extension of the fourth end face 14B4 and the ground 20, the recess 14B5
There is a shaded part in 5. Therefore, even if the target particles from the target 16 flick off the first coating film 22 at the intersection P, they do not directly adhere to the shaded portion. The migration distance after the attachment of the target particles is at most 10
μm, which is much smaller than the radius of the recess 14B5. Therefore, even in consideration of this migration, the second coating 32b (that is, the first end face 14B1, the second end face 14B2, and the concave non-adhered area 1) that is in contact with the base 20 is formed.
The second coating of the region portion continuously formed on the concave portion (concave surface) 14B5 in the region other than 4B5A) is the third end surface 14B3.
And the second coating 32a formed in contact with the second coating 32a.
Contact with the coating 32b does not occur. That is,
The second coating 32b in contact with the substrate 20 always
It is discontinuous with the coating 32a.

【0055】上述の構成によれば、短絡防止部(凹部1
4B5及び凹部14B5を構成している絶縁体)によっ
て、第2被膜32と、下地20の表面20A上に接触し
た第1被膜22との短絡を防止することができるから、
サセプタ12の電位を安定させることができる。よっ
て、スパッタリングによって下地20の表面20A上
に、導電性の良質な第1被膜22を形成することができ
るから、良質な製品(この場合、液晶表示装置)を製造
することができる。又、マスク14の表面上に形成され
た第2被膜32を逐次除去する作業が必要ないので、当
該製品の生産効率は向上する。
According to the above configuration, the short-circuit preventing portion (the concave portion 1)
4B5 and the insulator 14B5) can prevent a short circuit between the second coating 32 and the first coating 22 that is in contact with the surface 20A of the base 20.
The potential of the susceptor 12 can be stabilized. Therefore, since the first conductive film 22 having good conductivity can be formed on the surface 20A of the base 20 by sputtering, a good product (in this case, a liquid crystal display device) can be manufactured. In addition, since there is no need to sequentially remove the second coating 32 formed on the surface of the mask 14, the production efficiency of the product is improved.

【0056】「第2の実施の形態」次に、図5を参照し
て、第2の実施の形態におけるスパッタ成膜装置50の
構成について、説明する。
[Second Embodiment] Next, the configuration of a sputter film forming apparatus 50 according to a second embodiment will be described with reference to FIG.

【0057】図5は、第2の実施の形態におけるスパッ
タ成膜装置の構成を示す断面図であって、スパッタリン
グ時の使用形態を示しており、スパッタリングによって
導電性の第1被膜が形成される下地と共に示してある。
FIG. 5 is a cross-sectional view showing the configuration of a sputter film forming apparatus according to the second embodiment, showing a use mode at the time of sputtering, in which a first conductive film is formed by sputtering. It is shown together with the base.

【0058】この構成例では、サセプタ12は接地され
ていて、第1の実施の形態で示したスパッタ成膜装置1
0のサセプタ12に接続された整合回路24、及び整合
回路24に接続された高周波電源26は、存在しない。
In this configuration example, the susceptor 12 is grounded, and the sputtering film forming apparatus 1 shown in the first embodiment is used.
The matching circuit 24 connected to the 0 susceptor 12 and the high frequency power supply 26 connected to the matching circuit 24 do not exist.

【0059】次に、図5に加えて、図6及び図7を参照
して、下地の構成について、概略的に説明する。
Next, referring to FIGS. 6 and 7, in addition to FIG. 5, the structure of the base will be schematically described.

【0060】図6は、下地の断面の一部を拡大して概略
的に示した図であって、図5におけるゲートバルブ側か
ら見た下地の断面を示してある。図7は、下地を、中間
層側から見たときの平面図である。
FIG. 6 is a diagram schematically showing, in an enlarged scale, a part of the cross section of the base, and shows the cross section of the base as viewed from the gate valve side in FIG. FIG. 7 is a plan view when the base is viewed from the intermediate layer side.

【0061】下地20は、周知の部材であって、例え
ば、TFT液晶表示装置等で使用される。
The base 20 is a well-known member, and is used, for example, in a TFT liquid crystal display device.

【0062】下地20は、サセプタ12に載置されるガ
ラス基板51と、ガラス基板51上に形成されて、かつ
所定表面領域52A(図7参照)を有する導電層すなわ
ち導電性の第3被膜52(ゲート電極に相当)と、導電
層52上に形成された中間層54とを具える。所定表面
領域52A上に、第1の実施の形態と同様に、マスク1
4が載置される。
The underlayer 20 includes a glass substrate 51 placed on the susceptor 12, a conductive layer formed on the glass substrate 51 and having a predetermined surface area 52A (see FIG. 7), that is, a conductive third coating 52. (Corresponding to a gate electrode) and an intermediate layer 54 formed on the conductive layer 52. The mask 1 is formed on the predetermined surface region 52A in the same manner as in the first embodiment.
4 is placed.

【0063】次に、中間層54の構成について、概略的
に説明する。
Next, the structure of the intermediate layer 54 will be schematically described.

【0064】中間層54は、ガラス基板51の、導電層
52の所定表面領域52Aを除く領域上かつこの導電層
52上に設けられた絶縁層56と、この絶縁層56の表
面の一部における直上に設けられた半導体層58と、こ
の半導体層58の表面の一部に設けられたオーミックコ
ンタクト層60と、絶縁層56の表面の一部及びオーミ
ックコンタクト層60上にそれぞれ設けられたドレイン
電極62及びソース電極64と、これら各層を覆ってい
る絶縁層66とを具える。絶縁層66には、コンタクト
ホール68が設けられていて、ドレイン電極62に通じ
ている。図7に示すように、各ソース電極64は、直線
状にかつ互いに平行に延在している。又、各ゲート電極
(導電層52)は、直線状にかつ互いに平行に延在して
いて、かつ各ソース電極64の延在方向と直交してい
る。
The intermediate layer 54 includes an insulating layer 56 provided on a region of the glass substrate 51 other than the predetermined surface region 52A of the conductive layer 52 and on the conductive layer 52, and a part of the surface of the insulating layer 56. A semiconductor layer 58 provided immediately above, an ohmic contact layer 60 provided on a part of the surface of the semiconductor layer 58, and a drain electrode provided on a part of the surface of the insulating layer 56 and the ohmic contact layer 60, respectively. 62, a source electrode 64, and an insulating layer 66 covering these layers. A contact hole 68 is provided in the insulating layer 66 and communicates with the drain electrode 62. As shown in FIG. 7, each source electrode 64 extends linearly and parallel to each other. Each gate electrode (conductive layer 52) extends linearly and parallel to each other, and is orthogonal to the extending direction of each source electrode 64.

【0065】この絶縁層66上に、スパッタリングによ
って、導電性の第1被膜22を形成する。
The first conductive film 22 is formed on the insulating layer 66 by sputtering.

【0066】次に、図8を参照して、第2の実施の形態
におけるマスク14の作用について、説明する。
Next, the operation of the mask 14 according to the second embodiment will be described with reference to FIG.

【0067】図8は、図5におけるマスクの要部近傍を
拡大した断面図である。
FIG. 8 is an enlarged sectional view of the vicinity of the main part of the mask in FIG.

【0068】この構成例においても、マスク14は、第
1の実施の形態におけるマスク14と同様のマスクであ
る。このマスク14は既に説明した通り、所定表面領域
52Aと接触する接触面14aを有しかつ表面20Aに
平行な底面14Aと、ターゲット16に対向していてか
つ表面20Aに平行な上面14Cと、底面14A及び上
面14C間を接続していて、かつ第1被膜22と対向す
る側の端面14Bとを具える。
Also in this configuration example, the mask 14 is the same as the mask 14 in the first embodiment. As described above, the mask 14 has a contact surface 14a that contacts the predetermined surface region 52A and is parallel to the surface 20A, a bottom surface 14A facing the target 16 and parallel to the surface 20A, and a bottom surface 14C. It has an end surface 14B on the side that is connected between the upper surface 14C and the upper surface 14C and that faces the first coating 22.

【0069】端面14Bは、第1の実施の形態における
端面14Bと同様に、第1〜第4端面14B1〜14B
4及び凹部(凹面)14B5を具える。この例では、第
1端面14B1は、中間層54と非接触状態にある。
The end face 14B has the first to fourth end faces 14B1 to 14B, similarly to the end face 14B in the first embodiment.
4 and a concave portion (concave surface) 14B5. In this example, the first end face 14B1 is not in contact with the intermediate layer 54.

【0070】端面14Bには、第2被膜32が被着形成
される。
The second coating 32 is formed on the end face 14B.

【0071】第1端面14B1、第2端面14B2、及
び凹部14B5の凹部非被着領域14B5A以外の領域
には、ターゲット粒子の、下地20側からの散乱粒子が
付着され、導電性の第2被膜32bが連続的に形成され
る。図8に示すように、これらの領域に形成された第2
被膜32bは、第3被膜である導電層52(ゲート電
極)に到達するように被着する。
In the first end face 14B1, the second end face 14B2, and the area other than the non-recess-covered area 14B5A of the recess 14B5, scattering particles of the target particles from the base 20 side are adhered, and the second conductive film is formed. 32b are continuously formed. As shown in FIG. 8, the second
The coating 32b is applied so as to reach the conductive layer 52 (gate electrode), which is the third coating.

【0072】第3端面14B3にも、第1の実施の形態
と同様に、第2被膜32bが形成される。
The second coating 32b is formed on the third end face 14B3 as in the first embodiment.

【0073】第4端面14B4及び上面14Cには、第
1の実施の形態と同様に、第2被膜32aが形成され
る。この第2被膜32aは、第3端面14B3上に形成
された第2被膜32bと接触している。
As in the first embodiment, a second coating 32a is formed on the fourth end face 14B4 and the upper face 14C. The second coating 32a is in contact with the second coating 32b formed on the third end face 14B3.

【0074】この実施の形態のように構成しても、短絡
防止部(凹部14B5及びこの凹部14B5を構成して
いる絶縁体)によって、第2被膜32aと、導電層52
の表面上に接触形成された第1被膜22との短絡を防止
することができる。よって、絶縁層66(図6参照)、
従って中間層54の表面上に形成された第1被膜22と
第2被膜32との間での短絡に基づくアーク放電の点弧
を防止することができるから、例えば、絶縁層66上に
形成された第1被膜22が破壊されない。よって、スパ
ッタリングによって、良質な第1被膜22を形成するこ
とができる。従って、良質な製品を製造することができ
る。又、マスク14の表面上に形成された第1被膜22
を逐次除去する作業が必要ないので、当該製品の生産効
率は向上する。
Even in this embodiment, the second coating 32a and the conductive layer 52 are formed by the short-circuit preventing portion (the concave portion 14B5 and the insulator forming the concave portion 14B5).
Can be prevented from short-circuiting with the first coating 22 formed in contact with the surface of the substrate. Therefore, the insulating layer 66 (see FIG. 6),
Therefore, since it is possible to prevent arc discharge from being caused by a short circuit between the first coating 22 and the second coating 32 formed on the surface of the intermediate layer 54, for example, it is formed on the insulating layer 66. The first coating 22 is not destroyed. Therefore, the high quality first coating film 22 can be formed by sputtering. Therefore, a high quality product can be manufactured. Also, the first coating 22 formed on the surface of the mask 14
Since there is no need to perform an operation of sequentially removing, the production efficiency of the product is improved.

【0075】「変形例の説明」この発明は、上述の実施
の形態にのみ限定されるものではなく、設計に応じて種
々の変更を加えることができる。
[Explanation of Modifications] The present invention is not limited to the above-described embodiment, and various modifications can be made according to the design.

【0076】例えば、上述の実施の形態では、凹部14
B5を、第2端面14B2及び第3端面14B3間に設
けているが、凹部14B5の位置は、何等これに限定さ
れるものではない。例えば、図9に示すように、第4端
面14B4内に設けても良い。又、上述の実施の形態で
は、凹部14B5の形状を半円柱としているが、凹部1
4B5の形状は、何等これに限定されるものではない。
例えば、図10に示すように、三角柱状でも良い。又、
上述の実施の形態では、第4端面14B4を底面14A
に対して垂直としているが、図11に示すように、底面
14Aに対して斜めに傾いていても良い。
For example, in the above-described embodiment, the recess 14
Although B5 is provided between the second end face 14B2 and the third end face 14B3, the position of the recess 14B5 is not limited to this. For example, as shown in FIG. 9, it may be provided in the fourth end surface 14B4. In the above-described embodiment, the shape of the recess 14B5 is a semi-cylindrical column.
The shape of 4B5 is not limited to this.
For example, as shown in FIG. or,
In the above embodiment, the fourth end surface 14B4 is connected to the bottom surface 14A.
However, as shown in FIG. 11, it may be inclined obliquely with respect to the bottom surface 14A.

【0077】但し、凹部(凹面)14B5は、導電性の
第2被膜32と、下地20に接触して形成される導電性
の第1被膜22との短絡を防止するものとする。
However, the concave portion (concave surface) 14 B 5 prevents short-circuit between the conductive second coating 32 and the conductive first coating 22 formed in contact with the base 20.

【0078】又、上述の実施の形態では、マスク14全
体を絶縁体から構成しているが、マスク14全体が絶縁
体から構成される必要はない。図12に示すように、少
なくとも、所定表面領域(図12で図示せず。図4又は
図8参照)と接触する底面14Aから、第2導電性被膜
32が不連続となる端面14Bに至る部分が、絶縁体7
0から構成されていれば良い。
In the above embodiment, the entire mask 14 is made of an insulator, but the entire mask 14 does not need to be made of an insulator. As shown in FIG. 12, at least a portion extending from the bottom surface 14A in contact with a predetermined surface area (not shown in FIG. 12, see FIG. 4 or FIG. 8) to the end surface 14B where the second conductive film 32 is discontinuous. But insulator 7
It is sufficient if it is composed of 0.

【0079】[0079]

【発明の効果】上述の説明から明らかなように、この発
明のスパッタ成膜装置によれば、短絡防止部によって、
導電性の第2被膜と、下地に接触形成される導電性の第
1被膜との短絡を防止することができるから、サセプタ
の電位を安定させることができる。又、第2被膜と第1
被膜との間での短絡に基づくアーク放電の点弧を防止す
ることができるから、例えば、下地上の第1被膜が破壊
されない。よって、良質な製品を製造することができ
る。又、マスクの表面上に形成された第2被膜を逐次除
去する作業が必要ないので、当該製品の生産効率は向上
する。
As is clear from the above description, according to the sputter film forming apparatus of the present invention, the
Since a short circuit between the conductive second coating and the conductive first coating formed in contact with the base can be prevented, the potential of the susceptor can be stabilized. Also, the second coating and the first coating
Since the ignition of the arc discharge due to the short circuit with the coating can be prevented, for example, the first coating on the base is not destroyed. Therefore, a high quality product can be manufactured. In addition, since there is no need to sequentially remove the second coating formed on the surface of the mask, the production efficiency of the product is improved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】スパッタ成膜装置の構成を示す断面図である。FIG. 1 is a cross-sectional view illustrating a configuration of a sputtering film forming apparatus.

【図2】下地の表面を示す平面図である。FIG. 2 is a plan view showing a surface of a base.

【図3】マスクの斜視図である。FIG. 3 is a perspective view of a mask.

【図4】マスクの要部を拡大した断面図である。FIG. 4 is an enlarged sectional view of a main part of the mask.

【図5】スパッタ成膜装置の構成を示す断面図である。FIG. 5 is a cross-sectional view illustrating a configuration of a sputtering film forming apparatus.

【図6】下地の断面の一部を拡大して概略的に示した図
である。
FIG. 6 is a diagram schematically illustrating an enlarged part of a cross section of a base.

【図7】下地を、非導電層側から見たときの平面図であ
る。
FIG. 7 is a plan view when a base is viewed from a non-conductive layer side.

【図8】マスクの要部を拡大した断面図である。FIG. 8 is an enlarged sectional view of a main part of the mask.

【図9】マスク(変形例)の斜視図である。FIG. 9 is a perspective view of a mask (a modified example).

【図10】マスク(変形例)の斜視図である。FIG. 10 is a perspective view of a mask (modification).

【図11】マスク(変形例)の斜視図である。FIG. 11 is a perspective view of a mask (modification).

【図12】マスク(変形例)の断面図である。FIG. 12 is a cross-sectional view of a mask (modification).

【図13】従来のスパッタ成膜装置の概略的な断面図
(1)である。
FIG. 13 is a schematic sectional view (1) of a conventional sputtering film forming apparatus.

【図14】従来のマスクの要部を拡大した断面図(1)
である。
FIG. 14 is an enlarged cross-sectional view of a main part of a conventional mask (1).
It is.

【図15】従来のスパッタ成膜装置の概略的な断面図
(2)である。
FIG. 15 is a schematic sectional view (2) of a conventional sputtering film forming apparatus.

【図16】従来のマスクの要部を拡大した断面図(2)
である。
FIG. 16 is an enlarged sectional view (2) of a main part of a conventional mask.
It is.

【符号の説明】[Explanation of symbols]

10、50:スパッタ成膜装置 12:サセプタ 14:マスク 14A:底面 14B:端面 14B1〜14B4:第1〜第4端面 14B5:凹部 14C:上面 16:ターゲット 18:ターゲット母体 18A:導電性母体 18B:バッキングプレート 20:下地 20A:表面 20B、52A:所定表面領域 22:第1被膜 24、28:整合回路 26、30:高周波電源 32(32a,32b):第2被膜 38:反応ガス供給機構 40:排気ユニット 42:ゲートバルブ 51:ガラス基板 52:導電層 54:中間層 56、66:絶縁層 58:半導体層 60:オーミックコンタクト層 62:ドレイン電極 64:ソース電極 68:コンタクトホール 70:絶縁体 10, 50: sputter film forming apparatus 12: susceptor 14: mask 14A: bottom surface 14B: end surface 14B1 to 14B4: first to fourth end surface 14B5: concave portion 14C: top surface 16: target 18: target base 18A: conductive base 18B: Backing plate 20: Base 20A: Surface 20B, 52A: Predetermined surface area 22: First coating 24, 28: Matching circuit 26, 30: High frequency power supply 32 (32a, 32b): Second coating 38: Reactive gas supply mechanism 40: Exhaust unit 42: Gate valve 51: Glass substrate 52: Conductive layer 54: Intermediate layer 56, 66: Insulating layer 58: Semiconductor layer 60: Ohmic contact layer 62: Drain electrode 64: Source electrode 68: Contact hole 70: Insulator

フロントページの続き (72)発明者 佐々木 真 宮城県仙台市泉区明通三丁目31番地 株式 会社フロンテック内 Fターム(参考) 4K029 AA09 AA24 BB02 BC03 BD00 CA05 DC12 DC35 HA03 Continuing on the front page (72) Inventor Makoto Sasaki 3-31 Akimitsu, Izumi-ku, Sendai-shi, Miyagi F-Tech Co., Ltd. F-term (reference) 4K029 AA09 AA24 BB02 BC03 BD00 CA05 DC12 DC35 HA03

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 下地が載置されるサセプタと、該サセプ
タに載置された該下地の所定表面領域に接触して設置さ
れるマスクと、該サセプタに対向して配置されていて、
かつ、スパッタリングによってターゲット粒子を該下地
の表面に飛散させて導電性の第1被膜を形成するターゲ
ットとを具え、 前記マスクは、前記ターゲット粒子が飛散して当該マス
クの表面に直接形成される導電性の第2被膜と、前記下
地に接触して形成される前記第1被膜との間の短絡を防
止する短絡防止部を具えることを特徴とするスパッタ成
膜装置。
1. A susceptor on which a base is placed, a mask placed in contact with a predetermined surface area of the base placed on the susceptor, and a susceptor disposed opposite to the susceptor;
A target that scatters target particles on the surface of the base by sputtering to form a conductive first coating, wherein the mask is formed by scattered target particles and formed directly on the surface of the mask. A sputter film forming apparatus, comprising: a short-circuit preventing unit for preventing a short circuit between the second film having a property and the first film formed in contact with the base.
【請求項2】 請求項1に記載のスパッタ成膜装置にお
いて、 前記マスクは、前記所定表面領域と接触する接触面を有
する底面と、前記第1被膜と対向する側の端面とを具
え、 前記短絡防止部は、前記第2被膜を前記端面上で不連続
に形成するための凹部と、前記接触面から該凹部に至
る、前記マスクの端面側部分を少なくとも構成している
絶縁体とを具えることを特徴とするスパッタ成膜装置。
2. The sputtering film forming apparatus according to claim 1, wherein the mask has a bottom surface having a contact surface in contact with the predetermined surface region, and an end surface on a side facing the first film. The short-circuit preventing portion includes a concave portion for forming the second coating discontinuously on the end surface, and an insulator at least constituting an end surface side portion of the mask from the contact surface to the concave portion. A sputter deposition apparatus characterized in that:
【請求項3】 請求項2に記載のスパッタ成膜装置にお
いて、 前記端面は、前記下地の前記表面に沿っていてかつ該下
地に近接している下向き端面領域を具え、 前記下向き端面領域には、前記凹部が設けられており、 前記凹部は、その内面に、前記ターゲット粒子の、前記
下地側からの散乱粒子を非被着状態にする凹部非被着領
域を具えることを特徴とするスパッタ成膜装置。
3. The sputter deposition apparatus according to claim 2, wherein the end face has a downward end face area along the surface of the base and close to the base, and The concave portion is provided, and the concave portion has a concave portion non-adhered region on an inner surface of the target particle, in which the scattering particles from the base side are not adhered. Film forming equipment.
【請求項4】 請求項1に記載のスパッタ成膜装置にお
いて、 前記下地を、ガラス基板とすることを特徴とするスパッ
タ成膜装置。
4. The sputter deposition apparatus according to claim 1, wherein the base is a glass substrate.
【請求項5】 請求項4に記載のスパッタ成膜装置にお
いて、 当該スパッタ成膜装置を、前記ターゲット及び前記サセ
プタに高周波電圧が個別に印加される2周波励起高周波
スパッタ成膜装置とすることを特徴とするスパッタ成膜
装置。
5. The sputter film forming apparatus according to claim 4, wherein the sputter film forming apparatus is a two-frequency excitation high frequency sputter film forming apparatus in which a high frequency voltage is individually applied to the target and the susceptor. Characteristic sputter film forming apparatus.
【請求項6】 請求項1に記載のスパッタ成膜装置にお
いて、 前記下地は、前記サセプタに載置されるガラス基板と、
該ガラス基板上に形成されて、かつ前記所定表面領域を
有する導電層と、該導電層上に形成された中間層とを具
えることを特徴とするスパッタ成膜装置。
6. The sputtering film forming apparatus according to claim 1, wherein the underlayer comprises a glass substrate mounted on the susceptor;
A sputter film forming apparatus, comprising: a conductive layer formed on the glass substrate and having the predetermined surface area; and an intermediate layer formed on the conductive layer.
JP2000174864A 2000-06-12 2000-06-12 Sputter film deposition system Pending JP2001355067A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000174864A JP2001355067A (en) 2000-06-12 2000-06-12 Sputter film deposition system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000174864A JP2001355067A (en) 2000-06-12 2000-06-12 Sputter film deposition system

Publications (2)

Publication Number Publication Date
JP2001355067A true JP2001355067A (en) 2001-12-25
JP2001355067A5 JP2001355067A5 (en) 2007-05-31

Family

ID=18676826

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000174864A Pending JP2001355067A (en) 2000-06-12 2000-06-12 Sputter film deposition system

Country Status (1)

Country Link
JP (1) JP2001355067A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100932934B1 (en) * 2007-12-13 2009-12-21 삼성모바일디스플레이주식회사 Manufacturing method of flat panel display using sputtering apparatus and sputtering apparatus
JP2013001920A (en) * 2011-06-14 2013-01-07 Hitachi High-Technologies Corp Sputtering apparatus, film-forming apparatus using the same and film-forming method
JP2016003384A (en) * 2014-06-19 2016-01-12 株式会社Joled Mask and method of manufacturing organic light-emitting device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0280563A (en) * 1988-09-14 1990-03-20 Hitachi Ltd Method and equipment for plasma treatment
JP2000119841A (en) * 1998-10-12 2000-04-25 Toray Ind Inc Mask for electrically conductive film patterning
JP2000131719A (en) * 1998-10-21 2000-05-12 Samsung Electronics Co Ltd Thin film transistor substrate for liquid crystal display device and its production

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0280563A (en) * 1988-09-14 1990-03-20 Hitachi Ltd Method and equipment for plasma treatment
JP2000119841A (en) * 1998-10-12 2000-04-25 Toray Ind Inc Mask for electrically conductive film patterning
JP2000131719A (en) * 1998-10-21 2000-05-12 Samsung Electronics Co Ltd Thin film transistor substrate for liquid crystal display device and its production

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100932934B1 (en) * 2007-12-13 2009-12-21 삼성모바일디스플레이주식회사 Manufacturing method of flat panel display using sputtering apparatus and sputtering apparatus
JP2013001920A (en) * 2011-06-14 2013-01-07 Hitachi High-Technologies Corp Sputtering apparatus, film-forming apparatus using the same and film-forming method
JP2016003384A (en) * 2014-06-19 2016-01-12 株式会社Joled Mask and method of manufacturing organic light-emitting device

Similar Documents

Publication Publication Date Title
US4885074A (en) Plasma reactor having segmented electrodes
KR100695597B1 (en) Inductively coupled plasma process chamber with shield electrode interposed between antenna and dielectric window
US20070014932A1 (en) Chemical vapor deposition apparatus and method of using the same
JP2002004040A (en) High-frequency sputtering system
TW201406213A (en) Plasma processing device
JP2001355067A (en) Sputter film deposition system
CN110096175A (en) Display panel
JP2007304512A (en) Display apparatus and manufacturing method of the same
JPH11323546A (en) Sputtering apparatus for large-sized substrate
JPH07310181A (en) Dc magnetron sputtering method and device therefor
JP2002009578A (en) Piezoelectric device
US20140151216A1 (en) Sputtering Apparatus and Method of Manufacturing Display Substrate Using the Same
JP3324417B2 (en) Plasma cleaning equipment
KR100962494B1 (en) Sputtering Apparatus
JP2001355067A5 (en)
JPH059723A (en) Formation of thin film
KR101086481B1 (en) Sputter
KR200266553Y1 (en) preventing structure for arcing of sputterring device for manufacturing LCD
KR20030008228A (en) Apparatus for dry etching using plasma
JPH0276230A (en) Plasma cvd device
KR20080059835A (en) Sputter apparatus
JP3284436B2 (en) Electro-optical device manufacturing method, spacer spraying method, and spacer spraying device
KR20040079168A (en) sputter apparatus
JP2001192838A (en) Ecr plasma cvd system
US7029372B2 (en) Method of forming an electrode equipped in an apparatus for manufacturing an array substrate of a liquid crystal display device

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070404

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070404

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090318

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100615

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20101019