JP2001345644A - Oscillation circuit - Google Patents

Oscillation circuit

Info

Publication number
JP2001345644A
JP2001345644A JP2000167630A JP2000167630A JP2001345644A JP 2001345644 A JP2001345644 A JP 2001345644A JP 2000167630 A JP2000167630 A JP 2000167630A JP 2000167630 A JP2000167630 A JP 2000167630A JP 2001345644 A JP2001345644 A JP 2001345644A
Authority
JP
Japan
Prior art keywords
node
output
turned
power supply
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000167630A
Other languages
Japanese (ja)
Other versions
JP4455734B2 (en
Inventor
Shigeyuki Miyazaki
茂行 宮崎
Shuichi Kono
修一 河野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Crystal Device Corp
Original Assignee
Kyocera Crystal Device Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Crystal Device Corp filed Critical Kyocera Crystal Device Corp
Priority to JP2000167630A priority Critical patent/JP4455734B2/en
Publication of JP2001345644A publication Critical patent/JP2001345644A/en
Application granted granted Critical
Publication of JP4455734B2 publication Critical patent/JP4455734B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To ensure stabilized oscillation while reducing power consumption, the size and the weight. SOLUTION: When a control signal S11 from a switch control circuit 11 is 'L', a PMOS 14a and an NMOS 14b are turned on and power is supplied to a PMOS 13a and an NMOS 13b for exciting a quartz oscillator 15. Consequently, an input voltage Vin on an input node Nin is inverted by the PMOS 13a and NMOS 13b and Vout is outputted from an output node Nout. The Vout is subjected to phase inversion by the quartz oscillator 15, a resistor 16 and capacitors 17, 18 before being fed back to the input voltage Vin. When the signal S11 is 'H', the PMOS 14a the NMOS 14b are turned off and power supply to the PMOS 13a and NMOS 13b is interrupted. The quartz oscillator 15 oscillates freely and the oscillation circuit keeps oscillation.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、携帯型電子機器等
に設けられ、水晶振動子等の圧電振動子を用いた発振回
路に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an oscillation circuit provided in a portable electronic device or the like and using a piezoelectric vibrator such as a crystal vibrator.

【0002】[0002]

【従来の技術】従来、例えば、携帯型電子機器等に設け
られる発振回路では、消費電力を減らして電池の長寿命
化を図るために、次のような文献等において種々の提案
が行われている。文献;特開平10−325886号公
2. Description of the Related Art Conventionally, various proposals have been made in the following documents for reducing the power consumption and prolonging the life of a battery in an oscillation circuit provided in, for example, a portable electronic device. I have. Reference: JP-A-10-325886

【0003】図2は、前記文献に記載された従来の発振
回路の回路図である。この発振回路は、水晶振動子及び
相補型MOSトランジスタ(以下「CMOS」とい
う。)インバータを用いた回路であり、出力電圧Vou
tに同期した制御信号S1を生成するスイッチ制御回路
1を有している。スイッチ制御回路1の出力端子には、
制御信号S1を反転するインバータ2が接続されると共
に、該制御信号S1によってオン/オフ動作するPチャ
ネル型MOSトランジスタ(以下「PMOS」とい
う。)3aのゲートが接続されている。PMOS3aの
ソースは、接地電位VSSに接続され、ドレインがノー
ドN1に接続されている。インバータ2の出力端子に
は、Nチャネル型MOSトランジスタ(以下「NMO
S」という。)3bのゲートが接続されている。NMO
S3bのドレインはノードN2に接続され、ソースが負
の電源電位Vregに接続されている。
FIG. 2 is a circuit diagram of a conventional oscillation circuit described in the above document. This oscillation circuit is a circuit using a crystal oscillator and a complementary MOS transistor (hereinafter referred to as “CMOS”) inverter, and has an output voltage Vou.
It has a switch control circuit 1 that generates a control signal S1 synchronized with t. The output terminal of the switch control circuit 1
An inverter 2 for inverting the control signal S1 is connected, and a gate of a P-channel MOS transistor (hereinafter referred to as “PMOS”) 3a that is turned on / off by the control signal S1 is connected. The source of the PMOS 3a is connected to the ground potential VSS, and the drain is connected to the node N1. An output terminal of the inverter 2 has an N-channel MOS transistor (hereinafter referred to as “NMO”).
S ". 3) The gate of 3b is connected. NMO
The drain of S3b is connected to the node N2, and the source is connected to the negative power supply potential Vreg.

【0004】ノードN1とN2の間には、CMOSイン
バータ4が接続されている。インバータ4は、PMOS
4a及びNMOS4bで構成され、該PMOS4aのソ
ースがノードN1に接続され、該PMOS4aのドレイ
ン及びNMOS4bのドレインが出力ノードNoutに
接続されている。NMOS4bのソースはノードN2に
接続され、該PMOS4aのゲート及びNMOS4bの
ゲートが入力ノードNinに接続されている。入力ノー
ドNinと出力ノードNoutとの間には、帰還回路が
接続されている。帰還回路は、水晶振動子5、抵抗6、
及びコンデンサ7,8により構成され、インバータ4の
出力電圧Voutを位相反転して入力ノードNinに帰
還する回路である。インバータ4は、入力ノードNin
上の入力電圧Vinによりオン/オフ動作して水晶振動
子5を励振駆動する機能を有している。
A CMOS inverter 4 is connected between nodes N1 and N2. Inverter 4 is a PMOS
4a and the NMOS 4b, the source of the PMOS 4a is connected to the node N1, and the drain of the PMOS 4a and the drain of the NMOS 4b are connected to the output node Nout. The source of the NMOS 4b is connected to the node N2, and the gate of the PMOS 4a and the gate of the NMOS 4b are connected to the input node Nin. A feedback circuit is connected between the input node Nin and the output node Nout. The feedback circuit consists of a crystal unit 5, a resistor 6,
And a capacitor 7, 8, and a circuit that inverts the phase of the output voltage Vout of the inverter 4 and feeds it back to the input node Nin. The inverter 4 is connected to the input node Nin
It has a function of driving the crystal resonator 5 by performing on / off operations by the above input voltage Vin.

【0005】図3は、図2の発振回路の動作を示す電圧
波形図である。図3において、制御信号S1の周期Tの
うち、期間Taが“L”レベル、期間Tbが“H”レベ
ルである。入力電圧Vin及び出力電圧Voutにおい
て、VtpはPMOS4aの閾値電圧、VtnはNMO
S4bの閾値電圧、FTはフローティング状態である。
PMOS4aの電圧波形において、“H”レベルはPM
OS4aのオン期間、CpはPMOS4aの容量、Cp
gdはPMOS4aのゲート・ドレイン間容量である。
NMOS4bの電圧波形において、“H”レベルはNM
OS4bのオン期間、CnはNMOS4bの容量、Cn
gdはNMOS4bのゲート・ドレイン間容量である。
NSはノイズである。出力ノードNoutから見た容量
の波形は、PMOS4a及びNMOS4bの電圧波形を
重ね合わせた波形となる。Cdは、出力ノードNout
から見たPMOS4a及びNMOS4bのドレイン容量
である。
FIG. 3 is a voltage waveform diagram showing the operation of the oscillation circuit of FIG. In FIG. 3, in the cycle T of the control signal S1, the period Ta is at the “L” level, and the period Tb is at the “H” level. In the input voltage Vin and the output voltage Vout, Vtp is the threshold voltage of the PMOS 4a, and Vtn is NMO.
The threshold voltage FT of S4b and the FT are in a floating state.
In the voltage waveform of the PMOS 4a, the “H” level is PM
During the ON period of the OS 4a, Cp is the capacitance of the PMOS 4a, Cp
gd is the gate-drain capacitance of the PMOS 4a.
In the voltage waveform of the NMOS 4b, the “H” level is NM
During the ON period of the OS 4b, Cn is the capacitance of the NMOS 4b, Cn
gd is the gate-drain capacitance of the NMOS 4b.
NS is noise. The waveform of the capacitance viewed from the output node Nout is a waveform obtained by superposing the voltage waveforms of the PMOS 4a and the NMOS 4b. Cd is the output node Nout
From the viewpoint of the drain capacitance of the PMOS 4a and the NMOS 4b.

【0006】以下、図3を参照しつつ、図2の発振回路
の動作を説明する。出力ノードNoutから出力される
出力電圧Voutに同期して、スイッチ制御回路1から
制御信号S1が出力される。制御信号S1は、周期Tの
うち期間Taが“L”レベル、期間Tbが“H”レベル
となる。制御信号S1の“L”レベルの期間Taのとき
に、PMOS3aがオン状態になると共に、該制御信号
S1がインバータ2で反転され、この“H”レベルの信
号によってNMOS3bがオン状態となる。PMOS3
a及びNMOS3bがオン状態になると、インバータ4
に電力が供給される。制御信号S1が期間Tbにおいて
“H”レベルになると、PMOS3a及びNMOS3b
がオフ状態となり、インバータ4への電力供給が停止さ
れる。
Hereinafter, the operation of the oscillation circuit shown in FIG. 2 will be described with reference to FIG. The control signal S1 is output from the switch control circuit 1 in synchronization with the output voltage Vout output from the output node Nout. In the control signal S1, the period Ta of the cycle T is at the “L” level, and the period Tb is at the “H” level. When the control signal S1 is in the “L” level period Ta, the PMOS 3a is turned on, the control signal S1 is inverted by the inverter 2, and the NMOS 3b is turned on by the “H” level signal. PMOS3
a and the NMOS 3b are turned on, the inverter 4
Is supplied with power. When the control signal S1 becomes “H” level in the period Tb, the PMOS 3a and the NMOS 3b
Is turned off, and the power supply to the inverter 4 is stopped.

【0007】制御信号S1の期間Taにおけるインバー
タ4への電力供給時において、入力ノードNinの入力
電圧VinがNMOS4bの閾値電圧Vtn以上になる
と、該NMOS4bがオン状態となり、NMOS3b,
4bを介して出力ノードNoutが負の電源電位Vre
gへと引き下げられていく。また、入力ノードNinの
入力電圧VinがPMOS4aの閾値電圧Vtp以下に
なると、該PMOS4aがオン状態となり、PMOS3
a,4aを介して出力ノードNoutが接地電位VSS
へと引き上げられていく。出力ノードNoutの出力電
圧Voutにより、水晶振動子5が励振駆動される。こ
の水晶振動子5、抵抗6、及びコンデンサ7,8からな
る帰還回路により、出力電圧Voutが位相反転されて
入力ノードNinへ帰還される。
When power is supplied to the inverter 4 during the period Ta of the control signal S1, when the input voltage Vin of the input node Nin becomes higher than the threshold voltage Vtn of the NMOS 4b, the NMOS 4b is turned on, and the NMOS 3b,
4b, the output node Nout becomes negative power supply potential Vre
g. When the input voltage Vin of the input node Nin becomes lower than the threshold voltage Vtp of the PMOS 4a, the PMOS 4a is turned on, and the PMOS 3
a, 4a output node Nout is connected to ground potential VSS.
It is raised to. The crystal oscillator 5 is driven to be excited by the output voltage Vout of the output node Nout. The output voltage Vout is inverted in phase by the feedback circuit including the crystal oscillator 5, the resistor 6, and the capacitors 7, 8, and is fed back to the input node Nin.

【0008】制御信号S1の期間Tbにおけるインバー
タ4への電力供給停止時においては、水晶振動子5の慣
性(自由振動)により、発振回路が発振を継続する。こ
のため、入力ノードNin及び出力ノードNoutに図
3のような波形の入力電圧Vin、及びこの反転波形の
出力電圧Voutが現れる。入力電圧VinがNMOS
4bの閾値電圧Vtnを越えると該NMOS4bがオン
状態となって水晶振動子5が励振駆動される。また、入
力電圧VinがPMOS4aの閾値電圧Vtp以下にな
ると、該PMOS4aがオン状態となり、水晶振動子5
が励振駆動される。このように、出力電圧Voutに同
期してスイッチ制御回路1から制御信号S1を出力し、
この制御信号S1によってPMOS3a及びNMOS3
bをオン/オフ動作させ、インバータ4への電力供給を
断続的に行うことにより、発振時の消費電力を減少でき
る。
When the power supply to the inverter 4 is stopped during the period Tb of the control signal S1, the oscillation circuit continues to oscillate due to the inertia (free vibration) of the crystal oscillator 5. Therefore, the input voltage Vin having the waveform as shown in FIG. 3 and the output voltage Vout having the inverted waveform appear at the input node Nin and the output node Nout. Input voltage Vin is NMOS
When the voltage exceeds the threshold voltage Vtn of 4b, the NMOS 4b is turned on, and the crystal resonator 5 is driven to be excited. When the input voltage Vin falls below the threshold voltage Vtp of the PMOS 4a, the PMOS 4a is turned on, and the crystal oscillator 5
Is driven for excitation. Thus, the control signal S1 is output from the switch control circuit 1 in synchronization with the output voltage Vout,
The control signal S1 causes the PMOS 3a and the NMOS 3
By turning on / off b, and intermittently supplying power to the inverter 4, power consumption during oscillation can be reduced.

【0009】[0009]

【発明が解決しようとする課題】しかしながら、従来の
図2の発振回路では、電力消費量を減らすためにPMO
S3a及びNMOS3bをオン/オフ動作させているの
で、このPMOS3a及びNMOS3bがオフ状態のと
き、PMOS4a及びNMOS4bが接地電位VSS及
び負の電源電位Vregから切り離され、PMOS4a
及びNMOS4bのソース側ノードN1,N2がフロー
ティング状態になると、例えば図3に示すようにノード
N1に外部からのノイズNSが飛び込むと、PMOS3
a及びNMOS3bのオフ時において、水晶振動子5の
出力ノードNout側から見た負荷容量が変化するの
で、該水晶振動子5の発振周波数、位相あるいは振幅が
変動するといった課題があった。本発明は、前記従来技
術の持つ課題を解決し、電力消費量が少なく、発振動作
が安定しており、かつ小型の発振回路を提供することを
目的とする。
However, the conventional oscillator circuit shown in FIG. 2 requires a PMO to reduce power consumption.
Since the S3a and the NMOS 3b are turned on / off, when the PMOS 3a and the NMOS 3b are off, the PMOS 4a and the NMOS 4b are disconnected from the ground potential VSS and the negative power supply potential Vreg.
When the source-side nodes N1 and N2 of the NMOS 4b are in a floating state, for example, as shown in FIG.
Since the load capacitance as viewed from the output node Nout side of the crystal unit 5 changes when the NMOS transistor a and the NMOS 3b are turned off, there is a problem that the oscillation frequency, phase or amplitude of the crystal unit 5 changes. An object of the present invention is to solve the problems of the prior art and to provide a small-sized oscillation circuit which consumes less power, has a stable oscillation operation, and has a small size.

【0010】[0010]

【課題を解決するための手段】前記課題を解決するため
に、本発明のうちの第1の発明は、発振回路において、
入力ノードと出力信号を出力する出力ノードとの間に接
続された圧電振動子を有し、該出力ノードから出力され
る出力信号を位相反転して該入力ノードへ帰還する帰還
回路と、第1の電源電位と第1のノードとの間に接続さ
れ、前記入力ノード上の信号によりオン/オフ動作して
前記圧電振動子を励振駆動する第1のスイッチング素子
と、前記第1の電源電位と異なる第2の電源電位と第2
のノードとの間に接続され、前記入力ノード上の信号に
より前記第1のスイッチング素子と異なるタイミングで
オン/オフ動作して前記圧電振動子を励振駆動する第2
のスイッチング素子と、前記第1のノードと前記出力ノ
ードとの間に接続され、第1の制御信号によりオン/オ
フ動作して前記第1のスイッチング素子への電力供給を
制御する第1のスイッチ手段と、前記出力ノードと前記
第2のノードとの間に接続され、前記第1の制御信号と
は異なるタイミングの第2の制御信号によりオン/オフ
動作して前記第2のスイッチング素子への電力供給を制
御する第2のスイッチ手段と、を備えている。
Means for Solving the Problems To solve the above problems, a first aspect of the present invention is an oscillation circuit, comprising:
A feedback circuit that has a piezoelectric vibrator connected between an input node and an output node that outputs an output signal, and that inverts a phase of an output signal output from the output node and feeds back the input signal to the input node; A first switching element that is connected between a power supply potential of the first node and a first node, and that is turned on / off by a signal on the input node to excite and drive the piezoelectric vibrator; Different second power supply potential and second
A second switching element which is connected between the first switching element and a second switching element which is turned on / off at a timing different from that of the first switching element by a signal on the input node to excite the piezoelectric vibrator.
And a first switch connected between the first node and the output node, and turned on / off by a first control signal to control power supply to the first switching element Means, connected between the output node and the second node, and turned on / off by a second control signal at a timing different from that of the first control signal to perform an on / off operation to the second switching element. Second switch means for controlling power supply.

【0011】これにより、第1の制御信号により、第1
のスイッチ手段がオン/オフ動作して第1のスイッチン
グ素子へ間欠的に電力を供給する。さらに、第1の制御
信号と異なるタイミングの第2の制御信号により、第2
のスイッチ手段がオン/オフ動作し、第2のスイッチン
グ素子へ間欠的に電力を供給する。入力ノード上の信号
により第1のスイッチング素子がオン/オフ動作し、帰
還回路内の圧電振動子を励振駆動する。さらに、入力ノ
ード上の信号により第1のスイッチング素子と異なるタ
イミングで第2のスイッチング素子がオン/オフ動作
し、圧電振動子が励振駆動される。この圧電振動子を含
む帰還回路により、出力ノードから出力される出力信号
が位相反転されて入力ノードへ帰還される。この結果、
第1及び第2のスイッチング素子への電力供給が断続的
に行われても、発振回路は安定した発振を継続する。
Thus, the first control signal causes the first
Switch means performs an on / off operation to intermittently supply power to the first switching element. Further, the second control signal having a timing different from that of the first control signal allows the second control signal to be generated.
Switch means performs on / off operation, and supplies power intermittently to the second switching element. The first switching element is turned on / off by a signal on the input node to drive and drive the piezoelectric vibrator in the feedback circuit. Further, the second switching element is turned on / off at a timing different from that of the first switching element by a signal on the input node, and the piezoelectric vibrator is driven to be excited. The output signal output from the output node is inverted in phase by the feedback circuit including the piezoelectric vibrator and is fed back to the input node. As a result,
Even if the power supply to the first and second switching elements is intermittently performed, the oscillation circuit continues stable oscillation.

【0012】第2の発明は、発振回路において、入力ノ
ードと出力信号を出力する出力ノードとの間に接続され
た圧電振動子を有し、該出力ノードから出力される出力
信号を位相反転して該入力ノードへ帰還する帰還回路
と、第1の電源電位と前記入力ノードとの間に接続さ
れ、制御信号によりオン/オフ動作してオン状態のとき
に該入力ノードへ一定の電源電流を供給し、オフ状態の
ときに該電源電流の供給を停止する電流供給回路と、前
記入力ノードと駆動ノードとの間に接続され、前記制御
信号により前記電流供給回路と同一タイミングでオン/
オフ動作してオン状態のときに前記電源電流を該駆動ノ
ードへ供給し、オフ状態のときに該電源電流の供給を停
止するスイッチ手段と、前記第1の電源電位と異なる第
2の電源電位と前記駆動ノードとの間に接続され、前記
出力信号によりオン/オフ動作して前記圧電振動子を励
振駆動するスイッチング素子と、を備えている。
According to a second aspect of the present invention, there is provided an oscillation circuit having a piezoelectric vibrator connected between an input node and an output node for outputting an output signal, and inverting a phase of an output signal output from the output node. A feedback circuit that feeds back to the input node, and is connected between a first power supply potential and the input node, and is turned on / off by a control signal to supply a constant power supply current to the input node when in an on state. And a current supply circuit for stopping supply of the power supply current when the power supply circuit is in an off state, and connected between the input node and the drive node, and turned on / off at the same timing as the current supply circuit by the control signal.
Switch means for supplying the power supply current to the drive node when in an off state and in an on state, and stopping supply of the power supply current in an off state; a second power supply potential different from the first power supply potential And a switching element connected between the driving node and the driving node, the switching element being turned on / off by the output signal to excite and drive the piezoelectric vibrator.

【0013】これにより、制御信号により電流供給回路
がオン/オフ動作し、電源電流を断続的に入力ノードへ
供給する。入力ノードへ供給された電源電流は、制御信
号により電流供給回路と同一タイミングでオン/オフ動
作するスイッチ手段により、断続的に駆動ノードへ供給
される。駆動ノードに接続されたスイッチング素子は、
出力信号によりオン/オフ動作して帰還回路内の圧電振
動子を励振駆動する。この結果、出力ノードから出力さ
れる出力信号が、帰還回路で位相反転されて入力ノード
へ帰還されるので、発振回路は安定した発振を継続す
る。
Thus, the current supply circuit is turned on / off by the control signal, and the power supply current is intermittently supplied to the input node. The power supply current supplied to the input node is intermittently supplied to the drive node by switch means that performs on / off operation at the same timing as the current supply circuit by a control signal. The switching element connected to the drive node
An on / off operation is performed by an output signal to excite and drive the piezoelectric vibrator in the feedback circuit. As a result, the output signal output from the output node is inverted in phase by the feedback circuit and fed back to the input node, so that the oscillation circuit continues stable oscillation.

【0014】第3の発明は、発振回路において、入力ノ
ードと出力信号を出力する出力ノードとの間に接続され
た圧電振動子を有し、該出力ノードから出力される出力
信号を位相反転して該入力ノードへ帰還する帰還回路
と、第1のノードと第2のノードとの間に接続され、電
源電位が印加されると、該第1のノード上の信号を反転
増幅して該第2のノードへ出力し、前記圧電振動子を励
振駆動する信号反転増幅回路と、前記入力ノードと前記
第1のノードとの間に接続され、第1の制御信号により
オン/オフ動作して、オン状態のときに該入力ノードと
該第1のノードとを接続し、オフ状態のときに該入力ノ
ードと該第1のノードとを遮断する第1のスイッチ手段
と、前記第2のノードと前記出力ノードとの間に接続さ
れ、前記第1の制御信号に同期した第2の制御信号によ
りオン/オフ動作して、前記第1のスイッチ手段がオン
状態になってから前記入力ノード上の信号が該第2のノ
ードへ伝搬するまでの伝搬遅延時間の経過後に、オン状
態となって該第2のノードと該出力ノードとを接続し、
該第1のスイッチ手段がオフ状態になる前にオフ状態に
なって該第2のノードと該出力ノードとを遮断する第2
のスイッチ手段と、を備えている。
According to a third aspect of the present invention, there is provided an oscillation circuit having a piezoelectric vibrator connected between an input node and an output node for outputting an output signal, and inverting a phase of an output signal output from the output node. And a feedback circuit connected between the first node and the second node, the signal on the first node being inverted and amplified when a power supply potential is applied. 2 is connected between the input node and the first node, and is turned on / off by a first control signal. First switch means for connecting the input node to the first node when in an on state, and disconnecting the input node and the first node when in an off state; Connected to the output node, the first control A propagation delay time from when the first switch means is turned on to when the signal on the input node propagates to the second node after the second control signal is turned on / off by the second control signal synchronized with the signal After the lapse of the time, the second node is connected to the output node by turning on,
A second switch which is turned off before the first switch is turned off to cut off the second node and the output node;
And switch means.

【0015】これにより、第1の制御信号により、第1
のスイッチ手段がオン/オフ動作し、さらに第1の制御
信号に同期した第2の制御信号により、第2のスイッチ
手段がオン/オフ動作する。この際、第1のスイッチ手
段によって入力ノードと第1のノードが接続された後、
第2のスイッチ手段によって第2のノードと出力ノード
が接続され、信号反転増幅回路が動作状態になる。ま
た、第2のスイッチ手段によって第2のノードと出力ノ
ードが遮断された後、第1のスイッチ手段によって入力
ノードと第1のノードが遮断され、信号反転増幅回路が
非動作状態になる。このように、信号反転増幅回路を間
欠的に動作状態にさせても、発振回路は安定した発振を
継続する。
Thus, the first control signal causes the first
Are turned on / off, and the second switch is turned on / off by a second control signal synchronized with the first control signal. At this time, after the input node and the first node are connected by the first switch,
The second switch connects the second node to the output node, and the signal inverting amplifier is activated. Further, after the second node cuts off the second node and the output node, the first switch node cuts off the input node and the first node, and the signal inverting amplifier circuit becomes inactive. As described above, even if the signal inverting amplifier circuit is intermittently operated, the oscillation circuit continues stable oscillation.

【0016】第4の発明は、発振回路において、入力ノ
ードと出力信号を出力する出力ノードとの間に接続され
た圧電振動子を有し、該出力ノードから出力される出力
信号を位相反転して該入力ノードへ帰還する帰還回路
と、第1の電源電位と第1のノードとの間に接続され、
該第1のノードへ一定の電源電流を供給する電流供給回
路と、前記第1の電源電位と異なる第2の電源電位と前
記第1のノードとの間に接続され、第2のノード上の信
号によりオン/オフ動作して前記圧電振動子を励振駆動
するスイッチング素子と、前記入力ノードと前記第2の
ノードとの間に接続され、第1の制御信号によりオン/
オフ動作して、オン状態のときに該入力ノードと該第2
のノードとを接続し、オフ状態のときに該入力ノードと
該第2のノードとを遮断する第1のスイッチ手段と、前
記第1のノードと前記出力ノードとの間に接続され、前
記第1の制御信号に同期した第2の制御信号によりオン
/オフ動作して、前記第1のスイッチ手段がオン状態に
なってから前記入力ノード上の信号が該第1のノードへ
伝搬するまでの伝搬遅延時間の経過後に、オン状態とな
って該第1のノードと該出力ノードとを接続し、該第1
のスイッチ手段がオフ状態になる前にオフ状態になって
該第1のノードと該出力ノードとを遮断する第2のスイ
ッチ手段と、を備えている。
According to a fourth aspect of the present invention, there is provided an oscillation circuit having a piezoelectric vibrator connected between an input node and an output node for outputting an output signal, and inverting a phase of an output signal output from the output node. A feedback circuit that returns to the input node, and is connected between the first power supply potential and the first node;
A current supply circuit for supplying a constant power supply current to the first node; a current supply circuit connected between a second power supply potential different from the first power supply potential and the first node; A switching element that is turned on / off by a signal to excite the piezoelectric vibrator and is connected between the input node and the second node, and is turned on / off by a first control signal;
The input node and the second
A first switch means for connecting the input node and the second node when in an off state, and a first switch means connected between the first node and the output node; The second switch is turned on / off by a second control signal synchronized with the first control signal, and from when the first switch is turned on until the signal on the input node propagates to the first node. After the propagation delay time elapses, it is turned on to connect the first node and the output node,
And a second switch for turning off the first node and turning off the output node before the first switch turns off.

【0017】これにより、第1のスイッチ手段によって
入力ノードと第2のノードが接続された後、第2のスイ
ッチ手段によって第1のノードと出力ノードが接続さ
れ、電流供給回路から供給される電源電流によってスイ
ッチング素子が動作状態になる。また、第2のスイッチ
手段によって第1のノードと出力ノードが遮断された
後、第1のスイッチ手段によって入力ノードと第2のノ
ードが遮断され、スイッチング素子が非動作状態にな
る。このように、スイッチング素子を間欠動作させて
も、発振回路は安定した発振を継続する。
Thus, after the input node and the second node are connected by the first switch, the first node and the output node are connected by the second switch, and the power supplied from the current supply circuit is supplied. The switching element is activated by the current. Further, after the first node and the output node are cut off by the second switch, the input node and the second node are cut off by the first switch, and the switching element becomes inactive. As described above, even when the switching element is operated intermittently, the oscillation circuit continues stable oscillation.

【0018】第5の発明は、発振回路において、入力ノ
ードと電位の異なる第1及び第2の電源電位のうちの第
2の電源電位との間に接続された圧電振動子及び第1の
コンデンサと、前記入力ノードと前記第2の電源電位と
の間に接続れ、前記圧電振動子及び前記第1のコンデン
サの両端の信号を分圧する第2及び第3のコンデンサ
と、出力ノードと第1のノードとの間に接続され、第2
のノードと該第1のノードとの電位差に応じた増幅率で
該第2のノード上の信号を増幅して該出力ノードから出
力信号を出力する帰還増幅器と、前記入力ノードと前記
第2のノードとの間に接続され、第1の制御信号により
オン/オフ動作して、オン状態のときに該入力ノードと
該第2のノードとを接続し、オフ状態のときに該入力ノ
ードと該第2のノードとを遮断する第1のスイッチ手段
と、前記第2及び第3のコンデンサの接続点と前記第1
のノードとの間に接続され、前記第1の制御信号に同期
した第2の制御信号によりオン/オフ動作して、前記第
1のスイッチ手段がオン状態になってから前記入力ノー
ド上の信号が前記帰還増幅器で増幅されて前記出力ノー
ドから前記出力信号が出力されるまでの遅延時間の経過
後に、オン状態となって該接続点と該第1のノードとを
接続し、該第1のスイッチ手段がオフ状態になる前にオ
フ状態になって該接続点と該第1のノードとを遮断する
第2のスイッチ手段と、を備えている。
According to a fifth aspect, in the oscillation circuit, the piezoelectric vibrator and the first capacitor connected between the input node and the second power supply potential of the first and second power supply potentials different in potential. And second and third capacitors connected between the input node and the second power supply potential for dividing a signal between both ends of the piezoelectric vibrator and the first capacitor; and an output node and a first capacitor. Connected to a second node
A feedback amplifier that amplifies a signal on the second node with an amplification factor corresponding to a potential difference between the node and the first node and outputs an output signal from the output node; Connected between the input node and the second node in an on state, and connected to the input node and the second node in an off state. A first switch for disconnecting from a second node; a connection point between the second and third capacitors;
And a signal on the input node which is turned on / off by a second control signal synchronized with the first control signal to turn on the first switch means. Is turned on after a delay time until the output signal is output from the output node after being amplified by the feedback amplifier, and connects the connection point to the first node; And a second switch for turning off the switch before the switch is turned off to cut off the connection point and the first node.

【0019】これにより、第1のスイッチ手段によって
入力ノードと第2のノードが接続された後、第2のスイ
ッチ手段によって第1及び第2のコンデンサの接続点と
第1のノードとが接続され、帰還増幅器が動作状態にな
る。また、第2のスイッチ手段によって接続点と第1の
ノードが遮断された後、第1のスイッチ手段によって入
力ノードと第2のノードが遮断され、帰還増幅器が非動
作状態になる。このように帰還増幅器を間欠動作させて
も、圧電振動子の自由振動によって発振回路は安定した
発振を継続する。
Thus, after the input node and the second node are connected by the first switch, the connection point of the first and second capacitors and the first node are connected by the second switch. , The feedback amplifier is activated. Further, after the connection point and the first node are cut off by the second switch means, the input node and the second node are cut off by the first switch means, and the feedback amplifier becomes inactive. Thus, even if the feedback amplifier is operated intermittently, the oscillation circuit keeps oscillating stably due to the free vibration of the piezoelectric vibrator.

【0020】第6の発明は、第1〜第5の発明のうちの
いずれか1つの発明の出力ノードに接続され、該出力ノ
ードから出力される出力信号を所定の分周比で分周する
分周回路を設けている。これにより、圧電振動子とし
て、例えば外形形状の小さな高周波用振動子を用いた場
合、この圧電振動子から出力される高周波出力信号を分
周回路で低周波信号に分周すれば、圧電振動子を含めた
発振回路の小型化が図れる。
A sixth invention is connected to the output node according to any one of the first to fifth inventions, and divides an output signal output from the output node by a predetermined dividing ratio. A frequency dividing circuit is provided. Accordingly, for example, when a high-frequency vibrator having a small external shape is used as the piezoelectric vibrator, if a high-frequency output signal output from the piezoelectric vibrator is divided into a low-frequency signal by a frequency dividing circuit, the piezoelectric vibrator can be obtained. The oscillation circuit including the above can be downsized.

【0021】[0021]

【発明の実施の形態】(第1の実施形態)図1は、本発
明の第1の実施形態を示すCMOSインバータを用いた
発振回路の回路図である。この発振回路は、出力ノード
Noutから出力される出力信号(例えば、出力電圧)
Voutに同期した第1の制御信号S11を生成するス
イッチ制御回路11を有している。スイッチ制御回路1
1の出力端子には、第1の制御信号S11を反転して第
2の制御信号S12を出力するインバータ12が接続さ
れている。第1の電源電位(例えば、正の電源電位)V
DDには第1のスイッチング素子(例えば、PMOS)
13aのソースが接続され、このドレインが第1のノー
ドN11に接続され、ゲートが入力ノードNinに接続
されている。入力電圧Vinを入力する入力ノードNi
nには、第2のスイッチング素子(例えば、NMOS)
13bのゲートが接続され、このドレインが第2のノー
ドN12に接続され、ソースが第2の電源電位(例え
ば、接地電位)VSSに接続されている。このPMOS
13a及びNMOS13bにより、信号反転増幅回路
(例えば、CMOSインバータ)が構成されている。
DESCRIPTION OF THE PREFERRED EMBODIMENTS (First Embodiment) FIG. 1 is a circuit diagram of an oscillation circuit using a CMOS inverter according to a first embodiment of the present invention. This oscillation circuit outputs an output signal (eg, an output voltage) from an output node Nout.
It has a switch control circuit 11 that generates a first control signal S11 synchronized with Vout. Switch control circuit 1
The first output terminal is connected to an inverter 12 that inverts the first control signal S11 and outputs a second control signal S12. First power supply potential (eg, positive power supply potential) V
DD has a first switching element (for example, PMOS)
The source of 13a is connected, the drain is connected to the first node N11, and the gate is connected to the input node Nin. Input node Ni for inputting input voltage Vin
n is a second switching element (for example, NMOS)
The gate of 13b is connected, the drain is connected to the second node N12, and the source is connected to a second power supply potential (for example, ground potential) VSS. This PMOS
A signal inverting amplifier circuit (for example, a CMOS inverter) is composed of the NMOS 13b and the NMOS 13b.

【0022】ノードN11には第1のスイッチ手段(例
えば、PMOS)14aのソースが接続され、このドレ
インが出力ノードNoutに接続され、ゲートがスイッ
チ制御回路11の出力端子に接続されている。出力ノー
ドNoutには第2のスイッチ手段(例えば、NMO
S)14bのドレインが接続され、このソースがノード
N12に接続され、ゲートがインバータ12の出力端子
に接続されている。入力ノードNinと出力ノードNo
utの間には、帰還回路が接続されている。帰還回路
は、圧電振動子(例えば、水晶振動子)15、抵抗1
6、及びコンデンサ17,18より構成され、出力電圧
Voutを位相反転して入力ノードNinへ帰還する回
路である。
The source of a first switch means (for example, a PMOS) 14a is connected to the node N11, the drain is connected to the output node Nout, and the gate is connected to the output terminal of the switch control circuit 11. The output node Nout is connected to a second switch means (for example, NMO).
S) The drain of 14b is connected, the source is connected to the node N12, and the gate is connected to the output terminal of the inverter 12. Input node Nin and output node No
Between ut, a feedback circuit is connected. The feedback circuit includes a piezoelectric vibrator (for example, a crystal vibrator) 15 and a resistor 1
6 and capacitors 17 and 18, and is a circuit that inverts the phase of the output voltage Vout and feeds it back to the input node Nin.

【0023】出力ノードNoutには、必要に応じて分
周回路19が接続される。分周回路19は、例えば、発
振回路の小型化及び軽量化のために水晶振動子15とし
て外形形状の小さな高周波振動子(例えば、20MHz
〜40MHz帯)のものを用いた場合、所望の分周比で
分周して低周波出力電圧(例えば、10〜20MHz
帯)を得るために使用される。なお、水晶振動子15と
して低周波用のものを用いた場合、分周回路19は不要
である。
A frequency dividing circuit 19 is connected to the output node Nout as required. The frequency dividing circuit 19 is, for example, a high-frequency vibrator (for example, 20 MHz) having a small external shape as the crystal vibrator 15 for reducing the size and weight of the oscillation circuit.
In the case of using a low frequency output voltage (for example, 10 to 20 MHz), the frequency is divided at a desired frequency division ratio.
Used to get the band). When a low-frequency quartz oscillator 15 is used, the frequency dividing circuit 19 is unnecessary.

【0024】次に、図1の発振回路の動作を説明する。
出力ノードNoutから出力される出力電圧Voutに
同期してスイッチ制御回路11から制御信号S11が出
力される。制御信号S11は、図3の制御信号S1と同
様に、周期Tにおいて期間Taで“L”レベル、期間T
bで“H”レベルとなる。制御信号S11の“L”レベ
ルの期間Taでは、PMOS14aがオン状態になると
共に、該制御信号S11がインバータ12で反転され、
この反転信号によってNMOS14bがオン状態にな
る。PMOS14a及びNMOS14bがオン状態にな
ると、水晶振動子15を駆動するPMOS13a及びN
MOS13bに電力が供給される。
Next, the operation of the oscillation circuit shown in FIG. 1 will be described.
The control signal S11 is output from the switch control circuit 11 in synchronization with the output voltage Vout output from the output node Nout. The control signal S11 is “L” level in the period Ta in the cycle T,
It goes to the “H” level at b. In the “L” level period Ta of the control signal S11, the PMOS 14a is turned on, and the control signal S11 is inverted by the inverter 12, and
This inverted signal turns on the NMOS 14b. When the PMOS 14a and the NMOS 14b are turned on, the PMOS 13a and the N
Power is supplied to the MOS 13b.

【0025】入力ノードNin上の入力電圧Vinが
“L”レベルのときには、PMOS13aがオン状態、
NMOS13bがオフ状態となる。PMOS13aがオ
ン状態になると、このPMOS13a及び14aを通し
て出力ノードNoutが電源電位VDDへ引き上げら
れ、水晶振動子15が励振駆動される。また、入力ノー
ドNin上の入力電圧Vinが“H”レベルのときに
は、PMOS13aがオフ状態、NMOS13bがオン
状態となる。このNMOS13b及び14bを通して出
力ノードNoutが接地電位VSSに引き下げられ、水
晶振動子15が励振駆動される。これにより、出力ノー
ドNoutから出力される出力電圧Voutが、水晶振
動子15、抵抗16、及びコンデンサ17,18からな
る帰還回路により、位相反転されて入力ノードNinへ
帰還される。
When the input voltage Vin on the input node Nin is at "L" level, the PMOS 13a is turned on,
The NMOS 13b is turned off. When the PMOS 13a is turned on, the output node Nout is pulled up to the power supply potential VDD through the PMOSs 13a and 14a, and the crystal oscillator 15 is driven to be excited. When the input voltage Vin on the input node Nin is at "H" level, the PMOS 13a is turned off and the NMOS 13b is turned on. The output node Nout is pulled down to the ground potential VSS through the NMOSs 13b and 14b, and the crystal oscillator 15 is driven for excitation. As a result, the output voltage Vout output from the output node Nout is inverted in phase by the feedback circuit including the crystal oscillator 15, the resistor 16, and the capacitors 17, 18, and is fed back to the input node Nin.

【0026】次に、制御信号S11の“H”レベルの期
間Tbでは、PMOS14aがオフ状態になると共に、
該制御信号S11がインバータ12で反転され、この反
転信号によってNMOS14bもオフ状態になる。PM
OS14a及びNMOS14bがオフ状態になると、水
晶振動子15を駆動するPMOS13a及びNMOS1
3bへの電力供給が停止される。
Next, during the "H" level period Tb of the control signal S11, the PMOS 14a is turned off,
The control signal S11 is inverted by the inverter 12, and the NMOS 14b is turned off by the inverted signal. PM
When the OS 14a and the NMOS 14b are turned off, the PMOS 13a and the NMOS 1 that drive the crystal unit 15
The power supply to 3b is stopped.

【0027】この電力供給停止時においても、水晶振動
子15は自由振動によって発振するので、入力ノードN
in及び出力ノードNoutには図3に示すような電圧
波形が現れる。入力ノードNin上の入力電圧Vinが
NMOS13bの閾値電圧Vtn以上になると、このN
MOS13bがオン状態になり、ノードN12が接地電
位VSSに引き下げられる。また、入力ノードNin上
の入力電圧VinがPMOS13aの閾値電圧Vtp以
下になると、このPMOS13aがオン状態になり、ノ
ードN11が電源電位VDDに引き上げられる。このよ
うに、PMOS14a及びNMOS14bがオフ状態に
なってPMOS13a及びNMOS13bへの電力供給
が停止しても、水晶振動子15の自由振動により、発振
回路は発振を継続する。出力ノードNoutに分周回路
19が接続されている場合には、該出力ノードNout
から出力される出力電圧Voutがこの分周回路19で
分周され、低周波の発振出力電圧が出力されることにな
る。
Even when the power supply is stopped, the crystal oscillator 15 oscillates due to free oscillation.
A voltage waveform as shown in FIG. 3 appears at the in and output nodes Nout. When the input voltage Vin on the input node Nin becomes higher than the threshold voltage Vtn of the NMOS 13b, this N
MOS 13b is turned on, and node N12 is pulled down to ground potential VSS. When the input voltage Vin on the input node Nin becomes lower than the threshold voltage Vtp of the PMOS 13a, the PMOS 13a is turned on, and the node N11 is raised to the power supply potential VDD. As described above, even when the PMOS 14a and the NMOS 14b are turned off and the power supply to the PMOS 13a and the NMOS 13b is stopped, the oscillation circuit continues to oscillate due to the free oscillation of the crystal oscillator 15. When the frequency dividing circuit 19 is connected to the output node Nout, the output node Nout
Is divided by the frequency dividing circuit 19 to output a low-frequency oscillation output voltage.

【0028】この第1の実施形態では、次の(a)〜
(c)のような効果がある。 (a) 電力供給停止時において、PMOS14a及び
NMOS14bがオフ状態になるため、外部ノイズの影
響を受けない。従って、水晶振動子15の出力ノードN
out側から見た負荷容量が変化しない。この結果、発
振周波数や位相及び振幅が変動しない。よって、少ない
電力消費量で安定した発振動作が行われる。
In the first embodiment, the following (a) to (a)
There is an effect as shown in FIG. (A) When the power supply is stopped, the PMOS 14a and the NMOS 14b are turned off, and are not affected by external noise. Therefore, the output node N of the crystal unit 15
The load capacity seen from the out side does not change. As a result, the oscillation frequency, phase and amplitude do not change. Therefore, a stable oscillation operation is performed with a small power consumption.

【0029】(b) 例えば、水晶振動子15として外
形形状の小さな高周波振動子を用い、出力ノードNou
tに分周回路19を接続した場合、該出力ノードNou
tから出力される高周波出力電圧Voutを該分周回路
19で分周して所望の低周波出力電圧を出力することが
できる。これにより、発振回路の小型化及び軽量化が可
能になる。
(B) For example, a high-frequency vibrator having a small external shape is used as the crystal vibrator 15 and the output node Nou
When the frequency dividing circuit 19 is connected to t, the output node Nou
The high-frequency output voltage Vout output from t can be divided by the frequency dividing circuit 19 to output a desired low-frequency output voltage. Thus, the size and weight of the oscillation circuit can be reduced.

【0030】(c) 制御信号S11は出力電圧Vou
tに同期してスイッチ制御回路11から出力するように
したが、この制御信号S11は出力電圧Voutに非同
期であっても、前記(a)及び(b)とほぼ同様の効果
が得られる。また、スイッチ制御回路11を省略し、外
部においてクロック信号等から生成された制御信号S1
1(これは出力電圧Voutに同期した信号、あるいは
非同期の信号)を用いれば、回路構成を簡略化できる。
(C) The control signal S11 is the output voltage Vou
Although output from the switch control circuit 11 is synchronized with t, even if the control signal S11 is asynchronous with the output voltage Vout, substantially the same effects as in the above (a) and (b) can be obtained. Further, the switch control circuit 11 is omitted, and the control signal S1 generated from a clock signal or the like externally is provided.
If 1 (this is a signal synchronized with the output voltage Vout or an asynchronous signal), the circuit configuration can be simplified.

【0031】(第2の実施形態)図4は、本発明の第2
の実施形態を示すNMOSインバータを用いた発振回路
の回路図であり、第1の実施形態を示す図1中の要素と
共通の要素には共通の符号が付されている。この発振回
路では、図1のPMOS14a及びNMOS14bに代
えて、電力供給制御用のスイッチ手段(例えば、NMO
S)25を設け、図1のPMOS13a及びNMOS1
3bに代えて、水晶振動子15を駆動するためのスイッ
チング素子(例えば、NMOS)26を設け、さらに電
源電位VDDと入力ノードNinとの間に電流供給回路
を接続している。
(Second Embodiment) FIG. 4 shows a second embodiment of the present invention.
FIG. 2 is a circuit diagram of an oscillation circuit using an NMOS inverter according to the first embodiment, in which components common to those in FIG. 1 according to the first embodiment are denoted by common reference numerals. In this oscillating circuit, instead of the PMOS 14a and the NMOS 14b in FIG.
S) 25 are provided, and the PMOS 13a and the NMOS 1 of FIG.
Instead of 3b, a switching element (for example, NMOS) 26 for driving the crystal resonator 15 is provided, and a current supply circuit is connected between the power supply potential VDD and the input node Nin.

【0032】電流供給回路は、出力電圧Voutに同期
してスイッチ制御回路11Aから出力される制御信号S
11aによりオン/オフ動作し、オン状態のときに該入
力ノードNinへ一定の電源電流を供給し、オフ状態の
ときに該電源電流の供給を停止する回路であり、PMO
S21,23,24及び定電流源22により構成されて
いる。PMOS21のソースは電源電位VDDに接続さ
れ、このドレイン及びゲートが定電流源22を介して接
地電位VSSに接続されている。PMOS21のゲート
には、負荷用PMOS23のゲートが接続され、このP
MOS23のソースが電源電位VDDに接続され、ドレ
インが入力ノードNinに接続されている。PMOS2
1及び23のゲートと電源電位VDDとの間には、PM
OS24のソース及びドレインが接続され、このPMO
S24のゲートがスイッチ制御回路11Aの出力端子に
接続されている。
The current supply circuit controls the control signal S output from the switch control circuit 11A in synchronization with the output voltage Vout.
11A is a circuit that performs on / off operation by 11a, supplies a constant power supply current to the input node Nin when in the on state, and stops supplying the power supply current when in the off state.
S21, S23, S24 and the constant current source 22. The source of the PMOS 21 is connected to the power supply potential VDD, and its drain and gate are connected to the ground potential VSS via the constant current source 22. The gate of the PMOS 21 is connected to the gate of the load PMOS 23,
The source of the MOS 23 is connected to the power supply potential VDD, and the drain is connected to the input node Nin. PMOS2
1 and 23 and the power supply potential VDD
The source and the drain of the OS 24 are connected, and this PMO
The gate of S24 is connected to the output terminal of the switch control circuit 11A.

【0033】入力ノードNinと出力ノードNoutと
の間には、水晶振動子15、抵抗16及びコンデンサ1
7,18からなる帰還回路が接続されている。入力ノー
ドNinと駆動ノードN21との間には、電力供給制御
用のスイッチ手段(例えば、NMOS)25のソース及
びドレインが接続され、このゲートがスイッチ制御回路
11Aの出力端子に接続されている。駆動ノードN21
と接地電位VSSとの間には、水晶振動子15を励振駆
動するスイッチング素子(例えば、NMOS)26のソ
ース及びドレインが接続され、このゲートが出力ノード
Noutに接続されている。さらに、出力ノードNou
tには、駆動用のインバータ27が接続されている。
Between the input node Nin and the output node Nout, a crystal oscillator 15, a resistor 16 and a capacitor 1
A feedback circuit composed of 7 and 18 is connected. Between the input node Nin and the drive node N21, a source and a drain of a switch means (for example, NMOS) 25 for controlling power supply are connected, and the gate is connected to an output terminal of the switch control circuit 11A. Drive node N21
A source and a drain of a switching element (for example, NMOS) 26 for driving the crystal resonator 15 for excitation are connected between the ground potential VSS and the ground potential VSS, and the gate is connected to the output node Nout. Further, the output node Nou
A driving inverter 27 is connected to t.

【0034】次に、図4の発振回路の動作を説明する。
出力ノードNoutから出力される出力電圧Voutに
同期して、スイッチ制御回路11Aから制御信号S11
aが出力される。この制御信号S11aが“H”レベル
のときには、PMOS24がオフ状態になり、PMOS
21及び23のゲートが“L”レベルに引き下げられ、
このPMOS21,23がオン状態になる。PMOS2
1及び23はカレントミラー回路を構成しているので、
定電流源22によってPMOS21のソース及びドレイ
ンに一定の電源電流が流れると、これに対応した電源電
流がPMOS23のソース及びドレインに流れる。制御
信号S11aが“H”レベルのため、NMOS25がオ
ン状態になっており、入力ノードNinに供給された電
源電流がNMOS26へ供給され、電力供給状態にな
る。
Next, the operation of the oscillation circuit shown in FIG. 4 will be described.
The control signal S11 is output from the switch control circuit 11A in synchronization with the output voltage Vout output from the output node Nout.
a is output. When the control signal S11a is at "H" level, the PMOS 24 is turned off and the PMOS 24 is turned off.
The gates of 21 and 23 are pulled down to "L" level,
The PMOSs 21 and 23 are turned on. PMOS2
Since 1 and 23 constitute a current mirror circuit,
When a constant power supply current flows through the source and the drain of the PMOS 21 by the constant current source 22, a corresponding power supply current flows through the source and the drain of the PMOS 23. Since the control signal S11a is at the “H” level, the NMOS 25 is in the ON state, the power supply current supplied to the input node Nin is supplied to the NMOS 26, and the power supply state is set.

【0035】出力ノードNout上の出力電圧Vout
が“H”レベルのときにはNMOS26がオン状態、
“L”レベルのときにはオフ状態となり、このNMOS
26によって水晶振動子15が励振駆動される。出力ノ
ードNout上の出力電圧Voutは、水晶振動子1
5、抵抗16及びコンデンサ17,18からなる帰還回
路により、位相反転されて入力ノードNinへ帰還され
る。
Output voltage Vout on output node Nout
Is at “H” level, the NMOS 26 is in an on state,
When the signal is at “L” level, the NMOS transistor is turned off, and this NMOS
26 drives the crystal resonator 15 to be excited. The output voltage Vout on the output node Nout is
The phase is inverted by a feedback circuit consisting of 5, a resistor 16, and capacitors 17 and 18, and is fed back to the input node Nin.

【0036】また、スイッチ制御回路11Aから出力さ
れる制御信号S11aが“L”レベルになると、PMO
S24がオン状態になり、PMOS21,23のゲート
が“H”レベルに引き上げられるため、このPMOS2
1,23がオフ状態になる。さらに、制御信号S11a
の“L”レベルによってNMOS25もオフ状態にな
り、NMOS26への電力供給が停止される。この電力
供給停止時においても、水晶振動子15が自由振動する
ため、発振回路は安定した発振を継続する。これによ
り、出力ノードNoutから発振出力電圧Voutが出
力されるので、これがインバータ27で駆動されて出力
される。この第2の実施形態では、第1の実施形態の効
果(a)及び(b)とほぼ同様の効果がある。また、制
御信号S11aは、出力電圧Voutに非同期であって
もよく、あるいはスイッチ制御回路11Aを省略して外
部から供給される構成にしてもよく、これによって第1
の実施形態の効果(c)と同様の効果が得られる。
When the control signal S11a output from the switch control circuit 11A goes low, the PMO
S24 is turned on, and the gates of the PMOSs 21 and 23 are pulled up to the “H” level.
1 and 23 are turned off. Further, the control signal S11a
The "L" level also causes the NMOS 25 to be turned off, and the power supply to the NMOS 26 is stopped. Even when the power supply is stopped, the crystal oscillator 15 freely vibrates, so that the oscillation circuit continues stable oscillation. This causes the output node Nout to output the oscillation output voltage Vout, which is driven by the inverter 27 and output. The second embodiment has substantially the same effects as the effects (a) and (b) of the first embodiment. Further, the control signal S11a may be asynchronous with the output voltage Vout, or may be configured to be externally supplied by omitting the switch control circuit 11A.
The same effect as the effect (c) of the embodiment can be obtained.

【0037】(第3の実施形態)図5は、本発明の第3
の実施形態を示すCMOSインバータを用いた発振回路
の回路図であり、第1の実施形態を示す図1中の要素と
共通の要素には共通の符号が付されている。第1の実施
形態を示す図1の発振回路では、水晶振動子15を励振
駆動するPMOS13a及びNMOS13bからなるC
MOSインバータに対し、PMOS14a及びNMOS
14bをオン/オフ動作させてそのCMOSインバータ
に間欠的に電力を供給することにより、電力消費量を減
らしている。これに対し、この第3の実施形態では、水
晶振動子15を励振駆動するPMOS13a及びNMO
S13bからなるCMOSインバータ13に対する電力
供給は制御せずに、このCMOSインバータの入出力側
をオン/オフ動作させることによって該CMOSインバ
ータ13を間欠動作させ、電力消費量を減らすようにし
ている。
(Third Embodiment) FIG. 5 shows a third embodiment of the present invention.
FIG. 2 is a circuit diagram of an oscillation circuit using a CMOS inverter according to the first embodiment, in which components common to those in FIG. 1 according to the first embodiment are denoted by common reference numerals. In the oscillation circuit of FIG. 1 showing the first embodiment, a C composed of a PMOS 13a and an NMOS 13b for exciting and driving the quartz oscillator 15 is used.
PMOS 14a and NMOS for MOS inverter
The power consumption is reduced by intermittently supplying power to the CMOS inverter by turning on / off the 14b. On the other hand, in the third embodiment, the PMOS 13a and the NMO
The power supply to the CMOS inverter 13 in S13b is not controlled, and the input / output side of the CMOS inverter is turned on / off to intermittently operate the CMOS inverter 13 to reduce the power consumption.

【0038】この発振回路では、入力ノードNinと出
力ノードNoutとの間に、水晶振動子15、抵抗16
及びコンデンサ17,18からなる帰還回路が接続され
ている。入力ノードNinと第1のノードN31との間
には、電界効果トランジスタ(以下「FET」とい
う。)等の第1のスイッチ手段31が接続されている。
スイッチ手段31は、出力ノードNoutから出力され
る出力電圧Voutに同期したあるいは非同期の第1の
制御信号S21に基づき、接点31a及び31c間と接
点31b及び31c間とを切り換え接続する回路であ
る。接点31bは、固定電位(例えば、正の電源電位V
DD又は接地電位VSS)に接続されている。
In this oscillation circuit, the quartz oscillator 15 and the resistor 16 are connected between the input node Nin and the output node Nout.
And a feedback circuit composed of capacitors 17 and 18. Between the input node Nin and the first node N31, a first switch means 31 such as a field effect transistor (hereinafter referred to as "FET") is connected.
The switch means 31 is a circuit for switching and connecting between the contacts 31a and 31c and between the contacts 31b and 31c based on a first control signal S21 synchronized or asynchronous with the output voltage Vout output from the output node Nout. The contact 31b has a fixed potential (for example, a positive power supply potential V
DD or the ground potential VSS).

【0039】第1のノードN31と第2のノードN32
との間には、信号反転増幅回路(例えば、PMOS13
a及びNMOS13bからなるCMOSインバータ1
3)が接続され、このPMOS13aのソースが第1の
電源電位(例えば、正の電源電位)VDDに接続され、
NMOS13bのソースが第2の電源電位(例えば、接
地電位)VSSに接続されている。第2のノードN32
と出力ノードNoutとの間には、FET等の第2のス
イッチ手段32が接続されている。スイッチ手段32
は、出力電圧Voutに同期したあるいは非同期の第2
の制御信号S22によりオン/オフ動作する回路であ
る。
A first node N31 and a second node N32
And a signal inverting amplifier circuit (for example, a PMOS 13
CMOS inverter 1 comprising a and NMOS 13b
3) is connected, and the source of the PMOS 13a is connected to a first power supply potential (for example, a positive power supply potential) VDD,
The source of the NMOS 13b is connected to a second power supply potential (for example, ground potential) VSS. Second node N32
A second switch means 32 such as an FET is connected between the output node Nout and the output node Nout. Switch means 32
Are synchronized with or asynchronous with the output voltage Vout.
Circuit that is turned on / off by the control signal S22.

【0040】入力ノードNinと接地電位VSSとの間
には、FET等の第3のスイッチ手段33及びコンデン
サ34が直列に接続されている。スイッチ手段33は、
出力電圧Voutに同期したあるいは非同期の第3の制
御信号S23によりオン/オフ動作する回路である。さ
らに、出力ノードNoutには、出力電圧Voutを駆
動するためのインバータ35が接続されている。
A third switch means 33 such as an FET and a capacitor 34 are connected in series between the input node Nin and the ground potential VSS. The switch means 33 is
This circuit is turned on / off by a third control signal S23 synchronized or asynchronous with the output voltage Vout. Further, an inverter 35 for driving the output voltage Vout is connected to the output node Nout.

【0041】図6は、図5の発振回路の動作を示す電圧
波形図である。以下、この図6を参照しつつ、図5の動
作を説明する。インバータ13を動作状態にする場合、
時刻t1において、制御信号S21によりスイッチ手段
31の接点31b及び31c間をオフ状態にし、固定電
位(例えば、電源電位VDD)から切り離す。次に、時
刻t2において、制御信号S21によりスイッチ手段3
1の接点31a及び31c間をオン状態にすると共に、
制御信号S23によりスイッチ手段33もオン状態にす
る。スイッチ手段31の接点31a及び31c間がオン
状態になってから、入力ノードNin上の入力電圧Vi
nが第2のノードN32へ伝搬するまでの伝搬遅延時間
Δtの経過後の時刻t3において、制御信号S22によ
りスイッチ手段32をオン状態にする。これにより、入
力ノードNinと出力ノードNoutの間にインバータ
13が電気的に接続されると共に、該入力ノードNin
にコンデンサ34が接続される。
FIG. 6 is a voltage waveform diagram showing the operation of the oscillation circuit of FIG. Hereinafter, the operation of FIG. 5 will be described with reference to FIG. When the inverter 13 is operated,
At time t1, the control signal S21 turns off the contacts 31b and 31c of the switch means 31 and disconnects them from the fixed potential (for example, the power supply potential VDD). Next, at a time t2, the switch means 3
While turning on between the 1 contact points 31a and 31c,
The switch means 33 is also turned on by the control signal S23. After the point between the contacts 31a and 31c of the switch means 31 is turned on, the input voltage Vi on the input node Nin
At time t3 after a lapse of a propagation delay time Δt until n propagates to the second node N32, the control means S22 turns on the switch means 32. Thus, the inverter 13 is electrically connected between the input node Nin and the output node Nout, and the input node Nin
Is connected to the capacitor.

【0042】入力ノードNin上の入力電圧Vinが
“H”レベルのときには、NMOS13bがオン状態に
なり、出力ノードNoutが接地電位VSSに引き下げ
られる。また、入力電圧Vinが“L”レベルのときに
は、PMOS13aがオン状態になり、出力ノードNo
utが電源電位VDDに引き上げられる。これにより、
水晶振動子15が励振駆動され、この水晶振動子15、
抵抗16及びコンデンサ17,18からなる帰還回路に
より、出力ノードNout上の出力電圧Voutが位相
反転されて入力ノードNinへ帰還される。
When the input voltage Vin on the input node Nin is at "H" level, the NMOS 13b is turned on, and the output node Nout is lowered to the ground potential VSS. When the input voltage Vin is at the “L” level, the PMOS 13a is turned on, and the output node No.
ut is raised to the power supply potential VDD. This allows
The quartz oscillator 15 is driven to be excited, and this quartz oscillator 15
The output voltage Vout on the output node Nout is inverted in phase by the feedback circuit including the resistor 16 and the capacitors 17 and 18, and is fed back to the input node Nin.

【0043】インバータ13を非動作状態にする場合、
時刻t4において、制御信号S22によりスイッチ手段
32をオフ状態にした後、時刻t5において、制御信号
S21によりスイッチ手段31の接点31a及び31c
間をオフ状態にすると共に、制御信号S23によりスイ
ッチ手段33をオフ状態にする。その後、時刻t6にお
いて、制御信号S21によりスイッチ手段31の接点3
1b及び31cをオン状態にし、ノードN31を電源電
位VDDに固定する。これにより、インバータ13は動
作を停止するが、水晶振動子15の自由振動によって発
振回路は発振を継続する。出力ノードNoutから出力
された出力電圧Voutは、バッファ35で駆動されて
出力される。
When the inverter 13 is set to the non-operation state,
At time t4, the switch means 32 is turned off by the control signal S22, and at time t5, the contacts 31a and 31c of the switch means 31 are controlled by the control signal S21.
The switch 33 is turned off by the control signal S23 while the interval is turned off. Thereafter, at time t6, the control signal S21 causes the contact 3
1b and 31c are turned on, and the node N31 is fixed at the power supply potential VDD. As a result, the inverter 13 stops operating, but the oscillation circuit continues to oscillate due to the free oscillation of the crystal oscillator 15. The output voltage Vout output from the output node Nout is driven by the buffer 35 and output.

【0044】この第3の実施形態では、次の(i)、
(ii)のような効果がある。 (i) インバータ13の入力側及び出力側のスイッチ
手段31,32をオン/オフ動作させ、該インバータ1
3を間欠動作させるようにしたので、電力消費量を減ら
すことができる。特に、インバータ13を動作状態にす
るときには、入力側スイッチ手段31をオン状態にした
後に出力側のスイッチ手段32をオン状態にし、該イン
バータ13を非動作状態にするときには、出力側のスイ
ッチ手段32をオフ状態にした後に入力側のスイッチ手
段31をオフ状態にしている。また、スイッチ手段31
の接点31a及び31c間とスイッチ手段33とを同時
にオン/オフ動作させている。これにより、インバータ
13の動作状態と非動作状態の切り換え時に、水晶振動
子15の出力ノードNout側から見た負荷容量の変動
が抑制されると共に、該水晶振動子15の自由振動が抑
制されないので、該水晶振動子15の発振が停止した
り、あるいは発振周波数や位相及び振幅が変動すること
なく、安定した発振動作が行われる。 (ii) 第1の実施形態の効果(b)とほぼ同様に、例
えば、水晶振動子15として外形形状の小さな高周波振
動子を用い、高周波出力電圧Voutを分周回路19で
分周して低周波出力電圧にすれば、発振回路の小型化及
び軽量化が可能になる。
In the third embodiment, the following (i):
It has the effect (ii). (I) The switch means 31, 32 on the input side and the output side of the inverter 13 are turned on / off, and
3, the power consumption can be reduced. In particular, when the inverter 13 is operated, the input-side switch means 31 is turned on and then the output-side switch means 32 is turned on. When the inverter 13 is deactivated, the output-side switch means 32 is turned on. Is turned off, the input-side switch means 31 is turned off. Also, the switch means 31
And the switch means 33 are simultaneously turned on / off. Thus, when the operation state and the non-operation state of the inverter 13 are switched, the fluctuation of the load capacitance viewed from the output node Nout side of the crystal resonator 15 is suppressed, and the free vibration of the crystal resonator 15 is not suppressed. The stable oscillation operation is performed without stopping the oscillation of the crystal unit 15 or changing the oscillation frequency, phase and amplitude. (Ii) In substantially the same manner as the effect (b) of the first embodiment, for example, a high-frequency vibrator having a small external shape is used as the crystal vibrator 15, and the high-frequency output voltage Vout is divided by the frequency dividing circuit 19 to reduce the frequency. If the frequency output voltage is used, the size and weight of the oscillation circuit can be reduced.

【0045】(第4の実施形態)図7は、本発明の第4
の実施形態を示すNMOSインバータを用いた発振回路
の回路図であり、第3の実施形態を示す図5中の要素と
共通の要素には共通の符号が付されている。この発振回
路では、図5のCMOSインバータ13に代えて、スイ
ッチング素子(例えば、NMOS)44を設けると共
に、このNMOS44に電源電流を供給するための電流
供給回路を設けている。
(Fourth Embodiment) FIG. 7 shows a fourth embodiment of the present invention.
FIG. 13 is a circuit diagram of an oscillation circuit using an NMOS inverter according to the third embodiment, and components common to those in FIG. 5 according to the third embodiment are denoted by the same reference numerals. In this oscillation circuit, a switching element (for example, NMOS) 44 is provided instead of the CMOS inverter 13 in FIG. 5, and a current supply circuit for supplying a power supply current to the NMOS 44 is provided.

【0046】即ち、この発振回路は、入力ノードNin
と出力ノードNoutとの間に、水晶振動子15、抵抗
16及びコンデンサ17,18からなる帰還回路が接続
されている。入力ノードNinには、第3のスイッチ手
段33を介してコンデンサ34が接地電位VSSに接続
されている。さらに、入力ノードNinと第2のノード
N42との間に、第1のスイッチ手段31が接続されて
いる。スイッチ手段31は、接点31a及び31c間と
接点31b及び31c間とを切り換え接続する回路であ
り、該接点31aが入力ノードNinに接続され、接点
31bが固定電位(例えば、接地電位VSS)に接続さ
れ、接点31cが第2のノードN42に接続されてい
る。
That is, this oscillation circuit is connected to the input node Nin
A feedback circuit including a crystal oscillator 15, a resistor 16, and capacitors 17 and 18 is connected between the output node Nout and the output node Nout. The capacitor 34 is connected to the input node Nin via the third switch means 33 to the ground potential VSS. Further, the first switch means 31 is connected between the input node Nin and the second node N42. The switch means 31 is a circuit for switching between the contacts 31a and 31c and between the contacts 31b and 31c. The contact 31a is connected to the input node Nin, and the contact 31b is connected to a fixed potential (for example, ground potential VSS). The contact 31c is connected to the second node N42.

【0047】第1の電源電位(例えば、正の電源電位)
VDDと第1のノードN41との間には、電流供給回路
が接続されている。電流供給回路は、第1のノードN4
1へ一定の電源電流を供給する回路であり、PMOS4
1,43及び定電流源42より構成されている。PMO
S41及び43のソースは、電源電位VDDに接続され
ている。PMOS41及び43のゲートは共通接続さ
れ、さらに該PMOS41のドレインに接続されてい
る。PMOS41のドレインは、定電流源42を介して
接地電位VSSに接続されている。第1のノードN41
と第2の電源電位(例えば、接地電位VSS)との間に
は、スイッチング素子(例えば、NMOS)44のソー
ス及びドレインが接続され、このゲートが第2のノード
N42に接続されている。
First power supply potential (eg, positive power supply potential)
A current supply circuit is connected between VDD and the first node N41. The current supply circuit includes a first node N4
1 is a circuit for supplying a constant power supply current to
1 and 43 and a constant current source 42. PMO
The sources of S41 and S43 are connected to the power supply potential VDD. The gates of the PMOSs 41 and 43 are commonly connected, and further connected to the drain of the PMOS 41. The drain of the PMOS 41 is connected to the ground potential VSS via the constant current source 42. First node N41
The source and the drain of a switching element (for example, NMOS) 44 are connected between the second power supply potential (for example, ground potential VSS) and the second power supply potential (for example, ground potential VSS), and the gate thereof is connected to the second node N42.

【0048】図7の発振回路では、PMOS41及び4
3によってカレントミラー回路が構成され、定電流源4
2により該PMOS41のソース及びドレインに一定の
電源電流が流れると、この電源電流に対応した電源電流
がPMOS43のソース及びドレインに流れ、第1のノ
ードN41へ供給される。これにより、NMOS44が
動作状態になり、このNMOS44のスイッチング動作
によって水晶振動子15が励振駆動される。
In the oscillation circuit shown in FIG.
3 forms a current mirror circuit, and a constant current source 4
When a constant power supply current flows through the source and the drain of the PMOS 41 due to 2, the power supply current corresponding to the power supply current flows through the source and the drain of the PMOS 43 and is supplied to the first node N41. This causes the NMOS 44 to be in an operating state, and the switching operation of the NMOS 44 drives and drives the crystal resonator 15.

【0049】この発振回路は、第3の実施形態を示す図
5の発振回路とほぼ同様の動作をする。即ち、入力ノー
ドNin側のスイッチ手段31,33と出力ノードNo
ut側のスイッチング手段32とをオン/オフさせてN
MOS44を間欠動作させることにより、電力消費量を
減らしている。特に、NMOS44を動作状態にすると
きには、入力ノードNin側のスイッチ手段31,33
をオン状態にした後、出力ノードNout側のスイッチ
手段32をオン状態にし、該NMOS44を非動作状態
にするときには、出力ノードNout側のスイッチ手段
32をオフ状態にした後、入力ノードNin側のスイッ
チ手段31,33をオフ状態にする。これにより、第3
の実施形態の効果(i)とほぼ同様の効果が得られる。
さらに、例えば、水晶振動子15として外形形状の小さ
な高周波振動子を用い、出力ノードNoutに分周回路
を接続することにより、第3の実施形態の効果(ii)と
同様の効果が得られる。
This oscillation circuit operates almost in the same manner as the oscillation circuit of the third embodiment shown in FIG. That is, the switch means 31, 33 on the input node Nin side and the output node No.
ut side switching means 32 is turned on / off and N
The power consumption is reduced by intermittently operating the MOS 44. In particular, when the NMOS 44 is set to the operating state, the switch means 31 and 33 on the input node Nin side are used.
Is turned on, the switch means 32 on the output node Nout side is turned on, and when the NMOS 44 is turned off, the switch means 32 on the output node Nout side is turned off, and then the input node Nin side is turned off. The switch means 31 and 33 are turned off. As a result, the third
Almost the same effect as the effect (i) of the embodiment can be obtained.
Further, for example, by using a high-frequency vibrator having a small external shape as the crystal vibrator 15 and connecting a frequency dividing circuit to the output node Nout, an effect similar to the effect (ii) of the third embodiment can be obtained.

【0050】(第5の実施形態)図8(a)、(b)は
本発明の第5の実施形態を示すコルピッツ型発振回路の
回路図であり、同図(a)は全体の回路図、及び同図
(b)は電源投入直後のトランジスタ(以下「Tr」と
いう。)の動作する前の等価回路図である。この発振回
路は、第3の実施形態を示す図5の発振回路と同一原理
に基づく回路であり、入力ノードNinと第2の電源電
位(例えば、接地電位)VSSとの間に、圧電振動子
(例えば、水晶振動子)51及び可変型の第1のコンデ
ンサ52が直列に接続されている。入力ノードNinに
は、分圧用の第2のコンデンサ53を介して接続点N5
1が接続され、この接続点N51が分圧用の第3のコン
デンサ54を介して接地電位VSSに接続されている。
(Fifth Embodiment) FIGS. 8A and 8B are circuit diagrams of a Colpitts oscillation circuit showing a fifth embodiment of the present invention, and FIG. 8A is an overall circuit diagram. And (b) is an equivalent circuit diagram immediately after the power is turned on and before the transistor (hereinafter, referred to as “Tr”) operates. This oscillating circuit is a circuit based on the same principle as the oscillating circuit of FIG. 5 showing the third embodiment, and includes a piezoelectric vibrator between an input node Nin and a second power supply potential (for example, ground potential) VSS. (For example, a quartz oscillator) 51 and a variable first capacitor 52 are connected in series. The connection node N5 is connected to the input node Nin via a second capacitor 53 for voltage division.
1 is connected, and this connection point N51 is connected to the ground potential VSS via the third capacitor 54 for voltage division.

【0051】発振回路には、帰還増幅器(例えば、NP
N型Tr)55が設けられ、このTr55のエミッタ側
の第1のノードN52が、抵抗56を介して接地電位V
SSに接続されている。Tr55のコレクタ側の出力ノ
ードNoutは、抵抗57を介して第1の電源電位(例
えば、正の電源電位)VDDに接続されると共に、直流
遮断用のコンデンサ58に接続されている。Tr55の
ベースと入力ノードNinとの間には、Tr等の第1の
スイッチ手段59が接続されている。スイッチ手段59
は、入力ノードNinに接続された接点59a、固定電
位(例えば、接地電位VSS)に接続された接点59
b、及びTr55のベース側の第2のノードN53に接
続された接点59cを有し、出力ノードNoutから出
力される出力電圧Voutに同期したあるいは非同期の
制御信号により、接点59a及び59c間と接点59b
及び59c間とを切り換え接続する回路である。分圧用
のコンデンサ53及び54間の接続点N51と、第1の
ノードN52との間には、出力電圧Voutに同期した
あるいは非同期の制御信号により、オン/オフ動作する
Tr等の第2のスイッチ手段60が接続されている。
The oscillation circuit includes a feedback amplifier (for example, NP
An N-type Tr) 55 is provided, and a first node N52 on the emitter side of the Tr 55 is connected to the ground potential V
Connected to SS. The output node Nout on the collector side of the Tr 55 is connected to a first power supply potential (for example, a positive power supply potential) VDD via a resistor 57, and is also connected to a DC blocking capacitor 58. First switch means 59 such as a Tr is connected between the base of the Tr 55 and the input node Nin. Switch means 59
Is a contact 59a connected to the input node Nin, a contact 59 connected to a fixed potential (for example, the ground potential VSS).
b, and a contact 59c connected to the second node N53 on the base side of the Tr55, and a contact between the contacts 59a and 59c by a control signal synchronized or asynchronous with the output voltage Vout output from the output node Nout. 59b
And 59c. A second switch, such as a Tr, which is turned on / off by a control signal synchronized or asynchronous with the output voltage Vout is provided between a connection point N51 between the voltage dividing capacitors 53 and 54 and the first node N52. Means 60 is connected.

【0052】入力ノードNinと接地電位VSSとの間
には、Tr等のスイッチ手段61及び抵抗62が直列に
接続されている。入力ノードNinと固定電位(例え
ば、正の電源電位VDD又は接地電位VSS)との間に
は、Tr等のスイッチ手段63及び抵抗64の直列回路
と、Tr等の第3のスイッチ手段65及びコンデンサ6
6の直列回路とが接続されている。スイッチ手段61,
63,65は、出力電圧Voutに同期したあるいは非
同期の制御信号により、オン/オフ動作する回路であ
る。
A switch means 61 such as a Tr and a resistor 62 are connected in series between the input node Nin and the ground potential VSS. Between the input node Nin and a fixed potential (for example, the positive power supply potential VDD or the ground potential VSS), a series circuit of a switch means 63 such as a Tr and a resistor 64, a third switch means 65 such as a Tr and a capacitor 6
6 series circuits. Switch means 61,
63 and 65 are circuits that perform on / off operations in response to control signals that are synchronized or asynchronous with the output voltage Vout.

【0053】図9は、図8の発振回路の動作を示す電圧
波形図である。以下、この図9を参照しつつ、図8の動
作を説明する。スイッチ手段59の接点59b及び59
c間をオン状態にしてノードN53を接地電位VSSに
しておき、時刻t1において、該接点59b及び59c
間をオフ状態にすると共に、スイッチ手段61及び63
をオフ状態にする。次に、時刻t2において、スイッチ
手段59の接点59a及び59c間をオン状態にすると
共に、スイッチ手段65をオン状態にする。スイッチ手
段59の接点59a及び59c間がオン状態になってか
ら、入力ノードNin上の入力電圧VinがTr55で
増幅されて出力ノードNoutから出力電圧Voutが
出力されるまでの遅延時間Δtの経過後の時刻t3にお
いて、スイッチ手段60をオン状態にする。すると、水
晶振動子51及びコンデンサ52の両端の電圧が、コン
デンサ53及び54によって分圧される。
FIG. 9 is a voltage waveform diagram showing the operation of the oscillation circuit of FIG. Hereinafter, the operation of FIG. 8 will be described with reference to FIG. Contacts 59b and 59 of switch means 59
c, the node N53 is set to the ground potential VSS, and at time t1, the contacts 59b and 59c
And the switch means 61 and 63
To the off state. Next, at time t2, the portion between the contacts 59a and 59c of the switch device 59 is turned on, and the switch device 65 is turned on. After a lapse of a delay time Δt from when the contact point 59a and the contact point 59c of the switch means 59 are turned on to when the input voltage Vin on the input node Nin is amplified by the Tr 55 and the output voltage Vout is output from the output node Nout. At time t3, the switch means 60 is turned on. Then, the voltage between both ends of the crystal unit 51 and the capacitor 52 is divided by the capacitors 53 and 54.

【0054】コンデンサ53の両端の電圧がTr55の
ベース及びエミッタ間に印加され、このベース及びエミ
ッタ間に電流が流れる。これにより、入力ノードNin
上の入力電圧VinがTr55で増幅される。出力ノー
ドNout上の出力電圧Voutにより、水晶振動子5
1が励振駆動され、発振回路が発振する。時刻t4にな
ると、スイッチ手段60がオフ状態になり、次に時刻t
5において、スイッチ手段59の接点59a及び59c
間がオフ状態になると共に、スイッチ手段65がオフ状
態になる。その後、時刻t6において、スイッチ手段5
9の接点59b及び59c間がオン状態になってノード
N53が接地電位VSSに固定されると共に、スイッチ
手段61及び63がオン状態になって抵抗62及び64
が入力ノードNinに接続される。これにより、Tr5
5は増幅動作を停止するが、水晶振動子51の自由振動
によって発振回路が発振を継続する。従って、第3の実
施形態の効果(i)及び(ii)とほぼ同様の効果が得ら
れる。
The voltage across the capacitor 53 is applied between the base and the emitter of the Tr 55, and a current flows between the base and the emitter. Thereby, the input node Nin
The upper input voltage Vin is amplified by Tr55. The output voltage Vout on the output node Nout causes the crystal unit 5
1 is driven to excite, and the oscillation circuit oscillates. At time t4, the switch means 60 is turned off, and then at time t4.
5, the contacts 59a and 59c of the switch means 59
At the same time, the switch unit 65 is turned off. Thereafter, at time t6, the switch unit 5
9 between the contacts 59b and 59c, the node N53 is fixed to the ground potential VSS, and the switch means 61 and 63 are turned on, and the resistors 62 and 64 are turned on.
Are connected to the input node Nin. Thereby, Tr5
5 stops the amplification operation, but the oscillation circuit continues to oscillate due to the free oscillation of the crystal oscillator 51. Therefore, substantially the same effects as the effects (i) and (ii) of the third embodiment can be obtained.

【0055】(第6の実施形態)図10は、本発明の第
6の実施形態を示すFETを用いたコルピッツ型発振回
路の回路図であり、第5の実施形態を示す図8中の要素
と共通の要素には共通の符号が付されている。この発振
回路では、図8のTr55に代えて、FETで構成され
る帰還増幅器70が設けられている。帰還増幅器70
は、NMOS71,72及び抵抗73を有し、このNM
OS71のドレインが電源電位VDDに接続され、ゲー
トがノードN53を介してスイッチ手段59に接続さ
れ、さらにソースが定電流源74を介して接地電位VS
Sに接続されている。NMOS71のソースは、NMO
S72のゲートに接続され、このNMOS72のドレイ
ンが出力ノードNout及び抵抗73を介して電源電位
VDDに接続されると共に、ソースが定電流源75を介
して接地電位VSSに接続されている。図8のスイッチ
手段61,63及び抵抗62,64は省略されている。
(Sixth Embodiment) FIG. 10 is a circuit diagram of a Colpitts-type oscillation circuit using an FET according to a sixth embodiment of the present invention. Common elements are denoted by common reference numerals. In this oscillation circuit, a feedback amplifier 70 composed of an FET is provided instead of the Tr 55 in FIG. Feedback amplifier 70
Has NMOSs 71 and 72 and a resistor 73.
The drain of OS 71 is connected to power supply potential VDD, the gate is connected to switch means 59 via node N 53, and the source is connected to ground potential VS via constant current source 74.
Connected to S. The source of NMOS 71 is NMO
The drain of the NMOS 72 is connected to the power supply potential VDD via the output node Nout and the resistor 73, and the source is connected to the ground potential VSS via the constant current source 75. The switch means 61 and 63 and the resistors 62 and 64 of FIG. 8 are omitted.

【0056】入力ノードNinには、スイッチ手段65
及びコンデンサ66が直列接続され、このコンデンサ6
6が固定電位(例えば、接地電位VSS)に接続されて
いる。また、入力ノードNinは、スイッチ手段77及
び抵抗76を介してバイアス電圧Vbaに接続されてい
る。図10の発振回路において、帰還増幅器70は図8
のTr55とほぼ同様に動作し、さらにスイッチ手段7
7及び抵抗76は、図8のスイッチ手段61,63及び
抵抗62,64と同様に動作する。このようにコルピッ
ツ型発振回路をFETで構成しても、図8の発振回路と
ほぼ同様の作用及び効果が得られる。
The switch means 65 is connected to the input node Nin.
And a capacitor 66 are connected in series.
6 is connected to a fixed potential (for example, the ground potential VSS). The input node Nin is connected to the bias voltage Vba via the switch 77 and the resistor 76. In the oscillation circuit shown in FIG.
Operates almost in the same manner as the Tr55 of
7 and the resistor 76 operate in the same manner as the switch means 61 and 63 and the resistors 62 and 64 in FIG. Even when the Colpitts-type oscillation circuit is constituted by FETs, substantially the same operation and effect as those of the oscillation circuit of FIG. 8 can be obtained.

【0057】(変形例)なお、本発明は上記実施形態に
限定されず、種々の変形が可能である。この変形例とし
ては、例えば、次の(1)〜(3)のようなものがあ
る。 (1) 水晶振動子15,51は、他の圧電振動子に置
き換えてもよい。この際、置き換える圧電振動子に応じ
て、周辺回路を適宜変更すればよい。 (2) 水晶振動子15,51を励振駆動するPMOS
13a、NMOS13b,26,44,71,72、及
びTr55は、他のトランジスタのスイッチング素子に
置き換えてもよい。この際、置き換えたスイッチング素
子に応じて周辺回路を適宜変更すればよい。 (3) 水晶振動子15,51の駆動部に対する電力供
給を制御するためのPMOS14a、及びNMOS14
b,25は、他のトランジスタを用いたスイッチ手段で
構成してもよい。この際、他のスイッチ手段に応じて周
辺回路を適宜変更すればよい。
(Modifications) The present invention is not limited to the above embodiment, and various modifications are possible. For example, there are the following modifications (1) to (3). (1) The quartz-crystal vibrators 15 and 51 may be replaced with another piezoelectric vibrator. At this time, the peripheral circuit may be appropriately changed according to the piezoelectric vibrator to be replaced. (2) PMOS for exciting and driving the crystal units 15 and 51
The switching element 13a, NMOS 13b, 26, 44, 71, 72 and Tr55 may be replaced by a switching element of another transistor. At this time, the peripheral circuit may be appropriately changed according to the replaced switching element. (3) PMOS 14a and NMOS 14 for controlling power supply to the drive units of the quartz oscillators 15 and 51
b and 25 may be constituted by switch means using other transistors. At this time, the peripheral circuits may be appropriately changed according to other switch means.

【0058】[0058]

【発明の効果】以上詳細に説明したように、第1の発明
によれば、制御信号によって第1及び第2のスイッチ手
段により、第1及び第2のスイッチング素子への電力供
給を制御するようにしたので、圧電振動子の出力ノード
側がフローティング状態にならず、これにより外部ノイ
ズの影響を受けない。さらに、第1及び第2のスイッチ
手段のスイッチング時において、圧電振動子の出力ノー
ド側から見た負荷容量が変化しないので、圧電振動子の
発振が停止したり、あるいは発振周波数や位相及び振幅
が変動しない。これにより、電力消費量を減らしつつ、
安定した発振動作を行わせることができる。
As described above in detail, according to the first aspect, the power supply to the first and second switching elements is controlled by the first and second switch means by the control signal. Therefore, the output node side of the piezoelectric vibrator does not enter a floating state, and is not affected by external noise. Further, at the time of switching of the first and second switch means, since the load capacitance viewed from the output node side of the piezoelectric vibrator does not change, the oscillation of the piezoelectric vibrator is stopped, or the oscillation frequency, phase and amplitude are changed. Does not fluctuate. This reduces power consumption,
A stable oscillation operation can be performed.

【0059】第2の発明によれば、制御信号によってス
イッチ手段をオン/オフ動作させ、スイッチング素子へ
の電源電流の供給を制御するようにしたので、第1の発
明とほぼ同様の効果が得られる。第3の発明によれば、
第1のスイッチ手段をオン状態にした後、第2のスイッ
チ手段をオン状態にして信号反転増幅回路を動作状態に
し、第2のスイッチ手段をオフ状態にした後、第1のス
イッチ手段をオフ状態にして信号反転増幅回路を非動作
状態にするようにしたので、この信号反転増幅回路の動
作状態と非動作状態の切り換え時に、圧電振動子の出力
ノード側から見た負荷容量の変動を抑制できると共に、
圧電振動子の自由振動が抑制されない。これにより、圧
電振動子の発振が停止したり、あるいは発振周波数や位
相及び振幅が変動したりせず、電力消費量を減らしつ
つ、安定した発振動作を行うことができる。
According to the second aspect of the invention, the switching means is turned on / off by the control signal to control the supply of the power supply current to the switching element, so that substantially the same effect as in the first aspect of the invention is obtained. Can be According to the third invention,
After the first switch is turned on, the second switch is turned on, the signal inverting amplifier circuit is turned on, the second switch is turned off, and the first switch is turned off. The signal inverting amplifier circuit is set to the non-operating state to suppress the fluctuation of the load capacitance seen from the output node side of the piezoelectric vibrator when switching between the operating state and the non-operating state of the signal inverting amplifier circuit. While you can
Free vibration of the piezoelectric vibrator is not suppressed. As a result, the oscillation of the piezoelectric vibrator does not stop, or the oscillation frequency, phase and amplitude do not change, and a stable oscillation operation can be performed while reducing power consumption.

【0060】第4の発明によれば、制御信号によって第
1及び第2のスイッチ手段により、スイッチング素子に
対する動作状態と非動作状態とを切り換えるようにした
ので、第3の発明とほぼ同様の効果が得られる。第5の
発明によれば、制御信号によって第1及び第2のスイッ
チ手段により、帰還増幅器に対する動作状態と非動作状
態とを切り換えるようにしたので、第3の発明とほぼ同
様の効果が得られる。第6の発明によれば、出力ノード
に分周回路を接続したので、例えば、圧電振動子として
外形形状の小さな高周波振動子を用いた場合、これを分
周回路で分周して低周波出力電圧にすることができるの
で、発振回路の小型化及び軽量化を図ることができる。
According to the fourth aspect of the present invention, the first and second switch means switch the operating state and the non-operating state of the switching element according to the control signal. Is obtained. According to the fifth aspect, the first and second switch means switch between the operating state and the non-operating state of the feedback amplifier by the control signal, so that substantially the same effects as in the third aspect can be obtained. . According to the sixth aspect of the invention, since the frequency dividing circuit is connected to the output node, for example, when a high-frequency vibrator having a small external shape is used as the piezoelectric vibrator, the frequency is divided by the frequency dividing circuit and the low-frequency output is obtained. Since the voltage can be set, the size and weight of the oscillation circuit can be reduced.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施形態を示すCMOSインバ
ータを用いた発振回路の回路図である。
FIG. 1 is a circuit diagram of an oscillation circuit using a CMOS inverter according to a first embodiment of the present invention.

【図2】従来のCMOSインバータを用いた発振回路の
回路図である。
FIG. 2 is a circuit diagram of an oscillation circuit using a conventional CMOS inverter.

【図3】図2の電圧波形図である。FIG. 3 is a voltage waveform diagram of FIG.

【図4】本発明の第2の実施形態を示すNMOSインバ
ータを用いた発振回路の回路図である。
FIG. 4 is a circuit diagram of an oscillation circuit using an NMOS inverter according to a second embodiment of the present invention.

【図5】本発明の第3の実施形態を示すCMOSインバ
ータを用いた発振回路の回路図である。
FIG. 5 is a circuit diagram of an oscillation circuit using a CMOS inverter according to a third embodiment of the present invention.

【図6】図5の電圧波形図である。FIG. 6 is a voltage waveform diagram of FIG.

【図7】本発明の第4の実施形態を示すNMOSインバ
ータを用いた発振回路の回路図である。
FIG. 7 is a circuit diagram of an oscillation circuit using an NMOS inverter according to a fourth embodiment of the present invention.

【図8】本発明の第5の実施形態を示すコルピッツ型発
振回路の回路図である。
FIG. 8 is a circuit diagram of a Colpitts oscillation circuit according to a fifth embodiment of the present invention.

【図9】図8の電圧波形図である。FIG. 9 is a voltage waveform diagram of FIG.

【図10】本発明の第6の実施形態を示すFETを用い
たコルピッツ型発振回路の回路図である。
FIG. 10 is a circuit diagram of a Colpitts oscillation circuit using FETs according to a sixth embodiment of the present invention.

【符号の説明】[Explanation of symbols]

11,11A スイッチ制御回路 15,51 水晶振動子 13a,14a PMOS 13b,14b,25,26,44,71,72 N
MOS 19 分周回路 31,32,33,59,60,65 スイッチ手段 55 Tr 70 帰還増幅器
11, 11A switch control circuit 15, 51 crystal oscillator 13a, 14a PMOS 13b, 14b, 25, 26, 44, 71, 72N
MOS 19 frequency dividing circuit 31, 32, 33, 59, 60, 65 Switching means 55 Tr 70 Feedback amplifier

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 入力ノードと出力信号を出力する出力ノ
ードとの間に接続された圧電振動子を有し、該出力ノー
ドから出力される出力信号を位相反転して該入力ノード
へ帰還する帰還回路と、 第1の電源電位と第1のノードとの間に接続され、前記
入力ノード上の信号によりオン/オフ動作して前記圧電
振動子を励振駆動する第1のスイッチング素子と、 前記第1の電源電位と異なる第2の電源電位と第2のノ
ードとの間に接続され、前記入力ノード上の信号により
前記第1のスイッチング素子と異なるタイミングでオン
/オフ動作して前記圧電振動子を励振駆動する第2のス
イッチング素子と、 前記第1のノードと前記出力ノードとの間に接続され、
第1の制御信号によりオン/オフ動作して前記第1のス
イッチング素子への電力供給を制御する第1のスイッチ
手段と、 前記出力ノードと前記第2のノードとの間に接続され、
前記第1の制御信号とは異なるタイミングの第2の制御
信号によりオン/オフ動作して前記第2のスイッチング
素子への電力供給を制御する第2のスイッチ手段と、 を備えたことを特徴とする発振回路。
1. A feedback circuit, comprising: a piezoelectric vibrator connected between an input node and an output node for outputting an output signal, wherein the feedback inverts the phase of the output signal output from the output node and returns the inverted signal to the input node. A first switching element that is connected between a first power supply potential and a first node and that is turned on / off by a signal on the input node to excite and drive the piezoelectric vibrator; The piezoelectric vibrator connected between a second power supply potential different from the first power supply potential and a second node, and turned on / off at a different timing from the first switching element by a signal on the input node; A second switching element for exciting and driving the first switching element, and connected between the first node and the output node;
First switch means for turning on / off by a first control signal to control power supply to the first switching element; connected between the output node and the second node;
And a second switch means for performing on / off operation by a second control signal at a timing different from the first control signal to control power supply to the second switching element. Oscillation circuit.
【請求項2】 入力ノードと出力信号を出力する出力ノ
ードとの間に接続された圧電振動子を有し、該出力ノー
ドから出力される出力信号を位相反転して該入力ノード
へ帰還する帰還回路と、 第1の電源電位と前記入力ノードとの間に接続され、制
御信号によりオン/オフ動作してオン状態のときに該入
力ノードへ一定の電源電流を供給し、オフ状態のときに
該電源電流の供給を停止する電流供給回路と、 前記入力ノードと駆動ノードとの間に接続され、前記制
御信号により前記電流供給回路と同一タイミングでオン
/オフ動作してオン状態のときに前記電源電流を該駆動
ノードへ供給し、オフ状態のときに該電源電流の供給を
停止するスイッチ手段と、 前記第1の電源電位と異なる第2の電源電位と前記駆動
ノードとの間に接続され、前記出力信号によりオン/オ
フ動作して前記圧電振動子を励振駆動するスイッチング
素子と、 を備えたことを特徴とする発振回路。
2. A feedback circuit, comprising: a piezoelectric vibrator connected between an input node and an output node for outputting an output signal, wherein the output signal output from the output node is inverted in phase and fed back to the input node. Circuit, connected between a first power supply potential and the input node, and turned on / off by a control signal to supply a constant power supply current to the input node when in an on state; A current supply circuit for stopping supply of the power supply current, connected between the input node and the drive node, and turned on / off at the same timing as the current supply circuit by the control signal to be in an on state; A switch for supplying a power supply current to the drive node and stopping the supply of the power supply current when the drive node is in an off state; and a switch connected between the drive node and a second power supply potential different from the first power supply potential. And said A switching element for turning on / off by an output signal to excite and drive the piezoelectric vibrator.
【請求項3】 入力ノードと出力信号を出力する出力ノ
ードとの間に接続された圧電振動子を有し、該出力ノー
ドから出力される出力信号を位相反転して該入力ノード
へ帰還する帰還回路と、 第1のノードと第2のノードとの間に接続され、電源電
位が印加されると、該第1のノード上の信号を反転増幅
して該第2のノードへ出力し、前記圧電振動子を励振駆
動する信号反転増幅回路と、 前記入力ノードと前記第1のノードとの間に接続され、
第1の制御信号によりオン/オフ動作して、オン状態の
ときに該入力ノードと該第1のノードとを接続し、オフ
状態のときに該入力ノードと該第1のノードとを遮断す
る第1のスイッチ手段と、 前記第2のノードと前記出力ノードとの間に接続され、
前記第1の制御信号に同期した第2の制御信号によりオ
ン/オフ動作して、前記第1のスイッチ手段がオン状態
になってから前記入力ノード上の信号が該第2のノード
へ伝搬するまでの伝搬遅延時間の経過後に、オン状態と
なって該第2のノードと該出力ノードとを接続し、該第
1のスイッチ手段がオフ状態になる前にオフ状態になっ
て該第2のノードと該出力ノードとを遮断する第2のス
イッチ手段と、 を備えたことを特徴とする発振回路。
3. A feedback circuit comprising a piezoelectric vibrator connected between an input node and an output node for outputting an output signal, wherein the feedback inverts the phase of the output signal output from the output node and returns the output signal to the input node. A circuit connected between a first node and a second node, and when a power supply potential is applied, inverts and amplifies a signal on the first node and outputs the inverted signal to the second node; A signal inverting amplifier circuit for exciting and driving the piezoelectric vibrator, connected between the input node and the first node,
An on / off operation is performed by a first control signal to connect the input node to the first node when in an on state and to cut off the input node and the first node when in an off state. First switch means, connected between the second node and the output node,
On / off operation is performed by a second control signal synchronized with the first control signal, and the signal on the input node propagates to the second node after the first switch is turned on. After the elapse of the propagation delay time until the second switch is turned on, the second node is connected to the output node, and the first switch is turned off before the first switch is turned off. An oscillation circuit, comprising: a node and second switch means for cutting off the output node.
【請求項4】 入力ノードと出力信号を出力する出力ノ
ードとの間に接続された圧電振動子を有し、該出力ノー
ドから出力される出力信号を位相反転して該入力ノード
へ帰還する帰還回路と、 第1の電源電位と第1のノードとの間に接続され、該第
1のノードへ一定の電源電流を供給する電流供給回路
と、 前記第1の電源電位と異なる第2の電源電位と前記第1
のノードとの間に接続され、第2のノード上の信号によ
りオン/オフ動作して前記圧電振動子を励振駆動するス
イッチング素子と、 前記入力ノードと前記第2のノードとの間に接続され、
第1の制御信号によりオン/オフ動作して、オン状態の
ときに該入力ノードと該第2のノードとを接続し、オフ
状態のときに該入力ノードと該第2のノードとを遮断す
る第1のスイッチ手段と、 前記第1のノードと前記出力ノードとの間に接続され、
前記第1の制御信号に同期した第2の制御信号によりオ
ン/オフ動作して、前記第1のスイッチ手段がオン状態
になってから前記入力ノード上の信号が該第1のノード
へ伝搬するまでの伝搬遅延時間の経過後に、オン状態と
なって該第1のノードと該出力ノードとを接続し、該第
1のスイッチ手段がオフ状態になる前にオフ状態になっ
て該第1のノードと該出力ノードとを遮断する第2のス
イッチ手段と、 を備えたことを特徴とする発振回路。
4. A feedback circuit having a piezoelectric vibrator connected between an input node and an output node for outputting an output signal, wherein the output signal output from the output node is inverted in phase and fed back to the input node. A current supply circuit connected between a first power supply potential and a first node, for supplying a constant power supply current to the first node; a second power supply different from the first power supply potential Potential and the first
A switching element that is turned on / off by a signal on a second node to excite and drive the piezoelectric vibrator, and that is connected between the input node and the second node. ,
An on / off operation is performed by a first control signal to connect the input node to the second node when in an on state, and to cut off the input node and the second node when in an off state. First switch means, connected between the first node and the output node,
On / off operation is performed by a second control signal synchronized with the first control signal, and the signal on the input node propagates to the first node after the first switch is turned on. After the elapse of the propagation delay time until the first node is turned on, the first node is connected to the output node, and the first switch is turned off before the first switch is turned off. An oscillation circuit, comprising: a node and second switch means for cutting off the output node.
【請求項5】 入力ノードと電位の異なる第1及び第2
の電源電位のうちの第2の電源電位との間に接続された
圧電振動子及び第1のコンデンサと、 前記入力ノードと前記第2の電源電位との間に接続れ、
前記圧電振動子及び前記第1のコンデンサの両端の信号
を分圧する第2及び第3のコンデンサと、 出力ノードと第1のノードとの間に接続され、第2のノ
ードと該第1のノードとの電位差に応じた増幅率で該第
2のノード上の信号を増幅して該出力ノードから出力信
号を出力する帰還増幅器と、 前記入力ノードと前記第2のノードとの間に接続され、
第1の制御信号によりオン/オフ動作して、オン状態の
ときに該入力ノードと該第2のノードとを接続し、オフ
状態のときに該入力ノードと該第2のノードとを遮断す
る第1のスイッチ手段と、 前記第2及び第3のコンデンサの接続点と前記第1のノ
ードとの間に接続され、前記第1の制御信号に同期した
第2の制御信号によりオン/オフ動作して、前記第1の
スイッチ手段がオン状態になってから前記入力ノード上
の信号が前記帰還増幅器で増幅されて前記出力ノードか
ら前記出力信号が出力されるまでの遅延時間の経過後
に、オン状態となって該接続点と該第1のノードとを接
続し、該第1のスイッチ手段がオフ状態になる前にオフ
状態になって該接続点と該第1のノードとを遮断する第
2のスイッチ手段と、 を備えたことを特徴とする発振回路。
5. A first and a second node having different potentials from an input node.
A piezoelectric vibrator and a first capacitor connected between the second power supply potential and the second power supply potential, and connected between the input node and the second power supply potential;
Second and third capacitors for dividing a signal between both ends of the piezoelectric vibrator and the first capacitor; a second node connected between the output node and the first node; A feedback amplifier that amplifies a signal on the second node with an amplification factor corresponding to a potential difference between the input node and the output node and outputs an output signal from the output node;
An on / off operation is performed by a first control signal to connect the input node to the second node when in an on state, and to cut off the input node and the second node when in an off state. First switch means, connected between the connection point of the second and third capacitors and the first node, and turned on / off by a second control signal synchronized with the first control signal; Then, after a delay time from when the first switch means is turned on to when the signal on the input node is amplified by the feedback amplifier and the output signal is output from the output node, the signal is turned on. A state in which the connection point is connected to the first node, and the first switch means is turned off before the first switch means is turned off to cut off the connection point and the first node. 2. Switch means, and Oscillation circuit.
【請求項6】 請求項1〜5のいずれか1項に記載の出
力ノードに接続され、該出力ノードから出力される出力
信号を所定の分周比で分周する分周回路を設けたことを
特徴とする発振回路。
6. A frequency divider circuit, which is connected to the output node according to claim 1 and divides an output signal output from the output node at a predetermined frequency division ratio. An oscillation circuit characterized by the above.
JP2000167630A 2000-06-05 2000-06-05 Oscillator circuit Expired - Fee Related JP4455734B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000167630A JP4455734B2 (en) 2000-06-05 2000-06-05 Oscillator circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000167630A JP4455734B2 (en) 2000-06-05 2000-06-05 Oscillator circuit

Publications (2)

Publication Number Publication Date
JP2001345644A true JP2001345644A (en) 2001-12-14
JP4455734B2 JP4455734B2 (en) 2010-04-21

Family

ID=18670758

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000167630A Expired - Fee Related JP4455734B2 (en) 2000-06-05 2000-06-05 Oscillator circuit

Country Status (1)

Country Link
JP (1) JP4455734B2 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009290381A (en) * 2008-05-27 2009-12-10 Kyocera Kinseki Corp Oscillator
JP2011120149A (en) * 2009-12-07 2011-06-16 Oki Semiconductor Co Ltd Oscillator circuit
JP2014030141A (en) * 2012-07-31 2014-02-13 Renesas Electronics Corp Semiconductor device and control method of the same
DE102013111884A1 (en) * 2013-10-29 2015-04-30 Intel IP Corporation Apparatus and method for generating an oscillator signal
JP2017126815A (en) * 2016-01-12 2017-07-20 株式会社東芝 Oscillation circuit

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009290381A (en) * 2008-05-27 2009-12-10 Kyocera Kinseki Corp Oscillator
JP2011120149A (en) * 2009-12-07 2011-06-16 Oki Semiconductor Co Ltd Oscillator circuit
JP2014030141A (en) * 2012-07-31 2014-02-13 Renesas Electronics Corp Semiconductor device and control method of the same
DE102013111884A1 (en) * 2013-10-29 2015-04-30 Intel IP Corporation Apparatus and method for generating an oscillator signal
JP2017126815A (en) * 2016-01-12 2017-07-20 株式会社東芝 Oscillation circuit

Also Published As

Publication number Publication date
JP4455734B2 (en) 2010-04-21

Similar Documents

Publication Publication Date Title
US7030709B2 (en) Oscillator circuit with an inverter amplifier having reduced consumption
US5469116A (en) Clock generator circuit with low current frequency divider
JPH09289416A (en) Crystal oscillation circuit
KR20180019551A (en) Ultra-low-power crystal oscillator with adaptive self-oscillation
KR20200009122A (en) Low Power Crystal Oscillator
JP2008252783A (en) Piezoelectric oscillator
US7002423B1 (en) Crystal clock generator operating at third overtone of crystal's fundamental frequency
CN105391419B (en) Quartz oscillation circuit and electronic timepiece
JP4455734B2 (en) Oscillator circuit
JP2008147815A (en) Oscillation circuit
WO2010084838A1 (en) Oscillator circuit
JP3434774B2 (en) Crystal oscillator
JP2005079828A (en) Step-down voltage output circuit
JP2005086664A (en) Oscillation circuit and semiconductor integrated circuit
JP2003110361A (en) Crystal oscillator circuit
JP3255581B2 (en) Oscillator circuit
JP2006270161A (en) Oscillator and oscillation method
JPH11284438A (en) Piezoelectric oscillator
JP2004221632A (en) Oscillation circuit
JP3543524B2 (en) Oscillator circuit, electronic circuit using the same, semiconductor device using the same, portable electronic device and watch
JPH0818339A (en) Quartz oscillation circuit
JPH10260275A (en) Oscillation circuit, electronic circuit employing it, semiconductor device, electronic apparatus and clock employing them
JPH0697732A (en) Oscillation circuit
JP2002016437A (en) Piezoelectric oscillator
JPH06120732A (en) Oscillation circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070604

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090819

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090929

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091127

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100119

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100204

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130212

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130212

Year of fee payment: 3

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130212

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140212

Year of fee payment: 4

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees