JP2001345516A - Semiconductor optical device - Google Patents
Semiconductor optical deviceInfo
- Publication number
- JP2001345516A JP2001345516A JP2000166011A JP2000166011A JP2001345516A JP 2001345516 A JP2001345516 A JP 2001345516A JP 2000166011 A JP2000166011 A JP 2000166011A JP 2000166011 A JP2000166011 A JP 2000166011A JP 2001345516 A JP2001345516 A JP 2001345516A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- optical device
- opening
- semiconductor optical
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
- Semiconductor Lasers (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、半導体レーザなど
として有用な半導体光デバイス装置に関し、特に高出力
動作において信頼性が高い半導体光デバイス装置に関す
る。The present invention relates to a semiconductor optical device useful as a semiconductor laser or the like, and more particularly to a semiconductor optical device having high reliability in high-power operation.
【0002】[0002]
【従来の技術】半導体光デバイス装置は、発光素子や増
幅器などに広く利用されており、中でも半導体レーザ
は、その堅牢、高効率、広い波長選択範囲、耐久性等の
特性を有するため、活発な研究開発が行われている。図
4に典型的なセルフアライン導波路インナーストライプ
構造(以下「セルフアライン型」という)の半導体光デ
バイス装置の断面図を示す。図4において、基板41上
に第1導電型クラッド層42、活性層43、及び第2導
電型第1クラッド層44が順に形成されている。第2導
電型第1クラッド層44の上には開口部45を有する電
流ブロック層46が図示される形状で形成され、さらに
その上に第2導電型第2クラッド層47およびコンタク
ト層48が順に形成されている。このようなセルフアラ
イン型半導体光デバイス装置では、第2導電型第2クラ
ッド層44の上にエピタキシャル成長により電流ブロッ
ク層46を形成した後、エッチングにより一部を除去し
て順 メサ状の断面を有する開口部45を形成する。こ
の際のエッチングには、開口部45の底面及び側面を直
線状かつ平坦に形成する目的で、面方位依存性のあるエ
ッチング液が使用される。2. Description of the Related Art Semiconductor optical device devices are widely used for light-emitting devices and amplifiers. Among them, semiconductor lasers have characteristics such as robustness, high efficiency, a wide wavelength selection range, and durability. R & D is ongoing. FIG. 4 is a cross-sectional view of a typical semiconductor optical device having a self-aligned waveguide inner stripe structure (hereinafter referred to as “self-aligned type”). In FIG. 4, a first conductivity type cladding layer 42, an active layer 43, and a second conductivity type first cladding layer 44 are sequentially formed on a substrate 41. A current blocking layer 46 having an opening 45 is formed on the second conductive type first cladding layer 44 in the shape shown in the figure, and a second conductive type second cladding layer 47 and a contact layer 48 are further formed thereon in that order. Is formed. In such a self-aligned semiconductor optical device, a current block layer 46 is formed on the second conductivity type second cladding layer 44 by epitaxial growth, and then a part is removed by etching to have a regular mesa-shaped cross section. An opening 45 is formed. At this time, an etching solution having a plane orientation dependence is used for the purpose of forming the bottom and side surfaces of the opening 45 linearly and flatly.
【0003】[0003]
【発明が解決しようとする課題】しかし、上記のような
順メサ状断面の開口部を有するセルフアライン型の半導
体光デバイス装置は、その装置の信頼性において問題を
生じていた。例えば、従来の半導体光デバイス装置の製
造工程において、エッチングにより形成した開口部に積
層されたクラッド層で劣化が生じることがあった。この
ような劣化は、半導体光デバイス装置の信頼性や再現性
を低下させ、歩留まりを低くしてしまうという問題があ
った。また、該開口部におけるクラッド層の結晶成長の
質の低下は、開口部での電気抵抗を増大させ、熱抵抗が
増加するという問題が生じており、さらに、開口部での
光損失を増大させ、動作電流が増加するという問題も生
じていた。熱抵抗および動作電流の増加は、高出力動作
時においてバルク劣化を促進したり、出力飽和や非可逆
的破壊である光損傷(以下「COD」(Catastr
ophic Optical Damage)という)
を引き起こす原因となるため、装置における熱抵抗およ
び動作電流の低減は光デバイス装置の高い性能および信
頼性を維持するためには、必要不可欠である。However, a self-aligned semiconductor optical device having an opening with a regular mesa cross section as described above causes a problem in the reliability of the device. For example, in a conventional manufacturing process of a semiconductor optical device, deterioration may occur in a clad layer laminated on an opening formed by etching. Such deterioration has a problem that the reliability and reproducibility of the semiconductor optical device are reduced, and the yield is reduced. In addition, the deterioration of the quality of crystal growth of the cladding layer in the opening causes a problem that the electric resistance in the opening is increased and the thermal resistance is increased, and further, the light loss in the opening is increased. Also, there has been a problem that the operating current increases. The increase in thermal resistance and operating current promotes bulk deterioration during high-power operation, and optical damage (hereinafter, “COD” (Catastr), which is output saturation or irreversible destruction.
optical Optical Damage)
Therefore, a reduction in thermal resistance and operating current in the device is indispensable for maintaining high performance and reliability of the optical device device.
【0004】したがって、エッチングで形成した開口部
を有するセルフアライン型の半導体光デバイス装置であ
っても、上記諸問題のない信頼性のある装置、特に装置
の再現性がよく、高出力動作時における信頼性も高い半
導体光デバイス装置の開発が従来から望まれていた。か
くして本発明は、上記の従来技術の問題に鑑みてなされ
たものであり、エッチングにより開口部を形成したセル
フアライン型の半導体光デバイス装置であっても、高出
力時において信頼性の高い半導体光デバイス装置を提供
することを課題とする。Therefore, even in the case of a self-aligned semiconductor optical device having an opening formed by etching, a reliable device free from the above-mentioned problems, particularly, has good reproducibility of the device and is capable of performing high-power operation. Development of a semiconductor optical device having high reliability has conventionally been desired. Thus, the present invention has been made in view of the above-described problems of the prior art, and has a high reliability even at a high output even in a self-aligned semiconductor optical device device in which an opening is formed by etching. It is an object to provide a device device.
【0005】[0005]
【課題を解決するための手段】本発明者らは上記課題を
解決するために鋭意検討を重ねた結果、開口部の側面を
湾曲させることによって、高出力動作時における信頼性
が高い半導体光デバイス装置を提供しうることを見出
し、本発明を完成するに至った。すなわち、半導体光デ
バイス装置における電流ブロック層を面方位依存性のな
いエッチング液でエッチング処理して開口部の側面を所
定の湾曲線とした結果、該開口部の側面におけるクラッ
ド層のエピタキシャル成長が良好となり、かつ、クラッ
ド層の結晶性の劣化を防止できることを見出し、高出力
動作時においても信頼性の高い本発明の半導体光デバイ
ス装置を提供するに至った。Means for Solving the Problems The inventors of the present invention have made intensive studies to solve the above-mentioned problems, and as a result, by bending the side surface of the opening, a semiconductor optical device having high reliability at the time of high-power operation is obtained. The inventors have found that an apparatus can be provided, and have completed the present invention. That is, the current blocking layer in the semiconductor optical device is etched with an etchant having no plane orientation dependence to make the side surface of the opening a predetermined curved line. As a result, the epitaxial growth of the cladding layer on the side surface of the opening becomes favorable. Further, the inventors have found that the crystallinity of the cladding layer can be prevented from deteriorating, and have provided a semiconductor optical device of the present invention which is highly reliable even during high-output operation.
【0006】本発明の半導体光デバイス装置は、基板、
該基板上に形成された第1導電型クラッド層、該第1導
電型クラッド層上に形成された活性層、該活性層上に形
成された第2導電型第1クラッド層、該第2導電第1ク
ラッド層上に形成された開口部を有する電流ブロック
層、該開口部内部および少なくとも該開口部両脇の電流
ブロック層上の一部に形成された第2導電型第2クラッ
ド層を有する半導体光デバイス装置であって、該開口部
の側面が、該開口部の長手方向に直交する断面におい
て、湾曲線で表されることを特徴とする。A semiconductor optical device according to the present invention comprises a substrate,
A first conductivity type cladding layer formed on the substrate, an active layer formed on the first conductivity type cladding layer, a second conductivity type first cladding layer formed on the active layer, A current blocking layer having an opening formed on the first cladding layer; and a second conductivity type second cladding layer formed inside the opening and at least on a part of the current blocking layer on both sides of the opening. A semiconductor optical device device, wherein a side surface of the opening is represented by a curved line in a cross section orthogonal to a longitudinal direction of the opening.
【0007】本発明の半導体光デバイス装置の好ましい
態様として、前記開口部の長手方向に直交する断面にお
いて、開口部の側面の下端部と上端部とを結ぶ直線の傾
きの絶対値が0.3〜10である態様;前記開口部の長
手方向に直交する断面において、前記湾曲線の接線の傾
きの絶対値が前記側面の下端部において0.05〜5で
ある態様;前記開口部の長手方向に直交する断面におい
て、前記湾曲線の接線の傾きの絶対値が前記側面の上端
部において0.5〜50である態様;前記開口部の長手
方向に直交する断面において、前記湾曲線の接線の傾き
の絶対値が、側面の下端部から上端部まで連続して増加
する態様;前記基板の主面が(100)面であり、前記
開口部の長手方向が[01−1]方向である態様;前記
活性層がInGaAs量子井戸からなる態様;前記電流
ブロック層が、前記第2導電型第2クラッド層より小さ
い屈折率を有する半導体層で構成されている態様;前記
電流ブロック層が、少なくとも第1導電型あるいは高抵
抗の半導体層で構成されている態様;前記電流ブロック
層が、AlGaAs又はAlGaAsPで構成されてい
る態様;前記第2導電型第1クラッド層と電流ブロック
層との間に1層以上のエッチング阻止層を有する態様;
前記エッチング阻止層が、前記活性層で発光した発光波
長に対して透明である態様;前記エッチング阻止層が、
GaAsで構成される態様;前記開口部から前記活性層
に電流が注入される態様;前記開口部が、前記電流ブロ
ック層をリン酸/過酸化水素系のエッチング液でエッチ
ングして形成された態様;前記開口部が、両端部まで伸
長しているストライプ状の開口部である態様;前記開口
部が、一方の端部まで伸長しているが他方の端部までは
伸長していない開口部である態様;前記半導体光デバイ
ス装置の光出力が30mW以上である態様;前記半導体
光デバイス装置が光ファイバー増幅器励起用光源として
用いられることを特徴とする態様;前記半導体光デバイ
ス装置が光ファイバー増幅器として用いられることを特
徴とする態様を挙げることができる。なお、本明細書に
おいて「〜」は、その前後に記載される数値をそれぞれ
最小値および最大値として含む範囲を意味する。In a preferred aspect of the semiconductor optical device of the present invention, in a cross section orthogonal to the longitudinal direction of the opening, an absolute value of a slope of a straight line connecting a lower end and an upper end of a side surface of the opening is 0.3. An aspect in which the absolute value of the inclination of the tangent to the curved line is 0.05 to 5 at the lower end of the side surface in a cross section orthogonal to the longitudinal direction of the opening; A cross section perpendicular to the curved line, the absolute value of the inclination of the tangent of the curved line is 0.5 to 50 at the upper end of the side surface; a cross section perpendicular to the longitudinal direction of the opening, the tangent of the curved line An aspect in which the absolute value of the inclination continuously increases from the lower end to the upper end of the side surface; an aspect in which the main surface of the substrate is a (100) plane and the longitudinal direction of the opening is a [01-1] direction. The active layer is InGa an aspect comprising an s quantum well; an aspect in which the current blocking layer is formed of a semiconductor layer having a refractive index smaller than that of the second conductivity type second cladding layer; an aspect in which the current blocking layer has at least a first conductivity type or a high conductivity type. An embodiment in which the current blocking layer is made of AlGaAs or AlGaAsP; one or more layers of etching stop between the second conductive type first cladding layer and the current blocking layer; An embodiment having a layer;
An embodiment in which the etching stop layer is transparent to a light emission wavelength emitted by the active layer;
An embodiment in which a current is injected from the opening into the active layer; an embodiment in which the opening is formed by etching the current block layer with a phosphoric acid / hydrogen peroxide-based etchant An embodiment in which the opening is a stripe-shaped opening extending to both ends; the opening is an opening extending to one end but not extending to the other end; An aspect in which the optical output of the semiconductor optical device is 30 mW or more; an aspect in which the semiconductor optical device is used as a light source for exciting an optical fiber amplifier; the semiconductor optical device is used as an optical fiber amplifier An embodiment characterized by the following. In this specification, “to” means a range that includes numerical values described before and after it as a minimum value and a maximum value, respectively.
【0008】本発明の半導体光デバイス装置は、電流ブ
ロック層が開口部を有し、該開口部の側面が該開口部の
長手方向に直交する断面において湾曲線で表される構造
を有する。このため、本発明の半導体光デバイス装置で
あれば、開口部における第2導電型第2クラッド層の該
開口部断面の側面における結晶成長が良好となり、該第
2導電型第2クラッド層における劣化の発生を抑えるこ
とができる利点がある。また、本発明の半導体光デバイ
ス装置は、該開口部の側面における第2導電型第2クラ
ッド層の結晶成長の質が良好となるため、該開口部での
電気抵抗は減少し、熱抵抗の発生も抑えられるという利
点がある。このため、本発明の半導体光デバイス装置で
あれば、高出力動作時における出力飽和やCODの発生
を高確率で防止できる利点がある。さらに、本発明の半
導体光デバイス装置であれば、該開口部が面方位性のな
いエッチング液によりエッチング処理されているので、
開口部の開口幅の均一性を高めることが可能となり、製
造工程において高歩留まりで製作できることから、特に
構造設計マージンの小さい半導体光デバイス装置に利用
できる利点がある。The semiconductor optical device of the present invention has a structure in which the current block layer has an opening, and the side surface of the opening is represented by a curved line in a cross section orthogonal to the longitudinal direction of the opening. Therefore, according to the semiconductor optical device of the present invention, the crystal growth on the side surface of the cross section of the second conductive type second clad layer in the opening becomes good, and the second conductive type second clad layer is deteriorated. There is an advantage that the occurrence of the phenomenon can be suppressed. Further, in the semiconductor optical device of the present invention, since the quality of the crystal growth of the second conductivity type second cladding layer on the side surface of the opening is improved, the electric resistance in the opening is reduced, and the thermal resistance is reduced. There is an advantage that generation can be suppressed. For this reason, the semiconductor optical device of the present invention has an advantage that the occurrence of output saturation and COD during high-output operation can be prevented with a high probability. Furthermore, in the case of the semiconductor optical device device of the present invention, since the opening is etched with an etchant having no plane orientation,
Since the uniformity of the opening width of the opening can be improved and the opening can be manufactured with a high yield in the manufacturing process, there is an advantage that the opening can be used particularly for a semiconductor optical device device having a small structural design margin.
【0009】[0009]
【発明の実施の態様】以下において、本発明の半導体光
デバイス装置についてその構造を詳細に説明する。本発
明の半導体光デバイス装置は、基板、該基板上に形成さ
れた第1導電型クラッド層、該第1導電型クラッド層上
に形成された活性層、該活性層上に形成された第2導電
型第1クラッド層、該第2導電第1クラッド層上に形成
された開口部を有する電流ブロック層、該開口部内部お
よび少なくとも該開口部両脇の電流ブロック層上の一部
に形成された第2導電型第2クラッド層を有する半導体
光デバイス装置であって、該開口部の側面が、該開口部
の長手方向に直交する断面において、湾曲線で表される
ことを特徴とする。本発明の半導体光デバイス装置は、
これらの層の他に半導体光デバイス装置に通常形成され
る層を適宜有していてもよい。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The structure of a semiconductor optical device according to the present invention will be described below in detail. The semiconductor optical device of the present invention comprises a substrate, a first conductivity type clad layer formed on the substrate, an active layer formed on the first conductivity type clad layer, and a second layer formed on the active layer. A conductive type first cladding layer, a current blocking layer having an opening formed on the second conductive first cladding layer, formed inside the opening and at least on a part of the current blocking layer on both sides of the opening; A second conductive type second cladding layer, wherein a side surface of the opening is represented by a curved line in a cross section orthogonal to a longitudinal direction of the opening. The semiconductor optical device of the present invention comprises:
In addition to these layers, a layer usually formed in a semiconductor optical device may be appropriately provided.
【0010】本明細書において「A層の上に形成された
B層」という表現は、A層の上面にB層の底面が接する
ようにB層が形成されている場合と、A層の上面に1以
上の層が形成され、さらにその層の上にB層が形成され
ている場合の両方を含むものである。また、A層の上面
とB層の底面が部分的に接していて、その他の部分では
A層とB層の間に1以上の層が存在している場合も、上
記表現に含まれる。具体的な態様については、以下の各
層の説明と実施例の具体例から明らかである。In this specification, the expression “B layer formed on the A layer” refers to the case where the B layer is formed such that the bottom surface of the B layer is in contact with the upper surface of the A layer, In which one or more layers are formed, and a layer B is further formed on that layer. The above expression also includes the case where the upper surface of the A layer and the bottom surface of the B layer are partially in contact with each other and one or more layers exist between the A layer and the B layer in other portions. Specific aspects are apparent from the following description of each layer and specific examples of the examples.
【0011】図1は、本発明の半導体光デバイス装置の
一例における斜視図であり、図2は前記一例における開
口部の形状を斜視した説明図及びその一部の拡大図であ
る。図1において本発明の半導体光デバイス装置の一例
における構造は概略的に、化合物半導体からなる基板1
1上に、第1導電型クラッド層12、活性層13、及び
第2導電型第1クラッド層14を積層し、その上にエッ
チング阻止層15を介してストライプ状に開口された電
流ブロック層17及び表面保護層18を有している。さ
らに電流ブロック層17の開口した開口部16に積層す
るように第2導電型第2クラッド層19が形成され、そ
の第2導電型第2クラッド層19上にコンタクト層20
が形成されている。FIG. 1 is a perspective view of an example of a semiconductor optical device according to the present invention, and FIG. 2 is an explanatory view in which the shape of an opening in the example is perspectively shown and an enlarged view of a part thereof. In FIG. 1, the structure of an example of the semiconductor optical device of the present invention is schematically shown as a substrate 1 made of a compound semiconductor.
1, a first conductivity type clad layer 12, an active layer 13, and a second conductivity type first clad layer 14 are laminated, and a current blocking layer 17 opened in a stripe shape via an etching stopper layer 15 thereon. And a surface protection layer 18. Further, a second conductive type second clad layer 19 is formed so as to be stacked on the opening 16 of the current block layer 17, and a contact layer 20 is formed on the second conductive type second clad layer 19.
Are formed.
【0012】本発明の半導体光デバイス装置は、第2導
電型第2クラッド層19が、側面が湾曲した開口部内部
及び少なくとも開口部両脇の電流ブロック層17上の一
部に形成されるセルフアライン型である。したがって、
本発明は、例えば特開平10−290043号公報に記
載されているようなリッジ導型の半導体光デバイス装置
に比べて、成長回数が少なくて済むこと、選択成長とい
った特殊な技術が不要(特にAlを多く含んだ化合物の
選択成長は困難)であること等の利点がある。In the semiconductor optical device according to the present invention, the second conductive type second cladding layer 19 is formed inside the opening having a curved side surface and at least partially on the current blocking layer 17 on both sides of the opening. It is an alignment type. Therefore,
The present invention requires a smaller number of times of growth and does not require a special technique such as selective growth as compared with a ridge-type semiconductor optical device device described in, for example, JP-A-10-290043 (particularly, Al). It is difficult to selectively grow a compound containing a large amount of).
【0013】図1において、前記半導体光デバイス装置
を構成する基板11は、その上にダブルへテロ構造の結
晶を成長することが可能なものであれば、その導電性や
材料については特に限定されない。好ましいものは、導
電性がある基板である。具体的には、基板上への結晶薄
膜成長に適したGaAs、InP、GaP、ZnSe、
ZnO、Si、Al2O3等の結晶基板、特に閃亜鉛鉱型
構造を有する結晶基板を用いるのが好ましい。その場
合、基板結晶成長面は低次な面またはそれと結晶学的に
等価な面が好ましく、(100)面が最も好ましい。な
お、本明細書において(100)面という場合、必ずし
も厳密に(100)ジャストの面である必要はなく、最
大30°程度のオフアングルを有する場合まで包含す
る。オフアングルの大きさの上限は30°以下が好まし
く、16°以下がより好ましい。下限は0.5°以上が
好ましく、2°以上がより好ましく、6°以上がさらに
好ましく、10°以上が最も好ましい。In FIG. 1, the conductivity and material of the substrate 11 constituting the semiconductor optical device are not particularly limited as long as a crystal having a double hetero structure can be grown thereon. . Preferred is a conductive substrate. Specifically, GaAs, InP, GaP, ZnSe, and GaAs suitable for growing a crystal thin film on a substrate
It is preferable to use a crystal substrate of ZnO, Si, Al 2 O 3 or the like, particularly a crystal substrate having a zinc blende structure. In this case, the substrate crystal growth surface is preferably a low-order plane or a plane crystallographically equivalent thereto, and most preferably a (100) plane. In this specification, the (100) plane is not necessarily strictly a (100) just plane, but includes a case having an off-angle of about 30 ° at the maximum. The upper limit of the off-angle is preferably 30 ° or less, more preferably 16 ° or less. The lower limit is preferably 0.5 ° or more, more preferably 2 ° or more, still more preferably 6 ° or more, and most preferably 10 ° or more.
【0014】また、基板11は六方晶型の基板でもよ
く、例えばAl2O3、6H−SiC等からなる基板を用
いることもできる。Further, the substrate 11 may be a hexagonal substrate, for example, a substrate made of Al 2 O 3 , 6H—SiC or the like.
【0015】基板11上には、通常基板の欠陥をエピタ
キシャル成長層に持ち込まないために厚さ0.2〜2μ
m程度のバッファ層を形成しておくこともできる。On the substrate 11, a thickness of 0.2 to 2 μm is usually used so that defects of the substrate are not introduced into the epitaxial growth layer.
About m buffer layers may be formed in advance.
【0016】基板11上には、活性層13を含む化合物
半導体層を形成する。化合物半導体層は、活性層の上下
に活性層より屈折率の小さい層を含んでおり、そのうち
基板側の層は第1導電型クラッド層、他方のエピタキシ
ャル側の層は第2導電型クラッド層として機能する。こ
れらの屈折率の大小関係は、各層の材料組成を当業者に
公知の方法にしたがって適宜選択することにより調節す
ることができる。例えば、AlxGa1-xAs、(Alx
Ga1-x)0.5In0.5P、AlxGa1-xNなどのAl組
成を変化させることによって屈折率を調節することがで
きる。On the substrate 11, a compound semiconductor layer including the active layer 13 is formed. The compound semiconductor layer includes layers having a lower refractive index than the active layer above and below the active layer, of which the layer on the substrate side is a first conductive type clad layer and the other epitaxial side layer is a second conductive type clad layer. Function. The magnitude relationship between the refractive indices can be adjusted by appropriately selecting the material composition of each layer according to a method known to those skilled in the art. For example, Al x Ga 1-x As, (Al x
The refractive index can be adjusted by changing the Al composition such as Ga 1-x ) 0.5 In 0.5 P and Al x Ga 1-x N.
【0017】第1導電型クラッド層12は、活性層13
よりも屈折率の小さい材料で形成される。また、第1導
電型クラッド層12の屈折率は、第2導電型クラッド層
の屈折率よりも大きいことが好ましい。例えば、第1導
電型のGaInP、AlGaInP、AlInP、Al
GaAs、AlGaAsP、AlGaInAs、GaI
nAsP、GaN、AlGaN、AlGaInN、Be
MgZnSe、MgZnSSe、CdZnSeTe等の
一般的なIII−V族、II−VI族半導体を用いることがで
きる。第1導電型クラッド層12のキャリア濃度は、下
限は1×1017cm-3以上が好ましく、3×1017cm
-3以上がより好ましく、5×1017cm-3以上が最も好
ましい。上限は2×1020cm-3以下が好ましく、2×
1019cm-3以下がより好ましく、5×1018cm-3以
下が最も好ましい。The cladding layer 12 of the first conductivity type comprises an active layer 13
It is formed of a material having a lower refractive index than that of the material. Further, the refractive index of the first conductivity type cladding layer 12 is preferably larger than the refractive index of the second conductivity type cladding layer. For example, first conductivity type GaInP, AlGaInP, AlInP, Al
GaAs, AlGaAsP, AlGaInAs, GaI
nAsP, GaN, AlGaN, AlGaInN, Be
General group III-V and group II-VI semiconductors such as MgZnSe, MgZnSSe, and CdZnSeTe can be used. The carrier concentration of the first conductivity type cladding layer 12, the lower limit is preferably 1 × 10 17 cm -3 or more, 3 × 10 17 cm
-3 or more is more preferred, and 5 × 10 17 cm -3 or more is most preferred. The upper limit is preferably 2 × 10 20 cm −3 or less,
It is more preferably 10 19 cm -3 or less, and most preferably 5 × 10 18 cm -3 or less.
【0018】第1導電型クラッド層12は、単層からな
るものであるときは、好ましくは0.4〜5μm、より
好ましくは1〜3μm程度の厚みを有する。When the first conductivity type cladding layer 12 is a single layer, it preferably has a thickness of about 0.4 to 5 μm, more preferably about 1 to 3 μm.
【0019】第1導電型クラッド層12は複数層からな
るものであってもよく、具体的には活性層側にはGaI
nP、AlGaInP又はAlInPからなるクラッド
層と、その層よりも基板側に第1導電型のAlGaAs
又はAlGaAsPからなるクラッド層が形成されてい
る態様を例示することができる。このとき、活性層側の
層の厚さは薄くすることが好ましく、厚さの下限として
は0.01μm以上が好ましく、0.05μm以上がよ
り好ましい。上限としては、0.5μm以下が好まし
く、0.3μm以下がより好ましい。また、基板側の層
のキャリア濃度は、下限が2×1017cm-3以上である
ことが好ましく、5×1017cm-3以上がより好まし
い。上限は2×1020cm-3以下が好ましく、5×10
19cm-3以下がより好ましい。The first conductivity type cladding layer 12 may be composed of a plurality of layers.
a cladding layer made of nP, AlGaInP or AlInP, and a first conductivity type AlGaAs on the substrate side of the cladding layer.
Alternatively, an embodiment in which a cladding layer made of AlGaAsP is formed can be exemplified. At this time, the thickness of the layer on the active layer side is preferably reduced, and the lower limit of the thickness is preferably 0.01 μm or more, and more preferably 0.05 μm or more. The upper limit is preferably 0.5 μm or less, more preferably 0.3 μm or less. The lower limit of the carrier concentration of the layer on the substrate side is preferably 2 × 10 17 cm −3 or more, and more preferably 5 × 10 17 cm −3 or more. The upper limit is preferably 2 × 10 20 cm −3 or less, and 5 × 10
It is more preferably 19 cm -3 or less.
【0020】本実施例の半導体光デバイス装置を構成す
る活性層13の構造は、特に制限されず、図1の一例に
おいては、二重量子井戸(DQW)構造を有している。
この二重量子井戸(DQW)構造は具体的には光閉じ込
め層(ノンドープ)51、量子井戸層(ノンドープ)5
2、バリア層(ノンドープ)53、量子井戸層(ノンド
ープ)54及び閉じ込め層(ノンドープ)55を順次積
層した構造を有する。この二重量子井戸(DQW)構造
以外にも、例えば、量子井戸層及び前記量子井戸層を上
下から挟む光閉じ込め層からなる単一量子井戸構造(S
QW)や、3層以上の量子井戸層及びそれらに挟まれた
バリア層ならびに最上の量子井戸層の上及び最下の量子
井戸層の下に積層された光閉じ込め層を有する多量子井
戸構造であってもよい。活性層13を量子井戸構造とす
ることにより、単層のバルク活性層と比較して、短波長
化(630nm〜660nm)かつ低しきい値化を達成
することができる。The structure of the active layer 13 constituting the semiconductor optical device of the present embodiment is not particularly limited, and the example of FIG. 1 has a double quantum well (DQW) structure.
The double quantum well (DQW) structure has a light confinement layer (non-doped) 51 and a quantum well layer (non-doped) 5
2. It has a structure in which a barrier layer (non-doped) 53, a quantum well layer (non-doped) 54, and a confinement layer (non-doped) 55 are sequentially stacked. In addition to the double quantum well (DQW) structure, for example, a single quantum well structure (SQ) including a quantum well layer and a light confinement layer sandwiching the quantum well layer from above and below.
QW) or a multi-quantum well structure having three or more quantum well layers and a barrier layer sandwiched between them, and an optical confinement layer stacked above the uppermost quantum well layer and below the lowermost quantum well layer. There may be. When the active layer 13 has a quantum well structure, a shorter wavelength (630 nm to 660 nm) and a lower threshold can be achieved as compared with a single bulk active layer.
【0021】活性層13の材料としては、GaAs、A
lGaAs、GaInP、AlGaInP、GaInA
s、AlGaInAs、GaInAsP、GaN、Ga
InNなどを例示することができる。特に活性層13が
InGaAsの量子井戸層からなる場合は、自然超格子
が形成されやすいために、オフ基板を用いることによる
自然超格子抑制の効果を大きくすることができる。The material of the active layer 13 is GaAs, A
lGaAs, GaInP, AlGaInP, GaInA
s, AlGaInAs, GaInAsP, GaN, Ga
InN can be exemplified. In particular, when the active layer 13 is made of an InGaAs quantum well layer, a natural superlattice is easily formed, so that the effect of suppressing the natural superlattice by using an off-substrate can be increased.
【0022】活性層13の上には、第2導電型クラッド
層が形成される。本発明の第2導電型クラッド層は2層
以上形成する。On the active layer 13, a second conductivity type clad layer is formed. Two or more second conductivity type cladding layers of the present invention are formed.
【0023】第2導電型第1クラッド層14は、活性層
13よりも屈折率の小さい材料で形成される。例えば、
第2導電型のAlGaInP、AlInP、AlGaA
s、AlGaAsP、AlGaInAs、GaInAs
P、AlGaInN、BeMgZnSe、MgZnSS
e、CdZnSeTe等の一般的なIII−V族、II−VI
族半導体を用いることができる。第2導電型クラッド層
がAlを含むIII−V族化合物半導体で構成されている
場合は、その成長可能な実質的全面をGaAs、GaA
sP、GaInAs、GaInP、GaInN等のAl
を含まないIII−V族化合物半導体で覆えば表面酸化を
防止することができるため好ましい。The second conductive type first cladding layer 14 is formed of a material having a smaller refractive index than the active layer 13. For example,
Second conductivity type AlGaInP, AlInP, AlGaAs
s, AlGaAsP, AlGaInAs, GaInAs
P, AlGaInN, BeMgZnSe, MgZnSS
e, general III-V group such as CdZnSeTe, II-VI
Group semiconductors can be used. When the second conductivity type cladding layer is made of a group III-V compound semiconductor containing Al, GaAs or GaAs can be formed on substantially the entire surface on which it can grow.
Al such as sP, GaInAs, GaInP, and GaInN
It is preferable to cover with a group III-V compound semiconductor containing no, since surface oxidation can be prevented.
【0024】第2導電型第1クラッド層14のキャリア
濃度は、下限は1×1017cm-3以上が好ましく、3×
1017cm-3以上がより好ましく、5×1017cm-3以
上が最も好ましい。上限は5×1018cm-3以下が好ま
しく、3×1018cm-3以下がより好ましく、2×10
18cm-3以下が最も好ましい。厚さの下限としては0.
01μm以上が好ましく、0.05μm以上がより好ま
しく、0.07μm以上が最も好ましい。上限として
は、0.5μm以下が好ましく、0.4μm以下がより
好ましく、0.2μm以下が最も好ましい。The lower limit of the carrier concentration of the second conductive type first cladding layer 14 is preferably 1 × 10 17 cm −3 or more, and 3 × 10 17 cm −3 or more.
More preferably 10 17 cm -3 or more, and most preferably 5 × 10 17 cm -3 or more. The upper limit is preferably 5 × 10 18 cm −3 or less, more preferably 3 × 10 18 cm −3 or less, and 2 × 10 18 cm −3 or less.
Most preferably 18 cm -3 or less. The lower limit of the thickness is 0.
It is preferably at least 01 μm, more preferably at least 0.05 μm, most preferably at least 0.07 μm. The upper limit is preferably 0.5 μm or less, more preferably 0.4 μm or less, and most preferably 0.2 μm or less.
【0025】第2導電型第1クラッド層14は活性層1
3の上に形成する。本発明の好ましい実施様態では、第
2導電型第1クラッド層14の屈折率は、第1導電型ク
ラッド層12の屈折率よりも小さい。このような態様を
採用することにより、活性層から光ガイド層側へ有効に
光がしみ出すように光分布(近視野像)を制御すること
ができる。また、活性領域(活性層の存在する部分)か
ら不純物拡散領域への光導波損失を低減することもでき
るため、高出力動作におけるレーザ特性や信頼性の向上
を達成することができる。The first cladding layer 14 of the second conductivity type comprises the active layer 1
3 is formed. In a preferred embodiment of the present invention, the refractive index of the second conductive type first cladding layer 14 is smaller than the refractive index of the first conductive type cladding layer 12. By adopting such an embodiment, the light distribution (near-field image) can be controlled so that light effectively seeps from the active layer to the light guide layer side. Further, since the optical waveguide loss from the active region (the portion where the active layer is present) to the impurity diffusion region can be reduced, the laser characteristics and the reliability in high-power operation can be improved.
【0026】第2導電型第1クラッド層14の上に第エ
ッチング阻止層15を形成することにより、少なくとも
開口部16内に第2導電型第2クラッド層19を再成長
させる際に、再成長界面で通過抵抗を増大させるような
高抵抗層の発生を容易に防ぐことができるようになる。By forming the first etching stopper layer 15 on the second conductive type first cladding layer 14, the second conductive type second cladding layer 19 is regrown at least in the opening 16. This makes it possible to easily prevent the generation of a high-resistance layer that increases the passage resistance at the interface.
【0027】エッチング阻止層15は、材料と厚みを選
択することによって活性層からの光を吸収しないように
することもでき、活性層13で発光した発光波長に対し
て透明であることが好ましい。エッチング阻止層15の
材料は、酸化されにくいか或いは酸化されてもクリーニ
ングが容易な材料であれば特に限定されない。具体的に
は、AlXGa1-XAs(0≦X≦1)、lnYGal-YP
(0≦Y≦1)などのAl等の酸化されやすい元素の含
有率が低い(0.3以下程度)III−V族化合物半導体
層が挙げられる。エッチング阻止層15は、一般に活性
層の材料よりもバンドギャップが大きい材料から選択さ
れるが、バンドギャップが小さい材料であっても、その
厚さが下限として、2nm以上、より好ましくは5nm
以上であり、上限として50nm以下、より好ましくは
30nm以下、最も好ましくは10nm以下であれば、
実質的に光の吸収が無視できるので使用可能である。The etching stopper layer 15 can be made so as not to absorb light from the active layer by selecting a material and a thickness, and is preferably transparent to the emission wavelength emitted by the active layer 13. The material of the etching stopper layer 15 is not particularly limited as long as it is hardly oxidized or easy to clean even if oxidized. Specifically, Al X Ga 1 -X As (0 ≦ X ≦ 1), ln Y Gal LY P
A group III-V compound semiconductor layer having a low content of an easily oxidizable element such as Al (0 ≦ Y ≦ 1) (about 0.3 or less) is exemplified. The etching stop layer 15 is generally selected from a material having a larger band gap than the material of the active layer. However, even if the material has a small band gap, the lower limit of the thickness is 2 nm or more, more preferably 5 nm.
If the upper limit is 50 nm or less, more preferably 30 nm or less, and most preferably 10 nm or less,
It can be used because the absorption of light is substantially negligible.
【0028】エッチング阻止層15は2層以上の複数の
層から形成されてもよい。この場合、溝を形成するため
に2回以上の複数回のエッチングを行なうことがある。
エッチング阻止層15の導電型は、エッチングにより溝
内部から除去される場合は特に制限はなく、溝内部に層
が形成される場合は第2導電型が好ましい。また、エッ
チング阻止層15は基板になるべく格子整合させること
が好ましい。The etching stopper layer 15 may be formed of two or more layers. In this case, etching may be performed two or more times to form a groove.
The conductivity type of the etching stop layer 15 is not particularly limited when it is removed from the inside of the groove by etching, and the second conductivity type is preferable when a layer is formed inside the groove. Further, it is preferable that the etching stopper layer 15 is lattice-matched to the substrate.
【0029】本発明の半導体光デバイス装置を構成する
電流ブロック層17は、第2導電型第1クラッド層14
上に形成され、開口部16を有する。基本的には、該開
口部16から活性層13に電流が注入される。The current blocking layer 17 constituting the semiconductor optical device of the present invention is formed of the second conductive type first cladding layer 14.
It has an opening 16 formed thereon. Basically, a current is injected from the opening 16 into the active layer 13.
【0030】電流ブロック層17の材料は半導体である
ことが好ましい。電流ブロック層17の材料として半導
体を用いた場合は、誘電体膜と比較して熱伝導率が高い
ために放熱性が良い、劈開性が良い、平坦化しやすいた
めにジャンクション・アップで組み立てやすい、コンタ
クト層を全面に形成しやすいのでコンタクト抵抗を下げ
やすいなどの利点がある。The material of the current blocking layer 17 is preferably a semiconductor. When a semiconductor is used as the material of the current blocking layer 17, the heat conductivity is higher than that of the dielectric film, so that the heat dissipation is good, the cleavage is good, and the flattening is easy, so that the junction is easy to assemble. Since the contact layer can be easily formed on the entire surface, there is an advantage that the contact resistance can be easily reduced.
【0031】電流ブロック層17の屈折率は、電流ブロ
ック層17に挟まれたAlGaAs又はAlGaAsP
からなる第2導電型第2クラッド層19の屈折率よりも
低くする(実屈折率ガイド構造)。このような屈折率の
制御を行うことによって、従来のロスガイド構造に比べ
て動作電流を低減することが可能になる。電流ブロック
層17と第2導電型第2クラッド層19との屈折率差
は、電流ブロック層17が化合物半導体の場合、下限は
0.001以上が好ましく、0.003以上がより好ま
しく、0.007以上が最も好ましい。上限は、1.0
以下が好ましく、0.5以下がより好ましく、0.1以
下が最も好ましい。電流ブロック層17が誘電体の場
合、下限は0.1以上が好ましく、0.3以上がより好
ましく、0.7以上が最も好ましい。上限は、3.0以
下が好ましく、2.5以下がより好ましく、1.8以下
が最も好ましい。The refractive index of the current blocking layer 17 is determined by using AlGaAs or AlGaAsP sandwiched between the current blocking layers 17.
(The real refractive index guide structure). By controlling such a refractive index, it becomes possible to reduce the operating current as compared with the conventional loss guide structure. When the current blocking layer 17 is a compound semiconductor, the lower limit of the refractive index difference between the current blocking layer 17 and the second conductivity type second cladding layer 19 is preferably 0.001 or more, more preferably 0.003 or more, and 0.03 or more. 007 or more is most preferable. The upper limit is 1.0
Is preferably 0.5 or less, more preferably 0.5 or less, and most preferably 0.1 or less. When the current blocking layer 17 is a dielectric, the lower limit is preferably 0.1 or more, more preferably 0.3 or more, and most preferably 0.7 or more. The upper limit is preferably 3.0 or less, more preferably 2.5 or less, and most preferably 1.8 or less.
【0032】第2導電型第2クラッド層19よりも低屈
折率にすることや、GaAs基板との格子整合を考慮す
ると、電流ブロック層17の材料としては、化合物半導
体であるAlGaAs又はAlGaAsPを用いること
が好ましい。ただし、AlGaAs又はAlGaAsP
の場合は、Al組成がAlAsに近くなりすぎると潮解
性を示すので、Al組成の上限は0.95以下が好まし
く、0.92以下がより好ましく、0.90以下が最も
好ましい。また電流ブロック層17は、第2導電型クラ
ッド層19よりも低屈折率にする必要があることから、
Al組成の下限は0.3以上が好ましく、0.35以上
がより好ましく、0.4以上が最も好ましい。When the refractive index is made lower than that of the second conductive type second cladding layer 19 and lattice matching with the GaAs substrate is taken into consideration, the material of the current blocking layer 17 is AlGaAs or AlGaAsP, which is a compound semiconductor. Is preferred. However, AlGaAs or AlGaAsP
In the case of (1), when the Al composition becomes too close to AlAs, deliquescence is exhibited. Therefore, the upper limit of the Al composition is preferably 0.95 or less, more preferably 0.92 or less, and most preferably 0.90 or less. Further, since the current blocking layer 17 needs to have a lower refractive index than the second conductivity type cladding layer 19,
The lower limit of the Al composition is preferably 0.3 or more, more preferably 0.35 or more, and most preferably 0.4 or more.
【0033】電流ブロック層17は、光分布(特に横方
向の光分布)を制御したり電流阻止の機能を向上させる
ために、屈折率、キャリア濃度又は導電型が異なる2つ
以上の層から形成してもよい。電流ブロック層17の導
電型は、第1導電型又は高抵抗(アンドープもしくは深
い順位を形成する不純物(O、Cr、Feなど)をドー
プ)、あるいはこれら2つの組み合わせのいずれであっ
てもよく、導電型あるいは組成の異なる複数の層から形
成されていてもよい。例えば、活性層13に近い側から
第2導電型あるいは高抵抗の半導体層、および第1導電
型の半導体層の順に形成されている電流ブロック層を好
ましく用いることができる。また、あまり薄いと電流阻
止に支障を生じる可能性があるため、厚さは0.1μm
以上であるのが好ましく、0.3μm以上であるのがよ
り好ましい。一方、厚すぎると通過抵抗の増大を招くた
め、上限は2μm以下が好ましく、1μm以下がより好
ましい。素子としてのサイズ等を勘案すれば、0.3〜
1μm程度の範囲から選択するのが好ましい。The current blocking layer 17 is formed of two or more layers having different refractive indices, carrier concentrations or conductivity types in order to control the light distribution (particularly the light distribution in the lateral direction) and to improve the current blocking function. May be. The conductivity type of the current blocking layer 17 may be any of the first conductivity type or high resistance (undoped or doped with an impurity (O, Cr, Fe, or the like forming a deep order)), or a combination of the two. It may be formed of a plurality of layers having different conductivity types or compositions. For example, a current blocking layer formed in the order of the second conductivity type or high resistance semiconductor layer and the first conductivity type semiconductor layer from the side close to the active layer 13 can be preferably used. If the thickness is too small, it may cause a problem in blocking the current.
It is preferably at least 0.3 μm, more preferably at least 0.3 μm. On the other hand, if the thickness is too large, the passage resistance increases, so the upper limit is preferably 2 μm or less, more preferably 1 μm or less. Considering the size of the element, etc., 0.3 ~
It is preferable to select from a range of about 1 μm.
【0034】電流ブロック層の上に表面保護層18を形
成して、表面酸化の抑制あるいはプロセス上の表面保護
を図ることができる。表面保護層18の導電型は特に規
定されないが、第2導電型とすることにより、電流阻止
機能の向上を図ることができる。By forming the surface protection layer 18 on the current blocking layer, surface oxidation can be suppressed or the surface can be protected in the process. Although the conductivity type of the surface protection layer 18 is not particularly limited, the current blocking function can be improved by using the second conductivity type.
【0035】電流ブロック層17の上側層として、開口
部16内部および少なくとも開口部16両脇の電流ブロ
ック層17上の一部に至るように第2導電型第2クラッ
ド層19が形成される。第2導電型第2クラッド層19
は、開口部16の上側表面をすべて覆い且つ開口部16
の両脇の電流ブロック層17上の少なくとも一部に延在
されるように形成される。As the upper layer of the current blocking layer 17, the second conductivity type second cladding layer 19 is formed so as to reach the inside of the opening 16 and at least part of the current blocking layer 17 on both sides of the opening 16. Second conductivity type second cladding layer 19
Covers the entire upper surface of the opening 16 and
Is formed so as to extend to at least a part of the current block layer 17 on both sides.
【0036】第2導電型第2クラッド層19のキャリア
濃度は、下限は3×1017cm-3以上が好ましく、5×
1017cm-3以上がより好ましく、7×1017cm-3以
上が最も好ましい。上限は1×1019cm-3以下が好ま
しく、5×1018cm-3以下がより好ましく、3×10
18cm-3以下が最も好ましい。The lower limit of the carrier concentration of the second conductivity type second cladding layer 19 is preferably 3 × 10 17 cm −3 or more, and more preferably 5 × 10 17 cm −3.
10 17 cm -3 or more is more preferable, and 7 × 10 17 cm -3 or more is most preferable. The upper limit is preferably 1 × 10 19 cm −3 or less, more preferably 5 × 10 18 cm −3 or less, and 3 × 10 cm −3 or less.
Most preferably 18 cm -3 or less.
【0037】第2導電型第2クラッド層19の厚さは、
薄くなりすぎると光閉じ込めが不十分となり、厚くなり
すぎると通過抵抗が増加してしまうことを考慮して、下
限は0.5μm以上が好ましく、1.0μm以上がより
好ましい。上限は3.0μm以下が好ましく、2.0μ
m以下がより好ましい。The thickness of the second conductive type second cladding layer 19 is as follows.
The lower limit is preferably 0.5 μm or more, more preferably 1.0 μm or more, considering that light confinement becomes insufficient when the thickness is too small, and that the passage resistance increases when the thickness is too large. The upper limit is preferably 3.0 μm or less, and 2.0 μm or less.
m or less is more preferable.
【0038】電流ブロック層17と第2導電型第2クラ
ッド層19を形成した後にさらに電極を形成するに先立
ち、電極材料との接触抵抗を低減するために、低抵抗
(高キャリア濃度)のコンタクト層20を形成すること
が好ましい。特に半導体光デバイス装置を半導体発光素
子として用いる場合には、電極を形成しようとする最上
層表面の全体にコンタクト層20を形成したうえで電極
を形成することが好ましい。After forming the current blocking layer 17 and the second conductivity type second cladding layer 19 and before forming an electrode, a low-resistance (high carrier concentration) contact is formed to reduce the contact resistance with the electrode material. Preferably, the layer 20 is formed. In particular, when the semiconductor optical device is used as a semiconductor light emitting element, it is preferable to form the electrode after forming the contact layer 20 on the entire surface of the uppermost layer on which the electrode is to be formed.
【0039】このとき、コンタクト層20の材料は、通
常はクラッド層よりバンドギャップが小さい材料の中か
ら選択し、金属電極とのオーミック性を取るため低抵抗
で適当なキャリア密度を有するのが好ましい。キャリア
密度の下限は、1×1018cm-3以上が好ましく、3×
1018cm-3以上がより好ましく、5×1018cm-3以
上が最も好ましい。上限は、2×1020cm-3以下が好
ましく、5×1019cm-3以下がより好ましく、3×1
019cm-3以下が最も好ましい。コンタクト層の厚み
は、0.1〜10μmが好ましく、1〜8μmがより好
ましく、2〜6μmがもっとも好ましい。At this time, the material of the contact layer 20 is usually selected from materials having a smaller band gap than that of the cladding layer, and preferably has low resistance and appropriate carrier density in order to obtain ohmic contact with the metal electrode. . The lower limit of the carrier density is preferably 1 × 10 18 cm −3 or more,
More preferably 10 18 cm -3 or more, and most preferably 5 × 10 18 cm -3 or more. The upper limit is preferably 2 × 10 20 cm −3 or less, more preferably 5 × 10 19 cm −3 or less, and 3 × 1
0 19 cm -3 or less is most preferred. The thickness of the contact layer is preferably 0.1 to 10 μm, more preferably 1 to 8 μm, and most preferably 2 to 6 μm.
【0040】次に、電流ブロック層17に形成される開
口部16について説明する。Next, the opening 16 formed in the current block layer 17 will be described.
【0041】開口部16の伸びる方向(長手方向)に直
交する断面において、開口部の側面は湾曲線21で表さ
れる(図2)。開口部側面21の湾曲線の形状は、例え
ば四半円形状、放物線状、四半楕円形状等であってもよ
い。In a cross section orthogonal to the direction in which the opening 16 extends (longitudinal direction), the side surface of the opening is represented by a curved line 21 (FIG. 2). The shape of the curved line of the opening side surface 21 may be, for example, a quarter circle, a parabola, a quarter ellipse, or the like.
【0042】開口部の側面を表す湾曲線は、側面の下端
部Aと上端部Bとを結ぶ直線lの傾きの絶対値が0.3
〜10の曲線であることが好ましく、0.5〜6の曲線
であることがより好ましく、0.8〜2.5の曲線であ
ることがさらにより好ましい。ここで、本明細書におけ
る「直線lの傾き」とは、開口部底面22を水平軸と
し、それに垂直な方向を垂直軸とした場合の傾きを意味
し、具体的には該水平軸に沿った水平方向の増加分(Δ
x)に対する垂直方向の増加分(Δy)の割合(Δy/
Δx)を示す(図2(c))。The curved line representing the side surface of the opening has an absolute value of the inclination of a straight line 1 connecting the lower end portion A and the upper end portion B of the side surface of 0.3.
The curve is preferably a curve of 10 to 10, more preferably a curve of 0.5 to 6, and even more preferably a curve of 0.8 to 2.5. Here, the term “inclination of the straight line 1” in this specification means an inclination when the opening bottom surface 22 is a horizontal axis and a direction perpendicular thereto is a vertical axis, and specifically, along the horizontal axis. Horizontal increase (Δ
x), the ratio of the increase in the vertical direction (Δy) (Δy /
Δx) (FIG. 2 (c)).
【0043】開口部の長手方向に直交する断面におい
て、湾曲線21の接線の傾きの絶対値は側面の下端部A
において0.05〜5であることが好ましく、0.1〜
3であることがより好ましく、0.2〜1.5であるこ
とがさらにより好ましい(接線m)。開口部の長手方向
に直交する断面において、湾曲線21の接線の傾きの絶
対値は側面の上端部Bにおいて0.5〜50であること
が好ましく、1〜30であることがより好ましく、1.
5〜10であることがさらにより好ましい(接線n)。
また、開口部の長手方向に直交する断面において、湾曲
線の接線の傾きの絶対値は、側面の下端部Aから上端部
Bまで連続して増加することが好ましい。接線mと接線
nは、直線lの場合と同様に、開口部底面22を水平軸
とし、それに垂直な方向を垂直軸として定義される。開
口部の側面を表す湾曲線が、上記の好ましい条件を満た
すときに、開口部側面からの第2導電型第2クラッド層
の結晶成長が良好となり、結晶性の劣化も生じ難くな
る。In a cross section orthogonal to the longitudinal direction of the opening, the absolute value of the inclination of the tangent to the curved line 21 is determined by the lower end A of the side surface.
Is preferably 0.05 to 5, and 0.1 to
3, more preferably 0.2 to 1.5 (tangent m). In a cross section perpendicular to the longitudinal direction of the opening, the absolute value of the inclination of the tangent to the curved line 21 is preferably 0.5 to 50, more preferably 1 to 30, at the upper end B of the side surface. .
Even more preferably, it is 5 to 10 (tangent line n).
In a cross section orthogonal to the longitudinal direction of the opening, it is preferable that the absolute value of the inclination of the tangent to the curved line continuously increases from the lower end A to the upper end B of the side surface. As in the case of the straight line 1, the tangent lines m and n are defined with the opening bottom surface 22 as a horizontal axis and a direction perpendicular thereto as a vertical axis. When the curved line representing the side surface of the opening satisfies the above preferable condition, the crystal growth of the second conductivity type second cladding layer from the side surface of the opening becomes good, and the crystallinity hardly deteriorates.
【0044】開口部16は電流ブロック層17を形成し
た後、エッチングにより形成することが好ましい。開口
部16のエッチングは、開口部側面21を所定の湾曲線
とすることができるものであれば、特に限定されない。
エッチング方法として、ウエットエッチング、ドライエ
ッチング、プラズマエッチングなど各種のエッチングが
挙げられるが、好ましくはウエットエッチング、より好
ましくは面方位依存性のないエッチング液を用いたウエ
ットエッチングである。ウエットエッチングで面方位依
存性のないエッチング液、例えばリン酸/過酸化水素系
エッチング液を使用した場合、特に開口部側面21の湾
曲線が好ましいものとなり、開口部側面21における第
2導電第2クラッド層19のエピタキシャル成長が良好
となる利点がある。また、該面方位性のないエッチング
液であれば、開口部16の幅を均一化できるので、本発
明の半導体光レーザ装置を高歩留まりで製造でき、か
つ、設計マージンの小さな半導体光デバイス装置の製造
も可能となる。The opening 16 is preferably formed by etching after forming the current blocking layer 17. The etching of the opening 16 is not particularly limited as long as the opening side surface 21 can be formed into a predetermined curved line.
Examples of the etching method include various types of etching such as wet etching, dry etching, and plasma etching. Preferably, wet etching is used, and more preferably, wet etching using an etchant having no plane orientation dependence. When an etchant having no plane orientation dependence, such as a phosphoric acid / hydrogen peroxide-based etchant, is used in the wet etching, the curved line of the opening side surface 21 is particularly preferable, and the second conductive second surface in the opening side surface 21 is particularly preferable. There is an advantage that the epitaxial growth of the cladding layer 19 becomes good. Further, if the etchant has no plane orientation, the width of the opening 16 can be made uniform, so that the semiconductor optical laser device of the present invention can be manufactured at a high yield and the semiconductor optical device device having a small design margin can be manufactured. Manufacturing is also possible.
【0045】開口部16の形状は、上側(コンタクト層
側)よりも下側(活性層側)の方が小さくなるようにす
る方が、通過抵抗、動作電圧および発熱の低減の観点か
ら好ましい。また、電流ブロック層17を端面近傍にも
形成した場合、開口部16における電流注入を活性層1
3端部でも抑制することができる。これにより、端部領
域での劣化(特に端面劣化)を低減することができる。It is preferable that the shape of the opening 16 is smaller on the lower side (active layer side) than on the upper side (contact layer side) from the viewpoint of reducing the passage resistance, operating voltage and heat generation. When the current blocking layer 17 is also formed near the end face, the current injection in the opening 16 is performed by the active layer 1.
It can also be suppressed at three ends. Thereby, deterioration in the end region (particularly, end surface deterioration) can be reduced.
【0046】電流ブロック層17の開口部16は、両端
部まで伸長しているストライプ状の開口部であってもよ
いし、一方の端部まで伸長しているが他方の端部までは
伸長していない開口部であってもよい。開口部が両端部
まで伸長しているストライプ状の開口部である場合は、
端部窓構造領域における光の制御がより容易になり、端
面における横方向の光の拡がりを小さくすることができ
る。一方、開口部が端面からある程度内側に入った部分
に形成されている場合は、端面付近で電流を非注入にす
ることができるため、端面での電流の再結合を防ぐとと
もに、クラッド層などからの電流の回り込みを最小限に
とどめることができる。開口部の構造はこのような利点
を考慮しながら、使用目的に応じて適宜決定することが
好ましい。The opening 16 of the current block layer 17 may be a stripe-shaped opening extending to both ends, or extending to one end but extending to the other end. The opening may not be provided. If the opening is a striped opening extending to both ends,
The control of light in the end window structure region becomes easier, and the spread of light in the lateral direction on the end face can be reduced. On the other hand, if the opening is formed in a portion that is somewhat inside from the end face, current can be made non-injected near the end face, preventing recombination of current at the end face and preventing the cladding layer etc. Can be minimized. It is preferable that the structure of the opening is appropriately determined according to the purpose of use while taking such advantages into consideration.
【0047】オフアングルの方向は、電流ブロック層1
7に形成される開口部16の伸びる方向(長手方向)に
直交する方向から、±30°以内の方向が好ましく、±
7°以内の方向がより好ましく、±2°以内の方向が最
も好ましい。また、開口部16の方向は、基板の面方位
が(100)の場合、[0−11]またはそれと等価な
方向が、オフアングルの方向は[011]方向またはそ
れと等価な方向から±30°以内の方向が好ましく、±
7°以内の方向がより好ましく、±2°以内の方向が最
も好ましい。The direction of the off angle depends on the current blocking layer 1.
The direction is preferably within ± 30 ° from the direction perpendicular to the direction (longitudinal direction) in which the opening 16 formed in 7 extends, and ± 30 ° is preferable.
A direction within 7 ° is more preferable, and a direction within ± 2 ° is most preferable. When the plane orientation of the substrate is (100), the direction of the opening 16 is [0-11] or a direction equivalent thereto, and the off-angle direction is ± 30 ° from the [011] direction or a direction equivalent thereto. Direction is preferred, ±
A direction within 7 ° is more preferable, and a direction within ± 2 ° is most preferable.
【0048】なお、本明細書において「[01−1]方
向」という場合は、一般的なIII−V族、II−VI族半導
体において、(100)面と[01−1]面との間に存
在する[11−1]面が、それぞれV族又はVI族元素が
現れる面であるように[01−1]方向を定義する。In this specification, the term “[01-1] direction” refers to the general term between the (100) plane and the [01-1] plane in general III-V and II-VI semiconductors. The [01-1] direction is defined such that the [11-1] plane existing in the group V is a plane where a group V or group VI element appears.
【0049】同様の理由により、ウルツァイト型の基板
を用いた場合には、開口部の伸びる方向は、例えば(0
001)面上では[11−20]又は[1−100]が
好ましい。HVPE(Hydride Vapor Phase Epitaxy)
ではどちらの方向でもよいが、MOVPEでは[11−
20]方向がより好ましい。For the same reason, when a wurtzite type substrate is used, the direction in which the opening extends is, for example, (0
On the (001) plane, [11-20] or [1-100] is preferable. HVPE (Hydride Vapor Phase Epitaxy)
May be in either direction, but in MOVPE [11-
20] direction is more preferable.
【0050】本発明の半導体光デバイス装置を設計する
に際しては、まず、所望の垂直拡がり角を得るために活
性層の厚みとクラッド層の組成を決定する。通常、垂直
拡がり角を狭くすると活性層からクラッド層への光の浸
みだしが促進され、端面での光密度が小さくなり、出射
端面のCODレベルが向上することができるので、高出
力動作を必要とする時には比較的に狭めに設定される。
垂直拡がり角の下限は、活性層内の光閉じ込めの低減に
よる発振しきい値電流の増大及びキャリアのオーバーフ
ローによる温度特性の低下を抑制する必要があることか
ら制限があり、下限としては15°以上が好ましく、1
7°以上がより好ましく、19°以上が最も好ましい。
一方、垂直拡がり角の上限としては、33°以下が好ま
しく、31°以下がより好ましく、30°以下が最も好
ましい。In designing the semiconductor optical device of the present invention, first, the thickness of the active layer and the composition of the cladding layer are determined in order to obtain a desired vertical divergence angle. Normally, when the vertical divergence angle is narrowed, light seeping from the active layer to the cladding layer is promoted, the light density at the end face is reduced, and the COD level at the emission end face can be improved. Is set relatively narrow.
The lower limit of the vertical divergence angle is limited because it is necessary to suppress an increase in the oscillation threshold current due to the reduction of light confinement in the active layer and a decrease in temperature characteristics due to overflow of carriers. Is preferably 1
7 ° or more is more preferable, and 19 ° or more is most preferable.
On the other hand, the upper limit of the vertical spread angle is preferably 33 ° or less, more preferably 31 ° or less, and most preferably 30 ° or less.
【0051】次に、垂直拡がり角を決定すると、高出力
特性を大きく支配する構造パラメータは活性層と電流ブ
ロック層との間の距離dpと開口部底部における幅(以
下「開口幅」という)Wとなる。なお、活性層と電流ブ
ロック層との間に第2導電型第1クラッド層のみが存在
する場合、dpは第2導電型第1クラッド層の厚みとな
る。また、活性層が量子井戸構造の場合、最も電流ブロ
ック層に近い活性層と電流ブロック層との距離がdpに
なる。Next, when the vertical divergence angle is determined, the structural parameters that largely govern the high output characteristics are the distance dp between the active layer and the current blocking layer and the width at the bottom of the opening (hereinafter referred to as “opening width”) W Becomes When only the second conductivity type first cladding layer exists between the active layer and the current blocking layer, dp is the thickness of the second conductivity type first cladding layer. When the active layer has a quantum well structure, the distance between the active layer closest to the current block layer and the current block layer is dp.
【0052】dpについては、上限は0.5μm以下が
好ましく、0.4μm以下がより好ましく、0.3μm
以下がもっとも好ましい。dpの下限としては、0.0
3μm以上が好ましく、0.05μm以上がより好まし
く、0.07μm以上がもっとも好ましい。ただし、使
用目的(拡がり角をどこに設定するかなど)、材料系
(屈折率、抵抗率等)などが異なると、上記の最適範囲
も少しシフトする。また、この最適範囲は上記の各構造
パラメータがお互いに影響し合うことにも注意を要す
る。The upper limit of dp is preferably 0.5 μm or less, more preferably 0.4 μm or less, and 0.3 μm or less.
The following are most preferred. The lower limit of dp is 0.0
It is preferably at least 3 μm, more preferably at least 0.05 μm, most preferably at least 0.07 μm. However, if the purpose of use (where the spread angle is set, etc.), material system (refractive index, resistivity, etc.) is different, the above-mentioned optimum range is slightly shifted. It should also be noted that this optimum range affects each of the above structural parameters.
【0053】開口部底部における開口幅Wは、上限が1
00μm以下であることが好ましく、50μm以下であ
ることがより好ましい。開口幅Wの下限としては、1μ
m以上であることが好ましく、1.5μm以上であるこ
とがより好ましく、2μm以上であることがもっとも好
ましい。また、横モードをシングルモード(単一ピーク
の横方向光強度分布)にするためには、高次モードのカ
ットオフ及び空間的ホールバーニングの防止の観点から
開口幅Wをあまり大きくすることができず、開口幅Wの
上限は7μm以下が好ましく、5μm以下がより好まし
く、3μm以下がもっとも好ましい。The upper limit of the opening width W at the bottom of the opening is 1
It is preferably at most 00 μm, more preferably at most 50 μm. The lower limit of the opening width W is 1 μm
m or more, more preferably 1.5 μm or more, and most preferably 2 μm or more. Further, in order to make the transverse mode a single mode (transverse light intensity distribution of a single peak), the aperture width W can be made too large from the viewpoint of cutoff of a higher-order mode and prevention of spatial hole burning. However, the upper limit of the opening width W is preferably 7 μm or less, more preferably 5 μm or less, and most preferably 3 μm or less.
【0054】高出力動作を実現するには、開口部底部に
おける開口幅Wを広くすることが端面での光密度低減の
観点から有効であるが、動作電流を低減するためには開
口幅を狭くすることが、導波路ロス低減の観点から好ま
しい。そこで、ゲイン領域となる中央付近の開口幅W2
を比較的狭くし、端部付近の開口幅W1を比較的広くな
るようにすることにより、低動作電流と高出力動作を同
時に実現することができ、高い信頼性も確保することが
できる(図5(a))。すなわち、端部(劈開面)幅W
1については、上限が1000μm以下であることが好
ましく、500μm以下であるがより好ましい。端部幅
W1の下限については、2μm以上であることが好まし
く、3μm以上であることがより好ましい。中央部幅W
2については、上限が100μm以下であることが好ま
しく、50μm以下であることがより好ましい。中央部
幅W2の下限としては、1μm以上であることが好まし
く、1.5μm以上であることがより好ましく、2μm
以上であることがもっとも好ましい。端部幅W1と中央
部幅W2の差については、上限は1000μm以下が好
ましく、500μm以下がより好ましい。下限について
は、0.2μm以上が好ましく、0.5μm以上がより
好ましい。To realize a high output operation, it is effective to increase the opening width W at the bottom of the opening from the viewpoint of reducing the light density at the end face. However, in order to reduce the operating current, the opening width is reduced. Is preferable from the viewpoint of reducing the waveguide loss. Therefore, the opening width W2 near the center serving as the gain region
Is relatively narrow, and the opening width W1 near the end is relatively wide, so that a low operation current and a high output operation can be realized at the same time, and high reliability can be secured (FIG. 5 (a)). That is, the end (cleavage plane) width W
For 1, the upper limit is preferably 1000 μm or less, more preferably 500 μm or less. The lower limit of the edge width W1 is preferably 2 μm or more, more preferably 3 μm or more. Center width W
As for 2, the upper limit is preferably 100 μm or less, more preferably 50 μm or less. The lower limit of the center width W2 is preferably 1 μm or more, more preferably 1.5 μm or more, and more preferably 2 μm or more.
It is most preferred that this is the case. The upper limit of the difference between the end width W1 and the center width W2 is preferably 1000 μm or less, more preferably 500 μm or less. The lower limit is preferably 0.2 μm or more, more preferably 0.5 μm or more.
【0055】さらに横モードをシングルモードにするた
めには、端部幅W1の上限は、10μm以下が好まし
く、7μm以下がより好ましい。中央部幅W2の上限
は、7μm以下が好ましく、5μm以下がより好まし
い。端部幅W1と中央部幅W2の差については、上限は
5μm以下が好ましく、3μm以下がより好ましく、2
μm以下が最も好ましい。下限については、0.2μm
以上が好ましく、0.5μm以上がより好ましい。In order to make the transverse mode a single mode, the upper limit of the end width W1 is preferably 10 μm or less, more preferably 7 μm or less. The upper limit of the center width W2 is preferably 7 μm or less, more preferably 5 μm or less. The upper limit of the difference between the end width W1 and the center width W2 is preferably 5 μm or less, more preferably 3 μm or less, and 2 μm or less.
μm or less is most preferred. 0.2 μm for lower limit
Or more, more preferably 0.5 μm or more.
【0056】高い信頼性を維持しつつビームが円形に近
いレーザを達成するためには、上記dpとWを適切な範
囲に制御性よく納めることが必要となる。In order to achieve a laser with a nearly circular beam while maintaining high reliability, it is necessary to control the above dp and W within an appropriate range with good controllability.
【0057】円形に近いビームを実現するには、開口幅
を狭くすることが有効であるが、開口幅を狭くすると注
入電流密度の密度がバルク劣化抑制の観点から好ましく
ない。そこで、ゲイン領域となる中央部幅W2を比較的
広くし、端部付近を比較的狭くなるようにすることによ
り、ビームスポット低減と低動作電流を同時に実現する
ことができ、高い信頼性も確保することができる(図5
(b))。すなわち、端部(劈開面)幅W1について
は、上限が10μm以下であることが好ましく、5μm
以下であるがより好ましく、3μm以下であるがもっと
も好ましい。端部(劈開面)幅W1の下限としては、
0.5μm以上であることが好ましく、1μm以上であ
ることがより好ましい。中央部幅W2については、上限
が100μm以下であることが好ましく、50μm以下
であることがより好ましい。中央部幅W2の下限として
は、1μm以上であることが好ましく、1.5μm以上
であることがより好ましく、2μm以上であることがも
っとも好ましい。端部幅W1と中央部幅W2の差につい
ては、上限は100μm以下が好ましく、50μm以下
がより好ましい。下限については、0.2μm以上が好
ましく、0.5μm以上がより好ましい。It is effective to reduce the aperture width in order to realize a nearly circular beam. However, if the aperture width is reduced, the injection current density is not preferable from the viewpoint of suppressing bulk deterioration. Therefore, by reducing the width of the central portion W2, which is the gain region, to a relatively large value and the portion near the end portion to a relatively small value, the beam spot can be reduced and the low operating current can be realized at the same time, and high reliability is secured. (Figure 5
(B)). That is, the upper limit of the end portion (cleavage plane) width W1 is preferably 10 μm or less, and preferably 5 μm.
Or less, more preferably 3 μm or less, most preferably. As a lower limit of the edge (cleavage plane) width W1,
It is preferably at least 0.5 μm, more preferably at least 1 μm. The upper limit of the center width W2 is preferably 100 μm or less, and more preferably 50 μm or less. The lower limit of the center width W2 is preferably 1 μm or more, more preferably 1.5 μm or more, and most preferably 2 μm or more. The upper limit of the difference between the end width W1 and the center width W2 is preferably 100 μm or less, more preferably 50 μm or less. The lower limit is preferably 0.2 μm or more, more preferably 0.5 μm or more.
【0058】上記の漸増部分あるいは漸減部分、端部の
長さは所望の特性に応じて、設計すればよいが、漸減部
分の長さは、導波路損失低減の観点から、それぞれ5〜
10μmが好ましく、10〜50μmがより好ましい。
端部の長さは、劈開精度の観点から5〜30μmが好ま
しく、10〜20μmがより好ましい。ただし、必要に
応じて、以下のように窓を作製してもよい。 (1)端部、漸増部分あるいは漸減部分の開口幅あるい
は長さがチップ両側で非対称となるもの。 (2)端部の幅一定となる領域を設定せずに、端部まで
漸増あるいは漸減としたもの。 (3)端面の片側(通常、高出力光取り出し(前端面)
側)だけ開口幅が漸増あるいは漸減するようにしたも
の。 (4)端部開口幅が前端面と後端面とで異なるもの。 (5)上記の(1)〜(4)のいくつかを組み合わせた
もの。The length of the above-mentioned gradually increasing portion, gradually decreasing portion, and end portion may be designed according to the desired characteristics. However, the length of the gradually decreasing portion is 5 to 5 from the viewpoint of reducing the waveguide loss.
10 μm is preferable, and 10 to 50 μm is more preferable.
The length of the end portion is preferably from 5 to 30 μm, more preferably from 10 to 20 μm, from the viewpoint of cleavage accuracy. However, if necessary, the window may be manufactured as follows. (1) The opening width or length of the end portion, the gradually increasing portion or the gradually decreasing portion is asymmetric on both sides of the chip. (2) An area in which the width of the end is constant is not set, but is gradually increased or decreased to the end. (3) One side of the end face (normally, high-output light extraction (front end face)
Side), the opening width of which gradually increases or decreases. (4) The width of the end opening differs between the front end face and the rear end face. (5) A combination of some of the above (1) to (4).
【0059】また、端面付近に電極を設けないようにし
て、端部近傍の開口部への電流注入によるバルク劣化の
抑制や端面での再結合電流を低減することは、高い信頼
性での小スポット径のレーザ作製の観点から有効であ
る。In addition, it is not necessary to provide an electrode near the end face to suppress bulk deterioration due to current injection into the opening near the end face and to reduce recombination current at the end face. This is effective from the viewpoint of producing a laser having a spot diameter.
【0060】本発明の半導体光デバイス装置の光出力
は、下限が30mW以上である。少なくとも光出力が3
0mW以上で長時間の寿命を確認できれば、高出力動作
時における半導体光デバイス装置の信頼性も高いものと
なる。半導体発デバイス装置の光出力は、100mW以
上、さらには300mW以上であっても長時間寿命を有
するものとなる。The lower limit of the light output of the semiconductor optical device of the present invention is 30 mW or more. At least 3 light outputs
If a long life can be confirmed at 0 mW or more, the reliability of the semiconductor optical device at the time of high-power operation will be high. Even if the light output of the semiconductor light emitting device is 100 mW or more, and even 300 mW or more, it has a long life.
【0061】本発明の半導体光デバイス装置を製造する
方法は特に制限されない。いかなる方法により製造され
たものであっても、上記請求項1の要件を満たすもので
あれば本発明の範囲に含まれる。The method for manufacturing the semiconductor optical device of the present invention is not particularly limited. What is manufactured by any method is included in the scope of the present invention as long as it satisfies the requirements of claim 1 described above.
【0062】本発明の半導体光デバイス装置を製造する
際には、従来から用いられている方法を適宜選択して使
用することができる。結晶の成長方法は特に限定される
ものではなく、ダブルヘテロ構造の結晶成長や電流ブロ
ック層等の選択成長には、有機金属気相成長法(MOC
VD法)、分子線エピタキシー法(MBE法)、ハイド
ライドあるいはハライド気相成長法(VPE法)、液相
成長法(LPE法)等の公知の成長方法を適宜選択して
用いることができる。In manufacturing the semiconductor optical device of the present invention, a conventionally used method can be appropriately selected and used. The method of growing the crystal is not particularly limited. For the crystal growth of the double hetero structure and the selective growth of the current block layer, the metal organic chemical vapor deposition (MOC)
A known growth method such as a VD method, a molecular beam epitaxy method (MBE method), a hydride or halide vapor phase growth method (VPE method), and a liquid phase growth method (LPE method) can be appropriately selected and used.
【0063】本発明の半導体光デバイス装置の製造方法
としては、まず基板11上に第1導電型クラッド層12
及び第2導電型第1クラッド層14と活性層13を有す
るダブルヘテロ構造を形成後、第2導電型第1クラッド
層14上に電流ブロック層17を形成し、電流ブロック
層17をエッチングにより開口して開口部16を形成し
た後、開口部内部及び該開口部両脇の電流ブロック層1
7上の一部に第2導電型第2クラッド層19を形成する
工程を例示することができる。この製造方法の詳細やそ
の他の製造方法については、以下の実施例や関連技術文
献から理解することができる。The method of manufacturing a semiconductor optical device according to the present invention is as follows. First, a first conductive type clad layer 12 is formed on a substrate 11.
Then, after forming a double hetero structure having the first cladding layer 14 of the second conductivity type and the active layer 13, a current blocking layer 17 is formed on the first cladding layer 14 of the second conductivity type, and the current blocking layer 17 is opened by etching. After the opening 16 is formed, the current blocking layer 1 inside the opening and on both sides of the opening is formed.
The step of forming the second conductivity type second cladding layer 19 on a part of the upper layer 7 can be exemplified. Details of this manufacturing method and other manufacturing methods can be understood from the following examples and related technical documents.
【0064】各層の具体的成長条件等は、層の組成、成
長方法、装置の形状等に応じて異なるが、MOCVD法
を用いてIII−V族化合物半導体層を成長する場合、ダ
ブルへテロ構造は、成長温度600〜750℃程度、V
/III比50〜150程度(GaAs、InGaAsの
場合)、20〜60程度(AlGaAsの場合)或いは
300〜600程度(InGaAsP、AlGaInP
の場合)、電流ブロック層は成長温度600〜700
℃、V/III比40〜60程度(AlGaAsの場合)
或いは350〜550程度(InGaAsP、AlGa
InPの場合)で行うのが好ましい。The specific growth conditions and the like of each layer vary depending on the composition of the layer, the growth method, the shape of the device, and the like. When the III-V compound semiconductor layer is grown by MOCVD, a double heterostructure is used. Is a growth temperature of about 600 to 750 ° C., and V
/ III ratio of about 50 to 150 (for GaAs and InGaAs), about 20 to 60 (for AlGaAs) or about 300 to 600 (InGaAsP, AlGaInP).
), The current blocking layer has a growth temperature of 600 to 700
° C, V / III ratio about 40-60 (in case of AlGaAs)
Alternatively, about 350 to 550 (InGaAsP, AlGa
(In the case of InP).
【0065】特に表面保護層18を用いて選択成長する
部分がAlGaAs、AlGaInPのようにAlを含
む場合、成長中に微量のHClガスを導入することによ
り、マスク上へのポリの堆積を防止することができるた
め非常に好ましい。Alの組成が高いほど、或いはマス
ク幅又はマスク面積比が大きいほど、他の成長条件を一
定とした場合、ポリの堆積を防止し、かつ半導体表面露
出部のみに選択成長を行う(セレクティブモード)のに
必要なHCl導入量は増加する。一方、HClガスの導
入量が多すぎるとAlGaAs層の成長が起こらず、逆
に半導体層がエッチングされてしまうが(エッチングモ
ード)が、Al組成が高くなるほど他の成長条件を一定
とした場合、エッチングモードになるのに必要なHCl
導入量は増加する。このため、最適なHCl導入量はト
リメチルアルミニウム等のAlを含んだIII族原料供給
モル数に大きく依存する。具体的には、HClの供給モ
ル数とAlを含んだIII族原料供給モル数の比(HCl
/III族)は、下限は0.01以上が好ましく、0.0
5以上がより好ましく、0.1以上が最も好ましい。上
限は、50以下が好ましく、10以下がより好ましく、
5以下が最も好ましい。ただし、Inを含む化合物半導
体層を選択成長(特に、HCl導入)させる場合は、組
成制御が困難になりやすい。In particular, when the portion to be selectively grown using the surface protection layer 18 contains Al such as AlGaAs or AlGaInP, a small amount of HCl gas is introduced during the growth to prevent poly deposition on the mask. Very preferred because it can be. When the Al composition is higher or the mask width or the mask area ratio is larger, and other growth conditions are kept constant, poly deposition is prevented and selective growth is performed only on the semiconductor surface exposed portion (selective mode). The amount of HCl introduced required for this increases. On the other hand, if the introduction amount of the HCl gas is too large, the growth of the AlGaAs layer does not occur, and the semiconductor layer is etched instead (etching mode). HCl required to enter etching mode
The amount of introduction increases. For this reason, the optimal amount of HCl introduced largely depends on the supply mole number of the group III raw material containing Al such as trimethylaluminum. Specifically, the ratio of the supply mole number of HCl to the supply mole number of the group III raw material containing Al (HCl
/ III) has a lower limit of preferably 0.01 or more, and 0.0
5 or more is more preferable, and 0.1 or more is most preferable. The upper limit is preferably 50 or less, more preferably 10 or less,
Most preferably 5 or less. However, when the compound semiconductor layer containing In is selectively grown (in particular, HCl is introduced), it is easy to control the composition.
【0066】セルフアライン型の形成や選択成長に使用
する表面保護層18は、誘電体であることが好ましく、
具体的には、SiNx膜、SiO2膜、SiON膜、A
l2O 3膜、ZnO膜、SiC膜及びアモルファスSiか
らなる群から選択される。表面保護層18は、マスクと
してMOCVDなどを用いてグルーブを選択再成長によ
り形成する場合に用いられる。Used for self-aligned type formation and selective growth
The surface protective layer 18 is preferably a dielectric,
Specifically, a SiNx film, SiOTwoFilm, SiON film, A
lTwoO ThreeFilm, ZnO film, SiC film and amorphous Si
Selected from the group consisting of: The surface protection layer 18 includes a mask and
And selectively regrow the grooves using MOCVD, etc.
It is used when forming.
【0067】本発明の半導体光デバイス装置を利用した
半導体レーザ装置として、情報処理用光源(通常AlG
aAs系(波長780nm近傍)、AlGaInP系
(波長600nm帯)、InGaN系(波長400nm
近傍)、通信用信号光源(通常InGaAsP或いはI
nGaAsを活性層とする1.3μm帯、1.5μm
帯)レーザ、ファイバー励起用光源(InGaAs歪み
量子井戸活性層/GaAs基板を用いる980nm近
傍、InGaAsP歪み量井戸活性層/InP基板を用
いる1480nm近傍など)レーザなどの通信用半導体
レーザ装置などの、特に高出力動作が求められる多用な
装置を挙げることができる。また、通信用レーザでも、
円形に近いレーザはファイバーとの結合効率を高める点
で有効である。また、遠視野像が単一ピークであるもの
は、情報処理や光通信などの幅広い用途に好適なレーザ
として供することができる。As a semiconductor laser device using the semiconductor optical device of the present invention, a light source for information processing (usually AlG
aAs-based (wavelength around 780 nm), AlGaInP-based (wavelength 600 nm band), InGaN-based (wavelength 400 nm)
Signal source for communication (usually InGaAsP or I)
1.3 μm band with nGaAs active layer, 1.5 μm
In particular, communication semiconductor laser devices such as lasers, lasers, and fiber excitation light sources (such as near 980 nm using an InGaAs strained quantum well active layer / GaAs substrate, and near 1480 nm using an InGaAsP strained well active layer / InP substrate) lasers, etc. Various devices that require high output operation can be given. In addition, even for communication lasers,
A laser having a circular shape is effective in increasing the coupling efficiency with the fiber. A laser having a single peak in the far-field image can be used as a laser suitable for a wide range of uses such as information processing and optical communication.
【0068】さらに、本発明の半導体光デバイス装置
は、半導体レーザ以外に半導体光増幅器、光検出器、光
変調器、光スイッチなどの光素子及びこれらの集積装置
についても応用が可能である。また、本発明は半導体レ
ーザ以外に端面発光型などの発光ダイオード(LED)
としても応用可能である。Further, the semiconductor optical device of the present invention can be applied not only to a semiconductor laser but also to optical elements such as a semiconductor optical amplifier, a photodetector, an optical modulator, an optical switch, and an integrated device thereof. Further, the present invention is not limited to a semiconductor laser, and may be a light emitting diode (LED) such as an edge emitting type.
It is also applicable as.
【0069】[0069]
【実施例】以下に具体例を挙げて、本発明をさらに詳細
に説明する。以下の実施例に示す材料、試薬、割合、操
作等は、本発明の精神を逸脱しない限り適宜変更するこ
とができる。したがって、本発明の範囲は以下に示す具
体例に制限されるものではない。The present invention will be described in more detail with reference to specific examples. Materials, reagents, ratios, operations, and the like shown in the following examples can be appropriately changed without departing from the spirit of the present invention. Therefore, the scope of the present invention is not limited to the following specific examples.
【0070】本実施例において、図3に示す順に各層を
形成することにより半導体光デバイス装置の一つである
半導体発光素子を製造した。なお、図3(a)〜図3
(c)には、構造を把握しやすくするために敢えて寸法
を変えている部分があるが、実際の寸法は以下の文中に
記載されるとおりである。In this example, a semiconductor light emitting device, which is one of the semiconductor optical device devices, was manufactured by forming each layer in the order shown in FIG. 3 (a) to FIG.
In (c), there is a part where the dimensions are intentionally changed in order to make it easy to grasp the structure, but the actual dimensions are as described in the following text.
【0071】厚さ350μmで表面が(100)面であ
るn型GaAs(n=1×1018cm-3)基板301上
に、MBE法により、厚さ2.0μmのn型Al0.35G
a0. 65As(Siドープ:n=1×1018cm-3)から
なるn型クラッド層302、厚さ30nmのGaAs光
閉じ込め層(ノンドープ)、厚さ6nmのIn0.2Ga
0.8As井戸層(ノンドープ)、厚さ8nmのGaAs
バリア層(ノンドープ)、厚さ6nmのIn0.2Ga0.8
As井戸層(ノンドープ)及び厚さ30nmのGaAs
光閉じ込め層(ノンドープ)を順次積層してなる二重量
子井戸(DQW)活性層303、厚さ0.1μmのp型
Al0.4Ga0.6As(Beドープ:p=1×1018cm
-3)からなるp型第1クラッド層304、厚さ10nm
のp型GaAs(Beドープ:p=1×1018cm-3)
第2エッチング阻止層305、厚さ20nmのp型In
0.49Ga0.51P(Beドープ:p=1×1017cm-3)
第1エッチング阻止層305’、厚さ0.5μmのn型
Al0.35Ga0.65As(Siドープ:n=1×1018c
m-3)からなるn型電流ブロック層306、厚さ10n
mのn型GaAs(Siドープ:n=1×1018c
m-3)からなるn型キャップ307を順次積層した(図
3(a))。On a n-type GaAs (n = 1 × 10 18 cm −3 ) substrate 301 having a thickness of 350 μm and a (100) plane, a 2.0 μm-thick n-type Al 0.35 G is formed by MBE.
a 0. 65 As (Si-doped: n = 1 × 10 18 cm -3) n -type cladding layer 302 made of, GaAs optical confinement layer having a thickness of 30 nm (non-doped), a thickness of 6 nm an In 0.2 Ga
0.8 As well layer (non-doped), 8 nm thick GaAs
Barrier layer (non-doped), 6 nm thick In 0.2 Ga 0.8
As well layer (non-doped) and GaAs having a thickness of 30 nm
A double quantum well (DQW) active layer 303 in which light confinement layers (non-doped) are sequentially laminated, p-type Al 0.4 Ga 0.6 As (Be doped: p = 1 × 10 18 cm) having a thickness of 0.1 μm
-3 ) p-type first cladding layer 304, thickness 10 nm
P-type GaAs (Be doped: p = 1 × 10 18 cm −3 )
Second etch stop layer 305, 20 nm thick p-type In
0.49 Ga 0.51 P (Be doped: p = 1 × 10 17 cm −3 )
First etching stop layer 305 ', 0.5 μm thick n-type Al 0.35 Ga 0.65 As (Si-doped: n = 1 × 10 18 c
m- 3 ), an n-type current block layer 306 having a thickness of 10 n
m n-type GaAs (Si doped: n = 1 × 10 18 c
m −3 ) were sequentially laminated (FIG. 3A).
【0072】電流注入領域を形成するために、まず、こ
のダブルヘテロ基板の表面に厚さ100nmのSiNx
表面保護層をプラズマCVDにより堆積させ、フォトリ
ソグラフィーにより[0−11]B方向にストライプ状
の開口部308を多数形成した。なお[01−1]B方
向は、一般的なIII−V族化合物半導体において、(1
00)面と(01−1)面の間に存在する(11−1)
面が、V族元素が現れる面である様に定義する。In order to form a current injection region, first, a 100 nm thick SiNx
A surface protective layer was deposited by plasma CVD, and a large number of stripe-shaped openings 308 were formed in the [0-11] B direction by photolithography. Note that the [01-1] B direction is (1) in a general III-V compound semiconductor.
(11-1) exists between the (00) plane and the (01-1) plane.
The plane is defined as the plane where the group V element appears.
【0073】このSiNx表面保護層をエッチングマス
クとして、このストライプ状の開口部308において、
第1エッチング阻止層305’でエッチングが停止する
ようにして、電流ブロック層306をリン酸/過酸化水
素系のエッチング液を用いてエッチングにより除去し、
ストライプ状の開口部308の形成を完了した。このと
きストライプ状の開口部308断面の側面は湾曲線状と
なり、開口部308の底面の幅は2.2μm、横方向の
スペース間隔は400μmであった。この後、ストライ
プ状のSiNx保護膜を緩衝フッ酸液などのウェットエ
ッチングもしくはSF6、CF4などのガスを用いたドラ
イエッチングを用いて除去した。次に、第2エッチング
阻止層305でエッチング停止するようにして、上記開
口部直下(電流注入領域)の第1エッチング停止層30
5’を塩酸系エッチング液を用いてエッチングにより除
去し、ストライプ状の溝308の形成を完了した(図3
(b))。Using the SiNx surface protective layer as an etching mask,
The current block layer 306 is removed by etching using a phosphoric acid / hydrogen peroxide-based etchant so that the etching is stopped at the first etching stop layer 305 '.
The formation of the stripe-shaped openings 308 is completed. At this time, the side surface of the cross section of the stripe-shaped opening 308 was a curved line, the width of the bottom surface of the opening 308 was 2.2 μm, and the horizontal space interval was 400 μm. Thereafter, the striped SiNx protective film was removed by wet etching using a buffered hydrofluoric acid solution or by dry etching using a gas such as SF 6 or CF 4 . Next, the first etching stop layer 30 immediately below the opening (current injection region) is stopped by stopping the etching at the second etching stop layer 305.
5 'was removed by etching using a hydrochloric acid-based etchant, thereby completing the formation of the striped groove 308 (FIG. 3).
(B)).
【0074】この後、MOCVD法により厚さ2.2μ
mのp型Al0.35Ga0.65As(Znドープ:p=1×
1018cm-3)からなるp型第2クラッド層309、及
び厚さ3.5μmのp型GaAs(Znドープ:p=2
×1019cm-3)からなるコンタクト層310を成長さ
せた。Thereafter, a thickness of 2.2 μm was formed by MOCVD.
m p-type Al 0.35 Ga 0.65 As (Zn doped: p = 1 ×
10 18 cm −3 ) of p-type second cladding layer 309, and 3.5 μm-thick p-type GaAs (Zn doped: p = 2)
A contact layer 310 of (× 10 19 cm −3 ) was grown.
【0075】この後、p側の電極311を蒸着し、基板
を100μmまで薄くした後に、n側電極312を蒸着
し、アロイした(図3(c))。こうして作製したウエ
ハーを劈開して、レーザ光出射端面を形成(1次劈開)
するようにチップバーに切り出し、半導体発光素子レー
ザを作製した。このときの共振器長は1000μmとし
た。前端面5%−後端面95%の非対称コーティングを
施した後、2次劈開によりチップに分離した。チップを
ジャンクションダウンで組立した後、25℃で連続通電
(CW)にて電流−光出力、電流−電圧特性を測定し
た。Thereafter, the p-side electrode 311 was deposited and the substrate was thinned to 100 μm, and then the n-side electrode 312 was deposited and alloyed (FIG. 3C). The wafer thus manufactured is cleaved to form a laser light emitting end face (first cleavage).
Then, a semiconductor light emitting device laser was manufactured. The resonator length at this time was 1000 μm. After applying an asymmetric coating of 5% front end face-95% rear end face, the chip was separated into chips by secondary cleavage. After assembling the chip by junction down, current-light output and current-voltage characteristics were measured at 25 ° C. by continuous conduction (CW).
【0076】このようにして作製した半導体発光素子
は、動作電流の増加とともに光出力が増加し、約500
mWまでキンクフリーでかつ約650mWまでCODせ
ずに光出力が得られた。しかし、それ以上に動作電流を
増加させても光出力は増加せず、素子自体の発熱による
熱飽和によって光出力が制限された。発振波長は平均9
79nm、しきい値電流は平均20mA、スロープ効率
は平均0.85mW/mAであり、特性は非常に良好で
あった。また、300mW出力時における垂直広がり角
は平均28°、水平拡がり角は平均8.5°であった。
このとき、非点隔差は2μm以下と非常に小さくするこ
とができ、光ファイバーとの光結合特性に優れた光源と
なることが判明した。さらに、高い信頼性(70℃、3
00mWの高温、高出力における3000時間以上の安
定動作)が得られることが判明した。また、電流注入の
ための開口部をエッチング阻止層までのエッチングによ
り形成しているため、素子構造の均一性を高めることが
でき、上記の半導体レーザ素子を高歩留まりで作製する
ことができた。The light output of the semiconductor light emitting device manufactured in this manner increases as the operating current increases.
Light output was obtained without kink free up to about 650 mW and kink free up to mW. However, even if the operating current is further increased, the light output does not increase, and the light output is limited by heat saturation due to heat generation of the element itself. Oscillation wavelength is 9 on average
79 nm, the threshold current was 20 mA on average, and the slope efficiency was 0.85 mW / mA on average, and the characteristics were very good. At a power of 300 mW, the vertical spread angle was 28 ° on average, and the horizontal spread angle was 8.5 ° on average.
At this time, it was found that the astigmatic difference can be made as very small as 2 μm or less, and that the light source has excellent light coupling characteristics with an optical fiber. Furthermore, high reliability (70 ° C, 3
It has been found that a stable operation of 3,000 hours or more at a high temperature of 00 mW and high output can be obtained. Further, since the opening for current injection is formed by etching up to the etching stop layer, the uniformity of the element structure can be improved, and the above-described semiconductor laser element can be manufactured with high yield.
【0077】(比較例)電流ブロック層を酒石酸/過酸
化水素系のエッチング液を用いてエッチングにより除去
し、ストライプ状の溝を形成した点、及び側壁は直線か
らなるファセット面(通常、(111)A面近傍)であ
る点を除き、実施例1と同じ工程によって半導体発光素
子を作製した。半導体発光素子のチップ断面形状をSE
Mで観察したところ、比較例ではブロック層側壁から成
長したp型第2クラッド層に結晶性の劣化した領域が存
在することが判明した。一方、実施例の湾曲した側壁か
らは比較例のような結晶性の劣化した領域は認められな
かった。この素子構造の半導体発光素子では、実施例の
素子に比べて、長寿命試験において劣化率が約2〜5倍
大きくなった。この原因としては、上記のブロック層側
壁から成長したp型第2クラッド層において結晶性の劣
化が関与していると考えられる。COMPARATIVE EXAMPLE The current blocking layer was removed by etching using a tartaric acid / hydrogen peroxide type etching solution to form a stripe-shaped groove, and the side wall was straight facet face (usually (111) A) Near the A-plane), a semiconductor light-emitting device was manufactured by the same steps as in Example 1. SE cross section of semiconductor light emitting device chip
Observation with M revealed that in the comparative example, a region having deteriorated crystallinity was present in the p-type second cladding layer grown from the side wall of the block layer. On the other hand, a region where crystallinity was deteriorated as in the comparative example was not recognized from the curved side wall of the example. In the semiconductor light emitting device having this element structure, the deterioration rate was about 2 to 5 times larger in the long life test than the device of the example. This is considered to be due to the deterioration of crystallinity in the p-type second cladding layer grown from the side wall of the block layer.
【0078】[0078]
【発明の効果】本発明の半導体光デバイス装置は、スト
ライプ状の開口部の側面を曲線状の形とすることによ
り、該開口部側面から成長したクラッド層の結晶性の劣
化を防止できる。このため、本発明の半導体光デバイス
装置は、高出力動作時における装置の信頼性が高い。ま
た、本発明の半導体光デバイス装置は、開口幅の均一性
を高め、高歩留まりで作製することができることから、
特に、構造設計マージンの小さいレーザが求められてい
るときに有効である。本発明は、半導体レーザなどをは
じめとして広範な分野に応用されうるものであり、特に
光通信システムに用いる光ファイバー増幅器励起用光源
や増幅器に適している。According to the semiconductor optical device of the present invention, the side face of the stripe-shaped opening is formed in a curved shape, so that the crystallinity of the clad layer grown from the side face of the opening can be prevented from deteriorating. For this reason, the semiconductor optical device of the present invention has high device reliability during high-output operation. Further, the semiconductor optical device of the present invention can improve the uniformity of the opening width and can be manufactured with a high yield.
This is particularly effective when a laser having a small structural design margin is required. INDUSTRIAL APPLICABILITY The present invention can be applied to a wide range of fields including a semiconductor laser and the like, and is particularly suitable for an optical fiber amplifier pumping light source and an amplifier used in an optical communication system.
【図1】 本発明の半導体光デバイス装置の一実施例に
おける斜視図である。FIG. 1 is a perspective view of a semiconductor optical device according to an embodiment of the present invention.
【図2】 図1に示した本発明の半導体光デバイス装置
の一実施例の一部における斜視図及び拡大図である。FIG. 2 is a perspective view and an enlarged view of a part of one embodiment of the semiconductor optical device device of the present invention shown in FIG.
【図3】 本発明の半導体光デバイス装置の製造工程の
一例を説明する工程図である。FIG. 3 is a process diagram illustrating an example of a manufacturing process of the semiconductor optical device device of the present invention.
【図4】 従来の一般的なセルフアライン導波路型スト
ライプ構造を示す断面図である。FIG. 4 is a cross-sectional view showing a conventional general self-aligned waveguide type stripe structure.
【図5】 本発明の半導体光デバイス装置の一実施例の
上面図である。FIG. 5 is a top view of one embodiment of the semiconductor optical device device of the present invention.
11: 基板 12: 第1導電型クラッド層 13: 活性層 14: 第2導電型第1クラッド層 15: 第2エッチング阻止層 16: 開口部 17: 電流ブロック層 18: 表面保護層 19: 第2導電型第2クラッド層 20: コンタクト層 21: 開口部側面 22: 開口部底面 41: 基板 42: 第1導電型クラッド層 43: 活性層 44: エッチング阻止層 45: 開口部 46: 電流ブロック層 47: 第2導電型クラッド層 48: コンタクト層 51、55: 光閉じ込め層 52、54: 井戸層 53: バリア層 301: 基板 302: n型クラッド層 303: 活性層 304: p型第1クラッド層 305: 第2エッチング阻止層 305’:第1エッチング阻止層 306: 電流ブロック層 307: SiNx表面保護層 308: 開口部 309: p型第2クラッド層 310: コンタクト層 311: p側電極 312: n側電極 W1: 端部幅 W2: 中央部幅 11: substrate 12: first conductivity type clad layer 13: active layer 14: second conductivity type first clad layer 15: second etching stop layer 16: opening 17: current blocking layer 18: surface protection layer 19: second Conductive type second cladding layer 20: Contact layer 21: Opening side surface 22: Opening bottom surface 41: Substrate 42: First conductive type cladding layer 43: Active layer 44: Etching stop layer 45: Opening 46: Current block layer 47 : Second conductivity type cladding layer 48: contact layer 51, 55: light confinement layer 52, 54: well layer 53: barrier layer 301: substrate 302: n-type cladding layer 303: active layer 304: p-type first cladding layer 305 : Second etching stop layer 305 ′: first etching stop layer 306: current blocking layer 307: SiNx surface protection layer 308: opening 309: p-type second cladding layer 310: contact layer 311: p-side electrode 312: n-side electrode W1: end width W2: central width
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 2H079 AA02 AA13 BA01 DA16 EA03 EA07 EA08 EB04 HA11 5F073 AA20 AA53 AA74 AA86 CA07 DA22 EA29 ──────────────────────────────────────────────────続 き Continued on front page F term (reference) 2H079 AA02 AA13 BA01 DA16 EA03 EA07 EA08 EB04 HA11 5F073 AA20 AA53 AA74 AA86 CA07 DA22 EA29
Claims (20)
クラッド層、該第1導電型クラッド層上に形成された活
性層、該活性層上に形成された第2導電型第1クラッド
層、該第2導電第1クラッド層上に形成された開口部を
有する電流ブロック層、該開口部内部および少なくとも
該開口部両脇の電流ブロック層上の一部に形成された第
2導電型第2クラッド層を有する半導体光デバイス装置
であって、 該開口部の長手方向に直交する断面において、該開口部
の側面が湾曲線で表されることを特徴とする半導体光デ
バイス装置。A first conductive type clad layer formed on the substrate; an active layer formed on the first conductive type clad layer; and a second conductive type first layer formed on the active layer. A cladding layer, a current blocking layer having an opening formed on the second conductive first cladding layer, and a second conductive layer formed on the current blocking layer inside the opening and at least on both sides of the opening. A semiconductor optical device having a mold-type second cladding layer, wherein a side surface of the opening is represented by a curved line in a cross section orthogonal to a longitudinal direction of the opening.
おいて、開口部の側面の下端部と上端部とを結ぶ直線の
傾きの絶対値が0.3〜10であることを特徴とする請
求項1に記載の半導体光デバイス装置。2. An absolute value of a slope of a straight line connecting a lower end portion and an upper end portion of a side surface of the opening in a cross section orthogonal to a longitudinal direction of the opening is 0.3 to 10. Item 2. The semiconductor optical device according to item 1.
おいて、前記湾曲線の接線の傾きの絶対値が前記側面の
下端部において0.05〜5であることを特徴とする請
求項1又は2に記載の半導体光デバイス装置。3. The cross section orthogonal to the longitudinal direction of the opening, wherein the absolute value of the inclination of the tangent to the curved line is 0.05 to 5 at the lower end of the side surface. 3. The semiconductor optical device device according to 2.
おいて、前記湾曲線の接線の傾きの絶対値が前記側面の
上端部において0.5〜50であることを特徴とする請
求項1〜3のいずれかに記載の半導体光デバイス装置。4. An absolute value of an inclination of a tangent of the curved line in a cross section orthogonal to a longitudinal direction of the opening is 0.5 to 50 at an upper end portion of the side surface. 3. The semiconductor optical device device according to any one of items 3.
おいて、前記湾曲線の接線の傾きの絶対値が、側面の下
端部から上端部まで連続して増加することを特徴とする
請求項1〜4のいずれかに記載の半導体光デバイス装
置。5. The cross section orthogonal to the longitudinal direction of the opening, wherein the absolute value of the inclination of the tangent to the curved line continuously increases from the lower end to the upper end of the side surface. 5. The semiconductor optical device according to any one of items 1 to 4.
前記開口部の長手方向が[01−1]方向であることを
特徴とする請求項1〜5のいずれかに記載の半導体光デ
バイス装置。6. A main surface of the substrate is a (100) plane,
6. The semiconductor optical device according to claim 1, wherein a longitudinal direction of the opening is a [01-1] direction.
なることを特徴とする請求項1〜6のいずれかに記載の
半導体光デバイス装置。7. The semiconductor optical device according to claim 1, wherein said active layer is made of an InGaAs quantum well.
第2クラッド層より小さい屈折率を有する半導体層で構
成されていることを特徴とする請求項1〜7のいずれか
に記載の半導体光デバイス装置。8. The semiconductor according to claim 1, wherein said current blocking layer is formed of a semiconductor layer having a lower refractive index than said second cladding layer of said second conductivity type. Optical device equipment.
導電型あるいは高抵抗の半導体層で構成されていること
を特徴とする請求項1〜8のいずれかに記載の半導体光
デバイス装置。9. The method according to claim 1, wherein the current blocking layer comprises at least a first
9. The semiconductor optical device according to claim 1, wherein the semiconductor optical device is formed of a conductive or high-resistance semiconductor layer.
又はAlGaAsPで構成されていることを特徴とする
請求項1〜8いずれかに記載の半導体光デバイス装置。10. The current blocking layer is made of AlGaAs.
9. The semiconductor optical device according to claim 1, wherein the semiconductor optical device is made of AlGaAsP.
ブロック層との間に1層以上のエッチング阻止層を有す
ることを特徴とする請求項1〜10のいずれかに記載の
半導体光デバイス装置。11. The semiconductor optical device according to claim 1, wherein at least one etching stop layer is provided between the second conductivity type first cladding layer and the current blocking layer. apparatus.
で発光した発光波長に対して透明であることを特徴とす
る請求項11に記載の半導体光デバイス装置。12. The semiconductor optical device according to claim 11, wherein the etching stop layer is transparent to a wavelength of light emitted from the active layer.
構成されることを特徴とする請求項11に記載の半導体
光デバイス装置。13. The semiconductor optical device according to claim 11, wherein the etching stop layer is made of GaAs.
入されることを特徴とする請求項1〜13のいずれかに
記載の半導体光デバイス装置。14. The semiconductor optical device according to claim 1, wherein a current is injected from said opening into said active layer.
リン酸/過酸化水素系のエッチング液でエッチングして
形成されたことを特徴とする請求項1〜14のいずれか
に記載の半導体光デバイス装置。15. The semiconductor light according to claim 1, wherein the opening is formed by etching the current blocking layer with a phosphoric acid / hydrogen peroxide-based etchant. Device equipment.
るストライプ状の開口部であることを特徴とする請求項
1〜15のいずれかに記載の半導体光デバイス装置。16. The semiconductor optical device according to claim 1, wherein said opening is a stripe-shaped opening extending to both ends.
ているが他方の端部までは伸長していない開口部である
ことを特徴とする請求項1〜15のいずれかに記載の半
導体光デバイス装置。17. The method according to claim 1, wherein the opening is an opening extending to one end but not extending to the other end. Semiconductor optical device.
30mW以上であることを特徴とする請求項1〜17の
いずれかに記載の半導体光デバイス装置。18. The semiconductor optical device according to claim 1, wherein an optical output of said semiconductor optical device is 30 mW or more.
バー増幅器励起用光源として用いられることを特徴とす
る請求項1〜18のいずれかに記載の半導体光デバイス
装置。19. The semiconductor optical device according to claim 1, wherein said semiconductor optical device is used as a light source for exciting an optical fiber amplifier.
バー増幅器として用いられることを特徴とする請求項1
〜19のいずれかに記載の半導体光デバイス装置。20. The apparatus according to claim 1, wherein said semiconductor optical device is used as an optical fiber amplifier.
20. The semiconductor optical device device according to any one of items 1 to 19.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000166011A JP4028158B2 (en) | 2000-06-02 | 2000-06-02 | Semiconductor optical device equipment |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000166011A JP4028158B2 (en) | 2000-06-02 | 2000-06-02 | Semiconductor optical device equipment |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001345516A true JP2001345516A (en) | 2001-12-14 |
JP4028158B2 JP4028158B2 (en) | 2007-12-26 |
Family
ID=18669393
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000166011A Expired - Fee Related JP4028158B2 (en) | 2000-06-02 | 2000-06-02 | Semiconductor optical device equipment |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4028158B2 (en) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003198061A (en) * | 2001-12-27 | 2003-07-11 | Ricoh Co Ltd | Surface emitting laser element, surface emitting laser array, optical interconnection system and optical communication system |
JP2003218465A (en) * | 2002-01-22 | 2003-07-31 | Sharp Corp | Stripe waveguide structure type semiconductor laser device and method of manufacturing the same |
JP2006114605A (en) * | 2004-10-13 | 2006-04-27 | Sharp Corp | Nitride semiconductor laser element |
JP2012083473A (en) * | 2010-10-08 | 2012-04-26 | Anritsu Corp | Optical gate element |
JP2012181351A (en) * | 2011-03-01 | 2012-09-20 | Anritsu Corp | Optical gate element |
JP2013228474A (en) * | 2012-04-24 | 2013-11-07 | Nippon Telegr & Teleph Corp <Ntt> | Light modulation waveguide |
JP2013228473A (en) * | 2012-04-24 | 2013-11-07 | Nippon Telegr & Teleph Corp <Ntt> | Light modulation waveguide |
JP2013228475A (en) * | 2012-04-24 | 2013-11-07 | Nippon Telegr & Teleph Corp <Ntt> | Light modulation waveguide |
-
2000
- 2000-06-02 JP JP2000166011A patent/JP4028158B2/en not_active Expired - Fee Related
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003198061A (en) * | 2001-12-27 | 2003-07-11 | Ricoh Co Ltd | Surface emitting laser element, surface emitting laser array, optical interconnection system and optical communication system |
JP2003218465A (en) * | 2002-01-22 | 2003-07-31 | Sharp Corp | Stripe waveguide structure type semiconductor laser device and method of manufacturing the same |
JP2006114605A (en) * | 2004-10-13 | 2006-04-27 | Sharp Corp | Nitride semiconductor laser element |
JP2012083473A (en) * | 2010-10-08 | 2012-04-26 | Anritsu Corp | Optical gate element |
JP2012181351A (en) * | 2011-03-01 | 2012-09-20 | Anritsu Corp | Optical gate element |
JP2013228474A (en) * | 2012-04-24 | 2013-11-07 | Nippon Telegr & Teleph Corp <Ntt> | Light modulation waveguide |
JP2013228473A (en) * | 2012-04-24 | 2013-11-07 | Nippon Telegr & Teleph Corp <Ntt> | Light modulation waveguide |
JP2013228475A (en) * | 2012-04-24 | 2013-11-07 | Nippon Telegr & Teleph Corp <Ntt> | Light modulation waveguide |
Also Published As
Publication number | Publication date |
---|---|
JP4028158B2 (en) | 2007-12-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0989643B1 (en) | Semiconductor light-emitting device and manufacturing method for the same | |
JP4028158B2 (en) | Semiconductor optical device equipment | |
JP3864634B2 (en) | Semiconductor light emitting device and manufacturing method thereof | |
JP3892637B2 (en) | Semiconductor optical device equipment | |
JP2002124738A (en) | Semiconductor optical device and manufacturing method thereof | |
JP2006054426A (en) | Self-oscillation semiconductor laser device | |
JP3889910B2 (en) | Semiconductor light emitting device and manufacturing method thereof | |
JP2001185809A (en) | Semiconductor optical device and manufacturing method therefor | |
JP2001203423A (en) | Semiconductor light-emitting device | |
JP3889896B2 (en) | Semiconductor light emitting device | |
JP2001135895A (en) | Semiconductor light emitting device | |
JP2001358409A (en) | Semiconductor optical device and its manufacturing method | |
JP2001057458A (en) | Semiconductor light-emitting device | |
JP2002026451A (en) | Semiconductor optical device | |
JP2007049209A (en) | Semiconductor optical device and manufacturing method thereof | |
JP2000277856A (en) | Self oscillation semiconductor laser system | |
JP3963632B2 (en) | Semiconductor optical device equipment | |
JP4163321B2 (en) | Semiconductor light emitting device | |
JP2001185810A (en) | Semiconductor optical device and manufacturing method therefor | |
JP2000332359A (en) | Semiconductor light emitting device | |
JP3889911B2 (en) | Semiconductor light emitting device and manufacturing method thereof | |
JP2001345515A (en) | Semiconductor optical device and its manufacturing method | |
JP2001024276A (en) | Semiconductor light emitting device | |
JP2001024281A (en) | Semiconductor light emitting device | |
JP2000312053A (en) | Semiconductor optical device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060901 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061220 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070215 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070619 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070807 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071002 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071011 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101019 Year of fee payment: 3 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111019 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111019 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121019 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121019 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131019 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |