JP2001339372A - Redundant system device - Google Patents

Redundant system device

Info

Publication number
JP2001339372A
JP2001339372A JP2000153983A JP2000153983A JP2001339372A JP 2001339372 A JP2001339372 A JP 2001339372A JP 2000153983 A JP2000153983 A JP 2000153983A JP 2000153983 A JP2000153983 A JP 2000153983A JP 2001339372 A JP2001339372 A JP 2001339372A
Authority
JP
Japan
Prior art keywords
state
self
frame
devices
master
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000153983A
Other languages
Japanese (ja)
Other versions
JP4362947B2 (en
Inventor
Takeshi Koike
武史 小池
Shinichi Inaba
晋一 稲葉
Mutsumi Takahashi
睦 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2000153983A priority Critical patent/JP4362947B2/en
Publication of JP2001339372A publication Critical patent/JP2001339372A/en
Application granted granted Critical
Publication of JP4362947B2 publication Critical patent/JP4362947B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a redundant system device that selects/switches a master/a slave with simple control needing only a small load. SOLUTION: Reference frame generating sections 111, 112 generate a multi- frame synchronously with a clock CLK and a pulse P. Frame extract sections 112, 122 extract the multi-frame from a frame data signal from an opposite device. Selectors 113, 123 select the multi-frame of the reference frame generating sections 111, 121 or the frame extract sections 112, 122. Frame generating sections 114, 124 generate a frame data signal from the multi-frame selected by the selectors 113, 123 and transmit the signal to the opposite device. Phase detection sections 115, 125 detect synchronization/asynchronization of the multi- frame of both devices 110, 120. Master/slave control sections 116, 126 autonomously control the master/slave state of its own device.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、冗長系装置に関
し、より詳細には、第1系〜第n系装置のそれぞれを自
走モードまたは追従モードで動作させることによって、
これらの装置を同期化させる冗長系装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a redundant system, and more particularly, to operating a first system to an n-th system in a self-running mode or a following mode.
The present invention relates to a redundant device for synchronizing these devices.

【0002】[0002]

【従来の技術】従来より、マスタモード(自走モード)
の装置にスレーブモード(追従モード)の装置を追従さ
せることによって、これらの装置の位相を同期化させる
冗長系装置が知られている。このような同期化方法は、
一般に、「アクト決定方法」と称されている。
2. Description of the Related Art Conventionally, a master mode (self-propelled mode) has been used.
There is known a redundant device that synchronizes the phases of these devices by causing a device in a slave mode (follow-up mode) to follow the device. Such a synchronization method
Generally, it is called “act determination method”.

【0003】図6は、従来の冗長系装置の一例(二重化
装置の場合)を示すブロック図である。
FIG. 6 is a block diagram showing an example of a conventional redundant device (in the case of a duplex device).

【0004】図6に示したように、この二重化装置は、
0系の装置610と、1系の装置620と、制御装置6
30とを備えている。
[0004] As shown in FIG.
0-system device 610, 1-system device 620, control device 6
30.

【0005】装置610,620の間では、フレームデ
ータや装置状態情報が、相互に送受信される。後述のよ
うに、このフレームデータは、装置610,620を同
期化するために使用される。また、制御装置630は、
装置610,620から他系位相検出情報を受信すると
ともに、装置610,620に選択信号を送信する。こ
こで、他系位相検出情報とは、位相の検出結果を示す情
報であり、障害情報等を含む。また、選択信号とは、装
置610,620をマスタ/スレーブの一方に設定する
ための信号である。他系位相検出情報および選択信号の
送受信は、装置610,620内の上位インタフェース
616,626および制御装置630内の下位インタフ
ェース631によって、行われる。
[0005] Frame data and device status information are transmitted and received between the devices 610 and 620. This frame data is used to synchronize devices 610 and 620, as described below. Further, the control device 630 includes:
It receives the other-system phase detection information from the devices 610 and 620 and transmits a selection signal to the devices 610 and 620. Here, the other-system phase detection information is information indicating a phase detection result, and includes failure information and the like. The selection signal is a signal for setting the devices 610 and 620 as one of a master and a slave. Transmission and reception of the other-system phase detection information and the selection signal are performed by the upper interfaces 616 and 626 in the devices 610 and 620 and the lower interface 631 in the control device 630.

【0006】0系の装置610は、外部から、装置内基
準クロックCLKと、フレームパルスP(M周期)とを
入力する。基準フレーム生成部611は、かかるクロッ
クCLKおよびパルスPに同期したマルチフレーム(M
×N周期)を生成する。また、基準フレーム生成部61
1は、クロックCLKやパルスPが入力されない場合
は、断情報を上位インタフェース616に送る。上位イ
ンタフェース616は、この断情報を、上述の他系位相
検出情報として、制御装置630に送る。フレーム抽出
部612は、装置620から受信したフレームデータ信
号(M周期)から、マルチフレーム(M×N周期)を抽
出する。セレクタ613は、上述の選択信号に応じて、
基準フレーム生成部611から出力されたマルチフレー
ムまたはフレーム抽出部612から出力されたマルチフ
レームの一方を選択する。フレーム生成部614は、セ
レクタ613が選択したマルチフレームを重畳すること
によってフレームデータ信号(M周期)を生成し、装置
620に送る。また、フレーム生成部614は、送信さ
れるフレームデータ信号に同期させて装置内基準フレー
ム信号(M×N周期)F0 を生成し、装置610内の他
の構成部(図示せず)に送る。位相検出部615は、基
準フレーム生成部611およびフレーム抽出部612か
らそれぞれマルチフレームを入力し、両者の同期/非同
期の検出やフレーム断の検出を行う。これらの検出結果
は、上述の他系位相検出情報として、制御装置630に
送られる。
The 0-system device 610 receives an internal reference clock CLK and a frame pulse P (M cycle) from outside. The reference frame generation unit 611 outputs a multi-frame (M) synchronized with the clock CLK and the pulse P.
× N cycles). The reference frame generation unit 61
1 sends disconnect information to the upper interface 616 when the clock CLK or the pulse P is not input. The upper interface 616 sends this disconnection information to the control device 630 as the above-mentioned other system phase detection information. The frame extracting unit 612 extracts a multi-frame (M × N cycle) from the frame data signal (M cycle) received from the device 620. The selector 613 responds to the selection signal described above,
One of the multi-frame output from the reference frame generator 611 or the multi-frame output from the frame extractor 612 is selected. The frame generation unit 614 generates a frame data signal (M cycle) by superimposing the multi-frame selected by the selector 613, and sends it to the device 620. Further, the frame generation unit 614 generates an in-apparatus reference frame signal (M × N cycle) F 0 in synchronization with the transmitted frame data signal, and sends it to another component (not shown) in the apparatus 610. . The phase detection unit 615 receives the multiframes from the reference frame generation unit 611 and the frame extraction unit 612, respectively, and detects the synchronization / asynchronization of the two and the detection of the frame disconnection. These detection results are sent to the control device 630 as the other-system phase detection information described above.

【0007】1系の装置620の構成は、装置610と
同様である。
[0007] The configuration of the system 1 620 is the same as that of the system 610.

【0008】制御装置630は、装置610,620か
ら受信した他系位相検出情報を用いて、装置610,6
20のマスタ/スレーブを決定する。他系位相検出情報
が断情報等の障害情報を含んでいる場合は、障害が無い
方の装置が、マスタに選択される。また、両装置61
0,620の位相が同期しているときは、両装置ともマ
スタに選択される。そして、両装置610,620がマ
スタに選択されているときに、両装置610,620間
の位相ずれが発生すると、制御装置630は、一旦、一
方の装置をスレーブに変更して他方の装置の位相に追従
させることにより、両装置610,620の位相を再び
同期させる。そして、両装置610,620の位相が再
び同期すると、スレーブの装置をマスタに変更する。マ
スタ/スレーブの選択は、上述の選択信号によって指定
される。
The control device 630 uses the other-system phase detection information received from the devices 610 and 620 to
Determine 20 masters / slaves. If the other-system phase detection information includes failure information such as disconnection information, the device having no failure is selected as the master. In addition, both devices 61
When the phases of 0,620 are synchronized, both devices are selected as masters. Then, when a phase shift occurs between both devices 610 and 620 when both devices 610 and 620 are selected as masters, control device 630 temporarily changes one device to a slave and changes the other device to a slave device. By following the phase, the phases of both devices 610, 620 are resynchronized. Then, when the phases of the two devices 610 and 620 are synchronized again, the slave device is changed to the master. The selection of the master / slave is specified by the above selection signal.

【0009】装置610内の他の構成部(図示せず)
は、それぞれ、フレーム生成部614から入力した装置
内基準フレーム信号F0 が与える位相に同期して、動作
する。また、装置620内の他の構成部(図示せず)
も、同様である。したがって、装置610,620間の
位相を同期させることにより、これらの装置610,6
20内の各構成部の動作を完全に同期させることができ
る。
Other components in device 610 (not shown)
Operate in synchronization with the phase given by the in-device reference frame signal F 0 input from the frame generation unit 614. Also, other components in the device 620 (not shown)
Is the same. Therefore, by synchronizing the phase between the devices 610, 620, these devices 610, 6
The operation of each component in the device 20 can be completely synchronized.

【0010】[0010]

【発明が解決しようとする課題】図6に示したように、
従来の冗長系装置では、上位装置としての制御装置63
0によって、マスタ/スレーブの選択・切り換えを行っ
ていた。
As shown in FIG. 6,
In the conventional redundant device, the control device 63 as a higher-level device is used.
With 0, selection / switching of the master / slave was performed.

【0011】このため、従来の冗長系装置には、マスタ
/スレーブの選択・切り換えを行う制御が複雑であると
いう欠点があった。この欠点は、冗長系装置が備える系
の数が多いほど顕著となる。
For this reason, the conventional redundant device has a disadvantage that the control for selecting / switching between the master and the slave is complicated. This disadvantage becomes more remarkable as the number of systems provided in the redundant system device increases.

【0012】また、従来の冗長系装置では、系の数が多
い場合に制御装置630の負荷が大きくなるという欠点
があった。このため、制御装置630の、マスタ/スレ
ーブの選択・切り換え制御以外の制御が、遅くなってし
まう場合があった。
Further, the conventional redundant system has a disadvantage that the load on the control unit 630 increases when the number of systems is large. For this reason, control other than the master / slave selection / switching control of the control device 630 may be delayed.

【0013】このような理由から、簡単且つ負荷の小さ
い制御によってマスタ/スレーブの選択・切り換えを行
うことができる冗長系装置が嘱望されていた。
For these reasons, there has been a demand for a redundant system device capable of performing selection / switching of a master / slave by simple and low-load control.

【0014】[0014]

【課題を解決するための手段】この発明は、第1系〜第
n系装置(n=2,3,・・・)のそれぞれを自走モー
ドまたは追従モードで動作させることによって、これら
の装置を同期化させる冗長系装置に関する。
According to the present invention, each of the first to n-th devices (n = 2, 3,...) Is operated in a self-propelled mode or a follow-up mode. And a redundant device for synchronizing the same.

【0015】そして、第1系〜第n系装置のそれぞれ
が、この装置の自走状態/追従状態を他の装置の自走状
態/追従状態に応じて遷移させる、自律型の自走/追従
制御部を備える。
An autonomous self-propelling / following system in which each of the first to n-th systems changes the self-propelling state / following state of this apparatus according to the self-propelling state / following state of another apparatus. A control unit is provided.

【0016】この発明によれば、各系の装置内に自律型
の自走/追従制御部を設けたので、簡単且つ負荷の小さ
い制御によってマスタ/スレーブの選択・切り換えを行
うことができる。
According to the present invention, since an autonomous self-propelling / following control unit is provided in each system, selection / switching of a master / slave can be performed by simple and low-load control.

【0017】[0017]

【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を用いて説明する。なお、図中、各構成成分の
大きさ、形状および配置関係は、本発明が理解できる程
度に概略的に示してあるにすぎず、また、以下に説明す
る数値的条件は単なる例示にすぎない。
Embodiments of the present invention will be described below with reference to the drawings. In the drawings, the size, shape and arrangement relationship of each component are only schematically shown to the extent that the present invention can be understood, and the numerical conditions described below are merely examples. .

【0018】第1の実施の形態 以下、この発明の第1の実施の形態に係る冗長系装置に
ついて、二重化装置の場合を例に採り、図1〜図4を用
いて説明する。
First Embodiment Hereinafter, a redundant system according to a first embodiment of the present invention will be described with reference to FIGS.

【0019】図1は、この実施の形態に係る二重化装置
の構成を概略的に示すブロック図である。
FIG. 1 is a block diagram schematically showing a configuration of a duplexer according to this embodiment.

【0020】図1に示したように、この二重化装置は、
0系の装置110と、1系の装置120とを備えてい
る。
As shown in FIG. 1, this duplexer has:
It has a system 0 device 110 and a system 1 device 120.

【0021】装置110,120の間では、フレームデ
ータや装置状態情報が、相互に送受信される。後述する
ように、これらの装置110,120は、自装置のマス
タ/スレーブを、自律的に決定する。
Frame data and device status information are transmitted and received between the devices 110 and 120. As described later, these devices 110 and 120 autonomously determine their own master / slave.

【0022】0系装置110は、基準フレーム生成部1
11と、フレーム抽出部112と、セレクタ113と、
フレーム生成部114と、位相検出部115と、マスタ
/スレーブ制御部116と、上位インタフェース117
とを備えている。すなわち、この実施の形態に係る0系
装置110は、内部に、自律型のマスタ/スレーブ制御
部116を備えている。
The 0-system apparatus 110 includes a reference frame generation unit 1
11, a frame extracting unit 112, a selector 113,
A frame generation unit 114, a phase detection unit 115, a master / slave control unit 116, and an upper interface 117
And That is, the 0-system apparatus 110 according to this embodiment includes an autonomous master / slave control unit 116 therein.

【0023】基準フレーム生成部111は、外部から、
装置内基準クロックCLKと、フレームパルスP(M周
期)とを入力する。基準フレーム生成部111は、かか
るクロックCLKおよびパルスPに同期させて、マルチ
フレーム(M×N周期)を生成する。また、基準フレー
ム生成部111は、クロックCLKやパルスPが入力さ
れない場合は、断情報を、マスタ/スレーブ制御部11
6に送る。
The reference frame generation unit 111 externally receives
An internal reference clock CLK and a frame pulse P (M cycle) are input. The reference frame generation unit 111 generates a multi-frame (M × N cycle) in synchronization with the clock CLK and the pulse P. When the clock CLK or the pulse P is not input, the reference frame generation unit 111 transmits the disconnection information to the master / slave control unit 11.
Send to 6.

【0024】フレーム抽出部112は、装置120から
受信したフレームデータ信号(M周期)から、マルチフ
レーム(M×N周期)を抽出する。このマルチフレーム
は、セレクタ113および位相検出部115に送られ
る。また、フレーム抽出部112は、フレームデータ信
号から、装置120の障害情報や遷移情報等を抽出し
て、マスタ/スレーブ制御部116に送る。
The frame extracting section 112 extracts a multi-frame (M × N cycle) from the frame data signal (M cycle) received from the device 120. This multi-frame is sent to the selector 113 and the phase detector 115. Further, the frame extracting unit 112 extracts failure information, transition information, and the like of the device 120 from the frame data signal and sends the information to the master / slave control unit 116.

【0025】セレクタ113は、マスタ/スレーブ制御
部116から選択信号を入力する。そして、セレクタ1
13は、この選択信号に応じて、基準フレーム生成部1
11から出力されたマルチフレームまたはフレーム抽出
部112から出力されたマルチフレームの一方を選択す
る。選択されたマルチフレームは、フレーム生成部11
4に送られる。
The selector 113 inputs a selection signal from the master / slave control unit 116. And selector 1
Reference numeral 13 denotes a reference frame generation unit 1 according to the selection signal.
One of the multi-frame output from the frame extractor 11 or the multi-frame output from the frame extractor 112 is selected. The selected multi-frame is output to the frame generation unit 11
4

【0026】フレーム生成部114は、セレクタ113
が選択したマルチフレームを入力するともに、障害情報
や遷移情報をマスタ/スレーブ制御部116から入力す
る。そして、フレーム抽出部112は、これらの情報お
よびマルチフレームを重畳することによって、フレーム
データ信号(M周期)を生成する。生成されたフレーム
データ信号は、装置120に送られる。また、フレーム
生成部114は、送信されるフレームデータ信号に同期
させて、一種類または複数種類のフレーム信号(M×N
周期)F0 を生成する。これらのフレーム信号F0 は、
装置110内の他の構成部(図示せず)に送られる。
The frame generation unit 114 includes a selector 113
Input the selected multiframe, and also input the fault information and the transition information from the master / slave control unit 116. Then, the frame extracting unit 112 generates a frame data signal (M periods) by superimposing the information and the multi-frame. The generated frame data signal is sent to the device 120. In addition, the frame generation unit 114 synchronizes with a frame data signal to be transmitted and synchronizes one or more types of frame signals (M × N
(Period) F 0 is generated. These frame signals F 0 are:
It is sent to other components (not shown) in the device 110.

【0027】位相検出部115は、基準フレーム生成部
111およびフレーム抽出部112から、それぞれ、マ
ルチフレームを入力する。そして、位相検出部115
は、これらのマルチフレームの同期/非同期の検出や、
断検出を行う。これらの検出結果は、マスタ/スレーブ
制御部116に送られる。
The phase detector 115 receives multi-frames from the reference frame generator 111 and the frame extractor 112, respectively. Then, the phase detection unit 115
Will detect these multi-frame synchronous / asynchronous detections,
Perform disconnection detection. These detection results are sent to the master / slave control unit 116.

【0028】マスタ/スレーブ制御部116は、基準フ
レーム生成部111および位相検出部115から、断情
報や検出結果等を入力する。さらに、マスタ/スレーブ
制御部116は、フレーム抽出部112から、装置12
0の情報を入力する。そして、マスタ/スレーブ制御部
116は、これらの情報を用いて、装置110の状態遷
移を制御する(後述)。後述するように、装置110の
状態には、SYNC、HUNTおよびRSTの三種類が
ある。このうち、SYNCはマスタモードであり、HU
NTおよびRSTはスレーブモードである。マスタ/ス
レーブ制御部116は、マスタモードのとき、セレクタ
113に、基準フレーム生成部111が出力するマルチ
フレームを選択させる。一方、スレーブモードのとき、
マスタ/スレーブ制御部116は、セレクタ113に、
フレーム抽出部112が出力するマルチフレームを選択
させる。また、マスタ/スレーブ制御部116は、基準
フレーム生成部111や位相検出部115から入力した
障害情報(断情報や検出結果等)および遷移情報を、フ
レーム生成部114に送る。
The master / slave control unit 116 inputs disconnection information, a detection result, and the like from the reference frame generation unit 111 and the phase detection unit 115. Further, the master / slave control unit 116 sends a signal from the frame extraction unit 112 to the device 12
Enter 0 information. Then, the master / slave control unit 116 controls the state transition of the device 110 using these pieces of information (described later). As described later, there are three types of states of the device 110: SYNC, HUNT, and RST. Of these, SYNC is in master mode and HU
NT and RST are slave modes. In the master mode, the master / slave control unit 116 causes the selector 113 to select a multi-frame output by the reference frame generation unit 111. On the other hand, in slave mode,
The master / slave control unit 116 supplies the selector 113 with
The multi-frame output from the frame extracting unit 112 is selected. Further, the master / slave control unit 116 sends the failure information (disconnection information, detection result, and the like) and the transition information input from the reference frame generation unit 111 and the phase detection unit 115 to the frame generation unit 114.

【0029】上位インタフェース117は、外部装置
(図示せず)との間で、制御情報の送受信を行う。
The upper interface 117 transmits and receives control information to and from an external device (not shown).

【0030】1系装置120は、基準フレーム生成部1
21と、フレーム抽出部122と、セレクタ123と、
フレーム生成部124と、位相検出部125と、マスタ
/スレーブ制御部126と、上位インタフェース127
とを備えている。すなわち、1系装置120も、内部
に、自律型のマスタ/スレーブ制御部126を備えてい
る。
The first system device 120 includes the reference frame generation unit 1
21, a frame extracting unit 122, a selector 123,
A frame generation unit 124, a phase detection unit 125, a master / slave control unit 126, and an upper interface 127
And That is, the first system device 120 also includes the autonomous master / slave control unit 126 therein.

【0031】基準フレーム生成部121、フレーム抽出
部122、セレクタ123、フレーム生成部124、位
相検出部125および上位インタフェース127の構成
は、上述の0系の装置110に設けられた、基準フレー
ム生成部111、フレーム抽出部112、セレクタ11
3、フレーム生成部114、位相検出部115および上
位インタフェース117の構成と同様である。
The configuration of the reference frame generator 121, the frame extractor 122, the selector 123, the frame generator 124, the phase detector 125, and the upper interface 127 is the same as that of the reference frame generator 111, frame extraction unit 112, selector 11
3. The configuration is the same as that of the frame generation unit 114, the phase detection unit 115, and the upper interface 117.

【0032】マスタ/スレーブ制御部126は、装置1
20を四種類の状態(SYNC、PSYNC、HUNT
およびRST)に分けて制御する点で、0系装置110
のマスタ/スレーブ制御部116と異なる。このうち、
SYNCおよびPSYNCはマスタモードであり、HU
NTおよびRSTはスレーブモードである。
The master / slave control unit 126
20 for four states (SYNC, PSYNC, HUNT)
And RST).
Is different from the master / slave control unit 116 of FIG. this house,
SYNC and PSYNC are in master mode and HU
NT and RST are slave modes.

【0033】次に、マスタ/スレーブ制御部116,1
26の動作について、図2〜図4を用いて説明する。
Next, the master / slave control units 116 and 1
The operation of 26 will be described with reference to FIGS.

【0034】まず、状態遷移の基本的な動作原理を説明
する。
First, the basic operation principle of the state transition will be described.

【0035】0系装置110のマスタ/スレーブ制御部
116は、図2(A)に示したように、三種類の状態、
すなわちSYNC(シンクロナイジング)、HUNT
(ハンティング)およびRST(リセット)の、状態遷
移を制御する。ここで、SYNCはマスタモードであ
り、HUNTおよびRSTはスレーブモードである。す
なわち、セレクタ113は、SYNCのとき基準フレー
ム生成部111からのマルチフレームを選択し、HUN
TおよびRSTのときフレーム抽出部112からのマル
チフレームを選択する(図1参照)。
As shown in FIG. 2A, the master / slave control unit 116 of the 0-system device 110 has three types of states.
That is, SYNC (synchronizing), HUNT
(Hunting) and RST (reset) are controlled. Here, SYNC is a master mode, and HUNT and RST are slave modes. That is, the selector 113 selects the multi-frame from the reference frame generation unit 111 at the time of SYNC, and
At the time of T and RST, the multi-frame from the frame extracting unit 112 is selected (see FIG. 1).

【0036】一方、1系装置120のマスタ/スレーブ
制御部126は、図2(B)に示したように、四種類の
状態、すなわちSYNC(シンクロナイジング)、PS
YNC(プレシンクロナス)、HUNT(ハンティン
グ)およびRST(リセット)の、状態遷移を制御す
る。ここで、SYNCおよびPSYNCはマスタモード
であり、HUNTおよびRSTはスレーブモードであ
る。すなわち、セレクタ123は、SYNCおよびPS
YNCのとき基準フレーム生成部121からのマルチフ
レームを選択し、HUNTおよびRSTのときフレーム
抽出部122からのマルチフレームを選択する(図1参
照)。
On the other hand, as shown in FIG. 2B, the master / slave control unit 126 of the first system device 120 has four types of states, namely, SYNC (synchronizing) and PS.
The state transition of YNC (pre-synchronous), HUNT (hunting) and RST (reset) is controlled. Here, SYNC and PSYNC are in the master mode, and HUNT and RST are in the slave mode. That is, the selector 123 selects the SYNC and PS
In the case of YNC, the multiframe from the reference frame generation unit 121 is selected, and in the case of HUNT and RST, the multiframe from the frame extraction unit 122 is selected (see FIG. 1).

【0037】装置110,120内に障害等が無いと仮
定すると、マスタ/スレーブ制御部116,126の状
態は、以下のように遷移する。
Assuming that there is no failure or the like in the devices 110 and 120, the states of the master / slave control units 116 and 126 transition as follows.

【0038】図2において、電源が投入されたとき、装
置110はRST状態になり、また、装置120もRS
T状態になる。さらに、装置110は、内部で生成した
判定タイミング(例えばクロックCLK(図1参照)の
立ち上がりタイミング)でHUNTに遷移し、また、装
置120も、この判定タイミングでHUNTに遷移す
る。
In FIG. 2, when the power is turned on, the device 110 is in the RST state, and the device 120 is also in the RS state.
It becomes T state. Further, the device 110 makes a transition to HUNT at the internally generated determination timing (for example, the rising timing of the clock CLK (see FIG. 1)), and the device 120 also makes a transition to HUNT at this determination timing.

【0039】上述したように、アクト決定方法では、装
置110,120がともにスレーブモード(ここではH
UNT)の場合は、装置110,120の一方をマスタ
モード(ここではSYNC)に変更して、このスレーブ
モードの装置にマスタモードの装置を追従させることに
より両装置110,120の同期化を図る必要がある。
また、両装置110,120がともにマスタモードであ
るにも係わらず同期していない場合は、装置110,1
20の一方をスレーブモードに変更して、同期化を図る
必要がある。
As described above, in the act determination method, both devices 110 and 120 are in the slave mode (here, H
In the case of (UNT), one of the devices 110 and 120 is changed to a master mode (here, SYNC), and the slave mode device is made to follow the master mode device so that the two devices 110 and 120 are synchronized. There is a need.
If both devices 110 and 120 are not synchronized despite being in the master mode, the devices 110 and 120 are not synchronized.
20 needs to be changed to the slave mode to achieve synchronization.

【0040】このため、0系装置110のマスタ/スレ
ーブ制御部116は、1系装置120の状態をチェック
し、自装置110および他装置120がともにHUNT
であれば、内部で生成した判定タイミングでSYNCに
遷移する。また、マスタ/スレーブ制御部116は、こ
の判定タイミングで1系装置120の状態をチェックし
たときに、自装置110および他装置120がともにS
YNCであり且つ両装置110,120が同期していな
い場合は、HUNTに遷移する。
For this reason, the master / slave control unit 116 of the 0-system device 110 checks the status of the 1-system device 120 and both the own device 110 and the other device 120 perform HUNT.
If, the state transits to SYNC at the internally generated determination timing. Further, when the master / slave control unit 116 checks the status of the first system device 120 at this determination timing, both the own device 110 and the other device 120
If it is YNC and both devices 110 and 120 are not synchronized, the state transits to HUNT.

【0041】しかし、1系装置120のマスタ/スレー
ブ制御部126に、0系装置110のマスタ/スレーブ
制御部116と全く同一の制御動作をさせることとする
と、両装置110,120を同期させることはできな
い。両制御部116,126の制御動作を同じにする
と、装置110,120がともにHUNTのときには、
両装置110,120は、内部で生成した判定タイミン
グで同時にSYNCに遷移し且つ次の判定タイミングで
同時にHUNTに遷移する動作を、繰り返すことになる
からである。
However, assuming that the master / slave control unit 126 of the first system device 120 performs exactly the same control operation as the master / slave control unit 116 of the zero system device 110, the two devices 110 and 120 are synchronized. Can not. If the control operations of both control units 116 and 126 are the same, when both devices 110 and 120 are HUNT,
This is because the two devices 110 and 120 repeat the operation of simultaneously transitioning to SYNC at the internally generated determination timing and simultaneously transitioning to HUNT at the next determination timing.

【0042】したがって、この実施の形態では、1系装
置120のマスタ/スレーブ制御部126は、0系装置
110がHUNTの場合には、一旦、PSYNCに遷移
する。そして、内部で生成した判定タイミングで、マス
タ/スレーブ制御部126が、再度、0系装置110の
状態をチェックし、0系装置110がHUNTであれば
SYNCに遷移し、0系装置110がSYNCであれば
HUNTに遷移する。この実施の形態では、1系装置1
20がPSYNCに遷移したときは、0系装置110に
対する追従を中断させることにした。その意味で、PS
YNCは、マスタモードの一種である。
Therefore, in this embodiment, when the 0-system device 110 is HUNT, the master / slave control unit 126 of the 1-system device 120 transitions to PSYNC once. Then, at the internally generated determination timing, the master / slave control unit 126 again checks the status of the 0-system device 110, and if the 0-system device 110 is HUNT, transitions to SYNC, and the 0-system device 110 If it is, the state transits to HUNT. In this embodiment, the first system 1
When 20 has transitioned to PSYNC, it is decided to stop following the 0-system device 110. In that sense, PS
YNC is a type of master mode.

【0043】次に、マスタ/スレーブ制御部116,1
26による制御動作の詳細について説明する。
Next, the master / slave control units 116, 1
Details of the control operation performed by the control unit 26 will be described.

【0044】上述したように、電源が投入されたとき
に、装置110はRST状態になり、また、装置120
もRST状態になる(図3のa項参照)。このとき、装
置110,120は、相手方の装置に、装置状態情報と
して、自装置がRSTであることを示す情報、位相検出
結果が非同期であることを示す情報等を送信する(図4
参照)。
As described above, when the power is turned on, the device 110 enters the RST state, and
Also enter the RST state (see item a in FIG. 3). At this time, the devices 110 and 120 transmit, as device status information, information indicating that the device is RST, information indicating that the phase detection result is asynchronous, and the like to the other device (FIG. 4).
reference).

【0045】次に、マスタ/スレーブ制御部116,1
26は、ステップS1で、自装置の状態がRSTである
ことを検出し、内部で生成した判定タイミングで、HU
NTに遷移する(図3のb項)。このときも、装置11
0,120は、相手方の装置に、装置状態情報として、
自装置がHUNTであることを示す情報、位相検出結果
が非同期であることを示す情報等を送信する(図4参
照)。
Next, the master / slave control units 116 and 1
26, in step S1, detects that the state of the own device is RST, and determines the HU
Transition to NT (item b in FIG. 3). Also at this time, the device 11
0 and 120 are transmitted to the other device as device status information.
It transmits information indicating that the own device is HUNT, information indicating that the phase detection result is asynchronous, and the like (see FIG. 4).

【0046】マスタ/スレーブ制御部116は、ステッ
プS2で、自装置110がHUNTであることを検出す
る。この場合、マスタ/スレーブ制御部116は、自装
置110および他装置120に障害が無く且つ他装置1
20がHUNTまたはRSTであれば、SYNCに遷移
する(図3のf項参照)。一方、自装置110に障害が
無く且つ他装置120に障害があるときも、SYNCに
遷移する(図3のe項参照)。なお、自装置110に障
害がある場合、マスタ/スレーブ制御部116は、HU
NTを維持する。SYNCに遷移した場合、マスタ/ス
レーブ制御部116は、他装置120に、装置状態情報
として、自装置110がSYNCであることを示す情
報、位相検出結果が非同期であることを示す情報等を送
信する(図4参照)。
In step S2, master / slave control section 116 detects that own apparatus 110 is HUNT. In this case, the master / slave control unit 116 has no fault in its own device 110 and the other device 120 and has the other device 1
If 20 is HUNT or RST, transition is made to SYNC (see item f in FIG. 3). On the other hand, when there is no failure in the own device 110 and there is a failure in the other device 120, the state transits to SYNC (see e in FIG. 3). If there is a failure in the own device 110, the master / slave control unit 116
Maintain NT. In the case of transition to SYNC, the master / slave control unit 116 transmits to the other device 120, as device status information, information indicating that the own device 110 is SYNC, information indicating that the phase detection result is asynchronous, and the like. (See FIG. 4).

【0047】また、ステップS2で、マスタ/スレーブ
制御部126は、自装置120がHUNTであることを
検出する。この場合、マスタ/スレーブ制御部126
は、自装置120および他装置110に障害が無く且つ
他装置110がHUNTまたはRSTであれば、PSY
NCに遷移する(図3のh項参照)。一方、自装置12
0に障害が無く且つ他装置110に障害があるときも、
PSYNCに遷移する(図3のg項参照)。なお、自装
置120に障害がある場合、マスタ/スレーブ制御部1
26は、HUNTを維持する。PSYNCに遷移した場
合、マスタ/スレーブ制御部126は、他装置110
に、装置状態情報として、自装置120がPSYNCで
あることを示す情報、位相検出結果が非同期であること
を示す情報等を送信する(図4参照)。
In step S2, master / slave control unit 126 detects that device 120 is a HUNT. In this case, the master / slave control unit 126
Is PSY if there is no failure in the own device 120 and the other device 110 and the other device 110 is HUNT or RST.
The state transits to NC (see item h in FIG. 3). On the other hand, own device 12
0 has no fault and the other device 110 has a fault,
The state transits to PSYNC (see item g in FIG. 3). If there is a failure in the own device 120, the master / slave control unit 1
26 maintains HUNT. When transitioning to PSYNC, the master / slave control unit 126
Then, as the device status information, information indicating that the own device 120 is PSYNC, information indicating that the phase detection result is asynchronous, and the like are transmitted (see FIG. 4).

【0048】マスタ/スレーブ制御部116は、ステッ
プS3で、自装置110がSYNCであることを検出す
る。自装置110がSYNCの場合、マスタ/スレーブ
制御部116は、自装置110および他装置120の障
害の有無、他装置120の状態、他装置120の断情報
および位相検出部115の検出結果をチェックする。そ
して、自装置110および他装置120の障害が無く、
他装置120がSYNCまたはPSYNCであり、他装
置120が断状態でなく、且つ、位相が非同期の場合の
み、HUNTに遷移する(図3のc項参照)。ステップ
S3のケースでは、他装置120がPSYNCなので、
装置110は、SYNCに維持される。SYNCに維持
された場合、マスタ/スレーブ制御部116は、他装置
120に、装置状態情報として、自装置120がSYN
Cであることを示す情報、位相検出結果が非同期である
ことを示す情報等を送信する(図4参照)。
In step S3, master / slave control section 116 detects that own apparatus 110 is SYNC. If the own device 110 is SYNC, the master / slave control unit 116 checks whether there is a failure in the own device 110 and the other device 120, the state of the other device 120, the disconnection information of the other device 120, and the detection result of the phase detection unit 115. I do. And there is no failure of the own device 110 and the other device 120,
The transition to HUNT is made only when the other device 120 is SYNC or PSYNC, the other device 120 is not in the disconnected state, and the phase is asynchronous (see item c in FIG. 3). In the case of step S3, since the other device 120 is PSYNC,
Device 110 is maintained at SYNC. In the case where SYNC is maintained, the master / slave control unit 116 transmits the status of the own device 120 to the other device 120 as device status information.
C, information indicating that the phase detection result is asynchronous, and the like are transmitted (see FIG. 4).

【0049】また、ステップS3で、マスタ/スレーブ
制御部126は、自装置120がPSYNCであること
を検出する。装置120がPSYNCの場合、マスタ/
スレーブ制御部126は、自装置120および他装置1
10の障害の有無および他装置110の状態をチェック
する。そして、自装置120および他装置110に障害
が無く且つ他装置110がSYNCまたはPSYNCの
場合は、HUNTに遷移する(図3のl項参照)。HU
NTに遷移した場合、マスタ/スレーブ制御部126
は、他装置110に、装置状態情報として、自装置12
0がHUNTであることを示す情報、位相検出結果が非
同期であることを示す情報等を送信する(図4参照)。
一方、自装置120および他装置110に障害が無く且
つ他装置110がHUNTまたはRSTの場合や、自装
置120に障害が無く且つ他装置110に障害がある場
合は、装置120はSYNCに遷移する(図3のg項、
h項参照)。
In step S3, the master / slave control unit 126 detects that the own device 120 is PSYNC. If the device 120 is PSYNC, the master /
The slave control unit 126 includes the own device 120 and the other device 1
The presence / absence of the fault and the status of the other device 110 are checked. Then, when there is no failure in the own device 120 and the other device 110 and the other device 110 is SYNC or PSYNC, the state transits to HUNT (see item l in FIG. 3). HU
When transitioning to NT, the master / slave control unit 126
Is transmitted to the other device 110 as device status information.
Information indicating that 0 is a HUNT, information indicating that the phase detection result is asynchronous, and the like are transmitted (see FIG. 4).
On the other hand, if there is no failure in the own device 120 and the other device 110 and the other device 110 is HUNT or RST, or if there is no failure in the own device 120 and there is a failure in the other device 110, the device 120 transitions to SYNC. (G term in FIG. 3,
See section h).

【0050】マスタ/スレーブ制御部116は、ステッ
プ4で、自装置110がSYNCであることを検出す
る。そして、ステップ3の場合と同様の制御により、装
置110をSYNCに維持して(図3のc項参照)、他
装置120に装置状態情報を送信する(図4参照)。
In step 4, the master / slave control unit 116 detects that the own device 110 is SYNC. Then, under the same control as in step 3, the device 110 is maintained at SYNC (see item c in FIG. 3), and device status information is transmitted to the other device 120 (see FIG. 4).

【0051】また、ステップ4で、マスタ/スレーブ制
御部126は、自装置120がHUNTであることを検
出する。この場合、他装置110がSYNCまたはPS
YNCであり且つ両装置110,120は同期していな
いので、図3のg項、h項およびk項のいずれにも当て
はまらない。したがって、装置120はHUNTに維持
され、装置120は装置110に追従する。その後、装
置110,120が同期化すると、装置120は、SY
NCに遷移する(図3のk項参照)。SYNCに遷移し
た場合、マスタ/スレーブ制御部126は、他装置11
0に、装置状態情報として、自装置120がSYNCで
あることを示す情報、位相検出結果が同期であることを
示す情報等を送信する。
In step 4, the master / slave control unit 126 detects that the own device 120 is a HUNT. In this case, the other device 110 is set to SYNC or PS
Since it is a YNC and the devices 110 and 120 are not synchronized, none of the items g, h and k in FIG. Thus, device 120 is maintained at HUNT, and device 120 follows device 110. Thereafter, when the devices 110 and 120 are synchronized, the device 120
The state transits to NC (see k in FIG. 3). When transitioning to SYNC, the master / slave control unit 126
At 0, information indicating that the own apparatus 120 is SYNC, information indicating that the phase detection result is synchronous, and the like are transmitted as apparatus state information.

【0052】ステップS5では、装置110,120
は、ともにSYNCである。この場合、両装置110,
120は、位相ずれが発生した場合(すなわち非同期に
なった場合)および障害が発生した場合を除いて、SY
NCを維持する。位相ずれが発生した場合、装置11
0,120はともにHUNTに遷移し(図3のc項参
照)、マスタ/スレーブ制御部116,126が上述の
ステップS2以降の制御を実行する。また、装置値11
0,120に障害が発生した場合は、障害が発生した方
の装置がHUNTに移行する(図3のd項参照)。
In step S5, the devices 110, 120
Are both SYNC. In this case, both devices 110,
120 is SY except when a phase shift occurs (that is, when the phase shifts out of synchronization) and when a failure occurs.
Maintain NC. If a phase shift occurs, the device 11
Both 0 and 120 transition to HUNT (see item c in FIG. 3), and the master / slave control units 116 and 126 execute the above-described control after step S2. Also, the device value 11
When a failure occurs in 0 and 120, the device in which the failure has occurred shifts to HUNT (see item d in FIG. 3).

【0053】このように、この実施の形態に係る冗長系
装置によれば、自律型のマスタ/スレーブ制御部11
6,126によって、マスタ/スレーブの選択・切り換
えを行い、装置110,120を同期させることができ
る。したがって、アクト決定制御を簡単にすることがで
き、且つ、アクト決定制御および他の制御の処理速度を
向上させることができる。
As described above, according to the redundant system of this embodiment, the autonomous master / slave control unit 11
6, 126, the devices 110 and 120 can be synchronized by selecting / switching between master / slave. Therefore, the act determination control can be simplified, and the processing speed of the act determination control and other control can be improved.

【0054】なお、この実施の形態では、二重化装置の
場合を例に採って説明したが、三重化以上の装置にこの
発明を適用することも可能である。三重化以上の装置の
場合には、第m系装置(3≦m≦n)には、m−1段の
PSYNCが設けられる。そして、第m系装置は、第1
系〜第m−1系装置の状態に応じて、状態遷移を行う。
これにより、自装置が他の装置と同時にHUNTからS
YNCに遷移することを防止することができ、装置間の
同期化を行うことができる。
In this embodiment, the case of a duplexer has been described as an example. However, the present invention can be applied to a triple or more tripler. In the case of a triple or more apparatus, the m-th apparatus (3 ≦ m ≦ n) is provided with m−1 stages of PSYNC. And the m-th device is the first device.
State transition is performed according to the states of the system to the (m-1) th system.
As a result, the own device can simultaneously execute S from the HUNT simultaneously with other devices.
Transition to YNC can be prevented, and synchronization between devices can be performed.

【0055】第2の実施の形態 次に、この発明の第2の実施形態について、図5を用い
て説明する。
Second Embodiment Next, a second embodiment of the present invention will be described with reference to FIG.

【0056】この実施の形態は、第1の実施の形態で示
した二重化装置を、DMA(DirectMemory Access)転送
に適用した例である。
This embodiment is an example in which the duplexer shown in the first embodiment is applied to DMA (Direct Memory Access) transfer.

【0057】図5に示したように、この実施の形態に係
る装置は、メモリボード510,520と、制御装置5
30と、バス540とを備えている。
As shown in FIG. 5, the device according to this embodiment includes memory boards 510 and 520 and control device 5.
30 and a bus 540.

【0058】メモリボード510は、第1の実施の形態
に示した0系装置110に相当し、メモリ511と、D
MAコントローラ512と、マスタ/スレーブ判定回路
513とを備えている。ここで、マスタ/スレーブ判定
回路513は、図1の0系装置110の各構成部111
〜117と同じ構成部を備えている。また、DMAコン
トローラ512は、マスタ/スレーブ判定回路513内
のフレーム生成部(図1のフレーム生成部114に相当
する)から同期化のための信号を受信し、この信号に同
期して動作する。なお、上述の第1の実施の形態では、
装置110内の同期をとるための信号としてフレームF
0 を使用したが、メモリボード510内の同期をとるた
めの信号はフレームである必要はなく、レベル信号や多
重データでもよい。
The memory board 510 corresponds to the 0-system device 110 shown in the first embodiment.
An MA controller 512 and a master / slave determination circuit 513 are provided. Here, the master / slave determination circuit 513 is provided for each component 111 of the 0-system device 110 in FIG.
To 117 are provided. Further, the DMA controller 512 receives a signal for synchronization from a frame generation unit (corresponding to the frame generation unit 114 in FIG. 1) in the master / slave determination circuit 513, and operates in synchronization with this signal. In the first embodiment described above,
The frame F is used as a signal for synchronization in the device 110.
Although 0 is used, the signal for synchronization in the memory board 510 need not be a frame, but may be a level signal or multiplexed data.

【0059】同様に、メモリボード520は、第1の実
施の形態に示した1系装置120に相当し、メモリ52
1と、DMAコントローラ522と、マスタ/スレーブ
判定回路523とを備えている。ここで、マスタ/スレ
ーブ判定回路523は、図1の1系装置120の各構成
部121〜127と同じ構成部を備えている。また、D
MAコントローラ522は、マスタ/スレーブ判定回路
523内のフレーム生成部(図1のフレーム生成部12
4に相当する)から同期化のための信号を受信し、この
信号に同期して動作する。なお、上述の第1の実施の形
態では、装置120内の同期をとるための信号としてフ
レームF0 を使用したが、メモリボード520内の同期
をとるための信号はフレームである必要はなく、レベル
信号や多重データでもよい。
Similarly, the memory board 520 corresponds to the first device 120 shown in the first embodiment,
1, a DMA controller 522, and a master / slave determination circuit 523. Here, the master / slave determination circuit 523 includes the same components as the components 121 to 127 of the first system device 120 in FIG. Also, D
The MA controller 522 includes a frame generation unit (the frame generation unit 12 in FIG. 1) in the master / slave determination circuit 523.
4), and operates in synchronization with this signal. In the above-described first embodiment, the frame F 0 is used as a signal for synchronization in the device 120. However, the signal for synchronization in the memory board 520 does not need to be a frame. It may be a level signal or multiplexed data.

【0060】制御装置530は、メモリボード510,
520を含む装置全体を制御する。但し、制御装置53
0は、DMA転送時には、メモリボード510,520
の制御を行わない。
The control device 530 includes a memory board 510,
The entire device including the 520 is controlled. However, the control device 53
0 indicates that the memory boards 510, 520
Is not controlled.

【0061】以下、図5に示した装置の動作を説明す
る。
Hereinafter, the operation of the apparatus shown in FIG. 5 will be described.

【0062】DMA転送では、制御装置530は使用さ
れず、DMAコントローラ512,522がバス540
を制御することにより、メモリ511,521間で直接
データが転送される。基本的には、メモリボード51
0,520のうちマスタ側がデータを送出し、スレーブ
側がデータを受信・格納する。
In the DMA transfer, the control device 530 is not used, and the DMA controllers 512 and 522
Is controlled, data is directly transferred between the memories 511 and 521. Basically, the memory board 51
The master sends out data among 0 and 520, and the slave receives and stores data.

【0063】上述のように、DMAコントローラ512
はマスタ/スレーブ判定回路513に同期して動作し、
また、DMAコントローラ522はマスタ/スレーブ判
定回路523に同期して動作する。したがって、第1の
実施の形態で示したような状態遷移を経てマスタ/スレ
ーブ判定回路513,523が同期化すると、DMAコ
ントローラ512とDMAコントローラ522とは、同
期化する。
As described above, the DMA controller 512
Operates in synchronization with the master / slave determination circuit 513,
The DMA controller 522 operates in synchronization with the master / slave determination circuit 523. Therefore, when the master / slave determination circuits 513 and 523 are synchronized through the state transition as described in the first embodiment, the DMA controller 512 and the DMA controller 522 are synchronized.

【0064】すなわち、図5の装置によれば、制御装置
530は、データ転送の制御を行う必要がないことに加
えて、メモリボード510,520のアクト決定の制御
を行う必要もない。したがって、制御装置530の負荷
が非常に小さくなる。
That is, according to the apparatus shown in FIG. 5, the control device 530 does not need to control the data transfer and does not need to control the act determination of the memory boards 510 and 520. Therefore, the load on control device 530 becomes very small.

【0065】また、制御装置530がメモリボード51
0,520のアクト決定を行う場合には、マスタ/スレ
ーブ制御のためにバス540を使用する必要が生じる。
すなわち、制御装置530がアクト決定を行う場合に
は、マスタ/スレーブ制御のために、DMA転送を中断
する必要が生じる。これに対して、この実施の形態で
は、アクト決定が自律的に行われるので、DMA転送を
中断する必要が無く、したがって、DMA転送を実質的
に高速化することができる。
Also, the control device 530
When making an act decision of 0,520, it is necessary to use the bus 540 for master / slave control.
That is, when control device 530 makes an act determination, it is necessary to suspend DMA transfer for master / slave control. On the other hand, in this embodiment, since the act determination is performed autonomously, there is no need to interrupt the DMA transfer, and therefore, the speed of the DMA transfer can be substantially increased.

【0066】[0066]

【発明の効果】以上詳細に説明したように、本発明によ
れば、簡単且つ負荷の小さい制御によってマスタ/スレ
ーブの選択・切り換えを行うことができる冗長系装置を
提供することができる。
As described above in detail, according to the present invention, it is possible to provide a redundant system device capable of selecting / switching between a master and a slave by a simple and low-load control.

【図面の簡単な説明】[Brief description of the drawings]

【図1】第1の実施の形態に係る冗長系装置の構成を示
すブロック図である。
FIG. 1 is a block diagram illustrating a configuration of a redundant device according to a first embodiment.

【図2】第1の実施の形態に係る冗長系装置の動作を説
明するための概念図である。
FIG. 2 is a conceptual diagram for explaining an operation of the redundant device according to the first embodiment.

【図3】第1の実施の形態に係る冗長系装置の動作を説
明するための表である。
FIG. 3 is a table for explaining the operation of the redundant device according to the first embodiment;

【図4】第1の実施の形態に係る冗長系装置の動作を説
明するための概念図である。
FIG. 4 is a conceptual diagram for explaining an operation of the redundant system device according to the first embodiment.

【図5】第2の実施の形態に係る冗長系装置の構成を示
すブロック図である。
FIG. 5 is a block diagram illustrating a configuration of a redundant device according to a second embodiment;

【図6】従来の冗長系装置の構成を示すブロック図であ
る。
FIG. 6 is a block diagram showing a configuration of a conventional redundant system device.

【符号の説明】[Explanation of symbols]

110 0系装置 120 1系装置 111,121 基準フレーム生成部 112,122 フレーム抽出部 113,123 セレクタ 114,124 フレーム生成部 115,125 位相検出部 116,126 マスタ/スレーブ制御部 117,127 上位インタフェース 110 0 system device 120 1 system device 111, 121 Reference frame generator 112, 122 Frame extractor 113, 123 Selector 114, 124 Frame generator 115, 125 Phase detector 116, 126 Master / slave controller 117, 127 Upper interface

───────────────────────────────────────────────────── フロントページの続き (72)発明者 高橋 睦 東京都港区虎ノ門1丁目7番12号 沖電気 工業株式会社内 Fターム(参考) 5K047 AA02 AA15 GG56 KK19  ────────────────────────────────────────────────── ─── Continued on the front page (72) Inventor Mutsumi Takahashi 1-7-12 Toranomon, Minato-ku, Tokyo Oki Electric Industry Co., Ltd. F term (reference) 5K047 AA02 AA15 GG56 KK19

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 第1系〜第n系装置(n=2,3,・・
・)のそれぞれを自走モードまたは追従モードで動作さ
せることによって、これらの装置を同期化させる冗長系
装置において、 前記第1系〜第n系装置のそれぞれが、この装置の自走
状態/追従状態を他の装置の自走状態/追従状態に応じ
て遷移させる、自律型の自走/追従制御部を備えること
を特徴とする冗長系装置。
A first to n-th devices (n = 2, 3,...)
.) Are operated in the self-running mode or the following mode, thereby synchronizing these devices. In the redundant system device, each of the first to n-th devices is provided with the self-propelled state / following state of this device. A redundant system device comprising an autonomous self-propelled / following control unit that changes a state according to a self-propelled / following state of another device.
【請求項2】 前記第1系〜第n系装置が、自走状態か
ら追従状態への遷移または追従状態から自走状態への遷
移の少なくとも一方を、同時に行わないように、前記自
走/追従制御部が、制御を行うことを特徴とする請求項
1に記載の冗長系装置。
2. The system according to claim 1, wherein the first to n-th devices do not simultaneously perform at least one of a transition from a self-propelled state to a following state or a transition from a following state to a self-propelled state. 2. The redundant device according to claim 1, wherein the follow-up control unit performs control.
【請求項3】 前記第1系装置の前記自走/追従制御部
が、 前記第1系装置が追従状態であり、且つ、他系の装置が
すべて追従状態であるときに、この第1系装置を自走状
態に遷移させる手段と、 前記第1系装置が自走状態であり、前記他系の装置のい
ずれかが自走状態であり、且つ、これらの自走状態の装
置が非同期であるときに、この第1系装置を追従状態に
遷移させる手段と、 を備え、 第2系装置の前記自走/追従制御部が、 前記第2系装置が追従状態であり、且つ、他系の装置が
すべて追従状態であるときに、この第2系装置を自走予
備状態に遷移させる手段と、 前記第2系装置が自走予備状態であるときに、前記第1
系装置が追従状態であれば前記第2系装置を自走状態に
遷移させ且つ前記第1系装置が自走状態であれば前記第
2系装置を追従状態に遷移させる手段と、 記第2系装置が自走状態であり、前記他の装置のいずれ
かが自走状態であり、且つ、これらの自走状態の装置が
非同期であるときに、この第2系装置を追従状態に遷移
させる手段と、 を備えることを特徴とする請求項2に記載の冗長系装
置。
3. The self-propelled / following control unit of the first system device, the first system device is in a following state, and the other systems are all in a following state. Means for causing the device to transition to a self-propelled state; and wherein the first system device is in a self-propelled state, any of the other system devices is in a self-propelled state, and these self-propelled devices are asynchronous. Means for causing the first device to transition to the following state at a certain time; and the self-propelled / following control unit of the second device, wherein the second device is in the following state and the other system Means for shifting the second system device to the self-propelled standby state when all of the devices are in the following state;
Means for causing the second device to transition to the self-running state if the system device is in the following state, and causing the second system device to transition to the following state if the first system device is in the self-running state; When the system device is in the self-running state, any of the other devices is in the self-running state, and the devices in the self-running state are asynchronous, the second system device is shifted to the following state. 3. The redundant device according to claim 2, comprising:
【請求項4】 第m系装置(3≦m≦n)の前記自走/
追従制御部が、m−1段の前記自走予備状態を備え、第
1系〜第m−1系装置と同時に追従状態から自走状態へ
の遷移を行わないように、前記他系の装置の状態に応じ
てこれらの自走予備状態間を遷移することを特徴とする
請求項3に記載の冗長系装置。
4. The self-propelled drive of an m-th device (3 ≦ m ≦ n)
A tracking control unit including the (m-1) th stage of the self-propelled standby state, wherein the other system device is configured not to simultaneously transition from the following state to the self-propelled state at the same time as the first to m-1th devices. 4. The redundant device according to claim 3, wherein transition is made between these free-running spare states according to the state of the redundant system.
【請求項5】 前記第1系〜第n系装置が、ダイレクト
・メモリ・アクセス転送を行うコントローラ間の同期化
に使用されることを特徴とする請求項1〜4のいずれか
に記載の冗長系装置。
5. The redundancy according to claim 1, wherein the first to n-th devices are used for synchronization between controllers performing direct memory access transfer. System equipment.
JP2000153983A 2000-05-25 2000-05-25 Redundant system Expired - Fee Related JP4362947B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000153983A JP4362947B2 (en) 2000-05-25 2000-05-25 Redundant system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000153983A JP4362947B2 (en) 2000-05-25 2000-05-25 Redundant system

Publications (2)

Publication Number Publication Date
JP2001339372A true JP2001339372A (en) 2001-12-07
JP4362947B2 JP4362947B2 (en) 2009-11-11

Family

ID=18659146

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000153983A Expired - Fee Related JP4362947B2 (en) 2000-05-25 2000-05-25 Redundant system

Country Status (1)

Country Link
JP (1) JP4362947B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1826789A1 (en) * 2006-02-27 2007-08-29 Siemens Aktiengesellschaft Switching device and a system comprising the same

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1826789A1 (en) * 2006-02-27 2007-08-29 Siemens Aktiengesellschaft Switching device and a system comprising the same
WO2007096223A1 (en) * 2006-02-27 2007-08-30 Siemens Aktiengesellschaft Switching device and a system comprising the same
US8035256B2 (en) 2006-02-27 2011-10-11 Siemens Aktiengesellschaft Switching device and a system comprising the same
US20110291493A1 (en) * 2006-02-27 2011-12-01 Stefan Beyer Switching device and system with switching device
US8278780B2 (en) * 2006-02-27 2012-10-02 Siemens Aktiengesellschaft Switching device and system with switching device

Also Published As

Publication number Publication date
JP4362947B2 (en) 2009-11-11

Similar Documents

Publication Publication Date Title
JP3424901B2 (en) Synchronization method and synchronization method for multiplex system controller
US5721886A (en) Synchronizer circuit which controls switching of clocks based upon synchronicity, asynchronicity, or change in frequency
KR19980703446A (en) Clock Control System and Method
EP1380951B1 (en) Fault tolerant information processing apparatus
JP2001339372A (en) Redundant system device
JP2573297B2 (en) Digital controller for power control
JP2602421B2 (en) Clock reception distribution system
JP2978884B1 (en) Clock confounding distribution device
JPH10145230A (en) Pll circuit
JPH0316441A (en) Slave synchronizing clock selection system
KR100468577B1 (en) clock and frame sync signal stability device of the duplex system
KR100439148B1 (en) Frame Synchronous Signal Output Apparatus And Method In Multi System
JP2679506B2 (en) Clock switching method
JP2000106565A (en) Network synchronization and non-hit clock switching system in bus connection extension system
JP3930641B2 (en) Switching method and switching system for active and standby systems
KR100369685B1 (en) A method and a device of synchronization reference clock for exchanger
JPH10290158A (en) Duplicate phase synchronization device
SU1508214A1 (en) Redundantized device
JPH1168726A (en) Clock changeover circuit
JP2005182693A (en) Multiplexed system and processor module
KR20030003944A (en) Apparatus for stabilizing clock signals in dual clock units
JPS62169560A (en) Duplexed clock signal generator
JPS62234437A (en) Data communication synchronizing device
JP2001007792A (en) Method and device for generating extract reference clock signal
JPH08288959A (en) Lock changeover method in ring network

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060814

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080522

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090210

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090409

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090507

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090703

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090728

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090810

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120828

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4362947

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090703

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120828

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120828

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130828

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees