JP2001338959A

JP2001338959A - 半導体基板の評価方法およびその装置

Info

Publication number: JP2001338959A
Application number: JP2000160460A
Authority: JP
Inventors: Hiroshi Matsushita; 下宏松; Kaori Umezawa; 澤華織梅; Junji Kangen; 元淳二菅; Atsuko Kawasaki; 崎敦子川; Norihiko Tsuchiya; 屋憲彦土
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2000-05-30
Filing date: 2000-05-30
Publication date: 2001-12-07

Abstract

(57)【要約】【課題】半導体基板表層の結晶欠陥を光散乱で評価す
る際、強い散乱体が存在しない領域から発せられる散乱
光であるヘイズ光に着目し、このヘイズ光の強度に基づ
いて半導体基板のライフタイムおよびプロセスダメージ
を評価する方法及び装置を提供する。【解決手段】ＸＹステージ１上に搭載された半導体基
板２上に、レーザ光源４からレーザ光を照射する。この
場合の入射方位が半導体基板２の結晶方位に対して一定
の角度を維持した状態で、ＸＹステージ１を移動させて
半導体基板２の表面を走査する。ＣＣＤカメラ３を用い
て半導体基板２から発生した散乱光を検出し、半導体基
板２中に存在する結晶欠陥、パーティクル、ピットを含
む形状に起因するこの散乱光を除いた背景光であるヘイ
ズを計測し、この散乱強度に基づいて半導体基板２中の
キャリアの再結合ライフタイムを非破壊かつ非汚染で求
める。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体基板の表層
における金属汚染、結晶欠陥、ダメージ等を評価する方
法及びその装置に関する。

【０００２】

【従来の技術】半導体基板を評価する手法の一つに、光
散乱を用いたものがある。これは半導体基板中にｇｒｏ
ｗｎ−ｉｎ欠陥（ＬＳＴＤ：ＬａｓｅｒＳｃａｔｔｅ
ｒｉｎｇＴｏｐｏｇｒａｐｈｙＤｅｆｅｃｔＣＯ
Ｐ：Ｃｒｙｓｔａｌ０ｒｉｇｉｎａｔｅｄＰａｒｔ
ｉｃｌｅ）あるいは酸素析出物（ＢＭＤ：ＢｕｌｋＭ
ｉｃｒｏｄｅｆｅｃｔ）が存在すると、周囲のシリコン
（Ｓｉ）格子との屈折率差により散乱光が生じるので、
この原理を用いてＣＣＤカメラあるいはフォトマルチプ
ライヤ等により散乱光を検出して評価するというもので
ある。

【０００３】一方、半導体基板における散乱光には、Ｌ
ＳＴＤやＢＭＤによって生じるものの他に、基板表面の
微小な凹凸によって発生するものがある。この微小な凹
凸は、表面粗さ、あるいはマイクロラフネスと呼ばれ、
この凹凸によって基板中に孤立して存在する欠陥の背景
光として散乱が生じる．ここで、背景光はヘイズ（Ｈａ
ｚｅ）と称され、ヘイズは基板の表面形状の情報を含ん
でいる。このため、マイクロラフネスがある特定の方向
に周期的な構造を有する場合、半導体基板に対するレー
ザ光の入射方向によってヘイズの強度が変化する現象が
観測される。

【０００４】

【発明が解決しようとする課題】しかし、ヘイズとマイ
クロラフネスとの相関関係を、ＡＦＭ（ＡｔｏｍｉｃＦ
ｏｒｃｅＭｉｃｒｏｓｃｏｐｅ）で評価すると、必ず
しも両者の間には定量的な相関関係が存在しないことが
見出された。マイクロラフネスに起因したヘイズ以外で
のヘイズの成因が不明確であり、ヘイズから有用な情報
を引き出すことができなかった。

【０００５】また、ヘイズにマイクロラフネス以外の情
報が含まれている場合、マイクロラフネス成分に起因し
たヘイズが重畳するため、この情報は定量性に欠けると
いう問題があった。

【０００６】可視光の反射を用いて、結晶欠陥およびラ
イフタイムを評価する方法として、サーマルウェーブ法
が知られている。しかし、評価領域が狭く、半導体基板
全面に渡る分布を得ることが困難であった．本発明は上
記事情に鑑み、半導体基板表層の結晶欠陥やライフタイ
ムを評価する際に、基板の全面に渡って定量的に評価す
ることが可能な評価方法及びその装置を提供することを
目的とする。

【０００７】

【課題を解決するための手段】本発明の半導体基板の評
価方法は、レーザ光を半導体基板に入射し、前記半導体
基板から発生する散乱光を検出し、前記散乱光から半導
体基板中に存在する結晶欠陥、パーティクル、ピットを
含む形状に起因する成分を除いた背景光の散乱強度を計
測する方法であって、前記半導体基板の結晶方位に対す
るレーザ光の入射方位を一定に保ちつつ、前記半導体基
板の表面を走査し、前記背景光の散乱強度を測定する走
査ステップと、測定した前記背景光の散乱強度に基づい
て、前記半導体基板中のキャリアの再結合ライフタイム
を非破壊かつ非汚染で求めるライフタイム測定ステップ
とを備えることを特徴とする。

【０００８】ここで、前記半導体基板に対するレーザ光
の入射方位を変化させて前記背景光の散乱強度を計測
し、前記背景光の散乱強度が最小となる入射方位を求め
るステップをさらに備え、前記走査ステップでは、求め
た前記背景光の散乱強度が最小となる入射方位を一定に
保ちつつ、前記半導体基板の表面を走査して前記背景光
の散乱強度を測定することが望ましい。

【０００９】また、前記半導体基板のライフタイム値
を、いずれかのライフタイム評価法を用いて測定するス
テップと、求めた前記前記背景光の散乱強度と、前記ラ
イフタイム測定ステップにより求めた前記背景光の散乱
強度との相関に基づいて検量線を得るステップとをさら
に備えることもできる。

【００１０】さらに、前記半導体基板の表層に存在する
ダメージまたは結晶欠陥に対し、前記ライフタイムと前
記背景光との相関に基づいて、前記ライフタイムを低下
させている欠陥の形態、密度、サイズ、深さ位置に関す
る情報を得るステップを備えてもよい。

【００１１】あるいは、前記半導体基板中に汚染又は結
晶欠陥を導入して前記ライフタイムを低下させるステッ
プと、前記半導体基板表層に含まれる結晶欠陥又は前記
半導体基板表面の異物の検出感度を向上させた状態で、
前記結晶欠陥又は前記異物を検出するステップとをさら
に備えてもよい。

【００１２】本発明の半導体基板の評価装置は、レーザ
光を半導体基板に入射し、前記半導体基板から発生する
散乱光を検出し、前記散乱光から半導体基板中に存在す
る結晶欠陥、パーティクル、ピットを含む形状に起因す
る成分を除いた背景光の散乱強度を計測する装置であっ
て、前記半導体基板の結晶方位に対して一定の入射方位
を保ちつつ、レーザ光を照射して前記半導体基板の表面
を走査する走査手段と、前記レーザ光を走査された前記
半導体基板の表面から発生した散乱光を検出し、検出し
た散乱光から前記背景光の散乱強度を求める手段とを備
え、求めた散乱強度に基づいて、前記半導体基板中のキ
ャリアの再結合ライフタイムを非破壊かつ非汚染で求め
ることを可能とすることを特徴とする。

【００１３】

【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。後述する実施の形態は、半
導体基板表層の結晶欠陥等を光散乱により評価する際、
強い散乱体が存在しない領域から発せられる散乱光であ
るヘイズに着目し、このヘイズを測定することにより、
半導体基板のライフタイムやプロセスダメージを評価す
る方法及び装置を提供するものである。

【００１４】まず、ヘイズの測定を行ってライフタイム
を評価することが可能であることについて述べる。

【００１５】半導体基板上の異物を検出する光散乱方式
のパーティクルカウンタを用いて、半導体基板の評価を
行った。このパーティクルカウンタでは、Ａｒレーザ
（４８８ｎｍ）を基板に対して斜方より照射し、基板に
よって生じた散乱光を、積分球を用いてフォトマルチプ
ライヤにより計測する。

【００１６】異物が存在すると強い散乱光が発生して、
その存在が認識される。この散乱光の強度に対して所定
の閾値を設定し、その閾値以下の散乱光はバックグラン
ド（背景光）として記録した。

【００１７】このバックグランド成分は、ヘイズと称さ
れるものである。後述する実施の形態ではこのヘイズに
着目してライフタイムを測定するが、ここでは従来のラ
イフタイム評価法であるμ−ＰＣＤ（μ−ｗａｖｅＰ
ｈｏｔｏＣｏｎｄｕｃｔｉｖｉｔｙＤｅｃａｙ）法
で求められるライフタイムとの比較を行なった。

【００１８】μ−ＰＣＤ法によるライフタイム測定は、
日本電子工業振興協会規格ＪＥＩＤＡ−５３−１９７７
に基づき、半導体基板を酸化して測定した。この測定
は、ライフタイムの異なる数種類の半導体基板に対して
行った。

【００１９】測定したライフタイムとヘイズのそれぞれ
の基板面内分布を図２１（ａ）（ｂ）に示し、ライフタ
イムとヘイズとの関係を図２２のグラフに示す。ヘイズ
とライフタイムとの間には弱いながら相関関係が存在
し、ライフタイムが長いほどヘイズが高くなる傾向があ
ることが分かる。

【００２０】ところで、従来の光散乱方式のパーティク
ルカウンタでは、基板全面を走査する方式として、半導
体基板を回転させながら入射光照射位置を半径方向に移
動していくスパイラルスキャン方式が用いられている。

【００２１】しかし、ヘイズは半導体基板に対する入射
光方位によって変化することが知られている。スパイラ
ルスキャン方式で走査すると、入射光方位が半導体基板
の結晶方位に対して常に変化する。このため、ヘイズの
散乱強度が変化し、この変動のためにライフタイムとの
相関が弱くなったことが考えられる。

【００２２】このように、パーティクルカウンタを用い
てヘイズを測定し、ライフタイムを計測することはでき
るが、従来は入射光方位が一定でないためにヘイズが変
動し、ライフタイムの評価を定量的に行うことができな
かった。

【００２３】以下に、本発明の第１の実施の形態に従っ
てヘイズを測定することで、ライフタイムの評価を定量
的に行うことができることを説明する。

【００２４】（１）第１の実施の形態本発明の第１の実施の形態による半導体基板の評価方法
で用いる評価装置を図１に示す。レーザ光源４は、例え
ば波長６９０nmの可視レーザ光を、ＸＹステージ１上に
搭載された半導体基板２の表面に対して、例えば７５度
の一定角度で入射する。ＸＹステージ１がＸ又はＹ方向
に移動し、半導体基板２の表面をＸ又はＹ方向のライン
に沿ってレーザ光で走査する。ここで、ＸＹステージ１
は回転しないので、半導体基板２の結晶方位に対するレ
ーザ光の入射方位は常に一定である。そして、半導体基
板２によって発生した散乱光を、半導体基板２に対して
垂直方向に配置したＣＣＤカメラ３により検出する。

【００２５】半導体基板２の表面層に結晶欠陥（ＬＳＴ
Ｄ）が存在すると、レーザ光を散乱するので散乱像とし
て検出することができる。得られた散乱像の一例を、図
２に示す。

【００２６】ＬＳＴＤに起因する散乱像は、図２におけ
る箇所１１および１３のように、周囲から孤立した点対
称な像として認識される。ここで、可視光の半導体基板
中での侵入深さは数μｍであるため、半導体基板におけ
る数μｍの深さの表面層に含まれるＬＳＴＤが検出され
る。

【００２７】半導体基板の全面を隙間なくＸ−Ｙ方向に
走査しながら、ＬＳＴＤに起因する散乱像を検出し、そ
の位置および散乱強度を記録していった。散乱強度は散
乱光の強さであり、ＬＳＴＤのサイズが大きいほど散乱
光の強度が強くなることより、ＬＳＴＤのサイズ情報を
表わしている。

【００２８】この方法により評価した、アニール処理前
における半導体基板中のＬＳＴＤの分布を図３（ａ）に
示す。基板表面のほぼ全面に渡って、ＬＳＴＤが存在し
ているが、同心円状にＬＳＴＤ密度が高い領域が存在し
ていることが分かる。

【００２９】ＬＳＴＤを消滅させる方法として、還元性
あるいは不活性ガス雰囲気中で高温熱処理を行う方法が
知られている。そこで、この半導体基板に前記雰囲気中
で１２００℃１時間の高温熱処理を行なった。

【００３０】この後、アニール処理前の場合と同様に、
図１に示された評価装置を用いてＬＳＴＤの評価を行な
った。その結果を、図３（ｃ）に示す。

【００３１】この図３（ｃ）からも分かるように、ＬＳ
ＴＤはほとんど検出されなかった。即ち、高温熱処理に
よってＬＳＴＤがほとんど消滅したことが分かる。

【００３２】また、図１に示された評価装置を用いて、
ＬＳＴＤによる散乱光以外に、その背景部分からの散
乱、すなわちヘイズを計測した。この背景部分は、図２
においては、箇所１１を除去した箇所１２で示されたバ
ックグランド成分に相当する。

【００３３】ヘイズが生じた原因としては、半導体基板
表面の微小な凹凸（マイクロラフネス）によって散乱が
生じるためと解釈される。このヘイズ光の強度を、１mm
＊０．８mmの領域で平均化し、半導体基板全面に渡るヘ
イズ光の強度分布を求めた。その結果を、アニール処理
前は図２（ｂ）、アニール処理後は図２（ｄ）に示す。

【００３４】熱処理前では、ミラー研磨時における基板
表面の凹凸に起因してヘイズが発生するので、基板全面
に渡って、均一な分布となっている。

【００３５】一方高温熱処理後では、同心円状にヘイズ
が高い領域と弱い領域が存在していることが分かる。そ
の面内分布は、図３（ａ）に示された高温熱処理前のＬ
ＳＴＤ分布と酷似している。高温熱処理後はＬＳＴＤが
ほぼ消滅していることから、高温熱処理後のヘイズ分布
はＬＳＴＤに起因するものではないことが分かる。

【００３６】次に、ヘイズ分布の原因を調査するため、
まずＡＦＭによる評価を行なった。評価部位として、強
度が高いヘイズ光が計測された位置、及び低いヘイズ光
が計測された位置を中心に５箇所測定した。得られた結
果を、図４に示す。

【００３７】ＡＦＭで測定されたマイクロラフネスのレ
ベル（ＲＭＳ値）は、ヘイズの強度にかかわらずほぼ一
定の値であった。即ち、高温熱処理後の同心円状のヘイ
ズは、半導体基板表面のマイクロラフネスの変化に起因
して生じているものではないことが分かった。

【００３８】次に、高温熱処理後の半導体基板のライフ
タイムを、μ−ＰＣＤ法により評価した。その結果を図
３（ｅ）に示す。高温熱処理前のＬＳＴＤ分布、高温熱
処理後のヘイズ分布と酷似した同心円状のライフタイム
分布が得られた。

【００３９】上記３種類のマップ（図３（ａ）（ｄ）及
び（ｅ））が酷似した原因を調査するため、高温熱処理
前における半導体基板の格子間酸素濃度（以下、［Ｏ
ｉ］と称する）の半径方向分布、および高温熱処理後の
酸素析出物（ＢＭＤ）密度（以下、［ＢＭＤ］と称す
る）を、各々顕微ＦＴＩＲおよび赤外散乱トモグラフィ
にて評価した。得られた結果を、図５（ａ）及び図６
（ｃ）にそれぞれ示す。同心円状の分布に対応して、各
測定値が基板面内の同位置において増減を繰り返してい
ることが分かる。しかも、互いに「山」と「谷」との位
置が対応している。

【００４０】また、高温熱処理前においては、図５
（ａ）及び（ｂ）にそれぞれ示されたように、［Ｏｉ］
が高い部位ほどＬＳＴＤ密度も高い傾向があることが分
かる。

【００４１】これは、半導体結晶引き上げ時における
［Ｏｉ］分布に対応して、半導体基板面内で同心円状に
［Ｏｉ］の高低が生じることに原因があると考えられ
る。

【００４２】一方、ＬＳＴＤが半導体結晶引き上げ中に
発生する際、格子間酸素が関与していると考えられる。
即ち、［Ｏｉ］が高い所ほどＬＳＴＤ発生の核となる微
小なＳｉ０２が多く形成され、ＬＳＴＤがより多く発生
すると考えられる。

【００４３】この結果、［Ｏｉ］とＬＳＴＤ密度とにお
いて、「山」と「山」が対応したと考えられる。

【００４４】高温熱処理後において、［Ｏｉ］が高い部
位ほどＢＭＤが多く形成されることは容易に推測するこ
とができる。図６（ｃ）の実測値にもその傾向が現れて
おり、［Ｏｉ］が高い部位ほど［ＢＭＤ］も高いことが
分かる。一般に、ＢＭＤはライフタイムを下げる作用が
ある。このため、［ＢＭＤ］が高いほどライフタイムは
短くなる。図６（ｂ）に示されたように、μ−ＰＣＤ法
で測定されたライフタイムは、ＢＭＤが高い部位ほど短
い傾向が認められる。即ち、ＢＭＤの山とライフタイム
の谷とが対応している。

【００４５】また、本実施の形態に従ってヘイズの分布
を測定したところ、図６（ａ）に示されたように、他の
４つの測定値（［Ｏｉ］、ＬＳＴＤ密度、ライフタイ
ム、［ＢＭＤ］）と同期して増減を繰り返していること
が分かる。

【００４６】ライフタイムとヘイズとの相関を見ると、
ライフタイムが長い部位ほどヘイズが高くなっているこ
とが分かる。これは、ライフタイムが長い部分ほど可視
光の反射率が高くなり、半導体基板表面で生じる散乱光
であるヘイズも高くなるためであると考えられる。即
ち、ヘイズの測定により、半導体基板中のキャリアの再
結合ライフタイムを評価することが可能であることが分
かる。

【００４７】ＢＭＤ自体は、半導体基板表面から数１０
μｍ以上の深い領域に存在する。このため、ＢＭＤその
ものでは光の散乱は生じない。しかし、ライフタイムの
長短の変化によるヘイズの高低という形で、本実施の形
態による評価装置を用いてＢＭＤ分布を捉えることが可
能である。

【００４８】従来のスパイラル状に基板表面を走査する
方式のパーティクルカウンタでは、ライフタイムの長短
がもたらすヘイズの変化よりも、マイクロラフネスの構
造に起因する変動の方が大きい。このため、このカウン
タを用いた評価方法では、正確なライフタイムの面内分
布を得ることはできない。

【００４９】また、μ−ＰＣＤ法によるライフタイム評
価法では、酸化あるいはヨウ素エタノール溶液処理が必
要であるため、基板の破壊や汚染等の問題があった。こ
れに対し、ヘイズの測定を用いる本実施の形態による評
価方法及びその装置によれば、非破壊及び非汚染で評価
することが可能である。

【００５０】以上述べたように、本実施の形態により、
ヘイズを測定することによってライフタイムを定量的に
正確に測定することができることが明らかとなった。

【００５１】（２）第２の実施の形態次に、本発明の第２の実施の形態による評価方法につい
て説明する。以降説明する各実施の形態による評価方法
は、上述した図１に示された評価装置を用いて行うこと
ができる。

【００５２】この第２の実施の形態は、ヘイズによるラ
イフタイム評価の定量性をさらに高めた点に特徴があ
る。本実施の形態による評価方法は、最もヘイズが低く
なる入射方位において光を基板上に照射し、検出したヘ
イズを用いてライフタイムをより高い精度で測定する点
に特徴がある。この方法でライフタイムを高精度に測定
することが可能であることを調べた結果について、以下
に述べる。

【００５３】先ず、サンプルとして［Ｏｉ］の異なるＣ
ｚ（Ｃｚｏｃｈｒａｌｓｋｉ）半導体基板を用いた。こ
の半導体基板に、水素雰囲気中で１２００℃ｌｈの熱処
理を行なった。熱処理後、図１を参照して説明した評価
装置を用いてヘイズを測定した。

【００５４】また、赤外散乱トモグラフィで［ＢＭ
Ｄ］、μ−ＰＣＤ法によりライフタイムをそれぞれ測定
した。得られた結果を、図７（ａ）〜（ｃ）にそれぞれ
示す。

【００５５】この図７（ａ）、（ｂ）より明らかなよう
に、［Ｏｉ］が高いほど［ＢＭＤ〕が増大し、ライフタ
イムは低下する傾向がある。

【００５６】しかし、図７（ｃ）に示されたように、ヘ
イズに関しては［Ｏｉ］との間で相関は見られなかっ
た。

【００５７】上記第１の実施の形態において述べたよう
に、ヘイズが生じる主要因は、半導体基板表面のマイク
ロラフネスである。マイクロラフネスは、熱処理後はあ
る特定の方位に周期構造を持つ場合があり、その時ヘイ
ズは入射光方位によって変化する。そこで、ヘイズの測
定を入射光方位を変えて行なった。具体的には、図１に
示された装置において、ＸＹステージ１上に搭載する半
導体基板２の方位を変えて、面内中央付近２mmの幅の領
域を走査してヘイズの測定を行なった。半導体基板とし
て、Ａ、Ｂ、Ｃの３種類を用いた。

【００５８】図８（ａ）に、半導体基板Ａに対してヘイ
ズを測定した結果を示す。この図より、入射光方位によ
ってヘイズがサイン関数状の変化を示すことが分かる。

【００５９】また、他の半導体基板Ｂ、Ｃの測定結果を
それぞれ図８（ｂ）、（ｃ）にそれぞれ示す。

【００６０】基板Ｂ、Ｃとも基板Ａと同様にサイン関数
的な変化をするが、その位相がそれぞれ異なっている。

【００６１】図７に示されたヘイズ測定においては、入
射方位０度で測定を行なったが、図８（ｂ）に示された
基板Ｂの測定は、方位０度においてヘイズが最大値をと
っている。また、図８（ｃ）に示された基板Ｃは方位０
度で最小値、図８（ａ）に示された基板Ａは中間値をと
っていることが分かる。

【００６２】熱処理によって、基板表面にはステップ−
テラス構造と呼ばれる周期構造が生じることが知られて
いる。ステップ−テラスの向きと入射光方位とが一致し
た場合、ステップ−テラス起因のヘイズは最小となる。
即ち、ヘイズの方位依存性を予め測定し、最小値をとる
入射方位でヘイズの測定を行えば、マイクロラフネス起
因の散乱を最も小さく抑えた状態でヘイズを測定するこ
とが可能である。

【００６３】このような入射方位を予め求めて各半導体
基板のヘイズを測定し、［Ｏｉ］に対する変化をプロッ
トした結果を図９に示す。この図から明らかなように、
［Ｏｉ］の上昇に従ってヘイズが減少していく傾向が得
られた。

【００６４】また、図９に示された［Ｏｉ］に対するヘ
イズと、図７（ｂ）に示されたμ−ＰＣＤ法により測定
した［Ｏｉ］に対するライフタイムとの相関を図１０に
示す。この場合は、ライフタイムの増加に従ってヘイズ
が単調増加していくことが分かる。

【００６５】この図１０より、本実施の形態の評価方法
として、測定したヘイズに基づいてライフタイムを求め
るための検量線を得ることができた。即ち、ヘイズを測
定する場合、ヘイズの測定値は測定装置が独自に設定し
たカウント値をとる。そこで、例えばμ−ＰＣＤ法等の
いずれかのライフタイム評価法を用いてライフタイムを
測定し、得られたライフタイム値とヘイズとの単調な相
関より、検量線を得ることが可能となる。

【００６６】ここで、図７（ｂ）、（ｃ）において、ヘ
イズとライフタイムとの間で相関が得られなかった原因
として、この測定に用いた半導体基板のオフアングル方
位が異なっていたことが考えられる。オフアングル方位
とは、半導体基板表面と真の結晶面とのずれのことであ
り、特定の角度、方位に形成されている。熱処理後のス
テップ−テラスの方位とオフアングルとは密接な関係が
あり、両者の方向は一致している。

【００６７】異なるオフアングル方位の半導体基板を用
いたため、熱処理後に形成されるステップ−テラスの方
位が各基板で異なり、入射光方向が一定の状態でヘイズ
を測定すると、ライフタイムによる変化よりも、マイク
ロラフネスによる変化の方が影響が大きく、ライフタイ
ムを正確に計測することができなかったと考えられる。

【００６８】以上述べたように、本実施の形態に従って
最もヘイズが低くなる入射光方位を予め測定し、この方
位におけるヘイズを計測することにより、ライフタイム
をより高い精度で求めることが可能である。

【００６９】（３）第３の実施の形態本実施の形態は、金属汚染によりライフタイムが低下し
た場合のヘイズによるライフタイムの測定を行うもので
ある。

【００７０】ライフタイム低下の要因が金属汚染である
場合におけるヘイズとライフタイムとの関係を調べ、こ
の場合にもヘイズからライフタイムを求めることが可能
であることについて述べる。

【００７１】ライフタイムを低下させる原因の一つとし
て、金属汚染が挙げられる。そこで、半導体基板を金属
で強制的に汚染させた。用いた汚染金属はＦｅであり、
Ｆｅの濃度（以下、［Ｆｅ］と称する）の異なる溶液に
浸したのち熱拡散させた。この後、［Ｆｅ］をＳＰＶ
（Surface Photovoltage）法により測定した。また、ラ
イフタイムを測定する方法としてμ−ＰＣＤ法を用い
て、ライフタイムの測定を行った。さらに、図１に示さ
れた測定装置を用いてヘイズを測定した。

【００７２】ここで、ヘイズの測定では、上記第２の実
施の形態に従い、入射光方位依存性を予め計測し、ヘイ
ズが最小となる方位で測定を行った。

【００７３】測定により得られた結果として、図１１に
ヘイズと［Ｆｅ］との関係を示し、図１２にライフタイ
ムと［Ｆｅ］との関係を示す。この図１１、１２より明
らかなように、［Ｆｅ］の上昇に伴ってヘイズ及びライ
フタイムは共に減少する。

【００７４】さらに、この測定により求めたヘイズとラ
イフタイムとの関係と、図１０に示されたライフタイム
の低下要因がＢＭＤである場合のヘイズとライフタイム
との関係を重ね合わせたものを図１３に示す。

【００７５】この図１３より、基板内部のＢＭＤ、また
Ｆｅ汚染によるライフタイムの低下とヘイズとの間は、
ほぼ同一の相関関係があることが分かる。

【００７６】以上述べたように、ライフタイムの低下要
因がＢＭＤのみならず、金属汚染である場合であって
も、ヘイズによりライフタイムを評価することができ
る。

【００７７】（４）結晶欠陥が光の散乱能を持つ場合の
ヘイズによるライフタイムの測定ライフタイムを下げる原因となっている結晶欠陥自体が
光の散乱能を有する場合において、ヘイズによりライフ
タイムを測定することが可能であることについて述べ
る。

【００７８】サンプルとして、半導体基板にメモリ製造
工程で照射ダメージを与えたものを用いた。この工程
後、μ−ＰＣＤ法を用いてライフタイムを測定し、さら
に上記第２の実施の形態に従い、入射光方位依存性より
ヘイズが最小となる条件で、図１に示された評価装置を
用いてヘイズの評価を行なった。これにより得られた結
果を図１４（ａ）（ｂ）にそれぞれ示す。

【００７９】図１４（ａ）に示されたライフタイムの面
内分布と、図１４（ｂ）に示されたヘイズの面内分布と
は酷似しており、ライフタイムが長い領域ほどヘイズが
高くなっていることが分かる。ライフタイムとヘイズの
それぞれの値は、図１３に示された関係にほぼ対応して
いる。

【００８０】この結果より、製造工程で照射ダメージ等
によりダメージが与えられ、光散乱能を有する結晶欠陥
が存在する場合にも、ライフタイムをヘイズによって計
測できることが分かった。

【００８１】さらに、他の工程で半導体基板にダメージ
を与えた場合についても同様に評価を行なった。この工
程は上記製造工程と同等ではあるが、半導体基板面内の
特定箇所にダメージが集中した場合を想定した。

【００８２】μ−ＰＣＤ法を用いて測定したライフタイ
ム、及び上記第２の実施の形態に従って測定したヘイズ
の結果を、図１５（ａ）及び（ｂ）にそれぞれ示す。こ
の場合の面内分布は、相互に酷似している。基板左下の
ダメージが比較的少ない部分においては、同様にライフ
タイムの低下と共にヘイズも低くなっていることが分か
る。

【００８３】しかし、基板右上のダメージが極端に強
く、ライフタイムが非常に短くなっている領域では、ヘ
イズが逆に高くなっている。

【００８４】この図１４（ａ）（ｂ）、及び図１５
（ａ）（ｂ）におけるヘイズとライフタイムとの関係
を、図１３のプロットと重ねあわせたものを図１６に示
す。

【００８５】ライフタイムが長い、すなわちダメージが
軽い状態では、基板内部のＢＭＤがライフタイムに影響
を与えている場合、及び金属汚染がライフタイムに影響
を与えている場合と同様に、同一の曲線上にあることが
分かる。

【００８６】しかし、ライフタイムが短い状態、即ちダ
メージが重い状態では、ＢＭＤがライフタイムを短くす
る主要因の場合、あるいは金属汚染がライフタイムを短
くする主要因の場合とは、乖離している。

【００８７】この原因を調べるため、ダメージが軽い部
分と、非常に重いダメージが与えられた部分とにおける
断面の状態を、ＴＥＭを用いて観察を行なった。

【００８８】ダメージが軽い場合の断面を図１７
（ａ）、ダメージが重い場合の断面を図１７（ｂ）にそ
れぞれ示す。基板表面直下に、ダメージにより生じたと
考えられる結晶欠陥のコントラストが観察された。

【００８９】図１７（ａ）に示されたダメージが軽い部
分では、結晶欠陥の密度は約２５０個／μｍ２、サイズ
は平均約７mmであった。

【００９０】これに対し、図１７（ｂ）に示された損傷
が重い部分では、密度は約２５０個／μｍ２、サイズは
平均約１０mmであった。即ち、ＴＥＭによる観測像で
は、両者に若干のサイズ差はあるが密度はほぼ同一であ
り、顕著な違いは見られなかった。

【００９１】このことは、工程によりダメージが与えら
れた場合のように、非常に微小な結晶欠陥が基板表面近
傍に高密度に存在すると、ＬＳＴＤのような周囲から孤
立した散乱体としては検知されないが、ヘイズの相違と
して検出されると考えられる。

【００９２】図１に示された評価装置におけるＣＣＤカ
メラ３の画像上で、１ピクセルサイズをｓ（μｍ²）、
結晶欠陥密度をｄ（個／μｍ²）、結晶欠陥サイズ（半
径）をｒ（nm）とすると、結晶欠陥が散乱能を有する場
合におけるヘイズの上昇分△Ｈ（ｃｏｕｎｔ）は、以下
の（１）式で与えられる。

【００９３】 ΔＨ＝ｓ・ｄ・ａ・ｒ⁶ （１）但し、ａは、ＬＳＴＤのような周囲から孤立した散乱体
を用いて求めた、散乱強度とサイズとの関係を規定する
定数とする。上記（１）式のようなｒ⁶則で表わされる
散乱は、レーリー散乱と称されている。ピクセル中に複
数個の欠陥がある場合には、互いに区別することはでき
ず、ヘイズの上昇分として検知されると考えられる。

【００９４】この（１）式を用いて、図１７（ａ）
（ｂ）に示された、結晶欠陥の散乱能によるヘイズ上昇
分を計算すると、それぞれ以下のような計算結果が得ら
れた。

【００９５】図１７（ａ）に示されたダメージが軽い場
合：△Ｈ１＝０．９ｃｏｕｎｔ図１７（ｂ）に示されたダメージが重い場合：△Ｈ２＝
８．０ｃｏｕｎｔここで、△Ｈ２の値は、図１５（ｂ）におけるヘイズの
上昇分（＝約１０ｃｏｕｎｔ）にほぼ対応している。

【００９６】一方、△Ｈ１の値は非常に僅かであり、ヘ
イズの測定値に対し、結晶欠陥の散乱能よりもライフタ
イムによる変化が与える影響の方が大きいことが分か
る。

【００９７】また、レーリー散乱はｒ⁶則で示されるよ
うに、サイズに対する依存性が大きい。このため、僅か
な結晶欠陥のサイズの差が、散乱の大きな変化となって
現れることになる。

【００９８】μ−ＰＣＤ法によるライフタイム評価で
は、非常に強いダメージが与えられて結晶欠陥が生じた
場合にはそのことを検知することができる。しかし、そ
の欠陥の実体まで知ることはできなかった。

【００９９】これに対し、上記実施の形態に従ってヘイ
ズによる測定を行い、両者の評価結果を合わせ用いるこ
とにより、有限な散乱断面積をもつ結晶欠陥の集合体
が、可視光の到達できる基板表面直下に存在しているこ
とを推測することが可能である。

【０１００】以上述べたように、μ−ＰＣＤ法等による
ライフタイムの評価と、上記実施の形態に従って測定し
たヘイズによるライフタイム評価とを相補的に用いるこ
とで、ライフタイムを下げている結晶欠陥の存在のみな
らず、その形態、密度、サイズ、および深さ位置に関す
る情報を得ることができる。

【０１０１】（５）ヘイズ測定を用いた製品歩留まりの
低下要因の評価製品の歩留り低下の要因を、ヘイズを測定することによ
り調査することが可能であることについて説明する。

【０１０２】実際に製品（メモリ）を作製したところ、
ロット単位で歩留りに差が発生した。この原因について
調査したところ、各ロットで使用している半導体基板が
異なっていることが判明した。

【０１０３】そこで、工程前の各半導体基板のヘイズ
を、上記第２の実施の形態に従い、最もヘイズが低くな
る入射光方位を求め、この条件下でヘイズを測定した。

【０１０４】得られたヘイズと歩留りとの関係を、図１
８に示す。この図１８から、ヘイズが高いほど歩留りも
高く、両者の間には相関があることが分かる。

【０１０５】次に、同半導体基板をμ−ＰＣＤ法を用い
てライフタイムの評価を行い、得られたライフタイム値
と、図１８に示されたヘイズ値、図１６におけるプロッ
ト値と重ねあわせたものを図１９に示すこの図１９に示
されたライフタイムとヘイズとの関係は、基板内部にＢ
ＭＤが存在する場合、及び金属汚染が存在する場合のプ
ロットとほぼ同様である。

【０１０６】このことから、歩留り低下の原因として、
工程前における半導体基板の汚染が考えられる。そこで
調査した結果、熱処理炉において汚染が発生しているこ
とが判明した。

【０１０７】以上述べたように、ヘイズの測定値と製品
歩留りとの間には相関があり、かつヘイズとライフタイ
ムの測定値を相補的に用いることにより歩留り低下要因
を調査することが可能である。

【０１０８】（６）第４の実施の形態本実施の形態は、ヘイズの光強度を意図的に下げること
により、結晶欠陥を評価する際の検出感度を向上させる
点に特徴がある。

【０１０９】半導体基板に水素雰囲気中１２００℃１時
間の熱処理を施した。そして、上記第２の実施の形態に
従ってヘイズを測定し、ＬＳＴＤの評価を行なった。

【０１１０】散乱強度に対するＬＳＴＤの個数をヒスト
グラムとして表示した結果を図２０（ａ）及び（ｂ）に
示す。この図２０より、散乱強度の弱いＬＳＴＤほど個
数が増大していく傾向があるという結果が得られた。こ
れは、半導体基板表面からより離れたＬＳＴＤほど、基
板中で光が吸収されて光強度が弱くなるためであると考
えられる。

【０１１１】また、ある散乱強度、例えば図２０（ａ）
において矢印で示された散乱強度１００（ｃｏｕｎｔ）
より弱いＬＳＴＤは、ヘイズとの区別が付かず、ＬＳＴ
Ｄとして認識することができない。即ち、ヘイズはＬＳ
ＴＤの観測の妨害をしており、ＬＳＴＤの検出感度はヘ
イズにより制限されている。

【０１１２】そこで、半導体基板に対して強制的にＦｅ
汚染を施し、その後ＬＳＴＤの評価を行なった。この場
合のＬＳＴＤの散乱強度のヒストグラムを図２０（ｂ）
に示す。

【０１１３】これまで述べてきたように、Ｆｅ汚染によ
るライフタイム低下が原因となって、ヘイズは低下す
る。これに伴い、汚染前の状態では検出することができ
なかった散乱強度の弱いＬＳＴＤを検出することが可能
となる。

【０１１４】従来のパーティクルカウンタを用いて測定
を行ったところ、汚染前に検出可能な欠陥の最小サイズ
が０．０８μｍ（ポリスチレン粒子換算）であった。こ
れに対し、Ｆｅ汚染後に測定したところ、０．０６μｍ
まで検出可能となった。

【０１１５】以上述べたように、強制的に金属汚染を行
ってライフタイムを低下させることで、ヘイズの光強度
を低下させ、結晶欠陥あるいは異物の検出感度を向上さ
せることができる。

【０１１６】上述した実施の形態は一例であり、本発明
を限定するものではない。例えば、上記第１の実施の形
態による評価装置では、レーザ光を照射された半導体基
板から発生するヘイズの測定を行う手段として、ＣＣＤ
カメラ３を用いている。しかし、ＣＣＤカメラに限らず
ヘイズの検出を行うことが可能なものであれば、例えば
フォトマルチプライヤ等、他の受光手段を用いてもよ
い。

【０１１７】

【発明の効果】以上説明したように本発明の半導体基板
の評価方法及びその装置によれば、基板の結晶方位に対
して入射方位が常に一定となるように基板上を走査して
ヘイズを測定することで、半導体基板のライフタイムを
定量的に測定することが可能である。

【図面の簡単な説明】

【図１】本発明の一実施の形態による半導体基板の評価
装置の構成を示したブロック図。

【図２】可視光散乱トポグラフィに測定した、半導体基
板において孤立して存在する欠陥像と、背景光（ヘイ
ズ）との関係を示した説明図。

【図３】熱処理前後のＬＳＴＤ、ヘイズ、ライフタイム
の面内分布の関係を示した説明図。

【図４】可視光散乱トポグラフィにより測定したヘイズ
と、ＡＦＭで得られた表面粗さとの関係を示したグラ
フ。

【図５】熱処理前の［Ｏｉ］とＬＳＴＤ密度との関係を
示したグラフ。

【図６】熱処理後のヘイズ、ライフタイム、ＢＭＤ密度
の関係を示したグラフ。

【図７】半導体基板を熱処理した後における、［Ｏｉ］
と、ＢＭＤ密度、ライフタイム、ヘイズとの関係を示し
たグラフ。

【図８】ヘイズの散乱強度の入射光方位に対する依存性
を示したグラフ。

【図９】ヘイズの散乱強度が最小となる入射光方位にお
けるヘイズと［Ｏｉ］との関係を示したグラフ。

【図１０】ヘイズの散乱強度が最小となる入射光方位に
おけるヘイズとライフタイムとの関係を示したグラフ。

【図１１】［Ｆｅ］とヘイズとの関係を示したグラフ。

【図１２】［Ｆｅ］とライフタイムとの関係を示したグ
ラフ。

【図１３】ヘイズとライフタイムとの関係を示すグラフ
であって、ＢＭＤに起因する場合と、Ｆｅ汚染に起因す
る場合とを重ね合せたグラフ。

【図１４】工程ダメージを受けた場合におけるライフタ
イム及びヘイズ光のそれぞれの面内分布を示した説明
図。

【図１５】工程ダメージを受けた場合におけるライフタ
イム及びヘイズ光のそれぞれの面内分布であって、特に
強いダメージを受けた場合の分布を示した説明図。

【図１６】ヘイズ光とライフタイムとの関係を示すグラ
フであって、ＢＭＤに起因する場合、Ｆｅ汚染に起因す
る場合、工程ダメージに起因の場合とを重ね合せたグラ
フ。

【図１７】工程ダメージが強い場合と弱い場合とにおけ
るＴＥＭ像を示した説明図。

【図１８】歩留りとヘイズ光との関係を示したグラフ。

【図１９】ヘイズ光とライフタイムとの関係を示すグラ
フであって、ＢＭＤ、Ｆｅ、工程ダメージにそれぞれ起
因する場合のプロットにおいて、歩留りに差が存在した
半導体基板におけるそれぞれのプロットを重ね合せたグ
ラフ。

【図２０】ライフタイムを故意に下げてヘイズを抑える
ことで、結晶欠陥の検出感度が向上することを説明する
ための結晶欠陥の散乱強度分布を示すグラフ。

【図２１】パーティクルカウンタにより得られたヘイズ
及びライフタイムのそれぞれの面内分布を対比して示し
た説明図。

【図２２】パーティクルカウンタにより得られたヘイズ
とライフタイムとの関係を示したグラフ。

【符号の説明】

１ＸＹステージ２半導体基板３ＣＣＤカメラ４レーザ光源

フロントページの続き (72)発明者菅元淳二神奈川県川崎市幸区小向東芝町１番地株式会社東芝マイクロエレクトロニクスセンター内 (72)発明者川崎敦子神奈川県川崎市幸区小向東芝町１番地株式会社東芝マイクロエレクトロニクスセンター内 (72)発明者土屋憲彦神奈川県川崎市幸区小向東芝町１番地株式会社東芝マイクロエレクトロニクスセンター内Ｆターム(参考） 2G001 AA03 BA11 CA03 KA03 LA11 MA05 2G051 AA51 AB06 AB07 AB20 AC04 BA10 BB01 CA03 CB05 DA07 4M106 AA01 BA05 BA20 CA41 CA48 CB11 CB19 DH12 DH32 DH60 DJ04 DJ19

Claims

【特許請求の範囲】

【請求項１】レーザ光を半導体基板に入射し、前記半導
体基板から発生する散乱光を検出し、前記散乱光から半
導体基板中に存在する結晶欠陥、パーティクル、ピット
を含む形状に起因する成分を除いた背景光の散乱強度を
計測する半導体基板の評価方法において、前記半導体基板の結晶方位に対するレーザ光の入射方位
を一定に保ちつつ、前記半導体基板の表面を走査し、前
記背景光の散乱強度を測定する走査ステップと、測定した前記背景光の散乱強度に基づいて、前記半導体
基板中のキャリアの再結合ライフタイムを非破壊かつ非
汚染で求めるライフタイム測定ステップと、を備えることを特徴とする半導体基板の評価方法。
【請求項２】前記半導体基板に対するレーザ光の入射方
位を変化させて前記背景光の散乱強度を計測し、前記背
景光の散乱強度が最小となる入射方位を求めるステップ
をさらに備え、前記走査ステップでは、求めた前記背景光の散乱強度が
最小となる入射方位を一定に保ちつつ、前記半導体基板
の表面を走査して前記背景光の散乱強度を測定すること
を特徴とする請求項１記載の半導体基板の評価方法。
【請求項３】前記半導体基板のライフタイム値を、いず
れかのライフタイム評価法を用いて測定するステップ
と、求めた前記ライフタイム値と、前記ライフタイム測定ス
テップにより求めた前記背景光の散乱強度との相関に基
づいて検量線を得るステップと、をさらに備えることを
特徴とする請求項１又は２記載の半導体基板の評価方
法。
【請求項４】前記半導体基板の表層に存在するダメージ
または結晶欠陥に対し、前記ライフタイムと前記背景光
との相関に基づいて、前記ライフタイムを低下させてい
る欠陥の形態、密度、サイズ、深さ位置に関する情報を
得るステップをさらに備えることを特徴とする請求項１
乃至３のいずれかに記載の半導体基板の評価方法。
【請求項５】前記半導体基板中に汚染又は結晶欠陥を導
入して前記ライフタイムを低下させるステップと、前記半導体基板表層に含まれる結晶欠陥又は前記半導体
基板表面の異物の検出感度を向上させた状態で、前記結
晶欠陥又は前記異物を検出するステップと、をさらに備えることを特徴とする請求項１乃至４のいず
れかに記載の半導体墓板の評価方法。
【請求項６】レーザ光を半導体基板に入射し、前記半導
体基板から発生する散乱光を検出し、前記散乱光から半
導体基板中に存在する結晶欠陥、パーティクル、ピット
を含む形状に起因する成分を除いた背景光の散乱強度を
計測する半導体基板の評価装置において、前記半導体基板の結晶方位に対して一定の入射方位を保
ちつつ、レーザ光を照射して前記半導体基板の表面を走
査する走査手段と、前記レーザ光を走査された前記半導体基板の表面から発
生した散乱光を検出し、検出した散乱光から前記背景光
の散乱強度を求める手段とを備え、求めた散乱強度に基づいて、前記半導体基板中のキャリ
アの再結合ライフタイムを非破壊かつ非汚染で求めるこ
とを可能とすることを特徴とする半導体基板の評価装
置。