JP2001332572A - 半導体装置および半導体装置のモールド方法 - Google Patents
半導体装置および半導体装置のモールド方法Info
- Publication number
- JP2001332572A JP2001332572A JP2000154064A JP2000154064A JP2001332572A JP 2001332572 A JP2001332572 A JP 2001332572A JP 2000154064 A JP2000154064 A JP 2000154064A JP 2000154064 A JP2000154064 A JP 2000154064A JP 2001332572 A JP2001332572 A JP 2001332572A
- Authority
- JP
- Japan
- Prior art keywords
- mold
- runner
- semiconductor device
- carrier
- mold cavity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】
【構成】 モールドキャビティ４０を有する上型４２ａ
とランナ４４を有する下型４２ｂとを閉じた状態におい
て、モールドキャビティ４０とランナ４４とが位置的に
重ね合わされる。したがって、キャリアフィルム３４に
おけるチップ載置領域どうしの間隔をランナ４４の幅よ
りも狭くすることができ、キャリアの無駄を少なくする
ことができる。 【効果】 製造コストを低減できる。
とランナ４４を有する下型４２ｂとを閉じた状態におい
て、モールドキャビティ４０とランナ４４とが位置的に
重ね合わされる。したがって、キャリアフィルム３４に
おけるチップ載置領域どうしの間隔をランナ４４の幅よ
りも狭くすることができ、キャリアの無駄を少なくする
ことができる。 【効果】 製造コストを低減できる。
Description
【０００１】
【産業上の利用分野】この発明は半導体装置および半導
体装置のモールド方法に関し、特にたとえばキャリア上
にダイボンディングされた半導体チップを合成樹脂でモ
ールドすることにより得られる、半導体装置およびその
ような半導体装置のモールド方法に関する。
体装置のモールド方法に関し、特にたとえばキャリア上
にダイボンディングされた半導体チップを合成樹脂でモ
ールドすることにより得られる、半導体装置およびその
ような半導体装置のモールド方法に関する。
【０００２】
【従来の技術】半導体装置の高密度実装技術の一つとし
てＣＳＰ(chip size package) が知られている。このＣ
ＳＰは、半導体チップの外形サイズとほぼ同サイズの小
型パッケージであり、半導体チップの電気的特性を損な
うことなく高密度化できる点に特徴がある。
てＣＳＰ(chip size package) が知られている。このＣ
ＳＰは、半導体チップの外形サイズとほぼ同サイズの小
型パッケージであり、半導体チップの電気的特性を損な
うことなく高密度化できる点に特徴がある。
【０００３】従来、ＣＳＰを用いた半導体装置を製造す
る際には、図７および図８に示すように、半導体チップ
１がダイボンディングされたキャリアフィルム２を金型
３内に装着し、上型３ａに設けられたランナ４から同じ
く上型３ａに設けられたモールドキャビティ５内にモー
ルド樹脂を注入していた。
る際には、図７および図８に示すように、半導体チップ
１がダイボンディングされたキャリアフィルム２を金型
３内に装着し、上型３ａに設けられたランナ４から同じ
く上型３ａに設けられたモールドキャビティ５内にモー
ルド樹脂を注入していた。
【０００４】
【発明が解決しようとする課題】従来技術では、ランナ
４およびモールドキャビティ５の両方を上型３ａに設け
ていたので、上型３ａにおいては、モールドキャビティ
５どうしの間隔をランナ４の幅よりも十分に広くする必
要があった。そのため、キャリアフィルム２において
は、チップ載置領域６どうしの間隔Ｗを広くしなければ
ならず、キャリアフィルム２の無駄が多くなるという問
題があった。
４およびモールドキャビティ５の両方を上型３ａに設け
ていたので、上型３ａにおいては、モールドキャビティ
５どうしの間隔をランナ４の幅よりも十分に広くする必
要があった。そのため、キャリアフィルム２において
は、チップ載置領域６どうしの間隔Ｗを広くしなければ
ならず、キャリアフィルム２の無駄が多くなるという問
題があった。
【０００５】また、キャリアフィルム２の上面には、電
極を取り付けるための接着層が形成される場合がある
が、その場合には、ランナ４内の樹脂が接着層に付着す
るのを防止するために金属メッキ等を施す必要があるた
め、コスト高になっていた。
極を取り付けるための接着層が形成される場合がある
が、その場合には、ランナ４内の樹脂が接着層に付着す
るのを防止するために金属メッキ等を施す必要があるた
め、コスト高になっていた。
【０００６】それゆえ、この発明の主たる目的は、製造
コストを低減できる、半導体装置および半導体装置のモ
ールド方法を提供することである。
コストを低減できる、半導体装置および半導体装置のモ
ールド方法を提供することである。
【０００７】
【課題を解決するための手段】第１の発明は、キャリア
上のチップ載置領域に半導体チップをダイボンディング
し、必要なワイヤボンディングを施した後にモールドす
る、半導体装置の製造方法において、(a) ゲート口を有
するキャリアを準備し、(b) モールドキャビティを有す
る上型とランナを有する下型とをキャリアの上下に配置
し、(c) 上型および下型を閉じることによってモールド
キャビティ内に半導体チップを収容し、(d) ランナから
ゲート口を通してモールドキャビティ内へモールド樹脂
を注入するようにしたことを特徴とする、半導体装置の
製造方法である。
上のチップ載置領域に半導体チップをダイボンディング
し、必要なワイヤボンディングを施した後にモールドす
る、半導体装置の製造方法において、(a) ゲート口を有
するキャリアを準備し、(b) モールドキャビティを有す
る上型とランナを有する下型とをキャリアの上下に配置
し、(c) 上型および下型を閉じることによってモールド
キャビティ内に半導体チップを収容し、(d) ランナから
ゲート口を通してモールドキャビティ内へモールド樹脂
を注入するようにしたことを特徴とする、半導体装置の
製造方法である。
【０００８】第２の発明は、ＣＳＰを用いた半導体装置
において、サブストレートにモールド樹脂を注入するた
めのゲート口を形成したことを特徴とする、半導体装置
である。
において、サブストレートにモールド樹脂を注入するた
めのゲート口を形成したことを特徴とする、半導体装置
である。
【０００９】
【作用】第１の発明では、モールドキャビティを有する
上型とランナを有する下型とを閉じた後、下型のランナ
からキャリアに形成されたゲート口を通して上型のモー
ルドキャビティ内へモールド樹脂を注入する。したがっ
て、下型のランナを上型のモールドキャビティと位置的
に重なるように配置することができ、キャリアにおける
チップ載置領域どうしの間隔をランナの幅よりも狭くす
ることができる。また、キャリアの下面には、電極取付
用の接着層が形成されることはないので、キャリアの下
面にランナ内の樹脂が付着する心配はなく、したがっ
て、従来のように金属メッキ等を施す必要はない。
上型とランナを有する下型とを閉じた後、下型のランナ
からキャリアに形成されたゲート口を通して上型のモー
ルドキャビティ内へモールド樹脂を注入する。したがっ
て、下型のランナを上型のモールドキャビティと位置的
に重なるように配置することができ、キャリアにおける
チップ載置領域どうしの間隔をランナの幅よりも狭くす
ることができる。また、キャリアの下面には、電極取付
用の接着層が形成されることはないので、キャリアの下
面にランナ内の樹脂が付着する心配はなく、したがっ
て、従来のように金属メッキ等を施す必要はない。
【００１０】第２の発明では、ゲート口を１ピン端子と
関連付けて形成することにより、ゲート口およびそこに
見えるモールド樹脂を１ピンマーク（インデックスマー
ク）として用いることができる。
関連付けて形成することにより、ゲート口およびそこに
見えるモールド樹脂を１ピンマーク（インデックスマー
ク）として用いることができる。
【００１１】
【発明の効果】この発明によれば、キャリアの無駄を少
なくすることができるので、製造コストを低減できる。
また、サブストレートにゲート口を設けた場合には、１
ピンマーク（インデックスマーク）を別に設ける必要が
ないので、製造コストをさらに低減できる。
なくすることができるので、製造コストを低減できる。
また、サブストレートにゲート口を設けた場合には、１
ピンマーク（インデックスマーク）を別に設ける必要が
ないので、製造コストをさらに低減できる。
【００１２】この発明の上述の目的，その他の目的，特
徴および利点は、図面を参照して行う以下の実施例の詳
細な説明から一層明らかとなろう。
徴および利点は、図面を参照して行う以下の実施例の詳
細な説明から一層明らかとなろう。
【００１３】
【実施例】図１に示すこの実施例の半導体装置１０は、
半導体チップ（ＬＥＤチップ等）１２に高密度実装のた
めのＣＳＰ(Chip Size Package) を施したものであり、
いわゆるＢＧＡ（Ball Grid Array ）型と称されるもの
である。
半導体チップ（ＬＥＤチップ等）１２に高密度実装のた
めのＣＳＰ(Chip Size Package) を施したものであり、
いわゆるＢＧＡ（Ball Grid Array ）型と称されるもの
である。
【００１４】半導体装置１０は、ポリイミド，ガラスエ
ポキシまたはセラミック等のような絶縁材料からなる板
状のサブストレート１４を含み、サブストレート１４に
は、複数（この実施例では３６個）のバイアホール１６
が行列状に設けられるとともに、１つのゲート口１８が
設けられる。
ポキシまたはセラミック等のような絶縁材料からなる板
状のサブストレート１４を含み、サブストレート１４に
は、複数（この実施例では３６個）のバイアホール１６
が行列状に設けられるとともに、１つのゲート口１８が
設けられる。
【００１５】また、各バイヤホール１６には、導電性金
属２０が埋め込まれ、サブストレート１４の上面周縁部
には、図２に示すように、複数（この実施例では３６
個）の電極２２が形成され、各導電性金属２０と各電極
２２とが銅（Ｃｕ）箔等からなる配線２４を介して電気
的に接続される。さらに、サブストレート１４の上面中
央部には、エポキシ樹脂等からなる保護膜２６が形成さ
れる。
属２０が埋め込まれ、サブストレート１４の上面周縁部
には、図２に示すように、複数（この実施例では３６
個）の電極２２が形成され、各導電性金属２０と各電極
２２とが銅（Ｃｕ）箔等からなる配線２４を介して電気
的に接続される。さらに、サブストレート１４の上面中
央部には、エポキシ樹脂等からなる保護膜２６が形成さ
れる。
【００１６】そして、サブストレート１４の上面中央部
には、半導体チップ１２がダイボンディングされ、半導
体チップ１２の上面に形成された電極１２ａとサブスト
レート１４の上面に形成された電極２２とが金線２８を
介してワイヤボンディングされる。さらに、半導体チッ
プ１２，各電極２２および各金線２８の全体を覆うよう
にしてモールド部３０が形成される。
には、半導体チップ１２がダイボンディングされ、半導
体チップ１２の上面に形成された電極１２ａとサブスト
レート１４の上面に形成された電極２２とが金線２８を
介してワイヤボンディングされる。さらに、半導体チッ
プ１２，各電極２２および各金線２８の全体を覆うよう
にしてモールド部３０が形成される。
【００１７】また、サブストレート１４の下面に露出し
た各導電性金属２０には、ボール状の外部端子３２が接
続される。そして、特定の外部端子３２が１ピン端子３
２ａとして設定され、その１ピン端子３２ａとゲート口
１８とが位置的に関連付けられる。つまり、ゲート口１
８およびそこに見えるモールド部３０の樹脂が１ピンマ
ーク（インデックスマーク）とされる。
た各導電性金属２０には、ボール状の外部端子３２が接
続される。そして、特定の外部端子３２が１ピン端子３
２ａとして設定され、その１ピン端子３２ａとゲート口
１８とが位置的に関連付けられる。つまり、ゲート口１
８およびそこに見えるモールド部３０の樹脂が１ピンマ
ーク（インデックスマーク）とされる。
【００１８】半導体装置１０を製造する際には、図３に
示すようなキャリアフィルム３４を準備する。ここで、
キャリアフィルム３４は、ポリイミド等によって帯状に
形成されたものであり、その幅方向両側縁には、送り装
置の爪が係止される係止孔３６が形成されている。ま
た、キャリアフィルム３４には、半導体装置１０を作り
込むための複数のチップ載置領域３８が設定されてい
る。
示すようなキャリアフィルム３４を準備する。ここで、
キャリアフィルム３４は、ポリイミド等によって帯状に
形成されたものであり、その幅方向両側縁には、送り装
置の爪が係止される係止孔３６が形成されている。ま
た、キャリアフィルム３４には、半導体装置１０を作り
込むための複数のチップ載置領域３８が設定されてい
る。
【００１９】そして、キャリアフィルム３４の各チップ
載置領域３８に、図１に示したバイヤホール１６，導電
性金属２０，電極２２，配線２４および保護膜２６等を
形成し、各チップ載置領域３８に半導体チップ１２をダ
イボンディングした後、半導体チップ１２の電極１２ａ
とキャリアフィルム３４の電極２２とをワイヤボンディ
ングする。
載置領域３８に、図１に示したバイヤホール１６，導電
性金属２０，電極２２，配線２４および保護膜２６等を
形成し、各チップ載置領域３８に半導体チップ１２をダ
イボンディングした後、半導体チップ１２の電極１２ａ
とキャリアフィルム３４の電極２２とをワイヤボンディ
ングする。
【００２０】続いて、図４に示すように、モールドキャ
ビティ４０を有する上型４２ａとランナ４４を有する下
型４２ｂとをキャリアフィルム３４の上下に配置し、上
型４２ａおよび下型４２ｂを閉じることによって、モー
ルドキャビティ４０内に半導体チップ１２等を収容す
る。
ビティ４０を有する上型４２ａとランナ４４を有する下
型４２ｂとをキャリアフィルム３４の上下に配置し、上
型４２ａおよび下型４２ｂを閉じることによって、モー
ルドキャビティ４０内に半導体チップ１２等を収容す
る。
【００２１】ランナ４４は、図３からよくわかるよう
に、各チップ載置領域３８の側縁部下方に配置されるも
のであり、上型４２ａとの関係では、モールドキャビテ
ィ４０と位置的に重なるように配置される。したがっ
て、上型４２ａおよび下型４２ｂを閉じた状態では、ラ
ンナ４４，ゲート口１８およびモールドキャビティ４０
が互いに連通される。
に、各チップ載置領域３８の側縁部下方に配置されるも
のであり、上型４２ａとの関係では、モールドキャビテ
ィ４０と位置的に重なるように配置される。したがっ
て、上型４２ａおよび下型４２ｂを閉じた状態では、ラ
ンナ４４，ゲート口１８およびモールドキャビティ４０
が互いに連通される。
【００２２】そして、ランナ４４からゲート口１８を通
してモールドキャビティ４０へモールド樹脂を注入し、
モールド部３０を形成する。
してモールドキャビティ４０へモールド樹脂を注入し、
モールド部３０を形成する。
【００２３】モールド部３０が冷却されて硬化すると、
上型４２ａおよび下型４２ｂを開いてキャリアフィルム
３４を離型し、各半導体装置１０を切断分離するととも
に、ランナ４４内で固まった樹脂を除去する。
上型４２ａおよび下型４２ｂを開いてキャリアフィルム
３４を離型し、各半導体装置１０を切断分離するととも
に、ランナ４４内で固まった樹脂を除去する。
【００２４】この実施例によれば、ゲート口１８をモー
ルドキャビティ４０と位置的に重なるように配置してい
るので、モールドキャビティ４０どうしの間隔を狭くす
ることができる。したがって、キャリアフィルム３４
（図３）におけるチップ載置領域３８どうしの間隔を狭
くすることができ、キャリアフィルム３４の無駄を少な
くすることができる。
ルドキャビティ４０と位置的に重なるように配置してい
るので、モールドキャビティ４０どうしの間隔を狭くす
ることができる。したがって、キャリアフィルム３４
（図３）におけるチップ載置領域３８どうしの間隔を狭
くすることができ、キャリアフィルム３４の無駄を少な
くすることができる。
【００２５】また、ランナ４４をキャリアフィルム３４
の下面側に配置しているので、ランナ４４内の樹脂が接
着層に付着するといった問題は生じない。
の下面側に配置しているので、ランナ４４内の樹脂が接
着層に付着するといった問題は生じない。
【００２６】なお、上述の実施例では、ランナ４４をモ
ールドキャビティ４０と位置的に重なるように設けてい
るが、たとえば図５および図６に示すように、２つのモ
ールドキャビティ４０の中間にランナ４４を設けるよう
にしてもよい。
ールドキャビティ４０と位置的に重なるように設けてい
るが、たとえば図５および図６に示すように、２つのモ
ールドキャビティ４０の中間にランナ４４を設けるよう
にしてもよい。
【００２７】この場合でも、モールドキャビティ４０ど
うしの間隔をランナ４４の幅と同程度にまで狭くするこ
とができるので、キャリアフィルム３４の無駄を少なく
することができる。ただし、この場合には、２つのモー
ルドキャビティ４０の中間にゲート口１８を形成する必
要があるため、モールドキャビティ４０に対して横側か
らモールド樹脂を注入することになる。
うしの間隔をランナ４４の幅と同程度にまで狭くするこ
とができるので、キャリアフィルム３４の無駄を少なく
することができる。ただし、この場合には、２つのモー
ルドキャビティ４０の中間にゲート口１８を形成する必
要があるため、モールドキャビティ４０に対して横側か
らモールド樹脂を注入することになる。
【図１】この発明の一実施例の半導体装置を示す図解図
である。
である。
【図２】図１実施例におけるサブストレートを示す図解
図である。
図である。
【図３】半導体装置の製造方法を示す図解図である。
【図４】金型構造を示す図解図である。
【図５】半導体装置の他の製造方法を示す図解図であ
る。
る。
【図６】他の金型構造を示す図解図である。
【図７】従来技術を示す図解図である。
【図８】従来の金型構造を示す図解図である。
１０ …半導体装置 １２ …半導体チップ １４ …サブストレート １６ …バイヤホール １８ …ゲート口 ２０ …導電性金属 ２２ …電極 ２４ …配線 ３２ …外部端子 ３４ …キャリアフィルム ３８ …チップ載置領域 ４０ …モールドキャビティ ４２ａ …上型 ４２ｂ …下型 ４４ …ランナ
Claims (2)
- 【請求項１】キャリア上のチップ載置領域に半導体チッ
プをダイボンディングし、必要なワイヤボンディングを
施した後にモールドする、半導体装置の製造方法におい
て、 (a) ゲート口を有するキャリアを準備し、 (b) モールドキャビティを有する上型とランナを有する
下型とを前記キャリアの上下に配置し、 (c) 前記上型および前記下型を閉じることによって前記
モールドキャビティ内に前記半導体チップを収容し、 (d) 前記ランナから前記ゲート口を通して前記モールド
キャビティ内へモールド樹脂を注入するようにしたこと
を特徴とする、半導体装置の製造方法。 - 【請求項２】ＣＳＰを用いた半導体装置において、 サブストレートにモールド樹脂を注入するためのゲート
口を形成したことを特徴とする、半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000154064A JP2001332572A (ja) | 2000-05-25 | 2000-05-25 | 半導体装置および半導体装置のモールド方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000154064A JP2001332572A (ja) | 2000-05-25 | 2000-05-25 | 半導体装置および半導体装置のモールド方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001332572A true JP2001332572A (ja) | 2001-11-30 |
Family
ID=18659217
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000154064A Withdrawn JP2001332572A (ja) | 2000-05-25 | 2000-05-25 | 半導体装置および半導体装置のモールド方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001332572A (ja) |
-
2000
- 2000-05-25 JP JP2000154064A patent/JP2001332572A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6432742B1 (en) | Methods of forming drop-in heat spreader plastic ball grid array (PBGA) packages | |
| US6870274B2 (en) | Flash-preventing window ball grid array semiconductor package, method for fabricating the same, and chip carrier used in the semiconductor package | |
| US5557150A (en) | Overmolded semiconductor package | |
| US7112048B2 (en) | BOC BGA package for die with I-shaped bond pad layout | |
| US10424525B2 (en) | Method of manufacturing semiconductor devices | |
| KR100280762B1 (ko) | 노출 후부를 갖는 열적 강화된 반도체 장치 및 그 제조방법 | |
| US6395579B2 (en) | Controlling packaging encapsulant leakage | |
| US6664646B2 (en) | Chip-on-board assemblies, carrier assemblies and carrier substrates using residual organic compounds to facilitate gate break | |
| JP2515086B2 (ja) | 平坦構造様式の電子モジュ―ル | |
| US7714455B2 (en) | Semiconductor packages and methods of fabricating the same | |
| US20010049159A1 (en) | Substrate strip for use in packaging semiconductor chips and method for making the substrate strip | |
| JPH1126489A (ja) | ゲートスロットを有するサブストレートならびに半導体パッケージ成形用の金型および成形方法 | |
| US6476507B1 (en) | Resin sealing method and resin sealing apparatus | |
| US20080160678A1 (en) | Method for fabricating semiconductor package | |
| JPH05343588A (ja) | 一部モールド型ｐｃｂチップキャリヤタイプパッケージ | |
| US5981873A (en) | Printed circuit board for ball grid array semiconductor package | |
| JPH10284525A (ja) | 半導体装置の製造方法 | |
| KR100283299B1 (ko) | 플라스틱캡슐화반도체장치및그의제조방법 | |
| US6545368B2 (en) | Use of an oxide surface to facilitate gate break on a carrier substrate for a semiconductor device | |
| KR19990068199A (ko) | 프레임 형상의 몰드부를 갖는 반도체 장치용 패키지 및 그 제조 방법 | |
| JPH04306865A (ja) | 半導体装置及びその製造方法 | |
| US6372553B1 (en) | Disposable mold runner gate for substrate based electronic packages | |
| US6246117B1 (en) | Semiconductor device comprised of a ball grid array and an insulating film with preformed land openings | |
| JPH0936155A (ja) | 半導体装置の製造方法 | |
| JP2001332572A (ja) | 半導体装置および半導体装置のモールド方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20070807 |