JP2001326502A - Ｐｉｎダイオードスイッチ回路およびｐｉｎダイオードスイッチ方法 - Google Patents
Ｐｉｎダイオードスイッチ回路およびｐｉｎダイオードスイッチ方法Info
- Publication number
- JP2001326502A JP2001326502A JP2000146084A JP2000146084A JP2001326502A JP 2001326502 A JP2001326502 A JP 2001326502A JP 2000146084 A JP2000146084 A JP 2000146084A JP 2000146084 A JP2000146084 A JP 2000146084A JP 2001326502 A JP2001326502 A JP 2001326502A
- Authority
- JP
- Japan
- Prior art keywords
- pin diode
- terminal
- bias
- voltage
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Waveguide Switches, Polarizers, And Phase Shifters (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】
【課題】 低電圧の逆バイアス電圧でＰＩＮダイオード
スイッチ回路を駆動できると共に、大電力のＲＦ信号が
印加された時でもＰＩＮダイオードスイッチ回路のオフ
側端子のアイソレーションの劣化を防ぐことができるＰ
ＩＮダイオードスイッチ回路およびＰＩＮダイオードス
イッチ方法を提供する。 【解決手段】 ＰＩＮダイオードＤ１（４）のバイアス
電流のＤＣリターン部に制限抵抗１５を設けることによ
り、バイアス端子１７の負電圧が例えば−５Ｖのような
低電圧の場合であっても、ＰＩＮダイオードＤ２（５）
には例えば９．３Ｖのような高い電圧を逆バイアス電圧
として印加することができるため、大電力のＲＦ信号が
入力した場合であってもオフ側端子（Ｐｏｒｔ３
（３））のアイソレーションを劣化させないことができ
る。さらに複数のＰＩＮダイオード回路ブロックをオフ
側に設けた場合であっても、同様にオフ側端子のアイソ
レーションを劣化させないことができる。
スイッチ回路を駆動できると共に、大電力のＲＦ信号が
印加された時でもＰＩＮダイオードスイッチ回路のオフ
側端子のアイソレーションの劣化を防ぐことができるＰ
ＩＮダイオードスイッチ回路およびＰＩＮダイオードス
イッチ方法を提供する。 【解決手段】 ＰＩＮダイオードＤ１（４）のバイアス
電流のＤＣリターン部に制限抵抗１５を設けることによ
り、バイアス端子１７の負電圧が例えば−５Ｖのような
低電圧の場合であっても、ＰＩＮダイオードＤ２（５）
には例えば９．３Ｖのような高い電圧を逆バイアス電圧
として印加することができるため、大電力のＲＦ信号が
入力した場合であってもオフ側端子（Ｐｏｒｔ３
（３））のアイソレーションを劣化させないことができ
る。さらに複数のＰＩＮダイオード回路ブロックをオフ
側に設けた場合であっても、同様にオフ側端子のアイソ
レーションを劣化させないことができる。
Description
【０００１】
【発明の属する技術分野】本発明は、ＰＩＮダイオード
スイッチ回路およびＰＩＮダイオードスイッチ方法に関
し、特にＰＩＮダイオードをオン／オフすることによ
り、高周波（RadioFrequency : ＲＦ）信号の経路を切
替えるＰＩＮダイオードスイッチ回路およびＰＩＮダイ
オードスイッチ方法に関する。
スイッチ回路およびＰＩＮダイオードスイッチ方法に関
し、特にＰＩＮダイオードをオン／オフすることによ
り、高周波（RadioFrequency : ＲＦ）信号の経路を切
替えるＰＩＮダイオードスイッチ回路およびＰＩＮダイ
オードスイッチ方法に関する。
【０００２】
【従来の技術】ＲＦ信号の通過経路を２系統に切り替え
るスイッチ回路として、従来よりダイオードスイッチを
用いて構成されたダイオードスイッチ回路が使用されて
いる。特にダイオードとして、順方向特性をあまり損な
うことなく逆方向耐圧を向上できるＰＩＮダイオードが
利用されている。ＰＩＮダイオードはＰ型領域とＮ型領
域との間に高比抵抗層（intrinsic層、真性半導体層）
を挟んだＰＩＮ接合からなるダイオードである。ＰＩＮ
ダイオードが順方向にバイアスされた場合、Ｐ型領域か
ら正孔が高比抵抗層へ注入され、Ｎ型領域から電子が高
比抵抗層へ注入される結果、本来高抵抗の高比抵抗層の
キャリヤ密度が増加することにより良好な順方向特性が
得られる。一方、ＰＩＮダイオードが逆方向にバイアス
された場合、空乏層が高比抵抗層に広がる結果、高い降
伏電圧を得ることができる。
るスイッチ回路として、従来よりダイオードスイッチを
用いて構成されたダイオードスイッチ回路が使用されて
いる。特にダイオードとして、順方向特性をあまり損な
うことなく逆方向耐圧を向上できるＰＩＮダイオードが
利用されている。ＰＩＮダイオードはＰ型領域とＮ型領
域との間に高比抵抗層（intrinsic層、真性半導体層）
を挟んだＰＩＮ接合からなるダイオードである。ＰＩＮ
ダイオードが順方向にバイアスされた場合、Ｐ型領域か
ら正孔が高比抵抗層へ注入され、Ｎ型領域から電子が高
比抵抗層へ注入される結果、本来高抵抗の高比抵抗層の
キャリヤ密度が増加することにより良好な順方向特性が
得られる。一方、ＰＩＮダイオードが逆方向にバイアス
された場合、空乏層が高比抵抗層に広がる結果、高い降
伏電圧を得ることができる。
【０００３】図３は、従来のＰＩＮダイオードスイッチ
回路としてシングルポート・ダブルターミナル（Single
Port Double Terminals : ＳＰＤＴ）スイッチの回路
を例示する。図３において、符号１はＲＦ信号端子Ｐｏ
ｒｔ１、２はＲＦ信号端子Ｐｏｒｔ２、３はＲＦ信号端
子Ｐｏｒｔ３であり、ＲＦ信号の通過経路（ＲＦ線路）
はＲＦ信号端子Ｐｏｒｔ２（２）とＲＦ信号端子Ｐｏｒ
ｔ１（１）との間またはＲＦ信号端子Ｐｏｒｔ３（３）
とＲＦ信号端子Ｐｏｒｔ１（１）との間の２系統であ
る。以下では、Ｐｏｒｔ１（１）を２系統のＲＦ線路に
共通の共通端子と呼び、Ｐｏｒｔ２（２）とＰｏｒｔ３
（３）とをＲＦ線路が切り替えられる切替え端子と呼
ぶ。ＳＰＤＴスイッチとは共通端子Ｐｏｒｔ１（１）が
１つであり切替え端子Ｐｏｒｔ２（２）、Ｐｏｒｔ３
（３）が２つであるＰＩＮダイオードスイッチ回路であ
る。図３で、符号４はＰＩＮダイオードＤ１、５はＰＩ
ＮダイオードＤ２、６と８とは切替え端子Ｐｏｒｔ２
（２）と共通端子Ｐｏｒｔ１（１）との間のＲＦ線路に
おいてＲＦ信号の直流成分をカットするＤＣカットコン
デンサ、７は切替え端子Ｐｏｒｔ３（３）と共通端子Ｐ
ｏｒｔ１（１）との間のＲＦ線路においてＲＦ信号の直
流成分をカットするＤＣカットコンデンサ、１６はＰＩ
ＮダイオードＤ１（４）にバイアスを印加するバイアス
端子、１７はＰＩＮダイオードＤ２（５）にバイアスを
印加するバイアス端子、１８、１９は各々ＰＩＮダイオ
ードＤ１（４）またはＤ２（５）へ流れるバイアス電流
を決定する制限抵抗、１４は本回路を直流的に閉じるた
めの片側が接地されたＤＣリターン回路用コイル、１２
はバイアス端子１６からＤＣリターン回路用コイル１４
を経て接地に至る切替え端子Ｐｏｒｔ２（２）側のバイ
アス線路へＲＦ信号が漏れ出すことを防止するためのＲ
Ｆ信号漏れ出し防止用コイル、１３はバイアス端子１７
からＤＣリターン回路用コイル１４を経て接地に至る切
替え端子Ｐｏｒｔ３（３）側のバイアス線路へＲＦ信号
が漏れ出すことを防止するためのＲＦ信号漏れ出し防止
用コイル、９、１０は各々切替え端子Ｐｏｒｔ２（２）
側または切替え端子Ｐｏｒｔ３（３）側のバイアス線路
へＲＦ信号が漏れ出すことを防止するためのＲＦ信号漏
れ出し防止用コンデンサである。
回路としてシングルポート・ダブルターミナル（Single
Port Double Terminals : ＳＰＤＴ）スイッチの回路
を例示する。図３において、符号１はＲＦ信号端子Ｐｏ
ｒｔ１、２はＲＦ信号端子Ｐｏｒｔ２、３はＲＦ信号端
子Ｐｏｒｔ３であり、ＲＦ信号の通過経路（ＲＦ線路）
はＲＦ信号端子Ｐｏｒｔ２（２）とＲＦ信号端子Ｐｏｒ
ｔ１（１）との間またはＲＦ信号端子Ｐｏｒｔ３（３）
とＲＦ信号端子Ｐｏｒｔ１（１）との間の２系統であ
る。以下では、Ｐｏｒｔ１（１）を２系統のＲＦ線路に
共通の共通端子と呼び、Ｐｏｒｔ２（２）とＰｏｒｔ３
（３）とをＲＦ線路が切り替えられる切替え端子と呼
ぶ。ＳＰＤＴスイッチとは共通端子Ｐｏｒｔ１（１）が
１つであり切替え端子Ｐｏｒｔ２（２）、Ｐｏｒｔ３
（３）が２つであるＰＩＮダイオードスイッチ回路であ
る。図３で、符号４はＰＩＮダイオードＤ１、５はＰＩ
ＮダイオードＤ２、６と８とは切替え端子Ｐｏｒｔ２
（２）と共通端子Ｐｏｒｔ１（１）との間のＲＦ線路に
おいてＲＦ信号の直流成分をカットするＤＣカットコン
デンサ、７は切替え端子Ｐｏｒｔ３（３）と共通端子Ｐ
ｏｒｔ１（１）との間のＲＦ線路においてＲＦ信号の直
流成分をカットするＤＣカットコンデンサ、１６はＰＩ
ＮダイオードＤ１（４）にバイアスを印加するバイアス
端子、１７はＰＩＮダイオードＤ２（５）にバイアスを
印加するバイアス端子、１８、１９は各々ＰＩＮダイオ
ードＤ１（４）またはＤ２（５）へ流れるバイアス電流
を決定する制限抵抗、１４は本回路を直流的に閉じるた
めの片側が接地されたＤＣリターン回路用コイル、１２
はバイアス端子１６からＤＣリターン回路用コイル１４
を経て接地に至る切替え端子Ｐｏｒｔ２（２）側のバイ
アス線路へＲＦ信号が漏れ出すことを防止するためのＲ
Ｆ信号漏れ出し防止用コイル、１３はバイアス端子１７
からＤＣリターン回路用コイル１４を経て接地に至る切
替え端子Ｐｏｒｔ３（３）側のバイアス線路へＲＦ信号
が漏れ出すことを防止するためのＲＦ信号漏れ出し防止
用コイル、９、１０は各々切替え端子Ｐｏｒｔ２（２）
側または切替え端子Ｐｏｒｔ３（３）側のバイアス線路
へＲＦ信号が漏れ出すことを防止するためのＲＦ信号漏
れ出し防止用コンデンサである。
【０００４】次に動作について説明する。まず、共通端
子Ｐｏｒｔ１（１）と切替え端子Ｐｏｒｔ２（２）との
間をオン状態、共通端子Ｐｏｒｔ１（１）と切替え端子
Ｐｏｒｔ３（３）との間をオフ状態にする場合を考え
る。バイアス端子１６に正電圧(例えば＋５V)を印加す
ると、ＰＩＮダイオードＤ１（４）に順方向電圧が印加
されるためＰＩＮダイオードＤ１（４）はオン状態とな
る。共通端子Ｐｏｒｔ１（１）と切替え端子Ｐｏｒｔ２
（２）との間のインピーダンスはＰＩＮダイオードＤ１
（４）の順方向抵抗ＲF（一般的には数Ω）のみとなり
低インピーダンスとなるため、共通端子Ｐｏｒｔ１
（１）と切替え端子Ｐｏｒｔ２（２）との間はオン状態
となる。
子Ｐｏｒｔ１（１）と切替え端子Ｐｏｒｔ２（２）との
間をオン状態、共通端子Ｐｏｒｔ１（１）と切替え端子
Ｐｏｒｔ３（３）との間をオフ状態にする場合を考え
る。バイアス端子１６に正電圧(例えば＋５V)を印加す
ると、ＰＩＮダイオードＤ１（４）に順方向電圧が印加
されるためＰＩＮダイオードＤ１（４）はオン状態とな
る。共通端子Ｐｏｒｔ１（１）と切替え端子Ｐｏｒｔ２
（２）との間のインピーダンスはＰＩＮダイオードＤ１
（４）の順方向抵抗ＲF（一般的には数Ω）のみとなり
低インピーダンスとなるため、共通端子Ｐｏｒｔ１
（１）と切替え端子Ｐｏｒｔ２（２）との間はオン状態
となる。
【０００５】共通端子Ｐｏｒｔ１（１）と切替え端子Ｐ
ｏｒｔ２（２）との間がオン状態の時、バイアス端子１
７には負電圧（例えば−１０Ｖ）が印加され、ＰＩＮダ
イオードＤ２（５）には逆方向電圧が印加されるため、
ＰＩＮダイオードＤ２（５）はオフ状態となる。共通端
子Ｐｏｒｔ１（１）と切替え端子Ｐｏｒｔ３（３）との
間のインピーダンスは、ＰＩＮダイオードＤ２（５）の
接合容量Cj（一般的には０．１〜０．５ｐF程度）によ
る容量リアクタンスのみとなるため高インピーダンスと
なり、共通端子Ｐｏｒｔ１（１）と切替え端子Ｐｏｒｔ
３（３）との間はオフ状態となる。この結果、このＰＩ
Ｎダイオードスイッチは切替え端子Ｐｏｒｔ３（３）か
ら切替え端子Ｐｏｒｔ２（２）へ切り替わる。
ｏｒｔ２（２）との間がオン状態の時、バイアス端子１
７には負電圧（例えば−１０Ｖ）が印加され、ＰＩＮダ
イオードＤ２（５）には逆方向電圧が印加されるため、
ＰＩＮダイオードＤ２（５）はオフ状態となる。共通端
子Ｐｏｒｔ１（１）と切替え端子Ｐｏｒｔ３（３）との
間のインピーダンスは、ＰＩＮダイオードＤ２（５）の
接合容量Cj（一般的には０．１〜０．５ｐF程度）によ
る容量リアクタンスのみとなるため高インピーダンスと
なり、共通端子Ｐｏｒｔ１（１）と切替え端子Ｐｏｒｔ
３（３）との間はオフ状態となる。この結果、このＰＩ
Ｎダイオードスイッチは切替え端子Ｐｏｒｔ３（３）か
ら切替え端子Ｐｏｒｔ２（２）へ切り替わる。
【０００６】図４は、図３に示されたＰＩＮダイオード
スイッチ回路の等価回路を示す。図４で図３と同じ符号
を付した箇所は同じ部分であるため説明は省略する。図
４において、符号２０はＰＩＮダイオードＤ１（４）の
順方向抵抗ＲF、２１はＰＩＮダイオードＤ２（５）の
接合容量Cjである。
スイッチ回路の等価回路を示す。図４で図３と同じ符号
を付した箇所は同じ部分であるため説明は省略する。図
４において、符号２０はＰＩＮダイオードＤ１（４）の
順方向抵抗ＲF、２１はＰＩＮダイオードＤ２（５）の
接合容量Cjである。
【０００７】接合容量とは、ダイオードのＰＮ接合の空
乏層が絶縁性を持ち、しかもその空乏層に空間電荷を蓄
えていることによる静電容量のことである。この接合容
量は空乏層の幅に反比例するため、ダイオードに逆バイ
アス電圧を加えて、正孔、電子のキャリヤを各々の極板
側へ引き寄せることにより、接合容量を小さくすること
ができる。
乏層が絶縁性を持ち、しかもその空乏層に空間電荷を蓄
えていることによる静電容量のことである。この接合容
量は空乏層の幅に反比例するため、ダイオードに逆バイ
アス電圧を加えて、正孔、電子のキャリヤを各々の極板
側へ引き寄せることにより、接合容量を小さくすること
ができる。
【０００８】図５は、接合容量Cjの逆バイアス電圧依存
性を示す。図５において、縦軸は接合容量Cj（ｐＦ）、
横軸はダイオードに印加する逆バイアス電圧（Ｖ）であ
る。ＰＩＮダイオードＤ２（５）の接合容量Cjの逆バイ
アス電圧依存性は、図５に示されるような特性を有して
いるため、安定した接合容量Cjを得るためには、高電圧
の逆バイアス電圧が必要であるという問題があった。
性を示す。図５において、縦軸は接合容量Cj（ｐＦ）、
横軸はダイオードに印加する逆バイアス電圧（Ｖ）であ
る。ＰＩＮダイオードＤ２（５）の接合容量Cjの逆バイ
アス電圧依存性は、図５に示されるような特性を有して
いるため、安定した接合容量Cjを得るためには、高電圧
の逆バイアス電圧が必要であるという問題があった。
【０００９】
【発明が解決しようとする課題】従来のＰＩＮダイオー
ドスイッチ回路は上述のように構成されているため、逆
バイアス電圧を高電圧にする必要があるという問題があ
った。逆バイアス電圧を低電圧にした場合、大電力のＲ
Ｆ信号が印加された時に、この大電力のＲＦ信号によっ
て低電圧の逆バイアス電圧がスウィングされて接合容量
Cjが大きくなるため、ＰＩＮダイオードスイッチ回路の
オフ側端子のアイソレーションが低下するという問題点
があった。
ドスイッチ回路は上述のように構成されているため、逆
バイアス電圧を高電圧にする必要があるという問題があ
った。逆バイアス電圧を低電圧にした場合、大電力のＲ
Ｆ信号が印加された時に、この大電力のＲＦ信号によっ
て低電圧の逆バイアス電圧がスウィングされて接合容量
Cjが大きくなるため、ＰＩＮダイオードスイッチ回路の
オフ側端子のアイソレーションが低下するという問題点
があった。
【００１０】そこで、本発明の目的は、上記問題を解決
するためになされたものであり、低電圧の逆バイアス電
圧でＰＩＮダイオードスイッチ回路を駆動できると共
に、大電力のＲＦ信号が印加された時でもＰＩＮダイオ
ードスイッチ回路のオフ側端子のアイソレーションの劣
化を防ぐことができるＰＩＮダイオードスイッチ回路お
よびＰＩＮダイオードスイッチ方法を提供することにあ
る。
するためになされたものであり、低電圧の逆バイアス電
圧でＰＩＮダイオードスイッチ回路を駆動できると共
に、大電力のＲＦ信号が印加された時でもＰＩＮダイオ
ードスイッチ回路のオフ側端子のアイソレーションの劣
化を防ぐことができるＰＩＮダイオードスイッチ回路お
よびＰＩＮダイオードスイッチ方法を提供することにあ
る。
【００１１】
【課題を解決するための手段】この発明のＰＩＮダイオ
ードスイッチ回路は、高周波信号の通過経路を端子部と
共通端子部との間または該端子部と異なる他の端子部と
該共通端子部との間で切り替えるＰＩＮダイオードスイ
ッチ回路であって、アノード側が前記端子部に接続さ
れ、カソード側がノードを介して前記共通端子部に接続
されたＰＩＮダイオードと、前記ＰＩＮダイオードのア
ノード側に正のバイアス電圧を印加するバイアス部と、
アノード側が前記他の端子部に接続され、カソード側が
前記ノードを介して前記共通端子部に接続された前記Ｐ
ＩＮダイオードと異なる他のＰＩＮダイオードと、前記
他のＰＩＮダイオードのアノード側に負のバイアス電圧
を印加する前記バイアス部と異なる他のバイアス部と、
前記ＰＩＮダイオードから流れるバイアス電流を制限す
る制限抵抗を有し、前記ノードに接続された直流リター
ン部とを備え、前記正のバイアス電圧から前記ＰＩＮダ
イオードの順方向電圧降下分を除いた前記ノードにおけ
る電圧と前記負のバイアス電圧との間の電位差が、オフ
バイアス電圧として前記他のＰＩＮダイオードに印加さ
れるものである。
ードスイッチ回路は、高周波信号の通過経路を端子部と
共通端子部との間または該端子部と異なる他の端子部と
該共通端子部との間で切り替えるＰＩＮダイオードスイ
ッチ回路であって、アノード側が前記端子部に接続さ
れ、カソード側がノードを介して前記共通端子部に接続
されたＰＩＮダイオードと、前記ＰＩＮダイオードのア
ノード側に正のバイアス電圧を印加するバイアス部と、
アノード側が前記他の端子部に接続され、カソード側が
前記ノードを介して前記共通端子部に接続された前記Ｐ
ＩＮダイオードと異なる他のＰＩＮダイオードと、前記
他のＰＩＮダイオードのアノード側に負のバイアス電圧
を印加する前記バイアス部と異なる他のバイアス部と、
前記ＰＩＮダイオードから流れるバイアス電流を制限す
る制限抵抗を有し、前記ノードに接続された直流リター
ン部とを備え、前記正のバイアス電圧から前記ＰＩＮダ
イオードの順方向電圧降下分を除いた前記ノードにおけ
る電圧と前記負のバイアス電圧との間の電位差が、オフ
バイアス電圧として前記他のＰＩＮダイオードに印加さ
れるものである。
【００１２】ここで、この発明のＰＩＮダイオードスイ
ッチ回路において、前記直流リターン部は、前記制限抵
抗と並列に接続され片側が接地された、高周波信号が該
直流リターン部側へ漏れ出すことを防止するコンデンサ
と、一方が前記コンデンサと前記制限抵抗とに接続され
他方が前記ノード側に接続された、高周波信号が該直流
リターン部側へ漏れ出すことを防止するコイルとを備え
ることができるものである。
ッチ回路において、前記直流リターン部は、前記制限抵
抗と並列に接続され片側が接地された、高周波信号が該
直流リターン部側へ漏れ出すことを防止するコンデンサ
と、一方が前記コンデンサと前記制限抵抗とに接続され
他方が前記ノード側に接続された、高周波信号が該直流
リターン部側へ漏れ出すことを防止するコイルとを備え
ることができるものである。
【００１３】ここで、この発明のＰＩＮダイオードスイ
ッチ回路は、ＰＩＮダイオードと、該ＰＩＮダイオード
のアノード側に負のバイアス電圧を印加するバイアス部
と、該ＰＩＮダイオードのアノード側に接続された端子
部とを有するＰＩＮダイオード回路ブロックをさらに１
ブロック以上備え、前記１ブロック以上のＰＩＮダイオ
ード回路ブロックは、各々ＰＩＮダイオードのカソード
側が前記ノードに接続されることができるものである。
ッチ回路は、ＰＩＮダイオードと、該ＰＩＮダイオード
のアノード側に負のバイアス電圧を印加するバイアス部
と、該ＰＩＮダイオードのアノード側に接続された端子
部とを有するＰＩＮダイオード回路ブロックをさらに１
ブロック以上備え、前記１ブロック以上のＰＩＮダイオ
ード回路ブロックは、各々ＰＩＮダイオードのカソード
側が前記ノードに接続されることができるものである。
【００１４】この発明のＰＩＮダイオードスイッチ方法
は、ＰＩＮダイオードスイッチ回路を用いて高周波信号
の通過経路を前記端子部と前記共通端子部との間または
前記他の端子部と前記共通端子部との間で切り替えるＰ
ＩＮダイオードスイッチ方法であって、前記ＰＩＮダイ
オードスイッチ回路は、アノード側が端子部に接続さ
れ、カソード側がノードを介して共通端子部に接続され
たＰＩＮダイオードと、前記ＰＩＮダイオードのアノー
ド側に正のバイアス電圧を印加するバイアス部と、アノ
ード側が前記端子部と異なる他の端子部に接続され、カ
ソード側が前記ノードを介して前記共通端子部に接続さ
れた前記ＰＩＮダイオードと異なる他のＰＩＮダイオー
ドと、前記他のＰＩＮダイオードのアノード側に負のバ
イアス電圧を印加する前記バイアス部と異なる他のバイ
アス部と、前記ＰＩＮダイオードから流れるバイアス電
流を制限する制限抵抗を有し、前記ノードに接続された
直流リターン部とを備えており、前記正のバイアス電圧
から前記ＰＩＮダイオードの順方向電圧降下分を除いた
前記ノードにおける電圧と前記負のバイアス電圧との間
の電位差を、オフバイアス電圧として前記他のＰＩＮダ
イオードに印加するものである。
は、ＰＩＮダイオードスイッチ回路を用いて高周波信号
の通過経路を前記端子部と前記共通端子部との間または
前記他の端子部と前記共通端子部との間で切り替えるＰ
ＩＮダイオードスイッチ方法であって、前記ＰＩＮダイ
オードスイッチ回路は、アノード側が端子部に接続さ
れ、カソード側がノードを介して共通端子部に接続され
たＰＩＮダイオードと、前記ＰＩＮダイオードのアノー
ド側に正のバイアス電圧を印加するバイアス部と、アノ
ード側が前記端子部と異なる他の端子部に接続され、カ
ソード側が前記ノードを介して前記共通端子部に接続さ
れた前記ＰＩＮダイオードと異なる他のＰＩＮダイオー
ドと、前記他のＰＩＮダイオードのアノード側に負のバ
イアス電圧を印加する前記バイアス部と異なる他のバイ
アス部と、前記ＰＩＮダイオードから流れるバイアス電
流を制限する制限抵抗を有し、前記ノードに接続された
直流リターン部とを備えており、前記正のバイアス電圧
から前記ＰＩＮダイオードの順方向電圧降下分を除いた
前記ノードにおける電圧と前記負のバイアス電圧との間
の電位差を、オフバイアス電圧として前記他のＰＩＮダ
イオードに印加するものである。
【００１５】
【発明の実施の形態】以下、図面を参照して、本発明の
実施の形態を詳細に説明する。
実施の形態を詳細に説明する。
【００１６】実施の形態１.図１は、本発明の実施の形
態１におけるＰＩＮダイオードスイッチ回路をＳＰＤＴ
スイッチの回路を例に用いて説明する。図１において、
符号１は共通端子Ｐｏｒｔ１（共通端子部）、２、３は
各々切替え端子Ｐｏｒｔ２（端子部）、Ｐｏｒｔ３（他
の端子部）であり、ＲＦ線路は切替え端子Ｐｏｒｔ２
（２）と共通端子Ｐｏｒｔ１（１）との間または切替え
端子Ｐｏｒｔ３（３）と共通端子Ｐｏｒｔ１（１）との
間の２系統である。図１で、符号４はＰＩＮダイオード
Ｄ１（ＰＩＮダイオード）、５はＰＩＮダイオードＤ２
（他のＰＩＮダイオード）、６と８とは切替え端子Ｐｏ
ｒｔ２（２）と共通端子Ｐｏｒｔ１（１）との間のＲＦ
線路においてＲＦ信号の直流成分をカットするＤＣカッ
トコンデンサ（６は端子部の要素、８は共通端子部の要
素）、７は切替え端子Ｐｏｒｔ３（３）と共通端子Ｐｏ
ｒｔ１（１）との間のＲＦ線路においてＲＦ信号の直流
成分をカットするＤＣカットコンデンサ（他の端子部の
要素）、１６はＰＩＮダイオードＤ１（４）にバイアス
を印加するバイアス端子（バイアス部）、１７はＰＩＮ
ダイオードＤ２（５）にバイアスを印加するバイアス端
子（他のバイアス部）、１２はバイアス端子１６からＤ
Ｃリターン部（後述）を経て接地に至る切替え端子Ｐｏ
ｒｔ２（２）側のバイアス線路へＲＦ信号が漏れ出すこ
とを防止するためのＲＦ信号漏れ出し防止用コイル、１
３はバイアス端子１７からＤＣリターン部を経て接地に
至る切替え端子Ｐｏｒｔ３（３）側のバイアス線路へＲ
Ｆ信号が漏れ出すことを防止するためのＲＦ信号漏れ出
し防止用コイル、９、１０、１１は各々切替え端子Ｐｏ
ｒｔ２（２）側または切替え端子Ｐｏｒｔ３（３）側の
バイアス線路へＲＦ信号が漏れ出すことを防止するため
のＲＦ信号漏れ出し防止用コンデンサ、１４は切替え端
子Ｐｏｒｔ２（２）側または切替え端子Ｐｏｒｔ３
（３）側のバイアス線路へＲＦ信号が漏れ出すことを防
止するためのＲＦ信号漏れ出し防止用コイル、１５はＰ
ＩＮダイオードＤ１（４）へ流れるバイアス電流を決定
する制限抵抗である。符号ａはＰＩＮダイオードＤ１
（４）のカソード側、ＰＩＮダイオードＤ２（５）のカ
ソード側およびＤＣカットコンデンサ８とが接続された
ノードである。ＲＦ信号漏れ出し防止用コイル１４、Ｒ
Ｆ信号漏れ出し防止用コンデンサ１４および制限抵抗１
５によりＤＣリターン部（直流リターン部）が構成され
ている。
態１におけるＰＩＮダイオードスイッチ回路をＳＰＤＴ
スイッチの回路を例に用いて説明する。図１において、
符号１は共通端子Ｐｏｒｔ１（共通端子部）、２、３は
各々切替え端子Ｐｏｒｔ２（端子部）、Ｐｏｒｔ３（他
の端子部）であり、ＲＦ線路は切替え端子Ｐｏｒｔ２
（２）と共通端子Ｐｏｒｔ１（１）との間または切替え
端子Ｐｏｒｔ３（３）と共通端子Ｐｏｒｔ１（１）との
間の２系統である。図１で、符号４はＰＩＮダイオード
Ｄ１（ＰＩＮダイオード）、５はＰＩＮダイオードＤ２
（他のＰＩＮダイオード）、６と８とは切替え端子Ｐｏ
ｒｔ２（２）と共通端子Ｐｏｒｔ１（１）との間のＲＦ
線路においてＲＦ信号の直流成分をカットするＤＣカッ
トコンデンサ（６は端子部の要素、８は共通端子部の要
素）、７は切替え端子Ｐｏｒｔ３（３）と共通端子Ｐｏ
ｒｔ１（１）との間のＲＦ線路においてＲＦ信号の直流
成分をカットするＤＣカットコンデンサ（他の端子部の
要素）、１６はＰＩＮダイオードＤ１（４）にバイアス
を印加するバイアス端子（バイアス部）、１７はＰＩＮ
ダイオードＤ２（５）にバイアスを印加するバイアス端
子（他のバイアス部）、１２はバイアス端子１６からＤ
Ｃリターン部（後述）を経て接地に至る切替え端子Ｐｏ
ｒｔ２（２）側のバイアス線路へＲＦ信号が漏れ出すこ
とを防止するためのＲＦ信号漏れ出し防止用コイル、１
３はバイアス端子１７からＤＣリターン部を経て接地に
至る切替え端子Ｐｏｒｔ３（３）側のバイアス線路へＲ
Ｆ信号が漏れ出すことを防止するためのＲＦ信号漏れ出
し防止用コイル、９、１０、１１は各々切替え端子Ｐｏ
ｒｔ２（２）側または切替え端子Ｐｏｒｔ３（３）側の
バイアス線路へＲＦ信号が漏れ出すことを防止するため
のＲＦ信号漏れ出し防止用コンデンサ、１４は切替え端
子Ｐｏｒｔ２（２）側または切替え端子Ｐｏｒｔ３
（３）側のバイアス線路へＲＦ信号が漏れ出すことを防
止するためのＲＦ信号漏れ出し防止用コイル、１５はＰ
ＩＮダイオードＤ１（４）へ流れるバイアス電流を決定
する制限抵抗である。符号ａはＰＩＮダイオードＤ１
（４）のカソード側、ＰＩＮダイオードＤ２（５）のカ
ソード側およびＤＣカットコンデンサ８とが接続された
ノードである。ＲＦ信号漏れ出し防止用コイル１４、Ｒ
Ｆ信号漏れ出し防止用コンデンサ１４および制限抵抗１
５によりＤＣリターン部（直流リターン部）が構成され
ている。
【００１７】次に動作について説明する。共通端子Ｐｏ
ｒｔ１（１）と切替え端子Ｐｏｒｔ２（２）との間をオ
ン状態、共通端子Ｐｏｒｔ１（１）と切替え端子Ｐｏｒ
ｔ３（３）との間をオフ状態にする場合を考える。バイ
アス端子１６に正電圧(例えば＋５V)を印加し、バイア
ス端子１７に負電圧(例えば−５V)を印加すると、ＰＩ
ＮダイオードＤ１（４）に順方向電圧が印加されるため
ＰＩＮダイオードＤ１（４）はオン状態となる。共通端
子Ｐｏｒｔ１（１）と切替え端子Ｐｏｒｔ２（２）との
間のインピーダンスはＰＩＮダイオードＤ１（４）の順
方向抵抗ＲF（一般的には数Ω）のみとなり低インピー
ダンスとなるため、共通端子Ｐｏｒｔ１（１）と切替え
端子Ｐｏｒｔ２（２）との間はオン状態となる。
ｒｔ１（１）と切替え端子Ｐｏｒｔ２（２）との間をオ
ン状態、共通端子Ｐｏｒｔ１（１）と切替え端子Ｐｏｒ
ｔ３（３）との間をオフ状態にする場合を考える。バイ
アス端子１６に正電圧(例えば＋５V)を印加し、バイア
ス端子１７に負電圧(例えば−５V)を印加すると、ＰＩ
ＮダイオードＤ１（４）に順方向電圧が印加されるため
ＰＩＮダイオードＤ１（４）はオン状態となる。共通端
子Ｐｏｒｔ１（１）と切替え端子Ｐｏｒｔ２（２）との
間のインピーダンスはＰＩＮダイオードＤ１（４）の順
方向抵抗ＲF（一般的には数Ω）のみとなり低インピー
ダンスとなるため、共通端子Ｐｏｒｔ１（１）と切替え
端子Ｐｏｒｔ２（２）との間はオン状態となる。
【００１８】この時、ＤＣリターン部の制限抵抗１５に
はＲＦ信号の交流成分の多くが取り除かれた直流電圧が
得られる。したがってノードａ部には、バイアス端子１
６に印加された正電圧（＋５V）からＰＩＮダイオード
Ｄ１（４）の順方向電圧降下分ＶF（約０．７V）分だけ
低下した電圧約＋４．３V（＝５Ｖ−０．７Ｖ）の電位
が現れる。順方向電圧降下分ＶFはバンドギャップに相
当する電圧であり、例えばＳｉの場合、約０．７Ｖであ
る。この時、バイアス端子１７には負電圧（例えば−５
Ｖ）が印加されているので、結局ＰＩＮダイオードＤ２
（５）には約９．３V（＝４．３Ｖ−（−５Ｖ））の電
位差の逆バイアス電圧が印加されている。すなわち、Ｐ
ＩＮダイオードＤ１（４）のバイアス電流のＤＣリター
ン部に制限抵抗１５を設けることにより、ノードａ部と
バイアス端子１７との間の電位差の電圧を逆バイアス電
圧（オフバイアス電圧）としてＰＩＮダイオードＤ２
（５）に印加することができる。上述された従来の技術
のように、ＰＩＮダイオードＤ１（４）またはＤ２
（５）へ流れるバイアス電流を決定する制限抵抗１８ま
たは１９をバイアス端子１６または１７側に接続する変
わりに、本実施の形態１ではＤＣリターン回路部にバイ
アス電流を決定する制限抵抗１５を設け、ＲＦ線路の電
位をオフセットさせている。
はＲＦ信号の交流成分の多くが取り除かれた直流電圧が
得られる。したがってノードａ部には、バイアス端子１
６に印加された正電圧（＋５V）からＰＩＮダイオード
Ｄ１（４）の順方向電圧降下分ＶF（約０．７V）分だけ
低下した電圧約＋４．３V（＝５Ｖ−０．７Ｖ）の電位
が現れる。順方向電圧降下分ＶFはバンドギャップに相
当する電圧であり、例えばＳｉの場合、約０．７Ｖであ
る。この時、バイアス端子１７には負電圧（例えば−５
Ｖ）が印加されているので、結局ＰＩＮダイオードＤ２
（５）には約９．３V（＝４．３Ｖ−（−５Ｖ））の電
位差の逆バイアス電圧が印加されている。すなわち、Ｐ
ＩＮダイオードＤ１（４）のバイアス電流のＤＣリター
ン部に制限抵抗１５を設けることにより、ノードａ部と
バイアス端子１７との間の電位差の電圧を逆バイアス電
圧（オフバイアス電圧）としてＰＩＮダイオードＤ２
（５）に印加することができる。上述された従来の技術
のように、ＰＩＮダイオードＤ１（４）またはＤ２
（５）へ流れるバイアス電流を決定する制限抵抗１８ま
たは１９をバイアス端子１６または１７側に接続する変
わりに、本実施の形態１ではＤＣリターン回路部にバイ
アス電流を決定する制限抵抗１５を設け、ＲＦ線路の電
位をオフセットさせている。
【００１９】上述の説明では共通端子Ｐｏｒｔ１（１）
と切替え端子Ｐｏｒｔ２（２）との間をオン状態、共通
端子Ｐｏｒｔ１（１）と切替え端子Ｐｏｒｔ３（３）と
の間をオフ状態にする場合を考えた。しかし逆に共通端
子Ｐｏｒｔ１（１）と切替え端子Ｐｏｒｔ３（３）との
間をオン状態、共通端子Ｐｏｒｔ１（１）と切替え端子
Ｐｏｒｔ２（２）との間をオフ状態にする場合を考える
こともできる。この場合、バイアス端子１７に正電圧
（例えば＋５Ｖ）を印加し、バイアス端子１６に負電圧
（例えば−５Ｖ）を印加する。ＰＩＮダイオードＤ２
（５）に順方向電圧が印加されるためＰＩＮダイオード
Ｄ２（５）はオン状態となり、したがって共通端子Ｐｏ
ｒｔ１（１）と切替え端子Ｐｏｒｔ３（３）との間はオ
ン状態となる。この時ノードａ部には、バイアス端子１
７に印加された正電圧（＋５V）からＰＩＮダイオード
Ｄ２（５）の順方向電圧降下分ＶF（約０．７V）分だけ
低下した電圧約＋４．３V（＝５Ｖ−０．７Ｖ）の電位
が現れる。バイアス端子１６には負電圧（−５Ｖ）が印
加されているので、結局ＰＩＮダイオードＤ１（４）に
は約９．３V（＝４．３Ｖ−（−５Ｖ））の電位差の逆
バイアス電圧が印加されている。すなわち、ＰＩＮダイ
オードＤ２（５）のバイアス電流のＤＣリターン部に制
限抵抗１５を設けることにより、ノードａ部とバイアス
端子１６との間の電位差の電圧を逆バイアス電圧（オフ
バイアス電圧）としてＰＩＮダイオードＤ１（４）に印
加することができる。
と切替え端子Ｐｏｒｔ２（２）との間をオン状態、共通
端子Ｐｏｒｔ１（１）と切替え端子Ｐｏｒｔ３（３）と
の間をオフ状態にする場合を考えた。しかし逆に共通端
子Ｐｏｒｔ１（１）と切替え端子Ｐｏｒｔ３（３）との
間をオン状態、共通端子Ｐｏｒｔ１（１）と切替え端子
Ｐｏｒｔ２（２）との間をオフ状態にする場合を考える
こともできる。この場合、バイアス端子１７に正電圧
（例えば＋５Ｖ）を印加し、バイアス端子１６に負電圧
（例えば−５Ｖ）を印加する。ＰＩＮダイオードＤ２
（５）に順方向電圧が印加されるためＰＩＮダイオード
Ｄ２（５）はオン状態となり、したがって共通端子Ｐｏ
ｒｔ１（１）と切替え端子Ｐｏｒｔ３（３）との間はオ
ン状態となる。この時ノードａ部には、バイアス端子１
７に印加された正電圧（＋５V）からＰＩＮダイオード
Ｄ２（５）の順方向電圧降下分ＶF（約０．７V）分だけ
低下した電圧約＋４．３V（＝５Ｖ−０．７Ｖ）の電位
が現れる。バイアス端子１６には負電圧（−５Ｖ）が印
加されているので、結局ＰＩＮダイオードＤ１（４）に
は約９．３V（＝４．３Ｖ−（−５Ｖ））の電位差の逆
バイアス電圧が印加されている。すなわち、ＰＩＮダイ
オードＤ２（５）のバイアス電流のＤＣリターン部に制
限抵抗１５を設けることにより、ノードａ部とバイアス
端子１６との間の電位差の電圧を逆バイアス電圧（オフ
バイアス電圧）としてＰＩＮダイオードＤ１（４）に印
加することができる。
【００２０】以上より、実施の形態１によれば、共通端
子Ｐｏｒｔ１（１）と切替え端子Ｐｏｒｔ２（２）との
間をオン状態、共通端子Ｐｏｒｔ１（１）と切替え端子
Ｐｏｒｔ３（３）との間をオフ状態にする場合、ＰＩＮ
ダイオードＤ１（４）のバイアス電流のＤＣリターン部
に制限抵抗１５を設けることにより、バイアス端子１７
の負電圧が例えば−５Ｖのような低電圧の場合であって
も、ＰＩＮダイオードＤ２（５）には例えば９．３Ｖの
ような高い電圧を逆バイアス電圧として印加することが
できる。このため、大電力のＲＦ信号が入力した場合で
あってもオフ側端子（Ｐｏｒｔ３（３））のアイソレー
ションを劣化させないことができる。共通端子Ｐｏｒｔ
１（１）と切替え端子Ｐｏｒｔ３（３）との間をオン状
態、共通端子Ｐｏｒｔ１（１）と切替え端子Ｐｏｒｔ２
（２）との間をオフ状態にする場合であっても同様の効
果を得ることができる。
子Ｐｏｒｔ１（１）と切替え端子Ｐｏｒｔ２（２）との
間をオン状態、共通端子Ｐｏｒｔ１（１）と切替え端子
Ｐｏｒｔ３（３）との間をオフ状態にする場合、ＰＩＮ
ダイオードＤ１（４）のバイアス電流のＤＣリターン部
に制限抵抗１５を設けることにより、バイアス端子１７
の負電圧が例えば−５Ｖのような低電圧の場合であって
も、ＰＩＮダイオードＤ２（５）には例えば９．３Ｖの
ような高い電圧を逆バイアス電圧として印加することが
できる。このため、大電力のＲＦ信号が入力した場合で
あってもオフ側端子（Ｐｏｒｔ３（３））のアイソレー
ションを劣化させないことができる。共通端子Ｐｏｒｔ
１（１）と切替え端子Ｐｏｒｔ３（３）との間をオン状
態、共通端子Ｐｏｒｔ１（１）と切替え端子Ｐｏｒｔ２
（２）との間をオフ状態にする場合であっても同様の効
果を得ることができる。
【００２１】実施の形態２.上述の実施の形態１ではオ
フ側の切替え端子が１個のＳＰＤＴスイッチの場合を示
したが、本実施の形態２ではオフ側の切替え端子がｎ個
（ｎ＝１を除く）のシングルポート・ｎターミナル（Si
ngle Port n Terminals : ＳＰｎＴ）スイッチの回路を
例に用いて説明する。図２は、本発明の実施の形態２に
おけるＰＩＮダイオードスイッチ回路をＳＰｎＴスイッ
チの回路を例に用いて説明する。図２で図１と同じ符号
を付したものは同じ機能を有するため説明は省略する。
フ側の切替え端子が１個のＳＰＤＴスイッチの場合を示
したが、本実施の形態２ではオフ側の切替え端子がｎ個
（ｎ＝１を除く）のシングルポート・ｎターミナル（Si
ngle Port n Terminals : ＳＰｎＴ）スイッチの回路を
例に用いて説明する。図２は、本発明の実施の形態２に
おけるＰＩＮダイオードスイッチ回路をＳＰｎＴスイッ
チの回路を例に用いて説明する。図２で図１と同じ符号
を付したものは同じ機能を有するため説明は省略する。
【００２２】図２において、符号３ａ、３ｂないし３ｎ
は各々切替え端子Ｐｏｒｔ３ａ、Ｐｏｒｔ３ｂないしＰ
ｏｒｔ３ｎ（端子部。全部でｎ個）であり、ＲＦ線路は
切替え端子Ｐｏｒｔ３ａ（３ａ）と共通端子Ｐｏｒｔ１
（１）との間ないし切替え端子Ｐｏｒｔ３ｎ（３ｎ）と
共通端子Ｐｏｒｔ１（１）との間のｎ系統である。図２
で、符号５ａ、５ｂないし５ｎは各々ＰＩＮダイオード
Ｄ２ａ、Ｄ２ｂないしＤ２ｎ（全部でｎ個）、７ａ、７
ｂないし７ｎは各々切替え端子Ｐｏｒｔ３ａ（３ａ）、
Ｐｏｒｔ３ｂ（３ｂ）ないしＰｏｒｔ３ｎ（３ｎ）と共
通端子Ｐｏｒｔ１（１）との間のＲＦ線路においてＲＦ
信号の直流成分をカットするＤＣカットコンデンサ（全
部でｎ個）、１７ａ、１７ｂないし１７ｎは各々ＰＩＮ
ダイオードＤ２ａ（５ａ）、Ｄ２ｂ（５ｂ）ないしＤ２
ｎ（５ｎ）にバイアスを印加するバイアス端子（バイア
ス部。全部でｎ個）、１３ａ、１３ｂないし１３ｎは各
々バイアス端子１７ａ、１７ｂないし１７ｎからＤＣリ
ターン部を経て接地に至る各切替え端子Ｐｏｒｔ３ａ
（３ａ）、Ｐｏｒｔ３ｂ（３ｂ）ないしＰｏｒｔ３ｎ
（３ｎ）側のバイアス線路へＲＦ信号が漏れ出すことを
防止するためのＲＦ信号漏れ出し防止用コイル（全部で
ｎ個）、１０ａ、１０ｂないし１０ｎは各切替え端子Ｐ
ｏｒｔ３ａ（３ａ）、Ｐｏｒｔ３ｂ（３ｂ）ないしＰｏ
ｒｔ３ｎ（３ｎ）側のバイアス線路へＲＦ信号が漏れ出
すことを防止するためのＲＦ信号漏れ出し防止用コンデ
ンサ（全部でｎ個）である。ＰＩＮダイオード５ａ（５
ａ）、バイアス端子１７ａ、ＤＣカットコンデンサ７ａ
および切替え端子Ｐｏｒｔ３ａ（３ａ）により１個のＰ
ＩＮダイオード回路ブロックが構成されている。これに
ＲＦ信号漏れ出し防止用コイル１３ａとＲＦ信号漏れ出
し防止用コンデンサ１０ａとを加えて１個のＰＩＮダイ
オード回路ブロックが構成されているとしても良い。他
のＰＩＮダイオード５ｂ（５ａ）、バイアス端子１７
ｂ、ＤＣカットコンデンサ７ｂおよび切替え端子Ｐｏｒ
ｔ３ｂ（３ｂ）、ＲＦ信号漏れ出し防止用コイル１３ｂ
およびＲＦ信号漏れ出し防止用コンデンサ１０ｂ等につ
いても同様であるため説明は省略する。図２に示される
ように、本実施の形態２ではオフ側の切替え端子がｎ
（ｎ＞１）個のＰＩＮダイオード回路ブロックを有して
いる。
は各々切替え端子Ｐｏｒｔ３ａ、Ｐｏｒｔ３ｂないしＰ
ｏｒｔ３ｎ（端子部。全部でｎ個）であり、ＲＦ線路は
切替え端子Ｐｏｒｔ３ａ（３ａ）と共通端子Ｐｏｒｔ１
（１）との間ないし切替え端子Ｐｏｒｔ３ｎ（３ｎ）と
共通端子Ｐｏｒｔ１（１）との間のｎ系統である。図２
で、符号５ａ、５ｂないし５ｎは各々ＰＩＮダイオード
Ｄ２ａ、Ｄ２ｂないしＤ２ｎ（全部でｎ個）、７ａ、７
ｂないし７ｎは各々切替え端子Ｐｏｒｔ３ａ（３ａ）、
Ｐｏｒｔ３ｂ（３ｂ）ないしＰｏｒｔ３ｎ（３ｎ）と共
通端子Ｐｏｒｔ１（１）との間のＲＦ線路においてＲＦ
信号の直流成分をカットするＤＣカットコンデンサ（全
部でｎ個）、１７ａ、１７ｂないし１７ｎは各々ＰＩＮ
ダイオードＤ２ａ（５ａ）、Ｄ２ｂ（５ｂ）ないしＤ２
ｎ（５ｎ）にバイアスを印加するバイアス端子（バイア
ス部。全部でｎ個）、１３ａ、１３ｂないし１３ｎは各
々バイアス端子１７ａ、１７ｂないし１７ｎからＤＣリ
ターン部を経て接地に至る各切替え端子Ｐｏｒｔ３ａ
（３ａ）、Ｐｏｒｔ３ｂ（３ｂ）ないしＰｏｒｔ３ｎ
（３ｎ）側のバイアス線路へＲＦ信号が漏れ出すことを
防止するためのＲＦ信号漏れ出し防止用コイル（全部で
ｎ個）、１０ａ、１０ｂないし１０ｎは各切替え端子Ｐ
ｏｒｔ３ａ（３ａ）、Ｐｏｒｔ３ｂ（３ｂ）ないしＰｏ
ｒｔ３ｎ（３ｎ）側のバイアス線路へＲＦ信号が漏れ出
すことを防止するためのＲＦ信号漏れ出し防止用コンデ
ンサ（全部でｎ個）である。ＰＩＮダイオード５ａ（５
ａ）、バイアス端子１７ａ、ＤＣカットコンデンサ７ａ
および切替え端子Ｐｏｒｔ３ａ（３ａ）により１個のＰ
ＩＮダイオード回路ブロックが構成されている。これに
ＲＦ信号漏れ出し防止用コイル１３ａとＲＦ信号漏れ出
し防止用コンデンサ１０ａとを加えて１個のＰＩＮダイ
オード回路ブロックが構成されているとしても良い。他
のＰＩＮダイオード５ｂ（５ａ）、バイアス端子１７
ｂ、ＤＣカットコンデンサ７ｂおよび切替え端子Ｐｏｒ
ｔ３ｂ（３ｂ）、ＲＦ信号漏れ出し防止用コイル１３ｂ
およびＲＦ信号漏れ出し防止用コンデンサ１０ｂ等につ
いても同様であるため説明は省略する。図２に示される
ように、本実施の形態２ではオフ側の切替え端子がｎ
（ｎ＞１）個のＰＩＮダイオード回路ブロックを有して
いる。
【００２３】図２に示されるＳＰｎＴスイッチの回路に
おいて、バイアス端子１６の駆動電圧を例えば＋５Vと
し、バイアス端子１７ａ等の駆動電圧を例えば−５Vと
すると、ノードｂ部には、バイアス端子１６に印加され
た正電圧（＋５V）からＰＩＮダイオードＤ１（４）の
順方向電圧降下分ＶF（約０．７V）分だけ低下した電圧
約４．３V（＝５Ｖ−０．７Ｖ）の電位が現れる。オフ
側端子のＰＩＮダイオード５ａ等には−５Ｖが印加され
ているので、オフ側端子のＰＩＮダイオードＤ２ａ（５
ａ）等に印加される逆バイアス電圧は約９．３Vとな
り、実施の形態１と同様の効果を得ることができる。
おいて、バイアス端子１６の駆動電圧を例えば＋５Vと
し、バイアス端子１７ａ等の駆動電圧を例えば−５Vと
すると、ノードｂ部には、バイアス端子１６に印加され
た正電圧（＋５V）からＰＩＮダイオードＤ１（４）の
順方向電圧降下分ＶF（約０．７V）分だけ低下した電圧
約４．３V（＝５Ｖ−０．７Ｖ）の電位が現れる。オフ
側端子のＰＩＮダイオード５ａ等には−５Ｖが印加され
ているので、オフ側端子のＰＩＮダイオードＤ２ａ（５
ａ）等に印加される逆バイアス電圧は約９．３Vとな
り、実施の形態１と同様の効果を得ることができる。
【００２４】以上より、実施の形態２によれば、実施の
形態１に加えてさらに複数のＰＩＮダイオード回路ブロ
ックをオフ側に設けた場合であっても、実施の形態１と
同様にＰＩＮダイオードＤ２ａ（５ａ）等には高い電圧
を逆バイアス電圧として印加することができるため、大
電力のＲＦ信号が入力した場合であってもオフ側端子の
アイソレーションを劣化させないことができる。
形態１に加えてさらに複数のＰＩＮダイオード回路ブロ
ックをオフ側に設けた場合であっても、実施の形態１と
同様にＰＩＮダイオードＤ２ａ（５ａ）等には高い電圧
を逆バイアス電圧として印加することができるため、大
電力のＲＦ信号が入力した場合であってもオフ側端子の
アイソレーションを劣化させないことができる。
【００２５】上述された本願発明のＰＩＮダイオードス
イッチ回路および方法は、例えば移動体電話器における
送信部からアンテナ部への送信信号のＲＦ線路またはア
ンテナ部から受信部への受信信号のＲＦ線路のいずれか
をオン状態、他方をオフ状態とするアンテナスイッチに
用いることができる。この場合、例えば共通端子Ｐｏｒ
ｔ１（１）にアンテナ部を接続し、切替え端子Ｐｏｒｔ
２（２）に送信部を接続し、切替え端子Ｐｏｒｔ３
（３）に受信部を接続することができる。
イッチ回路および方法は、例えば移動体電話器における
送信部からアンテナ部への送信信号のＲＦ線路またはア
ンテナ部から受信部への受信信号のＲＦ線路のいずれか
をオン状態、他方をオフ状態とするアンテナスイッチに
用いることができる。この場合、例えば共通端子Ｐｏｒ
ｔ１（１）にアンテナ部を接続し、切替え端子Ｐｏｒｔ
２（２）に送信部を接続し、切替え端子Ｐｏｒｔ３
（３）に受信部を接続することができる。
【００２６】
【発明の効果】以上説明したように、本発明のＰＩＮダ
イオードスイッチ回路およびＰＩＮダイオードスイッチ
方法によれば、ＰＩＮダイオードＤ１（４）のバイアス
電流のＤＣリターン部に制限抵抗１５を設けることによ
り、ノードａ部とバイアス端子１７との間またはノード
ｂ部とバイアス端子１７ａ等との間の電位差の電圧を逆
バイアス電圧（オフバイアス電圧）としてＰＩＮダイオ
ードＤ１（４）に印加することができる。この結果、低
電圧の逆バイアス電圧でＰＩＮダイオードスイッチ回路
を駆動できると共に、大電力のＲＦ信号が印加された時
でもＰＩＮダイオードスイッチ回路のオフ側端子のアイ
ソレーションの劣化を防ぐことができるＰＩＮダイオー
ドスイッチ回路およびＰＩＮダイオードスイッチ方法を
提供することができる。
イオードスイッチ回路およびＰＩＮダイオードスイッチ
方法によれば、ＰＩＮダイオードＤ１（４）のバイアス
電流のＤＣリターン部に制限抵抗１５を設けることによ
り、ノードａ部とバイアス端子１７との間またはノード
ｂ部とバイアス端子１７ａ等との間の電位差の電圧を逆
バイアス電圧（オフバイアス電圧）としてＰＩＮダイオ
ードＤ１（４）に印加することができる。この結果、低
電圧の逆バイアス電圧でＰＩＮダイオードスイッチ回路
を駆動できると共に、大電力のＲＦ信号が印加された時
でもＰＩＮダイオードスイッチ回路のオフ側端子のアイ
ソレーションの劣化を防ぐことができるＰＩＮダイオー
ドスイッチ回路およびＰＩＮダイオードスイッチ方法を
提供することができる。
【図１】 本発明の実施の形態１におけるＰＩＮダイオ
ードスイッチ回路を説明するためのＳＰＤＴスイッチの
回路図である。
ードスイッチ回路を説明するためのＳＰＤＴスイッチの
回路図である。
【図２】 本発明の実施の形態２におけるＰＩＮダイオ
ードスイッチ回路を説明するためのＳＰｎＴスイッチの
回路図である。
ードスイッチ回路を説明するためのＳＰｎＴスイッチの
回路図である。
【図３】 従来のＰＩＮダイオードスイッチ回路として
例示するＳＰＤＴスイッチの回路図である。
例示するＳＰＤＴスイッチの回路図である。
【図４】 図３に示されたＰＩＮダイオードスイッチ回
路の等価回路図である。
路の等価回路図である。
【図５】 接合容量Cjの逆バイアス電圧依存性を示す図
である。
である。
１ ＲＦ信号端子Ｐｏｒｔ１、 ２ ＲＦ信号端子Ｐｏ
ｒｔ２、 ３、３ａ〜３ｎ ＲＦ信号端子Ｐｏｒｔ３、
Ｐｏｒｔ３ａ〜Ｐｏｒｔ３ｎ、 ４ ＰＩＮダイオード
Ｄ１、 ５、５ａ〜５ｎ ＰＩＮダイオードＤ２、Ｄ２
ａ〜Ｄ２ｎ、６、７、７ａ〜７ｎ、８ ＲＦ線路のＤＣ
カットコンデンサ、 ９、１０、１０ａ〜１０ｎ、１１
バイアス線路へのＲＦ信号漏れ出し防止用コンデン
サ、 １２、１３、１３ａ〜１３ｎ バイアス線路への
ＲＦ信号漏れ出し防止用コイル、１４ ＤＣリターン回
路用コイル、 １５、１８、１９ 制限抵抗、 １６、
１７、１７ａ〜１７ｎ バイアス端子、 ２０ ＰＩＮ
ダイオードＤ１の順方向抵抗、 ２１ ＰＩＮダイオー
ドＤ２の接合容量。
ｒｔ２、 ３、３ａ〜３ｎ ＲＦ信号端子Ｐｏｒｔ３、
Ｐｏｒｔ３ａ〜Ｐｏｒｔ３ｎ、 ４ ＰＩＮダイオード
Ｄ１、 ５、５ａ〜５ｎ ＰＩＮダイオードＤ２、Ｄ２
ａ〜Ｄ２ｎ、６、７、７ａ〜７ｎ、８ ＲＦ線路のＤＣ
カットコンデンサ、 ９、１０、１０ａ〜１０ｎ、１１
バイアス線路へのＲＦ信号漏れ出し防止用コンデン
サ、 １２、１３、１３ａ〜１３ｎ バイアス線路への
ＲＦ信号漏れ出し防止用コイル、１４ ＤＣリターン回
路用コイル、 １５、１８、１９ 制限抵抗、 １６、
１７、１７ａ〜１７ｎ バイアス端子、 ２０ ＰＩＮ
ダイオードＤ１の順方向抵抗、 ２１ ＰＩＮダイオー
ドＤ２の接合容量。
Claims (4)
- 【請求項１】 高周波信号の通過経路を端子部と共通端
子部との間または該端子部と異なる他の端子部と該共通
端子部との間で切り替えるＰＩＮダイオードスイッチ回
路であって、 アノード側が前記端子部に接続され、カソード側がノー
ドを介して前記共通端子部に接続されたＰＩＮダイオー
ドと、 前記ＰＩＮダイオードのアノード側に正のバイアス電圧
を印加するバイアス部と、 アノード側が前記他の端子部に接続され、カソード側が
前記ノードを介して前記共通端子部に接続された前記Ｐ
ＩＮダイオードと異なる他のＰＩＮダイオードと、 前記他のＰＩＮダイオードのアノード側に負のバイアス
電圧を印加する前記バイアス部と異なる他のバイアス部
と、 前記ＰＩＮダイオードから流れるバイアス電流を制限す
る制限抵抗を有し、前記ノードに接続された直流リター
ン部とを備え、 前記正のバイアス電圧から前記ＰＩＮダイオードの順方
向電圧降下分を除いた前記ノードにおける電圧と前記負
のバイアス電圧との間の電位差が、オフバイアス電圧と
して前記他のＰＩＮダイオードに印加されることを特徴
とするＰＩＮダイオードスイッチ回路。 - 【請求項２】 前記直流リターン部は、 前記制限抵抗と並列に接続され片側が接地された、高周
波信号が該直流リターン部側へ漏れ出すことを防止する
コンデンサと、 一方が前記コンデンサと前記制限抵抗とに接続され他方
が前記ノード側に接続された、高周波信号が該直流リタ
ーン部側へ漏れ出すことを防止するコイルとを備えたこ
とを特徴とする請求項１記載のＰＩＮダイオードスイッ
チ回路。 - 【請求項３】 ＰＩＮダイオードと、該ＰＩＮダイオー
ドのアノード側に負のバイアス電圧を印加するバイアス
部と、該ＰＩＮダイオードのアノード側に接続された端
子部とを有するＰＩＮダイオード回路ブロックをさらに
１ブロック以上備え、 前記１ブロック以上のＰＩＮダイオード回路ブロック
は、各々ＰＩＮダイオードのカソード側が前記ノードに
接続されたことを特徴とする請求項１または２記載のＰ
ＩＮダイオードスイッチ回路。 - 【請求項４】 ＰＩＮダイオードスイッチ回路を用いて
高周波信号の通過経路を前記端子部と前記共通端子部と
の間または前記他の端子部と前記共通端子部との間で切
り替えるＰＩＮダイオードスイッチ方法であって、前記
ＰＩＮダイオードスイッチ回路は、アノード側が端子部
に接続され、カソード側がノードを介して共通端子部に
接続されたＰＩＮダイオードと、前記ＰＩＮダイオード
のアノード側に正のバイアス電圧を印加するバイアス部
と、アノード側が前記端子部と異なる他の端子部に接続
され、カソード側が前記ノードを介して前記共通端子部
に接続された前記ＰＩＮダイオードと異なる他のＰＩＮ
ダイオードと、前記他のＰＩＮダイオードのアノード側
に負のバイアス電圧を印加する前記バイアス部と異なる
他のバイアス部と、前記ＰＩＮダイオードから流れるバ
イアス電流を制限する制限抵抗を有し、前記ノードに接
続された直流リターン部とを備えており、前記正のバイ
アス電圧から前記ＰＩＮダイオードの順方向電圧降下分
を除いた前記ノードにおける電圧と前記負のバイアス電
圧との間の電位差を、オフバイアス電圧として前記他の
ＰＩＮダイオードに印加することを特徴とするＰＩＮダ
イオードスイッチ方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000146084A JP2001326502A (ja) | 2000-05-18 | 2000-05-18 | Ｐｉｎダイオードスイッチ回路およびｐｉｎダイオードスイッチ方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000146084A JP2001326502A (ja) | 2000-05-18 | 2000-05-18 | Ｐｉｎダイオードスイッチ回路およびｐｉｎダイオードスイッチ方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001326502A true JP2001326502A (ja) | 2001-11-22 |
Family
ID=18652498
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000146084A Pending JP2001326502A (ja) | 2000-05-18 | 2000-05-18 | Ｐｉｎダイオードスイッチ回路およびｐｉｎダイオードスイッチ方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001326502A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004086623A1 (en) * | 2003-03-28 | 2004-10-07 | Koninklijke Philips Electronics N.V. | Electronically controllable rf switch |
| WO2008001914A1 (fr) * | 2006-06-29 | 2008-01-03 | Kyocera Corporation | Ensemble de condensateurs à capacitance variable, dispositif d'ensemble de condensateurs à capacitance variable et module |
| KR100940216B1 (ko) | 2009-04-24 | 2010-02-04 | 주식회사 유텔 | 핀다이오드를 이용한 광대역 알에프 스위칭 회로 |
| JP2010252161A (ja) * | 2009-04-17 | 2010-11-04 | Hitachi Kokusai Electric Inc | ダイオードスイッチ回路 |
| CN102694238A (zh) * | 2012-05-24 | 2012-09-26 | 深圳市中兴移动通信有限公司 | 一种多频天线 |
| JP2014127812A (ja) * | 2012-12-26 | 2014-07-07 | Icom Inc | 通信機および回路切替方法 |
| KR101594517B1 (ko) * | 2015-08-14 | 2016-02-16 | (주)에드모텍 | 격리도 및 왜곡 개선을 위한 rf 핀 다이오드 스위치 회로 |
| WO2021036772A1 (zh) * | 2019-08-28 | 2021-03-04 | 上海爻火微电子有限公司 | TypeC接口的单刀双掷开关电路、模拟开关芯片与电子设备 |
-
2000
- 2000-05-18 JP JP2000146084A patent/JP2001326502A/ja active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004086623A1 (en) * | 2003-03-28 | 2004-10-07 | Koninklijke Philips Electronics N.V. | Electronically controllable rf switch |
| WO2008001914A1 (fr) * | 2006-06-29 | 2008-01-03 | Kyocera Corporation | Ensemble de condensateurs à capacitance variable, dispositif d'ensemble de condensateurs à capacitance variable et module |
| JPWO2008001914A1 (ja) * | 2006-06-29 | 2009-12-03 | 京セラ株式会社 | 可変容量コンデンサアレイ，可変容量コンデンサアレイ装置及び回路モジュール |
| US8259431B2 (en) | 2006-06-29 | 2012-09-04 | Kyocera Corporation | Variable capacitor array, variable capacitor array device and circuit module |
| JP2010252161A (ja) * | 2009-04-17 | 2010-11-04 | Hitachi Kokusai Electric Inc | ダイオードスイッチ回路 |
| KR100940216B1 (ko) | 2009-04-24 | 2010-02-04 | 주식회사 유텔 | 핀다이오드를 이용한 광대역 알에프 스위칭 회로 |
| CN102694238A (zh) * | 2012-05-24 | 2012-09-26 | 深圳市中兴移动通信有限公司 | 一种多频天线 |
| JP2014127812A (ja) * | 2012-12-26 | 2014-07-07 | Icom Inc | 通信機および回路切替方法 |
| KR101594517B1 (ko) * | 2015-08-14 | 2016-02-16 | (주)에드모텍 | 격리도 및 왜곡 개선을 위한 rf 핀 다이오드 스위치 회로 |
| WO2021036772A1 (zh) * | 2019-08-28 | 2021-03-04 | 上海爻火微电子有限公司 | TypeC接口的单刀双掷开关电路、模拟开关芯片与电子设备 |
| US11451224B2 (en) | 2019-08-28 | 2022-09-20 | Shanghai Yaohuo Microelectronics Co., Ltd. | Single-pole double-throw switch circuit with type-c interface, analog switch chip, and electronic device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7561853B2 (en) | Radio frequency switch | |
| US7161197B2 (en) | RF switching circuit for use in mobile communication systems | |
| US7564103B2 (en) | High-frequency switching transistor and high-frequency circuit | |
| US8159283B2 (en) | High frequency switch circuit comprising a transistor on the high frequency path | |
| JP5814547B2 (ja) | 高周波スイッチ | |
| US11196453B2 (en) | High-power hybrid SPDT switch | |
| US20100207679A1 (en) | Conduction switching circuit, conduction switching circuit block, and operating method of conduction switching circuit | |
| US9520628B2 (en) | Transistor switches with single-polarity control voltage | |
| GB2273820A (en) | High-frequency switch | |
| JPH10308602A (ja) | 高周波スイッチ回路 | |
| JP2001326502A (ja) | Ｐｉｎダイオードスイッチ回路およびｐｉｎダイオードスイッチ方法 | |
| US5856713A (en) | N-way MMIC switch | |
| KR102509188B1 (ko) | 높은 선형성을 갖는 단극 쌍투 스위치 및 송-수신 회로 | |
| KR940005005B1 (ko) | 무선주파수 스위치 시스템 | |
| JP4105183B2 (ja) | 高周波スイッチ回路装置 | |
| EP3930203A1 (en) | Switch device, system and corresponding methods | |
| US9692410B2 (en) | Semiconductor switch | |
| EP1481478B1 (en) | High-frequency signal switching | |
| US20090195232A1 (en) | Radio-frequency switch circuit | |
| US6765454B2 (en) | Semiconductor device | |
| US20220045679A1 (en) | Spdt switch for improving power transfer capability | |
| JP4146367B2 (ja) | スイッチ回路 | |
| JP3630545B2 (ja) | Ｒｆ信号スイッチ回路 | |
| JP2003110457A (ja) | スイッチ回路及びその使用方法 | |
| US6998933B1 (en) | Millimeter wave switch |