JP2001325208A

JP2001325208A - データ処理装置及びデータ処理方法

Info

Publication number: JP2001325208A
Application number: JP2000140952A
Authority: JP
Inventors: Masami Suzuki; 昌巳鈴木
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2000-05-12
Filing date: 2000-05-12
Publication date: 2001-11-22

Abstract

(57)【要約】【課題】割り込み要求の処理を高速化、且つ低消費電
力化する。【解決手段】キュースレーブ部２０₁，２０₂，２
０₃，２０₄は、複数の割り込み要求の要因に対応したキ
ューＩＤを、キューバス１のｎ本の信号線にてｎビット
のバイナリ形式として表現して、時分割により順次、ペ
リフェラルチップからＣＰＵ（キューマスタ部１０）に
送信する。例えば、キューバス１が５本の信号線によっ
て構成されており、これにより、キューＩＤは、５ビッ
トのバイナリ形式の情報として表現される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、データを処理する
データ処理装置及びデータ処理方法に関し、詳しくは、
割り込み要求を処理するためのデータ処理装置及びデー
タ処理方法に関する。

【０００２】

【従来の技術】通常、コンピュータシステム等の電子機
器のシステムでは、複数のチップから構成されており、
各部分が各割り当てられた機能を実行して、電子機器の
システムとしての所望の目的を達成している。例えば、
電子機器のシステムでは、中央処理ユニット（ＣＰＵ）
を構成するＣＰＵチップや各種の周辺（Peripheral）機
能を実現するためのペリフェラル（Peripheral）チップ
等から構成されている。

【０００３】ＣＰＵチップは、機器全体の機能を集約し
て、所望の処理を実現するものであって、ペリフェラル
チップは、例えば、より具体化された機能を実現するた
めのものである。例えば、ペリフェラルチップは、ＣＰ
Ｕチップに対して割り込み要求（Interrupt Request）
を出して、ＣＰＵチップによる共有資源或いは供給資産
を利用して所望の処理の実現を図っている。共有資産或
いは共有資源としては、主メモリ、入力及び出力チャン
ネルなどが挙げられる。

【０００４】

【発明が解決しようとする課題】ところで、割り込み要
求を発生させる手法として、多くの提案がなされている
が種々の問題がある。

【０００５】ＭＩＰＳ社が提案する割り込み要求では、
割り込み処理ソフトウエアの中でその割り込み要求の要
因分析をしているので、要因が増えるにつれてソフトウ
ェアによる要因分析の負担（Overhead）が大きくなる。
例えば、これにより、割り込み要求に関しての処理時間
がかってしまう。

【０００６】また、モトローラ社（Motorola社）が提案
する割り込み要求の一例としては、割り込み要求の要因
毎に信号線を持つが、要因が増えるにつれて配線の負担
（Overhead）が大きくなる。これでは、割り込み要求に
関した処理のための設備が複雑化してしまい、また、そ
れに伴い消費電力も多くなってしまう。

【０００７】また、「ゼロ潜状性ループアービトレーシ
ョンの方法及び装置」（特公平6-231075号公報、以下、
先行文献１という。）といった技術も開示されている。
ここでは、ＨＤＤ（ハードディスクドライブ）などの複
数のデバイス（例えば、storage等）をループでコンピ
ュータにつないで、時間分割（Multiplex）で割り込み
要求の調停（Arbitration）をするタイム・ループ・ア
ービットレーション（Timed Loop Arbitration）が提案
されている。

【０００８】この先行文献１の提案する調停方法は、デ
バイス毎に実際にＣＰＵに対して通信する時間を確保す
ることを開示している。しかし、この技術では、各デバ
イス毎に時間がある程度必要になるため、転送準備完了
から実際に転送できるまでの潜状性（Latency）が長く
なる。

【０００９】また、「分割トランザクション・スヌーピ
ング・バス及び調停方法」（特表平11-501141号公報、
以下、先行文献２という。）といった技術も開示されて
いる。この先行文献２が開示する技術は、前回選択され
たキューソース（Queue Source）の優先順位を最下位ま
で落とすというものである。しかし、この技術では、上
述したように、要因分析の負担や配線の負担の低減を解
決することを目的としていない。

【００１０】そこで、本発明は、上述の実情に鑑みてな
されたものであり、割り込み要求の処理を高速化、且つ
低消費電力化するデータ処理装置及びデータ処理方法を
提供することを目的としている。

【００１１】

【課題を解決するための手段】本発明に係るデータ処理
装置は、上述の課題を解決するために、ｎ本の信号線に
よって構成された割り込み要求用の割り込み要求用信号
バスと、複数の割り込み要求の要因に対応した割り込み
キューＩＤを、割り込み要求用信号バスのｎ本の信号線
にてｎビットのバイナリ形式として表現して、時分割に
より順次、主制御手段に送信するバス制御手段とを備え
ている。

【００１２】このような構成を備えたデータ処理装置
は、複数の割り込み要求の要因に対応した割り込みキュ
ーＩＤを、割り込み要求用信号バスのｎ本の信号線にて
ｎビットのバイナリ形式として表現して、時分割により
順次、主制御手段にバス制御手段により送信する。

【００１３】このデータ処理装置は、割り込み要因をｎ
ビットの割り込みキューＩＤとして、ｎ本の各信号線に
て表現して、時分割により順次、主制御手段に送信する
ことにより、割り込み要求用信号バスを構成する信号線
の数を極少としてもなお、高速に主制御手段に割り込み
要求及びその要因を送ることができる。

【００１４】また、本発明に係るデータ処理方法は、上
述の課題を解決するために、複数の割り込み要求の要因
に対応した割り込みキューＩＤを、割り込み要求用信号
バスのｎ本の信号線にてｎビットのバイナリ形式として
表現して、時分割により順次、主制御手段に送信する。

【００１５】このデータ処理方法は、割り込み要因をｎ
ビットの割り込みキューＩＤとして、ｎ本の各信号線に
て表現して、時分割により順次、主制御手段に送信する
ことにより、割り込み要求用信号バスを構成する信号線
の数を極少としてもなお、高速に主制御手段に割り込み
要求及びその要因を送ることができる。

【００１６】

【発明の実施の形態】以下、本発明の実施の形態につい
て図面を用いて詳しく説明する。この実施の形態は、電
子機器等のコンピュータシステムであって、図１に示す
ように、キュー処理により割り込み要求をする部分とし
て、キューマスタ部（或いは、マスタチップ（Master C
hip））１０と、複数のキュースレーブ部（或いは、ス
レーブチップ（Slave Chip））２０₁，２０₂，２０₃，
２０₄とを備えている。

【００１７】このコンピュータシステムにおいて、キュ
ーマスタ部１０とキュースレーブ部２０₁，２０₂，２０
₃，２０₄とは、キューバス１、外部バス制御信号線（バ
ス）２及び外部バス（Ａ−Ｄ Mux Bus）３によって接続
されている。

【００１８】ここで、コンピュータシステムは、共有資
源や共有資産を制御する主制御手段であるＣＰＵ（中央
処理ユニット、或いはＣＰＵチップ）と、各種の周辺
（Peripheral）機能を実現するものであって、ＣＰＵに
割り込み要求を出し、ＣＰＵを介して共有資源や共有資
産を制御する周辺制御手段であるペリフェラルチップ
（Peripheral Chip）を備えて構成されており、各部分
が各割り当てられた機能を実行して、コンピュータシス
テムとしての所望の目的が達成される。

【００１９】一般的には、ＣＰＵは、コンピュータシス
テム全体の機能を集約して、所望の処理を実現するもの
であって、ペリフェラルチップは、例えば、より具体化
された機能（周辺機能）を実現するためのものである。
そして、通常、ペリフェラルチップは、ＣＰＵに対して
割り込み要求（Interrupt Request）を出して、ＣＰＵ
による共有資源或いは供給資産を利用して所望の処理の
実現を図っている。共有資産或いは共有資源としては、
主メモリ、入力及び出力チャンネルなどが挙げられる。

【００２０】このようなコンピュータシステムにおい
て、上述したキュースレーブ部２０₁，２０₂，２０₃，
２０₄は、上述の各ペリフェラルチップ側に備えられ、
当該ペリフェラルチップからの割り込み要求をキューバ
ス１を介してＣＰＵに送る部分として機能する。また、
キューマスタ部１０は、上述のＣＰＵ側に備えられ、各
キュースレーブ部２０₁，２０₂，２０₃，２０₄からの割
り込み要求を処理する部分として機能する。そして、キ
ューバス１は、ｎ本の信号線によって構成された割り込
み要求用の割り込み要求用信号バスである。例えば、本
実施の形態では、キューバス１は５本の信号線によって
構成されている。

【００２１】具体的には、キュースレーブ部２０₁，２
０₂，２０₃，２０₄は、複数の割り込み要求の要因に対
応した割り込みキューＩＤ（以下、単にキューＩＤとい
う。）を、キューバス１のｎ本の信号線にてｎビットの
バイナリ形式として表現して、時分割により順次、ペリ
フェラルチップからＣＰＵに送信するバス制御手段とし
ての機能を有する。例えば、本実施の形態では、キュー
バス１が５本の信号線によって構成されており、これに
より、キューＩＤは、５ビットのバイナリ形式の情報と
して表現される。

【００２２】また、キューマスタ部１０は、上述のよう
にキューバス１を介してキュースレーブ部２０₁，２
０₂，２０₃，２０₄から送られてくるキューＩＤ（割り
込み要因）を、ＣＰＵに送る。ＣＰＵでは、割り込み要
因に応じてその内容を実行する。

【００２３】そして、キューマスタ部１０は、キューＩ
Ｄを受けてＣＰＵが割り込み処理を実行した旨の情報を
報告する割り込み要求実行報告手段としての機能を備え
ている。具体的には、割り込み要求実行報告手段として
の機能により、キューマスタ部１０は、割り込み処理を
実行した旨の情報としてキューＩＤを用い、当該キュー
ＩＤを、キューバス１のｎ本の信号線にてｎビットのバ
イナリ形式として表現してキューバス１上に送出する。
送出のタイミングについては、キュースレーブ部２
０₁，２０₂，２０₃，２０₄が一群の割り込みキューＩＤ
をペリフェラルチップ（キュースレーブ部２０₁，２
０₂，２０₃，２０₄）からＣＰＵ（キューマスタ部１
０）に送信した後である。

【００２４】キューバス１に送出されたキューＩＤに基
づいて、キュースレーブ部２０₁，２０₂，２０₃，２０₄
のうち該当するキュースレーブ部では、キューＩＤに対
応される割り込み要求を無効にするための処理をする。

【００２５】コンピュータシステムは、このような構成
部分により、ＣＰＵとペリフェラルチップとの間で、キ
ュー処理による割り込み要求等を実現している。次に、
図１に示す構成についてさらに詳細に説明する。

【００２６】キュースレーブ部２０₁，２０₂，２０₃，
２０₄は、キュー処理により、割り込み要求及びその要
因（すなわち、キュー（Queue ）／割り込み要因（Inte
rrupt）の情報、或いは、その要因の情報が含まれた割
り込み要求）をキューバス１によってキューマスタ部１
０に送る。具体的には、各キュースレーブ部２０₁，２
０₂，２０₃，２０₄は、キュー処理により、各ペリフェ
ラルチップ内のブロックからの割り込み要求及びその要
因をｎビットのバイナリーエンコード（Binary Encod
e）をして送っている。例えば、割り込み要求及びその
要因と、ｎビットのバイナリエンコードされた情報（キ
ューＩＤ）とが対応付けがなされているテーブルを用い
て、割り込み要求及びその要因がｎビットのキューＩＤ
とされる。これについては、後で詳述する。

【００２７】また、キュー処理については、キューバス
１の使用について時分割（時間マルチプレックス（Mult
iplex））或いはタイムスロット割り当てして、その使
用単位をサイクル（Cycle）として、キューバス１をド
ライブしてキューＩＤをキューマスタ部１０に送ってい
る。すなわち、各キュースレーブ部２０₁，２０₂，２０
₃，２０₄には、サイクルを単位としてドライブ（使用）
する権利（ドライブ権）が与えられ、そのドライブ権に
基づいて、キューバス１をドライブして、キューＩＤを
送る。なお、キューマスタ部１０からキュースレーブ部
２０₁，２０₂，２０₃，２０₄へ、処理した割り込み要求
（キューＩＤ）の情報を送る際にも、このサイクルに従
って与えられるドライブ権に基づいて、キューバス１を
ドライブし、処理した割り込み要求の情報（キューＩ
Ｄ）を送っている。これについては、後で詳述する。

【００２８】なお、本実施の形態では、第１乃至第４の
キュースレーブ部２０₁，２０₂，２０₃，２０₄といった
４個のキュースレーブ部を備えている場合について説明
している。しかし、これに限定されるものではなく、キ
ュースレーブ部をより少ない数として、またより多い数
として備えることもできる。例えば、ペリフェラルチッ
プの数に応じてその数が決定される。

【００２９】また、必ずしも各キュースレーブ部２
０₁，２０₂，２０₃，２０₄からキューＩＤの出力がある
ことを前提としていない。すなわち、キューＩＤの出力
が割り当てられていないキュースレーブ部があってもよ
い。例えば、ペリフェラルチップが割り込み要求を必要
としないような場合には、キュースレーブ部からのキュ
ーＩＤの出力はない。このような場合、キューがない旨
の情報をキューマスタ部１０に送信する。これについて
は、後で詳述する。

【００３０】キューバス１は、キュースレーブ部２
０₁，２０₂，２０₃，２０₄とキューマスタ部１０との間
で割り込み要求に関する情報を送る割り込み要求用信号
バスであり、複数（ｎ本）の信号線により構成されてい
る。

【００３１】キューバス１の信号線の数については、キ
ューＩＤに応じて決定されている。例えば、本例のよう
に、割り込み要求が５ビットのバイナリ形式とされてい
る場合、信号線の数は５本の信号線とされている。

【００３２】このようなキューバス１とされた場合、キ
ュースレーブ部２０₁，２０₂，２０ ₃，２０₄は、キュー
バス１をドライブして、キューＩＤを、５本の各信号線
に各ビットを割り付けて５ビットのバイナリ情報として
表現する。、また、このキューＩＤが５ビットの場合、
２⁵＝３２のキューを送ることができる。例えば、キュ
ーマスタ部１０とキュースレーブ部２０₁，２０₂，２０
₃，２０₄との間で、割り込み要求ではない特別のコマン
ドをやりとりする場合、例えば、“11111”や“00000”
をキュー以外のコマンドとして使用することとすれば、
最大３０種類の割り込み要求（要因）を扱うことができ
る。このようなことから、ｎ本の信号線によってｎビッ
トのキューＩＤを送る場合には、最大で２ⁿ−２の種類
のキューＩＤを送ることができる。

【００３３】そして、キューバス１は、キューマスター
部１０からキュースレーブ群（キュースレーブ部２
０₁，２０₂，２０₃，２０₄、以下、同様。）への情報を
伝達するものとしても使用され、すなわち、キューマス
タ部１０とキュースレーブ群との共有財として使用され
ている。

【００３４】キューマスター部１０は、各キュースレー
ブ部２０₁，２０₂，２０₃，２０₄からキューバス１を介
して送られてくるキューＩＤを受け、これをＣＰＵ内の
各ブロック（共有資源或いは共有資産）に与える。各ブ
ロックでは、キューＩＤの内容（割り込み要因）に応じ
た処理をする。なお、割り込み要求（Interrupt）のル
ーチン（Routine）の処理は、ＣＰＵ内部だけで行われ
ることに限定されるものではない。

【００３５】そして、キューマスタ部１０は、ＣＰＵの
各ブロックが処理（実行）した割り込み要求（キューＩ
Ｄ）の情報（以下、処理済みキューＩＤという。）を、
キューバス１上を介してキュースレーブ部２０₁，２
０₂，２０₃，２０₄に戻す（Feedback）処理をする。

【００３６】具体的には、キューマスタ部１０は、サイ
クルを単位として割り当てられたドライブ権に基づい
て、キューバス１をドライブして、処理済みキューＩＤ
を戻す。そして、そのタイミングについては、キュース
レーブ部２０₁，２０₂，２０₃，２０₄それぞれが各サイ
クルにおいて順次のキューＩＤをＣＰＵに送信した後に
回っているサイクル、すなわち、キュースレーブ群をポ
ーリング（Polling）した後のサイクルにおいて、キュ
ーバス１のｎ本の各信号線に処理済みキューＩＤを割り
付けて、キュースレーブ部２０₁，２０₂，２０₃，２０₄
に返還させる。これについては、後で詳述する。

【００３７】以上、キューマスタ部１０及びキュースレ
ーブ２０₁，２０₂，２０₃，２０₄等の主な機能等につい
て説明した。次に、時分割（時間マルチプレックス）に
よるキューバス１のドライブについて詳しく説明する。

【００３８】サイクル（Cycle）を単位として、キュー
バス１のドライブ権を、キューマスタ部１０と各キュー
スレーブ部２０₁，２０₂，２０₃，２０₄とで移行してい
く。具体的には表１に示すように、サイクルを単位とし
て、第１サイクル、第２サイクル、・・・・、第１０サ
イクル、第１１サイクル、・・・といった順番で各サイ
クルに対応されるキューマスタ部１０或いはキュースレ
ーブ２０₁，２０₂，２０₃，２０₄にドライブ権を移行し
ていく。

【００３９】

【表１】

【００４０】表１においていうキューバスドライバは、
ドライブ権が与えられたキューマスタ部１或いはキュー
スレーブ部２０₁，２０₂，２０₃，２０₄であり、すなわ
ち、キューバス１のドライブを許可されたものである。

【００４１】また、表１に示すように、１つのキュース
レーブ部１０或いはキューマスタ部２０₁，２０₂，２０
₃，２０₄それぞれに複数のサイクルを割り当てることも
できる。

【００４２】基本的には、１サイクルにおけるキューバ
ス１のドライブでは、１つのキューＩＤの出力分のみが
許されているものである。一方、１つのペリフェラルチ
ップの扱う割り込み要求は、１つとは限らず、複数であ
る場合もある。このようなことから、ペリフェラルチッ
プが扱う割り込み要求（キュー）に応じて、各キュース
レーブ部２０₁，２０₂，２０₃，２０₄へのサイクル割り
当てを決定することもできるようにしている。

【００４３】また、このようなサイクルの割り当てを、
キューマスタ部１０に対しては可変とし、また、キュー
スレーブ部２０₁，２０₂，２０₃，２０₄に対しては固定
とする。

【００４４】上述したように、キュースレーブ部２
０₁，２０₂，２０₃，２０₄の扱うキューの数について
は、ペリフェラルチップの扱う割り込み要求の数に対応
し、また、ペリフェラルチップの扱う割り込み要求は通
常変化しない。一方、キューマスタ部１０の扱うキュー
の数については、ＣＰＵの扱った割り込み要求の数に対
応し、ＣＰＵでは、複数のペリフェラルチップ（各キュ
ースレーブ部２０₁，２０₂，２０₃，２０₄）からのキュ
ーＩＤ（割り込み要求）を処理することから、処理した
キューＩＤの数が一定ではない。

【００４５】よって、キューマスタ部１０についてのサ
イクルの割り当てを可変とする、例えば、キュースレー
ブ部２０₁，２０₂，２０₃，２０₄の出すキューに応じて
可変とすることで、その都度割り当てが決定されるサイ
クルにおいて処理済みキューＩＤを送ることができる。

【００４６】以上のような諸条件の下で、先ず、第１
（最初の）サイクルにおけるキュードライバは、表１に
示すように、キューマスタ部１０となっている。これに
より、キューマスタ部１０は、第１サイクルにおいて、
例えば“11111”といったキューＩＤを送ることができ
る。具体的には、表２に示すように、割り込み要求（キ
ュー）のソース（Source）がバイナリエンコードされた
キューＩＤとして送られる。表２には、キューＩＤと、
キューＩＤの定義、すなわちキューソース（割り込み要
求の要因）との関係を示している。

【００４７】

【表２】

【００４８】この表２に示すように、“00000“のキュ
ーＩＤは、“キュー無し”のキューソースとして定義さ
れている。そして、“00001”のキューＩＤは、“第１
のキューソース（キューソース１）”として定義されて
いる。以下、同様として、各キューＩＤに各種キューソ
ースが対応付けされている。また、本実施の形態では、
“10010”〜“11110”のキューＩＤへのキューソースの
割り当てがない例を示している。そして、このようにキ
ューソースが割り当てられたキューＩＤが、各キュース
レーブ部（ペリフェラルチップ）に対応付けされてい
る。

【００４９】また、キューマスタ部１０が第１サイクル
において送る“11111”のキューＩＤには、スタートコ
マンドが割り当てられており、例えば、“ステートマシ
ンの同期とポーリングシーケンスのスタート”の情報に
より定義されている。なお、ここで、ステートマシン
は、キューマスタ部１０及びキュースレーブ部２０₁，
２０₂，２０₃，２０₄のそれぞれに設けられており、全
体の制御をする部分を構成している。

【００５０】このようなシステムが正常に機能するには
キューマスタ部１０と各キュースレーブ部２０₁，２
０₂，２０₃，２０₄とが同期されている必要がある。す
なわち、キューマスタ部１０と各キュースレーブ部２０
₁，２０₂，２０₃，２０₄とがドライブ権が許可されるサ
イクルが同期されている必要がある。

【００５１】キューマスタ部１０は、スタートコマンド
として、“11111”のキューＩＤを、キュースレーブ部
２０₁，２０₂，２０₃，２０₄に送り、自己とスレーブチ
ップ部２０₁，２０₂，２０₃，２０₄と同期をとる。な
お、同期については、例えば、キューマスタ部１０及び
各キュースレーブ部２０₁，２０₂，２０₃，２０₄に備え
たステートマシンによって実行されるが、これについて
は、後で詳述する。

【００５２】このように、キューソース（割り込み要求
及びその要因）は、バイナリエンコードされたキューＩ
Ｄとされて、キューバス１上に載せられる。

【００５３】第２サイクル以降は、キュースレーブ群に
割り当てられている。先ず、第２サイクル乃至第４サイ
クルにおけるキュードライバは第１のキュースレーブ部
２０ ₁とされている。

【００５４】第２サイクル乃至第４サイクルにおけるキ
ュードライバを第１のキュースレーブ部２０₁とするこ
とにより、第１のキュースレーブ部２０₁は、第２サイ
クル乃至第４サイクルとして確保された１サイクルから
３サイクルにおいて、ペリフェラルチップの出す割り込
み要求及びその要因から生成したキューＩＤを、キュー
バス１をドライブして送る。ここでは、全３サイクルが
割り当てられており、これによりペリフェラルチップが
出す３種類の割り込み要因を送ることができる。

【００５５】なお、表１には、第１のキュースレーブ部
２０₁から送るキューＩＤを“xxxxx”として示している
が、これは便宜的な表示であり、実際にはバイナリーエ
ンコードされた５ビットのキューＩＤを送ることはいう
までもない。

【００５６】また、割り込み要求がない場合には、キュ
ーＩＤとして“00000（キュー無し、NO Queue）”を送
る。例えば、全部で３サイクル分が割り当てられている
第１のキュースレーブ部２０₁の場合、１サイクル目
（第２サイクル）にてキューＩＤの送信が終了した場合
には、さらに割り当てられている２サイクル目（第３サ
イクル）及び３サイクル目（第４サイクル）にて“0000
0”を送る。

【００５７】続く第５サイクルにおけるキュードライバ
は第２のキュースレーブ部２０₂とされている。第２の
キュースレーブ２０₂は、この第５サイクルにおいて、
ペリフェラルチップの出す割り込み要求及びその要因か
ら生成したキューＩＤを、キューバス１をドライブして
送る。第２のキュースレーブ部２０₂については、１サ
イクルが割り当てられており、これによりペリフェラル
チップが出す１個の割り込み要因を送ることができる。

【００５８】ここで、上述の第１のキュースレーブ２０
₁ではキューバス１のドライブ権として３サイクル割り
当てがあるのに対して、この第２のキュースレーブ部２
０₂ではそのドライブ権が１サイクル分とされている。
これは、各ペリフェラルチップの出す割り込み要求（キ
ューソース）の数が同一とはいえないからであり、一方
で、各キュースレーブ部２０₁，２０₂，２０₃，２０₄に
は、それに対応した分のサイクルを割り当てれば十分だ
からである。

【００５９】また、第６サイクル及び第７サイクルにお
けるキュードライバは第４のキュースレーブ２０₄とさ
れている。ここで、第３のキュースレーブ部２０₃はサ
イクルの割り当てがないが、これは、必ずしも各キュー
スレーブ部にドライブ権を持たせる必要がないことによ
るものである。

【００６０】第６サイクル及び第７サイクルにおけるキ
ュードライバを第４のキュースレーブ２０₄とすること
により、第４のスレーブチップ２０₄は、第６サイクル
及び第７サイクルにおいて、ペリフェラルチップの出す
割り込み要求及びその要因から生成したキューＩＤを、
キューバス１をドライブして送る。

【００６１】このように第２サイクル乃至第７サイクル
がキュースレーブ群に割り当てられており、このような
キュースレーブ群の割り当ての終了により、すなわちキ
ュースレーブ群のキューのポーリングの終了により、第
８サイクルにて、再びキューマスタ部１０にドライブ権
の順番が回ってくる。

【００６２】第８サイクルにて、キューマスタ部１０
は、ＣＰＵが処理したキューＩＤ（処理済みキューＩ
Ｄ）を、キューバス１をドライブして送る。例えば、キ
ューマスタ部１０は、ＣＰＵが処理したキューＩＤ“00
101”を送る。ここで送る処理済みのキューＩＤは、キ
ュースレーブ群をポーリングしている間にＣＰＵが処理
したキューＩＤである。

【００６３】そして、キュースレーブ部２０₁，２０₂，
２０₃，２０₄のうちで、当該キューＩＤ（本例では“00
101（キューソース５）”）をキューマスタ部１０に送
ったキュースレーブ部は、それを受けて割り込み要求の
処理が終了した旨をペリフェラルチップに伝える。例え
ば、キュースレーブ部は、キューバス１を介して送られ
てくる処理済みキューＩＤを、自己の出したキューＩＤ
であるか否かを判別して、処理済みキューＩＤが自己の
出したキューＩＤであると確認したキュースレーブ部
が、割り込み要求の処理が終了した旨を対応するペリフ
ェラルチップに伝える。

【００６４】以上のような時分割（時間マルチプレック
ス）により決定される各サイクルにおいて順次なされる
キューバス１のドライブの一連の処理を概略すると次の
ようになる。

【００６５】先ず、第１サイクルにて、キューマスタ部
１０は、キューバス１をドライブしてキューを送る。具
体的には、キューマスタ部１０は、スタート時である第
１サイクルにおいて、スタートコマンドのキューＩＤで
ある“11111”を各キュースレーブ部２０₁，２０₂，２
０₃，２０₄に送る。これにより、キューマスタ部１０と
キュースレーブ部２０₁，２０₂，２０₃，２０₄との同期
がとられたサイクルを設定することができる。

【００６６】そして、第２サイクル以降にて、キュース
レーブ群がキューバス１をドライブする順番が回つてき
たときに、各キュースレーブ部２０₁，２０₂，２０₃，
２０₄から、それぞれにおいて割り当てられているサイ
クル数の分だけキューＩＤをキューマスタ部１０に送
る。

【００６７】そして、第８サイクルにて、キューマスタ
部１０は、上述したような第２乃至第７サイクルにてキ
ュースレーブ群をポーリングしている間において処理し
たキューＩＤ（処理済みキューＩＤ）をキューバス１を
ドライブして送る。該当するキュースレーブ部は、それ
を受けてキューの処理が終了した旨をペリフェラルチッ
プに伝える。

【００６８】以上のような、共有されるキューバス１の
使用について時分割して、その使用タイミングとされる
各サイクルにおいて、キューバス１をドライブして、各
キュースレーブ部２０₁，２０₂，２０₃，２０₄からはキ
ューマスタ部１０にキューＩＤを送ることができ、ま
た、キューマスタ部１０からは、該当するキュースレー
ブ部２０₁，２０₂，２０₃，２０₄に処理済みキューＩＤ
を送り、割り込み要求が終了したことを報告することが
できる。

【００６９】このように、時分割としての各サイクルに
て各チップのドライブ権を割り当てることにより、最小
限の信号線の数によって構成されたキューバス１によ
り、キューＩＤを送ることができるようになる。すなわ
ち、キューバス１を構成する信号線を極力減らしながら
多数のキューソースに対応させることができるようにな
る。

【００７０】例えば、本発明を適用することにより、シ
ステムのほかの部分の制限がなければ、ｎ本の信号線で
（２ⁿ−２）個の種類のキューソースを送ることができ
るようになる。これにより、割り込み要求が増えても、
少ない信号線でそれらキューソースを送ることができ
る。

【００７１】そして、時分割によりキューＩＤを送るこ
とにより、潜状性（Latency）を状況によって変化させ
ることができるようになる。また、最短で１サイクルの
潜状性でキューＩＤをキュースレーブ部２０₁，２０₂，
２０₃，２０₄からキューマスタ部１０まで送信すること
ができる。

【００７２】本実施の形態の潜状性の最大時間は、例え
ばキューバス１が５０ＭHzだとした場合には、キューマ
スタ部１０及びキュースレーブ部２０₁，２０₂，２
０₃，２０₄のキューＩＤ及び処理済みキューＩＤの送信
に使用するサイクルが、１７ポーリングサイクルと８フ
ィードバックサイクルとを加算した２５サイクルとなる
ことから、500nsにとなる。ここで、キュースレーブ部
２０₁，２０₂，２０₃，２０₄をポーリングしている間に
はキューマスタ部１０が最大８個のキューを処理するこ
としかできなと仮定して、上述の「８フィードバックサ
イクル」とし、また、１６のキューＩＤしか定義してお
らず、１のキューＩＤをスタート用のキューＩＤ（キュ
ーマスタ部１０使用のキューＩＤ）として使用する場合
としていることから、上述の「１７ポーリングサイク
ル」としている。

【００７３】また、このシステムでは、割り込み要求
（キュー）自体が割り込み要求の要因の情報とされてい
るので、割り込みルーチンの要因分析コードを不要に
し、割り込みルーチン処理の高速化及び低消費電力化が
可能になる。

【００７４】さらに、処理済みキューＩＤを戻すいった
ように、処理されたキューＩＤに対してＣＰＵからペリ
フェラルチップに対してフィードバックできる機能を持
っているので、キューを割り込みなどのソフト処理のト
リガーとして使わずに、ハードウェア処理のトリガーと
して使った場合にＣＰＵが処理完了をペリフェラルチッ
プにソフトウエアで伝える手間を省くことができる。

【００７５】なお、上述のキューマスタ部１０とキュー
スレーブ部２０₁，２０₂，２０₃，２０₄とを接続する外
部バス制御信号線２及び外部バス３は、例えば次のよう
に機能している。

【００７６】外部バス制御信号線２は、外部バス３によ
るＤＭＡ（Direct Memory Access）転送を可能にする制
御線として構成されている。具体的には、外部バス制御
信号線２は、ＤＭＡ転送、パススルー（PASS THRU）転
送、サスペンド制御（SUSPENDOPERATION）、リードライ
ト（ＲＷ）、及びクロック（ＣＬＫ）の各制御信号用と
して５本の信号線によって構成されている。

【００７７】また、外部バス３については１６本の信号
線によって構成されている。なお、この本数とされるこ
とに限定されるものではなく、例えば、１６本から１２
８本の間で任意の数とすることができる。ここで、ＤＭ
Ａ転送の概略を説明する。

【００７８】ＤＭＡ転送の転送モードとして、バースト
（BURST）転送、パススルー（PASSTHRU）転送等が挙げ
られる。

【００７９】バースト転送は、外部バス３にアドレスと
いくつかの転送コントロール・パラメータを時分割で転
送した後、データを外部バス３にドライブするものであ
る。このとき、キューマスタ部１０とキュースレーブ部
２０₁，２０₂，２０₃，２０₄との間の転送、或いはキュ
ースレーブ部２０₁，２０₂，２０₃，２０₄同士間の転送
が可能で、どのブロックがどのブロックに転送かは問わ
ない。

【００８０】パススルー転送では、バースト転送の特殊
なケースであって、キューマスタ部１０とキュースレー
ブ部２０₁，２０₂，２０₃，２０₄との間の転送しか想定
されていない。どちらの方向にデータが流れるかは、Ｒ
Ｗ（リード・ライト）制御によって決定される。なお、
このモードの設定を、データの送受信の片側をキューマ
スタ部１０に限定することで、転送コントロール・パラ
メータを省くことができる。

【００８１】サスペンド制御（SUSPEND OPERATION）で
は、現在進行中の転送（バースト転送又はパススルー転
送）を一時的に中断して、優先順位の高い転送を行うこ
とが可能になる。例えば、転送の優先順位は優先順位判
別部（Priority Block）にて判断される。

【００８２】また、ＲＷ制御、ＤＭＡ転送制御、パスス
ルー制御、サスペンド制御の４つの信号はどのサイクル
においても特別な制御をするために使えるもので、パタ
ーンによって転送中断（ABORT）やシステムリセット（S
YSTEM RESET）を行うことができる。

【００８３】そして、外部バス制御信号線２は、上述の
ような各種モードを可能にするものとして、ＤＭＡ転
送、パススルー（PASS THRU）転送、サスペンド制御（S
USPENDOPERATION）、リードライト（ＲＷ）、及びクロ
ック（ＣＬＫ）の各制御信号用の信号線によって構成さ
れている。

【００８４】ＣＬＫ制御用信号線は、システム全体の同
期をとるためのものである。また、ＲＷ制御用信号線
は、パススルー転送モードで、外部バス３にアドレスが
ドライブされているときに有効となる。“０”の場合に
は、ドライブされているアドレスに対してキューマスタ
部１０からデータが書き込まれる。また、“１”の場合
には、ドライブされているアドレスからキューマスタ部
１０がデータに読み込む。例えば、キュースレーブ部２
０₁，２０₂，２０₃，２０₄がデータを後のサイクルでド
ライブする。

【００８５】また、ＤＭＡ転送用信号線では、アドレス
が出力されているサイクルで“１”の場合、そのアドレ
スがバースト転送を必要としていることが示される。

【００８６】また、パススルー制御用信号線では、アド
レスが出力されているサイクルで“１”の場合、そのア
ドレスがパススルー転送を必要としていることが示され
る。

【００８７】また、サスペンド制御用信号線ではアド
レスが出力されているサイクルで“１”の場合、サスペ
ンド転送のアドレスであることが示される。

【００８８】以上のような機能を外部バス制御信号線２
及び外部バス３が有している。

【００８９】次にキューマスタ部１０及びキュースレー
ブ部２０₁，２０₂，２０₃，２０₄の具体的な構成を説明
する。

【００９０】キュースレーブ部２０₁，２０₂，２０₃，
２０₄は、図２に示すように、キューラッチ部２１、ス
タートキューＩＤ検出部２２、キューリセット部２３、
ステートマシン２４、プログラマブルカウンタ２５、バ
スドライバ及びラッチ部２６、プログラマブルＲＡＭテ
ーブル２７を有している。

【００９１】プログラマブルＲＡＭテーブル２７は、キ
ューＩＤとキューソース（キュー信号）とを対応して記
憶している。このプログラマブルＲＡＭテーブル２７
は、キューソースを、ｎビットのバイナリ形式のキュー
ＩＤに変換するバイナリ変換手段として機能する。例え
ば、このプログラマブルＲＡＭテーブル２７は、キュー
ＩＤとキューソースとの対応が、プログラム（設定）可
能とされている。これにより、各ペリフェラルチップが
する割り込み要求（キューソース）に応じて、キューＩ
Ｄが割り当てられる。また、その設定については、例え
ば、システムを初期設定（Initialize）する時点で行わ
れる。

【００９２】ペリフェラルチップ内部のキュー信号（キ
ューソース）はこのようなプログラマブルＲＡＭテーブ
ル２７によって、５ビットのキューＩＤに変換される。
ここで、本実施の形態では、上述したように１６種類の
キューソースがある場合を前提とし、それを５ビットの
キューＩＤに変換している。そして、バスドライバ及び
ラッチ部２６が、そのように変換されたキューＩＤをラ
ッチして、キューバス１をドライブして送信する。

【００９３】具体的には、バスドライバ及びラッチ部２
６は、ステートマシン２４からのドライブ信号の入力タ
イミングに応じてキューバス１をドライブして、ラッチ
しているペリフェラルＲＡＭテーブル２７からのキュー
ＩＤをキューバス１上に送る。

【００９４】ドライブ信号は、ステートマシン２９がキ
ューマスタ部１０と同期がとられているサイクルに応じ
て出力されている信号であり、これにより、バスドライ
バ及びラッチ部２６は、ドライブ権のあるサイクルにて
キューＩＤをキューバス１に載せることができるように
なる。なお、ドライブ権があっても、送信すべきキュー
がない場合には、上述したように、キューＩＤとして
“00000（キュー無し）”を送る。

【００９５】このようなバスドライバ及びラッチ部２６
の機能は、キューＩＤを、キューバス１のｎ本の信号線
にてｎビットのバイナリ形式として表現して、時分割に
より順次送信するバス制御手段としての機能により実現
される。

【００９６】キューラッチ部２１は、キューバス１上の
キューＩＤをラッチする。スタート時であれば、キュー
ラッチ部２１は、第１サイクルにてキューマスタ部１０
がキューバス１をドライブして送信してくる“11111”
のキューＩＤをラッチすることになる。

【００９７】ラッチしたキューが“11111”であった場
合には、キューＩＤの“11111”を検出するスタートキ
ューＩＤ検出部２２は、これを検出して、ステートマシ
ン２４にリセット信号を送りステートマシンマシン２４
をリセットする。“11111”のキューＩＤは、キューマ
スタ部１０からのサイクルを同期するための同期信号で
あるので、これにより、ステートマシン２４は、キュー
マスタ部１０と同期したサイクルに基づいてドライブ信
号を出力することができるようになり、よって、バスド
ライバ及びラッチ部２６は、対応されるサイクルにてキ
ューバス１をドライブしてキューを送ることができるよ
うになる。

【００９８】また、ステートマシン２４は、プログラマ
ブルカウンタ２５によりキュースレーブ部２０₁，２
０₂，２０₃，２０₄毎に必要なキューの数だけキューバ
ス１をドライブする権利（ドライブ権）を確保する。

【００９９】具体的には、プログラマブルカウンタ２５
においてプログラムされるのはキューバス１をドライブ
するサイクル数とキューバスのドライブ権をもつことが
できるサイクルの情報である。このようなキュースレー
ブ部２０₁，２０₂，２０₃，２０₄におけるプログラム可
能な部分は、システムを初期設定（Initialize）する時
点でその設定がなされる。

【０１００】また、キューラッチ部２１は、すべてのキ
ューマスタ部２０₁，２０₂，２０₃，２０₄がポーリング
された後に、キューマスタ部１０から送られてくる処理
済みキューＩＤをもラッチする。キューラッチ部２１が
このように処理済みキューＩＤをラッチした場合、ペリ
フェラルチップにおける当該キューＩＤに対応するブロ
ックのキューが無効にされる。

【０１０１】具体的には、処理されたキューＩＤをラッ
チした場合、キューラッチ部２１からキューリセット部
２３にリセット信号を送る。キューリセット部２３は、
当該ペリフェラルチップ内の当該処理されたキューＩＤ
を要求したブロックに、キューをリセットする信号を出
力する。これにより、そのようなブロックにおける割り
込み要求が、キューマスタ部１０による処理後に無効と
され、すべての処理が完了される。

【０１０２】なお、内部データバス２８、内部アドレス
バス２９は、データ及びアドレスを送信されるバスであ
り、上述したように、プログラマブルカウンタ２５やプ
ログラマブルＲＡＭテーブル２７を設定する際のデータ
や書き込みアドレス等が送信される。

【０１０３】以上のように、キュースレーブ部２０₁，
２０₂，２０₃，２０₄が構成されている。次にキューマ
スタ部１０について、図３を用いて説明する。

【０１０４】キューマスタ部１０は、図３に示すよう
に、ステートマシン１１、プログラマブルカウンタ１
２、バスドライバ及びラッチ部１３、完了キューカウン
タ１８、第１及び第２のＦＩＦＯバッファ１４，１５、
キューラッチ部１６、ノンゼロ検出部１７を備えてい
る。

【０１０５】キューラッチ部１６は、キューバス１上の
キューＩＤをラッチする。このキューラッチ部１６がラ
ッチしたキューＩＤが“00000”以外であった場合、す
なわち、キューがないとするキューＩＤ以外の場合に
は、ノンゼロ（Non-Zero）検出部１７がそのキューＩＤ
を後段のＦＩＦＯバッファ１５に送る。キューマスタ部
１０は、この第２のバッファ１５に溜め込まれたキュー
を一つずつ取り出し、当該ＣＰＵチップ内の割り込み要
求を処理するブロックに転送する。

【０１０６】例えば、ＣＰＵ処理によるソフトウエアの
割り込み処理ではなく、ハードウエア処理（例えば、Ｄ
ＭＡ（Direct Memory Access））の場合には、チップ内
の他のキューとの実行優先順位を決めるプライオリティ
（Priority）部へ第２のＦＩＦＯバッファ１５からキュ
ーが転送される。そして、プライオリティ部にてキュー
の実行の優先順位が付される。

【０１０７】一方、ハードウエア処理をするブロックか
らは現在実行中のキューＩＤ（Current XFR ID）が送ら
れてくる。これは第１のＦＩＦＯバッファ１４に蓄積さ
れる。第１のＦＩＦＯ１４に蓄積されたキューＩＤは、
キューマスタ部１０にキューバス１のドライブ権の順番
が回つてきた時に、バスドライバ及びラッチ部１３から
送出される。

【０１０８】完了キューカウンタ１８は、各ペリフェラ
ルチップ（キュースレーブ群）がキューをポーリングし
ている間に、当該ＣＰＵチップ内のブロックが処理した
キューＩＤの数を計数する。そして、完了キューカウン
タ１８により計数された処理済みのキューＩＤの情報
は、ステートマシン１１に送られる。

【０１０９】ステートマシン１１は、プログラマブルカ
ウンタ１２により必要なキューの分だけキューバス１を
ドライブする権利（ドライブ権）を確保する。ここで、
上述のキュースレーブ部２０₁，２０₂，２０₃，２０₄の
場合と同様に、プログラムされるのはキューバス１をド
ライブするサイクル数とキューバスのドライブ権をもつ
ことができるサイクルの情報である。

【０１１０】具体的には、完了キューカウンタ１２から
のカウント値に基づいて最適サイクル数を確保する。上
述したように、キューバスをドライブするサイクル数を
可変としているので、完了キューカウンタ１８からのカ
ウント値に基づいて完了キューの数に応じた数のサイク
ル数を確保する。そして、ステートマシン１１は、この
ようにして確保したサイクルに応じて、ドライブ信号を
バスドライバ及びラッチ部１３にドライブ信号を送る。

【０１１１】バスドライバ及びラッチ部１３は、第１の
ＦＩＦＯバッファ１４から送られてきた処理済みキュー
ＩＤをラッチして、当該処理済みキューＩＤをドライブ
信号の入力タイミングに応じてキューバス１上に送る。
ドライブ信号は、ステートマシン１１がキュースレーブ
群と同期をとっているサイクルに応じて出力している信
号であり、これにより、バスドライバ及びラッチ部１３
は、ドライブ権のあるサイクルのタイミングで、キュー
ＩＤをキューバス１に載せることができるようになる。

【０１１２】また、完了キューカウンタ１２からのカウ
ント値に基づいて最適サイクル数を確保したドライブ信
号によりバスドライバ及びラッチ部１３がキューバス１
をドライブしていることから、必要以上にキューバス１
を拘束することなく処理済みキューＩＤをキュースレー
ブ部２０₁，２０₂，２０₃，２０₄に戻すことができる。

【０１１３】また、ステートマシン１１は、スタートコ
マンドである“11111”の発行も行っている。スタート
コマンドは、バスドライバ及びラッチ部１３により、キ
ュースレーブ部２０₁，２０₂，２０₃，２０₄に送られる
一方、完了キューカウンタ１８のリセット信号として使
用される。完了キューカウンタ１８は、リセット信号に
より、計数した処理後のキューＩＤの数をリセットす
る。完了キューカウンタ１８はこれにより、前回の処理
済みのキューＩＤの数がリセットされて、新たな処理済
みのキューＩＤの数を計数することができる。そして、
このステートマシン１１は、スタートコマンドである
“11111”を含む全体のフロー制御をする機能を有して
いる。具体的には、ステートマシン１１は、プログラマ
ブルカウンタ１２において、ペリフェラルチップ（キュ
ースレーブ部）をポーリングしている際のサイクルを含
め全体として使う総サイクル数を可変としている。例え
ば、総サイクル数は、ペリフェラルチップに必要なキュ
ーの数で決定される。

【０１１４】以上のように、ＣＰＵ（ＣＰＵチップ）及
びペリフェラルチップの間において、キューマスタ部１
０及びキュースレーブ部２０₁，２０₂，２０₃，２０₄に
よりキュー処理による割り込み要求の処理を行ってい
る。これにより、信号線の数を極力抑えて、多数の割り
込み要求をその要因の情報を含ませて、ペリフェラルチ
ップからＣＰＵに送ることができる。

【０１１５】

【発明の効果】本発明に係るデータ処理装置は、ｎ本の
信号線によって構成された割り込み要求用の割り込み要
求用信号バスと、複数の割り込み要求の要因に対応した
割り込みキューＩＤを、割り込み要求用信号バスのｎ本
の信号線にてｎビットのバイナリ形式として表現して、
時分割により順次、主制御手段に送信するバス制御手段
とを備えることにより、複数の割り込み要求の要因に対
応した割り込みキューＩＤを、割り込み要求用信号バス
のｎ本の信号線にてｎビットのバイナリ形式として表現
して、時分割により順次、主制御手段にバス制御手段に
より送信することができきる。

【０１１６】これにより、データ処理装置は、割り込み
要因をｎビットの割り込みキューＩＤとして、ｎ本の各
信号線にて表現して、時分割により順次、主制御手段に
送信することにより、割り込み要求用信号バスを構成す
る信号線の数を極少としてもなお、高速に主制御手段に
割り込み要求及びその要因を送ることができる。

【０１１７】また、本発明に係るデータ処理方法は、複
数の割り込み要求の要因に対応した割り込みキューＩＤ
を、割り込み要求用信号バスのｎ本の信号線にてｎビッ
トのバイナリ形式として表現して、時分割により順次、
主制御手段に送信することにより、割り込み要因をｎビ
ットの割り込みキューＩＤとして、ｎ本の各信号線にて
表現して、時分割により順次、主制御手段に送信するこ
とにより、割り込み要求用信号バスを構成する信号線の
数を極少としてもなお、高速に主制御手段に割り込み要
求及びその要因を送ることができる。

【図面の簡単な説明】

【図１】本発明の実施の形態であるコンピュータシステ
ムのキューマスタ部とキュースレーブ部とを示すブロッ
ク図である。

【図２】上述のキュースレーブ部の具体的な構成を示す
ブロック図である。

【図３】上述のキューマスタ部の具体的な構成を示すブ
ロック図である。

【符号の説明】

１０キューマスタ部、１１ステートマシン、１３
バスドライバ及びラッチ部、２０₁，２０₂，２０₃，２
０₄ キュースレーブ部、２４ステートマシン、２６
バスドライバ及びラッチ部

Claims

【特許請求の範囲】

【請求項１】ｎ本の信号線によって構成された割り込
み要求用の割り込み要求用信号バスと、複数の割り込み要求の要因に対応した割り込みキューＩ
Ｄを、割り込み要求用信号バスのｎ本の信号線にてｎビ
ットのバイナリ形式として表現して、時分割により順
次、主制御手段に送信するバス制御手段とを備えたこと
を特徴とするデータ処理装置。
【請求項２】上記割り込みキューＩＤを受けて上記主
制御手段が割り込み処理を実行した旨の情報を報告する
割り込み要求実行報告手段を備え、割り込み要求実行報告手段からの割り込み処理を実行し
た旨の情報の報告により、実行した割り込みキューＩＤ
に対応される割り込み要求が無効とされることを特徴と
する請求項１記載のデータ処理装置。
【請求項３】上記割り込み要求用信号バスにより送ら
れてくる割り込みキューＩＤから、当該割り込みキュー
ＩＤに対応される割り込み要求を無効とする割り込み要
求無効手段を備え、上記割り込み要求実行報告手段は、上記割り込み処理を
実行した旨の情報として割り込みキューＩＤを用い、当
該割り込みキューＩＤを、上記割り込み要求用バスのｎ
本の信号線にてｎビットのバイナリ形式として表現し
て、上記バス制御手段が一群の割り込みキューＩＤを上
記主制御手段に送信した後、上記割り込み要求用信号バ
ス上に送出することを特徴とする請求項２記載のデータ
処理装置。
【請求項４】割り込み要求及びその要因を、ｎビット
のバイナリ形式の割り込みキューＩＤに変換するバイナ
リ変換手段を備えており、上記バス制御手段は、バイナリ変換手段により変換され
たｎビットのバイナリ形式の割り込みキューＩＤを、上
記主制御手段に送信することを特徴とする請求項１記載
のデータ処理装置。
【請求項５】複数の周辺制御手段が、上記主制御手段
に割り込み要求を出し、上記バス制御手段は、上記複数の周辺制御手段が出す割
り込み要求について処理することを特徴とする請求項１
記載のデータ処理装置。
【請求項６】上記バス制御手段は、割り込み要求の数
に基づいて時分割されて予め設定されているタイムスロ
ットに応じて、順次、割り込みキューＩＤを、上記主制
御手段に送信していることを特徴とする請求項１記載の
データ処理装置。
【請求項７】複数の割り込み要求の要因に対応した割
り込みキューＩＤを、割り込み要求用信号バスのｎ本の
信号線にてｎビットのバイナリ形式として表現して、時
分割により順次、主制御手段に送信することを特徴とす
るデータ処理方法。
【請求項８】上記割り込みキューＩＤを受けて上記主
制御手段が割り込み処理を実行した旨の情報を報告し、
この報告により実行した割り込みキューＩＤに対応され
る割り込み要求を無効とすることを特徴とする請求項７
記載のデータ処理方法。