JP2001325207A - キャッシュ内蔵型スイッチおよび計算機システムおよびキャッシュ内蔵型スイッチのスイッチ制御方法 - Google Patents

Abstract

(57)【要約】 【課題】 上位装置、キャッシュ、磁気ディスクをスイ
ッチで接続する場合、スイッチ内にキャッシュメモリを
内蔵し、トランザクション性能を向上する。 【解決手段】 スイッチ６０に上位装置から記憶装置へ
のアクセス要求が送られたとき、スイッチ６０内の構成
情報管理、アクセス権管理部８０は、スイッチ６０に接
続された記憶装置の管理情報およびキャッシュメモリ９
５の管理情報を記憶している構成情報テーブルを参照す
ることにより、要求データがキャッシュメモリ９５に記
憶されている場合には、キャッシュメモリ９５からデー
タを読み取り、パスを介して上位装置に送り、要求デー
タがキャッシュメモリ９５に記憶されていない場合には
パス切り替え処理を実行して、トランザクションを論理
Ｖｏｌ、個別の磁気ディスク、テープライブラリ等にパ
スを介して転送する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、スイッチに係わ
り、特に複数の記憶装置、ＣＰＵなどの構成要素を接続
し、高い応答性能、トランザクション数が要求される情
報処理装置、記憶装置に有効なスイッチに関する。

【０００２】

【従来の技術】従来の記憶装置では、多数の上位装置、
磁気ディスクを接続する場合、トランザクション性能等
を向上するために装置間の接続にスイッチを用いること
が考えられている。接続のための伝送路およびスイッチ
については、具体的な製品の規格としてファイバーチャ
ネルが存在している。またこれを用いて磁気ディスクを
多数接続し記憶装置を構成したものとしてSAN(Storage
Area Network)が提案されている。このような技術につ
いては、日経エレクトロニクス１９９８年５月４日（n
o.715）に詳しく記載されている。この場合、スイッチ
は上位装置、キャッシュ、磁気ディスクと接続するため
のI/Fを持ち、データの変換を行う。またキャッシュを
制御するためにキャッシュ内にキャッシュ制御部および
キャッシュ管理情報を持ち、上位装置からのデータ要求
に対してキャッシュ内にデータが存在するか（キャッシ
ュヒット）の判定およびデータの送信を行う。

【０００３】このような記憶装置においてスイッチを用
いた技術には、特開平９-１９８３０８号に開示された
「データ記憶システム」等がある。またキャッシュ内に
キャッシュ管理情報を持たず、上位装置内の制御メモ
リ、または別の共有メモリに管理情報を持ちそこでキャ
ッシュヒットの判定を行い、ヒットであれば直接キャッ
シュメモリにリードを行う方式も考えられている。この
ような記憶装置においてスイッチを用いた技術には、特
開平１１-２０３２０１号に開示された「キャッシュメ
モリの配置およびデータ記憶システム」等がある。

【０００４】図２に従来のスイッチ接続型記憶装置の構
成図を示す。２００、２０５、２１０、２１５は上位装
置である。２２０、２２５は、上位装置と記憶装置を接
続するためのインターフェイス（CHA−PK）である。２
４０、２４５、２５０、２５５はキャッシュである。２
７０、２７５はキャッシュと磁気ディスク装置を接続す
るためのインターフェイス（DKA−PK）である。２８
０、２８５、２９０、２９５は磁気ディスクである。２
３０、２３５、２６０、２６５は上位装置２００〜２１
５や磁気ディスク２８０〜２９５とキャッシュ２４０〜
２５５を接続するスイッチである。

【０００５】

【発明が解決しようとする課題】以上に述べたように、
上位装置、キャッシュ、磁気ディスク装置にそれらと互
換性を持ったI/Fを持ったスイッチを接続することによ
り、同時に多数のトランザクションを処理することが可
能となり、記憶装置の高性能化が図れる。しかしキャッ
シュをスイッチに接続できる一つの装置とすることでス
イッチとキャッシュの間にコマンド、データの変換が発
生し、処理時間を増加させる。またキャッシュ内に求め
るデータがあるかどうかの判定を行うためにキャッシュ
で判定制御を行うか、他のメモリ内にある制御メモリを
使って判定する必要がある。どちらの場合もヒット判定
にともなうデータ変換が生じ、余計なオーバーヘッドが
かかるためトランザクション性能低下につながる。また
外部にキャッシュを設置するためには、半導体メモリ装
置または、キャッシュ内蔵のディスク制御装置を接続す
る必要があり、一般のユーザにとっては設備コストを増
加させることになる。

【０００６】本発明の主たる目的は、上位装置、キャッ
シュ、磁気ディスクをスイッチで接続する記憶装置にお
いてトランザクション性能を向上するためにスイッチ内
にキャッシュメモリおよびキャッシュ管理情報を内蔵す
ることでスイッチ技術を改良することにある。本発明の
さらに別の目的は、スイッチ内にプロトコルを解読する
手段をつけることによりスイッチで上位装置のアクセス
の許可を判定する技術を提供することにある。本発明の
さらに別の目的は、スイッチ内にプロトコルを解読する
手段をつけることによりスイッチで上位装置のコマンド
の内容を理解する技術を提供することにある。本発明の
さらに別の目的は、スイッチ内にパケット内容を変更す
る手段をつけることにより、パケットの送信先を変更す
る技術を提供することにある。本発明のさらに別の目的
は、スイッチ内にキャッシュ処理を行うパス、プロトコ
ル変換を行うパスを別々に持つことにより、キャッシュ
使用、不使用の切り替えを行う技術を提供することにあ
る。

【０００７】

【課題を解決するための手段】上記目的を達成するた
め、本発明は、複数の上位装置と、磁気ディスク、テー
プライブラリ等の記憶装置にパスで接続され、前記上位
装置と記憶装置間の接続の切り替えを行うキャッシュ内
蔵型スイッチであり、前記記憶装置の構成情報を記憶す
る手段と、該構成情報の管理及びアクセス権の管理を行
う構成情報管理・アクセス権管理手段と、キャッシュメ
モリと、該キャッシュメモリを管理するキャッシュ管理
手段と、前記パスの切り替えを行うパス切り替え手段を
備えるようにしている。また、該スイッチで受信、送信
を行うフレームを外部の接続装置にあったプロトコルに
変換するプロトコル変換手段をさらに備えるようにして
いる。また、該スイッチに該スイッチ内のキャッシュメ
モリ、またはプロトコル変換手段を使用しないパスも接
続するようにしている。また、前記構成情報管理・アク
セス権管理手段は、該スイッチで受信したフレームの中
の上位プロトコル情報を取り出し、次の処理を決定する
ようにしている。また、前記構成情報管理・アクセス権
管理手段は、該スイッチで受信したフレームの中の上位
プロトコル内にあるペイロードの情報を取り出し、該情
報に基づき前記キャッシュメモリ内にデータがあるかど
うかを判定するようにしている。また、前記構成情報管
理・アクセス権管理手段は、該スイッチで受信したフレ
ームのヘッダ内にある出力先アドレスを書き換えて、書
き換えられた出力先アドレスを基に出力側ポートを決定
するようにしている。また、前記構成情報管理・アクセ
ス権管理手段は、該スイッチで受信したフレーム内のア
ドレスおよび上位プロトコル内のペイロード内にある上
位レイヤシーケンスが、既に記憶してあるアドレスおよ
び上位レイヤシーケンスの範囲内であるか否かを判定
し、あると判定したとき、受信したデータを前記キャッ
シュ管理手段によりキャッシュメモリにも格納するよう
にしている。また、前記構成情報管理・アクセス権管理
手段は、該スイッチで受信したフレーム内の一部の情報
がすでに記憶してある情報の一部に一致するか判定し、
一致すると判定したとき、受信したデータを前記キャッ
シュ管理手段によりキャッシュメモリにも格納するよう
にしている。また、該スイッチ内のキャッシュメモリの
データを外部から与えられたタイミングで前記キャッシ
ュ管理手段により読み出し、該読み出したデータをパス
切り替え手段で選択したパスを介して任意の磁気ディス
クやテープライブラリに書き込むようにしている。ま
た、パスを介して転送された磁気ディスクやテープライ
ブラリの任意のデータを外部から与えられたタイミング
で該スイッチ内のキャッシュメモリに前記キャッシュ管
理手段により格納するようにしている。また、前記構成
情報管理・アクセス権管理手段は、該スイッチに接続さ
れている複数の上位装置、磁気ディスク、テープライブ
ラリからスイッチに内蔵されているキャッシュメモリへ
の複数のアクセスを並列に処理するようにしている。ま
た、前記構成情報管理・アクセス権管理手段は、該スイ
ッチ内部のキャッシュメモリに格納するデータを暗号化
し、許可されていないアクセスに対してデータの解読を
防ぐようにしている。また、前記記憶装置の構成情報を
記憶する手段に該スイッチ内部のキャッシュメモリに格
納するデータに対して論理Vol.毎に暗号化鍵を記憶し、
前記構成情報管理・アクセス権管理手段は、論理Vol.毎
に暗号化を行うようにしている。また、前記構成情報管
理・アクセス権管理手段は、該スイッチで受信したフレ
ームの中の上位プロトコル内にあるペイロードの情報を
取り出し、該情報に基づき前記キャッシュメモリ内にデ
ータがあるかどうかを判定し、キャッシュメモリ内にデ
ータがあると判定した場合、前記キャッシュ管理手段に
よりキャッシュメモリよりデータを読み出し、読み出し
たデータを該データを請求した上位装置に送信するよう
にしている。また、前記構成情報管理・アクセス権管理
手段は、前記キャッシュメモリ内にデータがあるかどう
かの判定で、キャッシュメモリ内にデータがないと判定
した場合、該データを請求したフレームのプロトコル送
信ＩＤを記憶するようにしている。また、前記構成情報
管理・アクセス権管理手段は、前記データを請求したフ
レームのプロトコル送信ＩＤと一致するフレームが磁気
ディスクまたはテープライブラリから受信された場合、
該フレーム内のデータを前記キャッシュ管理手段により
キャッシュメモリに書きこんだ後上位装置に転送するよ
うにしている。

【０００８】また、複数の上位装置と、磁気ディスク、
テープライブラリ等の複数の記憶装置と、該上位装置と
記憶装置間の接続の切り替えを行うキャッシュ内臓型ス
イッチを備える計算機システムであり、前記キャッシュ
内蔵型スイッチは、前記記憶装置の構成情報を記憶する
手段と、該構成情報の管理及びアクセス権の管理を行う
構成情報管理・アクセス権管理手段と、キャッシュメモ
リと、該キャッシュメモリを管理するキャッシュ管理手
段と、前記パスの切り替えを行うパス切り替え手段を備
えるようにしている。さらに、前記キャッシュ内蔵型ス
イッチで受信するフレームを該キャッシュ内蔵型スイッ
チにおけるプロトコルに変換し、該キャッシュ内蔵型ス
イッチ送信から送信するフレームを外部の接続装置にあ
ったプロトコルに変換するプロトコル変換手段をさらに
備えるようにしている。

【０００９】また、複数の上位装置と、磁気ディスク、
テープライブラリ等の記憶装置にパスで接続され、前記
上位装置と記憶装置間の接続の切り替えを行うキャッシ
ュ内蔵型スイッチのスイッチ制御方法であり、受信した
フレームから発信元ＩＤ、発信先ＩＤを取得し、前記キ
ャッシュ内蔵型スイッチ内に設けられた構成情報テーブ
ルを参照して発信元ＩＤが発信先ＩＤに対するアクセス
権を有する場合、該フレーム内の情報が論理Ｖｏｌ．ア
クセスを指定しているか否かの判定をし、指定してない
場合はパス切り替え処理を行い、該フレームをフレーム
で指定された記憶装置に送信し、指定してる場合には、
前記フレームから論理Ｖｏｌ．とアドレスを取り出し、
前記構成情報テーブルを参照して該論理Ｖｏｌ．とアド
レスを書き換える実送信ＩＤとアドレスを求め、書き換
えを行い、前記キャッシュ内蔵型スイッチ内に設けられ
たキャッシュテーブルを前記論理Ｖｏｌ．とアドレスに
より参照してキャッシュヒットの場合、データをアクセ
スし、該データを発信元に送信するためパス切り替え処
理を行い、キャッシュミスの場合、パス切り替え処理を
行い、前記書き換えたフレームを実送信先の記憶装置に
送信し、記憶装置から返送されたアクセスされたデータ
をキャッシュメモリに格納し、該データを発信元に送信
するためパス切り替え処理を行うようにしている。さら
に、前記受信したフレームのプロトコルが前記キャッシ
ュ内蔵型スイッチにおけるプロトコルと異なる場合に
は、該受信したフレームのプロトコルを該キャッシュ内
蔵型スイッチにおけるプロトコルに変換し、前記キャッ
シュ内蔵型スイッチから送信するフレームが送信先の装
置のプロトコルと異なる場合には、該キャッシュ内蔵型
スイッチから送信するフレームのプロトコルを該送信先
の装置のプロトコルに変換するようにしている。

【００１０】

【発明の実施の形態】以下、本発明に係る実施例を図面
に示しさらに詳細に説明する。図１は本発明のキャッシ
ュ内蔵型スイッチの実施例における全体構成図である。
１０、１５、２０、２５は上位装置であり、磁気ディス
ク１２５〜１７０、テープライブラリ１２０等の記憶装
置に対して読み出し、書きこみ等の命令を発行する。３
０、３５、４０、４５は上位装置１０〜１５とスイッチ
６０を接続する外部パスであり、現在オープン用として
ファイバーチャネル（FC）、メインフレーム用としてエ
スコンチャネル(ESCON)がすでに製品化されている。５
０はLANに代表される他のネットワークであり、ここと
スイッチ６０間でフレームを送受信できる。また９７、
１００、１０５、１１０、１１５は磁気ディスク１２５
〜１７０、テープライブラリ１２０等の記憶装置とスイ
ッチ６０を接続する外部パスであり、現在SCSI、FC等が
製品化されている。５５はスイッチ６０を制御するサー
ビスプロセッサ(SVP)でありスイッチ内の初期値の設
定、動作の確認、障害時の処理を行う。

【００１１】６０は上位装置１０〜２５と磁気ディスク
１２５〜１７０、テープライブラリ１２０等の記憶装置
を接続するスイッチであり、装置間の接続の切り替え、
コマンド、データの転送、さらにキャッシュメモリの管
理、磁気ディスク等の論理ボリューム(論理Vol.)管理を
制御する。６５、７０はプロトコル変換部であり、スイ
ッチで接続された装置間のプロトコルの変換等を行い、
パケット内の情報の読み出し、更新を行う。７５はパス
切り替え部であり、あらかじめ設定された論理に従っ
て、パス３０〜４５、９７〜１１５間の接続切り替えを
行う。８０は構成情報管理、アクセス権管理部であり、
スイッチ６０に接続された磁気ディスク１２５〜１７
０、テープライブラリ１２０等の記憶装置の管理、記憶
装置間にまたがる論理Vol.１８５〜１９０等の構成情報
の管理、キャッシュメモリ９５に格納されているデータ
の管理を行う。またパケットによってはその内容の変更
を行う。さらに上位装置１０、１５、２０、２５のアク
セス権も管理している。

【００１２】８５は構成情報テーブルであり、スイッチ
６０に接続された記憶装置の管理情報、キャッシュメモ
リ９５の管理情報を記憶している。９０はキャッシュ情
報管理部であり、キャッシュヒットの場合はデータを読
み出し、キャッシュミスの場合はデータの磁気ディスク
１２５〜１７０、テープライブラリ１２０等の記憶装置
への書き戻しと該当するデータの読み出しを行う。キャ
ッシュ制御のアルゴリズムはLRU(Least Recently Used)
等を用いているが、この技術はすでに公知なので特に説
明は行わない。９５はキャッシュメモリであり、磁気デ
ィスク１２５〜１７０、テープライブラリ１２０等の記
憶装置データの中で使用頻度が高いものを一時的に格納
する。

【００１３】上記スイッチ６０内のデータの流れは上位
装置１０〜２５と磁気ディスク１２５〜１７０、テープ
ライブラリ１２０の組み合わせによって変わる。フレー
ム４００（図４）がキャッシュメモリ９５もプロトコル
の変換も必要ない場合はパス切り替え部７５のみ通る
（）。フレーム４００がキャッシュメモリ９５を使用
する場合はパス切り替え部７５、構成情報管理、アクセ
ス権管理部８０を通る。（） フレーム４００がプロトコル変換、キャッシュメモリ９
５を使用する場合は、パス切り替え部７５、構成情報管
理、アクセス権管理部８０、およびプロトコル変換部６
５または７０を通る。（） このようにして各々のデータの性質によって異なるパス
を通ることで、応答時間の最適化を図ることが可能とな
る。

【００１４】１２０はテープライブラリであり、比較的
使用頻度の低いデータを保存している。１２５、１３
０、１３５、１４０、１５５、１６０、１６５、１７０
は磁気ディスクであり、データを格納している。１８
０、１８５、１９０は論理Vol.であり、上位装置１０〜
２５の一部のトランザクションアドレスはこの論理ボリ
ュームを指している。この論理Vol. １８０、１８５、
１９０はスイッチ内の構成情報テーブル８５が管理して
いる。

【００１５】図３に本発明の実施例におけるスイッチ内
部の構成図を示す。３００はクロスバスイッチであり、
バス切り替え部で最終的に決定した組み合わせに従って
パスを接続する。３０５は全体管理プロセッサであり、
プロトコル変換部７０、構成情報管理、アクセス権管理
部８０、バス切り替え部７５、構成情報テーブル８５を
プログラムに従って制御する。３１０、３１５、３２０
は入出力部であり、入力または出力されるデータのパス
が接続されている。３１１、３１６、３２１は出力側パ
スでありここから外部にデータが送信される。３１２、
３１７、３２２は入力側パスであり外部からデータがこ
こに受信される。図３の例では入力側パス３１２に入る
フレームは直接パス切り替え部７５に入りクロスバスイ
ッチで切り替えられるような接続にされている。また、
入力側パス３１５はプロトコル変換部７０を通ることな
く構成情報管理、アクセス権管理部８０に入る接続にさ
れている。出力３１１、３１６はクロスバスイッチ３０
０から直接フレーム４００を受信する接続にされてい
る。

【００１６】図４に本発明の実施例におけるフレーム構
造例を示す。この構造例はファイバーチャネルの標準規
格のフォーマットを参考にしたものである。４００はフ
レームの例であり、幾つかの部分から成り立つデータで
ある。４０５はStart Of Frame識別子であり、フレーム
の先頭をスイッチ６０の入出力部３１０〜３２０に伝え
る。４１０はフレームヘッダであり、フレームのアドレ
ス等を記述している。詳細は後で述べる。４１５は、ペ
イロードであり上位プロトコルのデータ、コマンド等が
格納されている。詳細は後で述べる。４２０はCRC（Cyc
lic Redundancy Check）であり、フレーム４００内のデ
ータの誤りを発見し訂正を行う。４２５はEnd Of Frame
識別子であり、フレームの終わりをスイッチ６０の入出
力部３１０〜３２０に伝える。

【００１７】次にフレームヘッダ４１０の構造例を示
す。４３０は送信先ポートIDでありフレーム４００が次
に進みたい装置のポートIDを示す。４３５は送信元ポー
トIDでありフレームをスイッチ６０に送信してきた装置
のポートIDを示す。４４０は上位レイヤプロトコルであ
り、送信元と送信先がデータのやり取りを行う際に使う
プロトコルの種類を示しており、たとえばSCSI等があげ
られる。４４５は上位レイヤシーケンスIDであり、上位
プロトコルに従った通信におけるシーケンスの順番を示
す。４５０はシーケンス内フレーム番号であり、シーケ
ンス内にある複数のフレームの順番を示す。４５５は上
位レイヤプロトコル送信先IDであり、最終的にフレーム
４００が到着する装置のポートIDを示す。４６０は上位
レイヤプロトコル送信元IDであり、フレームを最初に送
信した装置のポートIDを示す。

【００１８】次にペイロード４１５の構造例を示す。こ
こで例としてリードを行うコマンドを挙げる。４７５は
オペレーションコードであり、上位プロトコルで使われ
るコマンドの種類を示しており、この例ではリードコマ
ンドとなる。４８０は論理Vol.番号であり、例えば磁気
ディスク１２５〜１７０に設定された 論理Vol. １８
０、１８５、１９０を示している。４８５はデータ等が
存在する場所のアドレスであり、論理Vol. １８０、１
８５、１９０を用いた場合は論理Vol.番号４８０内のア
ドレスを示し、その他の場合は装置のIDと装置内のアド
レスを示している。４９０は転送データ長であり、リー
ドする範囲を示す。４９５はコントロールバイトであ
り、フレーム４００またはペイロード４１５が扱える容
量に合わせるために付け加える空白なデータである。

【００１９】図５に本発明の実施例における構成情報テ
ーブル構造およびキャッシュテーブルを示す。５００は
構成情報テーブル＃１であり各コマンドの発行元のアク
セス権等を管理している。５０５は上位レイヤプロトコ
ル発信先IDであり、スイッチ６０に来たフレーム４００
が持つ、上位レイヤプロトコル送信先ID４５５に対応し
ている。５１０はアクセス可能送信元IDであり、上位レ
イヤプロトコル送信先ID５０５が許可している送信元ID
を示しており、ここに書かれた送信元IDのみが上位レイ
ヤプロトコル発信先ID５０５にアクセスすることが許可
されている。５１５は送信先ID/ポインタを示してお
り、実際にアクセスするための送信先のIDもしくは、該
当する送信先が含まれる論理Vol. １８０、１８５、１
９０またはキャッシュメモリ９５を管理している構成情
報テーブル＃２ ５２０へのポインタを示している。５
２０は構成情報テーブル＃２であり、論理Vol. １８
０、１８５、１９０に含まれるデータをアクセスする際
にそのアドレス等を管理する。５２５はアクセス先論理
Vol.番号であり、指定した論理Vol.番号４８０が示して
ある。５３０はアドレス範囲であり、その論理Vol. １
８０、１８５、１９０で扱うデータのアドレスの範囲を
示している。同じ論理Vol. １８０、１８５、１９０で
も物理的に異なる磁気ディスク１２５〜１７０にデータ
がわかれている場合にはこのデータで判別する。５３５
はアクセス先ロックフラグであり、すでにスイッチ６０
内に入ったコマンドがその論理Vol.をアクセスしていた
場合には、このフラグを立てて後から来たコマンドのア
クセスを待たせる。５４０は実送信先IDであり、実際に
アクセスするデータが存在する記憶装置のIDを示してい
る。５４５はキャッシュ使用フラグであり、もしアクセ
スするデータがキャッシュを使っているならばこのフラ
グを立てることにより、キャッシュテーブル５５０をア
クセスできるようにする。

【００２０】５５０はキャッシュテーブルであり、キャ
ッシュメモリ９５にアクセスするデータが存在している
かを示している。５５５はアクセス先論理Vol.番号であ
りアクセス先論理Vol.番号５２５と同じものである。５
６０はアクセス先アドレスであり、アクセスするデータ
の磁気ディスクにおけるアドレスを示す。５６５はキャ
ッシュメモリアドレスであり、キャッシュメモリ９５の
データのアドレスを示す。５７０はキャッシュ無効フラ
グであり、アクセスするデータが書きかえられたりし
て、古い場合にはこのフラグが立つ。５７５はキャッシ
ュロックフラグであり他のアクセスによってこのデータ
のキャッシュが使用中である場合、このフラグを立て
る。なお構成情報テーブル＃１ ５００、構成情報テー
ブル＃２ ５２０はスイッチ６０内の構成情報テーブル
８５内に格納される。キャッシュテーブル５５０はキャ
ッシュ情報管理部９０または構成情報テーブル８５内に
格納される。

【００２１】図６に本発明の実施例におけるリードキャ
ッシュヒット時のデータの流れを示す。上位装置１０〜
２５の内の、例えば上位装置２０よりリードコマンドが
スイッチ６０に発行される（）。次にプロトコル変換
部６５でフレーム４００内のペイロード４１５を解析し
わかった結果を構成情報管理、アクセス権管理部８０に
渡し、アクセス権等の確認を行う。また論理Vol.番号４
８０、アドレス４８５と構成情報テーブル８５を比較す
る（）。比較した結果、キャッシュヒットと判定され
た場合、キャッシュメモリ９５よりデータを読み出す
（）。次に構成情報管理、アクセス権管理部８０で上
位装置２０にキャッシュヒットしたデータを返すような
フレームを作成し、次に、パス切り替え部７５にてフレ
ームのアドレスに従って、上位装置２０のポートにフレ
ームを送信できるようにクロスバスイッチ３００を切り
替える（）。その後、上位装置２０にデータが送信さ
れる（）。

【００２２】図７に本発明の実施例におけるリードキャ
ッシュミス時のデータの流れを示す。上位装置１０〜２
５の内の、例えば上位装置２０よりリードコマンドがス
イッチ６０に発行される（）。次にプロトコル変換部
６５でフレーム４００内のペイロード４１５を解析した
結果を構成情報管理、アクセス権管理部８０に渡し、ア
クセス権等の確認を行う。また論理Vol.番号４８０、ア
ドレス４８５と構成情報テーブル８５を比較する
（）。比較した結果、キャッシュミスと判定された場
合、構成情報テーブル＃２ ５２０からわかる実送信先
IDをフレーム４００のアドレス４８５に書きこみ、それ
に従って、パス切り替え部で必要なポートにフレームを
送信できるようにクロスバスイッチ３００を切り替える
（）。次にデータのある磁気ディスク１３０よりデー
タを読み出し、データのコピーはキャッシュメモリ９５
に格納、キャッシュテーブル５５０を変更した後
（）、上位装置２０のポートにフレームを送信できる
ようにクロスバスイッチ３００を切り替える（）。そ
の後、上位装置２０にデータが送信される（）。

【００２３】図８に本発明の実施例におけるプロトコル
変換処理のフローチャートを示す。ここではプロトコル
変換部６５〜７０と外部パス３０、３５、４０、４５間
の処理のフローである。ステップ６００のプロトコル変
換処理開始から処理が始まる。ステップ６０５では行う
処理が出力側パス３１１、３１６、３２１か入力側パス
３１２、３１７、３２２かの判定を行う。出力側パス３
１１、３１６、３２１の処理であれば、ステップ６３０
に進み、パス切り替え部７５よりデータを受信する。ス
テップ６３５では出力するためにフレームヘッダ４１０
情報を作成する。ステップ６４０ではプロトコル変換部
６５〜７０で送信先のフォーマットに変換を行う。ステ
ップ６４５では出力側パス３１１、３１６、３２１へデ
ータを転送してステップ６０５に戻る。入力側パス３１
２、３１７、３２２の処理であれば、ステップ６１０に
進み、入力側パス３１２、３１７、３２２よりパケット
を受信する。ステップ６１５では発信元にパケットを受
領したことを通知する。ステップ６２０ではデータの変
換を行い、フレームヘッダ４１０やペイロード４１５を
パケットより抽出し内容の解析を行う。ステップ６２５
では構成情報管理、アクセス権管理部８０に解析結果と
ペイロードを転送し、ステップ６０５に戻る。

【００２４】図９に本発明の実施例における構成情報管
理、アクセス権管理部処理のフローチャートを示す。こ
こでは、構成情報管理、アクセス権管理部８０が受信し
たフレーム４００の情報から送信先のポートの決定また
はキャッシュヒット処理への移行を行う。ステップ７０
０の構成情報管理、アクセス権管理部処理開始より処理
が始まる。ステップ７０５では上位レイヤプロトコル送
信先ID４５５、上位レイヤプロトコル送信元ID４６０を
フレームヘッダ４１０より取り出す。ステップ７１０で
は構成情報テーブル＃１ ５００の上位レイヤプロトコ
ル送信先ID５０５をアクセスし、発信可能な発信元ＩＤ
を探す。ステップ７１５では上位レイヤプロトコル送信
元ID４６０が上位レイヤプロトコル送信先ID４５５をア
クセス可能であるかを判定する。もしアクセス不可であ
れば、アクセスエラーとなる。ここではエラー処理が発
生するが、本発明には本質的でないのでこれ以上の説明
は省略する。もし可能であればステップ７２５に進み、
上位レイヤプロトコルが論理Vol.１８０、１８５、１９
０のアクセスであるか判定を行う。論理Vol. １８０、
１８５、１９０のアクセスで無ければ（例えば、テープ
ライブラリあるいは論理Volに入っていない磁気ディス
クなどへのアクセスである場合）、ステップ７３０に進
みパス切り替え処理を行う。論理Vol. １８０、１８
５、１９０のアクセスであればステップ７３５に進み、
ペイロード４１５内の論理Vol.番号４８０とアドレス４
８５を取り出す。ステップ７４０では構成情報テーブル
＃２ ５２０から実送信先ID５４０を決定し、また送信
先の実アドレスを実送信先ID５４０とアドレス４８５か
ら計算し、ペイロード内の論理Vol.番号を実送信先ID
に、アドレス４８５を送信先の実アドレスにそれぞれ置
き換える。ステップ７４５ではアクセス先ロックフラグ
５３５を調べ、アクセス先がすでに使用中かどうか調べ
る。もし使用中であれば、そのまま待つ。使用中でなけ
れば、ステップ７４６でアクセス先ロックフラグを１に
してキャッシュヒット処理７５０へ進む。

【００２５】図１０に本発明の実施例におけるキャッシ
ュヒット処理のフローチャートを示す。ここではキャッ
シュメモリ９５にアクセスするデータが存在するかを判
定する。ステップ７５０のキャッシュヒット処理より処
理が始まる。ステップ７５５では構成情報テーブル＃２
５２０よりアクセスするデータのキャッシュ使用フラ
グ５４５を取り出す。ステップ７６０ではキャッシュ使
用フラグ５４５を見てキャッシュメモリ９５を使用して
いるかどうかを判定する。もしキャッシュメモリ９５を
使用していなければ、ステップ８００のパス切り替え処
理に進む。もしキャッシュメモリ９５を使用していれば
ステップ７６５に進み、該当するデータについてキャッ
シュテーブル５５０内のアクセス先論理Vol.番号５５５
およびアクセス先アドレス５６０からキャッシュ無効フ
ラグ５７０、キャッシュロックフラグ５７５を取り出
す。ステップ７７０ではキャッシュテーブル５５０に該
当するデータがあり、キャッシュ無効フラグが１でない
キャッシュヒットの状態であるか判定する。もしキャッ
シュヒットであればステップ７７５に進む。ステップ７
７５ではキャッシュロックフラグ５７５を調べ、アクセ
ス先がすでに使用中かどうか調べる。もし使用中であれ
ば、そのまま待つ。ステップ７８０ではキャッシュロッ
クフラグ５７５を設定し、キャッシュメモリ９５のデー
タをアクセスする。ステップ７８１ではアクセス先ロッ
クフラグ５３５とキャッシュロックフラグ５７５を解除
する。ステップ７８５ではヘッダ内の上位レイヤプロト
コル送信先ID４５５を自分のポート（入力ポート）、上
位レイヤプロトコル送信元IDをスイッチに変更し、デー
タを、命令を送信した上位装置２０へ返す。そしてステ
ップ８００のパス切り替え処理に進む。もしステップ７
７０でキャッシュヒットしていなければ、ステップ７９
０に進み、キャッシュテーブル５５０に新たにエントリ
を作り、このエントリのキャッシュ無効フラグ５７０を
設定する。ステップ７９５では上位レイヤプロトコル送
信先ID４５５を記憶する。ステップ８００ではパス切り
替え処理を行う。ステップ９００ではキャッシュミス処
理を行う。

【００２６】図１１は、本発明の実施例におけるパス切
り替え処理のフローチャートを示す。ステップ８００の
パス切り替え処理から始まる。ステップ８０５では一定
時間パス切り替え要求があるかを監視する。ステップ８
１０では、各出力側パス３１１、３１６、３２１毎に使
用入力側パス３１２、３１７、３２２を決定する。決定
方式はラウンドロビン方式等があるが、公知の技術なの
でここでは説明を省略する。ステップ８１５で発信元は
スイッチ６０であるかを判定する。スイッチ６０であれ
ばステップ８２０に進み、パスを切り替え、他のトラン
ザクションが使えない様にロックする。ステップ８２５
ではリードまたはライト処理に必要なプロトコルを実行
する。ステップ８３０ではトランザクションの転送、お
よびロックの解除を行う。ステップ８４０では次のスイ
ッチ６０切り替え処理の優先順位を再計算する。またア
クセス先のロックを解除する。ステップ８４５では、パ
ス切り替え処理を終了する。ステップ８１５で発信元は
スイッチ６０でなければステップ８３５に進み、パスを
切り替え、トランザクションの転送を行う。次にステッ
プ８４０に進む。

【００２７】図１２は、本発明の実施例におけるキャッ
シュミス処理のフローチャートを示す。ステップ９００
からキャッシュミス処理が始まる。ステップ９０５で
は、図１０のステップ７９５で記憶した上位レイヤプロ
トコルＩＤ４５５を持つトランザクションであるかどう
かの判定を行う。もし上位レイヤプロトコルＩＤ４５５
を持つトランザクションでなければ、来るまで待つ。も
し上位レイヤプロトコルＩＤ４５５を持つトランザクシ
ョンならば、ステップ９１０に進み、キャッシュメモリ
９５にデータを格納する。ステップ９１５では構成情報
テーブル＃２ ５２０、キャッシュテーブル５５０に管
理情報を登録し、キャッシュメモリ９５を有効にする。
ステップ９１６で記憶した上位レイヤプロトコルＩＤ４
５５を消去する。ステップ９２０でパス切り替え処理８
００（図１１）に進む。以上の説明ではキャッシュメモ
リのライトはデータがキャッシュに存在しない限り行わ
ない制御方式（ライトスルー方式）で説明したが、デー
タのライトは必ずキャッシュにする方式（ライトアフタ
ー方式）等の他の制御方式を使っても本発明の目的と矛
盾するところはなく、本発明に含まれる。また上位装置
１０〜２５のタイミングを待たずにスイッチ６０内の制
御プログラムによって、キャッシュメモリ９５内のデー
タを強制的に磁気ディスク１２５〜１７０やテープライ
ブラリ１２０に格納すること、また磁気ディスク１２５
〜１７０からテープライブラリ１２０にデータを移動す
る際にキャッシュメモリ９５をバッファとして使うこと
も自明である。

【００２８】本発明を用いた場合の効果を図１３に示
す。図１３（ａ）に示したようにスイッチにキャッシュ
が内蔵されていない場合はサーバ９５０とスイッチ９５
５間のパケットのやり取りに加え、スイッチ９５５と磁
気ディスクまたはキャッシュメモリ９６０の間で同様な
パケットのやり取りを行う必要がある。そのため応答時
間に余計なオーバーヘッドがかかってしまう。しかし図
１３（ｂ）に示したように、スイッチ９７０内にキャッ
シュメモリが存在し、ヒットした場合には図１３（ａ）
に示したようなオーバーヘッドは無いのでその分応答時
間が短縮される。

【００２９】図１４に本発明の実施例における暗号化部
の処理の流れを示す。キャッシュには各論理論理Vol.の
データが混在することになるので、論理Vol.にアクセス
権のない上位装置１０〜２５、ＳＶＰ５５等がが誤って
データを読み出す可能性がある。そのためにキャッシュ
内のデータは暗号化されていることが望ましい。本発明
では、公開鍵暗号の技術を使って上位装置１０には復号
部９８０および復号鍵９８１（秘密鍵）、スイッチ６０
には暗号部９８５および暗号化鍵９８４（公開鍵）を持
つことによりデータを暗号化し、信頼性を高める。また
コマンド、データ内で暗号化の実行を表示するビットは
図１５（ａ）、図１５（ｂ）で示す。なお、公開鍵暗号
の技術はすでに公知の技術なので詳細な説明は省略す
る。上位装置１０はアクセス可能な論理ボリューム毎に
復号化鍵９８１を設定する。また上位装置１０はデータ
（暗号化）９９０を元に戻すための復号化部９８０を持
つ。スイッチ６０は構成情報管理、アクセス権管理部８
０内に暗号化部９８５を持つ。構成情報テーブル８５内
には、暗号化テーブル９８２を持ち、内容は論理Vol.名
９８３と暗号化鍵９８４から成り立つ。暗号化テーブル
９８２内の暗号化鍵９８４は初期化の段階で各論理Vol.
へのアクセスが許可されている上位装置より受け取る。

【００３０】上位装置１０から発行されたコマンド＋暗
号化４１５（）は暗号化ビット４９５がオンならば、
構成情報管理、アクセス権管理部８０内の暗号化部にデ
ータの暗号化を指示する（）。暗号化部はコマンドが
リード命令の場合はデータをキャッシュメモリ９５、磁
気ディスク１２５〜１７０、テープライブラリ１２０よ
り読み出し暗号化した後データ内の暗号化ビット４９９
をオンにしてキャッシュメモリ９５に格納する（）。
ただし読み出したデータの暗号化フラグ４９９がすでに
オンの場合は暗号化を行わない。データ（暗号化）９８
８はバス切り替え部７５にも渡される（）。その後ク
ロスバスイッチ３００、プロトコル変換部７０、入出力
部３２０を通って上位装置１０に転送される（）。上
位装置では復号鍵９８１を使って復号化部９８０で元の
データ（暗号化なし）９９１に変換される（）。コマ
ンドがライトの場合はデータを暗号化部９８８で暗号化
し（）、暗号化フラグをオンにした後キャッシュメモ
リ９５に格納する（）。

【００３１】図１５（ａ）に本発明の実施例における暗
号化用ペイロード例を示す。ペイロード４１５のコント
ロールバイト４９５のビット（リザーブ領域）を用いて
暗号化ビット４９６とする。１の場合は暗号化ビット４
９６がオンとなり、データを暗号化するように暗号化部
９８８に指示する。図１５（ｂ）に本発明の実施例にお
けるデータ＋暗号化例を示す。データ＋暗号化９８７は
先頭のビットが暗号化ビット４９９であり、１の場合暗
号化がオンとなり以下のデータは暗号化されていること
になる。なお図１５（ａ）、図１５（ｂ）で説明したペ
イロード例、データ＋暗号化例以外にも暗号化を行うプ
ロトコルが検討されている。しかしそれらも本発明の範
囲内であることは自明である。

【００３２】以上図１から図１５までに示した実施例に
よれば、上位装置１０〜２５および磁気ディスク１２５
から１７０、テープライブラリ１２０等を接続するスイ
ッチ６０において、スイッチ６０内部で構成情報テーブ
ル８５およびキャッシュメモリ９５を制御することによ
り、リード、ライトがヒットした場合はいったん外部の
記憶装置までトランザクションを送る必要がなくなり、
各処理待ち時間が短縮し、処理トランザクション数の増
加を図ることが可能になる。さらにこの実施例にあるス
イッチ６０を多数接続することにより、上位装置１０〜
２５および磁気ディスク１２５から１７０、テープライ
ブラリ１２０等の増加に応じて、キャッシュメモリ９５
の容量を増加することが可能となるので簡単にキャッシ
ュヒット率を維持していくことが可能となる。またスイ
ッチ６０を階層的に接続することにより、必要なデータ
のみ上位装置の近辺のスイッチに置けるので、ネットワ
ーク全体のトラフィック量を削減し性能が向上する可能
性がある。さらにこの実施例にあるキャッシュメモリ９
５をバッファにして磁気ディスク１２５〜１７０からテ
ープライブラリ１２０にデータを移動することで上位装
置に負荷をかけることなくデータの移動およびバックア
ップを行うことが可能となる。さらにこの実施例のスイ
ッチ６０を用いることにより、外部接続した装置のプロ
トコルに合わせてフレーム４００を変換していけるの
で、外部に接続可能な装置の自由度を増やすことが可能
となる。またキャッシュ内のデータは暗号化できるの
で、データの信頼性を向上可能となる。

【００３３】

【発明の効果】スイッチに接続され、スイッチ内のキャ
ッシュメモリの管理している磁気ディスクへのアクセス
の中で、キャッシュ内にデータが存在する場合、磁気デ
ィスクまたはスイッチに接続されている外部メモリまで
アクセスすることなくデータを送信できるので、トラン
ザクションの応答時間が短縮され、記憶装置の高性能化
が図れる。

【図面の簡単な説明】

【図１】本発明の実施例における全体構成を示す図であ
る。

【図２】従来のスイッチ接続型記憶装置の構成を示す図
である。

【図３】本発明の実施例におけるスイッチ内部の構成を
示す図である。

【図４】本発明の実施例におけるフレーム構造例を示す
図である。

【図５】本発明の実施例における構成情報テーブル構造
およびキャッシュテーブルを示す図である。

【図６】本発明の実施例におけるキャッシュヒット時の
データの流れを示す図である。

【図７】本発明の実施例におけるキャッシュミス時のデ
ータの流れを示す図である。

【図８】本発明の実施例におけるプロトコル変換処理の
フローチャートを示す図である。

【図９】本発明の実施例ににおける構成情報管理、アク
セス権管理部処理のフローチャートを示す図である。

【図１０】本発明の実施例におけるキャッシュ処理のフ
ローチャートを示す図である。

【図１１】本発明の実施例におけるパス切り替え処理の
フローチャートを示す図である。

【図１２】本発明の実施例におけるキャッシュミス処理
のフローチャートを示す図である。

【図１３】本発明の実施例におけるスイッチと上位装
置、磁気ディスク間のプロトコルを示す図である。

【図１４】本発明の実施例における暗号化部の処理の流
れを示す図である。

【図１５】本発明の実施例における暗号化用ペイロード
とデータの例を示す図である。

【符号の説明】

１０、１５、２０、２５ 上位装置 ５０ 他のネットワーク ５５ ＳＶＰ ６０ スイッチ ６５、７０ プロトコル変換部 ７５ パス切り替え部 ８０ 構成情報管理、アクセス権管理部 ８５ 構成情報テーブル ９０ キャッシュ情報管理部 ９５ キャッシュメモリ １２０ テープライブラリ １２５、１３０、１３５、１４０、１５５、１６０、１
６５、１７０ 磁気ディスク １８０ 論理Ｖｏｌ．１ １８５ 論理Ｖｏｌ．２ １９０ 論理Ｖｏｌ．３ ３００ クロスバスイッチ ３０５ 全体管理プロセッサ ３１０、３１５、３２０ 入出力部 ３１１、３１６、３２１ 出力 ３１２、３１７、３２２ 入力

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｇ０６Ｆ 12/08 ３２０ Ｇ０６Ｆ 12/08 ３２０ 15/16 ６４５ 15/16 ６４５ Ｈ０４Ｌ 12/56 Ｈ０４Ｌ 11/20 １０２Ｚ Ｆターム(参考） 5B005 JJ01 MM01 NN12 NN25 UU31 5B014 EB05 GD11 HA05 HA11 5B045 BB02 BB12 BB15 BB28 BB29 BB47 DD01 DD12 5B065 BA01 BA07 CA11 CE11 CE26 CH01 5K030 GA01 HA08 HC14 HD06 HD09 KA03 KA13 KX06 KX11 KX27 LA08 LB08 LB13 MA14 MD08

Claims (6)

【特許請求の範囲】
1. 【請求項１】 複数の上位装置と、磁気ディスク、テー
   プライブラリ等の複数の記憶装置にパスで接続され、前
   記上位装置と記憶装置間の接続の切り替えを行うキャッ
   シュ内蔵型スイッチであって、 前記記憶装置の構成情報を記憶する手段と、該構成情報
   の管理及びアクセス権の管理を行う構成情報管理・アク
   セス権管理手段と、キャッシュメモリと、該キャッシュ
   メモリを管理するキャッシュ管理手段と、前記パスの切
   り替えを行うパス切り替え手段を備えることを特徴とす
   るキャッシュ内蔵型スイッチ。
2. 【請求項２】 請求項１記載のキャッシュ内蔵型スイッ
   チにおいて、 該キャッシュ内蔵型スイッチで受信するフレームを該キ
   ャッシュ内蔵型スイッチにおけるプロトコルに変換し、
   該キャッシュ内蔵型スイッチ送信から送信するフレーム
   を外部の接続装置にあったプロトコルに変換するプロト
   コル変換手段をさらに備えることを特徴とするキャッシ
   ュ内蔵型スイッチ。
3. 【請求項３】 複数の上位装置と、磁気ディスク、テー
   プライブラリ等の複数の記憶装置と、該上位装置と記憶
   装置間の接続の切り替えを行うキャッシュ内臓型スイッ
   チを備える計算機システムであって、 前記キャッシュ内蔵型スイッチは、前記記憶装置の構成
   情報を記憶する手段と、該構成情報の管理及びアクセス
   権の管理を行う構成情報管理・アクセス権管理手段と、
   キャッシュメモリと、該キャッシュメモリを管理するキ
   ャッシュ管理手段と、前記パスの切り替えを行うパス切
   り替え手段を備えることを特徴とする計算機システム。
4. 【請求項４】 請求項３記載の計算機システムにおい
   て、 前記キャッシュ内蔵型スイッチで受信するフレームを該
   キャッシュ内蔵型スイッチにおけるプロトコルに変換
   し、該キャッシュ内蔵型スイッチ送信から送信するフレ
   ームを外部の接続装置にあったプロトコルに変換するプ
   ロトコル変換手段をさらに備えることを特徴とする計算
   機システム。
5. 【請求項５】 複数の上位装置と、磁気ディスク、テー
   プライブラリ等の記憶装置にパスで接続され、前記上位
   装置と記憶装置間の接続の切り替えを行うキャッシュ内
   蔵型スイッチのスイッチ制御方法であって、 受信したフレームから発信元ＩＤ、発信先ＩＤを取得
   し、前記キャッシュ内蔵型スイッチ内に設けられた構成
   情報テーブルを参照して発信元ＩＤが発信先ＩＤに対す
   るアクセス権を有する場合、該フレーム内の情報が論理
   Ｖｏｌ．アクセスを指定しているか否かの判定をし、 指定してない場合はパス切り替え処理を行い、該フレー
   ムをフレームで指定された記憶装置に送信し、 指定してる場合には、前記フレームから論理Ｖｏｌ．と
   アドレスを取り出し、前記構成情報テーブルを参照して
   該論理Ｖｏｌ．とアドレスを書き換える実送信ＩＤとア
   ドレスを求め、書き換えを行い、 前記キャッシュ内蔵型スイッチ内に設けられたキャッシ
   ュテーブルを前記論理Ｖｏｌ．とアドレスにより参照し
   てキャッシュヒットの場合、データをアクセスし、該デ
   ータを発信元に送信するためパス切り替え処理を行い、 キャッシュミスの場合、パス切り替え処理を行い、前記
   書き換えたフレームを実送信先の記憶装置に送信し、記
   憶装置から返送されたアクセスされたデータをキャッシ
   ュメモリに格納し、該データを発信元に送信するためパ
   ス切り替え処理を行うことを特徴とするキャッシュ内蔵
   型スイッチのスイッチ制御方法。
6. 【請求項６】 請求項５記載のキャッシュ内蔵型スイッ
   チのスイッチ制御方法において、 前記受信したフレームのプロトコルが前記キャッシュ内
   蔵型スイッチにおけるプロトコルと異なる場合には、該
   受信したフレームのプロトコルを該キャッシュ内蔵型ス
   イッチにおけるプロトコルに変換し、 前記キャッシュ内蔵型スイッチから送信するフレームが
   送信先の装置のプロトコルと異なる場合には、該キャッ
   シュ内蔵型スイッチから送信するフレームのプロトコル
   を該送信先の装置のプロトコルに変換することを特徴と
   するキャッシュ内蔵型スイッチのスイッチ制御方法。