JP2001318121A

JP2001318121A - 回路基板検査システム及び回路基板

Info

Publication number: JP2001318121A
Application number: JP2000133120A
Authority: JP
Inventors: Mikio Horie; 幹生堀江; Ryoichi Nakanishi; 良一中西
Original assignee: Asahi Kogaku Kogyo Co Ltd
Current assignee: Pentax Corp
Priority date: 2000-05-02
Filing date: 2000-05-02
Publication date: 2001-11-16
Anticipated expiration: 2020-05-02
Also published as: US6624652B2; JP3670932B2; US20010039486A1

Abstract

(57)【要約】【目的】被検査基板に搭載される検査プログラムのサ
イズを小さくできるとともに検査項目の変更に対して柔
軟に対応することができる回路基板検査システムを、提
供する。【構成】検査装置のＣＰＵ１０は、被検査基板がマッピ
ングされているアドレス空間における所定位置のアドレ
ス及び当該所定位置にて行われるべき操作内容を指定す
る検査コマンドを、被検査基板へ送信する。被検査基板
のＣＰＵ２０が実行する検査プログラムコードは、この
ＣＰＵ２０に対し、検査装置１から受信した検査コマン
ドに含まれる指定アドレス及び指定操作の内容を抽出さ
せ、指定アドレスに対応した位置に、指定された操作内
容に従った操作を行わせる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、回路基板の動作チ
ェック等の検査を行うための回路基板検査システム及び
このような回路基板検査システムを構成できる回路基板
に関する。

【０００２】

【従来の技術】回路基板上の配線が設計図通りになって
いるか否か，回路基板上に実装されている回路素子が仕
様通りに動作するか否かは、所定のポートから所定の出
力を生じさせるために必要な動作を行った時に、当該所
定のポートから当該所定の出力が生じるか否かによっ
て、確認することができる。このような検査を行うため
に、検査対象回路基板にＣＰＵを追加実装するか、検査
対象基板の本来の機能実行のために実装されているＣＰ
Ｕを流用し、このようなＣＰＵに検査プログラムを実行
させる回路基板検査システムが、従来、用いられてい
る。このような検査プログラムは、被検査基板上に実装
されているＲＯＭに予め格納されているとともに、回路
基板上の各リソースに対応付けられた論理アドレスに、
順次、データ（Ｌｏｗレベルが出力されるデータ，又
は、Ｈｉｇｈレベルが出力されるデータ）を書き込む処
理を、ＣＰＵに実行させる。このようにして書き込まれ
たデータが、その論理アドレスにマッピングされたリソ
ースに実際に現れたか否かを識別することによって、回
路基板が正常に動作しているか否かを確認することがで
きる。例えば、そのリソースがメモリであれば、その論
理アドレスからデータを読み出し、書き込みを行ったは
ずであるデータが読みされた場合に、その回路基板が正
常に動作していると判断することができる。また、その
リソースが出力ポートであれば、その出力ポートから書
き込みを行ったはずのデータが出力された場合に、その
回路基板が正常に動作していると判断することができ
る。

【０００３】従来、このような検査プログラムは、特定
の論理アドレスに対して特定のデータを書き込むことを
内容とするとともに個別のコマンドが割り付けられた多
数の処理モジュールを、個々の論理アドレス毎に、有し
ていた。図１１は、このような従来の検査プログラムの
概略を示すフローチャートである。図１１に示すよう
に、検査プログラムは、起動後最初のＳ５０１におい
て、被検査基板に接続された検査装置からコマンドを受
信するのを、待つ。そして、コマンドを受信すると、Ｓ
５０２においてそのコマンドを解析し、そのコマンドに
対して予め対応付けられていた何れかの処理（処理１〜
処理Ｚ）を、Ｓ５０３−１〜Ｚにおいて実行する。何れ
の場合においても、検査プログラムは、次のＳ５０４に
おいて、検査装置に対して処理結果を含む応答を送信し
た後に、処理をＳ５０１に戻す。

【０００４】図１２は、従来の検査プログラムに対して
何れかの処理実行を命じるための検査コマンドのフォー
マット図（同図Ａ），及び、応答データのフォーマット
図（同図Ｂ）である。同図Ａに示されるように、検査コ
マンドは、１バイトのCommand Code（ＣＣ）のみから構
成されている。また、同図Ｂに示されるように、検査コ
マンドに対する応答データは、成功，失敗等を示すResp
once Data（ＲＤ）から、構成されている。

【０００５】例えば、論理アドレス＝0x10000000にデー
タ＝0x01を書き込む処理にＣＣ＝Ａが対応付けられてい
るとする。この場合、図１３のタイムアロー図に示され
るように、検査者が、論理アドレス＝0x10000000に関す
る検査を行うために、検査装置から被検査基板に対して
ＣＣ＝Ａからなる検査コマンドを送信すると、被検査基
板上で検査プログラムを読み込んでいるＣＰＵは、論理
アドレス＝0x10000000にデータ＝0x01を書き込む処理を
実行する（Ｓ５０３）。そして、この処理を終了する
と、現在の状態を示すＲＤからなる応答データを、検査
装置に送信する。検査装置のオペレータ（検査者）は、
成功を示すＲＤ＝Ｓを受信しており、且つ、論理アドレ
ス＝0x10000000にマッピングされているリソースにデー
タ＝0x01が現れていることを確認することにより、その
リソースに関しては回路基板が正常に動作していること
を、認識するのである。

【０００６】また、被検査基板に実装されているＲＯＭ
のチェックサムを読み出す処理にＣＣ＝Ｂが対応付けら
れているとする。この場合、検査者が、検査装置から被
検査基板に対してＣＣ＝Ｂからなる検査コマンドを送信
すると、被検査基板上で検査プログラムを読み込んでい
るＣＰＵは、当該ＲＯＭのチェックサムの計算結果が格
納されている論理アドレスからチェックサムを読み出す
処理を実行する（Ｓ５０３）。そして、この処理を正常
に終了すると、読み出したチェックサムを示すＲＤから
なる応答データを、検査装置に送信する。

【０００７】

【発明が解決しようとする課題】しかしながら、上述し
た従来の回路基板検査システムによると、以下のような
問題がある。即ち、個々の回路基板の種類毎に、アドレ
ス空間にマッピングされているリソースは異なるので、
被検査基板のハードウェア構成毎に、検査プログラムの
プログラムコードが組み替えられていなければならなか
った。また、このように被検査基板毎に内容の異なる検
査プログラムは、通常、被検査基板に実装されているマ
スクＲＯＭに格納されているので、被検査基板を完成さ
せた後に検査項目を追加する等の内容変更ができなかっ
た。さらに、各被検査基板における検査項目が多岐にわ
たる場合には多数の処理モジュールが用意されていなけ
ればならないので、検査プログラム全体のボリュームが
莫大となっていた。

【０００８】そこで、本発明の課題は、被検査基板に搭
載される検査プログラムの内容を、被検査基板のハード
ウェア構成に依存しない一般的内容とし、これによっ
て、検査プログラムのサイズを小さくできるとともに検
査項目の変更に対して柔軟に対応することができる回路
基板検査システム，及び、このような回路基板検査シス
テムを構成できる回路基板を、提供することである。

【０００９】

【課題を解決するための手段】上記課題を解決するため
になされた本発明による回路基板検査システムは、アド
レス空間内にマッピングされた回路が実装されている被
検査基板と、この被検査基板に対して検査コマンドを発
行する検査装置とからなる回路基板検査システムであっ
て、前記検査装置は、前記アドレス空間中のアドレス及
びこのアドレスが示す位置におけるデータの操作内容を
指定する検査コマンドを生成するコマンド生成部と、こ
のコマンド生成部によって生成された検査コマンドを前
記被検査基板へ送信するコマンド送信部とを有し、前記
被検査基板は、前記検査コマンドを受信するコマンド受
信部と、制御部と、この制御部に対して前記コマンド受
信部を介して受信された検査コマンドによって指定され
たアドレスが示す位置において前記操作内容に従ったデ
ータの操作を実行させるプログラムを格納した記憶部と
を有することを、特徴とする。

【００１０】このように構成されると、被検査基板の記
憶部に格納されているプログラムコードが何ら修正され
なくても、検査装置からこの被検査基板へ送信される検
査コマンドの内容如何に依り、被検査基板の制御部は、
様々なアドレスにおいてデータの操作をすることができ
る。従って、被検査基板における検査項目が多岐にわた
る場合においても、プログラムコードのボリュームは常
に一定である。また、プログラムコードは、被検査基板
の仕様に合わせられる必要もないので、被検査基板の種
類が増えたり、検査項目が増加したり、被検査基板のハ
ードウェア構成が変わった場合においても、プログラム
コードが修正される必要はない。

【００１１】本発明において、データの操作内容とは、
指定されたアドレスが示す位置に特定データを書き込む
ことや、指定されたアドレスからデータを読み出すこと
である。前者の場合、書き込まれるデータは、一定内容
のものであっても良いし、検査コマンドに含まれるもの
であっても良い。また、データが書き込まれる場合にお
いては、書き込み後において、書き込まれたデータが読
み出されても良い。何れの場合においても、読み出され
たデータは、検査装置へ返送されることが望ましい。

【００１２】本発明による回路基板は、アドレス空間内
にマッピングされた回路が搭載されている回路基板であ
って、前記回路は、前記アドレス空間内のアドレス及び
このアドレスが示す位置でのデータの操作内容を指定す
る検査コマンドを、受信するコマンド受信部と、制御部
と、この制御部に対して、前記コマンド受信部を介して
受信された検査コマンドによって指定されたアドレスが
示す位置において前記操作内容に従ったデータの操作を
実行させるプログラムを格納した記憶部とを、有するこ
とを特徴とする。

【００１３】

【発明の実施の形態】以下、図面に基づいて、本発明の
実施の形態を説明する。（回路基板検査システムの構成）図２は、本発明による
回路基板検査システムを構成する検査装置１及び被検査
基板２の外観を示す斜視図であり、図１は、その回路図
である。図２に示すように、被検査基板２は、フラット
ケーブル３を介して、検査装置１に接続されている。こ
のフラットケーブル３を介しての接続のために、検査装
置１及び被検査基板２は、図１に示すように、夫々、シ
リアルインターフェース１１，２１を備えている。

【００１４】被検査基板２内においては、シリアルイン
タフェース２１は、データバス２６及びアドレスバス２
７を介して、ＣＰＵ２０に接続されている。ＣＰＵ２０
は、さらに、このデータバス２６及びアドレスバス２７
を介して、ＲＯＭ２２，ＲＡＭ２３，入出力ポート２４
等の各回路ブロックに、接続されている。

【００１５】コマンド受信部としてのシリアルインタフ
ェース２１は、検査装置１からの検査コマンドを受信
し、また、検査装置１へ検査結果としての応答データを
送信する。

【００１６】記憶部としてのＲＯＭ２２は、ＣＰＵ２０
に読み出されることによってこのＣＰＵ２０に図７に示
す制御を実行させる検査プログラム及びその他のプログ
ラムを、格納している。

【００１７】ＣＰＵ２０は、ＲＯＭ２２に格納されてい
る各種プログラムを読み出して実行する制御部としての
制御装置である。本実施形態においては、このＣＰＵ２
０として、この被検査基板の本来の機能（仕様）の実現
のために備えられたものが検査用に兼用されるが、本来
の機能を実現するＣＰＵとは別の検査専用のＣＰＵ２０
が備えられても良い。前者の場合には、ＣＰＵ２０は、
ＲＯＭ２２から上記検査プログラム及びその他のプログ
ラムを読み出して実行する。後者の場合には、検査専用
のＣＰＵ２０は、ＲＯＭ２２から上記検査プログラムの
みを読み出して実行する。

【００１８】ＲＡＭ２３は、ＣＰＵ２２の作業領域が展
開される主記憶装置であり、ＣＰＵ２２によって生成さ
れた一時的なデータを保存する。

【００１９】タイマー２５は、ＣＰＵ２０が本来の機能
を実現する際に使用される時間を測定したり、インター
バルを発生させるハードウェアタイマーである。

【００２０】入出力ポート２４は、外部のセンサの信号
を取り込んだり、外部のＬＥＤ等を制御するための信号
を出力するインターフェースである。

【００２１】被検査基板における各回路ブロックには、
夫々、物理アドレスが割り当てられているが、各物理ア
ドレスに対しては、ＣＰＵ２０によって、アドレス空間
中の論理アドレスが対応付けられている。即ち、被検査
基板における各回路ブロックは、図３のメモリマップに
示されるように、アドレス空間内にマッピングされてい
る。従って、ＣＰＵ２０は、各種プログラムを実行する
際には、被検査基板における各回路ブロックをアドレス
空間内のものとして認識し、これら各回路ブロックに対
するデータアクセスを論理アドレスに基づいて処理す
る。但し、この論理アドレスは、ＣＰＵ２０自身によっ
て物理アドレスに変換されて、各回路ブロックに指示さ
れる。従って、以下においては、説明の簡略化のため
に、ＣＰＵ２０が各回路ブロックに対して直接論理アド
レスを指示するものと扱うこととし、この論理アドレス
の事を単に「アドレス」と称する。

【００２２】ＣＰＵ２０は、各回路ブロックにデータを
書き込む際には、書込対象データをデータバス２６へ送
出すると同時に、書込対象回路ブロックにおける書込対
象位置を示すアドレスをアドレスバス２７へ送出する。
すると、このアドレスが割り当てられている回路ブロッ
クにおける当該アドレスが示す位置に、書込対象データ
が書き込まれるのである。同様に、ＣＰＵ２０は、各回
路ブロックからデータを読み出す際には、データの格納
位置を示すアドレスをアドレスバス２７へ送出する。す
ると、このアドレスが割り当てられている回路ブロック
における当該アドレスが示す位置から、読出対象データ
が読み出される。

【００２３】一方、検査装置１内においては、シリアル
インタフェース１１は、データバス１６及びアドレスバ
ス１７を介して、ＣＰＵ１０に接続されている。ＣＰＵ
１０は、さらに、このデータバス１６及びアドレスバス
１７を介して、ＲＡＭ１２，フラッシュメモリ１３等の
各回路ブロックに、接続されている。

【００２４】コマンド送信部としてのシリアルインタフ
ェース１１は、被検査基板２へ検査コマンドを送信し、
また、被検査基板２から検査結果としての応答データを
受信する。

【００２５】フラッシュメモリ１３は、ＣＰＵ１０に読
み出されることによってこのＣＰＵ１０に図４乃至図６
に示す制御を実行させる検査プログラム，及び、この検
査プログラムを実行しているＣＰＵ１０によって参照さ
れる図８に示す参照テーブルを、書き換え可能な形態
で、格納している。

【００２６】ＣＰＵ１０は、フラッシュメモリ１３に格
納されている検査プログラムを読み出して実行するコマ
ンド生成部としての制御装置である。

【００２７】ＲＡＭ１２は、ＣＰＵ１０の作業領域が展
開される主記憶装置であり、ＣＰＵ１０によって生成さ
れた一時的なデータを保存する。（検査の概略）次に、上述したハードウェア構成を有す
る検査装置１及び被検査基板２との間でなされる検査手
順の概要を、説明する。本実施形態においては、被検査
基板２側に用意されている検査プログラム（ＲＯＭ２２
に格納されている検査プログラム）は、従来のものとは
異なり、或るアドレスによって示される位置に或るデー
タを書き込むか、若しくは、或るアドレスによって示さ
れる位置に存在するデータを読み出すといった各検査ス
テップに対して共通化された内容のものとなっている。
従って、検査装置１から被検査基板２に対して与えられ
る検査コマンドの内容は、データ操作の種類（読出又は
書込）の指定の他、データ書込又はデータ読出が行われ
る位置を示すアドレスの指定，及び、データの操作が書
き込みである場合における書込対象データ（特定デー
タ）を、含むものとなっている必要がある。

【００２８】図９（ａ）は、この検査コマンドを示すフ
ォーマット図である。この図９（ａ）に示すように、検
査コマンドは、先頭バイトから順に、データの操作種類
を指定するCommand Code（ＣＣ），データ書込又はデー
タ読出が行われるアドレスを指定する４バイトのData A
dress（ＤＡ０〜ＤＡ３），検査用に着込まれるデータ
又は読み出されるデータのサイズを指定するData Size
（ＤＳ），及び、ＣＣにて書込が指定された場合にＤＳ
にて指定されたサイズの検査用書込対象データを格納す
る１，２又は４バイトのWrite Data（ＷＤ０〜ＷＤ３）
から、構成される。ＣＣは、書込を指定する場合には値
“Ｗ”をとり、読出を指定する場合には値“Ｒ”をと
る。また、ＤＳは、データのサイズが１バイトであれば
値“Ｂ”をとり、２バイトであれば値“Ｗ”をとり、４
バイトであれば値“Ｌ”をとる。また、ＷＤ０〜ＷＤ３
は、ＣＣにて読出が指定された場合には無視される。

【００２９】このような検査コマンドを検査装置１から
受け取った被検査基板２のＣＰＵ２０は、検査コマンド
のＣＣの値が“Ｗ”であれば、ＤＳの値が示す大きさの
データをＷＤ０〜ＷＤ３から読み出して、ＤＡ０〜ＤＡ
３が示す位置に書き込む。このようにして各回路ブロッ
クに書き込まれたデータは、その回路ブロックが入出力
ポート２４であれば、入出力ポート２４からの出力に従
って動作する出力装置（ＬＥＤ等）の動作として現れる
ので、検査者（検査装置のオペレータ）は、この出力装
置の動作が検査コマンドに含めたデータに従っているか
否かに基づいて、被検査基板２が正常に動作しているか
否かを確認することができる。また、ＣＰＵ２０は、一
旦書き込んだデータを改めて読み出して、応答データと
して検査装置１へ送信するので、検査者は、この応答デ
ータに含まれているデータが検査コマンドに含めたもの
と同一であるか否かに基づいて、この被検査基板２が正
常に動作しているか否かを確認することができる。ま
た、検査コマンドのＣＣの値が“Ｒ”であれば、ＣＰＵ
２０は、ＤＳの値が示す大きさのデータをＤＡ０〜ＤＡ
３が示す位置から読み出して、応答データとして検査装
置１へ送信する。従って、検査者は、予め計算されてい
るＲＯＭ２２のチェックサムが保存されている位置を検
査コマンドのＤＡ０〜ＤＡ３に指定することにより、こ
のチェックサムを得ることができ、このチェックサムに
基づいて、被検査基板２が正常に動作しているか否かを
確認することができる。

【００３０】図９（ｂ）は、この応答データを示すフォ
ーマット図である。この図９（ｂ）に示すように、応答
データは、先頭バイトから順に、検査コマンドのＣＣと
同じ値が格納されるコマンド確認用のCommand Code Ech
o（ＣＣＥ），検査コマンドのＤＡ１〜ＤＡ３と同じ値
が格納されるアドレス確認用のData Adress Echo（ＤＡ
０Ｅ〜ＤＡ３Ｅ），検査コマンドのＤＳと同じ値が格納
されるデータサイズ確認用のData Size Echo（ＤＳ
Ｅ），及び、検査コマンドのＤＡ０〜ＤＡ３及びＤＳに
て指定された検査用読出対象データを格納するRead Dat
a（ＲＤ０〜ＲＤ３）から、構成される。

【００３１】以上のようにして、被検査基板２のＣＰＵ
２０は、検査装置１が送信して来た検査コマンドに含ま
れるＤＡ０〜ＤＡ３に従って検査対象位置を特定して、
検査を実行し、応答データを検査装置１へ返答する。そ
のため、被検査基板２のＲＯＭ２２に格納されている検
査プログラムは、ＣＰＵ２０に対して、様々な回路ブロ
ックに対する検査を実行することができる。従って、検
査プログラムは、様々な構成を有する複数種類の被検査
基板２に対して一つのみ用意されていれば足り、被検査
基板２の構成が変更された場合にあっても、改変される
必要はない。

【００３２】一方、検査装置１のＣＰＵ１０は、被検査
基板２の構成に応じた内容の検査コマンドを生成しなけ
ればならない。そのためにフラッシュメモリ１３内に用
意されているのが、図８に示す参照テーブルである。図
８に示すように、この参照テーブルは、検査対象として
予定されている各被検査基板２毎に、その被検査基板２
を検査するための一連の検査ステップにおける操作の種
類（検査コマンドにおけるＣＣに相当），アドレス（検
査コマンドにおけるＤＡ０〜ＤＡ３に相当），書込対象
データ（検査コマンドにおけるＷＤ０〜ＷＤ３に相当）
を列挙した表である。検査装置１のＣＰＵ１０は、フラ
ットケーブル３を介して接続されている被検査基板２の
基板名に対応した欄における検査ステップの順に、各検
査ステップの操作種類及びアドレスを順番に読み出し
て、それに基づいて生成した検査コマンドを、被検査基
板２に送信する。従って、検査対象の被検査基板２が追
加された場合には、追加された被検査基板２に対応した
情報が、この参照テーブルに追加登録されれば良い。ま
た、参照テーブルに既に登録されている被検査基板２に
対する検査内容が変更又は追加される場合や被検査基板
２のハードウェア構成が変更された場合でも、この参照
テーブル上において、登録されている情報の内容が修正
されるだけで足りる。（処理内容）次に、検査装置１のＣＰＵ１０によって実
行される検査プログラムの内容，及び、被検査基板２の
ＣＰＵ２０によって実行される検査プログラムの内容
を、具体的に説明する。

【００３３】検査装置１のＣＰＵ１０は、主電源が投入
されると、検査プログラムにおける図４に示すメインル
ーチンをスタートする。そして、スタート後最初のＳ０
０１において、ＣＰＵ１０は、シリアルインタフェース
１１の先にフラットケーブル３を介して被検査基板２が
接続されるのを待つ。そして、被検査基板２が接続され
ると、ＣＰＵ１０は、Ｓ００２において、被検査基板２
に対して、フラットケーブル３を介して電源を供給す
る。

【００３４】次のＳ００３では、ＣＰＵ１０は、被検査
基板２に対する検査を実行する。図５は、このＳ００３
にて実行される検査サブルーチンを示すフロチャートで
ある。このサブルーチンに入って最初のＳ１０１では、
ＣＰＵ１０は、参照テーブルから当該検査対象基板２に
関する情報を全て読み出す。

【００３５】次のＳ１０２では、ＣＰＵ１０は、検査実
行ステップを示す変数Ｘに、初期値“１”を設定する。
次に、ＣＰＵ１０は、参照テーブルから読み出した当該
検査対象基板２に関する情報に基づいて、各検査ステッ
プを順次実行するために、Ｓ１０３〜Ｓ１０５のループ
処理を実行する。このループに入って最初のＳ１０３で
は、ＣＰＵ１０は、ステップＸの検査を実行する。図６
は、このＳ１０３にて実行されるステップＸの検査処理
サブルーチンである。このサブルーチンに入って最初の
Ｓ２０１では、ＣＰＵ１０は、参照テーブルから読み出
した当該検査対象基板２に関する情報から、検査ステッ
プＸに関する操作種類及びアドレスを抽出する。そし
て、抽出した操作種類及びアドレスに基づいて検査コマ
ンドを生成して、被検査基板２へ送信する。

【００３６】次のＳ２０２では、ＣＰＵ１０は、Ｓ２０
１にて送信した検査コマンドに応じて被検査基板２が送
信して来る応答データを待つ。そして、被検査基板２か
らの応答データを受信すると、処理をＳ２０３へ進め
る。

【００３７】Ｓ２０３では、ＣＰＵ１０は、Ｓ２０２に
て被検査基板２から受信した信号を、上述した通りに検
査する。ＣＰＵ１０は、この検査を終了すると、検査結
果をＲＡＭ１２に一時格納した後に、このステップＸの
検査処理サブルーチンを終了して、処理を図５のルーチ
ンに戻す。

【００３８】図５のルーチンでは、ＣＰＵ１０は、処理
をＳ１０３からＳ１０４へ進める。このＳ１０４では、
ＣＰＵ１０は、参照テーブルから読み出した当該被検査
基板２に対する検査ステップの最大値Ｚに変数Ｘが達し
たか否かを、チェックする。そして、未だ変数Ｘが最大
値Ｚに達していなければ、ＣＰＵ１０は、Ｓ１０５にて
変数Ｘを一つインクリメントした後に、処理をＳ１０３
に戻し、次の検査ステップを実行する。以上のＳ１０３
〜Ｓ１０５のループ処理を繰り返し実行した結果、変数
Ｘが最大値Ｚに達した場合には、ＣＰＵ１０は、この検
査サブルーチンを終了して、処理を図４のメインルーチ
ンに戻す。

【００３９】図４のメインルーチンでは、ＣＰＵ１０
は、処理をＳ００３からＳ００４に進める。このＳ００
４では、ＣＰＵ１０は、全ての検査ステップが終了した
ものとして、被検査基板２への電源供給を断つ。その
後、ＣＰＵ１０は、処理をＳ００１に戻し、新たな被検
査基板１０がシリアルインタフェース１１の先に接続さ
れるのを待つ。

【００４０】一方、Ｓ００２にて電源が投入された被検
査基板２のＣＰＵ２０は、検査プログラムに従って、図
７に示す処理をスタートする。スタート後最初のＳ３０
１では、ＣＰＵ１０は、ＲＡＭ２３内に、通信用バッフ
ァとして１０バイト確保する。

【００４１】次のＳ３０２では、ＣＰＵ１０は、検査装
置１から検査コマンドが送信されて来るのを待つ。そし
て、検査コマンドが送信されてくると、ＣＰＵ１０は、
次のＳ３０３において、送信されて来た検索コマンドを
受信完了したか否かをチェックし、未だであれば処理を
Ｓ３０２に戻し、受信完了すれば処理をＳ３０４へ進め
る。

【００４２】Ｓ３０４では、ＣＰＵ１０は、受信した検
査コマンドの第２〜第５バイト（ＤＡ０〜ＤＡ３）の値
から、指定されたアドレスを計算する。

【００４３】次のＳ３０５では、ＣＰＵ１０は、受信し
た検査コマンドの第６バイト（ＤＳ）の値から、処理す
べきデータのサイズを判断する。

【００４４】次のＳ３０６では、ＣＰＵ１０は、受信し
た検査コマンドの第１バイト（ＣＣ）の値から、指定さ
れた操作の種類がデータ書込であるかデータ読出である
かを判断する。そして、ＣＰＵ１０は、操作の種類がデ
ータ書込である場合には処理をＳ３０７へ進め、データ
読出である場合には処理をＳ３０９へ進める。

【００４５】Ｓ３０７では、ＣＰＵ１０は、受信した検
査コマンドの第７〜第１０バイト（ＷＤ０〜ＷＤ３）か
ら、Ｓ３０５にて判断したサイズのデータを抽出し、抽
出したデータを、Ｓ３０４にて計算したアドレスが示す
位置へ書き込む。

【００４６】次のＳ３０８では、ＣＰＵ１０は、Ｓ３０
４にて計算した計算したアドレスが示す位置から、Ｓ３
０５にて判断したサイズ分のデータを読み出す。このＳ
３０８が完了すると、ＣＰＵ１０は、処理をＳ３１０へ
進める。

【００４７】一方、Ｓ３０９では、ＣＰＵ１０は、Ｓ３
０４にて計算した計算したアドレスが示す位置から、Ｓ
３０５にて判断したサイズ分のデータを読み出す。この
Ｓ３０８が完了すると、ＣＰＵ１０は、処理をＳ３１０
へ進める。

【００４８】Ｓ３１０では、ＣＰＵ１０は、Ｓ３０８又
はＳ３０９にて読み出したデータを、Ｓ３０１にて確保
した通信バッファの第７〜第１０バイトにセットする。
なお、この通信バッファの第１バイト〜第６バイトに
は、受信した検査コマンドの内容がそのままセットされ
ている。

【００４９】次のＳ３１１では、ＣＰＵ１０は、受信し
た検査コマンドに対する応答データとして、通信バッフ
ァの内容を、第１バイトから順に、検査装置１に向けて
送信する。このようにして、応答データの第１０バイト
までの送信が終了すると、ＣＰＵ１０は、処理をＳ３１
２からＳ３０２に戻し、次の検査コマンドが検査装置１
から送られて来るのを待つ。

【００５０】被検査基板２のＣＰＵ２０は、以上のＳ３
０２〜Ｓ３１２のループ処理を、Ｓ００４にて主電源が
切られるまで、繰り返し実行する。（実施形態による作
用）上述した構成を有する本実施形態の回路基板検査シ
ステムを用いた被検査基板２に対する検査例を、図１０
のタイムアロー図を参照して、以下に説明する。

【００５１】いま、特定被検査基板２についての検査ス
テップ１の検査が、図３に示すメモリマップにおける0x
10000000番地にマッピングされた入出力ポート２４のbi
t0から５Ｖレベルの出力を生じさせるものであったとす
る。この場合、検査装置１のＣＰＵ１０は、参照テーブ
ルにおける当該被検査基板２についての検査ステップ１
に対応した情報，即ち、操作種類＝書込，アドレス＝0x
10000000番地，データ＝0x1（５Ｖレベルの信号に対応
したデータ）を、読み出す。そして、読み出したこれら
情報に基づいて検査コマンドを生成して、被検査基板２
へ送信する（Step１）。すると、被検査基板２のＣＰＵ
２０は、ＣＣ＝“Ｗ”であるために、0x10000000番地に
0x1を書き込むことが命じられたものと解釈し、当該デ
ータ0x1を0x10000000番地に書き込む（Step２）。続い
て、ＣＰＵ２０は、同じアドレス0x10000000番地からデ
ータを読み出し、応答データとして検査装置１へ送信す
る（Step３）。検査装置１のＣＰＵ１０は、受信した応
答データ及び入出力ポートの０bitからの出力を、検査
コマンドに格納して送信したデータ0x1と比較し、前者
が後者と一致しているか否かをチェックする（Step
４）。これにより、前者が後者と一致していれば、被検
査基板２が正常に動作していると判断することができ
る。

【００５２】また、当該被検査基板２についての検査ス
テップ２の検査が、ＲＯＭ２２の特定位置に格納されて
いるチェックサムの計算結果を読み出すことであったと
する。この場合、検査装置１のＣＰＵ１０は、参照テー
ブルにおける当該被検査基板２についての検査ステップ
２に対応した情報を，即ち、操作種別＝読み出し，アド
レス＝当該特定位置の番地を、読み出す。そして、読み
出したこれら情報に基づいて検査コマンドを生成して、
被検査基板２へ送信する。すると、被検査基板２のＣＰ
Ｕ２０は、ＣＣ＝“Ｒ”であるために、指定された番地
からデータを読み出すことが命じられたものと解釈し、
当該番地からデータを読み出し、応答データとして検査
装置１へ送信する。検査装置１のＣＰＵ１０は、受信し
た応答データが所定値であるか否かに基づいて、被検査
基板２が正常に動作しているかどうかを判断する。

【００５３】以上説明したように、本実施形態の回路基
板検査システムによれば、検査の具体的な内容に応じた
多数の処理モジュールを被検査基板２側に持たせる必要
はなく、指定されたアドレスにおいて指定された内容で
のデータ操作を実行することを内容とする一本の検査プ
ログラムのみが、被検査基板２に用意されていれば良
い。そして、検査装置は、参照テーブルの登録内容に従
って、操作種別，操作対象アドレス及び操作対象データ
を指定する検査コマンドを送信すれば、検査プログラム
コードを実行している被検査基板２のＣＰＵ２０に対し
て、所望の検査を実行させることができる。従って、被
検査基板２のハードウェア構成の変更等に対しても、柔
軟に対応することができる。

【００５４】

【発明の効果】以上のように構成した本発明の回路基板
検査システムによると、検査プログラムのサイズを小さ
くできるとともに、検査項目の変更に対して柔軟に対応
することが出来る。

【図面の簡単な説明】

【図１】本発明の実施形態による回路基板検査システ
ムを構成する検査装置及び被検査基板の回路図

【図２】検査装置及び被検査基板の接続状態を示す斜
視図

【図３】被検査基板におけるメモリマップ

【図４】検査装置のＣＰＵが実行する検査プログラム
のメインルーチンを示すフローチャート

【図５】図４のＳ００３にて実行される検査処理サブ
ルーチンを示すフローチャート

【図６】図５のＳ１０３にて実行されるステップＸの
検査処理サブルーチンを示すフローチャート

【図７】被検査基板のＣＰＵが実行する検査プログラ
ムコードを示すフローチャート

【図８】参照テーブルの構造を示す表

【図９】検査コマンド及び応答データのフォーマット
図

【図１０】検査装置と被検査基板との間での情報の流
れを示すタイムアロー図

【図１１】従来の回路基板検査システムにおいて被検
査基板のＣＰＵが実行する検査プログラムコードを示す
フローチャート

【図１２】従来の回路基板検査システムにおける検査
コマンド及び応答データのフォーマット図

【図１３】従来の回と検査システムにおける検査装置
と被検査基板との間での情報の流れを示すタイムアロー
図

【符号の説明】

１検査装置２被検査基板３フラットケーブル１０ＣＰＵ１３フラッシュメモリ２０ＣＰＵ２２ＲＯＭ

Claims

【特許請求の範囲】

【請求項１】アドレス空間内にマッピングされた回路が
実装されている被検査基板と、この被検査基板に対して
検査コマンドを発行する検査装置とからなる回路基板検
査システムであって、前記検査装置は、前記アドレス空間中のアドレス及びこ
のアドレスが示す位置におけるデータの操作内容を指定
する検査コマンドを生成するコマンド生成部と、このコ
マンド生成部によって生成された検査コマンドを前記被
検査基板へ送信するコマンド送信部とを有し、前記被検査基板は、前記検査コマンドを受信するコマン
ド受信部と、制御部と、この制御部に対して前記コマン
ド受信部を介して受信された検査コマンドによって指定
されたアドレスが示す位置において前記操作内容に従っ
たデータの操作を実行させるプログラムを格納した記憶
部とを有することを特徴とする回路基板検査システム。
【請求項２】前記検査コマンドによって指定されるデー
タの操作内容は、指定されたアドレスが示す位置へ特定
データを書き込むことであることを特徴とする請求項１
記載の回路基板検査システム。
【請求項３】前記検査コマンドによって指定されるデー
タの操作内容は、指定されたアドレスが示す位置からデ
ータを読み出すことであることを特徴とする請求項１記
載の回路基板検査システム。
【請求項４】前記プログラムは、前記制御部に対して、
前記検査コマンドによって指定された操作内容が、指定
されたアドレスが示す位置へ特定データを書き込むこと
である場合には、前記特定データを書き込んだ後に、当
該アドレスが示す位置からデータを読み出すことを特徴
とする請求項２記載の回路基板検査システム。
【請求項５】前記プログラムは、前記制御部に対して、
読み出したデータを前記検査装置へ送信させることを特
徴とする請求項３又は４記載の回路基板検査システム。
【請求項６】アドレス空間内にマッピングされた回路が
実装されている回路基板であって、前記回路は、前記アドレス空間内のアドレス及びこのアドレスが示す
位置でのデータの操作内容を指定する検査コマンドを、
受信するコマンド受信部と、制御部と、この制御部に対して、前記コマンド受信部を介して受信
された検査コマンドによって指定されたアドレスが示す
位置において前記操作内容に従ったデータの操作を実行
させるプログラムを格納した記憶部とを有することを特
徴とする回路基板。