JP2001313443A - Circuit board - Google Patents
Circuit boardInfo
- Publication number
- JP2001313443A JP2001313443A JP2000130989A JP2000130989A JP2001313443A JP 2001313443 A JP2001313443 A JP 2001313443A JP 2000130989 A JP2000130989 A JP 2000130989A JP 2000130989 A JP2000130989 A JP 2000130989A JP 2001313443 A JP2001313443 A JP 2001313443A
- Authority
- JP
- Japan
- Prior art keywords
- band
- region
- layer
- wiring board
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Structure Of Printed Boards (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、ＩＣ、ＬＳＩ、ト
ランジスタ等の半導体素子が搭載される回路基板の電圧
変動及び不要放射ノイズの抑制構造に関するものであ
り、特に半導体素子などのディジタル回路を搭載する配
線基板に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a structure for suppressing voltage fluctuations and unnecessary radiation noise of a circuit board on which semiconductor elements such as ICs, LSIs, transistors, etc. are mounted, and more particularly to a digital circuit including semiconductor elements. To a wiring board to be used.
【０００２】[0002]
【従来技術】従来より、ＩＣやＬＳＩ、トランジスタ等
の電子部品を搭載して所定の電子回路を構成する回路基
板において、前記電子部品の作動時に電源端子とグラウ
ンド端子の間に高周波成分を含む貫通電流が発生し、こ
の高周波電流が電子回路内に伝播し、回路自体の誤動作
を引き起こしたり、不要な放射ノイズの原因となったり
していた。2. Description of the Related Art Conventionally, in a circuit board on which electronic parts such as ICs, LSIs, and transistors are mounted to form a predetermined electronic circuit, a through-hole including a high-frequency component between a power terminal and a ground terminal when the electronic parts are operated. A current is generated, and this high-frequency current propagates in the electronic circuit, causing a malfunction of the circuit itself and causing unnecessary radiation noise.
【０００３】特に、ディジタル動作する回路の近傍の電
源やグラウンドには大きな高周波ノイズが発生し、これ
らがケーブル等が接続される領域の電源やグラウンドに
伝播するとケーブルにコモンモード電流が生じ、強い放
射ノイズが発生することになる。また、電源層やグラウ
ンド層の形状や層間容量により発生する共振も電位変動
の主な原因であった。In particular, large high-frequency noises are generated in a power supply and a ground near a circuit that operates digitally, and when these propagate to power and a ground in a region where a cable or the like is connected, a common mode current is generated in the cable and strong radiation occurs. Noise will be generated. Further, resonance generated by the shapes of the power supply layer and the ground layer and the interlayer capacitance was also a main cause of the potential fluctuation.
【０００４】これらの対策として従来よりノイズ源とな
る電子部品の近傍にデカップリングコンデンサを搭載
し、高周波電流を閉じ込める方法が取られている。As a countermeasure against these problems, a method of mounting a decoupling capacitor in the vicinity of an electronic component serving as a noise source and confining a high-frequency current has conventionally been adopted.
【０００５】また、基板の電源層及びグランド層に接続
したコンデンサを基板外周全体に配置することにより、
配線基板の電源層及びグラウンド層に伝播した高周波電
流を基板端で吸収する方法も特開平９−２６６３６１号
に提案されている。Further, by arranging the capacitors connected to the power supply layer and the ground layer of the substrate on the entire outer periphery of the substrate,
Japanese Patent Application Laid-Open No. 9-266361 has also proposed a method of absorbing a high-frequency current propagated to a power supply layer and a ground layer of a wiring board at an end of the board.
【０００６】[0006]
【発明が解決しようとする課題】しかしながら、デカッ
プリングコンデンサを用いる方法では、デカップリング
コンデンサの容量と寄生インダクタンスによって決まる
特定の周波数においては高周波電流を閉じ込めることが
できるが、それ以外の周波数で新たに高周波電流を発生
させてしまい、これがノイズとなるなどの副作用があっ
た。これに対して、容量の異なる複数個のコンデンサを
用いる方法も提案されているが、広い周波数範囲に渡っ
て改善することは困難であった。However, in the method using a decoupling capacitor, a high-frequency current can be confined at a specific frequency determined by the capacitance and the parasitic inductance of the decoupling capacitor. A high-frequency current is generated, which has the side effect of causing noise. On the other hand, a method using a plurality of capacitors having different capacities has been proposed, but it has been difficult to improve the method over a wide frequency range.
【０００７】また、コンデンサを基板外周全体に配置す
る方法は、特別な形状のコンデンサや多数のチップコン
デンサが必要であるために、コンデンサにかかるコスト
の問題あるいはコンデンサの取り付けの手間などにより
生産性が低下するなどの問題があった。Further, the method of arranging the capacitors on the entire outer periphery of the substrate requires a specially shaped capacitor and a large number of chip capacitors, so that the productivity is reduced due to the cost of the capacitors or the labor required for mounting the capacitors. There were problems such as lowering.
【０００８】従って、本発明はこのような課題を解決す
ることを主たる目的とするものであり、ディジタル動作
する電子部品と接続される電源層とグラウンド層で発生
する電源電圧変動が、入出力端子やケーブル等が接続さ
れる電源層とグラウンド層に伝播することを防止し、不
要放射ノイズを広い周波数範囲にわたって簡単な構造で
容易に抑制することのできる配線基板を提供することを
目的とするものである。SUMMARY OF THE INVENTION Accordingly, an object of the present invention is to solve such a problem, and a power supply voltage fluctuation occurring in a power supply layer and a ground layer connected to electronic components operating digitally is not affected by input / output terminals. The purpose of the present invention is to provide a wiring board that can prevent propagation to a power supply layer and a ground layer to which a power supply and a cable are connected, and can easily suppress unnecessary radiation noise with a simple structure over a wide frequency range. It is.
【０００９】[0009]
【課題を解決するための手段】本発明の配線基板は、デ
ィジタル動作する電子部品を搭載する電子部品搭載部が
設けられた絶縁基板と、該絶縁基板の表面および／また
は内部に形成され、前記電子部品と接続される配線回路
層と、前記絶縁基板の表面および／または内部に形成さ
れた電源層およびグランド層と、前記電子部品と前記電
源層およびグランド層と電気的に接続するための接続体
とを具備する配線基板において、前記電源層および／ま
たはグラウンド層のうち、少なくとも前記接続体との接
続点を含む領域と、それ以外の領域とが高インピーダン
ス帯によって互いに分割されていることを特徴とするも
のである。According to a first aspect of the present invention, there is provided a wiring board provided with an electronic component mounting portion for mounting digitally operated electronic components, and an insulating substrate formed on a surface and / or inside of the insulating substrate. A wiring circuit layer connected to the electronic component; a power supply layer and a ground layer formed on the surface and / or inside the insulating substrate; and a connection for electrically connecting the electronic component to the power supply layer and the ground layer. In the wiring board including the body, at least a region including a connection point with the connection body and the other region in the power supply layer and / or the ground layer are separated from each other by a high impedance band. It is a feature.
【００１０】かかる配線基板においては、さらに前記高
インピーダンス帯が、高抵抗帯と、低抵抗帯とから形成
されていることが望ましく、前記高インピーダンス帯に
よって分割された２つの領域が、前記高インピーダンス
帯内の前記低抵抗帯によって直流的に接続されてなるこ
とが望ましい。In this wiring board, it is preferable that the high impedance band is formed of a high resistance band and a low resistance band, and two regions divided by the high impedance band are formed of the high impedance band. It is desirable to be connected in a DC manner by the low resistance band in the band.
【００１１】なお、この高インピーダンス帯において、
前記高抵抗帯は櫛状あるいはスパイラル状に形成されて
なること、前記高抵抗帯のシート抵抗値が０．０１Ω／
ｓｑ〜１００００Ω／ｓｑであること、前記低抵抗帯は
ミアンダ状あるいはスパイラル状に形成されてなるこ
と、前記高抵抗帯が、ＳｎＯ2、ＬａＢ6のうちの少なく
とも１種を主成分とする抵抗体材料、Ｃｕ、Ｗ、Ｍｏか
ら選ばれる少なくとも１種の導体に、Ｒｅ、Ｒｕ、絶縁
物から選ばれる少なくとも１種を含有させた導体材料に
よって形成されていることが望ましい。In this high impedance band,
The high resistance band is formed in a comb shape or a spiral shape, and the sheet resistance value of the high resistance band is 0.01 Ω /
sq to 10000 Ω / sq, the low resistance band is formed in a meandering or spiral shape, and the high resistance band is a resistor mainly composed of at least one of SnO 2 and LaB 6. It is desirable that the conductor is formed of a conductor material containing at least one selected from the group consisting of Re, Ru, and an insulator in at least one conductor selected from a material, Cu, W, and Mo.
【００１２】さらに、前記電源層および／またはグラウ
ンド層が、Ｃｕ、Ｗ、Ｍｏのうち少なくとも１種を主成
分とする導体材料によって形成されてなること、または
前記電源層および／またはグラウンド層の少なくとも前
記接続体との接続点を含む領域以外の領域近傍に、前記
入出力端子部が設けられていることを特徴とするもので
ある。Further, the power supply layer and / or the ground layer is formed of a conductor material containing at least one of Cu, W and Mo as a main component, or at least one of the power supply layer and / or the ground layer is formed. The input / output terminal section is provided near an area other than an area including a connection point with the connection body.
【００１３】本発明の配線基板によれば、ディジタル動
作する電子部品と接続されている電源層および／または
グラウンド層における前記電子部品との接続部を含む領
域を、それ以外の領域から、高インピーダンス帯によっ
て分割することによって、ディジタルＩＣやＬＳＩで発
生した高周波ノイズを高インピーダンス帯で閉じ込める
ことができるため、入出力端子等が接続される領域の電
源層及びグラウンド層の電位変動が抑制され、ケーブル
等からの放射ノイズが低減できる。また、電源層やグラ
ウンド層の共振により発生する高周波ノイズも前記高イ
ンピーダンス帯で減衰、散逸するため、電源層及びグラ
ウンド層内の電圧変動を小さくすることができる。According to the wiring board of the present invention, the region including the connection part with the electronic component in the power supply layer and / or the ground layer connected to the digitally operated electronic component is changed from the other region to the high impedance. By dividing by a band, high frequency noise generated in a digital IC or LSI can be confined in a high impedance band, so that potential fluctuations of a power supply layer and a ground layer in a region where input / output terminals are connected are suppressed, and a cable And other radiation noise. Further, high-frequency noise generated by resonance of the power supply layer and the ground layer is also attenuated and dissipated in the high impedance band, so that voltage fluctuations in the power supply layer and the ground layer can be reduced.
【００１４】[0014]
【発明の実施の形態】以下、本発明の配線基板につい
て、具体的な構造を図面を参照しながら説明する。図１
は本発明による配線基板の第１の実施の形態を示す断面
図、図２は図１の配線基板における電源層のパターン図
である。DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, a specific structure of a wiring board according to the present invention will be described with reference to the drawings. FIG.
1 is a cross-sectional view showing a first embodiment of a wiring board according to the present invention, and FIG. 2 is a pattern diagram of a power supply layer in the wiring board of FIG.
【００１５】図１の配線基板１においては、絶縁基板２
の表面には信号伝達用の配線回路層３が形成されてお
り、ディジタル動作する電子部品として、Ｃ−ＭＯＳな
どの半導体素子４が配線基板１表面に搭載され、表面の
配線回路層３と接続されている。In the wiring board 1 shown in FIG.
A wiring circuit layer 3 for signal transmission is formed on the surface of the substrate, and a semiconductor element 4 such as a C-MOS is mounted on the surface of the wiring substrate 1 as an electronic component for digital operation, and is connected to the wiring circuit layer 3 on the surface. Have been.
【００１６】また、絶縁基板２の内部には、電源層５お
よびグラウンド層６が形成されており、半導体素子４
は、その電源端子４ａおよびグラウンド端子４ｂ、並び
に配線基板１に絶縁基板２を貫通するように設けられた
ビア導体７によって、電源層５およびグラウンド層６と
電気的に接続されている。A power supply layer 5 and a ground layer 6 are formed inside the insulating substrate 2, and the semiconductor element 4
Are electrically connected to the power supply layer 5 and the ground layer 6 by the power supply terminal 4a and the ground terminal 4b, and via conductors 7 provided on the wiring board 1 so as to penetrate the insulating substrate 2.
【００１７】本発明によれば、図２に示すように、電源
層５および／またはグラウンド層６のうち、少なくとも
接続体であるビア導体７との接続点７ａを含む領域Ａ
と、それ以外の領域Ｂとを高インピーダンス帯Ｃによっ
て互いに分割してなることが大きな特徴である。この図
２においては、配線基板１の中央付近に、ディジタル動
作する電子部品と接続された領域Ａが形成され、その両
脇に、入出力端子８と接続されているか、または入出力
端子８が近傍に設けられている領域Ｂが形成されてお
り、この領域Ａと領域Ｂ，Ｂとの間に、高インピーダン
ス帯Ｃが設けられている。According to the present invention, as shown in FIG. 2, a region A of the power supply layer 5 and / or the ground layer 6 including at least a connection point 7a with a via conductor 7 as a connection body.
It is a great feature that the region B and the other region B are divided from each other by a high impedance band C. In FIG. 2, a region A connected to an electronic component that operates digitally is formed near the center of the wiring board 1, and connected to the input / output terminals 8 on both sides thereof. A region B provided in the vicinity is formed, and a high impedance band C is provided between the region A and the regions B and B.
【００１８】かかる構成によれば、例えば、電源層５に
着目して説明すると、半導体素子４で発生した高周波電
流は、電源端子４ａ、ビア導体７を経由して電源層５の
領域Ａに伝播するが、かかる領域Ａを囲むように配置さ
れた高インピーダンス帯Ｃによって吸収、減衰される結
果、入出力端子８が接続される領域Ｂの電源層５及びグ
ラウンド層６の電位変動が抑制され、入出力端子やケー
ブル等からの放射ノイズが低減できる。According to this configuration, for example, focusing on the power supply layer 5, the high-frequency current generated in the semiconductor element 4 propagates to the region A of the power supply layer 5 via the power supply terminal 4 a and the via conductor 7. However, as a result of being absorbed and attenuated by the high impedance band C disposed so as to surround the region A, potential fluctuations of the power supply layer 5 and the ground layer 6 in the region B to which the input / output terminal 8 is connected are suppressed, Radiation noise from input / output terminals and cables can be reduced.
【００１９】なお、この高インピーダンス帯Ｃは、吸収
されにくいモードの高周波ノイズをも効果的に吸収、減
衰させる上で、高インピーダンス帯Ｃは、図２に示すよ
うに、高抵抗帯Ｃ１と、低抵抗帯Ｃ２とから形成されて
おり、高抵抗帯Ｃ１は、櫛状あるいはスパイラル状に形
成されてなることが望ましい。また、前記低抵抗帯が、
ミアンダ状（つづら折り状、ジグザグ状）あるいはスパ
イラル状に形成されてなることことが望ましい。また、
この電源層５の全周縁部にも、高抵抗帯Ｃ１が設けられ
ている。The high-impedance band C effectively absorbs and attenuates high-frequency noise in a mode that is difficult to be absorbed. As shown in FIG. The high resistance band C1 is desirably formed in a comb shape or a spiral shape. Further, the low resistance zone is
It is desirable that it is formed in a meandering (snaked, zigzag) or spiral shape. Also,
A high-resistance zone C1 is also provided on the entire periphery of the power supply layer 5.
【００２０】即ち、高抵抗帯Ｃ１を櫛状あるいはスパイ
ラル状に形成することによって、その高抵抗帯Ｃ１間に
形成された低抵抗帯Ｃ２は、ミアンダ状あるいはスパイ
ラル状に形成されることによって、高周波に対して大き
なインダクタンス成分を有することになるために、高周
波ノイズに対して、領域Ａから領域Ｂへの高周波ノイズ
が伝播し難くなり、領域Ｂの電圧変動は大きく抑制され
る。That is, the high resistance band C1 is formed in a comb shape or a spiral shape, and the low resistance band C2 formed between the high resistance bands C1 is formed in a meander shape or a spiral shape so that a high frequency band is formed. Has a large inductance component, the high-frequency noise from the region A to the region B becomes difficult to propagate with respect to the high-frequency noise, and the voltage fluctuation in the region B is largely suppressed.
【００２１】また、領域Ａと領域Ｂとは、高周波的に
は、高インピーダンス帯Ｃによって分離されているもの
の、直流的には電気的に接続されている。即ち、高イン
ピーダンス帯Ｃを構成する低抵抗帯Ｃ２によって領域Ａ
と領域Ｂとは接続されている。The region A and the region B are separated by a high impedance band C in terms of high frequency, but are electrically connected in terms of direct current. That is, the region A is formed by the low resistance band C2 constituting the high impedance band C.
And the region B are connected.
【００２２】本発明によれば、電源層５、グラウンド層
６は、および高インピーダンス帯Ｃを構成する低抵抗帯
Ｃ２は、いずれも通常、導体材料として用いられている
Ｃｕ、Ｗ、Ｍｏのうち少なくとも１種を主成分とする導
体材料によって形成されていることが望ましい。According to the present invention, the power supply layer 5, the ground layer 6, and the low-resistance zone C2 constituting the high-impedance zone C are all made of Cu, W, and Mo which are usually used as a conductor material. It is desirable to be formed of a conductor material containing at least one kind as a main component.
【００２３】これに対して、高インピーダンス帯Ｃにお
ける高抵抗帯Ｃ１は、低抵抗帯Ｃ２や、それ以外の電源
層５、グラウンド層６を形成する上記導体材料よりも高
いシート抵抗を有するものである。この「高いシート抵
抗」とは、単位面積当たりにおけるシート抵抗が、領域
Ａ、領域Ｂにおける電源層５、グラウンド層６、および
低抵抗帯Ｃ２に比較して、相対的に高いことを意味する
ものである。特に、領域Ａ、領域Ｂを形成する導体材料
のシート抵抗Ｒ１と、高抵抗帯Ｃ１におけるシート抵抗
Ｒ２とは、Ｒ２−Ｒ１のシート抵抗差が０．０８Ω／ｓ
ｑ以上、とくに０．４８Ω／ｓｑ以上であることが望ま
しい。On the other hand, the high-resistance zone C1 in the high-impedance zone C has a higher sheet resistance than the low-resistance zone C2 and the other conductive materials forming the power supply layer 5 and the ground layer 6. is there. This “high sheet resistance” means that the sheet resistance per unit area is relatively higher than the power supply layer 5, the ground layer 6, and the low resistance zone C2 in the region A and the region B. It is. In particular, the sheet resistance R1 of the conductor material forming the regions A and B and the sheet resistance R2 in the high resistance zone C1 are different from each other by a sheet resistance difference of R2−R1 of 0.08Ω / s.
q or more, and particularly preferably 0.48 Ω / sq or more.
【００２４】特に、高抵抗帯Ｃ１のシート抵抗値として
は、０．０１Ω／ｓｑ〜１００００Ω／ｓｑであること
が望ましい。これは、このシート抵抗が０．０１Ω／ｓ
ｑよりも低いと、ノイズを吸収し、減衰させる能力が充
分でなく、高インピーダンス帯Ｃの形成が困難となり、
１００００Ω／ｓｑよりも高いとノイズを反射し吸収し
なくなるためである。高抵抗帯Ｃ１のシート抵抗値は、
０．５Ω／ｓｑ〜１００Ω／ｓｑの範囲が最適である。In particular, the sheet resistance of the high resistance zone C1 is desirably 0.01 Ω / sq to 10000 Ω / sq. This is because the sheet resistance is 0.01Ω / s
If it is lower than q, the ability to absorb and attenuate noise is not sufficient, making it difficult to form a high impedance band C,
If it is higher than 10,000 Ω / sq, noise is reflected and is not absorbed. The sheet resistance value of the high resistance zone C1 is
The optimum range is 0.5Ω / sq to 100Ω / sq.
【００２５】本発明において、高抵抗帯Ｃ１を形成する
具体的な方法として、高抵抗帯Ｃ１を低抵抗帯Ｃ２より
も高い抵抗を有する導体材料によって形成することが望
ましい。この高い抵抗を有する導体材料としては、Ｓｎ
Ｏ2、ＬａＢ6のうちの少なくとも１種を主成分とする抵
抗体材料によって形成したり、Ｃｕ、Ｗ、Ｍｏから選ば
れる少なくとも１種の導体に、Ｒｅ、Ｒｕ、絶縁物の群
から選ばれる少なくとも１種を含有させた導体材料によ
って形成することによってシート抵抗を高めることがで
きる。In the present invention, as a specific method for forming the high-resistance zone C1, it is desirable to form the high-resistance zone C1 with a conductor material having a higher resistance than the low-resistance zone C2. As a conductor material having this high resistance, Sn
It is formed of a resistor material containing at least one of O 2 and LaB 6 as a main component, or selected from the group consisting of Re, Ru, and an insulator for at least one conductor selected from Cu, W, and Mo. The sheet resistance can be increased by using a conductive material containing at least one kind.
【００２６】また、高インピーダンス帯Ｃを構成する高
抵抗帯Ｃ１の帯幅は０．１ｍｍ以上が望ましい。これは
高抵抗帯の幅が小さすぎると製造上形成が困難であると
同時にノイズ低減効果も小さくなるためである。高抵抗
帯Ｃ１の帯幅の上限は、領域Ａ，Ｂが確保できる範囲内
であれば特に定めるものではないが、その幅が３０ｍｍ
を越えてもその効果は実質的に同じである。It is desirable that the width of the high resistance band C1 constituting the high impedance band C be 0.1 mm or more. This is because if the width of the high resistance band is too small, it is difficult to form the high resistance band in manufacturing, and at the same time, the noise reduction effect is reduced. The upper limit of the band width of the high resistance band C1 is not particularly limited as long as it is within a range where the regions A and B can be secured, but the width is 30 mm.
Beyond that the effect is substantially the same.
【００２７】なお、高インピーダンス帯Ｃにおける高抵
抗帯Ｃ１は、低抵抗帯Ｃ２や領域Ａ，領域Ｂの電源層５
やグラウンド層６とは、電気的に導通するように連続的
に形成されているものである。The high-resistance zone C1 in the high-impedance zone C corresponds to the low-resistance zone C2 and the power supply layer 5 in the regions A and B.
The ground layer 6 is formed continuously so as to be electrically conductive.
【００２８】図３〜図７は、本発明の配線基板における
電源層５の他の具体的な実施形態を示すものである。FIGS. 3 to 7 show other specific embodiments of the power supply layer 5 in the wiring board of the present invention.
【００２９】図３は、図１、図２の電源層５のパターン
のうち、電源層５の全周縁部に形成されていた高インピ
ーダンス帯を除いたものである。FIG. 3 shows the pattern of the power supply layer 5 shown in FIGS. 1 and 2 excluding the high impedance band formed on the entire periphery of the power supply layer 5.
【００３０】図４は、基板の左側にディジタル動作する
電子部品との接続点７ａを有する領域Ａを、入出力端子
が接続される領域Ｂとを右側に配置し、高インピーダン
ス帯Ｃを中央部に形成して、領域Ａと領域Ｂとを分割し
たパターンからなり、高インピーダンス帯Ｃの高抵抗帯
Ｃ１を櫛状に形成してなり、領域Ａ、領域Ｂを櫛状の高
抵抗帯Ｃ１間のミアンダ状に形成された低抵抗帯Ｃ２に
よって接続したパターンからなるものである。FIG. 4 shows that a region A having a connection point 7a with a digitally operated electronic component is arranged on the left side of the substrate, and a region B to which input / output terminals are connected is arranged on the right side. And a pattern in which the region A and the region B are divided, and the high-resistance band C1 of the high-impedance band C is formed in a comb shape. Are connected by a low resistance band C2 formed in a meandering pattern.
【００３１】図５は、基板中央に、ディジタル動作する
電子部品との接続点７ａを有する領域Ａを形成し、入出
力端子が接続される領域Ｂを領域Ａの上下に配置し、領
域Ａの上下に高インピーダンス帯Ｃを形成して、領域Ａ
と領域Ｂとを分割したパターンからなり、高インピーダ
ンス帯Ｃの高抵抗帯Ｃ１を櫛状に形成してなり、領域
Ａ、領域Ｂを櫛状の高抵抗帯Ｃ１間のミアンダ状に形成
された低抵抗帯Ｃ２によって接続したパターンからなる
ものである。FIG. 5 shows that a region A having a connection point 7a for electronically operating electronic components is formed in the center of the substrate, and a region B to which input / output terminals are connected is arranged above and below the region A. A high impedance zone C is formed above and below, and the area A
And the region B are divided into a pattern, and the high resistance band C1 of the high impedance band C is formed in a comb shape, and the regions A and B are formed in a meandering shape between the comb-shaped high resistance bands C1. It consists of patterns connected by the low resistance zone C2.
【００３２】図６は、基板の右隅にディジタル動作する
電子部品との接続点７ａを有する領域Ａを、それ以外に
入出力端子が接続される領域Ｂとを配置し、高インピー
ダンス帯Ｃを右隅領域を囲うように形成して、領域Ａと
領域Ｂとを分割したパターンからなり、高インピーダン
ス帯Ｃの高抵抗帯Ｃ１を櫛状に形成してなり、領域Ａ，
領域Ｂを櫛状の高抵抗帯Ｃ１間のミアンダ状に形成され
た低抵抗帯Ｃ２によって接続したパターンからなるもの
である。FIG. 6 shows a region A having a connection point 7a with a digitally operated electronic component in the right corner of the substrate, and a region B to which input / output terminals are connected in addition to the region A. It is formed so as to surround the right corner region, and is formed of a pattern in which the region A and the region B are divided, and the high resistance band C1 of the high impedance band C is formed in a comb shape.
The region B is formed by a pattern in which the low resistance bands C2 formed in a meandering shape between the comb-like high resistance bands C1 are connected.
【００３３】図７は、基板内に、ディジタル動作する電
子部品との接続点７ａを２箇所有し、それぞれの接続点
７ａ１，接続点７ａ２を領域Ａ１、Ａ２とし、それ以外
に入出力端子が接続される領域Ｂを配置し、高インピー
ダンス帯Ｃを２つの接続点７ａ１、７ａ２をそれぞれ囲
うように形成して、２つの領域Ａ１、Ａ２と、領域Ｂと
を分割したパターンからなる。FIG. 7 shows two connection points 7a for electronically operating electronic components in a substrate, and the connection points 7a1 and 7a2 are defined as areas A1 and A2, respectively. A region B to be connected is arranged, and a high impedance band C is formed so as to surround the two connection points 7a1 and 7a2, respectively, and is formed by a pattern in which the two regions A1 and A2 and the region B are divided.
【００３４】そして、領域Ａ１では、高インピーダンス
帯Ｃの高抵抗帯Ｃ１を櫛状に形成して領域Ａ１と領域Ｂ
を櫛状の高抵抗帯Ｃ１間のミアンダ状に形成された低抵
抗帯Ｃ２によって接続してなり、領域Ａ２では、高イン
ピーダンス帯Ｃの高抵抗帯Ｃ１をスパイラル状に形成し
て領域Ａ２と領域Ｂをスパイラル状に形成された低抵抗
帯Ｃ２によって接続してなるものである。Then, in the region A1, the high resistance band C1 of the high impedance band C is formed in a comb shape to form the region A1 and the region B.
Are connected by a low resistance band C2 formed in a meander shape between the comb-like high resistance bands C1, and in the region A2, the high resistance band C1 of the high impedance band C is formed in a spiral shape to form the region A2 and the region A2. B are connected by a low resistance zone C2 formed in a spiral shape.
【００３５】前記絶縁基板２を構成する材料としては、
アルミナ（Ａｌ2Ｏ3）を主成分とする絶縁基体から成る
ものは勿論、窒化アルミニウム（ＡｌＮ）や窒化珪素
（Ｓｉ 3Ｎ4）、炭化珪素（ＳｉＣ）、ムライト（３Ａｌ
2Ｏ3・２ＳｉＯ2）、ガラスセラミックス等を主成分と
するセラミックスのほか、エポキシ樹脂、ガラスーエポ
キシ複合材料等の有機樹脂を含有する絶縁材料によって
形成される。As a material for forming the insulating substrate 2,
Alumina (AlTwoOThree) As the main component
Aluminum nitride (AlN) and silicon nitride
(Si ThreeNFour), Silicon carbide (SiC), mullite (3Al
TwoOThree・ 2SiOTwo), Mainly composed of glass ceramics, etc.
Ceramics, epoxy resin, glass-epoxy
Insulation material containing organic resin such as xy-composite
It is formed.
【００３６】また、前記配線回路層３及びビア導体７を
構成する材料としては、Ｃｕ、Ｗ、Ｍｏ等及びこれらを
含む合金が使用可能である。As a material for forming the wiring circuit layer 3 and the via conductor 7, Cu, W, Mo, and the like and alloys containing these can be used.
【００３７】本発明の配線基板は、表面に半導体素子を
搭載し、これを気密に封止する半導体素子収納用パッケ
ージや、半導体素子の他にコンデンサや抵抗体等の各種
電子部品が搭載される混成集積配線基板等に好適に使用
することができる。In the wiring board of the present invention, a semiconductor element is mounted on the surface, and a semiconductor element housing package for hermetically sealing the semiconductor element, and various electronic components such as a capacitor and a resistor in addition to the semiconductor element are mounted. It can be suitably used for a hybrid integrated wiring board or the like.
【００３８】[0038]
【実施例】以下に本発明の配線基板の実施例を図８
ａ）、ｂ）に沿って詳細に説明する。この実施例の配線
基板では、絶縁基板１１としてアルミナ質焼結体を用い
た。まず、Ａｌ2Ｏ3粉末に対して、ＳｉＯ2、ＭｇＯ、
ＣａＯの焼結助剤を７重量％添加した混合粉末に有機バ
インダー、可塑剤、溶剤を添加混合して泥漿を調製し、
該泥漿を周知のドクターブレード法により厚さ約３００
μｍのセラミックグリーンシートを成形した。次に、励
振点となる位置にビア１３を形成するために、該セラミ
ックグリーンシートにスルーホールをマイクロドリルに
よって形成した。FIG. 8 shows an embodiment of a wiring board according to the present invention.
A detailed description will be given along a) and b). In the wiring board of this embodiment, an alumina sintered body was used as the insulating substrate 11. First, for Al 2 O 3 powder, SiO 2 , MgO,
An organic binder, a plasticizer, and a solvent are added to and mixed with a mixed powder containing 7% by weight of a CaO sintering aid to prepare a slurry.
The slurry is then dried to a thickness of about 300 by the well-known doctor blade method.
A μm ceramic green sheet was formed. Next, a through hole was formed in the ceramic green sheet by a micro drill in order to form a via 13 at a position serving as an excitation point.
【００３９】そして、タングステン（Ｗ）を主成分とす
る粉末原料に、適当な有機バインダ、可塑剤、溶剤等を
添加し、混合して得た金属ペーストを印刷によって前記
セラミックグリーンシートのスルーホール部に充填する
とともに、前記金属ペーストを印刷塗布した。Then, a metal paste obtained by adding an appropriate organic binder, a plasticizer, a solvent and the like to a powder raw material containing tungsten (W) as a main component and printing the metal paste is printed on a through-hole portion of the ceramic green sheet. And the metal paste was printed and applied.
【００４０】次いで、このグリーンシートを、水素（Ｈ
2）や窒素（Ｎ2）の混合ガスからなる還元性雰囲気中、
約１６００℃の温度で焼成することにより、縦５６ｍｍ
×８０ｍｍ厚さ約２５０μｍのアルミナ配線基板を得
た。Next, this green sheet is treated with hydrogen (H
2 ) or a reducing atmosphere consisting of a mixed gas of nitrogen (N 2 )
By firing at a temperature of about 1600 ° C.,
An alumina wiring board having a size of about 80 μm and a thickness of about 250 μm was obtained.
【００４１】次に、このアルミナ配線基板の表面側にグ
ラウンド層１５を、裏面側に電源層１２を次の方法によ
って形成した。なお、基板の中央部にディジタル動作す
る電子部品と接続される領域Ａを想定し、その上下に入
出力端子と接続する領域Ｂを想定し、領域Ａの上下に高
インピーダンス帯Ｃを形成した。高インピーダンス帯Ｃ
では、高抵抗帯Ｃ１をスパイラル状に形成した。なお、
高インピーダンス帯における高抵抗帯Ｃ１の帯幅は全て
３ｍｍとした。Next, a ground layer 15 was formed on the front side of the alumina wiring board, and a power supply layer 12 was formed on the back side by the following method. A high-impedance band C was formed above and below the region A, assuming a region A connected to a digitally operated electronic component in the center of the substrate, and a region B connected to the input / output terminals above and below the region A. High impedance band C
Then, the high resistance zone C1 was formed in a spiral shape. In addition,
The width of the high resistance zone C1 in the high impedance zone was all 3 mm.
【００４２】試料Ｎｏ．１については、Ｃｕペーストを
用いて、グラウンド層１５、電源層１２を高インピーダ
ンス帯を形成することなく、印刷塗布し、９００℃で焼
き付け処理した。Sample No. For No. 1, the ground layer 15 and the power supply layer 12 were printed and applied using a Cu paste without forming a high impedance band, and were baked at 900 ° C.
【００４３】試料Ｎｏ．２〜１１については、Ｃｕペー
ストを用いて領域Ａ，領域Ｂおよび高インピーダンス帯
Ｃにおける低抵抗帯Ｃ２を図８ｃ）のパターンにて印刷
塗布し、９００℃で焼き付け処理した。但し、グラウン
ド層１５については、図８ａ）に示すように、ビア導体
１３と接続する電源端子１４とおよびその周囲に印刷塗
布し、焼き付け処理した。そして、電源層１２におい
て、Ｃｕ−Ｎｉ、ＬａＢ 6またはＳｎＯ2を含有する抵抗
ペーストを用いて、図８ｃ）の高抵抗帯Ｃ１のパターン
を一部低抵抗帯Ｃ２と重なるように印刷し、９００℃で
焼き付けして高抵抗帯Ｃ１を形成して高インピーダンス
帯Ｃを形成した。Sample No. For 2 to 11, Cu page
Region A, region B and high impedance band
The low resistance zone C2 in C is printed in the pattern shown in FIG.
It was applied and baked at 900 ° C. However, ground
8a), the via layer 15
13 and a power supply terminal 14 connected to the
Clothed and baked. And the power supply layer 12
And Cu-Ni, LaB 6Or SnOTwoContaining resistance
Using the paste, the pattern of the high resistance band C1 in FIG.
Is printed so as to partially overlap with the low resistance zone C2, and at 900 ° C.
Baking to form high resistance zone C1 and high impedance
Band C was formed.
【００４４】なお、試料Ｎｏ．１０については電源層
（Ｄ）とグラウンド層（Ｇ）の両方に同じパターンで高
抵抗領域を形成し、試料Ｎｏ．１１については、グラウ
ンド層（Ｇ）のみに高抵抗領域を形成し、電源層はＣｕ
のみのパターンとした。The sample No. For Sample No. 10, a high-resistance region was formed in the same pattern on both the power supply layer (D) and the ground layer (G). For No. 11, a high resistance region is formed only in the ground layer (G), and the power supply layer is made of Cu.
Only pattern.
【００４５】かくして得られた評価用の配線基板の励振
点に設けた電源端子１４およグラウンド端子１８に、同
軸ケーブル１７の中心軸１７ａを電源端子１４に、また
同軸ケーブルのグラウンド管１７ｂをグラウンド層１５
内に設けたグラウンド端子１８にそれぞれ半田１９によ
って接続固定し、図８に示すような評価用配線基板を作
製した。The center axis 17a of the coaxial cable 17 is connected to the power supply terminal 14, and the ground tube 17b of the coaxial cable is connected to the ground at the power supply terminal 14 and the ground terminal 18 provided at the excitation points of the evaluation wiring board thus obtained. Layer 15
8 were connected and fixed to the ground terminals 18 provided therein, respectively, by solder 19, thereby producing a wiring board for evaluation as shown in FIG.
【００４６】上記のように作製した評価用配線基板に対
して、同軸ケーブルから３０ＭＨｚ〜１０００ＭＨｚの
正弦波を入力し、グラウンド層１５の領域Ｂで電圧変動
が最大となる位置に高インピーダンスの測定用プローブ
を接触させ、３０ＭＨｚ〜１０００ＭＨｚの範囲での最
大電位差を測定し、高インピーダンス帯を形成していな
い試料Ｎｏ．１の最大電位差を１とした場合の電位差比
を測定した。表１に各評価基板の最大電位差比を示す。A sine wave of 30 MHz to 1000 MHz is input from the coaxial cable to the evaluation wiring board manufactured as described above, and a high impedance measurement is performed at a position where the voltage fluctuation is maximum in the area B of the ground layer 15. The probe was brought into contact with the sample, and the maximum potential difference in the range of 30 MHz to 1000 MHz was measured. The potential difference ratio when the maximum potential difference of 1 was set to 1 was measured. Table 1 shows the maximum potential difference ratio of each evaluation substrate.
【００４７】[0047]
【表１】 [Table 1]
【００４８】高インピーダンス帯を形成しない試料Ｎ
ｏ．１に比較して、本発明に従い、高インピーダンス帯
を形成した試料Ｎｏ．２〜１１では、最大電位差比を小
さくすることができた。特に、高インピーダンス帯にお
ける高抵抗帯のシート抵抗が０．１Ω／ｓｑ〜１０００
Ω／ｓｑの試料Ｎｏ．３〜７、１０、１１の配線基板で
は最大電位差の比が０．５以下と低く抑えられていた。Sample N not forming high impedance band
o. Sample No. 1 in which a high impedance band was formed in accordance with the present invention as compared with Sample No. 1 In Nos. 2 to 11, the maximum potential difference ratio could be reduced. In particular, the sheet resistance of the high resistance band in the high impedance band is 0.1Ω / sq to 1000
Ω / sq sample No. In the wiring boards 3 to 7, 10, and 11, the ratio of the maximum potential difference was suppressed to 0.5 or less.
【００４９】[0049]
【発明の効果】以上のように、本発明の配線基板によれ
ば、電源層および／またはグラウンド層のうち、少なく
ともディジタル動作する電子部品との接続点を含む領域
と、それ以外の領域とを高インピーダンス帯によって互
いに分割することによって、入出力端子等の接続される
他の電源層およびグラウンド層の領域に、高周波ノイズ
が伝播するのを防止し、電圧変動が原因となるノイズや
ケーブルからの放射ノイズが低減でき、回路の信頼性を
高めることができる。As described above, according to the wiring board of the present invention, of the power supply layer and / or the ground layer, a region including at least a connection point with an electronic component that operates digitally and a region other than the connection point. Dividing each other by the high impedance band prevents high-frequency noise from propagating to other power supply layers and ground layers connected to the input / output terminals, etc. The radiation noise can be reduced, and the reliability of the circuit can be improved.
【図１】本発明の配線基板の一実施例を示す概略断面図
である。FIG. 1 is a schematic sectional view showing one embodiment of a wiring board of the present invention.
【図２】本発明の配線基板の一実施例を示す電源層のパ
ターン図である。FIG. 2 is a pattern diagram of a power supply layer showing one embodiment of a wiring board of the present invention.
【図３】本発明の配線基板における電源層の他のパター
ン図である。FIG. 3 is another pattern diagram of a power supply layer in the wiring board of the present invention.
【図４】本発明の配線基板における電源層のさらに他の
パターン図である。FIG. 4 is still another pattern diagram of the power supply layer in the wiring board of the present invention.
【図５】本発明の配線基板における電源層のさらに他の
パターン図である。FIG. 5 is still another pattern diagram of the power supply layer in the wiring board of the present invention.
【図６】本発明の配線基板における電源層のさらに他の
パターン図である。FIG. 6 is still another pattern diagram of the power supply layer in the wiring board of the present invention.
【図７】本発明の配線基板における電源層のさらに他の
パターン図である。FIG. 7 is still another pattern diagram of the power supply layer in the wiring board of the present invention.
【図８】本発明の実施例における評価用配線基板の構造
を示す（ａ）概略断面図、（ｂ）平面図、（ｃ）背面図
である。8A is a schematic cross-sectional view, FIG. 8B is a plan view, and FIG. 8C is a rear view showing the structure of a wiring board for evaluation in an example of the present invention.
１ 配線基板 ２ 絶縁基板 ３ 配線回路層 ４ 半導体素子 ５ 電源層 ６ グラウンド層 ７ ビア導体 ７ａ 接続点 ８ 入出力端子 Ａ，Ｂ 領域 Ｃ 高インピーダンス帯 Ｃ１ 高抵抗帯 Ｃ２ 低抵抗帯 DESCRIPTION OF SYMBOLS 1 Wiring board 2 Insulating board 3 Wiring circuit layer 4 Semiconductor element 5 Power supply layer 6 Ground layer 7 Via conductor 7a Connection point 8 I / O terminal A, B area C High impedance band C1 High resistance band C2 Low resistance band
Claims (9)
子部品搭載部が設けられた絶縁基板と、該絶縁基板の表
面および／または内部に形成され、前記電子部品と接続
される配線回路層と、前記絶縁基板の表面および／また
は内部に形成された電源層およびグランド層と、前記電
子部品と前記電源層およびグランド層と電気的に接続す
るための接続体とを具備する配線基板において、前記電
源層および／またはグラウンド層のうち、少なくとも前
記接続体との接続点を含む領域と、それ以外の領域と
が、高インピーダンス帯によって互いに分割されている
ことを特徴とする配線基板。An insulating substrate provided with an electronic component mounting portion for mounting an electronic component that operates digitally, a wiring circuit layer formed on the surface and / or inside of the insulating substrate and connected to the electronic component; A wiring board comprising: a power supply layer and a ground layer formed on a surface and / or inside of the insulating substrate; and a connector for electrically connecting the electronic component to the power supply layer and the ground layer. A wiring board, wherein a region including at least a connection point with the connection body and a region other than the connection point in the layer and / or the ground layer are separated from each other by a high impedance band.
低抵抗帯とから形成されていること特徴とする請求項１
記載の配線基板。2. The high impedance band is a high resistance band.
2. A low-resistance band.
The wiring board as described.
た２つの領域が、前記高インピーダンス帯内の前記低抵
抗帯によって直流的に接続されてなることを特徴とする
請求項２記載の配線基板。3. The wiring board according to claim 2, wherein the two regions divided by the high impedance band are connected in a DC manner by the low resistance band in the high impedance band.
状に形成されてなることを特徴とする請求項２または請
求項３記載の配線基板。4. The wiring board according to claim 2, wherein the high resistance band is formed in a comb shape or a spiral shape.
イラル状に形成されてなることを特徴とする請求項２ま
たは請求項４記載の配線基板。5. The wiring board according to claim 2, wherein the low resistance zone is formed in a meandering or spiral shape.
／ｓｑ〜１００００Ω／ｓｑであることを特徴とする請
求項２乃至請求項５のいずれか記載の配線基板。6. The high resistance band has a sheet resistance of 0.01Ω.
6. The wiring substrate according to claim 2, wherein the wiring substrate has a ratio of / Ω to 10,000Ω / sq.
Ｃｕ、Ｗ、Ｍｏのうち少なくとも１種を主成分とする導
体材料によって形成されてなることを特徴とする請求項
１乃至請求項６のいずれか記載の配線基板。7. The power supply layer and / or the ground layer is formed of a conductive material containing at least one of Cu, W, and Mo as a main component. Or a wiring board as described above.
の少なくとも１種を主成分とする抵抗体材料、Ｃｕ、
Ｗ、Ｍｏから選ばれる少なくとも１種の導体に、Ｒｅ、
Ｒｕ、絶縁物から選ばれる少なくとも１種を含有させた
導体材料によって形成されていることを特徴とする請求
項２乃至請求項７のいずれか記載の配線基板。8. The high-resistance zone is made of a resistor material containing at least one of SnO 2 and LaB 6 as a main component, Cu,
At least one conductor selected from W and Mo has Re,
The wiring substrate according to claim 2, wherein the wiring substrate is formed of a conductive material containing at least one selected from Ru and an insulator.
少なくとも前記接続体との接続点を含む領域以外の領域
近傍に、前記入出力端子部が設けられていることを特徴
とする請求項１乃至請求項８のいずれか記載の配線基
板。9. The input / output terminal section is provided near a region other than a region including at least a connection point of the power supply layer and / or the ground layer with the connection body. The wiring board according to claim 8.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000130989A JP3615688B2 (en) | 2000-04-28 | 2000-04-28 | Wiring board |
| EP01104820A EP1130950B1 (en) | 2000-02-29 | 2001-02-27 | Wiring board |
| US09/795,765 US6469259B2 (en) | 2000-02-29 | 2001-02-27 | Wiring board |
| DE60131485T DE60131485T2 (en) | 2000-02-29 | 2001-02-27 | circuit board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000130989A JP3615688B2 (en) | 2000-04-28 | 2000-04-28 | Wiring board |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001313443A true JP2001313443A (en) | 2001-11-09 |
| JP3615688B2 JP3615688B2 (en) | 2005-02-02 |
Family
ID=18639973
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000130989A Expired - Fee Related JP3615688B2 (en) | 2000-02-29 | 2000-04-28 | Wiring board |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3615688B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008010359A1 (en) * | 2006-07-20 | 2008-01-24 | Panasonic Corporation | Communication device and electronic apparatus using the same |
| JP2010153534A (en) * | 2008-12-25 | 2010-07-08 | Shin Etsu Polymer Co Ltd | Cover ray film, method of manufacturing the same, and flexible printed wiring board |
-
2000
- 2000-04-28 JP JP2000130989A patent/JP3615688B2/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008010359A1 (en) * | 2006-07-20 | 2008-01-24 | Panasonic Corporation | Communication device and electronic apparatus using the same |
| US8014161B2 (en) | 2006-07-20 | 2011-09-06 | Panasonic Corporation | Communication device and electronic apparatus using the same |
| JP2010153534A (en) * | 2008-12-25 | 2010-07-08 | Shin Etsu Polymer Co Ltd | Cover ray film, method of manufacturing the same, and flexible printed wiring board |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3615688B2 (en) | 2005-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6469259B2 (en) | Wiring board | |
| US20050205292A1 (en) | Circuit and method for broadband switching noise suppression in multilayer printed circuit boards using localized lattice structures | |
| JP2003283073A (en) | Wiring board | |
| JP3796192B2 (en) | High frequency module | |
| JP3615688B2 (en) | Wiring board | |
| JP3652203B2 (en) | Wiring board | |
| JP3987664B2 (en) | Wiring board | |
| JP3825350B2 (en) | Ceramic wiring board | |
| JP2005101366A (en) | High-frequency module | |
| JP2003283148A (en) | Wiring board | |
| JP3935638B2 (en) | Multilayer wiring board | |
| JP3921079B2 (en) | Wiring board | |
| JP3784185B2 (en) | Wiring board for mounting electronic components | |
| JP2000077852A (en) | Wiring board | |
| JP4177849B2 (en) | Wiring board for mounting electronic parts and electronic device | |
| JP3940537B2 (en) | Multilayer wiring board | |
| JP2004259960A (en) | Wiring board | |
| JP3838906B2 (en) | High frequency wiring board | |
| JP3921078B2 (en) | Wiring board | |
| JP2004221944A (en) | High frequency wiring board | |
| JP3638528B2 (en) | Package for storing semiconductor elements | |
| JPH11136065A (en) | Noise filter | |
| JP2003046238A (en) | Ceramic wiring board and its manufacturing method | |
| JP4183172B2 (en) | Circuit board | |
| JP3784192B2 (en) | Wiring board for mounting electronic components |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040430 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040706 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040906 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041026 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041101 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071112 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081112 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091112 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101112 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101112 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111112 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111112 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121112 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121112 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131112 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |