JP2001296333A - Ic tester - Google Patents
Ic testerInfo
- Publication number
- JP2001296333A JP2001296333A JP2000113197A JP2000113197A JP2001296333A JP 2001296333 A JP2001296333 A JP 2001296333A JP 2000113197 A JP2000113197 A JP 2000113197A JP 2000113197 A JP2000113197 A JP 2000113197A JP 2001296333 A JP2001296333 A JP 2001296333A
- Authority
- JP
- Japan
- Prior art keywords
- source
- line
- pin
- voltage
- performance board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、被試験対象、例え
ば、ＩＣ，ＬＳＩ等の試験を行うＩＣテスタに関し、少
なくとも、多くの電圧出力ができると共に、高精度の電
圧出力が行えるＩＣテスタに関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an IC tester for testing an object to be tested, for example, an IC, an LSI, etc., and at least to an IC tester capable of outputting a large amount of voltage and of outputting a highly accurate voltage. It is.
【０００２】[0002]
【従来の技術】ＩＣテスタは、被試験対象（以下ＤＵ
Ｔ）にデジタル信号やアナログ信号を与え、ＤＵＴから
のデジタル信号やアナログ信号により、ＤＵＴの良否の
判定を行い、試験を行うものである。このような装置を
図２に示し説明する。2. Description of the Related Art An IC tester is an object under test (hereinafter referred to as DU).
A digital signal or an analog signal is given to T), the quality of the DUT is determined based on the digital signal or the analog signal from the DUT, and a test is performed. Such an apparatus is shown and described in FIG.
【０００３】図２において、テストヘッドＴＨは、ピン
エレクトロニクスボードＰＥを複数枚搭載する。ピンエ
レクトロニクスボードＰＥは、図示しないドライバ、コ
ンパレータ等が搭載され、複数のポゴピンを有するポゴ
ピンブロックＢが接続される。パフォーマンスボードＰ
Ｆは、ＤＵＴ１を搭載し、ポゴピンブロックＢのポゴピ
ンと接触して、電気的に接続する。In FIG. 2, a test head TH mounts a plurality of pin electronics boards PE. The pin electronics board PE includes a driver, a comparator, and the like (not shown), and is connected to a pogo pin block B having a plurality of pogo pins. Performance board P
F mounts the DUT 1 and makes electrical contact with the pogo pins of the pogo pin block B.
【０００４】さらに図３にアナログ信号の入出力の電気
的接続について説明する。なお、デジタル信号の入出力
の電気的接続については説明を省略する。FIG. 3 illustrates the electrical connection of the input and output of analog signals. The description of the electrical connection for input and output of digital signals is omitted.
【０００５】図３において、ソース・メジャー部ＳＭ１
〜ＳＭｎは、テストヘッドＴＨに搭載され、パフォーマ
ンスボードＰＦのＤＵＴ１の各ピンにセンス線Ｓとソー
ス線Ｆとを、ポゴピンＰ1〜Ｐ2nを介して接続し、電圧
測定、電圧出力を行う。ここで、ソース・メジャー部Ｓ
Ｍ１〜ＳＭｎは、ピンエレクトロニクスボードＰＥとは
別に設けられるが、ピンエレクトロニクスボードＰＥを
介して、ＤＵＴ１に接続される。また、本発明の主要部
でないので、図示しないが、ソース・メジャー部ＳＭ１
〜ＳＭｎの電圧出力用のグランド線は共通化されてお
り、ポゴピンを介して、ＤＵＴ１の近くで接地され、電
圧測定用のグランド線も共通化されて、ポゴピンを介し
て、ＤＵＴ１の近くで接続されている。In FIG. 3, a source measure unit SM1
SMn are mounted on the test head TH, and connect the sense line S and the source line F to each pin of the DUT 1 of the performance board PF via pogo pins P 1 to P 2n to perform voltage measurement and voltage output. Here, the source / measure section S
M1 to SMn are provided separately from the pin electronics board PE, but are connected to the DUT 1 via the pin electronics board PE. Although not shown, since it is not the main part of the present invention, the source measure part SM1
To SMn are shared by the ground, and are grounded near the DUT1 via the pogo pin, and the ground line for the voltage measurement is also shared by the pogo pin and connected near the DUT1 via the pogo pin. Have been.
【０００６】このような装置の動作を以下に説明する。
ソース・メジャー部ＳＭ１〜ＳＭｎを電圧出力として使
用する場合、センス線Ｓの先端、つまり、ＤＵＴ１の各
ピンが設定電圧になるように、フォース線ＦからＤＵＴ
１の各ピンに電圧出力を行う。The operation of such a device will be described below.
When the source measure units SM1 to SMn are used as a voltage output, the DUT from the force line F is set so that the tip of the sense line S, that is, each pin of the DUT1, has a set voltage.
1 to output a voltage to each pin.
【０００７】また、電圧測定として使用する場合、セン
ス線Ｓの先端、つまり、ＤＵＴ１の各ピンの電圧を測定
する。この場合、フォース線Ｆからは電圧は出力されな
い。When used as a voltage measurement, the voltage of the tip of the sense line S, that is, the voltage of each pin of the DUT 1 is measured. In this case, no voltage is output from the force line F.
【０００８】[0008]
【発明が解決しようとする課題】ソース・メジャー部Ｓ
Ｍ１〜ＳＭｎは、センス線Ｓが、ＤＵＴ１の各ピンへ接
続されているので、精度よく電圧出力または電圧測定を
行うことができるが、ポゴピンブロックＢのポゴピンが
２ピン必要となる。[Problems to be Solved by the Invention] Source measure section S
In M1 to SMn, since the sense line S is connected to each pin of the DUT 1, voltage output or voltage measurement can be performed with high accuracy. However, two pogo pins of the pogo pin block B are required.
【０００９】１つのポゴピンブロックＢは、パフォーマ
ンスボードＰＦとテストヘッドＴＨの寸法的な制約か
ら、通常、２６のポゴピンに制限されている。そのた
め、ソース・メジャー部ＳＭ１〜ＳＭｎの数も制限され
てしまう。[0009] One pogo pin block B is usually limited to 26 pogo pins due to dimensional restrictions of the performance board PF and the test head TH. Therefore, the number of source measure units SM1 to SMn is also limited.
【００１０】近年、ＤＵＴ１の高集積化に伴い、ピン数
が増加しているが、試験時間短縮のため、ソース・メジ
ャー部ＳＭ１〜ＳＭｎの増加が要求されている。[0010] In recent years, the number of pins has increased with the increase in the degree of integration of the DUT 1, but in order to shorten the test time, an increase in the number of the source measure units SM1 to SMn is required.
【００１１】そこで、ピンエレクトロニクスＰＥ内部
で、センス線Ｓをフォース線Ｆに接続し、ソース・メジ
ャー部ＳＭ１〜ＳＭｎの数を増加させることが考えられ
る。Therefore, it is conceivable to connect the sense line S to the force line F inside the pin electronics PE to increase the number of source / measurement units SM1 to SMn.
【００１２】しかし、ＤＵＴ１のピンによっては高精度
の測定または出力を要求される。そのため、高精度用の
ソース・メジャー部を用意することが考えられるが、実
際の試験段階で、高精度を要求するピンが変更される場
合が、数多くある。その場合には、パフォーマンスボー
ドＰＦの配線変更、つまり、作り直しや、煩雑なプログ
ラムの変更が発生してしまうという問題点があった。However, high accuracy measurement or output is required depending on the pins of the DUT 1. For this reason, it is conceivable to prepare a source measure unit for high accuracy, but there are many cases where pins requiring high accuracy are changed in an actual test stage. In this case, there is a problem in that the wiring of the performance board PF is changed, that is, a re-creation or a complicated program change occurs.
【００１３】そこで、本発明の目的は、少なくとも、多
くの電圧出力ができると共に、高精度の電圧出力が行え
るＩＣテスタを実現することにある。It is an object of the present invention to provide an IC tester that can output at least a large amount of voltage and can output a highly accurate voltage.
【００１４】[0014]
【課題を解決するための手段】本発明は、被試験対象を
パフォーマンスボードに搭載し、このパフォーマンスボ
ードに接続するポゴピンブロックのポゴピンを介して信
号の授受を行い、被試験対象の試験を行うＩＣテスタに
おいて、少なくとも、センス線により電圧を測定し、前
記ポゴピンブロックのポゴピンに接続するフォース線に
より電圧出力を行う複数のソース・メジャー部と、前記
ポゴピンブロックのポゴピンを介して、前記パフォーマ
ンスボード上のジャンパ線により、前記被試験対象のピ
ンに接続する外部センス線と、前記ソース・メジャー部
のセンス線に、前記パフォーマンスボードの前段のフォ
ース線と外部センス線とを切り替えて接続するスイッチ
部とを設けたことを特徴とするものである。According to the present invention, there is provided an IC for mounting a device under test on a performance board, transmitting and receiving signals via pogo pins of a pogo pin block connected to the performance board, and testing the device under test. In the tester, at least a voltage is measured by a sense line, and a plurality of source / measure units that output a voltage by a force line connected to the pogo pin of the pogo pin block, and on the performance board via the pogo pin of the pogo pin block. A jumper line connects an external sense line connected to the pin under test, and a switch unit that connects to the sense line of the source / measure unit by switching between a force line at an earlier stage of the performance board and an external sense line. It is characterized by having been provided.
【００１５】このような本発明では、スイッチ部によ
り、センス線を、パフォーマンスボードの前段のフォー
ス線と、外部センス線とを切り替えて接続する。In the present invention, the sense line is switched and connected between the force line at the preceding stage of the performance board and the external sense line by the switch section.
【００１６】[0016]
【発明の実施の形態】以下図面を用いて本発明の実施の
形態を説明する。図１は本発明の一実施例を示した構成
図である。Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a configuration diagram showing one embodiment of the present invention.
【００１７】図において、ソース・メジャー部ＳＭ１〜
ＳＭｎは、ピンエレクトロニクスボードＰＥに搭載さ
れ、センス線Ｓにより電圧を測定し、ポゴピンブロック
のポゴピンＰ1〜Ｐnに接続するフォース線Ｆにより電圧
出力を行う。外部センス線ＳＯは、ポゴピンブロックの
ポゴピンＰn+1を介して、パフォーマンスボードＰＦ上
のジャンパ線Ｊにより、ＤＵＴ１のピンに接続する。ス
イッチＳＷ１〜ＳＷｎは、それぞれ、一端をソース・メ
ジャー部ＳＭ１〜ＳＭｎのセンス線Ｓに接続し、他端を
ソース・メジャー部ＳＭ１〜ＳＭｎのフォース線Ｆに、
パフォーマンスボードＰＦの前段で接続する。クロスポ
イントスイッチＣＳＷ１〜ＣＳＷｎは、それぞれ、一端
をソース・メジャー部ＳＭ１〜ＳＭｎのセンス線Ｓに接
続し、他端を外部センス線ＳＯに接続する。ここで、ス
イッチＳＷ１〜ＳＷｎ、クロスポイントスイッチＣＳＷ
１〜ＣＳＷｎがスイッチ部を構成する。In the figure, source measure units SM1 to SM1
The SMn is mounted on the pin electronics board PE, measures a voltage with the sense line S, and outputs a voltage with a force line F connected to the pogo pins P 1 to P n of the pogo pin block. The external sense line SO is connected to a pin of the DUT 1 by a jumper line J on the performance board PF via a pogo pin P n + 1 of the pogo pin block. Each of the switches SW1 to SWn has one end connected to the sense line S of the source measure section SM1 to SMn, and the other end connected to the force line F of the source measure section SM1 to SMn.
Connected before the performance board PF. Each of the cross point switches CSW1 to CSWn has one end connected to the sense line S of the source / measurement units SM1 to SMn, and the other end connected to the external sense line SO. Here, the switches SW1 to SWn and the cross point switch CSW
1 to CSWn constitute a switch unit.
【００１８】このような装置の動作を以下で説明する。
ソース・メジャー部ＳＭ１を高精度に使用する場合は、
スイッチＳＷ１をオフ、スイッチＳＷ２〜ＳＷｎはオ
ン、クロスポイントスイッチＣＳＷ１をオン、クロスポ
イントスイッチＣＳＷ２〜ＣＳＷｎをオフとする。そし
て、ジャンパ線Ｊにより、外部センス線ＳＯと、ソース
・メジャー部ＳＭ１のフォース線Ｆが電気的につながる
ＤＵＴ１のピンとを接続する。この結果、ソース・メジ
ャー部ＳＭ１は高精度に電圧測定または電圧出力を行う
ことができる。The operation of such a device will be described below.
When using the source measure section SM1 with high accuracy,
The switch SW1 is turned off, the switches SW2 to SWn are turned on, the crosspoint switch CSW1 is turned on, and the crosspoint switches CSW2 to CSWn are turned off. Then, the external sense line SO is connected to the pin of the DUT 1 to which the force line F of the source / measure section SM1 is electrically connected by the jumper line J. As a result, the source measure unit SM1 can perform voltage measurement or voltage output with high accuracy.
【００１９】また、ソース・メジャー部ＳＭ２を高精度
に使用する場合は、スイッチＳＷ２をオフ、スイッチＳ
Ｗ１，ＳＷ３〜ＳＷｎはオン、クロスポイントスイッチ
ＣＳＷ２をオン、クロスポイントスイッチＣＳＷ１，Ｃ
ＳＷ３〜ＣＳＷｎをオフとする。そして、ジャンパ線Ｊ
により、外部センス線ＳＯと、ソース・メジャー部ＳＭ
２のフォース線Ｆが電気的につながるＤＵＴ１のピンと
を接続する。この結果、ソース・メジャー部ＳＭ２は高
精度に電圧測定または電圧出力を行うことができる。When using the source / measure unit SM2 with high accuracy, the switch SW2 is turned off and the switch S2 is turned off.
W1, SW3 to SWn are on, the crosspoint switch CSW2 is on, and the crosspoint switches CSW1, CSW1
SW3 to CSWn are turned off. And jumper line J
, The external sense line SO and the source / measure unit SM
The second force line F connects to the electrically connected pin of the DUT 1. As a result, the source measure unit SM2 can perform voltage measurement or voltage output with high accuracy.
【００２０】同様に、ソース・メジャー部ＳＭ３〜ＳＭ
ｎを高精度に使用する場合は、スイッチＳＷ１〜ＳＷ
ｎ、クロスポイントスイッチＣＳＷ１〜ＣＳＷｎを切り
替える。そして、ジャンパ線Ｊにより、外部センス線Ｓ
Ｏと、ソース・メジャー部ＳＭ３〜ＳＭｎのフォース線
が電気的につながるＤＵＴ１のピンとを接続し、ソース
・メジャー部ＳＭ３〜ＳＭｎの高精度の電圧測定または
電圧出力を行う。Similarly, source measure units SM3 to SM
When using n with high precision, the switches SW1 to SW
n, switches the cross point switches CSW1 to CSWn. The external sense line S is connected by the jumper line J.
O is connected to a pin of the DUT 1 to which the force lines of the source measure units SM3 to SMn are electrically connected to perform high-precision voltage measurement or voltage output of the source measure units SM3 to SMn.
【００２１】このように、スイッチＳＷ１〜ＳＷｎ、ク
ロスポイントスイッチＣＳＷ１〜ＣＳＷｎにより、ソー
ス・メジャー部ＳＭ１〜ＳＭｎのセンス線Ｓを、ポゴピ
ンＰ 1〜Ｐnと、ジャンパ線Ｊを用いて、ＤＵＴ１のピン
に接続する外部センス線ＳＯとを切り替えて接続する。
これにより、ソース・メジャー部ＳＭ１〜ＳＭｎを多く
搭載でき、多くの電圧測定、電圧出力ができると共に、
必要に応じて、高精度の電圧測定、電圧出力も容易に行
うことができる。As described above, the switches SW1 to SWn,
By the loss point switches CSW1 to CSWn, the saw
Connect the sense lines S of the
P 1~ PnAnd jumper J
To the external sense line SO to be connected.
As a result, the source measure units SM1 to SMn can be increased.
It can be installed and can perform many voltage measurements and voltage outputs,
Easily perform high-precision voltage measurement and voltage output as necessary
I can.
【００２２】また、１枚のピンエレクトロニクスボード
ＰＥにソース・メジャー部ＳＭ１〜ＳＭｎを搭載したの
で、ドライバ、コンパレータ等を搭載するピンエレクト
ロニクスＰＥに交換でき、ＤＵＴ１の種類によって構成
を変更できる。Further, since the source / measure units SM1 to SMn are mounted on one pin electronics board PE, it can be replaced with a pin electronics PE on which a driver, a comparator and the like are mounted, and the configuration can be changed depending on the type of the DUT 1.
【００２３】なお、ソース・メジャー部ＳＭ１〜ＳＭｎ
は、電圧測定または電圧出力をする構成を示したが、少
なくとも電圧出力する構成であればよい。The source measure units SM1 to SMn
Has shown a configuration for performing voltage measurement or voltage output. However, any configuration may be used as long as it is at least a voltage output.
【００２４】また、実施例では、外部線ＳＯを１本だけ
設けた構成を示したが、ソース・メジャー部ＳＭ１〜Ｓ
Ｍｎの数より少ない本数の構成も本発明に含まれる。Further, in the embodiment, the configuration in which only one external line SO is provided is shown.
The present invention includes a configuration having a number smaller than the number of Mn.
【００２５】そして、ピンエレクトロニクスボードＰＥ
にソース・メジャー部ＳＭ１〜ＳＭｎを搭載した実施例
を示したが、テストヘッド内部やテストヘッドに接続す
る本体に搭載する構成でもよい。しかし、本体に搭載す
ると、テストヘッドまで多くのケーブルを必要としＩＣ
テスタが大型化してしまう。また、ソース・メジャー部
ＳＭ１〜ＳＭｎからＤＵＴ１までに距離があると各線に
浮遊容量がぶら下がり、特性劣化（整定時間の長時間
化、フィードバック系の不安定化等）が発生するので、
ピンエレクトロニクスボードＰＥにソース・メジャー部
ＳＭ１〜ＳＭｎを設けた方が好適である。The pin electronics board PE
Although the embodiment in which the source / measure units SM1 to SMn are mounted is shown in FIG. However, when mounted on the main unit, many cables are required up to the test head and IC
The tester becomes large. Further, if there is a distance from the source measure units SM1 to SMn to the DUT1, the stray capacitance is hung down on each line, and characteristic deterioration (long settling time, instability of the feedback system, etc.) occurs.
It is preferable to provide the source / measure units SM1 to SMn on the pin electronics board PE.
【００２６】[0026]
【発明の効果】本発明によれば、以下のような効果があ
る。請求項１によれば、スイッチ部により、ソース・メ
ジャー部のセンス線を、ポゴピンと、ジャンパ線を用い
て、被試験対象のピンに接続する外部センス線とを切り
替えて接続する。これにより、ソース・メジャー部を多
く搭載でき、多くの電圧出力ができると共に、高精度の
電圧出力も容易に行うことができる。According to the present invention, the following effects can be obtained. According to the first aspect, the switch section switches and connects the sense line of the source / measurement section to the external sense line connected to the pin under test using the pogo pin and the jumper line. As a result, a large number of source / measure sections can be mounted, a large number of voltage outputs can be performed, and a highly accurate voltage output can be easily performed.
【００２７】請求項２によれば、１枚のピンエレクトロ
ニクスボードに、複数のソース・メジャー部を搭載した
ので、ドライバ、コンパレータ等を搭載するピンエレク
トロニクスに交換でき、被試験対象の種類によって構成
を変更できる。According to the second aspect of the present invention, since a plurality of source / measure sections are mounted on one pin electronics board, it can be replaced with pin electronics on which a driver, a comparator, etc. are mounted. Can be changed.
【図１】本発明の一実施例を示した構成図である。FIG. 1 is a configuration diagram showing one embodiment of the present invention.
【図２】ＩＣテスタの構成を示した図である。FIG. 2 is a diagram showing a configuration of an IC tester.
【図３】従来のＩＣテスタの構成を示した図である。FIG. 3 is a diagram showing a configuration of a conventional IC tester.
１ 被試験対象 ＣＳＷ１〜ＣＳＷｎ クロスポイントスイッチ Ｆ フォース線 Ｊ ジャンパ線 ＰＥ ピンエレクトロニクスボード ＰＦ パフォーマンスボード Ｓ ソース線 ＳＭ１〜ＳＭｎ ソース・メジャー部 ＳＯ 外部ソース線 ＳＷ１〜ＳＷｎ スイッチ Ｐ1〜Ｐn+1 ポゴピン1 under test CSW1~CSWn crosspoint switch F Force line J jumper wire PE pin electronics board PF performance board S source line SM1~SMn source measuring unit SO external source line SW1~SWn switch P 1 to P n + 1 pogo pins
Claims (2)
載し、このパフォーマンスボードに接続するポゴピンブ
ロックのポゴピンを介して信号の授受を行い、被試験対
象の試験を行うＩＣテスタにおいて、 少なくとも、センス線により電圧を測定し、前記ポゴピ
ンブロックのポゴピンに接続するフォース線により電圧
出力を行う複数のソース・メジャー部と、 前記ポゴピンブロックのポゴピンを介して、前記パフォ
ーマンスボード上のジャンパ線により、前記被試験対象
のピンに接続する外部センス線と、 前記ソース・メジャー部のセンス線に、前記パフォーマ
ンスボードの前段のフォース線と外部センス線とを切り
替えて接続するスイッチ部とを設けたことを特徴とする
ＩＣテスタ。1. An IC tester which mounts a device under test on a performance board, transmits and receives signals via pogo pins of a pogo pin block connected to the performance board, and tests the device under test. A plurality of source / measurement units that measure voltage and output a voltage through a force wire connected to the pogo pin of the pogo pin block, and the test object by a jumper wire on the performance board via the pogo pin of the pogo pin block. And an external sense line connected to a pin of the performance board, and a switch unit for switching and connecting a force line at the preceding stage of the performance board and an external sense line to the sense line of the source / measurement unit. Tester.
エレクトロニクスボードに設けたことを特徴とする請求
項１記載のＩＣテスタ。2. The IC tester according to claim 1, wherein a plurality of source / measure units are provided on one pin electronics board.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000113197A JP2001296333A (en) | 2000-04-14 | 2000-04-14 | Ic tester |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000113197A JP2001296333A (en) | 2000-04-14 | 2000-04-14 | Ic tester |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001296333A true JP2001296333A (en) | 2001-10-26 |
Family
ID=18625213
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000113197A Pending JP2001296333A (en) | 2000-04-14 | 2000-04-14 | Ic tester |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001296333A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007507715A (en) * | 2003-09-30 | 2007-03-29 | テラダイン・インコーポレーテッド | Efficient switching architecture with reduced stub length |
-
2000
- 2000-04-14 JP JP2000113197A patent/JP2001296333A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007507715A (en) * | 2003-09-30 | 2007-03-29 | テラダイン・インコーポレーテッド | Efficient switching architecture with reduced stub length |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7609081B2 (en) | Testing system and method for testing an electronic device | |
| US7472321B2 (en) | Test apparatus for mixed-signal semiconductor device | |
| US5861743A (en) | Hybrid scanner for use in an improved MDA tester | |
| US20090134905A1 (en) | System for measuring signal path resistance for an integrated circuit tester interconnect structure | |
| US20060247873A1 (en) | Apparatus and methods for measurement of analog voltages in an integrated circuit | |
| US7281181B2 (en) | Systems, methods and computer programs for calibrating an automated circuit test system | |
| US8179154B2 (en) | Device, test apparatus and test method | |
| JP2001296333A (en) | Ic tester | |
| JP2000065890A (en) | Lsi test system | |
| JP3594135B2 (en) | Semiconductor inspection equipment | |
| JP2009156580A (en) | Input capacitance measuring circuit | |
| JP5024146B2 (en) | Semiconductor test equipment with timing calibration function | |
| JPH10288647A (en) | Integrated circuit inspection device and method | |
| KR20010070252A (en) | Reference voltage setting method and apparatus for semiconductor ic tester | |
| KR100861788B1 (en) | Integration measuring instrument | |
| JP4061533B2 (en) | IC tester | |
| EP4224180A1 (en) | Dft architecture for analog circuits | |
| JPH10267980A (en) | Wiring inspection apparatus for multiple interconnection | |
| JP4232637B2 (en) | IC tester | |
| JP2537030Y2 (en) | LSI tester | |
| JPH03233376A (en) | Semiconductor test system, calibration means used in the same, and pin electronics | |
| JP4173229B2 (en) | IC test equipment | |
| WO2010007770A1 (en) | Testing device | |
| CN117471274A (en) | WAT test system and WAT test device based on Kelvin connection | |
| KR20130011948A (en) | Method for measuring a electrical length in a semiconductor test device |