JP2001284209A - Method of forming multilayered resist pattern and method of manufacturing semiconductor device - Google Patents

Method of forming multilayered resist pattern and method of manufacturing semiconductor device

Info

Publication number
JP2001284209A
JP2001284209A JP2000093220A JP2000093220A JP2001284209A JP 2001284209 A JP2001284209 A JP 2001284209A JP 2000093220 A JP2000093220 A JP 2000093220A JP 2000093220 A JP2000093220 A JP 2000093220A JP 2001284209 A JP2001284209 A JP 2001284209A
Authority
JP
Japan
Prior art keywords
resist
film
solution
lower
multilayer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000093220A
Other languages
Japanese (ja)
Inventor
Kiyonobu Onishi
Yasuhiko Sato
Hideshi Shiobara
康彦 佐藤
英志 塩原
廉伸 大西
Original Assignee
Toshiba Corp
株式会社東芝
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, 株式会社東芝 filed Critical Toshiba Corp
Priority to JP2000093220A priority Critical patent/JP2001284209A/en
Publication of JP2001284209A publication Critical patent/JP2001284209A/en
Application status is Pending legal-status Critical

Links

Abstract

PROBLEM TO BE SOLVED: To provide a method of forming a multilayered resist pattern, by which the coating step in a multilayered resist process can be simplified and a method of manufacturing a semiconductor device. SOLUTION: In the method of forming a multilayered resist pattern, a material having low solubility against the solvent of an SOG film material is used for a lower-layer resist and its solution is applied to a substrate 10 to be worked. Before baking the film 3' of the solution, an applied film is formed on the film 3' by dripping an SOG solution 7 onto the film 3'. It is also possible to drip the SOG solution after the film 3' is dried by means of a spin dryer, etc. Then the SOG solution 7 is dried and the film 3' and the film of the solution 7 are collectively baked (heat-treated) on a hot plate 5. In addition, after the solution for an upper-layer resist is applied to the SOG film 7, the upper-layer resist is formed by baking the solution. Consequently, the solution applying and baking steps performed every time at the time of forming the films 3' and film 7 in the conventional example can be carried out at the same time. Namely, one baking step can be omitted.

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【発明の属する技術分野】本発明は、半導体装置の製造方法におけるリソグラフィー工程に係り、とくに塗布膜を積層する多層レジストプロセスにおける多層の塗布膜の形成方法に関するものである。 The present invention relates to relates to a lithography process in the manufacturing method of the semiconductor apparatus, and a method for forming a multilayer coating film in a multilayer resist process, especially laminating a coating film.

【0002】 [0002]

【従来の技術】図13乃至図15は、従来の多層レジストパターンを形成するプロセスを示す断面図である。 BACKGROUND ART FIGS. 13 to 15 are sectional views showing a process of forming a conventional multilayer resist pattern. まず、ウェーハ100を回転可能なスピンチャック101 First, the spin chuck 101 can rotate the wafer 100
により支持する。 By the support. 次に、ウェーハ100は、スピンチャック101の回転により回転され、その回転するウェーハ100の主面に下層レジスト溶液供給ノズル102から下層レジスト溶液103が供給される(図13 Next, the wafer 100 is rotated by the rotation of the spin chuck 101, the lower layer resist solution 103 is supplied from the lower layer resist solution supply nozzle 102 to the main surface of the wafer 100 to its rotation (Fig. 13
(a))。 (A)). ウェーハ100の回転により下層レジスト溶液103は、均一に主面に塗布される。 Lower resist solution 103 by the rotation of the wafer 100 is uniformly applied to the main surface. その後主面上に塗布された下層レジスト103の膜は、乾燥される(図13(b))。 Film subsequent lower layer coated on the major surface resist 103 is dried (FIG. 13 (b)). 次に、ウェーハ100は、ホットプレート105に搭載されベークされて下層レジスト104が形成される(図13(c))。 Next, the wafer 100 is lower resist 104 is formed by baked mounted on the hot plate 105 (FIG. 13 (c)). 次に、ウェーハ100の主面にSOG溶液供給ノズル106からSOG溶液10 Then, SOG solution 10 on the main surface of the wafer 100 from the SOG solution supply nozzle 106
7が供給される(図14(a))。 7 is supplied (Fig. 14 (a)). ウェーハ100の回転によりSOG溶液107は、均一に下層レジスト10 SOG solution 107 by the rotation of the wafer 100 is uniformly lower resist 10
4上に塗布される。 4 is applied over. その後、下層レジスト104上に塗布されたSOG溶液の膜107の膜は、乾燥される(図14(b))。 The membrane of the film 107 of SOG solution is coated on the lower resist 104 is dried (FIG. 14 (b)).

【0003】次に、ウェーハ100は、ホットプレート105に搭載されベークされて中間層であるSOG膜1 [0003] Next, the wafer 100 is, SOG film 1 is baked is mounted on the hot plate 105 as an intermediate layer
08が形成される(図14(c))。 08 is formed (FIG. 14 (c)). 次に、ウェーハ1 Then, the wafer 1
00の主面に上層レジスト溶液供給ノズル109から上層レジスト溶液110が供給される(図15(a))。 Upper layer 00 of the main surface resist solutions upper resist solution 110 from the supply nozzle 109 is supplied (Fig. 15 (a)).
ウェーハ100の回転により上層レジスト溶液110 Upper resist solution 110 by the rotation of the wafer 100
は、均一にSOG膜108上に塗布される。 It is uniformly coated on the SOG film 108. その後、S Then, S
OG膜108上に塗布された上層レジスト溶液110の膜は、乾燥される(図15(b))。 Film of the upper layer resist solution 110 coated on the OG film 108 is dried (FIG. 15 (b)). 次に、ウェーハ1 Then, the wafer 1
00は、ホットプレート105に搭載されベークされて上層レジスト111が形成される。 00, the upper layer resist 111 is formed by baked mounted on the hot plate 105. この様にして、下層レジスト104、中間層であるSOG膜108及び上層レジスト111の多層レジスト膜がウェーハ100上に形成される(図15(c))。 In this manner, the lower layer resist 104, the multilayer resist film of SOG film 108 and the upper resist 111 is an intermediate layer is formed on the wafer 100 (FIG. 15 (c)). このSOG膜は、シリコン酸化膜(SiO 2 )をいう。 The SOG film, refers to a silicon oxide film (SiO 2). 有機溶剤に溶けたガラス溶液をウェーハ上にスピンコートし加熱処理して形成されものである。 The glass solution dissolved in an organic solvent on the wafer are those formed by spin-coating heat treatment.

【0004】この多層レジスト膜は、ウェーハに形成されたアルミニウムなどの金属膜(被処理膜)上に形成される。 [0004] The multilayer resist film is formed on the metal film such as aluminum formed on a wafer (workpiece film). 次に、上層レジストをパターニングする工程と、 Next, a step of patterning the upper resist,
パターニングされた上層レジストをマスクにしてSOG SOG with the patterned upper layer resist as a mask
膜をエッチングによりパターニングする工程と、パターニングされたSOG膜をマスクにして下層レジストをエッチングによりパターニングする工程と、パターニングされた下層レジストをマスクにしてアルミニウムなどの金属膜をエッチングする工程とを経て、金属膜をパターニングして、これを金属配線とする。 Through a step of patterning the film by etching, the step of patterning the lower layer resist by etching with the patterned SOG film as a mask, and a step of using the patterned lower layer resist as a mask to etch the metal film such as aluminum, by patterning the metal film, which is a metal wiring.

【0005】 [0005]

【発明が解決しようとする課題】従来の方法では、多層レジストパターンは、上層レジスト/SOG/下層レジストよりなる。 In [Problems that the Invention is to Solve Conventional methods, multilayer resist pattern is formed of a upper layer resist / SOG / lower resist. そして、これらの多層膜を形成する工程は、通常、まず被加工基板上に下層レジストを塗布、ベークし、その後SOG膜を塗布、ベークし、さらに、上層レジストを塗布、ベークをするという工程を経てくるので、工程が非常に煩雑になるという問題があった。 The process of forming these multilayer films are usually first coated with a lower layer resist on the substrate to be processed and baked, then the SOG film coated and baked, further, coating an upper layer resist, a step that the baking since coming through, the process there has been a problem that becomes very complicated. 本発明は、このような事情によりなされたものであり、多層レジストプロセスにおける塗布工程を簡略化することができる多層レジストパターン形成方法及びこの方法を用いた半導体装置の製造方法を提供する。 The present invention has been made by such circumstances, to provide a method of manufacturing a semiconductor device using a multilayer resist pattern forming method and the method which can simplify the coating process in a multilayer resist process.

【0006】 [0006]

【課題を解決するための手段】本発明は、以上の課題を解決するものであり、第1の方法としては、SOG膜材料の溶媒に対する溶解性の低い材料を下層レジストとして用い、これを被加工基板上に塗布し、その後下層レジストのベーク前に、この膜上にSOG溶液を滴下し塗布膜形成する。 The present invention SUMMARY OF] is intended to solve the above problems, as a first method, using a low solubility in a solvent of the SOG film material material as the lower layer resist, this object coated on a processed substrate, then before baking the lower resist was dropped SOG solution is coated film formed on this film. このとき、塗布後の下層レジストをスピンドライもしくは減圧乾燥などの方法により乾燥した後に、SOG溶液を滴下しても良い。 At this time, the lower resist after coating after dried by a method such as spin-drying or vacuum drying, it may be dropped an SOG solution. その後、SOG溶液を乾燥し、下層レジスト及びSOG溶液の膜を一括でベーク(加熱処理)する。 Thereafter, SOG solution was dried and baked (heat-treated) in bulk film of the lower layer resist and SOG solution. 次に、このSOG膜上に上層レジスト溶液を塗布した後、ベークを行って、上層レジストを形成する。 Then, after applying the upper resist solution on the SOG film, and baked to form an upper resist. 本発明の方法を用いることにより、従来各膜を形成する毎に繰り返し行われてきた下層レジスト、SOG膜を形成するための塗布、ベーク工程を1回にすることができる。 By using the method of the present invention, the lower resist repeated been done for each of forming the conventional respective films, the coating for forming the SOG film, a baking step may be once. そのためベーク校訂は2回ですみ、ベーク校訂を1回省略できることになる。 Therefore bake revision dwelt twice, becomes possible to omit the bake revision once.

【0007】さらに、本発明は、多層レジストプロセスにおける膜構成である、上層レジスト/SOG膜/下層レジストのみではなく、上層レジスト/下層レジストからなる膜構成の多層レジスト膜に対しても適用可能である。 Furthermore, the present invention is a film structure in the multilayer resist process, the upper layer resist / SOG film / lower layer resist not only, also be applied to a multilayer resist film of film structure comprising an upper layer resist / lower resist is there. 多層レジスト膜の膜構成である上層レジストをパターンニング後に下層レジストのマスク材となるSOGを塗布し、これをエッチバックしてエッチング除去された上層レジストの部分にSOG膜を埋め込み、その後、残っている上層レジストを除去し、この埋め込まれSOG The SOG as a mask material of the lower layer resist is applied to the upper layer resist is a film structure of a multilayer resist film after patterning, which is etched back embedded SOG film in the portion of the upper layer resist is etched away, then the remaining upper resist is removed, the embedded SOG that are
膜をマスクとして、下層レジストのエッチングを行うようなプロセスにおいても、上層レジストの溶剤は、SO The film as a mask, even in processes such as etching the lower resist, the solvent of the upper layer resist, SO
G溶液の溶剤と近い組成であるのでSOG/下層レジストの膜構成を同時に加熱処理する方法と同じ様に適用が可能である。 Since a solvent is close composition G solution can be applied in the same manner as a method of heat treatment SOG / lower resist of the film structure at the same time. また、本発明の第2の方法としては、下層レジスト材料とSOGの混合溶液を被加工基板上に塗布し、両者の相分離を利用して、積層塗布膜を形成する方法である。 In a second method of the present invention, a mixed solution of the lower resist material and SOG was applied onto a substrate to be processed, by using a phase separation of the two, is a method for forming a multilayer coating film. 極性の異なる2種類以上の高分子材料を混合した溶液では、溶液中の高分子材料の濃度がある値となると相分離を起こす。 With a solution of a mixture of two or more polymeric materials having different polarity, a value that the concentration of polymer material in the solution when phase separation occurs. その後、この被加工基板のベークを行う。 Thereafter, the baking of the substrate to be processed. この場合、塗布膜表面には、熱力学的に表面エネルギーを安定化させるため、極性の小さい成分が集まり易いのでこの方法が可能考えられる。 In this case, the coating film surface, in order to thermodynamically stabilize the surface energy, the method is considered possible because the easy collection small polar component is.

【0008】このような特性を考慮して、下層レジストとしてはフェノールノボラック樹脂やポリヒドロキシスチレンなどの水酸基などの極性基を有する材料が望ましい。 [0008] In view of such characteristics, as a lower resist material having a polar group such as a hydroxyl group such as phenol novolac resins and polyhydroxystyrene is desirable. その溶媒としては、アセトン、メチルエチルケトン、メチルイソブチルケトン、シクロヘキサノン等のケトン系溶剤、メチルセロソルブ、メチルセロソルブアセテート、エチルセロソルアセテート等のセロソルブ系溶剤、乳酸エチル、酢酸エチル、酢酸ブチル、酢酸イソアミル等のエステル系溶剤、メタノール、エタノール、イソプロパニール等のアルコール系溶剤(以上、極性溶媒)、その他アニール、トルエン、キシレン、ナフサ(以上、無極性溶媒)などがある。 As the solvent, acetone, methyl ethyl ketone, methyl isobutyl ketone, ketone solvents such as cyclohexanone, methyl cellosolve, cellosolve solvents, ethyl lactate and methyl cellosolve acetate, ethyl cellosolve Sol acetate, ethyl acetate, butyl acetate, such as acetic acid isoamyl ester solvents, methanol, ethanol, alcohol solvents such as isopropyl Paneer (more polar solvents), other annealing, toluene, xylene, naphtha (more nonpolar solvents) and the like. またSOG材料としてはメチルシロキサンポリマーなどの水酸基含有量の小さいものが望ましい。 The thing as the SOG material having a small hydroxyl group content such as methyl siloxane polymer is desired. この他SOG以外の中間層材料としてはジメチルポリシラン、ジフェニルポリシラン、メチルフェニルポリシランもしくはこれらの共重合体の極性基を有しないものでも良い。 Dimethyl polysilane as an intermediate layer material other than the other SOG, diphenyl polysilane, may be one which does not have a methylphenylpolysilane or polar groups of these copolymers. その溶媒としては、SO As the solvent, SO
Gに対してはアルコール類などの上記極性溶媒、ポリシランを混入する場合では上記無極性溶媒が望ましい。 The polar solvents such as alcohols for G, the nonpolar solvent is preferable in the case of mixing a polysilane. その場合には、下層レジスト中に含まれる極性基は、少なくても良い。 In that case, the polar group contained in the lower layer resist, may be less.

【0009】すなわち、本発明の多層レジストパターン形成方法は、被加工基板上に少なくとも下層レジスト、 [0009] That is, the multilayer resist pattern forming method of the present invention, at least the lower layer resist on a substrate to be processed,
この下層レジストのマスクとなる中間層及び上層レジストよりなる多層の塗布膜を形成し、これら多層の塗布膜を順次エッチングによってパターン転写を行う工程を具備し、前記中間層の塗布膜は、金属化合物からなり、前記下層レジストの塗布膜は、前記中間層の前記金属化合物溶液の溶媒に対して溶解性の低い材料の少なくとも有機化合物からなり、前記下層レジストの前記有機化合物の溶液を前記被加工基板上に塗布、乾燥後に、前記中間層である金属化合物の溶液を前記下層レジストの塗布膜上に塗布、乾燥し、前記下層レジスト及び前記中間層の塗布膜を同時に加熱処理することを特徴としている。 The intermediate layer and multilayer coating film made of the upper layer resist as a mask for this lower layer resist is formed, comprising a step of transferring a pattern by sequentially etching these multilayer coating film, the coating film of the intermediate layer is a metal compound made, the coating film of the lower layer resist, the consists of at least an organic compound material having a low solubility in solvents of the metal compound solution of the intermediate layer, the lower resist solution the processed substrate to the organic compound composition applied after drying, the coating solution of the metal compound which is an intermediate layer on the coated film of the lower layer resist, dried, and characterized by simultaneously heating the coated film of the lower layer resist and the intermediate layer . 前記下層レジストは、炭素含有量80重量%以上の高分子材料からなり、前記中間層を形成する金属化合物溶液の溶媒は、極性溶媒からなるようにしても良い。 The lower layer resist, consisting of carbon content 80% or more by weight of the polymer material, a solvent metal compound solution for forming the intermediate layer may be made of a polar solvent. 前記下層レジストの塗布する工程と、前記塗布膜上に次の構成要素の溶液を塗布する工程との間に、前記下層レジストの表面に紫外線もしくは電子線などの放射線を照射する工程をさらに具備するようにしても良い。 A step of applying the lower layer resist, between the step of applying a solution of the following components on the coating film, further comprising the step of irradiating radiation such as ultraviolet or electron beam on the surface of the lower layer resist it may be so.

【0010】本発明の多層レジストパターン形成方法は、被加工基板上に少なくとも有機化合物よりなる下層レジスト及び上層レジストよりなる多層の塗布膜を形成する工程と、前記下層レジスト及び上層レジストからなる多層の塗布膜を同時に加熱処理する工程と、前記上層レジストをパターニングして不要な部分を除去する工程と、金属化合物よりなる中間層を前記上層レジストのレジストパターン間に埋め込む工程と、前記中間層をマスクとして前記下層レジストをエッチングして前記下層レジストと中間層とから構成された多層レジストパターンを形成する工程とを具備したことを特徴としている。 [0010] multilayer resist pattern forming method of the present invention includes the steps of forming a lower resist and multilayer coating film composed of the upper layer resist comprises at least an organic compound on a substrate to be processed, a multilayer composed of the lower layer resist and an upper layer resist a step of heat-treating the coating film at the same time, removing unnecessary portions by patterning the upper resist, burying an intermediate layer made of a metal compound between a resist pattern of the upper resist, masking the intermediate layer is characterized in that by etching the lower layer resist was and forming a multilayer resist pattern, which is composed of said lower resist and the intermediate layer as. 前記下層レジストとなる有機化合物が前記上層レジストとなるレジスト溶液の溶媒に対して溶解性の低い材料であるようにしても良い。 The lower resist become organic compound may be some material having a low solubility in a solvent of a resist solution comprising the said upper resist. 前記下層レジストが炭素含有量8 The lower resist carbon content 8
0重量%の高分子材料であり前記上層レジストを形成するレジスト溶液の溶媒が極性溶媒であるようにしても良い。 0 solvent weight% of a polymer material resist solution for forming the upper layer resist may also be is a polar solvent. 前記被加工基板上に下層レジスト、この下層レジストのマスクとなる中間層及び上層レジストよりなる多層の塗布膜を形成する工程において前記下層レジスト及び前記中間層の混合溶液を前記被加工基板上に塗布するようにしても良い。 Lower resist on the processed substrate, coating a mixed solution of the lower layer resist and the intermediate layer in the processed substrate in the step of forming the intermediate layer and the upper resist consisting multilayer coating film to be a mask for this lower resist it may be.

【0011】本発明の半導体装置の製造方法は半導体基板上に被処理膜を形成する工程と、前記被処理上に下層レジストを塗布し乾燥する工程と、前記乾燥された下層レジストの上に金属化合物の溶液を塗布して金属化合物溶液の膜を形成する工程と、前記下層レジスト及び金属化合物溶液の膜を同時に加熱処理して前記下層レジスト上に前記金属化合物からなる中間層を形成する工程と、 [0011] The method of manufacturing a semiconductor device of the present invention is a step of forming a target film on a semiconductor substrate, a step of coating and drying the lower layer resist on the object to be processed, the metal on the dried lower layer resist a step of solution of the compound is applied to form a film of a metal compound solution, a step of forming an intermediate layer comprising the metal compound on the lower resist the lower resist and simultaneously heating the film of the metal compound solution ,
前記中間層の上に上層レジストを塗布し乾燥する工程と、前記上層レジストを加熱処理する工程と、前記上層レジストをパターニングする工程と、前記パターニングされた上層レジストをマスクにして前記中間層をエッチングによりパターニングする工程と、前記パターニングされた中間層をマスクにして前記下層レジストをエッチングによりパターニングする工程と、前記パターニングされた下層レジストをマスクにして前記被処理膜をエッチングする工程とを具備したことを特徴としている。 Etching a step of applying and drying the upper layer resist on said intermediate layer, and a step of heat-treating the upper layer resist, patterning the top layer resist, the intermediate layer and the patterned upper layer resist as a mask that the step of patterning, equipped patterning the lower layer resist by etching with the patterned intermediate layer as a mask, and etching the target film to the patterned lower layer resist as a mask by It is characterized in.

【0012】 [0012]

【発明の実施の形態】以下、図面を参照して発明の実施の形態を説明する。 BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, an embodiment of the invention with reference to the drawings. まず、図1乃至図5を参照しながら第1の方法を説明する。 First, the first method with reference to FIGS. 図1乃至図3は、本発明の第1 1 through 3, a first aspect of the present invention
の方法による多層レジストパターンを形成するプロセスを示す断面図である。 It is a sectional view showing a process for forming a multi-layer resist pattern in accordance with the method. まず、ウェーハ10を回転可能なスピンチャック1により支持する。 First, supported by the spin chuck 1 rotatable wafer 10. ウェーハ10は、スピンチャック1の回転により回転され、その回転するウェーハ10の主面(被処理面)に下層レジスト溶液供給ノズル2から下層レジスト溶液3が供給される。 Wafer 10 is rotated by the rotation of the spin chuck 1, the lower resist solution 3 is supplied to the main surface of the wafer 10 to its rotation (treated surface) of the lower resist solution supply nozzle 2. 下層レジストとしては中間層であるSOG膜材料の溶媒に対する溶解性が低い材料を用いる(図1(a))。 A material having a low solubility to the solvent of the SOG film material is an intermediate layer as a lower layer resist (Figure 1 (a)). ウェーハ10の回転により下層レジスト溶液3は、均一に主面に塗布される。 Lower resist solution 3 by the rotation of the wafer 10 is uniformly applied to the main surface. その後、主面上に塗布された下層レジスト溶液3は、スピンドライもしくは減圧乾燥などの方法により乾燥され(図1(b))、ウェーハ10上には下層レジスト溶液の膜3′が形成される(図1(c))。 Thereafter, the lower resist solution 3 coated on the major surface is dried by a method such as spin-drying or drying under reduced pressure (FIG. 1 (b)), the film 3 of the lower resist solution on the wafer 10 'is formed (FIG. 1 (c)).

【0013】次に、ウェーハ10の主面にSOG溶液供給ノズル6からSOG溶液7が供給される(図2 [0013] Next, SOG solution 7 is supplied from the SOG solution supply nozzle 6 to the main surface of the wafer 10 (FIG. 2
(a))。 (A)). ウェーハ10の回転によりSOG溶液7は、 SOG solution 7 by the rotation of the wafer 10,
均一に下層レジスト溶液の膜3′上に塗布される。 It is uniformly coated on the lower resist film of solution 3 '. その後下層レジスト溶液の膜3′上に塗布されたSOG溶液7は、乾燥されてSOG溶液7の膜となる(図2 Then lower resist solution film 3 'SOG solution 7 applied onto is dried a film of SOG solution 7 (FIG. 2
(b))。 (B)). 次に、ウェーハ10がホットプレート5に搭載されから、SOG溶液7の膜及び下層レジスト溶液の膜3′は、一括してベークされて下層レジスト4及びこれに積層された中間層であるSOG膜8が形成される(図2(c))。 Then, since the wafer 10 is mounted on the hot plate 5, the film and the lower resist film of the solution 3 of the SOG solution 7 ', SOG film as an intermediate layer laminated to the lower layer resist 4 and which are baked at once 8 is formed (FIG. 2 (c)). 次に、ウェーハ10の主面に上層レジスト溶液供給ノズル9から上層レジスト溶液11が供給される(図3(a))。 Next, the upper layer resist solution 11 is supplied from the upper layer resist solution supply nozzles 9 on the main surface of the wafer 10 (Figure 3 (a)). ウェーハ10の回転により上層レジスト溶液11は、均一にSOG膜8上に塗布される。 Upper resist solution 11 by the rotation of the wafer 10 is uniformly applied on the SOG film 8. その後、SOG膜8上に塗布された上層レジスト溶液11は、乾燥されて上層レジスト溶液11の膜となる(図3(b))。 Thereafter, the upper layer resist solution 11 coated on the SOG film 8 is a film of the upper layer resist solution 11 is dried (Figure 3 (b)). 次に、ウェーハ10は、ホットプレート5に搭載され、ベークされてSOG膜8上に上層レジスト12が形成される。 Then, the wafer 10 is mounted on the hot plate 5, the upper layer resist 12 on the SOG film 8 is baked is formed. この様にして、上層レジスト4、中間層であるSOG膜8及び上層レジスト12の多層レジスト膜がウェーハ10上に形成される(図3 In this way, the upper layer resist 4, a multilayer resist film of SOG film 8 and the upper resist 12 as an intermediate layer is formed on the wafer 10 (FIG. 3
(c))。 (C)).

【0014】この方法では、下層レジストとして中間層であるSOG膜材料の溶媒に対する溶解性の低い材料を用いるため、下層レジストベーク後にSOG溶液を塗布する必要がなく、下層レジスト溶液を塗布、乾燥した後、SOG溶液を塗布することができる。 [0014] In this way, since the material having a low solubility in solvents of the SOG film material is an intermediate layer as a lower layer resist, there is no need to apply the SOG solution after the lower layer resist baking, the lower resist solution coating, and dried after, it is possible to apply the SOG solution. そして、SO And, SO
G溶液を乾燥した後、下層レジスト溶液膜とSOG溶液膜とを同時にベークする。 After drying the G solution, simultaneously baking the lower resist solution film and SOG solution film. このため、従来、繰り返し行われてきた下層レジスト、SOG膜を形成するための塗布、ベーク工程を1回にすることができる。 Therefore, conventionally, the lower resist has been repeated, the coating for forming the SOG film, can be a baking step at a time. ベーク温度は、下層レジスト及びSOGの硬化に必要な温度範囲で、一般的には200〜500℃である。 Baking temperature is the temperature range required for curing of the lower layer resist and SOG, is generally a 200 to 500 ° C.. 上限の温度は被加工膜を含む下地の耐熱により決まる。 The upper temperature limit is determined by the heat of the base containing the processed film. 下層レジストの材料としては、前述したような炭素含有率の高い高分子材料などが望ましい。 As the material of the lower layer resist, such as polymer materials having high carbon content as described above it is desirable. この材料を用いた下層レジストの塗布膜表面は、塗布、乾燥後に疎水性となり、SOG Coating film surface of the lower resist using this material, the coating becomes hydrophobic after drying, SOG
溶液の溶媒として用いられるアルコール類に対して不溶とすることができるためである。 This is because it can be insoluble in alcohols used as the solvent of the solution. ここで、エッチング耐性の面から、下層レジストの炭素含有率としては80重量%以上が望ましい。 Here, from the viewpoint of etching resistance, more than 80 wt% as a carbon content of the lower layer resist is desired. 80%より少ないと、エッチング耐性が低下し、さらに、中間層との密着性が良くない。 When less than 80%, the etching resistance drops, furthermore, it has poor adhesion to the intermediate layer.

【0015】また、以上の乾燥工程を行っている最中に、下層レジストの表層もしくはバルクの乾燥(より望ましくは架橋反応)を促進する目的でUV(紫外線)照射もしくはEB(電子線)照射を行っても良い。 Further, in the middle of performing a more drying steps, the surface layer or the bulk of the drying of the lower resist (more desirably crosslinking reaction) UV in order to accelerate (ultraviolet) irradiation or EB (electron beam) irradiation it may be carried out. なお、 It should be noted that,
被加工基板上に滴下しスプレッドされた下層レジスト溶液上に、乾燥工程を経る前にSOG溶液を滴下し、スプレッドする方法もある。 The lower resist solution on which is spread dropwise on a substrate to be processed, was added dropwise a SOG solution before undergoing the drying step, there is a method of spread. さらに、本発明においては、従来の多層レジストプロセスにおける膜構成である上層レジスト/SOG/下層レジスト積層構造のみでなく、上層レジスト/下層レジストの膜構成を用い、この多層レジスト膜の上層レジストをパターンニングした後に下層レジストのマスク材であるSOGを塗布し、これをエッチバックしてから下層レジストのエッチングを行うプロセスにおいても、上層レジストの溶剤はSOG溶液の溶剤と近い組成であるので適用可能である。 Further, in the present invention, not only the upper layer resist / SOG / lower resist laminated structure is a film structure in a conventional multi-layer resist process using the film structure of the upper layer resist / lower layer resist, the upper resist of a multilayer resist film pattern the SOG is a mask material of the lower layer resist is applied after the training, which is also in the process of etching the lower layer resist is etched back, applicable and since the solvent of the upper layer resist is a solvent and composition close the SOG solution is there.

【0016】次に、図4及び図5を参照して第1の方法に係る第1の実施例を説明する。 Next, a description will be given of a first embodiment according to the first method with reference to FIGS. この実施例では、この様に形成された多層レジスト膜を用いてシリコンなどの半導体基板に形成された絶縁膜に配線溝を形成する方法を説明する。 In this embodiment, a method of forming a wiring trench in an insulating film formed on a semiconductor substrate such as silicon using such-formed multilayer resist film. 図4及び図5は、配線溝を形成する半導体装置の製造工程断面図である。 4 and 5 are manufacturing process sectional views of a semiconductor device for forming a wiring groove. ウェーハは、半導体基板として説明する。 Wafers will be described as a semiconductor substrate. シリコンなどの半導体基板13上に、 On the semiconductor substrate 13 such as silicon,
被加工膜となる膜厚1μmのシリコン酸化膜14を形成する。 Forming a silicon oxide film 14 having a film thickness of 1μm as a film to be processed. このシリコン酸化膜14上に、シクロヘキサノン溶媒に固形分10wt%のポリ(2,6−ビフェニリレンエチレン)(Mw=10000、以下、ポリアリーレンという)を溶解した溶液よりなる下層レジスト溶液を単層で形成した場合に膜厚500nmとなる回転数(3 On the silicon oxide film 14, poly solids 10 wt% cyclohexanone solvent (2,6-biphenylene Li Ren ethylene) (Mw = 10000, hereinafter referred to as polyarylene) lower resist solution consisting of solution of a single layer rotational speed have a film thickness 500nm in the case of forming (3
000rpm)でスピンコート法により半導体基板13 The semiconductor substrate 13 by a spin-coating method at 000rpm)
上に塗布、スピン乾燥を行った。 Applied to the above, it was spin-dried. 続いて、前記ポリアリーレン膜上に固形分濃度4wt%のSOG溶液(溶媒: Subsequently, the polyarylene film solid concentration 4 wt% of the SOG solution on (solvent:
プロピレングリコールモノプロピルエーテル)を膜厚が100nmとなる回転数(2500rpm)でスピンコート法により下層レジスト溶液の膜上に塗布した。 Thickness of propylene glycol monopropyl ether) was applied on the membrane of the lower resist solution by a spin coating method at a rotational speed to be 100 nm (2500 rpm). この時、ポリアリーレン膜の溶解による下層レジスト溶液の膜厚変化は認められなかった。 At this time, the change in the film thickness of the lower resist solution by dissolving the polyarylene film was observed.

【0017】その後、SOG/ポリアリーレンの積層塗布膜を塗布した半導体基板13をホットプレート上で、 [0017] Thereafter, the semiconductor substrate 13 coated with the multilayer coating film of SOG / polyarylene on a hot plate,
まず、180℃で1分間加熱処理を行い、続いて250 First, a 1 minute heat treatment at 180 ° C., followed by 250
℃で1分間の加熱処理を行った。 The heat treatment of 1 minute were performed at ° C.. 加熱処理における雰囲気はともに湿度40%の大気中で行った。 Atmosphere in the heat treatment was carried out both at 40% humidity in the atmosphere. このように加熱処理を行った積層塗布膜4、8(SOG膜8/下層レジスト4)にはクラックなどの欠陥は認められなかった。 Defects such as cracks in such multilayer coating film was subjected to heat treatment at 4, 8 (SOG film 8 / lower resist layer 4) was observed. その後、SOG膜8上に化学増幅型ポジレジストJ Then, a chemically amplified on the SOG film 8 positive resist J
SR M20G(膜厚200nm)の塗布膜(上層レジスト)12を形成し(図4(a))、KrFエキシマレーザー露光装置(NSR S203B:ニコン社製)にてNA=0.68、σ=0.75、2/3輪帯照明の条件で、透過率6%のハーフトーンマスクを用いて、0. SR M20G to form a coating film (upper layer resist) 12 (thickness 200 nm) (FIG. 4 (a)), KrF excimer laser exposure apparatus: NA = 0.68 in (NSR S203B Nikon), sigma = 0 .75,2 / 3 under conditions of annular illumination, with a transmittance of 6% half-tone mask, 0.
13μmL/Sを転写した。 The transfer of the 13μmL / S. 露光量は17mJ/cm 2 Exposure amount of 17mJ / cm 2
であった。 Met. SOG膜8上に形成されたレジストパターンは、裾引きがなく良好な形状を示した(図4(b))。 Resist formed on the SOG film 8 patterns footing showed no good shape (Figure 4 (b)).
その後、上記レジストパターンをマスクとして、リアクテイブイオンエッチング(RIE)装置内でCF 4 /O Thereafter, the resist pattern as a mask, CF 4 / O with Li Akuteibu ion etching (RIE) in the apparatus
2 /Arの混合ガスよりなるプラズマを用いてSOG膜8のドライエッチングを行った。 It was dry-etched SOG film 8 by using a plasma composed of a mixed gas of 2 / Ar. 加工後のSOG膜8 SOG film 8 after processing
は、良好な形状を示し、寸法変換差(レジスト寸法−S Exhibited good shape, pattern shift (resist dimension -S
OG寸法)も5nm以下であった。 OG dimension) was also 5nm or less. このときのレジスト残膜は、100nmであった(図4(c))。 Residual resist film at this time was 100 nm (FIG. 4 (c)).

【0018】続いて、SOG膜をマスクとして下層レジスト4であるポリアリーレン膜の加工を行った。 [0018] Then, was processed polyarylene film as a lower resist 4 SOG film as a mask. エッチングガスとしてO 2 /N 2の混合ガスを用いた。 Using a mixed gas of O 2 / N 2 as the etching gas. 加工後のポリアリーレン膜の形状は良好であり、寸法変換差(SOG寸法−ポリアリーレン寸法)は、10nm以下であった(図5(a))。 The shape of polyarylene film after processing is good, the pattern shift (SOG dimensions - polyarylene size) were 10nm or less (Figure 5 (a)). その後、被加工膜であるシリコン酸化膜14にC 48 /O 2 /Arの混合ガスによるRIEにより、深さ300nmの溝(配線溝)15を形成し(図5(b))、その後O 2アッシングにより下層レジスト4を剥離した。 Thereafter, by RIE using C 4 F 8 / gas mixture of O 2 / Ar in the silicon oxide film 14 which is an object to be processed film to form a trench (wiring trench) 15 a depth of 300 nm (FIG. 5 (b)), then It was peeled off the lower resist 4 by O 2 ashing. レジスト剥離後のシリコン酸化膜14は、良好な形状を示した。 Silicon oxide film 14 after the resist stripping showed good shape. 次に、シリコン酸化膜14上及び配線溝15内部にバリアメタルを堆積後、 Next, after depositing a barrier metal inside the upper silicon oxide film 14 and the wiring grooves 15,
アルミニウムなど金属膜を堆積させ、これをCMP(Che Aluminum, etc. is deposited a metal film, which CMP (Che
mical Mechanical Polishing) 方法などにより平坦化させて、バリアメタルに被覆された金属配線16を配線溝15に埋め込む(図5(c))。 mical Mechanical Polishing) method is planarized such as by, embedding a metallic wiring 16 covered with the barrier metal in the wiring groove 15 (FIG. 5 (c)). この方法により、従来の下層レジスト、SOG膜、上層レジストを形成するための3回のベーク工程を、SOG/下層レジストの積層塗布膜のベーク工程と上層レジストのベーク工程の2回にすることができ、ベーク工程を1回省略することができる。 In this way, conventional lower resist, SOG film, the three baking process for forming the upper layer resist, be twice the SOG / of the lower resist laminated coating film of the baking process and upper resist baking step can, it is possible to omit the bake process once.

【0019】ここで用いられる下層レジストの膜厚は、 The thickness of the lower resist used herein,
300〜500nm程度、SOG膜の膜厚は、30〜1 About 300~500nm, the thickness of the SOG film, 30-1
00nm程度及び上層レジストの膜厚は、0.1〜0. The film thickness of 00nm about and upper resist is 0.1 to 0.
3μm程度が適当である。 It is appropriate about 3μm. 次に、第1の方法に係る他の例を第2の実施例として説明する。 Next, another example of the first method as a second embodiment. シリコンなどの半導体基板上に、被加工膜となる膜厚1μmのシリコン酸化膜を形成する。 On a semiconductor substrate such as silicon to form a silicon oxide film with a thickness of 1μm as a film to be processed. その後、半導体基板上に、テトラフルオロエチレンと環状パーフルオロエーテル基を有するフッ素系モノマーとの共重合体であるサイトップCTXS Thereafter, on the semiconductor substrate, Cytop CTXS a copolymer of a fluorine-based monomer having a tetrafluoroethylene and a cyclic perfluoroether group
(商品名:旭硝子(株))を溶剤CTSOLV180 (Trade name: Asahi Glass Co., Ltd.) and the solvent CTSOLV180
(商品名:旭硝子(株)製)に10重量%溶解した溶液を、単層で形成した場合に膜厚500nmとなるような回転数(3000rpm)で、スピンコート法により半導体基板上に下層レジストを塗布、スピン乾燥を行った。 (Trade name: Asahi Glass Co., Ltd.) to 10 wt% dissolved solution, at a rotational speed such that the film thickness 500nm in case of forming a single layer (3000 rpm), the lower resist on a semiconductor substrate by spin coating a coating, was spin-dried. 続いて、上記下層レジスト上に固形分濃度4wt% Subsequently, solids on said lower resist concentration 4 wt%
のSOG溶液(溶媒:プロピレングリコールモノプロピルエーテル)を膜厚が100nmとなるような回転数(2500rpm)でスピンコート法により下層レジスト上に塗布した。 The SOG solution (solvent: propylene glycol monopropyl ether) thickness was coated on the lower resist by spin coating at a 100nm such rotation speed (2500 rpm). このとき溶解による下層レジストの膜厚変化は、認められなかった。 Thickness change of the lower resist by dissolving this time was not observed.

【0020】その後、SOG/下層レジストの積層塗布膜を塗布した半導体基板をホットプレート上で、まず、 [0020] Thereafter, the semiconductor substrate coated with multilayer coating film of SOG / lower resist on a hot plate first,
180℃で1分間加熱処理を行い、続いて250℃で1 For 1 minute heat treatment at 180 ° C., followed by 1 at 250 ° C.
分間の加熱処理を行った。 It was carried out heating treatment of minutes. 加熱処理における雰囲気はともに40%の大気中で行った。 The atmosphere in the heat treatment was carried out at both 40% of the atmosphere. このような方法で加熱処理を行った積層塗布膜にはクラックなどの欠陥は、認められなかった。 Defects such as cracks in the laminated coating film was subjected to heat treatment in this manner, it was observed. その後、上記SOG膜上に化学増幅型ポジレジストJSR M20G(膜厚200nm)の塗布膜を形成し、KrFエキシマレーザー露光装置(NSR Thereafter, the SOG film a coating film of a chemically amplified positive resist JSR M20G (thickness 200 nm) is formed on, KrF excimer laser exposure apparatus (NSR
S203B:ニコン社製)によりNA=0.68、σ S203B: manufactured by Nikon Corporation) by the NA = 0.68, σ
=0.75、2/3輪帯照明の条件で、透過率6%のハーフトーンマスクを用いて、0.13μmL/Sを転写した。 = 0.75,2 / 3 under conditions of annular illumination, with a transmittance of 6% half-tone mask, to transfer the 0.13μmL / S. 露光量は、17mJ/cm 2であった。 The exposure amount was 17 mJ / cm 2. SOG膜上に形成された上層レジストのレジストパターンは、裾引きなく良好な形状を示した。 Resist pattern of the upper layer resist formed on the SOG film showed footing without good shape. その後、このレジストパターンをマスクとして、RIE装置内にてCF 4 /O Then, using this resist pattern as a mask, CF 4 / O in the RIE apparatus 2 2
/Arの混合ガスよりなるプラズマを用いてSOG膜のドライエッチングを行った。 / The dry etching was performed in the SOG film by using a plasma composed of a mixed gas of Ar. 加工後のSOG膜は、良好な形状を示し、また寸法変換差(レジスト寸法−SOG SOG film after processing, showed good shape and pattern shift (resist dimension -SOG
寸法)も5nm以下であった。 Size) it was also 5nm or less. このときのレジスト残膜は、100nmであった。 The residual resist film at this time was 100nm.

【0021】続いて、前記SOG膜をマスクとして下層レジストであるポリアリーレン膜の加工を行った。 [0021] Then, was processed polyarylene film as a lower resist the SOG film as a mask. エッチングガスとしてO 2 /N 2の混合ガスを用いた。 Using a mixed gas of O 2 / N 2 as the etching gas. 加工後のポリアリーレン膜の形状は良好であり、寸法変換差(SOG寸法−ポリアリーレン寸法)は、10nm以下であった。 The shape of polyarylene film after processing is good, the pattern shift (SOG dimensions - polyarylene size) were 10nm or less. その後、被加工膜であるシリコン酸化膜をC Thereafter, a silicon oxide film which is an object to be processed film C
48 /O 2 /Arの混合ガスによるRIEにより、深さ300nmの溝を形成し、O 2アッシングにより下層レジストを剥離した。 By RIE using a mixed gas of 4 F 8 / O 2 / Ar , a groove depth of 300 nm, it was peeled off the lower resist by O 2 ashing. 下層レジスト剥離後のシリコン酸化膜は、良好な形状を示した。 Silicon oxide film after the lower layer resist stripping showed good shape. この溝には、アルミニウムなどの金属配線を埋め込む。 The groove, embedding a metallic wiring such as aluminum. この方法により、従来の下層レジスト、SOG膜、上層レジストを形成するための3回のベーク工程を、SOG/下層レジストの積層塗布膜のベーク工程と上層レジストのベーク工程の2回にすることができ、ベーク工程を1回省略することができる。 In this way, conventional lower resist, SOG film, the three baking process for forming the upper layer resist, be twice the SOG / of the lower resist laminated coating film of the baking process and upper resist baking step can, it is possible to omit the bake process once.

【0022】次に、図6乃至図8を参照しながら第1の方法に係る他の例を第3の実施例として説明する。 Next, a description will be given of another example of the first method with reference to FIGS. 6 to 8 as a third embodiment. 図6 Figure 6
乃至図8は、本発明の第1の方法による多層レジストパターンを形成するプロセスを示す断面図である。 To 8 are sectional views showing a process of forming a multilayer resist pattern according to the first method of the present invention. スピンチャック21で支持されたシリコンなどのウェーハ20 Wafer such as silicon supported by the spin chuck 21 20
上に被加工膜となる膜厚1μmのシリコン酸化膜を形成する。 Forming a silicon oxide film with a thickness of 1μm as a film to be processed on top. このシリコン酸化膜上に、ノズル22から供給され、シクロヘキサノン溶媒に固形分1wt%のポリ(2,6−ビフェニリレンエチレン)(Mw=250 This silicon oxide film is supplied from the nozzle 22, the poly (2,6-biphenylene Li Ren ethylene) solid 1 wt% cyclohexanone solvent (Mw = 250
0、以下、ポリアリーレンという)を溶解した溶液よりなる下層レジスト23溶液膜を単層で形成した場合に膜厚500nmとなるような条件でウェーハ20上に塗布した(図6(a))。 0, below, the lower resist 23 solution film made from a solution obtained by dissolving a) that polyarylene was coated on the wafer 20 in such a condition a thickness 500nm in the case of forming a single layer (FIG. 6 (a)). 続いて、下層レジスト23溶液膜を減圧チャンバー内に移し、1mToorの減圧下で3 Subsequently, the lower resist 23 solution film was transferred to a vacuum chamber, 3 under a reduced pressure of 1mToor
0秒間静置して溶媒の乾燥を行った(図6(b))。 It was allowed to stand 0 seconds in the drying of the solvent (Figure 6 (b)). その後、減圧チャンバー内に設置されたEB照射装置により、加速電圧10kVの電子線をギャップ3mmの条件で1mC/cm 2の照射量だけ照射した(図6 Thereafter, the installed EB irradiation device in a vacuum chamber, an electron beam at an acceleration voltage of 10kV was irradiated by the irradiation amount of 1 mC / cm 2 under the conditions of gap 3 mm (Fig. 6
(c))。 (C)). なお、EB照射を行わなかった場合、前記下層レジスト溶液膜は、SOG溶液に溶解し、SOG溶液の塗布後に膜厚変動が認められた。 In the case where not performed EB irradiation, the lower resist solution film is dissolved in a SOG solution, the film thickness variation was observed after the SOG solution coating.

【0023】その後、下層レジスト溶液膜23上に、ノズル26から供給された固形分濃度4wt%のSOG溶液膜(溶媒:プロピレングリコールモノプロピルエーテル)27を膜厚が100nmとなる回転数(2500r [0023] Then, on the lower resist solution film 23, SOG solution film of a solid content concentration of 4 wt% supplied from the nozzle 26 (solvent: propylene glycol monopropyl ether) rotational speed 27 the film thickness is 100 nm (2500r
pm)でスピンコート法により塗布した。 Was applied by spin-coating method in pm). 下層レジスト溶液膜のSOG溶液への溶解による下層レジストの膜厚変化は認められなかった(図7(a))。 Thickness change of the lower resist by dissolution in SOG solution of the lower resist solution film was observed (FIG. 7 (a)). その後、SO Then, SO
G/下層レジストの積層塗布膜23、27を塗布したウェーハ20をホットプレート25上で、まず、180℃ The wafer 20 coated with a multilayer coating film 23 and 27 of the G / lower resist on a hot plate 25, first, 180 ° C.
で1分間加熱処理を行い、続いて250℃で1分間の加熱処理を行い、下層レジスト24及びSOG膜28を形成した。 In for 1 minute heat treatment followed by a heat treatment is performed for 1 minute at 250 ° C., to form a lower resist 24 and the SOG film 28. 加熱処理における雰囲気はともに湿度40%の大気中で行った(図7(b))。 Atmosphere in the heat treatment was carried out both at 40% humidity in the atmosphere (Fig. 7 (b)). 次に、ウェーハ20の主面に上層レジスト溶液供給ノズル29から上層レジスト溶液211が供給される(図7(c))。 Next, the upper layer resist solution 211 is supplied from the upper layer resist solution supply nozzle 29 to the major surface of the wafer 20 (FIG. 7 (c)). ウェーハ2 Wafer 2
0の回転により上層レジスト溶液211は、均一にSO Upper resist solution 211 by the rotation of 0, uniformly SO
G膜28上に塗布される。 It is applied on the G layer 28. その後、SOG膜28上に塗布された上層レジスト溶液211は、乾燥されて上層レジスト溶液21の膜となる(図8(a))。 Thereafter, the upper layer resist solution 211 coated on the SOG film 28 is a film of the upper layer resist solution 21 is dried (FIG. 8 (a)). 次に、ウェーハ20は、ホットプレート25に搭載され、ベークされてSOG膜28上に上層レジスト212が形成される。 Then, the wafer 20 is mounted on the hot plate 25, the upper layer resist 212 is formed by baking on the SOG film 28. この様にして、下層レジスト26、中間層であるS In this way, the lower resist 26, an intermediate layer S
OG膜28及び上層レジスト212の多層レジスト膜がウェーハ20上に形成される(図8(b))。 Multilayer resist film OG film 28 and the upper-layer resist 212 is formed on the wafer 20 (Figure 8 (b)).

【0024】このような加熱処理を行った積層膜にはクラックなどの欠陥は認められなかった。 The defects such as cracks in the laminated film of performing such heat treatment was not observed. その後、上記S After that, the S
OG膜上に化学増幅型ポジレジストJSR M20G Chemically amplified positive resist JSR M20G on OG film
(膜厚200nm)の塗布膜(上層レジスト)を形成し、KrFエキシマレーザー露光装置(NSR S20 To form a coating film of (thickness of 200 nm) (upper resist), KrF excimer laser exposure apparatus (NSR S20
3B:ニコン社製)にてNA=0.68、σ=0.7 3B: NA = 0.68 in manufactured by Nikon Corporation), σ = 0.7
5、2/3輪帯照明の条件で、透過率6%のハーフトーンマスクを用いて、0.13μmL/Sを転写した。 5,2 / 3 under conditions of annular illumination, with a transmittance of 6% half-tone mask, to transfer the 0.13μmL / S. 露光量は、17mJ/cm 2であった。 The exposure amount was 17 mJ / cm 2. SOG膜28上に形成された上層レジストのレジストパターンは、裾引きなく良好な形状を示していた。 Resist pattern of the upper layer resist formed on the SOG film 28 showed a footing without good shape. その後、このレジストパターンをマスクとして、RIE装置内にてCF 4 /O Then, using this resist pattern as a mask, CF 4 / O in the RIE apparatus 2 2
/Arの混合ガスよりなるプラズマを用いてSOG膜のドライエッチングを行った。 / The dry etching was performed in the SOG film by using a plasma composed of a mixed gas of Ar. 加工後のSOG膜は、良好な形状を示し、また寸法変換差(レジスト寸法−SOG SOG film after processing, showed good shape and pattern shift (resist dimension -SOG
寸法)も5nm以下であった。 Size) it was also 5nm or less. このときのレジスト残膜は、100nmであった。 The residual resist film at this time was 100nm.

【0025】続いて、上記SOG膜をマスクとして下層レジストであるポリアリーレン膜の加工を行った。 [0025] Then, was processed polyarylene film as a lower resist the SOG film as a mask. エッチングガスとしてO 2 /N 2の混合ガスを用いた。 Using a mixed gas of O 2 / N 2 as the etching gas. 加工後のポリアリーレン膜の形状は、良好であり、寸法変換差(SOG寸法−ポリアリーレン寸法)は、10nm以下であった。 The shape of polyarylene film after processing is excellent, the pattern shift (SOG dimensions - polyarylene size) were 10nm or less. その後、被加工膜であるシリコン酸化膜をC 48 /O 2 /Arの混合ガスによるRIEにより、 Thereafter, by RIE the silicon oxide film as an object to be processed film with a mixed gas of C 4 F 8 / O 2 / Ar,
深さ300nmの溝を形成し、O 2アッシングによりレジストを剥離した。 A groove depth of 300 nm, and the resist is removed by O 2 ashing. レジスト剥離後のシリコン酸化膜は、良好な形状を示した。 Silicon oxide film after the resist stripping showed good shape. 次に、図9及び図10を参照しながら第1の方法に係る他の例を第4の実施例として説明する。 Next, another example of the first method with reference to FIGS. 9 and 10 as a fourth embodiment. 図9及び図10は、本発明の第1の方法による多層レジストパターンを形成するプロセスを示す断面図である。 9 and 10 are sectional views showing a process of forming a multilayer resist pattern according to the first method of the present invention. この図では、図1乃至図3に用いたウェーハ、下層レジスト及び上層レジストを用いている。 In this figure, it is used wafer used in FIGS. 1 to 3, the lower resist and an upper layer resist. シリコンなどのウェーハ10上に下層レジスト4及び上層レジスト12からなる多層レジスト膜を形成する(図9 Multilayer resist film on the wafer 10 such as silicon comprising a lower layer resist 4 and the upper layer resist 12 is formed (FIG. 9
(a))。 (A)).

【0026】そして、フォトマスク17を用いて上層レジスト12を露光し(図9(b))、これをパターニングする(図9(c))。 [0026] Then, by exposing the upper layer resist 12 by using a photomask 17 (FIG. 9 (b)), patterning the (FIG. 9 (c)). 次に、パターンニングされた上層レジスト12の上に下層レジストのマスク材となるS Then, S as the mask material of the lower resist on the upper layer resist 12 which is patterned
OG溶液18を塗布し(図10(a))、これをエッチバックしてエッチング除去された上層レジストの部分にSOG膜19を埋め込む(図10(b))。 Applying a OG solution 18 (FIG. 10 (a)), which is etched back to embed the SOG film 19 in the portion of the upper layer resist is etched away (Figure 10 (b)). その後、S Then, S
OG膜19をマスクとして残っている上層レジスト12 Upper layer resist 12 remaining the OG film 19 as a mask
及び下層レジスト4をエッチングしてパターン化された多層レジスト膜が形成される(図10(c))。 And multilayer resist film is patterned lower resist 4 by etching is formed (FIG. 10 (c)). この実施例においても、SOG/下層レジストを同時に加熱処理する第1の実施例と同様に、上層レジスト/下層レジストを同時に加熱処理している。 Also in this embodiment, as in the first embodiment to heat treatment SOG / lower resist simultaneously, and heating the upper resist / lower resist simultaneously. したがって、従来、2 Therefore, conventional, 2
回の加熱処理を行うところを1回の加熱処理で済むことになり煩雑であった多層レジストプロセスにおける塗布工程を簡略化することができる。 It is possible to simplify the coating process in a multilayer resist process was complicated will be need to place the heat treatment times in one heat treatment. この埋め込まれSOG This embedded SOG
膜をマスクとして、下層レジストのエッチングを行うようなプロセスにおいても、上層レジストの溶剤は、SO The film as a mask, even in processes such as etching the lower resist, the solvent of the upper layer resist, SO
G溶液の溶剤と極く近い組成であるので本発明を適用することができる。 Since a solvent and very close to the composition of the G solution can be applied to the present invention.

【0027】次に、図11及び図12を参照して、本発明の第2の方法に係る例である第4の実施例を説明する。 Next, with reference to FIGS. 11 and 12, a description will be given of a fourth embodiment is an example of the second method of the present invention. この実施例では、第2の方法を説明し、この方法により形成された多層レジスト膜を用いてシリコンなどの半導体基板に形成された絶縁膜に配線溝を形成する方法を説明する。 In this embodiment, the second method described, a method of forming a wiring trench in an insulating film formed on a semiconductor substrate such as silicon using a multilayer resist film formed by this method. 図11及び図12は、本発明の第2の方法による多層レジストパターンを形成するプロセスを示す断面図である。 11 and 12 are sectional views showing a process of forming a multilayer resist pattern according to the second method of the present invention. まず、ウェーハ30を回転可能なスピンチャック31により支持する。 First, supported by the spin chuck 31 rotatable wafer 30. ウェーハ30は、スピンチャック31の回転により回転され、その回転するウェーハ30の主面(被処理面)に混合溶液供給ノズル32 Wafer 30 is rotated by the rotation of the spin chuck 31, the mixed solution supply nozzle 32 to the major surface of the wafer 30 (the surface to be processed) of the rotating
から下層レジスト材料33と中間層としてのSOG37 SOG37 from the lower resist material 33 and the intermediate layer
の混合溶液34が供給される(図11(a))。 Mixed solution 34 is supplied (Fig. 11 (a)). ウェーハ30の回転により混合溶液34は、均一に主面に塗布される。 Mixed solution 34 by the rotation of the wafer 30 is uniformly applied to the main surface. その後、主面上に塗布された混合溶液34は、 Thereafter, the mixed solution 34 applied on the main surface,
スピンドライもしくは減圧乾燥などの方法により乾燥される。 It is dried by a method such as spin-drying or vacuum drying. 下層レジスト材料37とSOG33の混合溶液における両者の相分離を利用して、積層塗布膜を形成する。 By utilizing the phase separation of the two in the mixed solution of the lower resist material 37 and SOG33, to form a laminated coating film.

【0028】極性の異なる2種類以上の高分子材料を混合した溶液では、溶液中の高分子材料の濃度がある値となると相分離を起こす(図11(b))。 [0028] In a mixed solution of different polarities of two or more polymeric materials is a value that the concentration of polymer material in the solution when phase separation occurs (FIG. 11 (b)). 次に、ウェーハ30がホットプレート35に搭載されから、SOG3 Then, since the wafer 30 is mounted on the hot plate 35, SOG3
7の膜及び下層レジスト材料33の膜は、一括してベークされて下層レジスト36及びこれに積層された中間層であるSOG膜38が形成される(図11(c))。 7 of membranes and membrane of the lower resist material 33, SOG film 38 is formed as an intermediate layer laminated to the lower layer resist 36 and this is baked together (FIG. 11 (c)). この場合、塗布膜表面には、熱力学的に表面エネルギーを安定化させるため、極性の小さい成分が集まり易いと考えられる。 In this case, the coating film surface, to stabilize the thermodynamically surface energy, low polar component is considered easy collection. 次に、ウェーハ30の主面に上層レジスト溶液供給ノズル39から上層レジスト溶液311が供給される(図12(a))。 Next, the upper layer resist solution 311 from the upper layer resist solution supply nozzle 39 is supplied to the main surface of the wafer 30 (FIG. 12 (a)). ウェーハ30の回転により上層レジスト溶液311は、均一にSOG膜38上に塗布される。 Upper resist solution 311 by the rotation of the wafer 30 is uniformly coated on the SOG film 38. その後、SOG膜38上に塗布された上層レジスト溶液311は、乾燥されて上層レジスト溶液311の膜となる(図12(b))。 Thereafter, the upper layer resist solution 311 coated on the SOG film 38 is a film of the upper layer resist solution 311 is dried (FIG. 12 (b)). 次に、ウェーハ30は、ホットプレート35に搭載され、ベークされてSOG膜3 Then, the wafer 30 is mounted on the hot plate 35, SOG film 3 is baked
8上に上層レジスト312が形成される。 8 upper resist 312 is formed on. この様にして、下層レジスト36、中間層であるSOG膜38及び上層レジスト312の多層レジスト膜がウェーハ30上に形成される(図12(c))。 In this way, the lower resist 36, multilayer resist film of SOG film 38 and the upper resist 312 is an intermediate layer is formed on the wafer 30 (FIG. 12 (c)).

【0029】このような性質を考慮して、下層レジストとしてはフェノールノボラック樹脂やポリヒドロキシスチレンなどの水酸基などの極性基を有する材料が望ましい。 [0029] In consideration of such properties, as the lower resist material having a polar group such as a hydroxyl group such as phenol novolac resins and polyhydroxystyrene is desirable. また、SOG材料としてはメチルシロキサンポリマーなどの水酸基含有量の小さいものが望ましい。 As the SOG material having a small hydroxyl group content such as methyl siloxane polymer is desired. このほかSOG以外の中間層材料としてはジメチルポリシラン、ジフェニルポリシラン、メチルフェニルポリシランもしくはこれらの共重合体の極性基を有しないものでも良い。 Dimethyl polysilane as an intermediate layer material other than the addition SOG, diphenyl polysilane, may be one which does not have a methylphenylpolysilane or polar groups of these copolymers. 次に、この方法により形成された多層レジストパターンを用いて半導体基板に形成された成膜を加工する工程を説明する。 Next, a process of processing the film formation is formed on the semiconductor substrate by using a multilayer resist pattern formed by this method. シリコンなどの半導体基板上に、被加工膜となる膜厚1μmのシリコン酸化膜を形成する。 On a semiconductor substrate such as silicon to form a silicon oxide film with a thickness of 1μm as a film to be processed. この被加工膜上に、下層レジスト材料として、フェノールノボラック樹脂、ポリ(p−ヒドロキシスチレン)のいずれか1つを、また、中間層材料としてポリ(メチルシルセスキオキサン)、ポリ(ジメチルシラン)、ポリ(ジフェニルシラン)、ポリ(メチルフェニルシラン) This film to be processed on, as the lower resist material, phenolic novolak resin, any one of poly (p- hydroxystyrene), also poly as interlayer material (methyl silsesquioxane), poly (dimethylsilane) , poly (diphenylsilane), poly (methylphenyl silane)
から選ばれたいずれか1つをPGME溶媒に全固形分濃度10wt%となるように溶解した。 Any one selected from dissolved so that the total solid concentration 10 wt% in PGME solvent. 下層レジスト膜材料と中間層材料の比率は重量比で2:5とした。 Lower resist film material and the ratio of the intermediate layer material in a weight ratio of 2: 5.

【0030】上記溶液をスピンコート法によりウェーハ上に塗布、乾燥した。 [0030] The solution applied on the wafer by the spin coating method, and dried. その後、この膜を塗布したウェーハをホットプレート上で、まず、180℃で1分間加熱処理を行い、続いて250℃で1分間の加熱処理を行なった。 Thereafter, the wafer coated with the film on a hot plate first performs a one minute heat treatment at 180 ° C., followed by performing heat treatment for 1 minute at 250 ° C.. 加熱処理における雰囲気はともに湿度40%の大気中で行った。 Atmosphere in the heat treatment was carried out both at 40% humidity in the atmosphere. このような加熱処理を行った塗布膜にはクラックなどの欠陥は認められなかった。 Defects such as cracks in the coating film subjected to such heat treatment was not observed. この塗布膜を電子顕微鏡にて観察したところ、上層(膜厚:100n The coating film was observed by an electron microscope, the upper layer (thickness: 100n
m程度)と下層(膜厚:300nm程度)の二層に分離されていた。 m approximately) the lower layer (thickness: were separated into two layers of about 300 nm). この塗布膜を四重局型二次イオン質量分析装置(VG社製SIMSLABMK−III )によって深さ方向の元素分析を行ったところ、上層膜でのみSiが検出された。 Was carried out this coating film elemental analysis in the depth direction by quadrupole station type secondary ion mass spectrometer (VG Co. SIMSLABMK-III) a, Si was detected only in the upper layer film. その後、上記塗布膜上に化学増幅型ポジレジストJSR M20G(膜厚200nm)の塗布膜(上層レジスト膜)を形成し、KrFエキシマレーザー露光装置(NSR S203B:ニコン社製)にてNA Thereafter, the coating film to form a chemically amplified positive resist JSR M20G coating film (upper layer resist film) (film thickness 200 nm) on, KrF excimer laser exposure apparatus: NA in (NSR S203B Nikon)
=0.68、σ=0.75、2/3輪帯照明の条件で、 = 0.68, σ = 0.75,2 / 3 under the conditions of the annular illumination,
透過率6%のハーフトーンマスクを用いて、0.13μ With a transmission of 6% halftone mask, 0.13 microns
mL/Sを転写した。 The mL / S were transferred. 露光量は、17mJ/cm 2であった。 The exposure amount was 17 mJ / cm 2. 塗布膜上に形成されたレジストパターンは、裾引きなく良好な形状を示した。 Resist pattern formed on the coating film showed footing without good shape.

【0031】その後、レジストパターンをマスクして、 [0031] Thereafter, a resist pattern mask,
RIE装置内てCF 4 /O 2 /Arの混合ガスよりなるプラズマを用いて塗布膜のドライエッチングを行った。 The dry etching was performed for the coating film by using the plasma in the RIE apparatus Te consisting mixed gas of CF 4 / O 2 / Ar.
加工後の中間層は良好な形状を示し、また寸法変換差(レジスト寸法−中間層寸法)も5nm以下であった。 Intermediate layer after processing showed good shape and pattern shift (resist dimension - the intermediate layer dimensions) was also 5nm or less.
このときのレジスト残膜は100nmであった。 The residual resist film at this time was 100nm. 続いて、この中間層をマスクとして下層レジストの加工を行った。 This was followed by a machining of the lower resist the intermediate layer as a mask. エッチングガスとしてO 2 /N 2の混合ガスを用いた。 Using a mixed gas of O 2 / N 2 as the etching gas. 加工後のポリアリーレンの形状は良好で、寸法変換差(中間層寸法−下層膜寸法)は、10nm以下であった。 The shape of polyarylene after processing is good, the pattern shift (intermediate layer dimensions - lower film dimension) were 10nm or less. その後、被加工膜であるシリコン酸化膜をC 4 Thereafter, a silicon oxide film which is an object to be processed film C 4 F
8 /O 2 /Arの混合ガスによるRIEにより、深さ3 8 / O by RIE using mixed gas of 2 / Ar, depth 3
00nmの溝を形成し、O 2アッシングによりレジストを剥離した。 Forming a groove in nm, and the resist is removed by O 2 ashing. レジスト剥離後のシリコン酸化膜は、良好な形状を示した。 Silicon oxide film after the resist stripping showed good shape. この方法により、従来、繰り返し行われてきた下層レジスト、SOG膜を形成するための塗布、ベーク工程を1回にすることができる。 In this way, conventionally, the lower resist has been repeated, the coating for forming the SOG film, can be a baking step at a time.

【0032】 [0032]

【発明の効果】本発明により、従来、各層毎に加熱処理を行っていた処理を複数の層の加熱処理を兼用させることにより煩雑であった多層レジストプロセスにおける塗布工程を簡略化することができる。 Effect of the Invention] The present invention, conventionally, it is possible to simplify the coating process in a multilayer resist process was complicated by causing the process which has been subjected to heat treatment for each layer also serves to heat treatment of a plurality of layers .

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】本発明の多層レジストパターン形成方法を説明する製造工程断面図。 [1] Production process cross-sectional view illustrating a multilayer resist pattern forming method of the present invention.

【図2】本発明の多層レジストパターン形成方法を説明する製造工程断面図。 [2] Production process cross-sectional view for explaining a multilayer resist pattern forming method of the present invention.

【図3】本発明の多層レジストパターン形成方法を説明する製造工程断面図。 [3] Production process cross-sectional view for explaining a multilayer resist pattern forming method of the present invention.

【図4】本発明の半導体装置の製造方法を説明する製造工程断面図。 [4] manufacturing step sectional views illustrating a method of manufacturing a semiconductor device of the present invention.

【図5】本発明の半導体装置の製造方法を説明する製造工程断面図。 [5] manufacturing step sectional views illustrating a method of manufacturing a semiconductor device of the present invention.

【図6】本発明の多層レジストパターン形成方法を説明する製造工程断面図。 [6] Production process cross-sectional view for explaining a multilayer resist pattern forming method of the present invention.

【図7】本発明の多層レジストパターン形成方法を説明する製造工程断面図。 [7] Production process cross-sectional view for explaining a multilayer resist pattern forming method of the present invention.

【図8】本発明の多層レジストパターン形成方法を説明する製造工程断面図。 [8] manufacturing process cross-sectional view for explaining a multilayer resist pattern forming method of the present invention.

【図9】本発明の半導体装置の製造方法を説明する製造工程断面図。 [9] manufacturing step sectional views illustrating a method of manufacturing a semiconductor device of the present invention.

【図10】本発明の半導体装置の製造方法を説明する製造工程断面図。 [10] manufacturing process sectional views illustrating a method of manufacturing a semiconductor device of the present invention.

【図11】本発明の多層レジストパターン形成方法を説明する製造工程断面図。 [11] manufacturing process cross-sectional view for explaining a multilayer resist pattern forming method of the present invention.

【図12】本発明の多層レジストパターン形成方法を説明する製造工程断面図。 [12] manufacturing process cross-sectional view for explaining a multilayer resist pattern forming method of the present invention.

【図13】従来の多層レジストパターン形成方法を説明する製造工程断面図。 [13] manufacturing process sectional view illustrating a conventional multilayer resist pattern forming method.

【図14】従来の多層レジストパターン形成方法を説明する製造工程断面図。 [14] manufacturing process sectional view illustrating a conventional multilayer resist pattern forming method.

【図15】従来の多層レジストパターン形成方法を説明する製造工程断面図。 [15] manufacturing process sectional view illustrating a conventional multilayer resist pattern forming method.

【符号の説明】 DESCRIPTION OF SYMBOLS

1、21、31、101・・・スピンチャック、2、 1,21,31,101 ... spin chuck, 2,
6、22、26、32、36、102、106・・・ノズル、3、23、33、103・・・下層レジスト溶液、3′・・・下層レジスト溶液の膜、4、24、3 6,22,26,32,36,102,106 ... nozzle, 3,23,33,103 ... lower resist solution, 3 '... lower resist solution film, 4,24,3
4、104・・・下層レジスト、5、25、35、10 4,104 ... lower resist, 5,25,35,10
5・・・ホットプレート、7、18、27、37、10 5: hot plate, 7,18,27,37,10
7・・・中間層溶液(SOG溶液)、8、19、28、 7 ... intermediate layer solution (SOG solution), 8,19,28,
38、108・・・中間層(SOG膜)、10、20、 38,108 ... intermediate layer (SOG film), 10, 20,
30、100・・・ウェーハ、11、110、211、 30,100 ... wafer, 11,110,211,
311・・・上層レジスト溶液、12、212、312 311 ... upper layer resist solution, 12,212,312
・・・上層レジスト、 13・・・半導体基板、14 ... upper layer resist, 13 ... semiconductor substrate, 14
・・・シリコン酸化膜、 15・・・配線溝、16・ ... silicon oxide film, 15 ... wiring trench 16,
・・埋め込み配線、 17・・・フォトマスク。 ... embedded wiring, 17 ... photomask.

フロントページの続き (72)発明者 大西 廉伸 神奈川県横浜市磯子区新杉田町8番地 株 式会社東芝横浜事業所内 Fターム(参考) 2H096 AA25 CA05 CA14 DA01 HA23 HA27 JA04 KA08 5F046 NA07 NA12 NA17 NA18 Front page of the continuation (72) inventor Onishi RenShin Yokohama, Kanagawa Prefecture Isogo-ku, Shinsugita-cho, address 8 Co., Ltd. Toshiba Yokohama workplace F-term (reference) 2H096 AA25 CA05 CA14 DA01 HA23 HA27 JA04 KA08 5F046 NA07 NA12 NA17 NA18

Claims (8)

    【特許請求の範囲】 [The claims]
  1. 【請求項1】 被加工基板上に少なくとも下層レジスト、この下層レジストのマスクとなる中間層及び上層レジストよりなる多層の塗布膜を形成し、これら多層の塗布膜を順次エッチングによってパターン転写を行う工程を具備し、 前記中間層の塗布膜は、金属化合物からなり、前記下層レジストの塗布膜は、前記中間層の前記金属化合物溶液の溶媒に対して溶解性の低い材料の少なくとも有機化合物からなり、前記下層レジストの前記有機化合物の溶液を前記被加工基板上に塗布、乾燥後に、前記中間層である金属化合物の溶液を前記下層レジストの塗布膜上に塗布、乾燥し、前記下層レジスト及び前記中間層の塗布膜を同時に加熱処理することを特徴とする多層レジストパターン形成方法。 1. A least a lower resist on a substrate to be processed, step this becomes the lower layer resist mask intermediate layer and forming a multilayer coating film made of the upper layer resist, transferring a pattern by sequentially etching these multilayer coating film comprising a coating film of the intermediate layer is made of a metal compound, the coating film of the lower layer resist comprises at least an organic compound material having a low solubility in solvents of the metal compound solution of the intermediate layer, applying a solution of the organic compound of the lower layer resist in the processed substrate, after drying, applying a solution of the metal compound which is an intermediate layer on the coated film of the lower layer resist, and dried, the lower layer resist and the intermediate multilayer resist pattern forming method characterized by heat-treating the coating film layer simultaneously.
  2. 【請求項2】 前記下層レジストは、炭素含有量80重量%以上の高分子材料からなり、前記中間層を形成する金属化合物溶液の溶媒は、極性溶媒からなることを特徴とする請求項1に記載の多層レジストパターン形成方法。 Wherein said lower layer resist consisting of carbon content 80% or more by weight of polymeric material, the solvent of the metal compound to form an intermediate layer solution, in claim 1, characterized in that it consists of a polar solvent multilayer resist pattern forming method as described.
  3. 【請求項3】 前記下層レジストの塗布する工程と、前記塗布膜上に次の構成要素の溶液を塗布する工程との間に、前記下層レジストの表面に紫外線もしくは電子線などの放射線を照射する工程をさらに具備したことを特徴とする請求項1又は請求項2に記載の多層レジストパターン形成方法。 A step of wherein the coating of the lower layer resist, between the step of applying a solution of the following components on the coating film is irradiated with radiation such as ultraviolet or electron beam on the surface of the lower layer resist multilayer resist pattern forming method according to claim 1 or claim 2, characterized in that steps and further comprising a.
  4. 【請求項4】 被加工基板上に少なくとも有機化合物よりなる下層レジスト及び上層レジストよりなる多層の塗布膜を形成する工程と、 前記下層レジスト及び上層レジストからなる多層の塗布膜を同時に加熱処理する工程と、 前記上層レジストをパターニングして不要な部分を除去する工程と、 金属化合物よりなる中間層を前記上層レジストのレジストパターン間に埋め込む工程と、 前記中間層をマスクとして前記下層レジストをエッチングして前記下層レジストと中間層とから構成された多層レジストパターンを形成する工程とを具備したことを特徴とする多層レジストパターン形成方法。 4. A process of forming a lower resist and multilayer coating film composed of the upper layer resist comprises at least an organic compound on a substrate to be processed, the lower layer resist and the step of simultaneously heating the multilayer coating film consisting of the upper layer resist When, removing unnecessary portions by patterning the upper resist, burying an intermediate layer made of a metal compound between a resist pattern of the upper resist, etching the lower resist the intermediate layer as a mask multilayer resist pattern forming method characterized by comprising the steps of: forming a multilayer resist pattern, which is composed of said lower resist and the intermediate layer.
  5. 【請求項5】 前記下層レジストとなる有機化合物が前記上層レジストとなるレジスト溶液の溶媒に対して、溶解性の低い材料であることを特徴とする請求項4に記載の多層レジストパターン形成方法。 5. A multilayer resist pattern forming method according to claim 4, wherein the organic compound serving as the lower layer resist is a solvent of the resist solution to be the upper resist, is less soluble materials.
  6. 【請求項6】 前記下層レジストが炭素含有量80重量%の高分子材料であり、前記上層レジストを形成するレジスト溶液の溶媒が極性溶媒であることを特徴とする請求項4又は請求項5に記載の多層レジストパターン形成方法。 Wherein said lower resist is a polymer material of the carbon content of 80 wt%, to claim 4 or claim 5, wherein the solvent in the resist solution to form the upper resist is a polar solvent multilayer resist pattern forming method as described.
  7. 【請求項7】 前記被加工基板上に下層レジスト、この下層レジストのマスクとなる中間層及び上層レジストよりなる多層の塗布膜を形成する工程において、前記下層レジスト及び前記中間層の混合溶液を前記被加工基板上に塗布することを特徴とする請求項1に記載の多層レジストパターン形成方法。 7. lower resist on the processed substrate, in the step of forming a multilayer coating film composed of the intermediate layer and the upper resist serving as a mask for this lower resist, a mixed solution of the lower layer resist and the intermediate layer the multilayer resist pattern forming method according to claim 1, characterized in that the coating on a substrate to be processed.
  8. 【請求項8】 半導体基板上に被処理膜を形成する工程と、 前記被処理上に下層レジストを塗布し乾燥する工程と、 前記乾燥された下層レジストの上に金属化合物の溶液を塗布して金属化合物溶液の膜を形成する工程と、 前記下層レジスト及び金属化合物溶液の膜を同時に加熱処理して前記下層レジスト上に前記金属化合物からなる中間層を形成する工程と、 前記中間層の上に上層レジストを塗布し乾燥する工程と、 前記上層レジストを加熱処理する工程と、 前記上層レジストをパターニングする工程と、 前記パターニングされた上層レジストをマスクにして前記中間層をエッチングによりパターニングする工程と、 前記パターニングされた中間層をマスクにして前記下層レジストをエッチングによりパターニングする工程と、 A step of 8. form the processed film on a semiconductor substrate, wherein the steps of coating and drying the lower layer resist onto the process, a solution of a metal compound is applied over the dried lower layer resist forming a step of forming a film of a metal compound solution, an intermediate layer consisting of the lower layer resist and the metal compound solution film simultaneously heated above metal compound onto the lower layer resist, and on top of the intermediate layer a step of applying a top resist drying, a step of heat-treating the upper layer resist, patterning the top layer resist, a step of patterning by etching the intermediate layer by the patterned upper layer resist as a mask, patterning the lower layer resist by etching with the patterned intermediate layer as a mask,
    前記パターニングされた下層レジストをマスクにして前記被処理膜をエッチングする工程とを具備したことを特徴とした半導体装置の製造方法。 Method of manufacturing a semiconductor device characterized by comprising a step of etching the target film to the patterned lower layer resist as a mask.
JP2000093220A 2000-03-30 2000-03-30 Method of forming multilayered resist pattern and method of manufacturing semiconductor device Pending JP2001284209A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000093220A JP2001284209A (en) 2000-03-30 2000-03-30 Method of forming multilayered resist pattern and method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000093220A JP2001284209A (en) 2000-03-30 2000-03-30 Method of forming multilayered resist pattern and method of manufacturing semiconductor device

Publications (1)

Publication Number Publication Date
JP2001284209A true JP2001284209A (en) 2001-10-12

Family

ID=18608436

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000093220A Pending JP2001284209A (en) 2000-03-30 2000-03-30 Method of forming multilayered resist pattern and method of manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP2001284209A (en)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009083495A (en) * 2008-10-31 2009-04-23 Toshiba Corp Resist film for imprinting
KR20130035224A (en) 2011-09-29 2013-04-08 제이에스알 가부시끼가이샤 Pattern forming method and polysiloxane composition
KR20130035949A (en) 2011-09-30 2013-04-09 제이에스알 가부시끼가이샤 Process for forming resist pattern and composition for forming resist lower layer film
JP2013076973A (en) * 2011-09-15 2013-04-25 Jsr Corp Pattern forming method
US8956807B2 (en) 2011-09-30 2015-02-17 Jsr Corporation Method for forming resist pattern, and composition for forming resist underlayer film
US9170493B2 (en) 2011-02-28 2015-10-27 Jsr Corporation Resist underlayer film-forming composition, pattern-forming method and resist underlayer film
US9487868B2 (en) 2014-01-07 2016-11-08 Jsr Corporation Pattern-forming method
US9607849B2 (en) 2011-10-12 2017-03-28 Jsr Corporation Pattern-forming method and resist underlayer film-forming composition
US9891526B2 (en) 2013-07-24 2018-02-13 Jsr Corporation Pattern forming method
US10090163B2 (en) 2013-03-25 2018-10-02 Jsr Corporation Inorganic film-forming composition for multilayer resist processes, and pattern-forming method
US10209619B2 (en) 2014-03-12 2019-02-19 Jsr Corporation Composition and method of forming pattern using composition

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009083495A (en) * 2008-10-31 2009-04-23 Toshiba Corp Resist film for imprinting
US9170493B2 (en) 2011-02-28 2015-10-27 Jsr Corporation Resist underlayer film-forming composition, pattern-forming method and resist underlayer film
JP2013076973A (en) * 2011-09-15 2013-04-25 Jsr Corp Pattern forming method
KR20130035224A (en) 2011-09-29 2013-04-08 제이에스알 가부시끼가이샤 Pattern forming method and polysiloxane composition
US9434609B2 (en) 2011-09-29 2016-09-06 Jsr Corporation Method for forming pattern, and polysiloxane composition
KR20130035949A (en) 2011-09-30 2013-04-09 제이에스알 가부시끼가이샤 Process for forming resist pattern and composition for forming resist lower layer film
US8956807B2 (en) 2011-09-30 2015-02-17 Jsr Corporation Method for forming resist pattern, and composition for forming resist underlayer film
US9607849B2 (en) 2011-10-12 2017-03-28 Jsr Corporation Pattern-forming method and resist underlayer film-forming composition
US10090163B2 (en) 2013-03-25 2018-10-02 Jsr Corporation Inorganic film-forming composition for multilayer resist processes, and pattern-forming method
US9891526B2 (en) 2013-07-24 2018-02-13 Jsr Corporation Pattern forming method
US9487868B2 (en) 2014-01-07 2016-11-08 Jsr Corporation Pattern-forming method
US10209619B2 (en) 2014-03-12 2019-02-19 Jsr Corporation Composition and method of forming pattern using composition

Similar Documents

Publication Publication Date Title
US8956981B2 (en) Methods of eliminating pattern collapse on photoresist patterns
JP6284925B2 (en) Silicon-based hard mask layer for guided self-assembly
US8974678B2 (en) Methods using block co-polymer self-assembly for sub-lithographic patterning
US10538859B2 (en) Methods for providing patterned orientation templates for self-assemblable polymers for use in device lithography
US9159558B2 (en) Methods of reducing defects in directed self-assembled structures
US10459338B2 (en) Exposure activated chemically amplified directed self-assembly (DSA) for back end of line (BEOL) pattern cutting and plugging
US20160056106A1 (en) Structure with self aligned resist layer on an interconnect surface and method of making same
DE112010004848B4 (en) Method for targeted self-assembly with immersion lithography at 193 nm
US7175944B2 (en) Prevention of photoresist scumming
JP5047728B2 (en) Method for forming fine pattern of semiconductor element
US7906031B2 (en) Aligning polymer films
US7256136B2 (en) Self-patterning of photo-active dielectric materials for interconnect isolation
EP0256031B1 (en) Method for developing poly(methacrylic anhydride) resists
US5240878A (en) Method for forming patterned films on a substrate
JP2846761B2 (en) Conductive layer pattern forming method
TWI290265B (en) Lithographic antireflective hardmask compositions and uses thereof
US4600685A (en) Patterning process using ladder-type organosiloxane resin and process for production of electronic devices utilizing said patterning process
US5023203A (en) Method of patterning fine line width semiconductor topology using a spacer
KR20140059132A (en) Pattern formation method and block copolymer
KR100801159B1 (en) Immersion lithography edge bead removal
US5277749A (en) Methods and apparatus for relieving stress and resisting stencil delamination when performing lift-off processes that utilize high stress metals and/or multiple evaporation steps
JP5596133B2 (en) Method for forming a device having holes or vias using a block copolymer
US9892933B2 (en) Lithography using multilayer spacer for reduced spacer footing
US4539222A (en) Process for forming metal patterns wherein metal is deposited on a thermally depolymerizable polymer and selectively removed
CN100428422C (en) Device and methodology for reducing effective dielectric constant in semiconductor devices