JPH1174260A - Semiconductor device and its manufacture - Google Patents

Semiconductor device and its manufacture

Info

Publication number
JPH1174260A
JPH1174260A JP23461097A JP23461097A JPH1174260A JP H1174260 A JPH1174260 A JP H1174260A JP 23461097 A JP23461097 A JP 23461097A JP 23461097 A JP23461097 A JP 23461097A JP H1174260 A JPH1174260 A JP H1174260A
Authority
JP
Japan
Prior art keywords
semiconductor device
thin film
film
insulating thin
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP23461097A
Other languages
Japanese (ja)
Inventor
Akihiko Kobayashi
昭彦 小林
Takashi Nakamura
隆司 中村
Kiyotaka Sawa
清隆 澤
Motoi Sasaki
基 佐々木
Katsutoshi Mine
勝利 峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
DuPont Toray Specialty Materials KK
Original Assignee
Dow Corning Toray Silicone Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dow Corning Toray Silicone Co Ltd filed Critical Dow Corning Toray Silicone Co Ltd
Priority to JP23461097A priority Critical patent/JPH1174260A/en
Priority to SG1998003306A priority patent/SG71147A1/en
Priority to EP98116304A priority patent/EP0899780A3/en
Priority to KR1019980035077A priority patent/KR19990023964A/en
Priority to TW087114331A priority patent/TW396405B/en
Publication of JPH1174260A publication Critical patent/JPH1174260A/en
Priority to US09/656,728 priority patent/US6448175B1/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor device and its manufacture, wherein silicon group is condensed and dehydrated around the atmospheric pressure at a high degree, moisture absorption by an insulating thin film is prevented, so as to suppress the corrosion of a conductive layer and the deterioration of the functions of the insulating thin film, and the increase of the contact resistance between the lower layer wiring and the upper layer wiring in a multilayered interconnecting structure is prevented. SOLUTION: In a method of manufacturing a semiconductor device having an interconnecting structure composed of, at least one conductive layer on a semiconductor substrate 1 through an inter-layer insulating film 4, the inter- layer insulating film 4 is formed on the semiconductor substrate 1 by baking hydrogen silsesquioxane resin, and the inter-layer insulating film 4 is heat treated within a pressure range of 1 to 1000 Torr at a temperature of 150 to 550 deg.C.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、絶縁薄膜を有する
半導体装置及びその半導体装置を製造する方法に関し、
さらに詳しくは、常圧付近で絶縁薄膜中のシラノール基
の縮合及び脱水を高度に行うことを可能にし、絶縁薄膜
における吸湿を防止して導電層の腐食や絶縁薄膜の機能
低下を抑制すると共に、多層配線構造において下層配線
と上層配線との間のコンタクト抵抗が増加することを防
止するようにした半導体装置及びその製造方法に関す
る。
The present invention relates to a semiconductor device having an insulating thin film and a method for manufacturing the semiconductor device.
More specifically, it enables the condensation and dehydration of silanol groups in the insulating thin film to be performed at a high degree near normal pressure, and prevents moisture absorption in the insulating thin film to suppress corrosion of the conductive layer and deterioration of the function of the insulating thin film. The present invention relates to a semiconductor device in which a contact resistance between a lower wiring and an upper wiring in a multilayer wiring structure is prevented from increasing, and a method of manufacturing the same.

【0002】[0002]

【従来の技術】近年、半導体素子の微細化、即ち半導体
装置の高集積化に伴い、半導体基板上には多層配線構造
が採用されるようになっている。このような多層配線構
造を有する半導体装置の絶縁膜としては、一般にCVD
法やスピンコート法等により形成されたシリコン酸化膜
等が使用されている。
2. Description of the Related Art In recent years, with miniaturization of semiconductor elements, that is, high integration of semiconductor devices, a multilayer wiring structure has been adopted on a semiconductor substrate. As an insulating film of a semiconductor device having such a multilayer wiring structure, CVD is generally used.
A silicon oxide film formed by a method such as a spin coating method or the like is used.

【0003】上述の多層配線構造を有する半導体装置を
製造する場合、半導体基板上に絶縁膜を介して下層配線
を形成し、さらに層間絶縁膜を形成した後、この層間絶
縁膜を選択的にエッチングして下層配線上にビアホール
を設け、このビアホールに金属を埋め込むことにより下
層配線と上層配線との電気的な接続を行うようにしてい
る。
In the case of manufacturing a semiconductor device having the above-described multilayer wiring structure, a lower wiring is formed on a semiconductor substrate via an insulating film, an interlayer insulating film is further formed, and the interlayer insulating film is selectively etched. Then, a via hole is provided on the lower layer wiring, and a metal is buried in the via hole to electrically connect the lower layer wiring and the upper layer wiring.

【0004】しかしながら、層間絶縁膜を構成するシリ
コン酸化膜は、例えばエッチング時のレジスト膜を除去
するための薬液等に曝されると、薄膜中に親水性である
シラノール基(Si−OH)を多数形成し、吸湿性が増
大してしまうという問題があった。このため、層間絶縁
膜が吸湿していると、導電層が腐食したり、層間絶縁膜
の絶縁機能が低下してしまう。また、層間絶縁膜の表面
に水分が付着していたり、その内部に水分が含有されて
いたりすると、ビアホールに金属を埋め込む際に層間絶
縁膜から水分が放出され、下層配線と上層配線との間の
コンタクト抵抗が増加して不良を生じさせる原因とな
り、特に半導体素子の微細化に伴ってビアホールが微細
化されてくると、その影響が顕著に現れるようになって
いる。
However, when a silicon oxide film constituting an interlayer insulating film is exposed to, for example, a chemical solution for removing a resist film at the time of etching, a hydrophilic silanol group (Si—OH) is formed in the thin film. There is a problem that a large number is formed and the hygroscopicity is increased. Therefore, if the interlayer insulating film absorbs moisture, the conductive layer is corroded or the insulating function of the interlayer insulating film is reduced. In addition, if moisture adheres to the surface of the interlayer insulating film or contains moisture therein, moisture is released from the interlayer insulating film when metal is buried in the via hole, and a gap between the lower wiring and the upper wiring is formed. The contact resistance is increased to cause a defect, and particularly, when a via hole is miniaturized with miniaturization of a semiconductor element, the influence thereof becomes remarkable.

【0005】また、上記問題の対策として、層間絶縁膜
にビアホールを形成した半導体基板を圧力10-8Tor
r程度の高真空状態で加熱処理することにより、シラノ
ール基の縮合及び脱水を高度に行うことが可能である。
しかし、この場合、圧力10 -8Torr程度の高真空状
態を作る減圧装置を使用する必要があるため、半導体装
置の製造コストが増大すると共に、その工程管理が難し
くなるという問題があった。
As a countermeasure against the above problem, an interlayer insulating film is used.
A semiconductor substrate having a via hole formed therein is subjected to a pressure of 10-8Tor
Heat treatment in a high vacuum of about r
It is possible to perform condensation and dehydration of the hydroxyl group to a high degree.
However, in this case, a pressure of 10 -8High vacuum of about Torr
Since it is necessary to use a decompression device to
Production costs increase and process control becomes difficult.
There was a problem of becoming.

【0006】[0006]

【発明が解決しようとする課題】本発明の目的は、常圧
付近(常圧又は僅かに加圧された状態、或いは僅かに減
圧された状態)でシラノール基の縮合及び脱水を高度に
行うことを可能にし、絶縁薄膜における吸湿を防止して
導電層の腐食や絶縁薄膜の機能低下を抑制すると共に、
多層配線構造において下層配線と上層配線との間のコン
タクト抵抗が増加することを防止するようにした半導体
装置及びその製造方法を提供することにある。
SUMMARY OF THE INVENTION It is an object of the present invention to perform highly condensation and dehydration of silanol groups at around normal pressure (normal or slightly pressurized or slightly reduced pressure). In addition to preventing moisture absorption in the insulating thin film, preventing corrosion of the conductive layer and reducing the function of the insulating thin film,
An object of the present invention is to provide a semiconductor device and a method for manufacturing the same, which prevent an increase in contact resistance between a lower wiring and an upper wiring in a multilayer wiring structure.

【0007】[0007]

【課題を解決するための手段】上記目的を達成する本発
明の半導体装置の製造方法は、半導体基板上に絶縁薄膜
を介して少なくとも1層の導電層からなる配線構造を設
けた半導体装置の製造方法において、前記半導体基板上
に水素シルセスキオキサン樹脂を焼成してなる絶縁薄膜
を形成し、該絶縁薄膜を圧力1〜1000Torrの範
囲において150〜550℃の温度で加熱処理すること
を特徴とするものである。
According to the present invention, there is provided a method of manufacturing a semiconductor device, comprising the steps of: forming a wiring structure comprising at least one conductive layer on a semiconductor substrate via an insulating thin film; In the method, an insulating thin film formed by firing a hydrogen silsesquioxane resin is formed on the semiconductor substrate, and the insulating thin film is heated at a temperature of 150 to 550 ° C. in a pressure range of 1 to 1000 Torr. Is what you do.

【0008】また、本発明の半導体装置は、上記製造方
法から得られたことを特徴とするものである。本発明者
等は、水素シルセスキオキサン樹脂を焼成してなる絶縁
薄膜は常圧付近で特定の温度範囲の加熱処理を行うこと
によって、シラノール基の縮合及び脱水を高度に行うこ
とが可能であることを見出した。これは、水素シルセス
キオキサン樹脂を焼成してなる絶縁薄膜では、構造上、
シラノール基が会合しているので、低エネルギーで脱離
できるからであると考えられる。
[0008] A semiconductor device according to the present invention is characterized by being obtained by the above-described manufacturing method. The present inventors have performed a heat treatment in a specific temperature range around normal pressure on an insulating thin film obtained by firing a hydrogen silsesquioxane resin, whereby condensation and dehydration of silanol groups can be performed at a high level. I found something. This is due to the structure of the insulating thin film obtained by firing hydrogen silsesquioxane resin.
This is probably because the silanol groups are associated and can be eliminated with low energy.

【0009】即ち、本発明では、水素シルセスキオキサ
ン樹脂を焼成してなる絶縁薄膜に対して上記加熱処理を
行うことにより、常圧付近又は安価な低真空度の減圧装
置を用いるだけで、薄膜中に形成されたシラノール基を
十分に縮合し、かつ薄膜に付着又は含有した水分を十分
に脱水することができる。従って、半導体装置の絶縁薄
膜における吸湿を防止して導電層の腐食や絶縁薄膜の機
能低下を抑制することができる。また、多層配線構造か
らなる導電層をビアホールを介して電気的に接続するよ
うにした半導体装置を製造するに当たって、ビアホール
に金属を埋め込む際に絶縁薄膜から放出される水分量を
減少させることが可能であるので、下層配線と上層配線
との間のコンタクト抵抗が増加することを防止できる。
That is, in the present invention, by performing the above-mentioned heat treatment on the insulating thin film obtained by firing the hydrogen silsesquioxane resin, only using a low-pressure depressurizing device near normal pressure or inexpensive, The silanol groups formed in the thin film can be sufficiently condensed, and the water attached to or contained in the thin film can be sufficiently dehydrated. Therefore, it is possible to prevent moisture absorption in the insulating thin film of the semiconductor device, thereby suppressing corrosion of the conductive layer and deterioration of the function of the insulating thin film. Also, when manufacturing a semiconductor device in which conductive layers having a multilayer wiring structure are electrically connected via via holes, it is possible to reduce the amount of water released from the insulating thin film when embedding metal in the via holes. Therefore, it is possible to prevent an increase in contact resistance between the lower wiring and the upper wiring.

【0010】なお、本発明において、水素シルセスキオ
キサン樹脂を焼成してなる絶縁薄膜は、水素シルセスキ
オキサン樹脂の一部もしくは全部がシリカ(SiO2
に転化したものである。
In the present invention, the insulating thin film obtained by firing the hydrogen silsesquioxane resin is such that a part or all of the hydrogen silsesquioxane resin is silica (SiO 2 ).
It has been converted to.

【0011】[0011]

【発明の実施の形態】以下、本発明の構成について添付
の図面を参照して詳細に説明する。図1は本発明の実施
形態からなる多層配線構造を有する半導体装置の製造方
法を例示するものである。先ず、図1(a)に示すよう
に、表面に半導体素子(不図示)を形成した半導体基板
(シリコンウエハ)1の全面にBPSG膜を堆積し、こ
れをリフローして下地絶縁膜2を形成する。次に、下地
絶縁膜2上にアルミニウム等の金属をスパッタリングし
て導電層を形成し、これを公知の方法でパターニングし
て下層配線3を形成する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The configuration of the present invention will be described below in detail with reference to the accompanying drawings. FIG. 1 illustrates a method for manufacturing a semiconductor device having a multilayer wiring structure according to an embodiment of the present invention. First, as shown in FIG. 1A, a BPSG film is deposited on the entire surface of a semiconductor substrate (silicon wafer) 1 having a semiconductor element (not shown) formed on the surface, and the BPSG film is reflowed to form a base insulating film 2. I do. Next, a metal such as aluminum is sputtered on the base insulating film 2 to form a conductive layer, which is patterned by a known method to form the lower wiring 3.

【0012】次に、水素シルセスキオキサン樹脂を溶剤
中に溶解した溶液を、半導体基板1の全面にスピンコー
ト法により塗布し、この水素シルセスキオキサン樹脂を
加熱又は高エネルギー線の照射により硬化させて表面が
平坦な層間絶縁膜4を形成する。そして、層間絶縁膜4
上に有機樹脂からなるレジスト膜5を形成し、このレジ
スト膜5を下層配線3の直上域に開口部5aを設けるよ
うにパターニングする。
Next, a solution obtained by dissolving the hydrogen silsesquioxane resin in a solvent is applied to the entire surface of the semiconductor substrate 1 by spin coating, and the hydrogen silsesquioxane resin is heated or irradiated with high energy rays. By curing, the interlayer insulating film 4 having a flat surface is formed. Then, the interlayer insulating film 4
A resist film 5 made of an organic resin is formed thereon, and the resist film 5 is patterned so as to provide an opening 5 a in a region immediately above the lower wiring 3.

【0013】次に、図1(b)に示すように、レジスト
膜5をマスクとしてリアクティブエッチング(CF4
2 )を施して層間絶縁膜4を選択的にエッチングし、
下層配線3に到達するビアホール6を開口する。次に、
図1(c)に示すように、レジスト膜5を酸素プラズマ
処理によって除去した後、アルカリ性液体によって処理
して残存するレジスト膜及びレジスト膜の酸化物等を完
全に除去し、さらに表面を洗浄し、乾燥させる。
Next, as shown in FIG. 1B, reactive etching (CF 4 /
O 2 ) to selectively etch the interlayer insulating film 4,
A via hole 6 reaching the lower wiring 3 is opened. next,
As shown in FIG. 1C, after the resist film 5 is removed by oxygen plasma treatment, the resist film 5 is treated with an alkaline liquid to completely remove the remaining resist film and oxides of the resist film, and the surface is further washed. ,dry.

【0014】上記レジスト膜の除去工程において、層間
絶縁膜4にシラノール基が生成する可能性がある。その
ため、ビアホール6を設けた半導体基板1に対して、低
真空度の減圧装置を使用して1分〜1時間、好ましくは
5〜20分間の加熱処理を行うようにする。この加熱処
理において、圧力は1Torrから1000Torrま
での範囲にし、また加熱温度は150〜550℃、好ま
しくは150〜450℃の範囲にする。
In the step of removing the resist film, silanol groups may be generated in the interlayer insulating film 4. Therefore, the semiconductor substrate 1 provided with the via holes 6 is subjected to a heat treatment for 1 minute to 1 hour, preferably 5 to 20 minutes using a low-pressure vacuum device. In this heat treatment, the pressure is in the range of 1 Torr to 1000 Torr, and the heating temperature is in the range of 150 to 550 ° C, preferably 150 to 450 ° C.

【0015】次に、図1(d)に示すように、全面にア
ルミニウム等の金属をスパッタリングして導電層を形成
し、これをエッチバックすることによりビアホール6内
に層間配線7を残存させる。次いで、下層配線3及び層
間絶縁膜4と同様の方法で、エッチバックされた表面上
に上層配線8及び層間絶縁膜9を形成する。このように
して半導体基板1の上に、下層配線3及び上層配線8か
らなる多層配線構造を形成することができる。
Next, as shown in FIG. 1D, a conductive layer is formed by sputtering a metal such as aluminum on the entire surface, and this is etched back to leave the interlayer wiring 7 in the via hole 6. Next, an upper wiring 8 and an interlayer insulating film 9 are formed on the etched back surface in the same manner as the lower wiring 3 and the interlayer insulating film 4. In this way, a multilayer wiring structure including the lower wiring 3 and the upper wiring 8 can be formed on the semiconductor substrate 1.

【0016】上述した本発明の半導体装置の製造方法に
よれば、水素シルセスキオキサン樹脂を焼成してなる絶
縁薄膜(層間絶縁膜4)に対して上記加熱処理を行うこ
とにより、薄膜中に形成されたシラノール基を十分に縮
合してシロキサン結合(Si−O−Si)に変換すると
共に、親水性のシラノール基の存在によって薄膜に付着
又は含有した水分を十分に脱水除去することができる。
According to the above-described method for manufacturing a semiconductor device of the present invention, the above-mentioned heat treatment is performed on the insulating thin film (interlayer insulating film 4) obtained by firing the hydrogen silsesquioxane resin, so that the thin film is formed in the thin film. The formed silanol groups can be sufficiently condensed and converted into siloxane bonds (Si-O-Si), and the moisture attached or contained in the thin film can be sufficiently dehydrated and removed due to the presence of the hydrophilic silanol groups.

【0017】従って、絶縁薄膜における吸湿を防止する
ことができるので、導電層の腐食や絶縁薄膜の機能低下
を抑制した信頼性の高い半導体装置を得ることができ
る。また、多層配線構造を有する半導体装置の製造にお
いて、ビアホールに金属を埋め込む際に絶縁薄膜から放
出される水分量を減少させることが可能であるので、下
層配線と上層配線との間のコンタクト抵抗が増加するこ
とを防止し、所謂ポイズンドビアと呼ばれる不良の発生
を防止することができる。しかも、このように配線間の
コンタクト抵抗を抑制可能であるので、半導体素子を更
に微細化することができる。
Accordingly, moisture absorption in the insulating thin film can be prevented, so that a highly reliable semiconductor device in which corrosion of the conductive layer and deterioration of the function of the insulating thin film are suppressed can be obtained. In addition, in the manufacture of a semiconductor device having a multilayer wiring structure, it is possible to reduce the amount of water released from an insulating thin film when a metal is buried in a via hole, so that the contact resistance between the lower wiring and the upper wiring is reduced. The increase can be prevented, and the occurrence of a defect called a so-called poisoned via can be prevented. Moreover, since the contact resistance between the wirings can be suppressed as described above, the semiconductor element can be further miniaturized.

【0018】また、上記加熱処理は、常圧又は僅かに加
圧された状態、或いは減圧装置を使うとしても圧力1T
orr以上の低真空状態を達成するだけでよい安価な減
圧装置を用いて行うので、半導体装置の製造コストが増
大することはなく、また工程管理が容易である。本発明
において、加熱処理時の圧力は1〜1000Torrの
範囲にする必要がある。この圧力が1000Torrを
超えるとシラノール基の縮合及び脱水が不十分になり、
1Torr未満であると減圧装置のコストが増大した
り、デバイスに悪影響を与えることがある。また、加熱
温度は150〜550℃の範囲、好ましくは150〜4
50℃の範囲にする必要がある。加熱温度が150℃未
満であるとシラノール基の縮合及び脱水が不十分にな
り、逆に550℃を超えると加熱処理のコストが増大し
たり、デバイスに悪影響を与える等の弊害がある。
Further, the heat treatment may be carried out at a normal pressure or a slightly pressurized state, or at a pressure of 1T even if a decompression device is used.
Since the process is performed using an inexpensive decompression device that only needs to achieve a low vacuum state of orr or more, the manufacturing cost of the semiconductor device does not increase and the process control is easy. In the present invention, the pressure during the heat treatment needs to be in the range of 1 to 1000 Torr. When this pressure exceeds 1000 Torr, condensation and dehydration of silanol groups become insufficient,
If the pressure is less than 1 Torr, the cost of the decompression device may increase or the device may be adversely affected. The heating temperature is in the range of 150 to 550 ° C., preferably 150 to 550 ° C.
It must be in the range of 50 ° C. If the heating temperature is lower than 150 ° C., condensation and dehydration of silanol groups become insufficient. On the other hand, if the heating temperature is higher than 550 ° C., there are disadvantages such as an increase in heat treatment cost and an adverse effect on the device.

【0019】加熱処理時間は1分〜1時間にすることが
好ましい。この加熱処理時間は1分間未満であるとシラ
ノール基の縮合及び脱水が不十分になり、逆に1時間を
超えてもそれ以上の効果は期待できない。また、加熱処
理時の雰囲気は特に限定されることはなく、窒素、空
気、アルゴン等の不活性ガス、水蒸気、高濃度酸素、ア
ルカリ性ガス等の雰囲気にすることができる。
The heat treatment time is preferably from 1 minute to 1 hour. If the heat treatment time is less than 1 minute, condensation and dehydration of silanol groups become insufficient, and if it exceeds 1 hour, no further effect can be expected. The atmosphere during the heat treatment is not particularly limited, and may be an atmosphere of an inert gas such as nitrogen, air, or argon, steam, high-concentration oxygen, or an alkaline gas.

【0020】水素シルセスキオキサン樹脂は、一般式
(HSiO3/2 n (n:整数)で表されるポリマーで
ある。絶縁薄膜は水素シルセスキオキサン樹脂を溶剤中
に溶解した溶液をスピンコート法により基材上に塗布
し、これを焼成することにより形成可能である。水素シ
ルセスキオキサン樹脂の分子量はポリケイ酸類等の分子
量よりも大きいため、水素シルセスキオキサン樹脂を出
発原料とするSOG膜は他の無機系のSOG膜よりも厚
く形成することができるという利点がある。
The hydrogen silsesquioxane resin is a polymer represented by the general formula (HSiO 3/2 ) n (n: an integer). The insulating thin film can be formed by applying a solution obtained by dissolving a hydrogen silsesquioxane resin in a solvent onto a base material by a spin coating method and baking the applied solution. Since the molecular weight of hydrogen silsesquioxane resin is larger than the molecular weight of polysilicic acids and the like, the advantage that the SOG film using hydrogen silsesquioxane resin as a starting material can be formed thicker than other inorganic SOG films. There is.

【0021】水素シルセスキオキサン樹脂を溶解するた
めの溶剤は特に限定されるものではない。この溶剤とし
ては、トルエン、キシレン等の芳香族系溶剤、ヘキサ
ン、ヘプタン、オキサン等の脂肪族系溶剤、メチルエチ
ルケトン、メチルイソブチルケトン(MIBK)等のケ
トン系溶剤、酢酸ブチル、酢酸イソアミル等のエステル
系溶剤、1,1,1,3,3,3−ヘキサメチルジシロ
キサン、1,1,3,3−テトラメチルジシロキサン等
の鎖状シロキサン、1,1,3,3,5,5,7,7−
オクタメチルテトラシクロシロキサン、1,3,5,7
−テトラメチルテトラシクロシロキサン等の環状シロキ
サン、テトラメチルシラン、ジメチルジエチルシラン等
のシラン化合物等のシリコーン系溶剤が挙げられ、また
上記溶剤の2種以上を混合して使用することもできる。
The solvent for dissolving the hydrogen silsesquioxane resin is not particularly limited. Examples of the solvent include aromatic solvents such as toluene and xylene; aliphatic solvents such as hexane, heptane and oxane; ketone solvents such as methyl ethyl ketone and methyl isobutyl ketone (MIBK); and ester solvents such as butyl acetate and isoamyl acetate. Solvent, chain siloxane such as 1,1,1,3,3,3-hexamethyldisiloxane, 1,1,3,3-tetramethyldisiloxane, 1,1,3,3,5,5,7 , 7-
Octamethyltetracyclosiloxane, 1,3,5,7
A silicone-based solvent such as a cyclic siloxane such as tetramethyltetracyclosiloxane; a silane compound such as tetramethylsilane and dimethyldiethylsilane; and a mixture of two or more of the above solvents.

【0022】また、上記溶液には、他の添加剤や硬化促
進剤等を含有させてもよい。添加剤としては、アミルベ
ンゼン、イソプロピルベンゼン、1,2−ジエチルベン
ゼン、1,3−ジエチルベンゼン、1,4−ジエチルベ
ンゼン、シクロヘキシルベンゼン、ジペンテン、2,6
−ジメチルナフタレン、p−シメン、ショウ脳油、ソル
ベントナフサ、cis−デカリン、trans−デカリ
ン、デカン、テトラリン、テレピン油、灯油、ドデカ
ン、ドデシルベンゼン(分岐型)、シクロヘキシルベン
ゼン等の炭化水素系溶剤、アセトフェノン、イソホロ
ン、ホロン、メチルシクロヘキサノン、メチル−n−ヘ
プチルケトン等のケトン・アルデヒド系溶剤、フタル酸
ジエチル、酢酸ベンジル、γ−ブチロラクトン、シュウ
酸ジブチル、酢酸2−エチルヘキシル、安息香酸エチ
ル、ギ酸ベンジル等のエステル系溶剤、ジエチル硫酸、
スルホラン、ハロゲン化炭化水素系溶剤、アルコール系
溶剤、多価アルコール系溶剤、カルボン酸無水物系溶
剤、フェノール系溶剤、シリコーン系溶剤等が挙げられ
る。また、硬化促進剤としては、例えば塩化白金酸・六
水和物のような白金を含む化合物を使用することができ
る。
The above-mentioned solution may contain other additives and a curing accelerator. Additives include amylbenzene, isopropylbenzene, 1,2-diethylbenzene, 1,3-diethylbenzene, 1,4-diethylbenzene, cyclohexylbenzene, dipentene, 2,6
Hydrocarbon solvents such as dimethylnaphthalene, p-cymene, show brain oil, solvent naphtha, cis-decalin, trans-decalin, decane, tetralin, turpentine oil, kerosene, dodecane, dodecylbenzene (branched type) and cyclohexylbenzene; Ketone / aldehyde solvents such as acetophenone, isophorone, holone, methylcyclohexanone, methyl-n-heptylketone, diethyl phthalate, benzyl acetate, γ-butyrolactone, dibutyl oxalate, 2-ethylhexyl acetate, ethyl benzoate, benzyl formate, etc. Ester solvent, diethyl sulfate,
Examples include sulfolane, halogenated hydrocarbon solvents, alcohol solvents, polyhydric alcohol solvents, carboxylic anhydride solvents, phenol solvents, and silicone solvents. Further, as the curing accelerator, for example, a compound containing platinum such as chloroplatinic acid hexahydrate can be used.

【0023】本発明は、絶縁薄膜を有機樹脂からなるレ
ジスト膜をマスクとしてエッチングしてビアホールを形
成し、該レジスト膜を酸素プラズマによって除去し、さ
らにアルカリ性液体により処理して残存するレジスト膜
及びレジスト膜の酸化物等を完全に除去した場合に特に
有効である。有機樹脂からなるレジスト膜のアルカリ性
リムーバーとしては、2−(2−アミノエトキシ)エタ
ノール/ヒドロキシアミン水溶液、アミノエタノールの
ジメチルスルホキシド溶液等を使用することが好まし
い。
According to the present invention, a via hole is formed by etching an insulating thin film using a resist film made of an organic resin as a mask, the resist film is removed by oxygen plasma, and the resist film and the resist remaining by treating with an alkaline liquid are further removed. This is particularly effective when oxides and the like of the film are completely removed. As an alkaline remover for a resist film made of an organic resin, it is preferable to use an aqueous solution of 2- (2-aminoethoxy) ethanol / hydroxyamine, a dimethyl sulfoxide solution of aminoethanol, or the like.

【0024】[0024]

【実施例】本発明の実施例及び比較例からなる半導体装
置の製造方法によって実際に半導体装置を製造した。 実施例:特公昭47−31838号公報第3頁の実施例
1に記載の方法に従って水素シルセスキオキサン樹脂を
合成した。この水素シルセスキオキサン樹脂を特開平6
−157760号公報第5頁の実施例1に記載の方法に
従って分子量分別し、数平均分子量5830、重量平均
分子量11200、軟化点180℃のフラクションを得
た。このフラクションをメチルイソブチルケトンに溶解
し、固形分18重量%の溶液を調整した。この溶液か
ら、シリコンウエハ上にアルミ多層配線構造(段差高が
0.5μm、段差幅及び段差間隔が各0.18μmの配
線パターン)を有する半導体装置の層間絶縁膜を形成し
た。
EXAMPLE A semiconductor device was actually manufactured by the method for manufacturing a semiconductor device according to the examples of the present invention and the comparative example. Example: A hydrogen silsesquioxane resin was synthesized according to the method described in Example 1 on page 3 of JP-B-47-31838. This hydrogen silsesquioxane resin is disclosed in
The molecular weight was fractionated according to the method described in Example 1 on page 5 of 157760 to obtain a fraction having a number average molecular weight of 5830, a weight average molecular weight of 11,200 and a softening point of 180 ° C. This fraction was dissolved in methyl isobutyl ketone to prepare a solution having a solid content of 18% by weight. From this solution, an interlayer insulating film of a semiconductor device having an aluminum multilayer wiring structure (wiring pattern having a step height of 0.5 μm, a step width and a step interval of 0.18 μm each) was formed on a silicon wafer.

【0025】層間絶縁膜の具体的な形成方法としては、
下地段差をCVD膜で被覆した後、上記溶液をシリコン
ウエハ上に、回転速度500rpmの前回転で3秒間、
次いで回転速度5000rpmの本回転で10秒間にて
スピンコートし、さらに溶剤を十分に蒸発させた後、室
温で10分間放置し、最深部で8010Åの膜厚を形成
した。このウエハを石英炉中で窒素気流下において40
0℃で1時間焼成した。
As a specific method of forming the interlayer insulating film,
After the base step is covered with the CVD film, the solution is placed on a silicon wafer at a pre-rotation speed of 500 rpm for 3 seconds.
Then, spin coating was performed at a main rotation speed of 5000 rpm for 10 seconds, and after the solvent was sufficiently evaporated, the film was allowed to stand at room temperature for 10 minutes to form a film of 8010 ° at the deepest part. The wafer is placed in a quartz furnace under a stream of nitrogen for 40 minutes.
It was baked at 0 ° C. for 1 hour.

【0026】次に、シリコンウエハ上にノボラック樹脂
系ポジ型レジストからなるレジスト膜をパターン形成
し、このレジスト膜をマスクとしてリアクティブエッチ
ング(CF4 /O2 )を施して層間絶縁膜にビアホール
を開口した。次いで、レジスト膜を酸素プラズマ処理に
よって除去し、2−(2−アミノエトキシ)エタノール
/ヒドロキシアミン水溶液からなるアミン系レジストリ
ムーバーに上記ウエハを15分間浸漬した後、アルコー
ルで洗浄し、100℃で10分間乾燥させた。そして、
このウエハを空気中常圧下において400℃の温度で1
0分間加熱処理した。
Next, a resist film made of a novolak resin-based positive resist is patterned on the silicon wafer, and reactive etching (CF 4 / O 2 ) is performed using the resist film as a mask to form a via hole in the interlayer insulating film. Opened. Next, the resist film was removed by oxygen plasma treatment, the wafer was immersed in an amine-based registry remover composed of an aqueous solution of 2- (2-aminoethoxy) ethanol / hydroxyamine for 15 minutes, washed with alcohol, and washed at 100 ° C. for 10 minutes. Dried for minutes. And
This wafer is heated at 400 ° C. under normal pressure in air for 1 hour.
Heat treatment was performed for 0 minutes.

【0027】比較例:上記実施例と同様にシリコンウエ
ハ上に層間絶縁膜を形成した。次に、シリコンウエハ上
にノボラック樹脂系ポジ型レジストからなるレジスト膜
をパターン形成し、このレジスト膜をマスクとしてリア
クティブエッチング(CF4 /O2 )を施して層間絶縁
膜にビアホールを開口した。次いで、レジスト膜を酸素
プラズマ処理によって除去し、2−(2−アミノエトキ
シ)エタノール/ヒドロキシアミン水溶液からなるアミ
ン系レジストリムーバーに上記ウエハを15分間浸漬し
た後、アルコールで洗浄し、100℃で10分間乾燥さ
せた。
Comparative Example: An interlayer insulating film was formed on a silicon wafer in the same manner as in the above example. Next, a resist film made of a novolak resin-based positive resist was formed on the silicon wafer by patterning, and reactive etching (CF 4 / O 2 ) was performed using the resist film as a mask to open a via hole in the interlayer insulating film. Next, the resist film was removed by oxygen plasma treatment, the wafer was immersed in an amine-based registry remover composed of an aqueous solution of 2- (2-aminoethoxy) ethanol / hydroxyamine for 15 minutes, washed with alcohol, and washed at 100 ° C. for 10 minutes. Dried for minutes.

【0028】これら実施例及び比較例によって得られた
絶縁薄膜の赤外線吸収スペクトルをを測定し、その結果
をそれぞれ図2及び図3に示した。なお、図2及び図3
において縦軸は吸光度を示し、横軸は波数(cm-1)を
示す。図2及び図3に示すように、シラノール及び水に
帰属される2900〜3800cm-1の吸光が減少して
いることが判る。
The infrared absorption spectra of the insulating thin films obtained in these Examples and Comparative Examples were measured, and the results are shown in FIGS. 2 and 3, respectively. 2 and 3
In the graph, the vertical axis indicates absorbance, and the horizontal axis indicates wave number (cm -1 ). As shown in FIGS. 2 and 3, it can be seen that the absorbance at 2900 to 3800 cm −1 attributed to silanol and water is reduced.

【0029】また、実施例及び比較例によって得られた
半導体装置の絶縁薄膜をそれぞれ更に加熱して熱脱離ガ
ス分析(TDS)によって脱水量を測定した。その結
果、実施例の絶縁薄膜からの脱水量は7.6×1021at
om/cm3であった。これに対して、比較例の絶縁薄膜から
の脱水量は1.3×1022atom/cm3であった。また、実
施例及び比較例によって得られた半導体装置についてそ
れぞれ下層配線と上層配線との間のコンタクト抵抗を測
定したところ、実施例の半導体装置は比較例の半導体装
置に比べてコンタクト抵抗が1/10に減少していた。
Further, the insulating thin films of the semiconductor devices obtained in Examples and Comparative Examples were further heated, and the amount of dehydration was measured by thermal desorption gas analysis (TDS). As a result, the amount of dehydration from the insulating thin film of the example was 7.6 × 10 21 at.
om / cm 3 . On the other hand, the amount of dehydration from the insulating thin film of the comparative example was 1.3 × 10 22 atom / cm 3 . Further, when the contact resistance between the lower layer wiring and the upper layer wiring was measured for the semiconductor devices obtained by the example and the comparative example, the contact resistance of the semiconductor device of the example was lower than that of the semiconductor device of the comparative example by 1 /. It was reduced to 10.

【0030】[0030]

【発明の効果】以上説明したように本発明によれば、半
導体基板上に絶縁薄膜を介して少なくとも1層の導電層
からなる配線構造を設けた半導体装置の製造方法におい
て、前記半導体基板上に水素シルセスキオキサン樹脂を
焼成してなる絶縁薄膜を形成し、該絶縁薄膜を圧力1〜
1000Torrの範囲において150〜550℃の温
度で加熱処理するようにしたことにより、常圧付近でシ
ラノール基の縮合及び脱水を高度に行うことができる。
As described above, according to the present invention, in a method of manufacturing a semiconductor device in which a wiring structure comprising at least one conductive layer is provided on a semiconductor substrate via an insulating thin film, An insulating thin film formed by firing hydrogen silsesquioxane resin is formed.
By performing the heat treatment at a temperature of 150 to 550 ° C. in the range of 1000 Torr, condensation and dehydration of silanol groups can be performed at a high pressure near normal pressure.

【0031】従って、半導体装置の絶縁薄膜における吸
湿を防止して導電層の腐食や絶縁薄膜の機能低下を抑制
することができ、しかもビアホールに金属を埋め込む際
に絶縁薄膜から放出される水分量を減少させることが可
能であるので、下層配線と上層配線との間のコンタクト
抵抗の増加による不良の発生を防止することができる。
Therefore, it is possible to prevent moisture absorption in the insulating thin film of the semiconductor device, thereby suppressing corrosion of the conductive layer and deterioration of the function of the insulating thin film. Since it can be reduced, it is possible to prevent the occurrence of defects due to an increase in contact resistance between the lower wiring and the upper wiring.

【図面の簡単な説明】[Brief description of the drawings]

【図1】(a)〜(d)は本発明の実施形態からなる半
導体装置の製造方法の各工程を示す断面図である。
FIGS. 1A to 1D are cross-sectional views showing steps of a method for manufacturing a semiconductor device according to an embodiment of the present invention.

【図2】本発明の実施例によって得られた半導体装置の
絶縁薄膜の赤外線吸収スペクトルを示す図である。
FIG. 2 is a diagram showing an infrared absorption spectrum of an insulating thin film of a semiconductor device obtained according to an example of the present invention.

【図3】本発明の比較例によって得られた半導体装置の
絶縁薄膜の赤外線吸収スペクトルを示す図である。
FIG. 3 is a diagram showing an infrared absorption spectrum of an insulating thin film of a semiconductor device obtained by a comparative example of the present invention.

【符号の説明】[Explanation of symbols]

1 半導体基板(シリコンウエハ) 2 下地絶縁膜(BPSG膜) 3 下層配線 4,9 層間絶縁膜 5 レジスト膜 6 ビアホール 8 上層配線 Reference Signs List 1 semiconductor substrate (silicon wafer) 2 base insulating film (BPSG film) 3 lower wiring 4, 9 interlayer insulating film 5 resist film 6 via hole 8 upper wiring

───────────────────────────────────────────────────── フロントページの続き (72)発明者 澤 清隆 千葉県市原市千種海岸2番2 東レ・ダウ コーニング・シリコーン株式会社研究開発 本部内 (72)発明者 佐々木 基 千葉県市原市千種海岸2番2 東レ・ダウ コーニング・シリコーン株式会社研究開発 本部内 (72)発明者 峰 勝利 千葉県市原市千種海岸2番2 東レ・ダウ コーニング・シリコーン株式会社研究開発 本部内 ──────────────────────────────────────────────────続 き Continued on the front page (72) Inventor Kiyotaka Sawa 2-2 Chikusa Beach, Ichihara City, Chiba Prefecture Toray Dow Corning Silicone Co., Ltd. R & D Headquarters (72) Inventor Motoi Sasaki Chikashi Coast No. 2 in Ichihara City, Chiba Prefecture 2 Toray Dow Corning Silicone Co., Ltd. Research and Development Headquarters (72) Inventor Katsumi Mine 2-2 Ichihara City, Chiba Pref.

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 半導体基板上に絶縁薄膜を介して少なく
とも1層の導電層からなる配線構造を設けた半導体装置
の製造方法において、前記半導体基板上に水素シルセス
キオキサン樹脂を焼成してなる絶縁薄膜を形成し、該絶
縁薄膜を圧力1〜1000Torrの範囲において15
0〜550℃の温度で加熱処理することを特徴とする半
導体装置の製造方法。
1. A method of manufacturing a semiconductor device having a wiring structure comprising at least one conductive layer on a semiconductor substrate via an insulating thin film, wherein a hydrogen silsesquioxane resin is fired on the semiconductor substrate. An insulating thin film is formed and the insulating thin film is formed at a pressure of 1 to 1000 Torr for 15 minutes.
A method for manufacturing a semiconductor device, comprising performing heat treatment at a temperature of 0 to 550 ° C.
【請求項2】 前記加熱処理時間が1分〜1時間である
請求項1に記載の半導体装置の製造方法。
2. The method of manufacturing a semiconductor device according to claim 1, wherein said heat treatment time is 1 minute to 1 hour.
【請求項3】 前記絶縁薄膜をレジスト膜をマスクとし
てエッチングしてビアホールを形成し、さらにアルカリ
性液体によって処理した後に前記加熱処理を行うように
し、さらに前記ビアホールを介して前記導電層を層間で
電気的に接続する請求項1又は2に記載の半導体装置の
製造方法。
3. The insulating thin film is etched using a resist film as a mask to form a via hole, and is further treated with an alkaline liquid before the heat treatment. Further, the conductive layer is electrically connected between the layers through the via hole. 3. The method for manufacturing a semiconductor device according to claim 1, wherein the semiconductor device is electrically connected.
【請求項4】 請求項1乃至3のいずれか1項に記載の
製造方法から得られた半導体装置。
4. A semiconductor device obtained by the manufacturing method according to claim 1.
JP23461097A 1997-08-29 1997-08-29 Semiconductor device and its manufacture Pending JPH1174260A (en)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP23461097A JPH1174260A (en) 1997-08-29 1997-08-29 Semiconductor device and its manufacture
SG1998003306A SG71147A1 (en) 1997-08-29 1998-08-27 Method for forming insulating thin films
EP98116304A EP0899780A3 (en) 1997-08-29 1998-08-28 Method for forming insulating thin films
KR1019980035077A KR19990023964A (en) 1997-08-29 1998-08-28 Manufacturing method of insulating thin film
TW087114331A TW396405B (en) 1997-08-29 1998-12-23 Method for forming insulating thin films
US09/656,728 US6448175B1 (en) 1997-08-29 2000-09-07 Method for forming insulating thin films

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23461097A JPH1174260A (en) 1997-08-29 1997-08-29 Semiconductor device and its manufacture

Publications (1)

Publication Number Publication Date
JPH1174260A true JPH1174260A (en) 1999-03-16

Family

ID=16973746

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23461097A Pending JPH1174260A (en) 1997-08-29 1997-08-29 Semiconductor device and its manufacture

Country Status (1)

Country Link
JP (1) JPH1174260A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100817639B1 (en) 2004-03-19 2008-03-27 에스에무케이 가부시키가이샤 Screen-printing metal mask plate and method of resin-sealing vibrating part
JP2009060007A (en) * 2007-09-03 2009-03-19 Sekisui Chem Co Ltd Manufacturing method of silsesquioxane-based insulation film

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100817639B1 (en) 2004-03-19 2008-03-27 에스에무케이 가부시키가이샤 Screen-printing metal mask plate and method of resin-sealing vibrating part
JP2009060007A (en) * 2007-09-03 2009-03-19 Sekisui Chem Co Ltd Manufacturing method of silsesquioxane-based insulation film

Similar Documents

Publication Publication Date Title
US5976618A (en) Process for forming silicon dioxide film
US6214748B1 (en) Semiconductor device and method for the fabrication thereof
JP3418458B2 (en) Method for manufacturing semiconductor device
JP3226021B2 (en) Method for manufacturing semiconductor device
JP2003504693A (en) Photoresist removal process using forming gas plasma
USRE39273E1 (en) Hard masking method for forming patterned oxygen containing plasma etchable layer
JPH0770534B2 (en) Method for manufacturing semiconductor device
US6074962A (en) Method for the formation of silica-based coating film
JP2001284209A (en) Method of forming multilayered resist pattern and method of manufacturing semiconductor device
JP4675534B2 (en) Protecting underlying wiring layers during dual damascene processing
JP2007035705A (en) Surface hydrophobing method, surface hydrophobing composite, and semiconductor device and its manufacturing method
US6448175B1 (en) Method for forming insulating thin films
JPH1174260A (en) Semiconductor device and its manufacture
JPH1174259A (en) Formation of insulation thin film
TWI375274B (en) Method of manufacturing semiconductor device
JPH08222550A (en) Planarization of coating insulating film
JP2868243B2 (en) Method for manufacturing semiconductor device
JPH077801B2 (en) Method for manufacturing semiconductor device
JP3210601B2 (en) Semiconductor device and manufacturing method thereof
JP2849286B2 (en) Method for manufacturing semiconductor device
JP2785752B2 (en) Method for manufacturing semiconductor device
US20050158666A1 (en) Lateral etch inhibited multiple etch method for etching material etchable with oxygen containing plasma
JP2000021872A (en) Low-dielectric const. resin compsn., method of forming low-dielectric const. insulation film and manufacturing semiconductor device
JPH06101464B2 (en) Method for manufacturing semiconductor device
JP3166714B2 (en) Method for manufacturing semiconductor device