JP2001277584A - Led driver and led printer head - Google Patents

Led driver and led printer head

Info

Publication number
JP2001277584A
JP2001277584A JP2000091055A JP2000091055A JP2001277584A JP 2001277584 A JP2001277584 A JP 2001277584A JP 2000091055 A JP2000091055 A JP 2000091055A JP 2000091055 A JP2000091055 A JP 2000091055A JP 2001277584 A JP2001277584 A JP 2001277584A
Authority
JP
Japan
Prior art keywords
clock signal
led
differential
pair
shift register
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000091055A
Other languages
Japanese (ja)
Inventor
Hiroshi Saito
斎藤  博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2000091055A priority Critical patent/JP2001277584A/en
Publication of JP2001277584A publication Critical patent/JP2001277584A/en
Pending legal-status Critical Current

Links

Landscapes

  • Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide an LED driver and an LED printer head capable of preventing an erroneous operation due to a noise and being operated at a high speed. SOLUTION: Differential clock signal pair CLKP, CLKN having a complementary phase relation are input from an exterior into an IC via an input terminal, and waveform shaped by a differential receiver 31 to form an internal clock signal CLK. The clock signal CLK is applied to a shift register 2. Accordingly, an influence of the noise is difficult to be received. Thus, an erroneous operation of the shift register 2 can be prevented, and a frequency of the clock signal can be raised.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、LED(発光ダイ
オード)駆動装置とLEDプリンターヘッドに関し、特
にLED駆動回路に組み込まれたシフトレジスタに供給
されるクロック信号に重畳されるノイズを低減し、LE
Dの高速表示と、LEDプリンターの高速印字を可能と
する技術に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an LED (Light Emitting Diode) driver and an LED printer head, and more particularly to an LE driver for reducing noise superimposed on a clock signal supplied to a shift register incorporated in an LED driver circuit.
The present invention relates to a technology that enables high-speed display of D and high-speed printing by an LED printer.

【0002】[0002]

【従来の技術】一般に、LED駆動装置は、外部からシ
リアル入力される印字信号及び、階調制御のための補正
信号をクロック信号に同期してシフトするシフトレジス
タを備えており、このシフトレジスタのパラレル出力デ
ータに応じて、駆動回路によりLEDを電流駆動すると
いう回路構成が採られている。
2. Description of the Related Art Generally, an LED driving device includes a shift register which shifts a print signal serially input from the outside and a correction signal for gradation control in synchronization with a clock signal. A circuit configuration is adopted in which an LED is driven by a drive circuit in accordance with parallel output data.

【0003】図4は、このLED駆動装置が組み込まれ
たLEDプリンターヘッド50の概略図である。図中、
51はプリント基板等の実装基板であり、この実装基板
51上の長手方向に、30個〜40個のLED駆動チッ
プ52−1、52−2・・・が配列されている。また、
各LED駆動チップに隣接してLEDアレイ53−1、
53−2・・・が配列されている。また、54は各種の
駆動信号(クロック信号、印字信号)、電源電圧等が印
加される外部接続端子群である。55は外部接続端子に
接続される配線ケーブルである。
FIG. 4 is a schematic view of an LED printer head 50 incorporating the LED driving device. In the figure,
Reference numeral 51 denotes a mounting board such as a printed board, and 30 to 40 LED driving chips 52-1, 52-2,... Are arranged in the longitudinal direction on the mounting board 51. Also,
LED arrays 53-1 adjacent to each LED driving chip,
53-2 ... are arranged. Reference numeral 54 denotes an external connection terminal group to which various drive signals (clock signal, print signal), power supply voltage and the like are applied. Reference numeral 55 denotes a wiring cable connected to the external connection terminal.

【0004】従来、シフトレジスタに供給されるクロッ
ク信号は配線ケーブル55から外部接続端子を介して、
実装基板51上を配線され、各LED駆動チップ52−
1、52−2・・・に供給されていた。なお、LED駆
動回路の先行技術として、特開昭58−78476号公
報、特開平5−265399公報、特開平8−3986
2号公報、特開平8−197773号公報、特開平8−
3288511号公報、特開平9−244570号公報
等に開示されているものがある。
Conventionally, a clock signal supplied to a shift register is supplied from a wiring cable 55 via an external connection terminal.
Each of the LED driving chips 52-
1, 52-2... As prior arts of LED driving circuits, Japanese Patent Application Laid-Open Nos. 58-78476, 5-265399, 8-3986.
No. 2, JP-A-8-197773, JP-A-8-197773
There are those disclosed in Japanese Patent No. 3288511, Japanese Patent Application Laid-Open No. 9-244570, and the like.

【0005】[0005]

【発明が解決しようとする課題】配線ケーブル55はL
EDプリンターの構造上、60cm〜1mの長さを有す
る。上述したシフトレジスタに供給されるクロック信号
を配線ケーブル55で伝送すると、クロック振幅が例え
ば5Vと大きいために外部ノイズが重畳され、シフトレ
ジスタの誤動作を生じ易いという問題があった。また、
配線ケーブル55が長いためにクロック信号の周波数を
高くすることが困難であった。
The wiring cable 55 is L
It has a length of 60 cm to 1 m due to the structure of the ED printer. When the clock signal supplied to the above-described shift register is transmitted through the wiring cable 55, there is a problem that external noise is superimposed due to a large clock amplitude of, for example, 5 V, and the shift register is likely to malfunction. Also,
Since the wiring cable 55 is long, it is difficult to increase the frequency of the clock signal.

【0006】本発明は上述した従来技術の課題に鑑みて
なされたものであり、LED駆動回路のシフトレジスタ
の誤動作を防止すると共に、クロック信号を高速化し、
高速印字を可能としたLEDプリンターヘッドを提供す
ることを目的としている。
SUMMARY OF THE INVENTION The present invention has been made in view of the above-mentioned problems in the prior art, and prevents a malfunction of a shift register of an LED drive circuit, increases the speed of a clock signal,
An object is to provide an LED printer head that enables high-speed printing.

【0007】[0007]

【課題を解決するための手段】本発明のLED駆動装置
は、印字信号をクロック信号に同期してシフトするシフ
トレジスタと、このシフトレジスタのパラレル出力デー
タをラッチ信号に同期してラッチする複数のラッチ回路
と、このラッチ回路の出力データに応じてLEDを駆動
する駆動回路と、を備えたLED駆動装置において、差
動クロック信号ペアが外部から入力される入力端子対
と、この差動クロック信号ペアを波形整形する差動レシ
ーバとを備え、この差動レシーバから前記クロック信号
を出力し、前記シフトレジスタに供給することを特徴と
するものである。
An LED driving apparatus according to the present invention comprises a shift register for shifting a print signal in synchronization with a clock signal, and a plurality of shift registers for latching parallel output data of the shift register in synchronization with a latch signal. An LED driving apparatus comprising: a latch circuit; and a driving circuit for driving an LED according to output data of the latch circuit. An input terminal pair to which a differential clock signal pair is input from outside, and the differential clock signal And a differential receiver for shaping the waveform of the pair. The differential receiver outputs the clock signal and supplies the clock signal to the shift register.

【0008】本発明のLEDプリンターヘッドは、複数
のLEDアレイと、これらのLEDアレイに隣接して設
けられると共にLEDアレイを駆動する複数のLED駆
動回路と、を単一の実装基板上に備えたLEDプリンタ
ーヘッドにおいて、前記各LED駆動回路は、差動クロ
ック信号ペアが入力される入力端子対と、この差動クロ
ック信号ペアを波形整形する差動レシーバと、この差動
レシーバの出力がクロック信号として供給され、このク
ロック信号に同期して外部から入力される印字信号をシ
フトするシフトレジスタと、を備え、前記差動クロック
信号ペアは前記実装基板上に前記複数のLED駆動回路
に隣接して前記実装基板の長手方向にペア配線されると
共に、前記各LED駆動回路の差動クロック信号ペアの
各入力端子対に入力されることを特徴とするものであ
る。
An LED printer head according to the present invention includes a plurality of LED arrays and a plurality of LED driving circuits provided adjacent to the LED arrays and driving the LED arrays on a single mounting substrate. In the LED printer head, each of the LED drive circuits includes an input terminal pair to which a differential clock signal pair is input, a differential receiver for shaping the waveform of the differential clock signal pair, and an output of the differential receiver for outputting a clock signal. And a shift register that shifts a print signal input from the outside in synchronization with the clock signal, wherein the differential clock signal pair is adjacent to the plurality of LED drive circuits on the mounting board. Paired in the longitudinal direction of the mounting board, and input to each input terminal pair of the differential clock signal pair of each LED drive circuit. It is characterized in being.

【0009】[0009]

【発明の実施の形態】以下、本発明の実施形態につい
て、図1〜図3を参照しながら説明する。図1は、本発
明の実施形態に係るLED駆動装置の概略回路図であ
る。
DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to FIGS. FIG. 1 is a schematic circuit diagram of an LED driving device according to an embodiment of the present invention.

【0010】図1中、1は4ビットのデータDATAI
3〜0の入力端子、2はクロックCLKに同期して入力
されたデータをシフトするシフトレジスタであり、4×
48段のDFFで構成されている。ここで入力データD
ATAI3〜0はシリアルに入力される印字信号及び補
正信号である。3は49段目のDFFであり、シフトレ
ジスタ2のシリアル出力データDATAO3〜0はDF
F3を介して出力端子4に出力される。
In FIG. 1, 1 is 4-bit data DATAI.
Input terminals 3 to 0 are shift registers for shifting input data in synchronization with the clock CLK.
It is composed of 48 stages of DFFs. Where input data D
ATAIs 3 to 0 are a print signal and a correction signal input serially. 3 is a DFF of the 49th stage, and serial output data DATAO3-0 of the shift register 2 is DF.
It is output to the output terminal 4 via F3.

【0011】本発明の特徴とする点は、クロック信号伝
送にLVDS方式(Low VoltageDifferential Signal)
を採用したことであり、相補的な位相関係を有する差動
クロック信号ペアCLKP、CLKNを外部から入力端
子対(反転入力端子−、非反転入力端子+)を介してI
C内部に入力し、差動レシーバ31で波形整形して内部
クロック信号CLKを作成するというものである。
A feature of the present invention is that an LVDS system (Low Voltage Differential Signal) is used for transmitting a clock signal.
And a differential clock signal pair CLKP, CLKN having a complementary phase relationship is externally supplied to an input terminal pair (inverted input terminal-, non-inverted input terminal +) through an input terminal I
The internal clock signal CLK is created by inputting the signal into the C and shaping the waveform by the differential receiver 31.

【0012】差動レシーバ31は差動アンプで構成さ
れ、その出力はE−NOR(Exclusive Nor)ゲート3
2の一方の入力端子に印加される。E−NORゲート3
2の他方の入力端子にはSEL信号が印加されている。
The differential receiver 31 is composed of a differential amplifier, and its output is an E-NOR (Exclusive Nor) gate 3.
2 is applied to one input terminal. E-NOR gate 3
The SEL signal is applied to the other input terminal of 2.

【0013】SEL信号は、後述するLEDプリンター
ヘッド内に配列された奇数番目のLED駆動チップでは
Lレベルに、偶数番目のLED駆動チップではHレベル
に設定されている。また、差動クロック信号ペアCLK
P、CLKNは隣接するLED駆動チップ間では入力端
子対に対して交互に入力されており、その結果、内部ク
ロック信号CLKは全てのLED駆動チップにおいて同
一の位相となるように構成されている。
The SEL signal is set to L level for odd-numbered LED driving chips and H level for even-numbered LED driving chips arranged in an LED printer head described later. Further, the differential clock signal pair CLK
P and CLKN are alternately input to the input terminal pair between adjacent LED driving chips, and as a result, the internal clock signal CLK is configured to have the same phase in all LED driving chips.

【0014】また、33は後述するロード信号LOAD
−Pを作成するためのE−NORゲートである。また、
LOADI信号はE−NORゲート33に印加されると
共にインバータ34によって反転され、/LOADO信
号として出力され、次段のLED駆動チップに入力され
る。5は192ビット構成のラッチ回路であり、シフト
レジスタ2から出力されるパラレル出力データをロード
信号LOAD−Pの立ち上がりに同期してラッチする。
Reference numeral 33 denotes a load signal LOAD described later.
An E-NOR gate for creating -P. Also,
The LOADI signal is applied to the E-NOR gate 33 and inverted by the inverter 34, output as a / LOAD signal, and input to the next-stage LED drive chip. Reference numeral 5 denotes a 192-bit latch circuit that latches parallel output data output from the shift register 2 in synchronization with the rise of the load signal LOAD-P.

【0015】また、6はシフトレジスタ2から出力され
るパラレル出力データを一時記憶するスタティック型メ
モリ(SRAM)である。このスタティック型メモリ6
は6ワード×192ビットで構成されている。7はスタ
ティック型メモリ6に書き込み信号を供給する書き込み
制御回路であり、この書き込み制御回路7は反転スタン
バイ信号/STBとロード信号LOAD−Pによって制
御されている。
Reference numeral 6 denotes a static memory (SRAM) for temporarily storing parallel output data output from the shift register 2. This static memory 6
Is composed of 6 words × 192 bits. A write control circuit 7 supplies a write signal to the static memory 6, and the write control circuit 7 is controlled by the inverted standby signal / STB and the load signal LOAD-P.

【0016】シフトレジスタ2のパラレル出力データ
は、反転スタンバイ信号/STBとロード信号LOAD
−Pによって、所定のタイミングでラッチ回路5に印字
信号として入力され、次にスタティック型メモリ6に補
正信号として入力されるというように時系列的にそのデ
ータ経路が切り替えられる。
The parallel output data of the shift register 2 includes an inverted standby signal / STB and a load signal LOAD.
By -P, the data path is switched in time series such that the data signal is input to the latch circuit 5 at a predetermined timing as a print signal and then input to the static memory 6 as a correction signal.

【0017】このようにして、ラッチ回路5に一時記憶
された印字信号とスタティック型メモリ6に一時記憶さ
れた補正信号は次段に配置されたLED駆動回路8に同
時に供給される。LED駆動回路8はこの印字信号と補
正信号に基づいてLEDを点灯するための駆動電流を出
力する。
As described above, the print signal temporarily stored in the latch circuit 5 and the correction signal temporarily stored in the static memory 6 are simultaneously supplied to the LED drive circuit 8 arranged in the next stage. The LED drive circuit 8 outputs a drive current for lighting the LED based on the print signal and the correction signal.

【0018】また、9はLED駆動回路8の出力駆動電
流の基準レベルを設定するための基準電流回路である。
基準電流設定の1つの方法は4ビットのシリアル出力デ
ータDATAO3〜0を用いて後述する16個の抵抗の
1つを選択することによって行われる。
Reference numeral 9 denotes a reference current circuit for setting a reference level of an output drive current of the LED drive circuit 8.
One method of setting the reference current is performed by selecting one of 16 resistors described later using 4-bit serial output data DATAO3 to DATAO3.

【0019】なお、10は基準電流回路9に供給される
基準電圧VREFの入力端子、11はLED駆動回路8
と基準電流回路9に供給される電源電圧VDDHの入力
端子、12はLED駆動回路の192本の出力端子、1
3はLED駆動回路8のテスト端子、14は反転ストロ
ーブ信号/STBの入力端子である。
Reference numeral 10 denotes an input terminal of a reference voltage VREF supplied to the reference current circuit 9, and 11 denotes an LED driving circuit 8.
And an input terminal of a power supply voltage VDDH supplied to the reference current circuit 9; 12 are 192 output terminals of the LED drive circuit;
3 is a test terminal of the LED drive circuit 8, and 14 is an input terminal of the inverted strobe signal / STB.

【0020】図2は、差動クロック信号ペアCLKP、
CLKNの波形図、及び差動レシーバ31の出力の波形
図である。差動クロック信号ペアCLKP、CLKNは
約1.2Vの振幅を有する相補的なクロック信号であ
り、差動レシーバ31によって5Vの振幅を有する内部
クロック信号CLKを作成している。
FIG. 2 shows a differential clock signal pair CLKP,
FIG. 3 is a waveform diagram of CLKN and a waveform diagram of an output of the differential receiver 31. The differential clock signal pair CLKP and CLKN are complementary clock signals having an amplitude of about 1.2 V, and the differential receiver 31 generates an internal clock signal CLK having an amplitude of 5 V.

【0021】このように、上述した構成のLED駆動装
置によれば、相補的な位相関係を有する差動クロック信
号ペアCLKP、CLKNを外部から入力端子対を介し
てIC内部に入力し、差動レシーバ31で波形整形して
内部クロック信号CLKを作成し、これをシフトレジス
タ2に印加するようにしたので、ノイズの影響を受けに
くくなり、シフトレジスタ2の誤動作を防止することが
できると共に、クロック信号の高周波化が可能となる。
As described above, according to the LED driving device having the above-described configuration, the differential clock signal pairs CLKP and CLKN having a complementary phase relationship are externally input into the IC via the input terminal pair, and the differential clock signal pair is input to the differential driver. Since the internal clock signal CLK is formed by shaping the waveform in the receiver 31 and applied to the shift register 2, the internal clock signal CLK is less likely to be affected by noise and malfunction of the shift register 2 can be prevented. It is possible to increase the frequency of the signal.

【0022】次に、上述した構成のLED駆動装置を適
用したLEDプリンターヘッド50について、図3を参
照しながら説明する。なお、図4と同一の構成部分につ
いては同一符号を付して説明を省略する。
Next, an LED printer head 50 to which the above-configured LED driving device is applied will be described with reference to FIG. The same components as those in FIG. 4 are denoted by the same reference numerals, and description thereof will be omitted.

【0023】差動クロック信号ペアは配線ケーブル55
中のペアケーブルを伝送され、外部接続端子群54を経
由して、LEDプリンターヘッド50本体に入力され
る。そして、実装基板51上の長手方向に、LED駆動
装置52−1、52−2・・・に隣接して配設されたペ
ア配線60、61上を伝送される。このペア配線60、
61は分岐して各LED駆動装置の差動レシーバ31の
入力端子対に交互にクロスして接続されている。
The differential clock signal pair is connected to the wiring cable 55
The cable is transmitted through the inside pair cable, and is input to the LED printer head 50 via the external connection terminal group 54. Are transmitted in the longitudinal direction on the mounting board 51 on the pair wires 60, 61 arranged adjacent to the LED driving devices 52-1, 52-2,.... This pair wiring 60,
Reference numeral 61 is branched and connected alternately to the input terminal pair of the differential receiver 31 of each LED driving device.

【0024】上述した構成のLEDプリンターヘッド5
0によれば、クロック信号の高速伝送が可能になり、プ
リンターの印字速度の向上が図られる。
The LED printer head 5 having the above configuration
According to 0, high-speed transmission of the clock signal is possible, and the printing speed of the printer is improved.

【0025】[0025]

【発明の効果】本発明のLED駆動装置によれば、差動
クロック信号ペアが外部から入力される入力端子対と、
この差動クロック信号ペアを波形整形する差動レシーバ
とを備え、この差動レシーバから内部クロック信号を出
力しているので、ノイズの影響を受けにくくなり、シフ
トレジスタの誤動作を防止することができると共に、ク
ロック信号の高周波化により高速動作が可能となる。
According to the LED driving apparatus of the present invention, an input terminal pair to which a differential clock signal pair is inputted from outside,
A differential receiver for shaping the waveform of the differential clock signal pair. Since the internal clock signal is output from the differential receiver, the differential clock signal pair is less susceptible to noise and malfunction of the shift register can be prevented. At the same time, high-speed operation is enabled by increasing the frequency of the clock signal.

【0026】また、本発明のLEDプリンターヘッドに
よれば、差動クロック信号ペアは実装基板上の複数のL
ED駆動回路に隣接してその長手方向にペア配線される
と共に、各LED駆動回路の差動クロック信号ペアの各
入力端子対に入力されているので、ノイズの影響を除去
できると共に高速印字が可能となる。
Further, according to the LED printer head of the present invention, the differential clock signal pair is formed by a plurality of L on the mounting board.
Adjacent to the ED drive circuit and paired in the longitudinal direction, and input to each input terminal pair of the differential clock signal pair of each LED drive circuit, eliminating the influence of noise and enabling high-speed printing Becomes

【0027】特に、印字データ量が多いカラーLEDプ
リンター用のLED駆動装置、LEDプリンターヘッド
として好適である。
In particular, the present invention is suitable as an LED driving device and an LED printer head for a color LED printer having a large print data amount.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施形態に係るLED駆動装置の回路
図である。
FIG. 1 is a circuit diagram of an LED driving device according to an embodiment of the present invention.

【図2】差動クロック信号ペアCLKP、CLKNの波
形図、及び差動レシーバ31の出力の波形図である。
FIG. 2 is a waveform diagram of a differential clock signal pair CLKP and CLKN and a waveform diagram of an output of a differential receiver 31.

【図3】本発明の実施形態に係るLEDプリンターヘッ
ドの概略図である。
FIG. 3 is a schematic view of an LED printer head according to an embodiment of the present invention.

【図4】従来例に係るLEDプリンターヘッドの概略図
である。
FIG. 4 is a schematic view of an LED printer head according to a conventional example.

【符号の説明】[Explanation of symbols]

1 入力端子 2 シフトレジスタ 3 DFF 4 出力端子 5 ラッチ回路 6 スタティック型メモリ 7 書き込み制御回路 8 LED駆動回路 9 基準電流回路 10 基準電圧VREFの入力端子 11 電源電圧VDDHの入力端子 12 LED駆動回路の192本の出力端子 13 LED駆動回路のテスト端子 14 反転ストローブ信号/STBの入力端子 31 差動レシーバ 32 E−NORゲート 33 E−NORゲート 34 インバータ 54 外部接続端子群 55 配線ケーブル 60、61 ペア配線 DESCRIPTION OF SYMBOLS 1 Input terminal 2 Shift register 3 DFF 4 Output terminal 5 Latch circuit 6 Static memory 7 Write control circuit 8 LED drive circuit 9 Reference current circuit 10 Input terminal of reference voltage VREF 11 Input terminal of power supply voltage VDDH 12 192 of LED drive circuit Output terminal 13 Test terminal of LED drive circuit 14 Input terminal of inverted strobe signal / STB 31 Differential receiver 32 E-NOR gate 33 E-NOR gate 34 Inverter 54 External connection terminal group 55 Wiring cable 60, 61 Pair wiring

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 印字信号をクロック信号に同期してシフ
トするシフトレジスタと、このシフトレジスタのパラレ
ル出力データをラッチ信号に同期してラッチする複数の
ラッチ回路と、このラッチ回路の出力データに応じてL
EDを駆動する駆動回路と、を備えたLED駆動装置に
おいて、 差動クロック信号ペアが外部から入力される入力端子対
と、この差動クロック信号ペアを波形整形する差動レシ
ーバとを備え、この差動レシーバから前記クロック信号
を出力し、前記シフトレジスタに供給することを特徴と
するLED駆動装置。
A shift register for shifting a print signal in synchronization with a clock signal; a plurality of latch circuits for latching parallel output data of the shift register in synchronization with a latch signal; L
A driving circuit for driving the ED, comprising: an input terminal pair to which a differential clock signal pair is externally input; and a differential receiver for shaping the waveform of the differential clock signal pair. An LED driving device, wherein the clock signal is output from a differential receiver and supplied to the shift register.
【請求項2】 複数のLEDアレイと、これらのLED
アレイに隣接して設けられると共にLEDアレイを駆動
する複数のLED駆動回路と、を単一の実装基板上に備
えたLEDプリンターヘッドにおいて、 前記各LED駆動回路は、差動クロック信号ペアが入力
される入力端子対と、この差動クロック信号ペアを波形
整形する差動レシーバと、この差動レシーバの出力がク
ロック信号として供給され、このクロック信号に同期し
て外部から入力される印字/補正信号をシフトするシフ
トレジスタと、を備え、 前記差動クロック信号ペアは前記実装基板上に前記複数
のLED駆動回路に隣接して前記実装基板の長手方向に
ペア配線されると共に、前記各LED駆動回路の差動ク
ロック信号ペアの各入力端子対に入力されることを特徴
とするLEDプリンターヘッド。
2. A plurality of LED arrays and these LEDs
A plurality of LED drive circuits provided adjacent to the array and driving the LED array, on a single mounting substrate, wherein each LED drive circuit receives a differential clock signal pair Input terminal pair, a differential receiver for shaping the waveform of the differential clock signal pair, and an output of the differential receiver supplied as a clock signal, and a print / correction signal input from the outside in synchronization with the clock signal The differential clock signal pair is wired on the mounting board adjacent to the plurality of LED driving circuits in the longitudinal direction of the mounting board, and the respective LED driving circuits An LED printer head is inputted to each input terminal pair of the differential clock signal pair of (1).
JP2000091055A 2000-03-29 2000-03-29 Led driver and led printer head Pending JP2001277584A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000091055A JP2001277584A (en) 2000-03-29 2000-03-29 Led driver and led printer head

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000091055A JP2001277584A (en) 2000-03-29 2000-03-29 Led driver and led printer head

Publications (1)

Publication Number Publication Date
JP2001277584A true JP2001277584A (en) 2001-10-09

Family

ID=18606570

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000091055A Pending JP2001277584A (en) 2000-03-29 2000-03-29 Led driver and led printer head

Country Status (1)

Country Link
JP (1) JP2001277584A (en)

Similar Documents

Publication Publication Date Title
KR100815897B1 (en) Mehtod and apparatus for driving data of liquid crystal display
US7719527B2 (en) LED control circuit for automatically generating latch signal
US20060274016A1 (en) Liquid crystal display having data driver and gate driver
JP2007286583A (en) Scan driving circuit and organic light emitting display using the same
KR100740476B1 (en) Display device, display driver, and data transfer method
TW201608545A (en) Display panel
US20110122123A1 (en) Gate Driving Circuit of Liquid Crystal Display
US6791483B2 (en) Parallel/serial conversion circuit, serial data generation circuit, synchronization signal generation circuit, clock signal generation circuit, serial data transmission device, serial data reception device, and serial data transmission system
JP2820131B2 (en) Liquid crystal driving method and liquid crystal driving circuit
JP2001277584A (en) Led driver and led printer head
US8004548B2 (en) Thermal head and image forming apparatus using the same
US9138992B2 (en) Reception device and apparatus having the same
JPH07329352A (en) Print head driving ic, led array chip and led print head
JPH0740096B2 (en) Drive
US7016070B2 (en) Multiple-level printhead using embedded high speed serial data and control link with on-board exposure clock generation
KR0182175B1 (en) Thermal head driving circuit
CN112382226B (en) Data driving chip and display device
US20220383806A1 (en) Light emitting display device and driving method of the same
JPH10111743A (en) Integrated circuit
TWI412230B (en) Register circuit
JP2005129121A (en) Drive voltage supplying circuit
JP2001301211A (en) Controller for thermal head and head drive ic
JPH0916128A (en) Integrated circuit for driving display panel and liquid crystal display device
KR20230103683A (en) Level Shifter and Display Device including the same
JPS5978395A (en) Circuit and method of driving matrix type liquid crystal display unit