JP2001257938A

JP2001257938A - Solid-state image pickup device, method and device for transferring signal

Info

Publication number: JP2001257938A
Application number: JP2000065157A
Authority: JP
Inventors: Kosei Sakuragi; 孝正桜木
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2000-03-09
Filing date: 2000-03-09
Publication date: 2001-09-21
Anticipated expiration: 2020-03-09
Also published as: JP4441042B2

Abstract

PROBLEM TO BE SOLVED: To reduce the area of an IC occupied by a noise removing means and to acquire the image signal of high S/N. SOLUTION: This device has plural solid-state imaging devices located two- dimensionally, vertical signal line for reading for each element stream composed of plural photoelectric transducers, clamp capacitor for clamping the output of this vertical signal line, horizontal signal line for outputting the output charge of this clamp capacitor through one transfer switch, amplifier connected to this horizontal signal line, and feedback capacitor connected between the input and output terminals of the amplifier.

Description

DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【発明の属する技術分野】本発明は固体撮像素子の信号
を増幅、出力する増幅回路とノイズ成分を除去するノイ
ズ除去手段を有する固体撮像装置及び信号源からに信号
を転送する信号転送方法とその装置に関するものであ
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a solid-state imaging device having an amplifier circuit for amplifying and outputting a signal from a solid-state imaging device and noise removing means for removing noise components, a signal transfer method for transferring a signal from a signal source, and a signal transfer method therefor. It concerns the device.

【０００２】[0002]

【従来の技術】近年、増幅型ＭＯＳセンサを用いた固体
撮像装置が多く提案されているが、この固体撮像装置
は、各固体撮像素子の各セル毎にフォトダイオードで検
出された信号をトランジスタで増幅するものである。2. Description of the Related Art In recent years, many solid-state imaging devices using an amplification type MOS sensor have been proposed. In this solid-state imaging device, a signal detected by a photodiode for each cell of each solid-state imaging device is transmitted by a transistor. It amplifies.

【０００３】このＭＯＳ型固体撮像装置の例を、ＣＤＳ
型ノイズキャンセル回路を搭載した従来文献（Jaroslav
Hynecek,“BCMD-An improved Photosite Structure fo
r High-Density Image Sensors"IEEE TRANSACTIONS ON
ELECTRON DEVICES,VOL.38 NO.5 MAY1991）、および（Ja
roslav Hynecek,Taxas Instruments,Unitedstates Pate
nt NO.4819070,April4,1989）をもとに説明する。An example of this MOS type solid-state imaging device is a CDS.
(Jaroslav)
Hynecek, “BCMD-An improved Photosite Structure fo
r High-Density Image Sensors "IEEE TRANSACTIONS ON
ELECTRON DEVICES, VOL.38 NO.5 MAY1991), and (Ja
roslav Hynecek, Taxas Instruments, Unitedstates Pate
nt NO.4819070, April 4, 1989).

【０００４】図７に従来のＭＯＳ型固体撮像装置の構成
を示し、図８にそのタイミングを示す。単位セルは、フ
ォトダイオード１、増幅トランジスタ２、選択トランジ
スタ３、リセットトランジスタ４から構成されている。FIG. 7 shows the configuration of a conventional MOS type solid-state imaging device, and FIG. 8 shows the timing. The unit cell includes a photodiode 1, an amplification transistor 2, a selection transistor 3, and a reset transistor 4.

【０００５】各セルに配置されたフォトダイオード１
（１−１−１，１−１−２，…）に蓄積された信号は、
増幅トランジスタ２（２−１−１，２−１−２，…）に
よって電圧として、検出ノードである垂直信号線８（８
−１，８−２，…）に読み出される。このとき、増幅ト
ランジスタ２（２−１−１，２−１−２，…）と負荷ト
ランジスタ９（９−１，９−２，…）によりソースフォ
ロワ回路が構成されているので、フォトダイオードの信
号に対応した電圧が垂直信号線８（８−１，８−２，
…）に読み出される。[0005] Photodiode 1 arranged in each cell
(1-1-1, 1-1-2,...)
The voltage is converted by the amplifying transistor 2 (2-1-1, 1-2-2,...) Into a vertical signal line 8 (8
-1, 8-2,...). At this time, the source follower circuit is configured by the amplification transistor 2 (2-1-1, 1-2-2,...) And the load transistor 9 (9-1, 9-2,. The voltage corresponding to the signal is applied to the vertical signal line 8 (8-1, 8-2, 8-1).
…).

【０００６】このような構成のＭＯＳ型固体撮像装置で
は、増幅トランジスタ２のしきい値ばらつきに対応した
固定パターン雑音が発生するという問題がある。固定パ
ターン雑音はＳ／Ｎを低下させるので、画質の劣化をも
たらす。この固定パターン雑音は、フォトダイオード１
のリセット電圧が全画素同じ電圧でもしきい値が全画素
同じにならないので、発生するものである。この垂直信
号線８の固定パターン雑音を取り去るために、ノイズキ
ャンセル回路が提案されて使用される。In the MOS type solid-state imaging device having such a configuration, there is a problem that fixed pattern noise corresponding to variation in the threshold value of the amplification transistor 2 is generated. Since the fixed pattern noise lowers the S / N, the image quality deteriorates. This fixed pattern noise is generated by the photodiode 1
This occurs because the threshold voltage does not become the same for all pixels even if the reset voltage is the same for all pixels. In order to remove the fixed pattern noise of the vertical signal line 8, a noise canceling circuit is proposed and used.

【０００７】つぎに、ノイズキャンセル回路の構成と動
作を、図８に示すタイミングチャートに従って、説明す
る。Next, the configuration and operation of the noise canceling circuit will be described with reference to a timing chart shown in FIG.

【０００８】まず、固体撮像素子の選択のため、選択信
号線６−１にパルス１０１を印加することによって、増
幅トランジスタ２−１−１，２−１−２，…の行を活性
化させる。このとき、フォトダイオード１−１−１，１
−１−２，…に蓄積された信号電荷に対応した、出力信
号電圧が垂直信号線８（８−１，８−２，…）に読み出
される。セルを活性化しているパルスが“Ｈ”レベル
（パルス１０１）の間にクランプトランジスタ１１（１
１−１，１１−２，…）のゲートに“Ｈ”電圧（パルス
１０２）を印加し、垂直信号線１５（１５−１，１５−
２，…）を、クランプ電圧２４にクランプする。First, in order to select a solid-state image sensor, a pulse 101 is applied to a selection signal line 6-1 to activate a row of amplification transistors 2-1-1, 1-2-2,. At this time, the photodiode 1-1-1, 1
The output signal voltages corresponding to the signal charges accumulated in -1-2,... Are read out to the vertical signal lines 8 (8-1, 8-2,...). While the pulse activating the cell is at the “H” level (pulse 101), the clamp transistor 11 (1
., 11-2,...) Are applied to the vertical signal lines 15 (15-1, 15-).
, 2) are clamped to a clamp voltage 24.

【０００９】その後、リセット信号線７（７−１，７−
２，…）に“Ｈ”の電圧（パルス１０４）を印加するこ
とで、フォトダイオード１（１−１−１，１−１−２，
…）のカソード電圧をリセットする。このリセット時の
電圧は、垂直信号線８（８−１，８−２，…）に現れる
ので、この電圧をクランプ容量１０（１０−１，１０−
２，…）で垂直信号線１５（１５−１，１５−２，…）
に伝達する。Thereafter, the reset signal line 7 (7-1, 7-
By applying an “H” voltage (pulse 104) to the photodiode 1 (1-1-1, 1-1-2,...).
…) Is reset. Since the voltage at the time of resetting appears on the vertical signal line 8 (8-1, 8-2,...), This voltage is applied to the clamp capacitor 10 (10-1, 10-).
2,...) And the vertical signal line 15 (15-1, 15-2,...)
To communicate.

【００１０】次いで、サンプル・ホールドトランジスタ
１２（１２−１，１２−２，…）をＯＮすることによ
り、垂直信号線１６（１６−１，１６−２，…）に信号
を伝達する。そして、水平シフトレジスタ１９からの選
択パルス１０５，１０６，…が、水平選択トランジスタ
１４（１４−１，１４−２，…）に順次選択されること
で、選択行の信号が読み出される。Next, the signal is transmitted to the vertical signal line 16 (16-1, 16-2,...) By turning on the sample and hold transistor 12 (12-1, 12-2,...). .. From the horizontal shift register 19 are sequentially selected by the horizontal selection transistors 14 (14-1, 14-2,...), So that the signal of the selected row is read.

【００１１】つまり、クランプ回路によってノイズ成分
をキャンセルするノイズキャンセル回路を持っている
と、信号がフォトダイオード１に存在するときは、行の
ラインは全てクランプ電圧２４に設定され、フォトダイ
オード１をリセットした後の垂直信号線８の電圧変化の
みを、垂直信号線１６に取り出せるので、増幅トランジ
スタ２のしきい値ばらつきの影響を抑圧することができ
る。In other words, if a noise cancel circuit for canceling noise components is provided by the clamp circuit, when a signal is present in the photodiode 1, all lines in the row are set to the clamp voltage 24, and the photodiode 1 is reset. Since only the voltage change of the vertical signal line 8 after the above operation can be taken out to the vertical signal line 16, the influence of the variation in the threshold value of the amplification transistor 2 can be suppressed.

【００１２】また、別の従来例として、図９に示すもの
がある。このタイミングチャートを図１０に示す。図９
の構成図は各セル内に配置されたフォトダイオード１
（１−１−１，１−１−２，…）、増幅トランジスタ２
（２−１−１，２−１−２，…）、選択トランジスタ３
（３−１−１，３−１−２，…）、リセットトランジス
タ４（４−１−１，４−１−２，…）や垂直信号線８
（８−１，８−２，…）に接続された負荷トランジスタ
９（９−１，９−２，…）などの配置は上述の図７と同
様である。図９における従来例でもノイズキャンセル動
作を行い、図１０のタイミングチャートも交えて、その
動作について説明する。FIG. 9 shows another conventional example. FIG. 10 shows this timing chart. FIG.
Is a configuration diagram of the photodiode 1 arranged in each cell.
(1-1-1, 1-1-2,...), Amplifying transistor 2
(2-1-1, 1-2-2,...), Selection transistor 3
(3-1-1, 3-1-2, ...), the reset transistor 4 (4-1-1, 4-1-2, ...) and the vertical signal line 8
The arrangement of the load transistors 9 (9-1, 9-2,...) Connected to (8-1, 8-2,...) Is the same as that of FIG. The noise canceling operation is also performed in the conventional example in FIG. 9 and the operation will be described with reference to the timing chart of FIG.

【００１３】まず、選択信号線６−１にパルス１０１を
印加することにより増幅トランジスタ２−１−１，２−
１−２，…の行を活性化させる。このときフォトダイオ
ード１−１−１，１−１−２，…に蓄積された信号電荷
に対応した出力信号電圧が垂直信号線８（８−１，８−
２，…）に伝えられる。セルを活性化しているパルス１
０１が“Ｈ”レベルの間に、転送スイッチ１１（１１−
１，１１−２，…）のゲートを駆動するライン２２を
“Ｈ”レベルにし（パルス１０２）、サンプル・ホール
ド容量１０（１０−１，１０−２，…）に信号電圧を伝
達する。その後、リセット信号線７−１に“Ｈ”の電圧
（パルス１０３）を印加することで、フォトダイオード
１（１−１−１，１−１−２，…）の電圧をリセットす
る。このリセット電圧は垂直信号線８（８−１，８−
２，…）に現れるので、パルス１０４が“Ｈ”レベルの
後に、転送スイッチ１２（１２−１，１２−２，…）の
ゲートを駆動するライン２３を“Ｈ”レベルにし（パル
ス１０４）、ホールド容量１４（１４−１，１４−２，
…）にリセット電圧を伝達する。First, a pulse 101 is applied to the selection signal line 6-1 to thereby amplify the amplification transistors 2-1-1 and 2-2-1.
Activate the rows 1-2,... At this time, the output signal voltage corresponding to the signal charges stored in the photodiodes 1-1-1, 1-1-2,.
2, ...). Pulse 1 activating cell
01 is at "H" level, the transfer switch 11 (11-
, 11-2,...) Are driven to the "H" level (pulse 102), and the signal voltage is transmitted to the sample and hold capacitors 10 (10-1, 10-2,...). Thereafter, the voltage of the photodiode 1 (1-1-1, 1-1-2,...) Is reset by applying a voltage “H” (pulse 103) to the reset signal line 7-1. This reset voltage is applied to the vertical signal line 8 (8-1, 8-
,...), The line 23 for driving the gates of the transfer switches 12 (12-1, 12-2,...) Is set to the “H” level after the pulse 104 is at the “H” level (pulse 104). Hold capacity 14 (14-1, 14-2,
…)).

【００１４】次に、水平シフトレジスタ１９からの選択
パルス１０５，１０６が水平選択トランジスタ１３（１
３−１，１３−２，…）に印加されることで、選択され
た垂直信号線８の信号電圧とリセット電圧がそれぞれ信
号水平線１７、リセット水平線１８に伝達される。信号
水平線１７とリセット水平線１８がその反転・非反転の
差動入力に接続された差動増幅器２０によって、前記信
号電圧とリセット電圧の差分の電圧が、出力端子２１に
出力されることで、信号成分だけを出力して、ノイズキ
ャンセルが行われる。Next, selection pulses 105 and 106 from the horizontal shift register 19 are supplied to the horizontal selection transistor 13 (1
3-1, 13-2,...), The signal voltage and the reset voltage of the selected vertical signal line 8 are transmitted to the signal horizontal line 17 and the reset horizontal line 18, respectively. The differential amplifier 20 in which the signal horizontal line 17 and the reset horizontal line 18 are connected to the inverted and non-inverted differential inputs outputs the difference voltage between the signal voltage and the reset voltage to the output terminal 21 so that the signal is output. Noise cancellation is performed by outputting only the component.

【００１５】[0015]

【発明が解決しようとする課題】しかしながら、上記２
つの従来例ともセンサーからの出力を共通信号線（図７
の場合は水平出力線１７、図９の場合は１７と１８）に
転送する際、上記共通信号線には、図７の場合は１４−
１，１４−２，１４−３、図９の場合は１３−１，１３
−２，１３−３,１３−４，１３−５，１３−６に示し
た転送スイッチに付随する寄生容量（例えば、トランジ
スタのソース／ドレイン−バルク間のＰＮ接合容量）が
存在する（その合算した容量値を以降Ｃ_hと呼ぶ）た
め、ホールド容量（図７の場合は１３−１，１３−２，
１３−３、図９の場合は１０−１，１０−２，１０−
３,１０−４，１０−５，１０−６）と、前記Ｃ_hとで
信号電荷が分配され、電圧のゲインがＣ_T／（Ｃ_T＋Ｃ
_h）（ここで、Ｃ_Tは前記ホールド容量の値とする）に
低下してしまうという欠点があった。また、このＣ_Tの
値は前記ゲインを低下させないためにも、また転送スイ
ッチ（図７では１２−１，１２−２，１２−３）のチャ
ネルで発生するランダムノイズを低減するためにも小さ
くはできず、さらに、ホールド容量Ｃ_Tを大きくするた
めには、ＩＣにおける占有面積は無視できないものとな
り、さらに高画素にするため垂直信号線の数が増すほど
ホールド容量の素子数も増えるため影響が大きくなると
いう問題があった。However, the above-mentioned 2)
In both of the conventional examples, the output from the sensor is shared by a common signal line (FIG. 7).
In the case of FIG. 7, the signal is transferred to the horizontal output line 17, and in the case of FIG. 9, 17- and 18).
1, 14-2, 14-3, 13-1, 13 in FIG.
-2, 13-3, 13-4, 13-5, and 13-6, there exists a parasitic capacitance (for example, a PN junction capacitance between the source / drain and the bulk of the transistor) associated with the transfer switch (the sum thereof). the capacitance value hereinafter referred to as a C _h a) for the hold capacitance (in the case of FIG. 7 13-1 and 13-2,
13-3, 10-1, 10-2, 10- in the case of FIG.
And 3,10-4,10-5,10-6), wherein C _h and the signal charge is distributed, the gain of the voltage C _{_T} / (C _T + C
_h ) (where C _T is the value of the hold capacitance). The value of the C _T is also for not lowering the gain and smaller in order to reduce the random noise generated in channel transfer switch (7 12-1) In addition, in order to increase the hold capacitance C _T , the area occupied by the IC cannot be ignored, and the number of elements of the hold capacitance increases as the number of vertical signal lines increases to increase the number of pixels. There was a problem that it became large.

【００１６】[0016]

【課題を解決するための手段および作用】上記問題点を
解決するために、本発明では、垂直信号線にその一端が
接続されたクランプ容量の他端を、第１、第２のスイッ
チ手段のそれぞれの一端を接続し、第１のスイッチ手段
の他端は基準となる電圧源に、第２のスイッチ手段の他
端を差動増幅器の（−）入力端子に接続する。前記差動
増幅器の（＋）入力端子は、前記基準電圧が印加され、
（−）入力端子と該差動増幅器の出力端子との間には容
量が接続される。In order to solve the above problems, according to the present invention, the other end of a clamp capacitor having one end connected to a vertical signal line is connected to the first and second switch means. One end of each switch is connected, the other end of the first switch is connected to a reference voltage source, and the other end of the second switch is connected to the (-) input terminal of the differential amplifier. The reference voltage is applied to a (+) input terminal of the differential amplifier,
(-) A capacitor is connected between the input terminal and the output terminal of the differential amplifier.

【００１７】また、本発明は、２次元状に配置された複
数の光電変換素子と、該複数の光電変換素子の素子列毎
に読み出す垂直信号線と、該垂直信号線の出力をクラン
プするクランプ容量と、前記クランプ容量の出力電荷を
転送する１つの転送スイッチと、該転送スイッチの出力
電荷を電圧に変換するアンプとから成ることを特徴とす
る。Further, the present invention provides a plurality of photoelectric conversion elements arranged two-dimensionally, a vertical signal line read out for each element row of the plurality of photoelectric conversion elements, and a clamp for clamping an output of the vertical signal line. It is characterized by comprising a capacitor, one transfer switch for transferring the output charge of the clamp capacitor, and an amplifier for converting the output charge of the transfer switch into a voltage.

【００１８】また、本発明は、２次元状に配置された複
数の固体撮像素子と、該複数の光電変換素子の素子列毎
に読み出す垂直信号線と、該垂直信号線の出力をクラン
プするクランプ容量と、該クランプ容量の出力電荷を１
つの転送スイッチを介して出力する水平信号線と、該水
平信号線に接続されたアンプと、前記アンプの入出力端
子間に接続された帰還容量とを有することを特徴とす
る。Further, the present invention provides a plurality of solid-state imaging devices arranged two-dimensionally, a vertical signal line read out for each element row of the plurality of photoelectric conversion elements, and a clamp for clamping an output of the vertical signal line. And the output charge of the clamp capacitor
A horizontal signal line that is output through one transfer switch, an amplifier connected to the horizontal signal line, and a feedback capacitor connected between input and output terminals of the amplifier.

【００１９】また、本発明による信号転送装置は、複数
の信号源からの出力をそれぞれクランプする複数のクラ
ンプ容量と、当該複数のクランプ容量のそれぞれに接続
されたそれぞれ１つの転送スイッチと、前記転送スイッ
チに接続された共通信号線と、前記共通信号線に接続さ
れた電荷を電圧に変換するアンプとを備えたことを特徴
とする。Further, the signal transfer device according to the present invention includes a plurality of clamp capacitors for respectively clamping outputs from a plurality of signal sources, one transfer switch connected to each of the plurality of clamp capacitors, and the transfer device. A common signal line connected to the switch; and an amplifier for converting the electric charge connected to the common signal line into a voltage.

【００２０】また、本発明による信号転送装置は、信号
源からの信号をクランプするクランプ容量と、前記クラ
ンプ容量からの信号が出力される信号線と、前記信号線
に接続されたアンプとを有し、前記アンプの一方の端子
に入力する基準レベルと、前記クランプ容量の一方の端
子に入力する基準レベルとを共通にしたことを特徴とす
る。Further, a signal transfer device according to the present invention has a clamp capacitor for clamping a signal from a signal source, a signal line for outputting a signal from the clamp capacitor, and an amplifier connected to the signal line. The reference level input to one terminal of the amplifier and the reference level input to one terminal of the clamp capacitor are shared.

【００２１】また、本発明による信号転送装置は、複数
の信号源からの信号をそれぞれクランプする複数のクラ
ンプ容量と、前記複数のクランプ容量からの信号が出力
される共通信号線と、前記複数のクランプ容量からの信
号をそれぞれ前記信号線に転送するための複数の転送ス
イツチと、前記共通信号線に所定の基準レベルを入力す
るための入力手段とを有し、前記共通信号線に入力され
た前記所定の基準レべルを前記転送スイッチを介して、
前記クランプ容量の一方の端子に入力することを特徴と
する。The signal transfer device according to the present invention includes a plurality of clamp capacitors for respectively clamping signals from a plurality of signal sources, a common signal line to which signals from the plurality of clamp capacitors are output, and a plurality of the plurality of clamp capacitors. A plurality of transfer switches for transferring signals from the clamp capacitors to the signal lines, and input means for inputting a predetermined reference level to the common signal lines; Via the transfer switch the predetermined reference level,
An input is made to one terminal of the clamp capacitor.

【００２２】また、本発明による信号転送方法は、複数
の信号源と、前記複数の信号源にそれぞれ接続されたク
ランプ容量と、当該クランプ容量に接続されたそれぞれ
１つの転送スイッチと、前記転送スイッチに接続された
共通信号線と、前記共通信号線に接続された電荷を電圧
に変換する電荷アンプとを備えた信号転送方法におい
て、前記電荷アンプはその入出力間に負帰還容量を備
え、前記転送スイッチをオフしたときに前記電荷アンプ
の出力電圧を前記負帰還容量に印加し、前記転送スイッ
チをオンしたときに前記電荷アンプの出力に前記クラン
プ容量に蓄積されたクランプ電圧成分を除去した電圧を
得ることを特徴とする。Further, the signal transfer method according to the present invention includes a plurality of signal sources, a clamp capacitor connected to each of the plurality of signal sources, one transfer switch connected to each of the clamp capacitors, and the transfer switch. A signal transfer method comprising: a common signal line connected to the common signal line; and a charge amplifier that converts a charge connected to the common signal line into a voltage, wherein the charge amplifier includes a negative feedback capacitor between its input and output. When the transfer switch is turned off, the output voltage of the charge amplifier is applied to the negative feedback capacitor, and when the transfer switch is turned on, the voltage obtained by removing the clamp voltage component accumulated in the clamp capacitor at the output of the charge amplifier. It is characterized by obtaining.

【００２３】また、本発明は、光電変換手段と、この光
電変換手段によって形成された信号電荷を垂直信号線に
伝送するスイッチ手段とからなる光電変換素子を備え、
前記垂直信号線がインピーダンス変換手段の入力端子に
接続され、該インピーダンス変換手段の出力端子がクラ
ンプ手段及び直列に接続された第１のスイッチ手段を経
て共通水平信号線に接続され、前記光電変換手段におい
て形成された信号電荷に応じた信号電圧を前記垂直信号
線、前記インピーダンス変換手段、前記クランプ手段、
前記第１のスイッチ手段を順次経て前記共通水平信号線
に伝送する固体撮像装置において、前記水平信号線を差
動増幅器の負極入力端子と、一端が該差動増幅器の出力
端子に接続されている帰還容量の他端とに接続し、該差
動増幅器の正極入力端子には基準電圧を印加し、前記イ
ンピーダンス変換手段の出力端子に、前記光電変換手段
で発生した信号電荷、もしくは該光電変換手段がリセッ
ト状態にある時に応じた電圧が発生し、前記クランプ手
段の一端に該電圧が印加されている時に、該クランプ手
段の他端に第２のスイッチ手段を介して前記基準電圧を
印加することで、前記クランプ手段の両端子間の電圧に
応じた電荷を該クランプ手段で保持し、前記インピーダ
ンス変換手段の出力端子に、前記光電変換手段がリセッ
ト状態にある時、もしくは前記光電変換手段で発生した
信号電荷に応じた電圧が発生し、前記クランプ手段の一
端に該電圧が印加されている時に前記第１のスイッチ手
段をＯＮすることで、前記光電変換手段で発生した信号
電荷に応じた電圧と、該光電変換手段がリセット状態に
ある時に応じた電圧との差電圧に応じた電荷を、前記帰
還容量に転送し、前記差動増幅器の出力端子から前記差
電圧に応じた電圧を出力することを特徴とする。Further, the present invention comprises a photoelectric conversion element comprising photoelectric conversion means and switch means for transmitting signal charges formed by the photoelectric conversion means to a vertical signal line,
The vertical signal line is connected to an input terminal of an impedance conversion unit, and an output terminal of the impedance conversion unit is connected to a common horizontal signal line via a clamp unit and a first switch unit connected in series. The signal voltage according to the signal charge formed in the vertical signal line, the impedance conversion means, the clamp means,
In the solid-state imaging device for sequentially transmitting the signal to the common horizontal signal line via the first switch means, the horizontal signal line is connected to a negative input terminal of a differential amplifier and one end is connected to an output terminal of the differential amplifier. Connected to the other end of the feedback capacitor, a reference voltage is applied to a positive input terminal of the differential amplifier, and a signal charge generated by the photoelectric conversion means or the photoelectric conversion means is applied to an output terminal of the impedance conversion means. Generating a voltage corresponding to when the voltage is in a reset state, and applying the reference voltage to the other end of the clamp means via a second switch when the voltage is applied to one end of the clamp means. Then, when the charge corresponding to the voltage between both terminals of the clamp means is held by the clamp means, and the output terminal of the impedance conversion means, when the photoelectric conversion means is in a reset state, Alternatively, a voltage corresponding to the signal charge generated by the photoelectric conversion means is generated, and when the voltage is applied to one end of the clamp means, the first switch means is turned on. A charge corresponding to a difference voltage between a voltage corresponding to the generated signal charge and a voltage corresponding to a time when the photoelectric conversion unit is in a reset state is transferred to the feedback capacitor, and the difference is output from an output terminal of the differential amplifier. It is characterized by outputting a voltage corresponding to the voltage.

【００２４】また、本発明は、光電変換手段と、この光
電変換手段によって形成された信号電荷を信号電圧に変
換して増幅する増幅手段からなる増幅型光電変換素子を
備え、この増幅型光電変換素子を垂直信号線に接続し、
この垂直信号線をクランプ手段と第１のスイッチ手段を
介して共通水平信号線に接続し、増幅型光電変換素子の
信号電圧を前記垂直信号線、前記クランプ手段、前記第
１のスイッチ手段を順次経て前記共通水平信号線に伝送
する増幅型固体撮像装置において、前記共通水平信号線
を差動増幅器の負極入力端子と、一端が該差動増幅器の
出力端子に接続されている帰還容量の他端とに接続し、
該差動増幅器の正極入力端子には基準電圧を印加し、前
記垂直信号線に、前記増幅型光電変換素子の信号電圧、
もしくは該増幅型光電変換素子がリセット状態にある時
の電圧を印加し、前記クランプ手段の一端に該電圧が印
加されている時に、該クランプ手段の他端に第２のスイ
ッチ手段を介して前記基準電圧を印加することで該クラ
ンプ手段の両端子間の電圧に応じた電荷を該クランプ手
段で保持し、前記垂直信号線に、前記増幅型光電変換素
子がリセット状態にある時の電圧が、もしくは該増幅型
光電変換素子の信号電圧が発生し、前記クランプ手段の
一端に該電圧が印加されている時、前記第１のスイッチ
手段をＯＮすることで、前記増幅型光電変換素子の信号
電圧と、該増幅型光電変換素子がリセット状態にある時
の電圧との差電圧に応じた電荷を、前記帰還容量に転送
し、前記差動増幅器の出力端子から前記差電圧に応じた
電圧を出力することを特徴とする。The present invention further comprises an amplifying photoelectric conversion element comprising photoelectric conversion means and amplifying means for converting the signal charge formed by the photoelectric conversion means into a signal voltage and amplifying the signal voltage. Connect the device to the vertical signal line,
This vertical signal line is connected to a common horizontal signal line via a clamp unit and a first switch unit, and the signal voltage of the amplification type photoelectric conversion element is sequentially transmitted to the vertical signal line, the clamp unit, and the first switch unit. In the amplifying solid-state imaging device that transmits the common horizontal signal line through the negative horizontal input terminal of the differential amplifier and the other end of the feedback capacitor whose one end is connected to the output terminal of the differential amplifier, And connect to
A reference voltage is applied to a positive input terminal of the differential amplifier, and a signal voltage of the amplification type photoelectric conversion element is applied to the vertical signal line.
Alternatively, a voltage when the amplification type photoelectric conversion element is in a reset state is applied, and when the voltage is applied to one end of the clamp unit, the other end of the clamp unit is connected to the other end via a second switch unit. By applying a reference voltage, a charge corresponding to the voltage between both terminals of the clamp means is held by the clamp means, and the voltage when the amplification type photoelectric conversion element is in a reset state is applied to the vertical signal line. Alternatively, when a signal voltage of the amplifying photoelectric conversion element is generated and the voltage is applied to one end of the clamp means, the first switch means is turned on, whereby the signal voltage of the amplifying photoelectric conversion element is changed. And transferring a charge corresponding to a difference voltage between the voltage when the amplification type photoelectric conversion element is in a reset state to the feedback capacitor and outputting a voltage corresponding to the difference voltage from an output terminal of the differential amplifier. Do The features.

【００２５】また、本発明は、光電変換手段と、この光
電変換手段によって形成された信号電荷を信号電圧に変
換して増幅する増幅手段からなる増幅型光電変換素子を
備え、この増幅型光電変換素子を垂直信号線に接続し、
この垂直信号線をクランプ手段、第１のスイッチ手段を
順次介して水平信号線に接続し、増幅型光電変換素子の
信号電圧を前記垂直信号線、前記クランプ手段、前記第
１のスイッチ手段を順次経て前記水平信号線に伝送する
増幅型固体撮像装置において、前記水平信号線を差動増
幅器の負極入力端子と、一端が第２のスイッチと第３の
スイッチに接続された帰還容量の他端と、一端が該差動
増幅器の出力端子に接続された第４のスイッチの他端と
に接続し、前記第２のスイッチのもう一端は該差動増幅
器の出力端子接続し、前記第３のスイッチのもう一端に
は基準電圧源に接続し、前記差動増幅器の正極入力端子
に前記基準電圧源を接続し、前記垂直信号線に前記増幅
型光電変換素子の信号電圧が、もしくは該増幅型光電変
換素子がリセット状態にある時の電圧が発生し、前記ク
ランプ手段の一端に該電圧が印加されている時に、該ク
ランプ手段の他端に、前記第１のスイッチと第３のスイ
ッチと第４のスイッチをＯＮし、前記第２のスイッチは
ＯＦＦすることで前記差動増幅器を電圧フォロワーの構
成となるようにし、前記基準電圧源の電圧と前記差動増
幅器の入力換算されたオフセット電圧を印加し、前記帰
還容量の端子間に前記差動増幅器の入力換算オフセット
電圧が印加されるようにし、前記垂直信号線に、前記増
幅型光電変換素子がリセット状態にある時の電圧が、も
しくは該増幅型光電変換素子の信号電圧が発生し、前記
クランプ手段の一端にその電圧が印加されている時、前
記第１のスイッチと前記第２のスイッチをＯＮし、前記
第３のスイッチと前記第４のスイッチをＯＦＦすること
で、前記増幅型光電変換素子の信号電圧と、該増幅型光
電変換素子がリセット状態にある時の電圧の差電圧に応
じた電荷を前記帰還容量に転送し、前記差動増幅器の出
力端子から前記差電圧に応じた電圧を出力し、該差動増
幅器の前記入力換算オフセット電圧をキャンセルするこ
とを特徴とする。Further, the present invention comprises an amplifying photoelectric conversion element comprising photoelectric conversion means and amplifying means for converting signal charges formed by the photoelectric conversion means into signal voltages and amplifying the signal voltages. Connect the device to the vertical signal line,
The vertical signal line is connected to the horizontal signal line via the clamp means and the first switch means in order, and the signal voltage of the amplification type photoelectric conversion element is sequentially transmitted to the vertical signal line, the clamp means, and the first switch means. In the amplifying solid-state imaging device that transmits the horizontal signal line to the negative signal input terminal of a differential amplifier, and one end of a feedback capacitor whose one end is connected to a second switch and a third switch, , One end is connected to the other end of a fourth switch connected to the output terminal of the differential amplifier, and the other end of the second switch is connected to the output terminal of the differential amplifier; The other end is connected to a reference voltage source, the positive input terminal of the differential amplifier is connected to the reference voltage source, and the signal voltage of the amplification type photoelectric conversion element or the amplification type photoelectric conversion device is connected to the vertical signal line. Conversion element reset When the voltage is applied to one end of the clamp means, the first switch, the third switch, and the fourth switch are turned on at the other end of the clamp means. By turning off the second switch, the differential amplifier is configured to have a voltage follower configuration, and the voltage of the reference voltage source and the input-converted offset voltage of the differential amplifier are applied, and the feedback is performed. An input-referred offset voltage of the differential amplifier is applied between terminals of a capacitor, and a voltage when the amplification type photoelectric conversion element is in a reset state or the amplification type photoelectric conversion element is applied to the vertical signal line. When the signal voltage is applied to one end of the clamp means, the first switch and the second switch are turned on, and the third switch and the fourth switch are turned on. To transfer a charge corresponding to a difference voltage between a signal voltage of the amplification type photoelectric conversion element and a voltage when the amplification type photoelectric conversion element is in a reset state to the feedback capacitor, and the differential amplifier And outputting a voltage corresponding to the difference voltage from an output terminal of the differential amplifier to cancel the input-referred offset voltage of the differential amplifier.

【００２６】本発明は、作用的に説明すれば、前記垂直
信号線にリセット電圧が現われている時だけ第１のスイ
ッチ手段をＯＮさせ、前記クランプ容量の端子間には
（リセット電圧）−（基準電圧）が与えられ、次いで垂
直信号線に信号電圧が現われた時に第１のスイッチ手段
はＯＦＦ、第２のスイッチをＯＮさせることで前記差動
増幅器の出力端子と（−）入力端子との間に接続された
容量には（信号電圧）−（リセット電圧）に応じた電荷
が蓄えられ、その結果、前記差動増幅器の出力端子には
（信号電圧）−（リセット電圧）＋（基準電圧）に応じ
た出力電圧が現われる。According to the present invention, when described operatively, the first switch means is turned ON only when a reset voltage appears on the vertical signal line, and (reset voltage)-( When a signal voltage appears on the vertical signal line, the first switch means is turned off and the second switch is turned on, so that the output terminal of the differential amplifier and the (-) input terminal are connected. An electric charge corresponding to (signal voltage)-(reset voltage) is stored in the capacitor connected therebetween, and as a result, (signal voltage)-(reset voltage) + (reference voltage) is applied to the output terminal of the differential amplifier. ) Appears.

【００２７】上記の構成の中には従来例にあったような
ホールド容量は必要とせず、上記動作から、従来例にあ
ったようなホールド容量と水平信号線に付随する寄生容
量との間で発生する電荷の分配による信号電圧ゲインの
低下が生じない。The above configuration does not require the hold capacitance as in the conventional example. From the above operation, the difference between the hold capacitance as in the conventional example and the parasitic capacitance associated with the horizontal signal line is obtained. There is no reduction in signal voltage gain due to the distribution of generated charges.

【００２８】以下、本発明の第１の実施例となる図１
と、そのタイミングチャートを示す図２を用いて、その
動作を詳細に説明する。FIG. 1 shows a first embodiment of the present invention.
The operation will be described in detail with reference to FIG.

【００２９】[0029]

【発明の実施の形態】本発明の実施形態について、図面
を参照しつつ詳細に説明する。Embodiments of the present invention will be described in detail with reference to the drawings.

【００３０】（第１の実施形態）（１）構成の説明図１は本発明に係る第１の実施形態を示す固体撮像装置
のブロック回路図であり、ＭＯＳセンサを用いた固体撮
像装置の概略構成を示す平面図である。ここでは簡略化
のためにセンサーセルが３行３列に２次元に配置された
ものを示している。現実には、６４０×４４０画素或い
は、２２００×１５００画素等の高密度・高解像度の固
体撮像素子によるセンサーセルが配置される。(First Embodiment) (1) Description of Configuration FIG. 1 is a block circuit diagram of a solid-state imaging device showing a first embodiment according to the present invention, and is a schematic diagram of a solid-state imaging device using a MOS sensor. FIG. 3 is a plan view showing a configuration. Here, for simplicity, a sensor cell in which sensor cells are two-dimensionally arranged in three rows and three columns is shown. In reality, a sensor cell including a high-density and high-resolution solid-state imaging device such as 640 × 440 pixels or 2200 × 1500 pixels is arranged.

【００３１】各センサーセルは、フォトダイオード１
（１−１−１，１−１−２，…）、信号転送トランジス
タ２（２−１−１，２−１−２，…）、リセットトラン
ジスタ３（３−１−１，３−１−２，…）から構成さ
れ、フォトダイオード１で発生する信号電荷は信号転送
トランジスタ２を介して垂直信号線８（８−１，８−
２，…）に信号電圧として伝えられる。垂直信号線８に
は、リセットトランジスタ１３（１３−１，１３−２，
…）とソースフォロワー回路を形成するトランジスタ１
４（１４−１，１４−２，…）のゲートが接続され、ト
ランジスタ１４のソースには負荷トランジスタ９（９−
１，９−２，…）が接続されている。Each sensor cell includes a photodiode 1
(1-1-1, 1-1-2,...), The signal transfer transistor 2 (2-1-1, 1-2-2,...), And the reset transistor 3 (3-1-1, 3-1-1). ,...), And the signal charges generated in the photodiode 1 are transferred via the signal transfer transistor 2 to the vertical signal lines 8 (8-1, 8-).
2,...) As a signal voltage. A reset transistor 13 (13-1, 13-2,
…) And a transistor 1 forming a source follower circuit
4 (14-1, 14-2,...) Are connected, and the load transistor 9 (9-
1, 9-2,...) Are connected.

【００３２】ソースフォロワー回路を形成するトランジ
スタ１４のソースに現われる信号電圧は、クランプ容量
１０（１０−１，１０−２，…）と、水平転送トランジ
スタ１２（１２−１，１２−２，…）とを介して、共通
水平信号線１３へと伝えられる。The signal voltage appearing at the source of the transistor 14 forming the source follower circuit includes the clamp capacitance 10 (10-1, 10-2,...) And the horizontal transfer transistor 12 (12-1, 12-2,. To the common horizontal signal line 13.

【００３３】また、増幅器２０は差動増幅器であり、非
反転入力端子には端子２１の電位が印加され、反転入力
端子には水平信号線１３が接続され、固体撮像素子の受
光電荷に応じた信号電荷が逐次読み出され、増幅されて
出力端子２８に出力される。また、反転入力端子と増幅
器２０の出力間に帰還容量２３が接続され、並列にリセ
ットトランジスタ（リセットスイッチ）２４が接続さ
れ、リセットトランジスタ２４がオンすることで、帰還
容量２３を放電・リセットする。このリセットトランジ
スタ２４のゲート端子２６を“Ｈ”レベルにしてリセッ
トする。The amplifier 20 is a differential amplifier. The potential of the terminal 21 is applied to the non-inverting input terminal, and the horizontal signal line 13 is connected to the inverting input terminal. The signal charges are sequentially read out, amplified, and output to the output terminal 28. Further, a feedback capacitor 23 is connected between the inverting input terminal and the output of the amplifier 20, a reset transistor (reset switch) 24 is connected in parallel, and the reset transistor 24 is turned on to discharge and reset the feedback capacitor 23. The gate terminal 26 of the reset transistor 24 is reset to "H" level.

【００３４】また、水平シフトレジスタ１９からの選択
パルスによって水平選択トランジスタ１２が順次ＯＮす
ることによって、各垂直信号線８の電圧がソースフォロ
ワー回路１４とクランプ容量１０、水平選択トランジス
タ１２を介して水平信号線１３に読み出される。When the horizontal selection transistor 12 is sequentially turned on by the selection pulse from the horizontal shift register 19, the voltage of each vertical signal line 8 becomes horizontal via the source follower circuit 14, the clamp capacitor 10, and the horizontal selection transistor 12. The signal is read to the signal line 13.

【００３５】（２）動作の説明以下、タイミングチャートの図２を交えて、本固体撮像
装置の動作について説明する。垂直信号線８は垂直シフ
トレジスタ５からのライン２７を“Ｈ”レベルにする
（パルス１０１）ことにより、リセットしておく。選択
信号線６−１を“Ｈ”レベルにし（パルス１０２）、フ
ォトダイオード１（１−１−１，１−１−２，１−１−
３）に蓄積された信号電荷が信号転送トランジスタ２を
通して、垂直信号線８（８−１，８−２，８−３）に読
み出され、その電荷量に応じた信号電圧がソースフォロ
ワー回路１４（１４−１，１４−２，１４−３）の出力
に現われ、クランプ容量１０（１０−１，１０−２，１
０−３）の一端にも印加される。この読み出し電圧をＶ
_Sとする。次いで、端子２１が“Ｈ”レベルになり（パ
ルス１０３）、クランプ容量１０のもう一端に基準電圧
（以降、Ｖ_Rと称する）が印加される。したがってクラ
ンプ容量１０には電荷Ｑ₁₀ として、Ｑ₁₀＝Ｃ₁₀×（Ｖs −Ｖ_R） ……（１）ただし、Ｃ₁₀はクランプ容量１０の容量値が蓄えられ
る。その後、リセット信号線７−１を“Ｈ”レベルに
し、リセットトランジスタ３（３−１−１，３−１−
２，３−１−３）をＯＮさせ（パルス１０４）、フォト
ダイオード１（１−１−１，１−１−２，１−１−３）
をリセットし、次いで選択信号線６−１をＨｉレベルに
し（パルス１０５）、フォトダイオード１をリセットし
た時の電圧が垂直信号線８に読み出され、ソースフォロ
ワー回路１４（１４−１，１４−２，１４−３）を介し
てクランプ容量の一端にフォトダイオード１をリセット
した場合の電圧（この電圧をＶ_Nとする）が印加され
る。この時ほぼ同時期に増幅器２０の出力と（−）入力
端子との間に接続された帰還容量２３を、端子２６を
“Ｈ”レベルにし（パルス１０６）、リセットトランジ
スタ２４をＯＮさせることでリセットしておく。(2) Description of Operation Hereinafter, the operation of the solid-state imaging device will be described with reference to FIG. 2 showing a timing chart. The vertical signal line 8 is reset by setting the line 27 from the vertical shift register 5 to "H" level (pulse 101). The selection signal line 6-1 is set to the “H” level (pulse 102), and the photodiode 1 (1-1-1, 1-1-2, 1-1-
3) The signal charges accumulated in 3) are read out to the vertical signal lines 8 (8-1, 8-2, 8-3) through the signal transfer transistor 2, and a signal voltage corresponding to the charge amount is supplied to the source follower circuit 14. (14-1, 14-2, 14-3) and appear at the output of clamp capacitance 10 (10-1, 10-2, 1).
0-3) is also applied to one end. This read voltage is V
_S. Then, the terminal 21 becomes "H" level (pulse 103), the other end to a reference voltage (hereinafter, referred to as V _R) of the clamp capacitor 10 is applied. Thus as charge Q ₁₀ is the clamp capacitor _{_{10, Q 10 = C 10 ×}} (Vs -V R) ...... (1) However, C ₁₀ is the capacitance value of the clamp capacitor 10 is stored. After that, the reset signal line 7-1 is set to “H” level, and the reset transistor 3 (3-1-1, 3-1-1) is set.
2, 3-1-3) is turned on (pulse 104), and the photodiode 1 (1-1-1, 1-1-2, 1-1-3) is turned on.
Is reset, the selection signal line 6-1 is set to the Hi level (pulse 105), the voltage when the photodiode 1 is reset is read out to the vertical signal line 8, and the source follower circuit 14 (14-1, 14-) is reset. voltage when resetting the photodiode 1 to the end of the clamp capacitor through the 2,14-3) (the voltage is V _N) is applied. At about the same time, the feedback capacitor 23 connected between the output of the amplifier 20 and the (-) input terminal is reset by setting the terminal 26 to the "H" level (pulse 106) and turning on the reset transistor 24. Keep it.

【００３６】その後、水平レジスタ１９からの選択パル
ス１０７，１０９，１１１によって水平選択トランジス
タ１２（１２−１，１２−２，１２−３）が順次ＯＮす
ることによって、各垂直信号線８の電圧がソースフォロ
ワー回路１４を介して水平信号線１３に読み出される。Thereafter, the horizontal selection transistors 12 (12-1, 12-2, 12-3) are sequentially turned on by the selection pulses 107, 109, 111 from the horizontal register 19, so that the voltage of each vertical signal line 8 is increased. The data is read out to the horizontal signal line 13 via the source follower circuit 14.

【００３７】クランプ容量１０の一端に電圧Ｖ_Nが印加
され、水平選択スイッチ１２がＯＮすると、水平信号線
１３の電位は増幅器２０の負帰還作用により、増幅器２
０の非反転（＋）入力端子に与えられている基準電圧Ｖ
_Rに等しい値になるため、クランプ容量１０の端子間電
圧は（Ｖ_N−Ｖ_R）となり、したがって蓄えられる電荷
Ｑ₁₀はＱ₁₀＝Ｃ₁₀×（Ｖ_N−Ｖ_R） ……（２）となる。水平選択スイッチ１２のＯＦＦ→ＯＮにおける
クランプ容量１０の電荷の変化分ΔＱ₁₀ 、 ΔＱ₁₀＝Ｃ₁₀×（Ｖ_S−Ｖ_R）−Ｃ₁₀×（Ｖ_N−Ｖ_R）＝Ｃ₁₀×（Ｖ_S− Ｖ_N） ……（３）は、負帰還容量２３へ移動し、したがって負帰還容量２
３の端子間電圧Ｖ₂₀は、Ｖ₂₀＝Ｃ₁₀／Ｃ₂₃×（Ｖ_S− Ｖ_N） ……（４）ここで、Ｃ23は負帰還容量２３の容量値になる。負帰還
容量２３の一端は増幅器２０の反転（−）入力端子に接
続され、その電位は前述したように基準電圧Ｖ_Rとなる
ので、増幅器２０の出力電圧Ｖ_ou _tは、Ｖ_out＝Ｖ_R＋Ｃ₁₀／Ｃ₂₃×（Ｖ_S−Ｖ_N） ……（５）となる。When the voltage V _N is applied to one end of the clamp capacitor 10 and the horizontal selection switch 12 is turned on, the potential of the horizontal signal line 13 is reduced due to the negative feedback action of the amplifier 20.
Reference voltage V applied to non-inverting (+) input terminal of 0
_{Since the} value is equal to _R , the voltage between the terminals of the clamp capacitor 10 is (V _N -V _R ). Therefore, the stored charge Q ₁₀ is Q ₁₀ = C ₁₀ × (V _N -V _R ) (2) Becomes Change ΔQ ₁₀ , ΔQ ₁₀ = C ₁₀ × (V _S −V _R ) −C ₁₀ × (V _N −V _R ) = C ₁₀ × (V _S −V _N ) (3) moves to the negative feedback capacitance 23, and thus the negative feedback capacitance 2
3 of the terminal voltage V ₂₀ _{_{is, V 20 = C 10 / C}} 23 × (V S - V N) ...... (4) where, C23 is the capacitance value of the negative feedback capacitor 23. One end of the negative feedback capacitor 23 of the amplifier 20 inverting (-) is connected to an input terminal, because the potential is the reference voltage V _R as described above, the output voltage V _ou _t of the amplifier 20, V _out = V _R _{_{+ C 10 / C 23 × (}} V S -V N) becomes ...... (5).

【００３８】以上に説明したように、各垂直信号線８毎
に設けていたサンプル・ホールド容量を用いる必要がな
く、ノイズ除去用のクランプ容量を設けて、最終段の１
個の不帰還容量２３によって、いわゆるセンサ感度が決
定するので、固体撮像装置としてのＩＣにおける占有面
積を小さくでき、さらに高密度・高画素とした場合には
このＩＣの縮小率は大きくなるという効果を奏し得る。As described above, it is not necessary to use the sample and hold capacitors provided for each of the vertical signal lines 8, and a clamp capacitor for noise removal is provided, and the final stage 1
Since the so-called sensor sensitivity is determined by the number of the non-feedback capacitors 23, the area occupied by the IC as the solid-state imaging device can be reduced, and the reduction ratio of this IC increases when the density and the number of pixels are increased. Can be played.

【００３９】したがって、垂直信号線にその一端が接続
されたクランプ容量の他端を、第１、第２のスイッチ手
段のそれぞれの一端を接続し、第１のスイッチ手段の他
端は基準となる電圧源に、第２のスイッチ手段の他端を
差動増幅器の（−）入力端子に接続する。差動増幅器２
０の（＋）入力端子は、ノイズ成分の基準電圧が印加さ
れ、（−）入力端子と該差動増幅器の出力端子との間に
は不帰還容量２３が接続され、垂直信号線にリセット電
圧が現われている時だけ、第１のスイッチ手段をＯＮさ
せ、クランプ容量１０の端子間には（リセット電圧）−
（基準電圧）が与えられ、次いで垂直信号線に信号電圧
が現われた時に第１のスイッチ手段はＯＦＦ、第２のス
イッチをＯＮさせることで、差動増幅器の出力端子と
（−）入力端子との間に接続された負帰還容量２３には
（信号電圧）−（リセット電圧）に応じた電荷が蓄えら
れ、その結果、前記差動増幅器の出力端子には（信号電
圧）−（リセット電圧）＋（基準電圧）に応じた出力電
圧が現われ、ホールド容量は必要とせず、従来例にあっ
たようなホールド容量と水平信号線に付随する寄生容量
との間で発生する電荷の分配による、信号電圧ゲインの
低下は生じないという効果がある。Therefore, the other end of the clamp capacitor whose one end is connected to the vertical signal line is connected to one end of each of the first and second switch means, and the other end of the first switch means is used as a reference. The other end of the second switch means is connected to the voltage source at the (-) input terminal of the differential amplifier. Differential amplifier 2
A reference voltage of a noise component is applied to a (+) input terminal of a zero, a non-feedback capacitor 23 is connected between the (−) input terminal and an output terminal of the differential amplifier, and a reset voltage is applied to a vertical signal line. Is turned on, the first switch means is turned on, and a voltage between the terminals of the clamp capacitor 10 (reset voltage) −
(Reference voltage) is applied, and then when a signal voltage appears on the vertical signal line, the first switch means is turned off and the second switch is turned on, so that the output terminal and the (-) input terminal of the differential amplifier are connected. A charge corresponding to (signal voltage)-(reset voltage) is stored in the negative feedback capacitor 23 connected between the terminals, and as a result, (signal voltage)-(reset voltage) is output to the output terminal of the differential amplifier. An output voltage corresponding to + (reference voltage) appears, and no hold capacitance is required. A signal is generated by the distribution of charges generated between the hold capacitance and the parasitic capacitance associated with the horizontal signal line as in the conventional example. There is an effect that the voltage gain does not decrease.

【００４０】（第２の実施形態）図３は本発明に係る第
２の実施形態を示すブロック回路図であり、図１と同
様、ＭＯＳセンサを用いた固体撮像装置の概略構成を示
す平面図である。ここでも、簡略化のために、センサー
セルが３行３列に２次元に配置されたものを示している
が、より多画素のセンサーの場合も動作は変わらない。(Second Embodiment) FIG. 3 is a block circuit diagram showing a second embodiment according to the present invention. Similar to FIG. 1, a plan view showing a schematic configuration of a solid-state imaging device using a MOS sensor. It is. Here, for the sake of simplicity, sensor cells are shown two-dimensionally arranged in three rows and three columns, but the operation does not change even in the case of a sensor having more pixels.

【００４１】各固体撮像素子のセンサーセルは、第１の
実施形態と異なり、フォトダイオード１（１−１−１，
１−１−２，…）、信号転送トランジスタ２（２−１−
１，２−１−２，…）、リセットトランジスタ３（３−
１−１，３−１−２，…）、増幅トランジスタ４（４−
１−１，４−１−２，…）、選択トランジスタ５（５−
１−１，５−１−２，…）から構成され、フォトダイオ
ード１で発生する信号電荷は信号転送トランジスタ２を
介して増幅トランジスタ４のゲートに伝えられる。増幅
トランジスタ４は負荷トランジスタ９（９−１，９−
２，９−３）とともにソースフォロワー回路を形成し、
その出力は各垂直信号線８（８−１，８−２，８−３）
に接続されているので、増幅トランジスタ４のゲートに
伝えられた信号電荷量に応じた電圧が垂直信号線８に現
われる。Unlike the first embodiment, the sensor cell of each solid-state image sensor has a photodiode 1 (1-1-1, 1-1).
1-1-2,...) And the signal transfer transistor 2 (2-1-2-1).
, 1-2-1-2,...), Reset transistor 3 (3-
1-1, 3-1-2,...), Amplifying transistor 4 (4-
1-1, 4-1-2,...), Select transistor 5 (5-
1-1, 5-1-2,...), And the signal charge generated in the photodiode 1 is transmitted to the gate of the amplification transistor 4 via the signal transfer transistor 2. The amplification transistor 4 is connected to a load transistor 9 (9-1, 9-
2, 9-3) to form a source follower circuit,
The output of each vertical signal line 8 (8-1, 8-2, 8-3)
, A voltage corresponding to the signal charge amount transmitted to the gate of the amplification transistor 4 appears on the vertical signal line 8.

【００４２】垂直信号線８には、クランプ容量１０（１
０−１，１０−２，１０−３）の一端が接続され、もう
一端には水平転送トランジスタ１２（１２−１，１２−
２，１２−３）が接続されており、垂直信号線８に現わ
れる電圧はクランプ容量１０、水平転送トランジスタ１
２を介して共通水平信号線１３へ伝えられる。The vertical signal line 8 has a clamp capacitor 10 (1
0-1, 10-2, 10-3) is connected to the other end of the horizontal transfer transistor 12 (12-1, 12-12).
2, 12-3) are connected, and the voltage appearing on the vertical signal line 8 is the clamp capacitance 10, the horizontal transfer transistor 1
2 to the common horizontal signal line 13.

【００４３】以下、タイミングチャート図４を交えて、
第２の実施形態について、固体撮像装置におけるブロッ
ク回路図の図３の動作をさらに説明する。Hereinafter, with reference to the timing chart of FIG.
Regarding the second embodiment, the operation of the solid-state imaging device in FIG. 3 of the block circuit diagram will be further described.

【００４４】まず、選択信号線１３−１を“Ｈ”レベル
にする（パルス１０１）ことによりセル内の選択トラン
ジスタ５（５−１−１，５−１−２，５−１−３）がＯ
Ｎし、増幅トランジスタ４（４−１−１，４−１−２，
４−１−３）が活性化する。次いで、転送信号線７−１
を“Ｈ”レベルにし（パルス１０２）、フォトダイオー
ド１（１−１−１，１−１−２，１−１−３）に蓄積さ
れた信号電荷が増幅トランジスタ４のゲートに転送さ
れ、その電荷量に応じた信号電圧が垂直信号線８に現わ
れ、同時にクランプ容量１０の一端にその電圧が印加さ
れる（以降、この電圧をＶ_Sとする）。次いで、端子２
２を“Ｈ”レベルにする（パルス１０３）ことで、リセ
ットトランジスタ１１（１１−１，１１−２，１１−
３）がＯＮし、前記クランプ容量のもう一端に端子２１
に与えられている基準電圧Ｖ_Rが印加される。First, by setting the selection signal line 13-1 to the "H" level (pulse 101), the selection transistors 5 (5-1-1, 5-1-2, 5-1-3) in the cell are activated. O
N, and the amplification transistor 4 (4-1-1, 4-1-2,
4-1-3) is activated. Next, the transfer signal line 7-1
Is set to the “H” level (pulse 102), and the signal charges accumulated in the photodiode 1 (1-1-1, 1-1-2, 1-1-3) are transferred to the gate of the amplification transistor 4, and A signal voltage corresponding to the charge amount appears on the vertical signal line 8, and at the same time, the voltage is applied to one end of the clamp capacitor 10 (hereinafter, this voltage is referred to as V _S ). Then, terminal 2
2 is set to the “H” level (pulse 103), whereby the reset transistor 11 (11-1, 11-2, 11-
3) is turned ON, and the terminal 21 is connected to the other end of the clamp capacitor.
Reference voltage V _R given to is applied.

【００４５】したがって、この時、クランプ容量１０の
端子間電圧は（Ｖ_S−Ｖ_R）になり、よってクランプ容
量１０に蓄えられる電荷Ｑ₁₀は、Ｑ₁₀＝Ｃ₁₀×（Ｖ_S−Ｖ_R） ……（６）ただし、Ｃ₁₀はクランプ容量１０の容量値となる。その
後、リセット信号線６−１を“Ｈ”レベルにし（パルス
１０４）、リセットトランジスタ３（３−１−１，３−
１−２，３−１−３）がＯＮすると、増幅トランジスタ
４のゲートはリセット電位になり、その電圧に応じた電
圧が垂直信号線８に現われる。以降、これをＶ_Nとす
る。Therefore, at this time, the voltage between the terminals of the clamp capacitor 10 becomes (V _S -V _R ), and the electric charge Q ₁₀ stored in the clamp capacitor ₁₀ is Q ₁₀ = C ₁₀ × (V _S -V _R). ) (6) However, C ₁₀ is the capacitance value of the clamp capacitor 10. After that, the reset signal line 6-1 is set to “H” level (pulse 104), and the reset transistor 3 (3-1-1, 3-
When 1-2, 3-1-3) is turned on, the gate of the amplification transistor 4 becomes the reset potential, and a voltage corresponding to the reset voltage appears on the vertical signal line 8. Later, this is referred to as V _N.

【００４６】この電圧Ｖ_Nはクランプ容量１０の一端に
も印加される。この後、増幅器２０の出力と反転（−）
入力端子との間に接続された帰還容量２３を、端子２６
を“Ｈ”レベルにし（パルス１０５）、リセットトラン
ジスタ２４をＯＮさせてリセットしておく。前記のよう
に、クランプ容量１０の一端に電圧Ｖ_Nが印加されてい
るところで、水平レジスタによる水平選択パルス１０６
によって水平転送スイッチ１２−１がＯＮするが、この
時水平信号線１４は、増幅器２０の反転（−）入力端子
に接続されており、増幅器２０の負帰還作用により非反
転（＋）入力端子電圧Ｖ_Rに等しい値になっているた
め、クランプ容量１０の端子間電圧は（Ｖ _N−Ｖ_R）と
なり、したがってその電荷Ｑ_10NはＱ_10N＝Ｃ₁₀×（Ｖ_N−Ｖ_R） ……（７）となる。この後は、実施形態１の動作と全く同様で、最
終的に負帰還容量２３の端子間電圧Ｖ₂₃は、Ｖ₂₃＝Ｃ₁₀／Ｃ₂₃×（Ｖ_S− Ｖ_N） ……（８）になり、増幅器２０の出力電圧はＶ_OUT＝Ｖ_R＋Ｃ₁₀／Ｃ₂₃×（Ｖ_S−Ｖ_N） ……（９）となる。This voltage V_NIs at one end of the clamp capacity 10
Is also applied. Thereafter, the output of the amplifier 20 and the inversion (-)
The feedback capacitor 23 connected to the input terminal is connected to the terminal 26.
To “H” level (pulse 105),
The register 24 is turned on and reset. As above
At one end of the clamp capacitor 10_NIs applied
The horizontal selection pulse 106 by the horizontal register
This turns on the horizontal transfer switch 12-1.
The horizontal signal line 14 is connected to the inverted (−) input terminal of the amplifier 20.
, And the non-reaction
(+) Input terminal voltage V_RIs equal to
Therefore, the voltage between the terminals of the clamp capacitor 10 is (V _N-V_R)When
And therefore its charge Q_10NIs Q_10N= C_Ten× (V_N-V_R) (7) Thereafter, the operation is completely the same as that of the first embodiment,
Finally, the voltage V between the terminals of the negative feedback capacitor 23_{twenty three}Is V_{twenty three}= C_Ten/ C_{twenty three}× (V_S−V_N) (8), and the output voltage of the amplifier 20 becomes V_OUT= V_R+ C_Ten/ C_{twenty three}× (V_S-V_N) (9)

【００４７】以上に説明したように、第１の実施形態と
同様に、従来例にあるような各垂直信号線８毎に設けて
いたサンプル・ホールド容量を用いる必要がなく、ノイ
ズ除去用のクランプ容量を設けて、最終段の１個の不帰
還容量２３によって、いわゆるセンサ感度が決定するの
で、固体撮像装置としてのＩＣにおける占有面積を小さ
くでき、さらに高密度・高画素とした場合にはこのＩＣ
の縮小率は大きくなるという効果を奏し得る。As described above, similarly to the first embodiment, it is not necessary to use the sample and hold capacitors provided for each of the vertical signal lines 8 as in the conventional example, and the clamp for noise removal is used. Since a so-called sensor sensitivity is determined by one non-feedback capacitor 23 in the last stage by providing a capacitor, the area occupied by the IC as a solid-state imaging device can be reduced. IC
Can be increased.

【００４８】（第３の実施形態）図５は本発明に係る第
３の実施形態を示す固体撮像装置のブロック回路図であ
り、図１と同様、ＭＯＳセンサを用いた固体撮像装置の
概略構成を示す平面図である。ここでも、簡略化のため
固体撮像素子からなるセンサーセルが３行３列に２次元
的に配置されたものを示しているが、より多画素のセン
サーの場合も動作は変わらない。(Third Embodiment) FIG. 5 is a block circuit diagram of a solid-state imaging device showing a third embodiment according to the present invention. As in FIG. 1, a schematic configuration of a solid-state imaging device using a MOS sensor is shown. FIG. Here, for the sake of simplicity, a sensor cell composed of a solid-state imaging device is shown two-dimensionally arranged in three rows and three columns, but the operation does not change in the case of a sensor having more pixels.

【００４９】各センサーセルは、第２の実施形態と同様
で、フォトダイオード１（１−１−１，１−１−２，
…）、信号転送トランジスタ２（２−１−１，２−１−
２，…）、リセットトランジスタ３（３−１−１，３−
１−２，…）、増幅トランジスタ４（４−１−１，４−
１−２，…）、選択トランジスタ５（５−１−１，５−
１−２，…）から構成される。フォトダイオード１で発
生する信号電荷は信号転送トランジスタ２を介して増幅
トランジスタ４のゲートに伝えられる。増幅トランジス
タ４は負荷トランジスタ９（９−１，９−２，９−３）
とともに、ソースフォロワー回路を形成し、その出力は
垂直信号線８（８−１，８−２，８−３）に接続されて
いるので、増幅トランジスタ４のゲートに伝えられた信
号電荷量に応じた電圧が、選択トランジスタ５がＯＮし
た画素から垂直信号線８に伝えられる。Each sensor cell is similar to that of the second embodiment, and has a photodiode 1 (1-1-1, 1-1-2,
..), The signal transfer transistor 2 (2-1-1, 1-2-
2,...), Reset transistor 3 (3-1-1, 3-
1-2,...) And the amplification transistor 4 (4-1-1, 4-
1-2,...), Select transistor 5 (5-1-1, 5-
1-2,...). The signal charge generated by the photodiode 1 is transmitted to the gate of the amplification transistor 4 via the signal transfer transistor 2. The amplification transistor 4 is a load transistor 9 (9-1, 9-2, 9-3)
At the same time, a source follower circuit is formed, and its output is connected to the vertical signal line 8 (8-1, 8-2, 8-3). The transmitted voltage is transmitted to the vertical signal line 8 from the pixel whose selection transistor 5 is turned on.

【００５０】垂直信号線８には、クランプ容量１０（１
０−１，１０−２，１０−３）の一端が接続され、もう
一端には水平転送トランジスタ１２（１２−１，１２−
２，１２−３）が接続されており、垂直信号線８に現わ
れる電圧は、クランプ容量１０を介し、ＯＮした水平転
送トランジスタ１２を経て、共通水平信号線１４へ伝え
られる。以下、タイミングチャート図６を交えて、第３
の実施形態の図５の動作をさらに説明する。The vertical signal line 8 has a clamp capacitor 10 (1
0-1, 10-2, 10-3) is connected to the other end of the horizontal transfer transistor 12 (12-1, 12-12).
2, 12-3) are connected, and the voltage appearing on the vertical signal line 8 is transmitted to the common horizontal signal line 14 via the clamped capacitance 10 and the turned-on horizontal transfer transistor 12. Hereinafter, with reference to the timing chart of FIG.
The operation of the embodiment shown in FIG. 5 will be further described.

【００５１】まず、垂直レジスタ５からの制御パルスに
より、選択信号線１３−１を“Ｈ”レベルにする（パル
ス１０１）ことにより、セル内の選択トランジスタ５
（５−１−１，５−１−２，５−１−３）がＯＮし、増
幅トランジスタ４（４−１−１，４−１−２，４−１−
３）が活性化する。次いで、転送信号線７−１を“Ｈ”
レベルにし（パルス１０２）、フォトダイオード１（１
−１−１，１−１−２，１−１−３）に蓄積された信号
電荷が増幅トランジスタ４のゲートに転送され、その電
荷量に応じた信号電圧が垂直信号線８に現われる。以
降、この電圧をＶ_Sとする。First, the selection signal line 13-1 is set to “H” level by a control pulse from the vertical register 5 (pulse 101), thereby selecting the selection transistor 5 in the cell.
(5-1-1, 5-1-2, 5-1-3) is turned on, and the amplification transistor 4 (4-1-1, 4-1-2, 4-1) is turned on.
3) is activated. Next, the transfer signal line 7-1 is set to “H”.
Level (pulse 102), and the photodiode 1 (1
-1-1, 1-1-2, 1-1-3) are transferred to the gate of the amplification transistor 4, and a signal voltage corresponding to the charge amount appears on the vertical signal line 8. Hereinafter, this voltage is set to V _S.

【００５２】その時、同時に出力アンプ部に相当する差
動増幅器２０の反転入力端子と出力間のスイッチ端子２
５と端子２３を“Ｈ”レベルに（パルス１０３，１０
４）、端子２２を“Ｌ”レベルとし、スイッチ１５，１
７はＯＮ、スイッチ１６をＯＦＦとし、さらに水平レジ
スタ１９の出力をすべて“Ｈ”レベルにして（パルス１
０６，１０７，１０８）、水平転送スイッチ１２（１２
−１，１２−２，１２−３）をＯＮすることで、増幅器
２０はボルテージフォロワーの構成になるので、水平信
号線１４には増幅器２０の出力電圧が現れる。ここで、
仮定として、増幅器２０はその入力換算でＶ_offという
オフセット電圧を有しているとすると、増幅器２０の非
反転の正極端子には、端子２１から基準電圧Ｖ_Rが印加
されており、水平信号線１４の電圧は、（Ｖ_R＋
Ｖ_off）になり、また水平転送スイッチ１２は全てＯＮ
しているので、前記クランプ容量１０の一端にその電圧
が印加される。またこの時、スイッチ１７がＯＮしてい
るので、負帰還容量１８の両端子間にＶ_off という電圧
が印加される。At this time, at the same time, a switch terminal 2 between the inverted input terminal and the output of the differential amplifier 20 corresponding to the output amplifier section.
5 and terminal 23 to “H” level (pulses 103, 10
4), the terminal 22 is set to the “L” level, and the switches 15 and 1
7 is ON, the switch 16 is OFF, and all the outputs of the horizontal register 19 are set to "H" level (pulse 1).
06, 107, 108) and horizontal transfer switch 12 (12
By turning on -1, 12-2, 12-3), the amplifier 20 has a voltage follower configuration, and the output voltage of the amplifier 20 appears on the horizontal signal line 14. here,
Assuming that the amplifier 20 has an offset voltage of V _{off in} terms of its input, the reference voltage V _R is applied from the terminal 21 to the non-inverting positive terminal of the amplifier 20, and the horizontal signal line 14 is (V _R +
V _off ) and the horizontal transfer switches 12 are all ON.
Therefore, the voltage is applied to one end of the clamp capacitor 10. At this time, since the switch 17 is ON, a voltage V _off is applied between both terminals of the negative feedback capacitor 18.

【００５３】したがって、負帰還容量１８に蓄積される
電荷Ｑ₁₈はＱ₁₈＝Ｃ₁₈×Ｖ_off ……（１０）ただし、増幅器２０の負極入力端子側が（＋）電荷の極
性であり、Ｃ₁₈：容量１８の容量値となる。また、クラ
ンプ容量１０に蓄積される電荷Ｑ₁₀はＱ₁₀＝Ｃ₁₀×（Ｖ_R＋Ｖ_off−Ｖ_S） ……（１１）ただし、水平転送スイッチ側端子が（＋）電荷Ｃ₁₀：クランプ容量１０の容量値となる。その後、リセット信号線６−１を“Ｈ”レベル
にし（パルス１０９）、リセットトランジスタ３（３−
１−１，３−１−２，３−１−３）がＯＮすると、増幅
トランジスタ４のゲートはリセット電位になり、その電
位に応じた電圧が垂直信号線８に現われる。以降、この
電圧をＶ_Nとする。この電圧Ｖ_Nはクランプ容量１０の
一端にも印加される。この時、同時に端子２３，２５は
“Ｌ”レベルに、端子２２を“Ｈ”レベルに（パルス１
１０）することで、スイッチ１６がＯＮするので、負帰
還容量１８の両端子は増幅器の負極入力端子と出力端子
に接続される。この後水平レジスタにより水平転送スイ
ッチ１２を順次ＯＮさせる（パルス１１１，１１２，１
１３）とクランプ容量の一端は水平転送スイッチ１２を
介して増幅器２０の負帰還作用により（Ｖ_R＋Ｖ_off）
という電圧になるため、クランプ容量１０の端子間電圧
は（Ｖ_R＋Ｖ_off−Ｖ_N）となり、したがって、その電
荷は、Ｑ₁₀＝Ｃ₁₀×（Ｖ_R＋Ｖ_off−Ｖ_N） ……（１２）になるが、このクランプ容量１０に蓄えられる電荷の変
化分ΔＱ₁₀ は、 ΔＱ₁₀＝Ｃ₁₀×（Ｖ_R＋Ｖ_off−Ｖ_S）−Ｃ₁₀×（Ｖ_R＋Ｖ_off−Ｖ_N）＝Ｃ₁₀×（Ｖ_N−Ｖ_S） ……（１２）は、負帰還容量１８に移動することになる。負帰還容量
１８には、以前から前述したように、Ｑ₁₈＝Ｃ₁₈×Ｖ_off……（１０）という電荷がされていたので、結局、負帰還容量１８に
はＱ₁₈＝Ｃ₁₀×（Ｖ_N−Ｖ_S）＋Ｃ₁₈×Ｖ_off……（１３）ただし、増幅器２０の負極入力端子側が（＋）電荷の極
性である。という電荷が蓄積される。増幅器２０の出力
端子の電圧は、負極端子電圧に容量１８の端子間電圧を
足したものになるので、増幅器２０の出力電圧Ｖ_outは
最終的にＶ_out＝（Ｖ_R＋Ｖ_off）−１／Ｃ₁₈｛Ｃ₁₀×（Ｖ_N−Ｖ_S）＋Ｃ₁₈×Ｖ_off｝＝Ｖ_R＋Ｃ₁₀／Ｃ₁₈×（Ｖ_S−Ｖ_N） ……（１４）となる。以上のように、増幅器２０の出力には、オフセ
ット電圧Ｖ_offがキャンセルされることが解る。また、
この第３の実施形態では、第１、第２の実施形態におい
て必要であった、各クランプ容量毎のリセットスイッチ
を削除できるという利点と、増幅器２０のもつ１／ｆノ
イズをある程度除去（低周波成分のみ）できるという利
点をもっている。またさらに、前記クランプ容量毎に必
要であったリセットスイッチを構成するＭＯＳトランジ
スタのＯＦＦする時に、そのゲート電荷がそのソース／
ドレイン端子から放出されることによるホールドステッ
プが、各リセットスイッチＭＯＳトランジスタの製造上
のバラツキによって変動する要素もなくしている利点も
ある。Accordingly, the charge Q ₁₈ stored in the negative feedback capacitor 18 is Q ₁₈ = C ₁₈ × V _off (10) where the negative input terminal side of the amplifier 20 has the polarity of the (+) charge and C ₁₈ : The capacitance value of the capacitance 18. The charge stored in the clamp capacitor 10 Q ₁₀ are _{_{Q 10 = C 10 × (V}} R + V off -V S) ...... (11) However, the horizontal transfer switch terminal (+) charges C _10: clamp capacitor The capacitance value is 10. Thereafter, the reset signal line 6-1 is set to the “H” level (pulse 109), and the reset transistor 3 (3-
When (1-1, 3-1-2, 3-1-3) is turned on, the gate of the amplification transistor 4 becomes a reset potential, and a voltage corresponding to the potential appears on the vertical signal line 8. And later, to the voltage and V _N. This voltage V _N is also applied to one end of the clamp capacitor 10. At this time, the terminals 23 and 25 are simultaneously set to the “L” level, and the terminal 22 is set to the “H” level (pulse 1).
10), the switch 16 is turned ON, and both terminals of the negative feedback capacitor 18 are connected to the negative input terminal and the output terminal of the amplifier. Thereafter, the horizontal transfer switches 12 are sequentially turned on by the horizontal register (pulses 111, 112, 1).
13) and one end of the clamp capacitance are (V _R + V _off ) due to the negative feedback action of the amplifier 20 via the horizontal transfer switch 12.
To become a voltage of the terminal voltage of the clamp capacitor 10 _{_{_{(V R + V off -V N}}} ) becomes, therefore, the _{_{charge, Q 10 = C 10 × (}} V R + V off -V N) ...... (12 becomes a), change in Delta] Q ₁₀ of the charge stored in the clamp capacitor _{_{10, ΔQ 10 = C 10 × (}} V R + V off -V S) -C 10 × (V R + V off -V N) = C ₁₀ × (V _N −V _S ) (12) moves to the negative feedback capacitance 18. As previously described, the negative feedback capacitor 18 has a charge of Q ₁₈ = C ₁₈ × V _off (10), so the negative feedback capacitor 18 eventually has Q ₁₈ = C ₁₀ × ( V _N −V _S ) + C ₁₈ × V _off (13) Here, the negative input terminal side of the amplifier 20 has the polarity of the (+) charge. Is accumulated. The voltage at the output terminal of the amplifier 20, since the plus the inter-terminal voltage of the capacitor 18 to the negative terminal voltage, the output voltage V _out is finally _{_{V out = (V R + V}} off) of the amplifier 20 -1 / _{_{C 18 {C 10 × (V}} N -V S) + C 18 × V off} = V R + C 10 / C 18 × (V S -V N) ...... becomes (14). As described above, it is understood that the offset voltage V _off is canceled in the output of the amplifier 20. Also,
In the third embodiment, the advantage that the reset switch for each clamp capacitor required in the first and second embodiments can be eliminated, and the 1 / f noise of the amplifier 20 is removed to some extent (low frequency Component only). Further, when the MOS transistor constituting the reset switch, which is required for each of the clamp capacitors, is turned off, the gate charge is applied to the source / source.
There is also an advantage that a hold step due to discharge from the drain terminal does not have an element that varies due to manufacturing variations of each reset switch MOS transistor.

【００５４】以上に説明したように、第１、第２の実施
形態と同様に、各垂直信号線８毎に設けていたサンプル
・ホールド容量を用いる必要がなく、ノイズ除去用のク
ランプ容量を設けて、最終段の１個の不帰還容量２３に
よって、いわゆるセンサ感度が決定するので、固体撮像
装置としてのＩＣにおけるノイズ除去手段のための占有
面積を小さくでき、さらに高密度・高画素とした場合に
はこのＩＣの縮小率は大きくなるという効果を奏し得
る。As described above, as in the first and second embodiments, it is not necessary to use the sample-and-hold capacitance provided for each vertical signal line 8, and a noise-removal clamp capacitance is provided. The so-called sensor sensitivity is determined by the single non-feedback capacitor 23 at the last stage, so that the area occupied by the noise removing means in the IC as the solid-state imaging device can be reduced, and the density and the number of pixels can be increased. In this case, the reduction ratio of the IC can be increased.

【００５５】以上説明したように、第１〜第３の実施形
態によれば、センサーセルの信号を出力増幅器まで転送
する過程で、従来必要としていたサンプル／ホールド容
量を不要とし、またホールド容量から共通水平信号線へ
信号を転送する際に生じていた信号電圧ゲインの低下を
なくし、ＳＮ比を大幅に向上させるという効果がある。
また本発明の実施形態における増幅器の出力電圧の式Ｖ_R＋Ｃ₁₀／Ｃ₂₃×（Ｖ_S−Ｖ_N） ……（１５）から明らかなように、出力電圧に依存する回路定数はＣ
₁₀とＣ₂₃の比だけであるので、本撮像装置を半導体集積
回路で構成すれば、前記出力電圧のバラツキを従来より
小さくできるとともに、本固体撮像装置をＩＣ化した場
合のノイズ除去手段のための専有面積を小さくできる。As described above, according to the first to third embodiments, in the process of transferring the signal of the sensor cell to the output amplifier, the sample / hold capacity conventionally required becomes unnecessary, and the hold capacity is reduced. This has the effect of eliminating the reduction in signal voltage gain that has occurred when transferring signals to the common horizontal signal line and greatly improving the SN ratio.
The formula _{_{_{V R + C 10 / C 23}}} × (V S -V N) ...... (15) As is apparent from, the circuit constant that depends on the output voltage of the output voltage of the amplifier in the embodiment of the present invention is C
Since only the ratio of ₁₀ and C _23, be configured to present image pickup device in a semiconductor integrated circuit, a variation of the output voltage is possible less than conventional, for noise removal means in which the present solid-state imaging device has an IC Occupied area can be reduced.

【００５６】[0056]

【発明の効果】本発明によれば、固体撮像装置の小型化
を図れると共に、信号対ノイズ（Ｓ／Ｎ）比を大幅に向
上できる。According to the present invention, the size of the solid-state imaging device can be reduced, and the signal-to-noise (S / N) ratio can be greatly improved.

[Brief description of the drawings]

【図１】本発明による固体撮像装置のブロック回路図で
ある。FIG. 1 is a block circuit diagram of a solid-state imaging device according to the present invention.

【図２】本発明による図１におけるタイミングチャート
である。FIG. 2 is a timing chart in FIG. 1 according to the present invention.

【図３】本発明の第２の実施形態による固体撮像装置の
ブロック回路図である。FIG. 3 is a block circuit diagram of a solid-state imaging device according to a second embodiment of the present invention.

【図４】本発明の第２の実施形態による図タイミングチ
ャートである。FIG. 4 is a diagram timing chart according to a second embodiment of the present invention.

【図５】本発明の第３の実施形態による固体撮像装置の
ブロック回路図である。FIG. 5 is a block circuit diagram of a solid-state imaging device according to a third embodiment of the present invention.

【図６】本発明の第３の実施形態におけるタイミングチ
ャートである。FIG. 6 is a timing chart according to a third embodiment of the present invention.

【図７】従来例１による固体撮像装置のブロック回路図
である。FIG. 7 is a block circuit diagram of a solid-state imaging device according to Conventional Example 1.

【図８】従来例１におけるタイミングチャートである。FIG. 8 is a timing chart in Conventional Example 1.

【図９】従来例２による固体撮像装置のブロック回路図
である。FIG. 9 is a block circuit diagram of a solid-state imaging device according to Conventional Example 2.

【図１０】従来例２におけるタイミングチャートであ
る。FIG. 10 is a timing chart in Conventional Example 2.

[Explanation of symbols]

１フォトダイオード２増幅トランジスタ３リセットスイッチ４増幅スイッチ５垂直シフトレジスタ８垂直出力線９リセットスイッチ１０クランプ容量１１転送トランジスタ１２転送トランジスタ１４水平信号線１５スイッチ１８負帰還容量２０出力アンプ２４スイッチトランジスタ２８出力端子 REFERENCE SIGNS LIST 1 photodiode 2 amplifying transistor 3 reset switch 4 amplifying switch 5 vertical shift register 8 vertical output line 9 reset switch 10 clamp capacitor 11 transfer transistor 12 transfer transistor 14 horizontal signal line 15 switch 18 negative feedback capacitor 20 output amplifier 24 switch transistor 28 output Terminal

Claims

[Claims]

A plurality of photoelectric conversion elements arranged two-dimensionally; a vertical signal line read out for each element row of the plurality of photoelectric conversion elements; a clamp capacitor for clamping an output of the vertical signal line; A solid-state imaging device comprising: one transfer switch that transfers output charge of a clamp capacitor; and an amplifier that converts output charge of the transfer switch into a voltage.

2. The solid-state imaging device according to claim 1, wherein the transfer switch is output to a horizontal output line from which a signal for each of the photoelectric conversion elements is read, and the amplifier is connected to an output unit of the horizontal output line. A solid-state imaging device.

3. A plurality of solid-state imaging devices arranged two-dimensionally, a vertical signal line read out for each element row of the plurality of photoelectric conversion elements, a clamp capacitor for clamping an output of the vertical signal line, and It has a horizontal signal line for outputting the output charge of the clamp capacitor via one transfer switch, an amplifier connected to the horizontal signal line, and a feedback capacitor connected between the input and output terminals of the amplifier. Solid-state imaging device.

4. The solid-state imaging device according to claim 3, wherein a feedback capacitor and an amplifier switch are connected in parallel between an inverting input terminal of the amplifier and an output thereof, and the amplifier switch resets the feedback capacitance. A solid-state imaging device, which is turned on.

5. A plurality of clamp capacitors for respectively clamping outputs from a plurality of signal sources, one transfer switch connected to each of the plurality of clamp capacitors, and a common signal line connected to the transfer switch. A signal transfer device comprising: an amplifier that converts charges connected to the common signal line into a voltage.

6. The signal transfer device according to claim 5, wherein a feedback capacitance is provided between the input and output of the amplifier, and an output voltage of the amplifier is applied to the feedback capacitance when the transfer switch is turned off. Characteristic signal transfer device.

7. The signal transfer device according to claim 6, wherein a reset switch is provided in parallel with the feedback capacitance between the input and output of the amplifier, and the output of the amplifier is clamped when the transfer switch is turned on. A signal transfer device for obtaining an output voltage from which a clamp voltage component accumulated in a capacitor has been removed.

8. A terminal having a clamp capacitor for clamping a signal from a signal source, a signal line for outputting a signal from the clamp capacitor, and an amplifier connected to the signal line. And a reference level input to one terminal of the clamp capacitor.

9. A plurality of clamp capacitors for clamping signals from a plurality of signal sources, a common signal line to which signals from the plurality of clamp capacitors are output, and a signal from the plurality of clamp capacitors, respectively. A plurality of transfer switches for transferring to the signal line; and input means for inputting a predetermined reference level to the common signal line, wherein the predetermined reference level input to the common signal line is input to the common signal line. A signal transfer device, wherein the signal is input to one terminal of the clamp capacitor via the transfer switch.

10. The signal transfer device according to claim 9, further comprising an amplifier connected to said common signal line, wherein said input means inputs said predetermined reference level to one terminal of said amplifier. A signal transfer device for inputting the predetermined reference level to the common signal line via an output unit of the amplifier.

11. A solid-state imaging device using the signal transfer device according to claim 5, wherein the signal source is a photoelectric conversion element.

12. A plurality of signal sources, a clamp capacitor connected to each of the plurality of signal sources, one transfer switch connected to each of the clamp capacitors, and a common signal line connected to the transfer switch. A charge amplifier for converting charges connected to the common signal line into a voltage, wherein the charge amplifier has a negative feedback capacitance between its input and output, and the charge switch is turned off when the transfer switch is turned off. A signal characterized in that an output voltage of a charge amplifier is applied to the negative feedback capacitor, and a voltage obtained by removing a clamp voltage component accumulated in the clamp capacitor is obtained at the output of the charge amplifier when the transfer switch is turned on. Transfer method.

13. The signal transfer method according to claim 7, wherein a reset switch is provided in parallel with said negative feedback capacitor of said charge amplifier, and said signal line is reset to a non-inverting input terminal of said charge amplifier. The reset switch is turned on to apply the output potential of the clamp capacitor, and when the transfer switch is turned on, the reset switch is turned off to remove the clamp voltage component accumulated in the clamp capacitor at the output of the charge amplifier. A signal transfer method characterized by obtaining a modified output voltage.

14. A photoelectric conversion device comprising: a photoelectric conversion unit; and a switch unit for transmitting a signal charge formed by the photoelectric conversion unit to a vertical signal line, wherein the vertical signal line is connected to an input terminal of the impedance conversion unit. The output terminal of the impedance conversion means is connected to a common horizontal signal line via the clamp means and the first switch means connected in series, and outputs a signal voltage corresponding to the signal charge formed in the photoelectric conversion means. In the solid-state imaging device that sequentially transmits the vertical signal line, the impedance conversion unit, the clamp unit, and the first switch unit to the common horizontal signal line, the horizontal signal line includes a negative input terminal of a differential amplifier, One end is connected to the other end of the feedback capacitor connected to the output terminal of the differential amplifier, and the positive input terminal of the differential amplifier is connected to the base. When a voltage is applied, a signal charge generated by the photoelectric conversion unit or a voltage corresponding to a time when the photoelectric conversion unit is in a reset state is generated at an output terminal of the impedance conversion unit, and the voltage is applied to one end of the clamp unit. Is applied, the reference voltage is applied to the other end of the clamp means via the second switch means, so that the charge corresponding to the voltage between both terminals of the clamp means is held by the clamp means. Then, at the output terminal of the impedance conversion unit, when the photoelectric conversion unit is in a reset state, or a voltage corresponding to the signal charge generated by the photoelectric conversion unit is generated,
By turning on the first switch means when the voltage is applied to one end of the clamp means, the voltage corresponding to the signal charge generated by the photoelectric conversion means and the photoelectric conversion means are in a reset state. A solid-state imaging device, wherein a charge corresponding to a difference voltage from a voltage according to time is transferred to the feedback capacitor, and a voltage corresponding to the difference voltage is output from an output terminal of the differential amplifier.

15. An amplification type photoelectric conversion element comprising: photoelectric conversion means; and amplification means for converting signal charges formed by the photoelectric conversion means into a signal voltage and amplifying the signal voltage. And the vertical signal line is connected to a common horizontal signal line via a clamp means and a first switch means, and the signal voltage of the amplifying photoelectric conversion element is applied to the vertical signal line, the clamp means, the first Wherein the common horizontal signal line is connected to a negative input terminal of a differential amplifier and one end is connected to an output terminal of the differential amplifier. Connected to the other end of the feedback capacitor, a reference voltage is applied to the positive input terminal of the differential amplifier, and the signal voltage of the amplification type photoelectric conversion element or the amplification type photoelectric conversion element is applied to the vertical signal line. By applying the voltage at the time of the reset state, and applying the reference voltage to the other end of the clamp means through the second switch means while the voltage is being applied to one end of the clamp means. An electric charge according to the voltage between both terminals of the clamp means is held by the clamp means, and the voltage when the amplification type photoelectric conversion element is in a reset state or the voltage of the amplification type photoelectric conversion element When a signal voltage is generated and the voltage is applied to one end of the clamp means, the first switch means is turned on, so that the signal voltage of the amplification type photoelectric conversion element and the amplification type photoelectric conversion element A charge corresponding to a difference voltage from a voltage when the device is in a reset state is transferred to the feedback capacitor, and a voltage corresponding to the difference voltage is output from an output terminal of the differential amplifier. Solid-state imaging device Place.

16. An amplifying photoelectric conversion element comprising photoelectric conversion means and amplifying means for converting signal charges formed by the photoelectric conversion means into a signal voltage and amplifying the signal charge. The vertical signal line is connected to a horizontal signal line via a clamp means and a first switch means in order, and the signal voltage of the amplifying photoelectric conversion element is connected to the vertical signal line, the clamp means, the first Amplifying solid-state imaging device for transmitting the horizontal signal line to the horizontal signal line sequentially through the switch means, wherein the horizontal signal line is connected to a negative input terminal of a differential amplifier, and one end is connected to a second switch and a third switch. The other end of the capacitor and one end are connected to the other end of a fourth switch connected to the output terminal of the differential amplifier, and the other end of the second switch is connected to the output terminal of the differential amplifier. The said The other end of the switch is connected to a reference voltage source, and connecting the reference voltage source to the positive input terminal of the differential amplifier,
When the signal voltage of the amplification type photoelectric conversion element is applied to the vertical signal line, or a voltage is generated when the amplification type photoelectric conversion element is in a reset state, and when the voltage is applied to one end of the clamp unit, The first switch, the third switch, and the fourth switch are connected to the other end of the clamp means by O.
N, the second switch is turned off so that the differential amplifier has a voltage follower configuration, and a voltage of the reference voltage source and an input-converted offset voltage of the differential amplifier are applied; An input-referred offset voltage of the differential amplifier is applied between terminals of the feedback capacitor, and a voltage when the amplification type photoelectric conversion element is in a reset state or the amplification type photoelectric conversion is applied to the vertical signal line. When a signal voltage of the element is generated and the voltage is applied to one end of the clamp means, the first switch and the second switch are turned on, and the third switch and the fourth switch are turned on. By turning OFF, the charge corresponding to the difference voltage between the signal voltage of the amplification type photoelectric conversion element and the voltage when the amplification type photoelectric conversion element is in a reset state is transferred to the feedback capacitor, And it outputs a voltage corresponding to the difference voltage from the output terminal of width unit, amplifying solid-state imaging device, characterized in that for canceling the input referred offset voltage of the differential amplifier.