JP2001250981A - Light emitting element array chip and its manufacturing method - Google Patents

Light emitting element array chip and its manufacturing method

Info

Publication number
JP2001250981A
JP2001250981A JP2000063055A JP2000063055A JP2001250981A JP 2001250981 A JP2001250981 A JP 2001250981A JP 2000063055 A JP2000063055 A JP 2000063055A JP 2000063055 A JP2000063055 A JP 2000063055A JP 2001250981 A JP2001250981 A JP 2001250981A
Authority
JP
Japan
Prior art keywords
chip
light
emitting element
light emitting
chips
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000063055A
Other languages
Japanese (ja)
Other versions
JP4356179B2 (en
JP2001250981A5 (en
Inventor
Takahisa Arima
尊久 有馬
Yukihisa Kusuda
幸久 楠田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Sheet Glass Co Ltd
Original Assignee
Nippon Sheet Glass Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Sheet Glass Co Ltd filed Critical Nippon Sheet Glass Co Ltd
Priority to JP2000063055A priority Critical patent/JP4356179B2/en
Publication of JP2001250981A publication Critical patent/JP2001250981A/en
Publication of JP2001250981A5 publication Critical patent/JP2001250981A5/ja
Application granted granted Critical
Publication of JP4356179B2 publication Critical patent/JP4356179B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a light emitting element array chip and its manufacturing method that array adjacent overlapping chips zigzag chips at a distance, which is as short as possible and constant, and shorten the time needed for die bonding. SOLUTION: The light emitting element array chip having light emission points 11 arrayed linearly on the top surface of a rectangular chip is characterized by that the surface-side edge of one long side of the rectangular chip is formed acutely.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、発光素子アレイ
チップおよびその製造方法に関し、特に、電子写真式印
字ヘッドに用いられる発光素子アレイチップおよびその
製造方法に関する。
The present invention relates to a light emitting element array chip and a method of manufacturing the same, and more particularly, to a light emitting element array chip used for an electrophotographic print head and a method of manufacturing the same.

【0002】[0002]

【従来の技術】従来、発光素子アレイチップ(アレイチ
ップ)を複数個接続して作られた発光装置として、電子
写真式印字ヘッド(プリンタヘッド)が知られている。
このプリンタヘッドは、現在、解像度が600dpi
(dots per inch)のものを中心に製品化
されているが、更に高精度の解像度が1200dpiの
ものについても開発が進んでいる。
2. Description of the Related Art Conventionally, an electrophotographic print head (printer head) is known as a light emitting device formed by connecting a plurality of light emitting element array chips (array chips).
This printer head currently has a resolution of 600 dpi.
(Dots per inch), but development with a higher resolution of 1200 dpi is also in progress.

【0003】図2は、従来のアレイチップの配列状態を
示し、(a)は直線状配列の説明図、(b)は千鳥状配
列の説明図である。図2(a)に示すように、例えば解
像度が600dpiのプリンタヘッドの場合、複数個の
アレイチップ1は、各アレイチップ1に直線状に配列さ
れている複数の発光点2が、同一配列間隔を保持したま
ま一直線状に連なるように、直線状に並べて接続するこ
とができる。
FIGS. 2A and 2B show an arrangement state of a conventional array chip. FIG. 2A is an explanatory view of a linear arrangement, and FIG. 2B is an explanatory view of a staggered arrangement. As shown in FIG. 2A, for example, in the case of a printer head having a resolution of 600 dpi, a plurality of array chips 1 are arranged such that a plurality of light emitting points 2 linearly arranged on each array chip 1 have the same arrangement interval. Can be connected in a straight line so as to be connected in a straight line while holding.

【0004】ところが、解像度がより高い、例えば12
00dpiのアレイチップ3は、アレイチップ1に比べ
て発光点4の配列間隔が狭くなる((b)参照)。そこ
で、アレイチップ3についても、アレイチップ1の直線
状配列と同様に接続しようとすると、隣接するアレイチ
ップ3の発光点4が同一間隔で配列されるようにするた
め、アレイチップ3の両端に位置する発光点4の極近傍
を切断しなければならない。ダイシングに際し、このよ
うな切断を行うことは、技術的に非常に困難である。
However, a higher resolution, for example, 12
In the array chip 3 of 00 dpi, the arrangement interval of the light emitting points 4 is narrower than the array chip 1 (see (b)). Therefore, when the array chips 3 are connected in the same manner as the linear arrangement of the array chips 1, the light emitting points 4 of the adjacent array chips 3 are arranged at the same interval. The very close vicinity of the located light emitting point 4 must be cut off. It is technically very difficult to perform such cutting during dicing.

【0005】そこで、このような切断を避けるために、
アレイチップの一部が重なり合うように位置をずらして
並べる、所謂千鳥掛けの状態となる千鳥状配列を行うこ
とが知られている(特開平8−216448号公報参
照)。
Therefore, in order to avoid such cutting,
It is known to perform a staggered arrangement in which the positions of the array chips are shifted so as to overlap each other, that is, in a so-called staggered state (see JP-A-8-216448).

【0006】これは、図2(b)に示すように、アレイ
チップ3の長さを、直線状配列を行う場合より長くした
上で、奇数番目に当たるアレイチップ3−1と偶数番目
に当たるアレイチップ3−2とを、向きを180度入れ
換えて、両端が背中合わせになるように千鳥掛け状態に
配置するものである。
This is because, as shown in FIG. 2B, the length of the array chip 3 is made longer than that in the case of performing the linear arrangement, and the odd-numbered array chip 3-1 and the even-numbered array chip 3-1 are arranged. The direction of 3-2 is changed by 180 degrees, and the two sides are arranged in a staggered state so that both ends are back to back.

【0007】この場合、各アレイチップ3の発光点4の
中心を結ぶ直線は、1本の直線ではなく2本の平行な直
線a,bとなるが、2本の直線a,bの線間距離は、で
きるだけ短く、且つ一定であることが望ましい。
In this case, the straight line connecting the centers of the light emitting points 4 of each array chip 3 is not a single straight line but two parallel straight lines a and b, but a line between the two straight lines a and b. It is desirable that the distance be as short and constant as possible.

【0008】図3は、図2の千鳥状配列を行うアレイチ
ップを示し、(a)はダイシングの説明図、(b)は配
列状態の説明図である。図3に示すように、アレイチッ
プ3の千鳥状配列を行う場合、ダイシングテープ5上の
アレイチップ3に対し、ダイシングブレード6を、その
切断方向がチップ表面3aとほぼ直角になるように位置
させて、アレイチップ3を切断し((a)参照)、切断
後のアレイチップ3を、隣接するチップ同士(3−1,
3−2)が相互に発光点4側の切断端面3bを向かい合
わせた((b)参照)千鳥掛け状態に配置する。
FIGS. 3A and 3B show an array chip for performing the staggered arrangement of FIG. 2, wherein FIG. 3A is an explanatory diagram of dicing, and FIG. As shown in FIG. 3, when the array chips 3 are arranged in a staggered manner, the dicing blade 6 is positioned with respect to the array chips 3 on the dicing tape 5 so that the cutting direction is substantially perpendicular to the chip surface 3a. Then, the array chip 3 is cut (see (a)), and the cut array chip 3 is placed between adjacent chips (3-1, 3-2).
3-2) are arranged in a staggered state with the cut end faces 3b on the light emitting point 4 side facing each other (see (b)).

【0009】[0009]

【発明が解決しようとする課題】しかしながら、アレイ
チップ3を通常のダイシングにより切断すると、切断後
のアレイチップ3の裏面側エッジにバリ(裏面バリ)7
が発生するのが避けられない。通常のダイシングにおい
ては、ダイシングブレード6をチップ表面3aに対しほ
ぼ直角に、且つ、裏面に貼ったダイシングテープぎりぎ
りまで入れて切断している。
However, when the array chip 3 is cut by ordinary dicing, burrs (back burrs) 7 are formed on the back side edges of the array chip 3 after cutting.
Inevitably occur. In the normal dicing, the dicing blade 6 is cut at a right angle to the chip surface 3a and just in the dicing tape attached to the back surface.

【0010】このため、アレイチップ3の千鳥状配列を
行う場合、この裏面バリ7が邪魔をして切断端面3b同
士を完全に接触させることができず、隣接するアレイチ
ップ3−1と3−2の間に隙間ができてしまう(図3
(b)参照)。このような隣接するアレイチップ3−1
と3−2の間の隙間は、ダイシングを繰り返すことによ
るダイシングブレード6の摩耗によっても発生する。
Therefore, when the array chips 3 are arranged in a staggered manner, the back burrs 7 hinder the cut end faces 3b from completely contacting each other, and the adjacent array chips 3-1 and 3- A gap is created between the two (Fig. 3
(B)). Such an adjacent array chip 3-1
The gap between 3 and 2 also occurs due to wear of the dicing blade 6 due to repeated dicing.

【0011】図4は、図2の千鳥状配列を行うアレイチ
ップの他の例を示し、(a)はダイシングの説明図、
(b)は配列状態の説明図である。図4に示すように、
ダイシングブレード6が摩耗した場合、摩耗に伴って先
端側が痩せ細ってしまったダイシングブレード6により
アレイチップ3が切断される((a)参照)ので、ダイ
シングブレード6が摩耗する前はチップ表面3aに対し
ほぼ直角に形成されていた切断端面3bが、やせ細った
先端側形状に合わせてチップ表面3aに対し鈍角の曲面
状に形成されてしまう。
FIG. 4 shows another example of an array chip for performing the staggered arrangement of FIG. 2, (a) is an explanatory diagram of dicing,
(B) is an explanatory view of an arrangement state. As shown in FIG.
When the dicing blade 6 is worn, the array chip 3 is cut by the dicing blade 6 whose tip side has become thinner and thinner with the wear (see (a)). On the other hand, the cut end face 3b formed substantially at a right angle is formed into a curved surface at an obtuse angle with respect to the chip surface 3a in accordance with the thin front end side shape.

【0012】従って、切断後のアレイチップ3を、隣接
するチップ同士(3−1,3−2)が相互に発光点4側
の切断端面3bを向かい合わせた((b)参照)千鳥掛
け状態に配置すると、表面側エッジが鈍角化しているた
め、裏面側エッジ部分が邪魔して切断端面3b同士を完
全に接触させることができず、隣接するアレイチップ3
−1と3−2の間に隙間ができてしまう((b)参
照)。
Therefore, the array chip 3 after cutting is placed in a staggered state in which adjacent chips (3-1, 3-2) face each other with the cut end face 3b on the light emitting point 4 side (see (b)). In this case, since the front side edge is obtuse, the back side edge portion disturbs and the cut end faces 3b cannot be brought into complete contact with each other.
A gap is formed between -1 and 3-2 (see (b)).

【0013】つまり、裏面バリ7(図3参照)や表面側
エッジの鈍角化(図4参照)が生じることにより、アレ
イチップ3の千鳥状配列を行う際に、背中合わせに隣接
して重なり合う隣接チップ同士(3−1,3−2)の距
離を、両者が完全に接触するところまで縮めるのは困難
である。また、喩え、隣接チップ同士を接触させること
ができたとしても、同一距離による一定の接触状態には
ならない。
That is, the back burr 7 (see FIG. 3) and the obtuse angle of the front side edge (see FIG. 4) are generated, so that when the array chips 3 are arranged in a staggered manner, the adjacent chips which are adjacent to each other and overlap with each other It is difficult to reduce the distance between (3-1, 3-2) to a point where they are completely in contact with each other. Also, even if the adjacent chips can be brought into contact with each other, a constant contact state at the same distance does not occur.

【0014】図5は、従来のダイシングによるアレイチ
ップを千鳥状配列した場合の不具合発生状況を示し、
(a)は不具合(その1)の説明図、(b)は不具合
(その2)の説明図である。図5(a)に示すように、
例えば、裏面バリ7(図3参照)が発生し、隣接するア
レイチップ同士(3−1,3−2)が一定の接触状態に
ならなかった場合、傾いて配列されるアレイチップ3−
1が出てしまい、並べられた各アレイチップ3−1と3
−2の発光点4の中心を結ぶ2本の直線a,bは、平行
な直線にならない。
FIG. 5 shows a state of occurrence of a problem when the conventional dicing array chips are arranged in a staggered manner.
(A) is an explanatory diagram of a defect (No. 1), and (b) is an explanatory diagram of a defect (No. 2). As shown in FIG.
For example, when the back burr 7 (see FIG. 3) occurs and the adjacent array chips (3-1, 3-2) do not come into a constant contact state, the array chips 3 arranged in an inclined manner.
1 appears, and the array chips 3-1 and 3
The two straight lines a and b connecting the centers of the -2 light-emitting points 4 are not parallel straight lines.

【0015】また、傾いて配列されるアレイチップ3を
出さないため、図5(b)に示すように、背中合わせに
なるアレイチップ同士(3−1,3−2)を、チップ間
接触が起こらない範囲に離間させて配置することが考え
られるが、この場合、2本の直線a,bの線間距離が広
がってしまうばかりでなく、アレイチップ3を押し当て
て行う位置決めができなくなり、ダイボンディングに要
する時間が非常に長くなってしまう。
In addition, since the array chips 3 arranged in an inclined manner are not taken out, as shown in FIG. 5B, contact between the array chips (3-1, 3-2) to be back-to-back occurs. However, in this case, not only the distance between the two straight lines a and b is increased, but also the positioning performed by pressing the array chip 3 cannot be performed. The time required for bonding becomes very long.

【0016】この発明の目的は、重なり合って隣接する
チップ同士の距離をできるだけ短く且つ一定にする千鳥
状配列を行い、その上、ダイボンディングに要する時間
を短縮することができる発光素子アレイチップおよびそ
の製造方法を提供することである。
An object of the present invention is to provide a light emitting element array chip capable of performing a staggered arrangement in which the distance between adjacent overlapping chips is made as short and constant as possible, and furthermore, the time required for die bonding can be shortened. It is to provide a manufacturing method.

【0017】[0017]

【課題を解決するための手段】上記目的を達成するた
め、この発明に係る発光素子アレイチップは、矩形状チ
ップの表面に直線状に配列された複数の発光点を有する
発光素子アレイチップにおいて、前記矩形状チップの一
方の長辺の表面側エッジが鋭角に形成されていることを
特徴としている。
In order to achieve the above object, a light emitting element array chip according to the present invention is a light emitting element array chip having a plurality of light emitting points linearly arranged on the surface of a rectangular chip. A surface side edge of one long side of the rectangular chip is formed at an acute angle.

【0018】上記構成を有することにより、矩形状チッ
プの表面に直線状に配列された複数の発光点を有する発
光素子アレイチップは、矩形状チップの一方の長辺の表
面側エッジが鋭角に形成される。これにより、重なり合
って隣接するチップ同士の距離をできるだけ短く且つ一
定にする千鳥状配列を行い、その上、ダイボンディング
に要する時間を短縮することができることができる。
With the above structure, a light emitting element array chip having a plurality of light emitting points linearly arranged on the surface of a rectangular chip has a long edge on one long side of the rectangular chip formed at an acute angle. Is done. This makes it possible to perform a staggered arrangement in which the distance between the overlapping and adjacent chips is made as short and constant as possible, and furthermore it is possible to reduce the time required for die bonding.

【0019】また、この発明に係る発光素子アレイチッ
プの製造方法により、上記発光素子アレイチップを製造
することができる。
Further, the above light emitting element array chip can be manufactured by the method for manufacturing a light emitting element array chip according to the present invention.

【0020】[0020]

【発明の実施の形態】以下、この発明の実施の形態につ
いて図面を参照して説明する。
Embodiments of the present invention will be described below with reference to the drawings.

【0021】図1は、この発明の実施の形態に係る発光
素子アレイチップを示し、(a)はダイシングの説明
図、(b)は配列状態の説明図である。図1に示すよう
に、アレイチップ(発光素子アレイチップ)10は、ダ
イシングにより、発光点11を含む矩形状の各個片に切
断され((a)参照)、切断後、隣接するチップ同士
(10−1,10−2)が背中合わせに配置される
((b)参照)。
FIGS. 1A and 1B show a light emitting element array chip according to an embodiment of the present invention. FIG. 1A is an explanatory diagram of dicing, and FIG. 1B is an explanatory diagram of an arrangement state. As shown in FIG. 1, an array chip (light emitting element array chip) 10 is cut into individual rectangular pieces including light emitting points 11 by dicing (see FIG. 1A). -1, 10-2) are arranged back to back (see (b)).

【0022】このアレイチップ10は、各アレイチップ
10の一部が重なり合うように位置をずらして背中合わ
せに並べる、所謂千鳥掛けの状態となる千鳥状配列によ
り、複数個が接続されて(図2(b)参照)、発光装置
である電子写真式印字ヘッド(プリンタヘッド)を形成
する。
A plurality of the array chips 10 are connected in a staggered arrangement in a so-called staggered state in which the array chips 10 are arranged back-to-back with their positions shifted so as to partially overlap each other (FIG. 2 ( b)) to form an electrophotographic print head (printer head) as a light emitting device.

【0023】複数個のアレイチップ10が千鳥状配列に
より接続されることで、各アレイチップ10のチップ表
面に直線状に配列された複数の発光点11の中心を結ぶ
2本の直線a,bは、平行な直線となる(図2(b)参
照)。この発光点11は、矩形状チップの一方の長辺に
平行に、且つ、一方の長辺に平行なチップ中心線に対し
一方の長辺に近い側に、配置されている。
By connecting a plurality of array chips 10 in a staggered arrangement, two straight lines a and b connecting the centers of a plurality of light emitting points 11 linearly arranged on the chip surface of each array chip 10. Is a parallel straight line (see FIG. 2B). The light emitting point 11 is arranged in parallel with one long side of the rectangular chip and on the side closer to one long side with respect to a chip center line parallel to the one long side.

【0024】アレイチップ10をダイシングにより各個
片に切断する場合、ダイシングテープ12上のアレイチ
ップ10に対し、ダイシングブレード13を、その切断
方向がチップ表面10aに対し一定角度傾斜させた状態
に位置させて、アレイチップ10の長辺側を切断する。
このとき、ダイシングブレード13は、先端を、近接す
る発光点11の下方、即ち、近接する発光点11側に入
り込むように傾かせており、各アレイチップ10の発光
点11側の切断端面10bは、全て、チップ表面10a
に対し鋭角の曲面状となる((a)参照)。
When the array chip 10 is cut into individual pieces by dicing, the dicing blade 13 is positioned with respect to the array chip 10 on the dicing tape 12 so that the cutting direction is inclined at a predetermined angle with respect to the chip surface 10a. Then, the long side of the array chip 10 is cut.
At this time, the dicing blade 13 tilts the tip so as to be below the adjacent light emitting point 11, that is, into the adjacent light emitting point 11 side, and the cut end face 10b of each array chip 10 on the light emitting point 11 side is , All, chip surface 10a
(See (a)).

【0025】つまり、アレイチップ10を千鳥状配列に
したとき、隣接チップと背中合わせに接触する側の長辺
エッジの角度は、発光点11側の切断端面10bに対
し、チップ表面10aとのなす角α、即ち、矩形状チッ
プの一方の長辺の表面側エッジの角度が鋭角、チップ裏
面10cとのなす角βが鈍角になるようにする((b)
参照)。
That is, when the array chips 10 are arranged in a staggered arrangement, the angle of the long side edge on the side that comes into back-to-back contact with the adjacent chip is the angle between the cut end face 10b on the light emitting point 11 side and the chip surface 10a. α, that is, the angle of the front side edge of one long side of the rectangular chip is an acute angle, and the angle β formed with the chip back surface 10c is an obtuse angle ((b)
reference).

【0026】これにより、接触するアレイチップ10に
おいて、裏面バリ或いはダイシングブレード13の刃痩
せ等により接触位置が不安定になるのを防止することが
できる。なお、喩え、裏面バリが発生した場合でも、チ
ップ裏面10cからの突出量がチップ表面10aエッジ
から外側に突出しなければ、接触位置に影響を与えるこ
とはない。切断端面10bは、垂直線に対し角度にして
1度程度内側にずれていれば十分機能を果たす。もう一
方の長辺及び両短辺の切断形状は、特に規定されない。
As a result, it is possible to prevent the contact position of the array chip 10 that is in contact with the array chip 10 from becoming unstable due to the back burr or the thinning of the dicing blade 13. Even if back burr occurs, the contact position will not be affected unless the amount of protrusion from the chip back surface 10c protrudes outward from the edge of the chip surface 10a. The cut end face 10b functions sufficiently if it is shifted inward by about 1 degree with respect to the vertical line. The cut shape of the other long side and both short sides is not particularly defined.

【0027】このアレイチップ10の長さLは、アレイ
チップ10をつなげることによって製作しようと考えて
いるプリンタヘッドの有効長を、つなげるチップ数で割
った長さをL0 とした場合、L0 <L<2L0 となり、
望ましくは、L=L0 +0.2mmからL=1.5L0
程度が適当である。なお、アレイチップ10の幅及び厚
さは、特に規定されない。
The length L of the array chip 10 is represented by L 0 where L 0 is the length obtained by dividing the effective length of the printer head to be manufactured by connecting the array chips 10 by the number of chips to be connected. <L <2L 0 ,
Preferably, from L = L 0 + 0.2mm L = 1.5L 0
The degree is appropriate. The width and thickness of the array chip 10 are not particularly limited.

【0028】この結果、安定した千鳥状配列が可能とな
り、また、ワイヤボンド等の工程を経た後、何らかの原
因で少数のチップが動作不良を起こす場合に、これらの
異常チップをリペアのため取り外すことも容易にできる
ようになる。
As a result, a stable staggered arrangement becomes possible. If a small number of chips malfunction due to some cause after a wire bonding process or the like, it is necessary to remove these abnormal chips for repair. Can also be easily done.

【0029】また、発光点11がアレイチップ10の中
央からずれた位置に配置されている場合、千鳥状配列で
隣接するアレイチップ10に接触させる長辺エッジは、
発光点11に近い側のエッジとした方が良く、更に、発
光点11の位置は、できるだけ切断エッジに近い方が良
い。これにより、各チップ10の発光点11中心を結ぶ
2本の直線a,b(図2(b)参照)の線間距離はより
短くなる。
When the light emitting points 11 are arranged at positions deviated from the center of the array chip 10, the long side edges that are in contact with the adjacent array chips 10 in a staggered arrangement are:
The edge closer to the light emitting point 11 is better, and the position of the light emitting point 11 is better as close to the cutting edge as possible. As a result, the distance between two straight lines a and b (see FIG. 2B) connecting the centers of the light emitting points 11 of the respective chips 10 becomes shorter.

【0030】指定した長辺エッジを鋭角に加工するため
には、ダイサーのスピンドルの取り付けを水平から角度
を持った位置に調整し、この状態でアレイチップ10の
切断を行うようにする。切断により形成される、鋭角に
加工された長辺エッジに対向する長辺エッジの切断端面
は、特別に規定しないが、実際の切断工程では、隣接チ
ップとの切り離しが一度の切断により行われるため、自
動的に鈍角となる。
In order to sharpen the specified long side edge, the attachment of the spindle of the dicer is adjusted to a position at an angle from the horizontal, and the array chip 10 is cut in this state. The cut end face of the long side edge which is formed by cutting and is opposed to the long side edge processed into an acute angle is not specially defined, but in an actual cutting step, separation from an adjacent chip is performed by one cut. , Automatically becomes obtuse.

【0031】また、アレイチップ10を千鳥状配列にし
たとき、隣接チップと背中合わせに接触する長辺エッジ
は、発光点11に対し十分な位置精度が出ていることが
要求される。そこで、ダイシングを行う場合、切断溝
(カーフ)の中央の位置を一定にするのではなく、切断
により鋭角になるチップ表面10a側のエッジ位置を一
定にするように、切断位置の基準を設定する。
When the array chips 10 are arranged in a staggered arrangement, it is required that the long side edge that comes into contact with the adjacent chip back to back has sufficient positional accuracy with respect to the light emitting point 11. Therefore, when dicing is performed, the reference of the cutting position is set so that the center position of the cutting groove (kerf) is not fixed, but the edge position on the chip surface 10a side, which becomes an acute angle by cutting, is fixed. .

【0032】これにより、ダイサーのブレード厚みのば
らつきが発生しても、鋭角となるエッジ位置は一定とな
り、切断された各アレイチップ10のエッジ位置のばら
つきが発生しなくなる。エッジ位置が安定することで、
背中合わせになる千鳥状配列した際、アレイチップ10
の発光点11中心を結ぶ2本の直線a,bはほぼ平行と
なり、線間距離は安定して一定の値となる(図2(b)
参照)。そして、背中合わせされる隣接チップ同士は、
切断端面10bの表面側エッジが密着した状態になる。
As a result, even if the blade thickness of the dicer varies, the acute edge position becomes constant, and the edge position of each cut array chip 10 does not vary. With the stable edge position,
When arranged in a staggered pattern to be back to back, the array chip 10
The two straight lines a and b connecting the centers of the light-emitting points 11 are substantially parallel, and the distance between the lines becomes stable and constant (FIG. 2B).
reference). And adjacent chips that are back to back,
The surface side edge of the cut end face 10b comes into close contact.

【0033】この切断された各アレイチップ10を千鳥
状配列する場合、先ず、奇数番目に位置する各アレイチ
ップ10(例えば10−1)を、間を開けて直線状に配
置し、ダイボンドする。次に、偶数番目に位置するアレ
イチップ10(例えば10−2)を、向きを180度入
れ換えて、先に配置した奇数番目のアレイチップ10と
両端が背中合わせになるように千鳥掛け状態に配置し、
ダイボンドしていく(図2(b)参照)。この際、各ア
レイチップ10の位置は、既にダイボンドされている奇
数番目に位置するアレイチップ10に押し当てること
で、決めて行く。
When the cut array chips 10 are arranged in a staggered manner, first, the odd-numbered array chips 10 (for example, 10-1) are arranged linearly with a space therebetween and die-bonded. Next, the even-numbered array chips 10 (for example, 10-2) are switched 180 degrees, and are arranged in a staggered state so that both ends of the odd-numbered array chips 10 are back-to-back. ,
Die bonding is performed (see FIG. 2B). At this time, the position of each array chip 10 is determined by pressing the array chip 10 on the odd-numbered array chip 10 already die-bonded.

【0034】つまり、既に配置されたアレイチップ10
に押し当てて位置決めすることができるので、ダイボン
ドする際の位置決めに必要な時間が短縮され、コストの
低減をもたらす。また、接触するチップ表面10a側の
エッジ同士は、切断端面10bの角度及び切断位置が共
に最適化されているため、喩え、アレイチップ10の位
置ずれが発生したとしても最小限に抑えることができ
る。
That is, the array chip 10 already placed
Since the positioning can be performed by pressing against the die, the time required for the positioning at the time of die bonding is reduced, and the cost is reduced. In addition, since the angle of the cut end face 10b and the cutting position of the edges on the chip surface 10a side that are in contact with each other are both optimized, even if the positional displacement of the array chip 10 occurs, it can be minimized. .

【0035】従って、電子写真式印字ヘッド(プリンタ
ヘッド)等の発光装置を形成する際、1チップの長辺の
長さより短い間隔を開けて奇数番目のチップを配列固定
し、鋭角に形成されたチップ長辺の表面側エッジの一部
が互いに接するように、偶数番目のチップを当接して千
鳥状配列が形成される。このとき、各アレイチップ10
上の発光点11を結ぶ2本の直線a,bが平行になる。
Therefore, when forming a light-emitting device such as an electrophotographic print head (printer head), the odd-numbered chips are arranged and fixed at an interval shorter than the long side of one chip to form an acute angle. The staggered arrangement is formed by contacting the even-numbered chips such that a part of the surface-side edges of the chip long sides contact each other. At this time, each array chip 10
Two straight lines a and b connecting the upper light emitting point 11 become parallel.

【0036】このように、この発明によれば、アレイチ
ップ10の長辺側を切断する際、アレイチップ10を千
鳥状配列したとき隣接チップと背中合わせに接触する側
のエッジ角度が鋭角となるように(図1(b)参照)、
また、カーフエッジ位置が一定となるように、ダイサー
の位置決め基準を設ける。
As described above, according to the present invention, when the long sides of the array chip 10 are cut, when the array chips 10 are arranged in a staggered manner, the edge angle of the side that comes into contact with the adjacent chip back to back becomes an acute angle. (See FIG. 1 (b)),
A dicer positioning reference is provided so that the calf edge position is constant.

【0037】このため、アレイチップ10の千鳥状配列
を行う場合、2列に並ぶ発光点11中心を結ぶ2本の直
線a,bの線間距離を可能な限り短くすることができ
る。これは、千鳥状配列のアレイチップ10同士を、互
いに接触するまで近づけることができるためである。
For this reason, when the array chips 10 are arranged in a staggered manner, the distance between two straight lines a and b connecting the centers of the light emitting points 11 arranged in two rows can be made as short as possible. This is because the staggered array chips 10 can be brought close to each other until they come into contact with each other.

【0038】また、アレイチップ10の千鳥状配列を行
う場合、2本の直線a,bの線間距離のばらつきが小さ
くなる。これは、ダイシングの際に発生する裏面エッジ
のバリ、及びダイシングブレード13の摩耗による刃先
の鈍角化が、各アレイチップ10間の位置精度に影響し
ないように、チップ表面10a側のエッジを鋭角に切断
しているからであり、また、アレイチップ10同士が接
触するエッジ位置が一定になるように、ダイサーの位置
決め基準を設けているためである。
When the array chips 10 are arranged in a zigzag pattern, the variation in the distance between the two straight lines a and b is reduced. This is because the edge on the chip surface 10a side should be formed at an acute angle so that the burr of the back surface edge generated at the time of dicing and the obtuse angle of the cutting edge due to wear of the dicing blade 13 do not affect the positional accuracy between the array chips 10. This is because the cutting is performed, and the positioning reference of the dicer is provided so that the edge position where the array chips 10 contact each other is constant.

【0039】更に、発光装置であるプリンタヘッドを製
造するために、アレイチップ10を複数個並べてダイボ
ンドする際、ダイボンドするために必要な時間を短くす
ることが可能となる。これは、偶数番目に位置するアレ
イチップ10は、奇数番目に位置するアレイチップ10
に押し当てることで位置が決まり、位置決めに必要なシ
ーケンスを減らすことができるためである。
Furthermore, when a plurality of array chips 10 are arranged and die-bonded to manufacture a printer head as a light-emitting device, the time required for die-bonding can be shortened. This means that the even-numbered array chip 10 is replaced by the odd-numbered array chip 10.
This is because the position is determined by pressing against, and the sequence required for positioning can be reduced.

【0040】即ち、隣接チップ間距離をできるだけ短く
且つ一定にする千鳥状配列を行った上で、隣接チップ同
士を直接接触させてアレイチップ10の位置決めを行
い、ダイボンドに要する時間を短縮することができる。
That is, after performing the staggered arrangement for making the distance between adjacent chips as short and constant as possible, the adjacent chips are brought into direct contact with each other to position the array chip 10, thereby reducing the time required for die bonding. it can.

【0041】なお、上記実施の形態においては、プリン
タヘッド用の発光素子アレイチップについて述べている
が、これに限るものではなく、例えば、イメージセンサ
等の発光装置に用いる受光素子アレイチップについて
も、同様に対応することができる。
In the above embodiment, a light emitting element array chip for a printer head is described. However, the present invention is not limited to this. For example, a light receiving element array chip used for a light emitting device such as an image sensor may be used. The same can be applied.

【0042】[0042]

【発明の効果】以上説明したように、この発明によれ
ば、矩形状チップの表面に直線状に配列された複数の発
光点を有する発光素子アレイチップは、矩形状チップの
一方の長辺の表面側エッジが鋭角に形成されるので、重
なり合って隣接するチップ同士の距離をできるだけ短く
且つ一定にする千鳥状配列を行い、その上、ダイボンデ
ィングに要する時間を短縮することができる。
As described above, according to the present invention, a light-emitting element array chip having a plurality of light-emitting points linearly arranged on the surface of a rectangular chip can be provided on one long side of the rectangular chip. Since the front surface side edge is formed at an acute angle, a staggered arrangement in which the distance between adjacent overlapping chips is as short and constant as possible is performed, and the time required for die bonding can be reduced.

【0043】また、この発明に係る発光素子アレイチッ
プの製造方法により、上記発光素子アレイチップを製造
することができる。
Further, the light emitting element array chip can be manufactured by the method for manufacturing a light emitting element array chip according to the present invention.

【図面の簡単な説明】[Brief description of the drawings]

【図1】この発明の実施の形態に係るアレイチップを示
し、(a)はダイシングの説明図、(b)は配列状態の
説明図である。
FIGS. 1A and 1B show an array chip according to an embodiment of the present invention, wherein FIG. 1A is an explanatory diagram of dicing, and FIG. 1B is an explanatory diagram of an arrangement state.

【図2】従来のアレイチップの接続状態を示し、(a)
は直線状配列の説明図、(b)は千鳥状配列の説明図で
ある。
FIG. 2 shows a connection state of a conventional array chip, and FIG.
Is an explanatory diagram of a linear array, and (b) is an explanatory diagram of a staggered array.

【図3】図2の千鳥状配列を行うアレイチップを示し、
(a)はダイシングの説明図、(b)は配列状態の説明
図である。
FIG. 3 shows an array chip for performing the staggered arrangement of FIG. 2;
(A) is an explanatory view of dicing, (b) is an explanatory view of an arrangement state.

【図4】図2の千鳥状配列を行うアレイチップの他の例
を示し、(a)はダイシングの説明図、(b)は配列状
態の説明図である。
4A and 4B show another example of an array chip that performs the staggered arrangement of FIG. 2, wherein FIG. 4A is an explanatory diagram of dicing, and FIG. 4B is an explanatory diagram of an arrangement state.

【図5】従来のダイシングによるアレイチップを千鳥状
配列した場合の不具合発生状況を示し、(a)は不具合
(その1)の説明図、(b)は不具合(その2)の説明
図である。
FIGS. 5A and 5B show a state of occurrence of a defect when the array chips formed by the conventional dicing are arranged in a staggered manner. FIG. 5A is an explanatory diagram of the defect (Part 1), and FIG. .

【符号の説明】[Explanation of symbols]

10 アレイチップ 10a チップ表面 10b 切断端面 10c チップ裏面 11 発光点 12 ダイシングテープ 13 ダイシングブレード a,b 直線 DESCRIPTION OF SYMBOLS 10 Array chip 10a Chip surface 10b Cutting end surface 10c Chip back surface 11 Light emitting point 12 Dicing tape 13 Dicing blade a, b Straight line

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】矩形状チップの表面に直線状に配列された
複数の発光点を有する発光素子アレイチップにおいて、 前記矩形状チップの一方の長辺の表面側エッジが鋭角に
形成されていることを特徴とする発光素子アレイチッ
プ。
1. A light-emitting element array chip having a plurality of light-emitting points linearly arranged on the surface of a rectangular chip, wherein one long side of the rectangular chip has a surface-side edge formed at an acute angle. A light emitting element array chip comprising
【請求項2】前記発光点は、前記一方の長辺に平行に、
且つ、前記一方の長辺に平行なチップ中心線に対し前記
一方の長辺に近い側に、配置されていることを特徴とす
る請求項1記載の発光素子アレイチップ。
2. The light-emitting point is parallel to the one long side,
2. The light-emitting element array chip according to claim 1, wherein the light-emitting element array chip is arranged on a side closer to the one long side with respect to a chip center line parallel to the one long side.
【請求項3】請求項1または2に記載の発光素子アレイ
チップを複数個、鋭角に形成されている前記表面側エッ
ジが接するように千鳥状配列したことを特徴とする発光
装置。
3. A light-emitting device, wherein a plurality of the light-emitting element array chips according to claim 1 or 2 are arranged in a staggered manner such that the front-side edges formed at acute angles are in contact with each other.
【請求項4】前記各発光素子アレイチップ上の発光点を
結ぶ線が平行になるように、千鳥状配列したことを特徴
とする請求項3記載の発光装置。
4. The light-emitting device according to claim 3, wherein the light-emitting elements are arranged in a staggered manner so that lines connecting the light-emitting points on the light-emitting element array chips are parallel.
【請求項5】矩形状の発光素子アレイチップの製造方法
において、 ダイシングブレードをチップ表面に対し傾斜させた状態
でチップ長辺側を切断することを特徴とする発光素子ア
レイチップの製造方法。
5. A method for manufacturing a light emitting element array chip having a rectangular shape, wherein a long side of the chip is cut while a dicing blade is inclined with respect to the chip surface.
【請求項6】1チップの長辺の長さより短い間隔を開け
て奇数番目のチップを配列固定し、鋭角に形成されたチ
ップ長辺の表面側エッジの一部が互いに接するように、
偶数番目のチップを当接して千鳥状配列を形成すること
を特徴とする請求項3または4記載の発光装置の製造方
法。
6. An odd-numbered chip is fixedly arranged at an interval shorter than the length of the long side of one chip, and a part of the surface-side edges of the chip long sides formed at an acute angle is in contact with each other.
5. The method for manufacturing a light emitting device according to claim 3, wherein the even-numbered chips are abutted to form a staggered arrangement.
JP2000063055A 2000-03-08 2000-03-08 Light emitting element array chip and manufacturing method thereof Expired - Fee Related JP4356179B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000063055A JP4356179B2 (en) 2000-03-08 2000-03-08 Light emitting element array chip and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000063055A JP4356179B2 (en) 2000-03-08 2000-03-08 Light emitting element array chip and manufacturing method thereof

Publications (3)

Publication Number Publication Date
JP2001250981A true JP2001250981A (en) 2001-09-14
JP2001250981A5 JP2001250981A5 (en) 2006-05-18
JP4356179B2 JP4356179B2 (en) 2009-11-04

Family

ID=18582977

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000063055A Expired - Fee Related JP4356179B2 (en) 2000-03-08 2000-03-08 Light emitting element array chip and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP4356179B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016009726A (en) * 2014-06-23 2016-01-18 富士ゼロックス株式会社 Light emitting device, light emitting substrate, exposure apparatus, image forming apparatus, manufacturing method of light emitting substrate, and manufacturing method of exposure apparatus
JP2017024222A (en) * 2015-07-17 2017-02-02 富士ゼロックス株式会社 Semiconductor element, substrate device, exposure device, image formation device, method for manufacturing semiconductor element, and method for manufacturing substrate device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016009726A (en) * 2014-06-23 2016-01-18 富士ゼロックス株式会社 Light emitting device, light emitting substrate, exposure apparatus, image forming apparatus, manufacturing method of light emitting substrate, and manufacturing method of exposure apparatus
JP2017024222A (en) * 2015-07-17 2017-02-02 富士ゼロックス株式会社 Semiconductor element, substrate device, exposure device, image formation device, method for manufacturing semiconductor element, and method for manufacturing substrate device

Also Published As

Publication number Publication date
JP4356179B2 (en) 2009-11-04

Similar Documents

Publication Publication Date Title
JP3745016B2 (en) Replaceable semiconductor chip
US5128282A (en) Process for separating image sensor dies and the like from a wafer that minimizes silicon waste
JPH0834197B2 (en) Method of manufacturing a imaging element chip for use in a long scan array
JPH0611071B2 (en) Method for dividing compound semiconductor substrate
JP3395620B2 (en) Semiconductor light emitting device and method of manufacturing the same
JP2001250981A (en) Light emitting element array chip and its manufacturing method
JPH1083974A (en) Dividing method for semiconductor substrate
JPH06204336A (en) Dividing method of semiconductor substrate
JPS59164161A (en) Light emitting diode array head
JPH05190896A (en) Led array and manufacture thereof
JPH06218985A (en) Optical element chip and optical writing and reading device utilizing the chip
JPH09102473A (en) Manufacture of semiconductor device
CN211350639U (en) Wafer
JP2008227467A (en) Light-emitting element array chip and exposure light source unit
JPH09323444A (en) Led array chip and mounting structure thereof
JP3973348B2 (en) Laser apparatus and manufacturing method thereof
JPS58203071A (en) Light emitting diode array
JP3856639B2 (en) Manufacturing method of semiconductor light emitting device
JP4785642B2 (en) Laser equipment
JPH09277593A (en) Light receiving and emitting element module and formation thereof
JP2001274006A (en) Semiconductor chip and its manufacturing method
JPH10150221A (en) Wiring structure of led array
JP2001006141A (en) Manufacture of magnetic head
JPH08186064A (en) Semiconductor wafer and method for dicing semiconductor pellet
JPS6027565A (en) Luminous diode array head and manufacture thereof

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060328

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060328

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20070409

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20070409

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20070410

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090224

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090421

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090714

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090727

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120814

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4356179

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120814

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130814

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees