JP2001244561A - Semiconductor light emitting device and method of manufacturing semiconductor light emitting device - Google Patents

Semiconductor light emitting device and method of manufacturing semiconductor light emitting device

Info

Publication number
JP2001244561A
JP2001244561A JP2000053758A JP2000053758A JP2001244561A JP 2001244561 A JP2001244561 A JP 2001244561A JP 2000053758 A JP2000053758 A JP 2000053758A JP 2000053758 A JP2000053758 A JP 2000053758A JP 2001244561 A JP2001244561 A JP 2001244561A
Authority
JP
Japan
Prior art keywords
layer
substrate
emitting device
semiconductor light
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000053758A
Other languages
Japanese (ja)
Other versions
JP4839497B2 (en
Inventor
Shoji Hirata
照二 平田
Hironobu Narui
啓修 成井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2000053758A priority Critical patent/JP4839497B2/en
Publication of JP2001244561A publication Critical patent/JP2001244561A/en
Application granted granted Critical
Publication of JP4839497B2 publication Critical patent/JP4839497B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Semiconductor Lasers (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a method wherein a semiconductor light emitting device having a window structure is easily manufactured without a high level process technique. SOLUTION: Mask patterns 2 are formed on a surface of a substrate 1 which is composed of GaAs and has the surface slanted to a crystal face, and an epitaxial layer 3 is grown on the surface of the substrate 1 sandwiched by the mask patterns 2. The epitaxial layer 3 is eliminated by etching, a worked region 1a is formed, the mask patterns 2 are eliminated, and primary surface regions 1b are exposed on both sides of the worked region 1a. A multilayer film constituted of a lower clad layer, an active layer and an upper clad layer is formed on the substrate 1, and a current injection layer which is stretched to the primary surface regions 1b on both sides of the worked region 1a is formed on the multilayer film, in a state of crossing the worked region 1a.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体発光装置及
びその製造方法に関し、特には結晶面に対して傾斜させ
た表面を有するガリウム砒素等の化合物半導体基板を用
いた半導体発光装置及びその製造方法に関する。
The present invention relates to a semiconductor light emitting device and a method of manufacturing the same, and more particularly, to a semiconductor light emitting device using a compound semiconductor substrate of gallium arsenide or the like having a surface inclined with respect to a crystal plane and a method of manufacturing the same. About.

【0002】[0002]

【従来の技術】CD(Compact Disk)、DVD(Digita
l Versatile disk)などの光学記録媒体に対する書き込
み(記録)や読み取り(再生)に用いられる光学ピック
アップ装置には、半導体発光装置(いわゆる半導体レー
ザ)が搭載されている。
2. Description of the Related Art CD (Compact Disk), DVD (Digita
l An optical pickup device used for writing (recording) and reading (reproduction) on an optical recording medium such as a versatile disk is equipped with a semiconductor light emitting device (so-called semiconductor laser).

【0003】図10には、この半導体発光装置の一構成
例を示す。この図に示す半導体発光装置は、例えばn型
のGaAs(ガリウム−砒素)からなる基板101上
に、ここでの図示を省略したバッファ層を介して、Al
GaAs(アルミニウム−ガリウム−砒素)からなるn
型の下部クラッド層102、AlGaAsからなる量子
井戸構造の活性層103、AlGaAsからなるp型の
上部クラッド層104を順次積層してなる多層膜パター
ンが設けられている。また、上部クラッド層104上に
は、p型のGaAsからなる一条の電流注入層105
が、例えば絶縁領域106に挟まれるようにして図面の
奥行き方向に延設され、これによって活性層103内に
電流狭窄層(いわゆるストライプ)103aを形成して
いる。また、電流注入層105の延設方向両端側におけ
る多層膜パターンの端面を劈開面とすることで、活性層
103を共振器構造とし、ここで発生させたレーザ光が
共振されて劈開面から取り出されるようになっている。
FIG. 10 shows an example of the configuration of this semiconductor light emitting device. The semiconductor light emitting device shown in FIG. 1 is formed on a substrate 101 made of, for example, n-type GaAs (gallium-arsenic) via a buffer layer (not shown) through an Al layer.
N made of GaAs (aluminum-gallium-arsenic)
A multilayer film pattern is formed by sequentially laminating a lower cladding layer 102 of a mold, an active layer 103 of a quantum well structure made of AlGaAs, and an upper cladding layer 104 of a p-type made of AlGaAs. A single current injection layer 105 made of p-type GaAs is formed on the upper cladding layer 104.
Are extended in the depth direction of the drawing, for example, so as to be sandwiched between insulating regions 106, thereby forming a current confinement layer (a so-called stripe) 103 a in the active layer 103. Further, by using the end faces of the multilayer film pattern at both ends in the extending direction of the current injection layer 105 as cleavage planes, the active layer 103 has a resonator structure, and the laser light generated here is resonated and extracted from the cleavage plane. It is supposed to be.

【0004】このような構成の半導体発光装置において
は、活性層103の劈開面付近における界面準位、熱ハ
ケの悪さ、光密度の高さなどにより、この劈開面付近の
バンドギャップが中央領域のバンドギャップよりも小さ
くなると言った問題がある。このため、ストライプ10
3aの中央付近で発生した発光光が劈開面付近で吸収さ
れ易く、多量の発熱や、最高発振出力の制限、さらには
端面破壊を引き起こす要因になっていた。
In the semiconductor light emitting device having such a structure, the band gap near the cleavage plane is limited to the central region due to the interface state near the cleavage plane of the active layer 103, poor heat brushing, high light density, and the like. There is a problem that it becomes smaller than the band gap. Therefore, stripe 10
Emission light generated near the center of 3a was easily absorbed near the cleavage plane, causing a large amount of heat generation, limiting the maximum oscillation output, and causing end face destruction.

【0005】そこで、活性層103の劈開面付近のバン
ドギャップを上昇させる、いわゆる窓構造が提案されて
いる。この窓構造を有する半導体発光装置は、バンドギ
ャップの高い材料で多層膜パターンの劈開面側を埋め込
んだ構成のものや、多層膜パターンの劈開面側端部に不
純物を拡散させ、活性層103の超格子構造を壊してバ
ンドギャップを上げた構成のものに二分される。
Therefore, a so-called window structure has been proposed in which the band gap near the cleavage plane of the active layer 103 is increased. The semiconductor light emitting device having this window structure has a structure in which the cleavage plane side of the multilayer film pattern is buried with a material having a high band gap, or an impurity is diffused into the cleavage plane side end of the multilayer film pattern to form the active layer 103. The superlattice structure is broken and the bandgap is increased.

【0006】[0006]

【発明が解決しようとする課題】ところが、このような
構成の窓構造を形成するには、工程が複雑になると共
に、高精度のプロセス技術が必要とされるため、半導体
発光装置の製造コストの増加や歩留まりの低下を招く要
因になっている。
However, forming a window structure having such a structure requires complicated steps and requires high-precision process technology. This is a factor that causes an increase and a decrease in yield.

【0007】例えば、赤色レーザ光を発振する半導体発
光装置を形成する場合、劈開面付近の活性層に不純物と
してZn(亜鉛)を拡散させる。ところが、Znは活性
層内で非発光センサを作りやすく、発光領域に存在する
と劣化の原因になり信頼性を損なう要因になる。このた
め、拡散させるZnの量は、劈開面付近ではバンドギャ
ップを高めるために多めに設定されるものの、発光領域
である活性層の中央領域にはほとんど拡散せてはならな
い。したがって、Znの拡散領域と拡散距離とを精密に
制御するための高度なプロセス技術が必要とされるので
ある。
For example, when forming a semiconductor light emitting device that emits red laser light, Zn (zinc) is diffused as an impurity into the active layer near the cleavage plane. However, Zn easily forms a non-light-emitting sensor in the active layer, and if present in a light-emitting region, causes deterioration and causes a reduction in reliability. For this reason, the amount of Zn to be diffused is set to be relatively large in the vicinity of the cleavage plane in order to increase the band gap, but should be hardly diffused to the central region of the active layer which is a light emitting region. Therefore, an advanced process technology for precisely controlling the diffusion region and the diffusion distance of Zn is required.

【0008】そこで、本発明は、高度なプロセス技術を
必要とすることなく簡便に窓構造を設けることが可能な
半導体発光装置及びその製造方法を提供することを目的
とする。
Accordingly, an object of the present invention is to provide a semiconductor light emitting device in which a window structure can be easily provided without requiring advanced process technology, and a method of manufacturing the same.

【0009】[0009]

【課題を解決するための手段】このような目的を達成す
るための本発明の半導体発光装置は、結晶面に対して傾
斜させた表面を有する化合物半導体からなる基板の当該
表面上に、下部クラッド層、活性層及び上部クラッド層
等が順次積層された多層膜パターンを設け、この上部に
一条の電流注入層を設けたもので、基板の表面が、この
基板上に成長させたエピタキシャル層をエッチング除去
してなる加工領域と、この加工領域の両側に位置する初
期表面領域とを備えていることを特徴としている。そし
て、多層膜パターンは、電流注入層の延設方向の両端部
が初期表面領域上に設けられ、中央部が加工領域上に設
けられている。
According to the present invention, there is provided a semiconductor light emitting device comprising: a compound semiconductor having a surface inclined with respect to a crystal plane; A multilayer film pattern in which a layer, an active layer, an upper cladding layer, and the like are sequentially laminated is provided, and a single current injection layer is provided thereon. The surface of the substrate etches an epitaxial layer grown on the substrate. It is characterized in that it has a processing region to be removed and initial surface regions located on both sides of the processing region. In the multilayer pattern, both ends in the extending direction of the current injection layer are provided on the initial surface region, and the center is provided on the processing region.

【0010】また、本発明の半導体発光装置の製造方法
は、このような構成の半導体装置を製造する方法であ
り、次のように行うことを特徴としている。先ず、基板
の表面上にマスクパターンを形成し、このマスクパター
ンで挟まれた当該基板の露出表面上にエピタキシャル層
を成長させる。次に、エピタキシャル層をエッチング除
去することによって基板の表面に加工領域を形成し、マ
スクパターンを除去することによって加工領域の両側に
基板の初期表面領域を露出させる。その後、この基板上
に多層膜を形成し、この上部に加工領域上を横切って両
脇の初期表面領域上にまで延設された電流注入層を形成
する。
A method for manufacturing a semiconductor light emitting device according to the present invention is a method for manufacturing a semiconductor device having such a configuration, and is characterized in that it is performed as follows. First, a mask pattern is formed on the surface of the substrate, and an epitaxial layer is grown on the exposed surface of the substrate sandwiched between the mask patterns. Next, a processed region is formed on the surface of the substrate by etching away the epitaxial layer, and an initial surface region of the substrate is exposed on both sides of the processed region by removing the mask pattern. Thereafter, a multilayer film is formed on the substrate, and a current injection layer is formed on the multilayer film so as to extend across the processing region to the initial surface regions on both sides.

【0011】このような構成の半導体発光装置では、電
流注入層に沿って形成される活性層内のストライプの中
央部が、加工領域上に形成された多層膜パターンの活性
層部分によって構成され、同ストライプの両端部が初期
表面領域上に形成された多層膜パターンの活性層部分に
よって構成されることになる。ここで、図5のグラフに
示すように、初期表面領域上に形成された多層膜におけ
る活性層での発光波長λbと比較して、加工領域上に形
成された多層膜における活性層での発光波長λaが長く
なることが実験的にわかった。このことから、この半導
体発光装置のストライプにおいては、加工領域上に形成
された中央部分での発光波長が長く(つまりバンドギャ
ップが小さく)、初期表面領域1b上に形成された両端
部分での発光波長が短い(つまりバンドギャップが大き
い)ことになる。したがって、この半導体発光装置は、
窓構造を備えたものとなる。
In the semiconductor light emitting device having such a configuration, the central portion of the stripe in the active layer formed along the current injection layer is constituted by the active layer portion of the multilayer film pattern formed on the processing region, Both ends of the stripe are constituted by the active layer portions of the multilayer film pattern formed on the initial surface region. Here, as shown in the graph of FIG. 5, compared with the emission wavelength λb of the active layer in the multilayer film formed on the initial surface region, the light emission in the active layer in the multilayer film formed on the processing region is compared. It has been experimentally found that the wavelength λa becomes longer. For this reason, in the stripe of the semiconductor light emitting device, the emission wavelength at the central portion formed on the processing region is long (that is, the band gap is small), and the light emission at both end portions formed on the initial surface region 1b. The wavelength is short (that is, the band gap is large). Therefore, this semiconductor light emitting device
It has a window structure.

【0012】そして、本発明の製造方法では、加工領域
上を横切って両脇の初期表面領域上に延設される状態で
電流注入層が多層膜上に形成されるため、初期表面領域
上において電流注入層の延設方向と交わるように当該電
流注入層及び多層膜をパターニング(劈開)すること
で、初期表面領域上に電流注入層の延設方向端部が設け
られた半導体発光装置が得られる。したがって、マスク
パターンの形成、エピタキシャル層の形成、及びこれら
のエッチング除去と言った簡便な工程を追加することの
みによって、上記構成の窓構造を備えた半導体発光装置
が得られることになる。
According to the manufacturing method of the present invention, since the current injection layer is formed on the multilayer film in a state of extending over the initial surface region on both sides across the processing region, the current injection layer is formed on the initial surface region. By patterning (cleaving) the current injection layer and the multilayer film so as to intersect with the direction in which the current injection layer extends, a semiconductor light emitting device in which the end of the current injection layer in the extension direction is provided on the initial surface region is obtained. Can be Therefore, a semiconductor light emitting device having the above-described window structure can be obtained only by adding simple steps such as formation of a mask pattern, formation of an epitaxial layer, and removal by etching.

【0013】[0013]

【発明の実施の形態】以下、本発明の半導体発光装置及
びその製造方法の実施形態を、図面に基づいて詳細に説
明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments of a semiconductor light emitting device and a method for manufacturing the same according to the present invention will be described below in detail with reference to the drawings.

【0014】(第1実施形態)図1乃至図4は、本発明
の第1実施形態を説明するための図であり、以下にこれ
らの図を用いてその製造方法から順に説明を行う。
(First Embodiment) FIGS. 1 to 4 are diagrams for explaining a first embodiment of the present invention, and the manufacturing method will be described below in order with reference to these drawings.

【0015】先ず、図1(1)に示すように、例えばGa
Asのような化合物半導体からなるn型の基板1を用意
する。この基板1は、GaAsの結晶面に対して傾斜角
(OFF角)を持たせた表面を有するいわゆるOFF基
板であることとする。ここでは、GaAsの(001)
面を結晶方位[011]または[011-]{ただし
(−)は反転を意味する論理否定記号であることとす
る}方向に3度から15度程度、好ましくは10度のO
FF角を持たせた表面を有するOFF基板を用いること
とする。
First, as shown in FIG.
An n-type substrate 1 made of a compound semiconductor such as As is prepared. The substrate 1 is a so-called OFF substrate having a surface having an inclination angle (OFF angle) with respect to the GaAs crystal plane. Here, the GaAs (001)
Plane crystal orientation [011] or [011 -] {however (-) able to be logical negation symbol that means an inverted} approximately 15 degrees 3 degrees in the direction, of preferably 10 degrees O
An OFF substrate having a surface having an FF angle is used.

【0016】そして、この基板1の表面上に、酸化シリ
コン系材料や窒化シリコン系材料からなるマスクパター
ン2を形成する。このマスクパターン2は、ここで形成
される半導体発光装置のストライプと垂直に交わる方向
に延設されるように設けられ、基板1上に成膜させた酸
化シリコン系膜または窒化シリコン系膜をパターニング
することによって形成されることとする。尚、ここで、
半導体発光装置のストライプは、基板1の結晶方位の傾
斜方向に対して垂直を成す方向に延設されることとす
る。したがって、マスクパターン2は、基板1の結晶方
位の傾斜方向に延設されることになる。
Then, a mask pattern 2 made of a silicon oxide-based material or a silicon nitride-based material is formed on the surface of the substrate 1. The mask pattern 2 is provided so as to extend in a direction perpendicular to the stripe of the semiconductor light emitting device formed here, and is formed by patterning a silicon oxide-based film or a silicon nitride-based film formed on the substrate 1. It is formed by doing. Here,
The stripes of the semiconductor light emitting device extend in a direction perpendicular to the inclination direction of the crystal orientation of the substrate 1. Therefore, the mask pattern 2 extends in the direction of inclination of the crystal orientation of the substrate 1.

【0017】次に、図1(2)に示すように、例えば有
機金属気相エピタキシャル成長法(MOVPE:Metal
Organic Vapor Phase Epitaxial growth)などのエピタ
キシャル成長法によって、基板1の露出表面上に選択的
に、数μmの膜厚のエピタキシャル層3を成長させる。
このエピタキシャル層3は、GaAs、AlGaAsま
たはAlGaInP(アルミニウム−ガリウム−インジ
ウム−リン)など、基板1上にエピタキシャル成長可能
な材料層であれば良い。
Next, as shown in FIG. 1 (2), for example, metal organic vapor phase epitaxy (MOVPE: Metal
An epitaxial layer 3 having a thickness of several μm is selectively grown on the exposed surface of the substrate 1 by an epitaxial growth method such as Organic Vapor Phase Epitaxial growth).
The epitaxial layer 3 may be any material layer such as GaAs, AlGaAs or AlGaInP (aluminum-gallium-indium-phosphorus) that can be epitaxially grown on the substrate 1.

【0018】その後、図1(3)に示すように、前の工
程で形成したエピタキシャル層(3)をエッチング除去
することで基板1表面を露出させ、これによって基板1
表面にエピタキシャル層をエッチング除去してなる加工
領域1aを形成する。この際、エピタキシャル層(3)
がAlGaAsまたはAlGaInPからなる場合に
は、例えば硫酸系のエッチング液またはフッ酸系のエッ
チング液を用いた選択エッチングを行う。また、エピタ
キシャル層(3)がp型のGaAsからなる場合には、
フェリシアン化カリウム/水酸化カリウム溶液をエッチ
ング液として用いた選択エッチングを行う。さらに、エ
ピタキシャル層(3)がn型のGaAsからなる場合に
は、アンモニア系のエッチング液を用いてエッチング時
間を制御したエッチングを行うこととする。
Thereafter, as shown in FIG. 1 (3), the surface of the substrate 1 is exposed by removing the epitaxial layer (3) formed in the previous step by etching.
A processing region 1a is formed on the surface by removing the epitaxial layer by etching. At this time, the epitaxial layer (3)
Is formed of AlGaAs or AlGaInP, selective etching is performed using, for example, a sulfuric acid-based etching solution or a hydrofluoric acid-based etching solution. When the epitaxial layer (3) is made of p-type GaAs,
Selective etching is performed using a potassium ferricyanide / potassium hydroxide solution as an etchant. Further, when the epitaxial layer (3) is made of n-type GaAs, the etching is performed by controlling the etching time using an ammonia-based etchant.

【0019】次いで、図1(4)に示すように、基板1
表面からマスクパターン(2)をエッチング除去し、基
板1表面に初期表面領域1bを露出させる。尚、マスク
パターンが酸化シリコンからなり、かつエピタキシャル
層のエッチング除去においてフッ酸系のエッチング液を
用いた場合には、エピタキシャル層のエッチング除去工
程においてマスクパターンも同時にエッチング除去され
ることになる。
Next, as shown in FIG.
The mask pattern (2) is etched away from the surface to expose the initial surface area 1b on the surface of the substrate 1. When the mask pattern is made of silicon oxide and a hydrofluoric acid-based etchant is used for etching and removing the epitaxial layer, the mask pattern is also etched and removed in the step of removing and etching the epitaxial layer.

【0020】以上によって、図2の平面図に示すよう
に、基板1の表面には、エピタキシャル層(3)のエッ
チング除去によって得られた加工領域1aと、マスクパ
ターン(2)によって保護されていた初期表面領域1b
とが、交互に配置された状態になる。尚、図2のA−
A’断面が、図1(4)に相当する。
As described above, as shown in the plan view of FIG. 2, the surface of the substrate 1 is protected by the processing region 1a obtained by etching and removing the epitaxial layer (3) and the mask pattern (2). Initial surface area 1b
And are alternately arranged. In addition, A- of FIG.
An A ′ cross section corresponds to FIG.

【0021】ここで、図2中の二点鎖線aに示す領域
が、引き続き行われる以下の工程で形成される導体発光
装置1個分の領域になる。そして、加工領域1aと初期
表面領域1bとの延設方向に交わる方向に、半導体発光
装置のストライプ予定部bが配置される。また、図中矢
印cの延長線、すなわち初期表面領域1bの中央付近
が、将来的に半導体発光装置の端面、すなわち劈開予定
面となる。
Here, the area indicated by the two-dot chain line a in FIG. 2 is an area for one conductive light emitting device formed in the following steps to be performed subsequently. Then, the planned stripe portion b of the semiconductor light emitting device is arranged in a direction intersecting with the extending direction of the processing region 1a and the initial surface region 1b. Further, an extension of arrow c in the figure, that is, the vicinity of the center of the initial surface region 1b will be an end face of the semiconductor light emitting device, that is, a cleavage plane in the future.

【0022】以上の後、加工領域1aと初期表面領域1
bとを有する基板1上に、例えばここでは図示を省略し
たn型GaAsとn型InGaP(インジウム−ガリウ
ム−リン)を順次積層させてなるバッファ層を形成す
る。そして、図3(図2のA−A’断面に相当する)及
び図4(図2のB−B’断面に相当する)に示すよう
に、上述のバッファ層(図示省略)を介して、基板1上
に、例えばAlGaInPからなるn型の下部クラッド
層5、単層または多層のAlGaInP(またはInG
aP)からなる量子井戸構造(発光波長領域650nm
帯域)の活性層6、AlGaInPからなるp型の上部
クラッド層7、及びGaAsからなるp型のキャップ層
8を順次積層させた多層膜を形成する。また、必要に応
じて、下部クラッド層5と活性層6との間にはこれらの
中間組成のガイド層を設け、活性層6と上部クラッド層
7との間にはこれらの中間組成のガイド層を設けること
とする。また、これらの各層の成膜は、例えばMOVP
Eなどのエピタキシャル成長法によって行われることと
する。
After the above, the processing area 1a and the initial surface area 1
For example, a buffer layer formed by sequentially stacking n-type GaAs (not shown) and n-type InGaP (indium-gallium-phosphorus), which is not shown here, is formed on the substrate 1 having b. Then, as shown in FIG. 3 (corresponding to the AA ′ cross section in FIG. 2) and FIG. 4 (corresponding to the BB ′ cross section in FIG. 2), via the above-described buffer layer (not shown), An n-type lower cladding layer 5 made of, for example, AlGaInP, a single-layer or multi-layer AlGaInP (or InG
aP) quantum well structure (emission wavelength region 650 nm)
The active layer 6, a p-type upper cladding layer 7 made of AlGaInP, and a p-type cap layer 8 made of GaAs are sequentially laminated to form a multilayer film. If necessary, a guide layer having an intermediate composition between them is provided between the lower clad layer 5 and the active layer 6, and a guide layer having the intermediate composition is provided between the active layer 6 and the upper clad layer 7. Shall be provided. The formation of each of these layers is performed, for example, by MOVP.
It is performed by an epitaxial growth method such as E.

【0023】次に、レジストパターンによってキャップ
層8の電流注入層8aとなる部分を保護した状態で、キ
ャップ層8の表面からp型のクラッド層7の途中の深さ
までイオン注入によって不純物を導入する。これによっ
て、不純物の導入部に絶縁領域9を形成し、キャップ層
8をパターニングしてなる電流注入層8aを形成する。
この電流注入層8aは、図2に示したストライプ予定部
bに沿って複数条設けられ、これによって、各半導体発
光装置領域a(図2参照)の活性層6内に一条のストラ
イプ6aが形成される。このストライプ6aは、基板1
表面の加工領域1aと初期表面領域1bとの延設方向に
交わる方向に延設されることになる。
Next, impurities are introduced by ion implantation from the surface of the cap layer 8 to a depth in the middle of the p-type cladding layer 7 with the portion of the cap layer 8 serving as the current injection layer 8a protected by the resist pattern. . As a result, the insulating region 9 is formed at the impurity introduction portion, and the current injection layer 8a formed by patterning the cap layer 8 is formed.
A plurality of the current injection layers 8a are provided along the predetermined stripe portions b shown in FIG. 2, whereby one stripe 6a is formed in the active layer 6 of each semiconductor light emitting device region a (see FIG. 2). Is done. This stripe 6a is
The surface is extended in a direction intersecting the extending direction of the processed region 1a and the initial surface region 1b.

【0024】以上の後、ここでの図示は省略したが、電
流注入層8aに接続させる状態でTi(チタン)/Pt
(プラチナ)/Au(金)のようなp型の電極を形成
し、さらにn型の基板1に接続させる状態でAuGe
(金−ゲルマニウム)/Ni(ニッケル)/Au(金)
のようなn型の電極を形成する。また、基板1上に形成
された複数条の電流注入層8aを1条ずつに分割する状
態で、上記電極及び各層5〜7をパターニングすると共
に基板1を分離分割する。
After the above, although not shown here, Ti (titanium) / Pt is connected to the current injection layer 8a.
A p-type electrode such as (platinum) / Au (gold) is formed, and AuGe is connected to an n-type substrate 1.
(Gold-germanium) / Ni (nickel) / Au (gold)
An n-type electrode is formed as shown in FIG. In a state in which the plurality of current injection layers 8a formed on the substrate 1 are divided into individual lines, the electrodes and the layers 5 to 7 are patterned and the substrate 1 is separated and divided.

【0025】次に、初期表面領域1b中央の各劈開線c
において、電流注入層(8a)及びストライプ(6a)
の延設方向と交わる方向に基板1及びその上部の劈開さ
せ、各層5〜7をパターニングしてなる多層膜パターン
Pを形成し、これによってAlGaInP系の4元系材
料からなる各半導体発光装置を完成させる。
Next, each cleavage line c at the center of the initial surface region 1b
The current injection layer (8a) and the stripe (6a)
The substrate 1 and its upper part are cleaved in a direction intersecting the direction in which the semiconductor light emitting device is extended, thereby forming a multilayer film pattern P formed by patterning each of the layers 5 to 7, whereby each semiconductor light emitting device made of an AlGaInP-based quaternary material is formed. Finalize.

【0026】このようにして得られた半導体発光装置
は、ストライプ6aの両端側となる劈開面付近が初期表
面領域1b上に形成され、中央付近が加工領域1a上に
形成されたものになる。
In the semiconductor light emitting device obtained in this manner, the vicinity of the cleavage plane at both ends of the stripe 6a is formed on the initial surface region 1b, and the vicinity of the center is formed on the processing region 1a.

【0027】ここで、図5には、上記第1実施形態と同
様のAlGaInP系の各半導体発光装置の多層膜(5
〜7)における活性層6でのフォトルミネッセンスの発
光波長の測定結果を示す。この図において、A部は、加
工領域上に直接形成された多層膜における活性層の各部
の発光波長を示す。また、B部は、加工領域に隣接させ
て残したエピタキシャル層上の多層膜における活性層の
各部の発光波長を示す。
FIG. 5 shows a multilayer film (5) of each AlGaInP-based semiconductor light emitting device similar to the first embodiment.
7 shows measurement results of the emission wavelength of photoluminescence in the active layer 6 in (7) to (7). In this figure, part A indicates the emission wavelength of each part of the active layer in the multilayer film formed directly on the processing region. Part B indicates the emission wavelength of each part of the active layer in the multilayer film on the epitaxial layer left adjacent to the processing region.

【0028】この図に示すように、加工領域上に形成さ
れた多層膜(A部)における活性層の発光波長λaは、
666nm程度になる。これは、基板の初期表面領域上
に形成された多層膜における発光波長λb=656nm
と比較して、10nm程度大きな値になっていることが
わかる。つまり、加工領域上には、初期表面領域上より
も発光波長が長くバンドギャップが小さい多層膜が形成
されることになる。
As shown in this figure, the emission wavelength λa of the active layer in the multilayer film (part A) formed on the processing region is:
It becomes about 666 nm. This is because the emission wavelength λb of the multilayer film formed on the initial surface region of the substrate is 656 nm.
It can be seen that the value is about 10 nm larger than that of FIG. That is, a multilayer film having a longer emission wavelength and a smaller band gap than the initial surface region is formed on the processing region.

【0029】このことから、第1実施形態の半導体発光
装置のストライプ6aにおいては、加工領域1a上に形
成された中央部の発光波長が長く(つまりバンドギャッ
プが小さく)、初期表面領域1b上に形成された両端部
の発光波長が短い(つまりバンドギャップが大きい)こ
とになる。したがって、この半導体発光装置は、窓構造
を備えたものとなる。
From this, in the stripe 6a of the semiconductor light emitting device of the first embodiment, the emission wavelength at the center formed on the processing region 1a is long (that is, the band gap is small), and the stripe 6a is formed on the initial surface region 1b. The light emission wavelength of the formed both ends is short (that is, the band gap is large). Therefore, this semiconductor light emitting device has a window structure.

【0030】すなわち、第1実施形態によれば、高精度
のプロセスを追加することなく、ラフな位置合わせによ
るマスクパターンの形成、エピタキシャル層の形成、さ
らにはこれらのエッチング除去と言った簡便な工程の追
加のみによって窓構造を有する半導体発光装置を得るこ
とが可能になる。
That is, according to the first embodiment, a simple process such as formation of a mask pattern by rough positioning, formation of an epitaxial layer, and removal of these by etching without adding a high-precision process. Only by the addition of the above, it becomes possible to obtain a semiconductor light emitting device having a window structure.

【0031】尚、第1実施形態においては、図1(2)
で形成したエピタキシャル層3を全てエッチング除去し
たが、このエピタキシャル層3は部分的に残してエッチ
ングしても良い。例えば、図6に示すように、ストライ
プ予定部bの両脇となる基板1上部分にエピタキシャル
層3を残しても良い。このようにした場合、劈開予定線
c付近上のエピタキシャル層3部分を除去することで、
後の劈開工程において、劈開個所を認識し易くなる。
In the first embodiment, FIG. 1 (2)
Although the entire epitaxial layer 3 formed by the above is removed by etching, the epitaxial layer 3 may be etched while partially remaining. For example, as shown in FIG. 6, the epitaxial layer 3 may be left on portions of the substrate 1 on both sides of the predetermined stripe portion b. In such a case, by removing the epitaxial layer 3 near the cleavage line c,
In the subsequent cleavage step, the cleavage site can be easily recognized.

【0032】(第2実施形態)図7乃至図8は、本発明
の第2実施形態を説明するための図である。ここでは、
異なる波長の半導体レーザ(第1レーザ及び第2レー
ザ)を1チップ上に搭載してなる半導体発光装置に本発
明を適用した実施形態を、その製造方法から順に説明す
る。尚、各図における断面図は、平面図におけるA−
A’断面になる。また、第1実施形態と同様の部分には
同一の符号を付して説明を行うこととする。
(Second Embodiment) FIGS. 7 and 8 are views for explaining a second embodiment of the present invention. here,
An embodiment in which the present invention is applied to a semiconductor light emitting device in which semiconductor lasers of different wavelengths (first laser and second laser) are mounted on one chip will be described in order from the manufacturing method. Note that the cross-sectional views in each drawing are A-
A 'section. Further, the same parts as those in the first embodiment are denoted by the same reference numerals and will be described.

【0033】先ず、図7(1)に示すように、第1実施形
態と同様のn型のGaAsからなるOFF基板(基板)
1を用意し、この基板1の表面上に、酸化シリコン系材
料または窒化シリコン系材料からなるマスクパターン
2’(平面図のみに図示)を形成する。ここで、図中の
二点鎖線aに示す領域を、引き続き行われる以下の工程
で形成される半導体発光装置1個分の領域とした場合、
この半導体発光装置領域a内に、半導体発光装置の2条
のストライプ予定部bと一対のマスクパターン2’を配
置することとする。これらのマスクパターン2’は、2
条のストライプ予定部bのうちの一方が配置される部分
上において、互いに所定間隔を隔てた状態で半導体発光
装置領域aの両端に設けられることとする。尚、このマ
スクパターン2’は、基板1上に成膜させた酸化シリコ
ン系膜または窒化シリコン系膜をパターニングすること
によって形成される。
First, as shown in FIG. 7A, an OFF substrate (substrate) made of n-type GaAs as in the first embodiment.
1, a mask pattern 2 ′ (shown only in a plan view) made of a silicon oxide-based material or a silicon nitride-based material is formed on the surface of the substrate 1. Here, when the region shown by the two-dot chain line a in the figure is a region for one semiconductor light emitting device formed in the following steps to be performed subsequently,
In this semiconductor light emitting device region a, two stripe-predicted portions b of the semiconductor light emitting device and a pair of mask patterns 2 ′ are arranged. These mask patterns 2 'are 2
On a portion on which one of the stripe-predicted portions b is arranged, the stripe-shaped portions are provided at both ends of the semiconductor light emitting device region a at a predetermined interval. The mask pattern 2 ′ is formed by patterning a silicon oxide-based film or a silicon nitride-based film formed on the substrate 1.

【0034】次に、基板1の露出表面上に、例えばMO
VPEなどのエピタキシャル成長法によって、選択的に
n型のAlGaAsからなるエピタキシャル層3’を成
長させる。このエピタキシャル層3’は、第1下部クラ
ッド層を兼ねるものであり、必要に応じて、n型のAl
GaAsの下地に、n型のAlGaAsからなるバッフ
ァ層をエピタキシャル成長させた積層構造にしても良
い。
Next, on the exposed surface of the substrate 1, for example, MO
An epitaxial layer 3 'made of n-type AlGaAs is selectively grown by an epitaxial growth method such as VPE. This epitaxial layer 3 'also serves as the first lower cladding layer, and if necessary, n-type Al
A stacked structure in which a buffer layer made of n-type AlGaAs is epitaxially grown on a GaAs base may be used.

【0035】その後、図7(2)に示すように、マスク
パターン2’(平面図のみに図示)及びエピタキシャル
層3’を覆う状態で、基板1上に、例えばMOVPEな
どのエピタキシャル成長法によって、単層または多層の
AlGaAsからなる量子井戸構造(発振波長780n
m帯域)の第1活性層16、AlGaAsからなるp型
の第1上部クラッド層17、及びGaAsからなるp型
の第1キャップ層18を順次積層させる。また、必要に
応じて、エピタキシャル層3’と第1活性層16との間
にはこれらの中間組成のガイド層を設け、第1活性層1
6と第1上部クラッド層17との間にはこれらの中間組
成のガイド層を設けることとする。
Thereafter, as shown in FIG. 7B, the mask pattern 2 ′ (shown only in the plan view) and the epitaxial layer 3 ′ are covered on the substrate 1 by an epitaxial growth method such as MOVPE. Quantum well structure (oscillation wavelength 780 n
The first active layer 16 (m band), the p-type first upper cladding layer 17 made of AlGaAs, and the p-type first cap layer 18 made of GaAs are sequentially laminated. If necessary, a guide layer having an intermediate composition between the epitaxial layer 3 ′ and the first active layer 16 is provided between the epitaxial layer 3 ′ and the first active layer 16.
A guide layer having an intermediate composition between them is provided between the first upper clad layer 6 and the first upper clad layer 17.

【0036】次に、7(3)に示すように、第1レーザ
として残す領域上にレジストパターン(図示省略)を形
成し、これをマスクに用いた硫酸系の無選択エッチン
グ、及びフッ酸系のAlGaAs選択エッチングなどの
ウェットエッチングにより、第1レーザ領域以外の領域
において第1キャップ層18〜エピタキシャル層3’ま
での各層及びマスクパターン(2’)をエッチング除去
する。これによって、AlGaAsのような3元系材料
を用いた第1多層膜パターンP1を形成する。
Next, as shown in FIG. 7 (3), a resist pattern (not shown) is formed on the region to be left as the first laser, and this is used as a mask for non-selective etching of sulfuric acid and hydrofluoric acid. The layers from the first cap layer 18 to the epitaxial layer 3 ′ and the mask pattern (2 ′) are removed by etching in a region other than the first laser region by wet etching such as AlGaAs selective etching. Thus, a first multilayer film pattern P1 using a ternary material such as AlGaAs is formed.

【0037】この第1多層膜パターンP1は、半導体発
光装置領域に配置される2条のストライプ予定部bのう
ちのマスクパターン(2’)上に配置された1条を露出
させる状態で設けられる。
The first multilayer film pattern P1 is provided in such a manner that one of the two stripe portions b arranged in the semiconductor light emitting device region, which is arranged on the mask pattern (2 '), is exposed. .

【0038】これによって、第2レーザを形成する領域
の基板1表面を露出させる。この際、基板1の露出表面
には、エピタキシャル層(3’)のエッチング除去によ
って得られた加工領域1aと、マスクパターン(2’)
によって保護されていた初期表面領域1b(平面図のみ
に図示)とが、ストライプ予定部bの延設方向に沿って
交互に配置されることになる。
Thus, the surface of the substrate 1 in the region where the second laser is formed is exposed. At this time, the processing region 1a obtained by etching and removing the epitaxial layer (3 ') and the mask pattern (2') are formed on the exposed surface of the substrate 1.
The initial surface area 1b (illustrated only in the plan view) protected by the above is alternately arranged along the extending direction of the pre-striped portion b.

【0039】次に、第1多層膜パターンP1を覆う状態
で、GaAs上にInGaPを積層させてなるn型のバ
ッファ層(図示省略)を形成する。次いで、図8(1)
に示すように、このバッファ層を介して、基板1上に、
例えばAlGaInPからなるn型の第2下部クラッド
層25、単層または多層のAlGaInP(またはIn
GaP)からなる量子井戸構造(発振波長650nm帯
域)の第2活性層26、AlGaInPからなるp型の
第2上部クラッド層27、及びGaAsからなるp型の
第2キャップ層28を順次積層させ、4元系材料を用い
た第2多層膜(以上、断面図のみに図示)を形成する。
また、必要に応じて、第2下部クラッド層25と第2活
性層26との間にはこれらの中間組成のガイド層を設
け、第2活性層26と第2上部クラッド層27との間に
はこれらの中間組成のガイド層を設けることとする。こ
れらの各層の形成は、例えばMOVPE法のようなエピ
タキシャル成長法によって行う。
Next, an n-type buffer layer (not shown) formed by laminating InGaP on GaAs is formed so as to cover the first multilayer film pattern P1. Next, FIG.
As shown in the figure, on the substrate 1 via this buffer layer,
For example, the n-type second lower cladding layer 25 made of AlGaInP, a single-layer or multi-layer AlGaInP (or InGa
A second active layer 26 having a quantum well structure (oscillation wavelength 650 nm band) made of GaP), a p-type second upper cladding layer 27 made of AlGaInP, and a p-type second cap layer 28 made of GaAs. A second multilayer film using a quaternary material (above, shown only in the cross-sectional view) is formed.
If necessary, a guide layer having an intermediate composition between them is provided between the second lower clad layer 25 and the second active layer 26, and the guide layer is formed between the second active layer 26 and the second upper clad layer 27. Is to provide a guide layer of these intermediate compositions. These layers are formed by an epitaxial growth method such as the MOVPE method.

【0040】しかる後、第2多層膜の第2レーザとして
残す領域上にレジストパターン(図示省略)を形成し、
これをマスクに用いた硫酸系のキャップエッチング、リ
ン酸塩酸系の4元選択エッチング、塩酸系の分離エッチ
ング等のウェットエッチングにより、第2レーザ領域以
外の領域の第2多層膜部分をエッチング除去する。これ
によって、第1多層膜パターンP1間に、これら第1多
層膜パターンP1に対して分離させた第2多層膜パター
ンP2を形成する。
Thereafter, a resist pattern (not shown) is formed on a region of the second multilayer film to be left as the second laser,
Using this as a mask, wet etching such as sulfuric acid-based cap etching, phosphate-hydrochloric acid-based quaternary selective etching, and hydrochloric acid-based separation etching is used to etch away the second multilayer film portion other than the second laser region. . As a result, a second multilayer pattern P2 separated from the first multilayer pattern P1 is formed between the first multilayer patterns P1.

【0041】次に、図8(2)に示すように、レジスト
パターン(図示省略)によって第1多層膜パターンP1
及び第2多層パターンP2の電流注入領域となる部分を
保護した状態で、第1キャップ層18及び第2キャップ
層28の表面から第1上部クラッド層17、及び第2上
部クラッド層27の途中の深さまでイオン注入によって
不純物を導入する。これによって、不純物の導入部に絶
縁領域19,29を形成し、第1キャップ層18をパタ
ーニングしてなる第1電流注入層18a、及び第2キャ
ップ層28をパターニングしてなる第2電流注入層28
aを形成する。これらの電流注入層18a,28aは、
図7(1)に示したストライプ予定部b上に沿って設け
られ、これによって、第1活性層16内に一条のストラ
イプ16aが形成され、第2活性層26内に一条のスト
ライプ26aが形成される。これらのストライプ16
a,26aは、基板1表面の加工領域1aと初期表面領
域(1b)とを交互に横切る方向に延設されることにな
る。特に、第2活性層26内のストライプ26aは、加
工領域1a上と初期表面領域(1b)上とを交互に横切
るように延設される。
Next, as shown in FIG. 8B, a first multilayer film pattern P1 is formed by a resist pattern (not shown).
In a state where a portion serving as a current injection region of the second multilayer pattern P2 is protected, a portion of the first upper cladding layer 17 and the second upper cladding layer 27 from the surface of the first cap layer 18 and the second cap layer 28 is protected. Impurities are introduced by ion implantation to the depth. As a result, insulating regions 19 and 29 are formed at the impurity introduction portions, and a first current injection layer 18a formed by patterning the first cap layer 18 and a second current injection layer formed by patterning the second cap layer 28. 28
a is formed. These current injection layers 18a, 28a
This is provided along the intended stripe portion b shown in FIG. 7A, whereby a single stripe 16a is formed in the first active layer 16 and a single stripe 26a is formed in the second active layer 26. Is done. These stripes 16
a, 26a extend in a direction crossing the processing area 1a on the surface of the substrate 1 and the initial surface area (1b) alternately. In particular, the stripes 26a in the second active layer 26 extend so as to alternately cross the processing region 1a and the initial surface region (1b).

【0042】以上の後、ここでの図示は省略したが、第
1実施形態と同様に、電流注入層8a,18aに接続さ
せる状態でTi/Pt/Auのようなp型の電極を形成
し、さらにn型の基板1に接続させる状態でAuGe/
Ni/Auのようなn型の電極を形成する。
After the above, although not shown here, as in the first embodiment, a p-type electrode such as Ti / Pt / Au is formed in a state of being connected to the current injection layers 8a and 18a. While being connected to the n-type substrate 1, AuGe /
An n-type electrode such as Ni / Au is formed.

【0043】次に、隣り合わせて設けられた第1多層パ
ターンP1と第2多層パターンP2とを一組にして、基
板1を分割する。
Next, the substrate 1 is divided into a set of the first multilayer pattern P1 and the second multilayer pattern P2 provided adjacent to each other.

【0044】その後、図8(2)のB−B’断面に相当
する図9に示すように、電流注入層18a,28aの延
設方向と交差し、かつ初期表面領域1b(図2参照)の
中央を通る劈開線cにおいて、基板1、第2多層膜パタ
ーンP2及びここでの図示を省略した第1多層膜パター
ン(P1)を劈開して各半導体発光装置を完成させる。
Thereafter, as shown in FIG. 9 corresponding to the BB 'section of FIG. 8B, the initial surface region 1b intersects with the extending direction of the current injection layers 18a and 28a (see FIG. 2). At the cleavage line c passing through the center of the substrate 1, the second multilayer film pattern P2 and the first multilayer film pattern (P1) not shown here are cleaved to complete each semiconductor light emitting device.

【0045】このようにして得られた半導体発光装置
は、図8(2)の断面図及び図9に示すように、第1活
性層16を備えた第1レーザと、この第1活性層16と
は組成の異なる第2活性層26を備えた第2レーザとを
有する2波長レーザになる。
As shown in the sectional view of FIG. 8 (2) and FIG. 9, the semiconductor light emitting device thus obtained comprises: a first laser having a first active layer 16; And a second laser having a second active layer 26 having a different composition.

【0046】ここで特に、第2レーザは、第2活性層2
6内のストライプ26aの両端側となる劈開面付近が初
期表面領域1b上に形成され、中央付近が加工領域1a
上に形成されたものになる。このため、この第2レーザ
は、第1実施形態の半導体発光装置と同様に、窓構造を
有するものとなる。
Here, in particular, the second laser is applied to the second active layer 2.
6 are formed on the initial surface region 1b near the cleavage planes on both ends of the stripe 26a, and the processing region 1a is formed near the center.
It will be the one formed above. Therefore, the second laser has a window structure, similarly to the semiconductor light emitting device of the first embodiment.

【0047】したがって、この第2実施形態によれば、
高精度のプロセスを追加することなく、ラフな位置合わ
せによるマスクパターンの形成、エピタキシャル層の形
成、さらにはこれらのエッチング除去と言った簡便な工
程の追加のみによって第2レーザに窓構造を設けてな
る、2波長の半導体発光装置を得ることができる。ま
た、特に安定した発光光を取り出しにくい4元系(Al
GaInP)の第2レーザに窓構造を設けたことで、こ
の第2レーザからも安定した発光光を得ることが可能に
なる。
Therefore, according to the second embodiment,
Without adding a high-precision process, the second laser is provided with a window structure only by the addition of a simple process such as formation of a mask pattern by rough alignment, formation of an epitaxial layer, and furthermore, removal of these by etching. Thus, a two-wavelength semiconductor light emitting device can be obtained. In addition, a quaternary system (Al
By providing the window structure in the second laser (GaInP), stable emission light can be obtained from the second laser.

【0048】尚、第2実施形態においては、第1レーザ
を構成する第1多層膜パターンP1と、第2レーザを構
成する第2多層膜パターンP2とを、一定幅を有する直
線条のラインパターンとして示した。しかし、これらの
パターンP1、P2の形状は、直線条のラインパターン
に限定されることはなく、必要に応じて幅の狭いくびれ
部などを形成しても良い。
In the second embodiment, the first multilayer pattern P1 forming the first laser and the second multilayer pattern P2 forming the second laser are formed by forming a linear line pattern having a constant width. As shown. However, the shape of these patterns P1 and P2 is not limited to a linear line pattern, and a narrow constriction or the like may be formed as necessary.

【0049】また、第2実施形態においては、本発明を
2波長の半導体発光装置に適用した場合を説明したが、
本発明は、同一波長の半導体レーザが複数搭載された半
導体装置や、アレイレーザ等の他の複合レーザにも適用
可能であり、同様の効果を得ることができる。
In the second embodiment, the case where the present invention is applied to a two-wavelength semiconductor light emitting device has been described.
The present invention can be applied to a semiconductor device in which a plurality of semiconductor lasers having the same wavelength are mounted, and to other composite lasers such as an array laser, and similar effects can be obtained.

【0050】さらに、上記各実施形態においては、Ga
AsからなるOFF基板を用いた場合を例示したが、本
発明はこれに限定されることはなく、他の化合物半導
体、例えばガリウムナイトライド(GaN)からなるO
FF基板を用いた場合にも適用可能であり、同様の効果
を得ることができる。ただし、この場合、クラッド層や
活性層などの材質及びこれらのパターニングの際に用い
られるエッチング液等は、適宜選択されたものを用いる
こととする。
Further, in each of the above embodiments, Ga
The case where the OFF substrate made of As is used has been exemplified, but the present invention is not limited to this case, and other compound semiconductors, for example, O 2 made of gallium nitride (GaN) are used.
The present invention can be applied to a case where an FF substrate is used, and the same effect can be obtained. However, in this case, the materials such as the cladding layer and the active layer, and the etching solution and the like used for patterning these materials are appropriately selected.

【0051】[0051]

【発明の効果】以上本発明の半導体発光装置及びその製
造方法によれば、OFF基板の表面にエピタキシャル層
をエッチング除去してなる加工領域を設けてその両側に
初期表面領域を配置し、加工領域の上部にストライプの
中央付近が配置される構成を採用することによって、高
精度のプロセスを追加することなく、ラフな位置合わせ
によるマスクパターンの形成、エピタキシャル層の形
成、さらにはこれらのエッチング除去と言った簡便な工
程の追加のみによって窓構造を有する半導体発光装置を
得ることが可能になる。この結果、窓構造を有する半導
体発光装置の歩留まりの向上及び製造コストの削減を図
ることができる。
As described above, according to the semiconductor light emitting device and the method of manufacturing the same of the present invention, a processing region formed by etching and removing an epitaxial layer is provided on the surface of an OFF substrate, and initial surface regions are arranged on both sides thereof. By adopting a configuration in which the vicinity of the center of the stripe is arranged at the top of the mask, it is possible to form a mask pattern by rough alignment, form an epitaxial layer, and further remove these by etching without adding a high precision process. It is possible to obtain a semiconductor light emitting device having a window structure only by adding the simple steps described above. As a result, it is possible to improve the yield and reduce the manufacturing cost of the semiconductor light emitting device having the window structure.

【図面の簡単な説明】[Brief description of the drawings]

【図1】第1実施形態を説明するための断面工程図であ
る。
FIG. 1 is a sectional process view for explaining a first embodiment.

【図2】第1実施形態を説明するための平面図である。FIG. 2 is a plan view for explaining the first embodiment.

【図3】第1実施形態を説明するための断面図(その
1)である。
FIG. 3 is a cross-sectional view (part 1) for describing the first embodiment.

【図4】第1実施形態を説明するための断面図(その
2)である。
FIG. 4 is a sectional view (part 2) for explaining the first embodiment;

【図5】本発明の効果を説明する図である。FIG. 5 is a diagram illustrating the effect of the present invention.

【図6】第1実施形態の変形例を示す平面図である。FIG. 6 is a plan view showing a modification of the first embodiment.

【図7】第2実施形態を説明するための工程図(その
1)である。
FIG. 7 is a process chart (part 1) for explaining the second embodiment;

【図8】第2実施形態を説明するための工程図(その
2)である。
FIG. 8 is a process chart (part 2) for explaining the second embodiment;

【図9】第2実施形態を説明するための断面図である。FIG. 9 is a cross-sectional view illustrating a second embodiment.

【図10】従来の半導体発光装置の一例を説明する断面
図である。
FIG. 10 is a cross-sectional view illustrating an example of a conventional semiconductor light emitting device.

【符号の説明】[Explanation of symbols]

1…基板、1a…加工領域、1b…初期表面領域、2,
2’…マスクパターン、3,3’…エピタキシャル層、
5…下部クラッド層、6…活性層、7…上部クラッド
層、8a…電流注入層、16…第1活性層、17…第1
上部クラッド層、18a…第1電流注入層、25…第2
下部クラッド層、26…第2活性層、27…第2上部ク
ラッド層、28a…第2電流注入層、P…多層膜パター
ン、P1…第1多層膜パターン、P2…第2多層膜パタ
ーン
DESCRIPTION OF SYMBOLS 1 ... Substrate, 1a ... Processing area, 1b ... Initial surface area, 2,
2 ': mask pattern, 3, 3': epitaxial layer,
5 lower clad layer, 6 active layer, 7 upper clad layer, 8a current injection layer, 16 first active layer, 17 first
Upper cladding layer, 18a: first current injection layer, 25: second
Lower cladding layer, 26: second active layer, 27: second upper cladding layer, 28a: second current injection layer, P: multilayer pattern, P1: first multilayer pattern, P2: second multilayer pattern

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 結晶面に対して傾斜させた表面を有する
化合物半導体からなる基板と、下部クラッド層、活性層
及び当該下部クラッド層と異なる導電型の上部クラッド
層が前記基板上に順次積層された多層膜パターンと、当
該多層膜パターン上に設けられた一条の電流注入層とを
備えてなる半導体発光装置において、 前記基板の表面は、当該基板上に成長させたエピタキシ
ャル層をエッチング除去してなる加工領域と、当該加工
領域の両側に位置する初期表面領域とを備え、前記多層
膜パターンは、前記電流注入層の延設方向の両端部が前
記初期表面領域上に設けられ、中央部が前記加工領域上
に設けられたことを特徴とする半導体発光装置。
1. A substrate made of a compound semiconductor having a surface inclined with respect to a crystal plane, a lower clad layer, an active layer, and an upper clad layer having a conductivity type different from that of the lower clad layer are sequentially laminated on the substrate. In a semiconductor light-emitting device comprising a multilayer film pattern and a single current injection layer provided on the multilayer film pattern, the surface of the substrate is obtained by etching and removing an epitaxial layer grown on the substrate. Processing region, and an initial surface region located on both sides of the processing region, wherein the multilayer film pattern has both ends in the extending direction of the current injection layer provided on the initial surface region, and a central portion. A semiconductor light emitting device provided on the processing region.
【請求項2】 請求項1記載の半導体発光装置におい
て、 前記電流注入層の両脇における前記基板上に、前記エピ
タキシャル層が残されていることを特徴とする半導体発
光装置。
2. The semiconductor light emitting device according to claim 1, wherein said epitaxial layer is left on said substrate on both sides of said current injection layer.
【請求項3】 請求項2記載の半導体発光装置におい
て、 前記エピタキシャル層を第2の下部クラッド層とし、こ
の上部に前記活性層とは異なる組成の第2の活性層、前
記エピタキシャル層と異なる導電型の第2の上部クラッ
ド層が順次積層された第2の多層膜パターンと、 前記電流注入層と平行に前記第2の多層膜パターン上に
設けられた第2の電流注入層とを備えたことを特徴とす
る半導体発光装置。
3. The semiconductor light emitting device according to claim 2, wherein the epitaxial layer is a second lower cladding layer, and a second active layer having a composition different from that of the active layer and a conductive property different from that of the epitaxial layer. A second multilayer pattern in which a second upper clad layer of a mold is sequentially stacked; and a second current injection layer provided on the second multilayer pattern in parallel with the current injection layer. A semiconductor light emitting device characterized by the above-mentioned.
【請求項4】 結晶面に対して傾斜させた表面を有する
化合物半導体からなる基板の当該表面上にマスクパター
ンを形成し、当該マスクパターンで挟まれた当該基板の
露出表面上にエピタキシャル層を成長させる工程と、 前記エピタキシャル層をエッチング除去することによっ
て、前記基板の表面に当該エピタキシャル層をエッチン
グ除去してなる加工領域を形成する工程と、 前記マスクパターンを除去することによって前記加工領
域の両側に前記基板の初期表面領域を露出させる工程
と、 前記基板上に下部クラッド層、活性層及び当該下部クラ
ッド層と異なる導電型の上部クラッド層が順次積層され
た多層膜を形成する工程と、 前記多層膜上に、前記加工領域上を横切る状態で当該加
工領域の両脇の前記初期表面領域上にまで延設された電
流注入層を形成する工程と、 を行うことを特徴とする半導体発光装置の製造方法。
4. A mask pattern is formed on a surface of a substrate made of a compound semiconductor having a surface inclined with respect to a crystal plane, and an epitaxial layer is grown on an exposed surface of the substrate sandwiched between the mask patterns. Forming a processing region formed by etching away the epitaxial layer on the surface of the substrate by etching away the epitaxial layer; and removing both sides of the processing region by removing the mask pattern. Exposing an initial surface region of the substrate; forming a multilayer film in which a lower clad layer, an active layer and an upper clad layer of a conductivity type different from the lower clad layer are sequentially laminated on the substrate; On the film, extended to the initial surface area on both sides of the processing area in a state of crossing over the processing area The method of manufacturing a semiconductor light-emitting device, which comprises carrying out a step of forming a flow injection layer.
【請求項5】 請求項4記載の半導体発光装置の製造方
法において、 前記エピタキシャル層をエッチング除去する工程では、
前記電流注入層の両脇になる部分に当該エピタキシャル
層を残すことを特徴とする半導体発光装置の製造方法。
5. The method for manufacturing a semiconductor light emitting device according to claim 4, wherein the step of etching and removing the epitaxial layer comprises:
A method for manufacturing a semiconductor light emitting device, wherein the epitaxial layer is left on both sides of the current injection layer.
【請求項6】 結晶面に対して傾斜させた表面を有する
化合物半導体からなる基板の当該表面上に一対のマスク
パターンを形成する工程と、 前記マスクパターンが形成された基板上に、第1下部ク
ラッド層となるエピタキシャル層、第1活性層及び当該
エピタキシャル層と異なる導電型の第1上部クラッド層
が順次積層された第1多層膜を形成する工程と、 前記マスクパターン上及び当該マスクパターン間の前記
第1多層膜をエッチング除去することによって、第1多
層膜パターンを形成すると共に当該マスクパターン間に
おける前記基板の表面に前記エピタキシャル層をエッチ
ング除去してなる加工領域を形成する工程と、 前記マスクパターンを除去することによって前記加工領
域の両側に前記基板の初期表面領域を露出させる工程
と、 前記基板上に第2下部クラッド層、前記第1活性層と異
なる組成の第2活性層及び当該第2下部クラッド層と異
なる導電型の第2上部クラッド層が積層された第2多層
膜を形成する工程と、 前記初期表面領域上及び前記加工領域上に前記第2多層
膜を残し前記第1多層膜パターン上の当該第2多層膜を
エッチング除去することによって第2多層膜パターンを
形成する工程と、 前記第1多層パターン上及び第2多層膜パターン上に、
前記加工領域を横切る状態で当該加工領域の両脇の前記
初期表面領域上にまで延設された電流注入層を形成する
工程とを行うことを特徴とする半導体発光装置の製造方
法。
6. A step of forming a pair of mask patterns on a surface of a substrate made of a compound semiconductor having a surface inclined with respect to a crystal plane, and forming a first lower portion on the substrate on which the mask pattern is formed. Forming a first multilayer film in which an epitaxial layer serving as a cladding layer, a first active layer, and a first upper cladding layer having a conductivity type different from that of the epitaxial layer are sequentially laminated; and on the mask pattern and between the mask patterns Forming the first multilayer film pattern by etching away the first multilayer film, and forming a processing region formed by etching away the epitaxial layer on the surface of the substrate between the mask patterns; Exposing an initial surface area of the substrate on both sides of the processing area by removing a pattern; Forming a second multilayer film on the substrate, in which a second lower clad layer, a second active layer having a different composition from the first active layer, and a second upper clad layer having a conductivity type different from that of the second lower clad layer are stacked; Forming a second multilayer pattern by etching and removing the second multilayer film on the first multilayer pattern while leaving the second multilayer film on the initial surface region and the processing region. And on the first multilayer pattern and the second multilayer pattern,
Forming a current injection layer extending over the initial surface region on both sides of the processing region in a state of crossing the processing region.
JP2000053758A 2000-02-29 2000-02-29 Semiconductor light emitting device and method for manufacturing semiconductor light emitting device Expired - Fee Related JP4839497B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000053758A JP4839497B2 (en) 2000-02-29 2000-02-29 Semiconductor light emitting device and method for manufacturing semiconductor light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000053758A JP4839497B2 (en) 2000-02-29 2000-02-29 Semiconductor light emitting device and method for manufacturing semiconductor light emitting device

Publications (2)

Publication Number Publication Date
JP2001244561A true JP2001244561A (en) 2001-09-07
JP4839497B2 JP4839497B2 (en) 2011-12-21

Family

ID=18575093

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000053758A Expired - Fee Related JP4839497B2 (en) 2000-02-29 2000-02-29 Semiconductor light emitting device and method for manufacturing semiconductor light emitting device

Country Status (1)

Country Link
JP (1) JP4839497B2 (en)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04181788A (en) * 1990-11-15 1992-06-29 Mitsubishi Electric Corp Semiconductor laser and manufacture thereof
JPH0563291A (en) * 1991-08-30 1993-03-12 Toshiba Corp Semiconductor laser device
JPH06196809A (en) * 1992-12-22 1994-07-15 Mitsubishi Electric Corp Semiconductor optical device and manufacture thereof
JPH09191150A (en) * 1995-11-06 1997-07-22 Furukawa Electric Co Ltd:The Semiconductor laser device and its manufacture
JPH11150320A (en) * 1997-11-14 1999-06-02 Sony Corp Semiconductor light-emitting device and manufacture thereof
JPH11186651A (en) * 1997-12-19 1999-07-09 Sony Corp Integrated semiconductor light-emitting device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04181788A (en) * 1990-11-15 1992-06-29 Mitsubishi Electric Corp Semiconductor laser and manufacture thereof
JPH0563291A (en) * 1991-08-30 1993-03-12 Toshiba Corp Semiconductor laser device
JPH06196809A (en) * 1992-12-22 1994-07-15 Mitsubishi Electric Corp Semiconductor optical device and manufacture thereof
JPH09191150A (en) * 1995-11-06 1997-07-22 Furukawa Electric Co Ltd:The Semiconductor laser device and its manufacture
JPH11150320A (en) * 1997-11-14 1999-06-02 Sony Corp Semiconductor light-emitting device and manufacture thereof
JPH11186651A (en) * 1997-12-19 1999-07-09 Sony Corp Integrated semiconductor light-emitting device

Also Published As

Publication number Publication date
JP4839497B2 (en) 2011-12-21

Similar Documents

Publication Publication Date Title
US7535945B2 (en) Semiconductor laser apparatus and method of manufacturing the same
JP4660224B2 (en) Semiconductor laser device
JP3822976B2 (en) Semiconductor device and manufacturing method thereof
KR100541110B1 (en) Method of producing multi-wavelength semiconductor laser device
US8198637B2 (en) Nitride semiconductor laser and method for fabricating the same
US20110124140A1 (en) Semiconductor laser device and manufacturing method thereof
US7817694B2 (en) Semiconductor laser apparatus and manufacturing method thereof
JP2006278661A (en) Optical semiconductor element and its manufacturing method, and optical semiconductor device
JP4244058B2 (en) Manufacturing method of semiconductor light emitting device
JP2001244560A (en) Semiconductor light emitting device and its manufacturing method
JP2008078340A (en) Semiconductor laser element and manufacturing method therefor
JP2001244569A (en) Method of manufacturing for semiconductor laser light emitting device
JP4056717B2 (en) Semiconductor laser and manufacturing method thereof
JPH11340570A (en) Photoelectric conversion element and its manufacture
JP4839497B2 (en) Semiconductor light emitting device and method for manufacturing semiconductor light emitting device
JP2006303052A (en) Semiconductor laser device and manufacturing method thereof
JP2008060248A (en) Semiconducor laser, and manufacturing method of semiconductor laser
US20040264534A1 (en) Semiconductor laser device and method for manufacturing the same
JP3505913B2 (en) Method for manufacturing semiconductor light emitting device
JPWO2005088790A1 (en) Semiconductor laser device and manufacturing method thereof
JP2003309328A (en) Semiconductor laser element and its manufacturing method
JPH0697589A (en) Semiconductor laser array element and manufacture thereof
JP2002223036A (en) Semiconductor laser element and method for manufacturing it
JP2011023754A (en) Semiconductor laser device
JP2004014912A (en) Semiconductor laser diode and its manufacturing method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061213

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20091021

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20091026

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20091104

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100405

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100623

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100816

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110906

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110919

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141014

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees