JP2001238438A - 電源装置 - Google Patents

電源装置

Info

Publication number
JP2001238438A
JP2001238438A JP2000042544A JP2000042544A JP2001238438A JP 2001238438 A JP2001238438 A JP 2001238438A JP 2000042544 A JP2000042544 A JP 2000042544A JP 2000042544 A JP2000042544 A JP 2000042544A JP 2001238438 A JP2001238438 A JP 2001238438A
Authority
JP
Japan
Prior art keywords
load
power supply
pulse
capacitor
constant current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000042544A
Other languages
English (en)
Other versions
JP3740656B2 (ja
Inventor
Hiroyuki Osuga
弘行 大須賀
Toshio Gounai
敏夫 郷内
Isao Terukina
勲 照喜名
Eiji Nishida
英司 西田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2000042544A priority Critical patent/JP3740656B2/ja
Publication of JP2001238438A publication Critical patent/JP2001238438A/ja
Application granted granted Critical
Publication of JP3740656B2 publication Critical patent/JP3740656B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Control Of Voltage And Current In General (AREA)
  • Dc-Dc Converters (AREA)

Abstract

(57)【要約】 【課題】 負荷の初期抵抗値が低い場合でも、小容量の
キャパシタから高電圧を印加し、負荷放電に要する電流
を一定時間継続させて小型軽量化を実現した電源装置を
得る。 【解決手段】 直流電源電圧を共振させるインダクタ1
3およびキャパシタ14と、キャパシタに直列接続され
た第1の遮断素子2と、キャパシタ電圧VCの出力側に
一端が接続された負荷11と、負荷に直列接続された第
2の遮断素子3と、コマンド信号VCMに応答して各遮
断素子のオンオフ制御用の第1、第2のパルス信号VP
1、VP2を生成するパルス発生器8、パルス遅延回路
9と、各パルス信号に同期したタイミングで各遮断素子
をオンオフ制御する第1、第2の駆動回路6、7とを備
えた。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、たとえば人工衛
星などに搭載されるイオンエンジンのクリーニングモー
ド電源として用いられる電源装置に関し、特にインダク
タおよびキャパシタの直列共振を用いてキャパシタを充
電し、小容量のキャパシタから高電圧を発生させること
により、低抵抗値の負荷に対する放電を可能とし、小型
軽量化を実現した電源装置に関するものである。
【0002】
【従来の技術】従来より、単純なスイッチ回路を含み、
直流電源電圧を負荷に直接印加するように構成された電
源装置はよく知られている。この場合、負荷に流れる負
荷電流は、直流電源電圧を電流制限素子の抵抗値と負荷
抵抗値との和で除算した値となる。
【0003】また、この種の電源装置は、負荷の初期抵
抗値が電流制限素子の抵抗値よりも比較的大きい場合に
好適であり、人工衛星などに搭載されるイオンエンジン
のクリーニングモード電源として適用され得る。
【0004】図9は上記人工衛星に搭載される従来の電
源装置の構成を示す回路ブロック図である。図9におい
て、1は直流電源、2、3は電界効果トランジスタから
なる第1、第2の遮断素子(以下、単に「遮断素子」と
いう)、4は抵抗器からなる電流制限素子である。各遮
断素子2、3および電流制限素子4は、直流電源1の一
端に直列に接続されている。
【0005】5はキャパシタであり、各遮断素子2、3
の接続点と直流電源1の他端との間に挿入されている。
6、7は各遮断素子2、3を駆動する第1、第2の駆動
回路(以下、単に「駆動回路」という)であり、それぞ
れ、各遮断素子2、3のゲートに個別に接続されてい
る。
【0006】8は地上からのコマンド信号VCMが入力
されるパルス発生器、9はパルス発生器8の出力端子に
接続されたパルス遅延回路である。パルス発生器8の出
力端子は駆動回路6に接続され、パルス遅延回路9の出
力端子は駆動回路7に接続されている。
【0007】10は抵抗器からなる電荷放電素子であ
り、キャパシタ5の両端間に並列接続されている。11
は負荷であり、電流制限素子4と直流電源1の他端との
間に挿入されている。
【0008】VCはキャパシタ5から発生するキャパシ
タ電圧、VOは遮断素子3から発生する出力電圧、VR
は電流制限素子4を介して負荷11に印加される負荷電
圧、IRは負荷11に流れる負荷電流である。
【0009】VG1は駆動回路6から遮断素子2のゲー
トに印加される第1の駆動信号、VG2は駆動回路7か
ら遮断素子3のゲートに印加される第2の駆動信号、V
P1はパルス発生器8から出力される第1のパルス信
号、VP2はパルス遅延回路9から出力される第2のパ
ルス信号である。
【0010】パルス発生器8およびパルス遅延回路9
は、外部から入力されるコマンド信号VCMに応答し
て、各遮断素子2、3をオンオフ制御するための第1お
よび第2のパルス信号VP1、VP2(以下、単に「パ
ルス信号」という)を生成する。
【0011】各駆動回路6、7は、各パルス信号VP
1、VP2に同期したタイミングで、第1および第2の
駆動信号VG1、VG2(以下、単に「駆動信号」とい
う)を出力し、各遮断素子2、3をオンオフ制御する。
【0012】次に、図10を参照しながら、図9に示し
た従来の電源装置の回路動作について説明する。図10
は従来の電源装置の回路動作を示すタイミングチャート
である。
【0013】図10においては、地上からのコマンド信
号VCMによりパルス信号VP1、VP2に関連して生
成される駆動信号VG1、VG2(各遮断素子2、3の
オンオフタイミング)と、負荷電圧VRおよび負荷電流
IRの印加タイミングとの関係が示されている。
【0014】図10において、負荷電圧VRは、電流制
限素子4の抵抗値R2と、負荷11の抵抗値R1および
キャパシタ5の容量とにより決定される時定数にしたが
って減衰することを示している。
【0015】いま、時刻t1において、直流電源1の出
力電圧Vが各遮断素子2、3に印加された状態で、地上
からのコマンド信号VCMがオフからオンに切り換わっ
た場合、パルス発生器8は、駆動回路6およびパルス遅
延回路9にパルス信号VP1を送信する。
【0016】これにより、まず駆動信号VG1が生成さ
れて、遮断素子2がオフからオンに切り換わり、時刻t
2までの間に、キャパシタ5を直流電源電圧Vに相当す
る値まで充電する。
【0017】ただし、時刻t1〜t2の期間において
は、駆動信号VG2がオフされているので、遮断素子3
はオフ状態を保持している。こうしてキャパシタ5が充
電され、時刻t3において駆動信号VG1がオフされた
後、時刻t4においてパルス遅延回路9が動作し、駆動
信号VG2がオンに切り換わる。
【0018】これにより、パルス信号VP1と同等の電
圧レベルのパルス信号VP2がパルス遅延回路9から駆
動回路7に送信され、遮断素子3は、オフからオンに切
り換えられる。なお、キャパシタ5の充電後において、
遮断素子2はオンからオフに切り換えられている。
【0019】時刻t4において遮断素子3がオンする
と、図10のように負荷電流IRが流れる。このときの
負荷電流IRは、直流電源電圧Vと、負荷11の抵抗値
R1および電流制限素子4の抵抗値R2との関係から、
以下の(1)式のように、時間tの関数で表わされる。
【0020】 IR(t)=V・exp(at)/(R1+R2) ・・・(1)
【0021】ただし、(1)式において、aは各抵抗値
R1、R2およびキャパシタ5の容量Cから求まる値で
あり、以下の(2)式のように表わされる。
【0022】 a=R1/{(R1+R2)・C} ・・・(2)
【0023】また、負荷電圧VRは、時間tの関数とし
て、直流電源電圧Vおよび上記値aを用いて、以下の
(3)式のように表わされる。
【0024】 VR(t)=V・exp(at) ・・・(3)
【0025】以下、負荷電圧VR(t)および負荷電流
IR(t)が十分に減衰した時刻t5において、駆動信
号VG2はオフされる。このように動作する従来の電源
装置において、負荷11に供給可能な最大電圧VRma
xは、当然のことながら、直流電源電圧Vよりも低い電
圧値となる。
【0026】また、負荷11の抵抗値R1が電流制限素
子4の抵抗値R2よりも比較的低い場合において、負荷
電流IRを安定に継続供給しようとすると、キャパシタ
5の容量Cを相当に大きく設定しなければならない。
【0027】ところで、人工衛星に搭載されるイオンエ
ンジン(図示せず)のクリーニングモード電源に接続さ
れる負荷11の抵抗値R1は、たとえば以下のように不
適切な状態で発生するものである。
【0028】すなわち、イオンエンジンが動作すること
によって、イオンエンジンのスラスタの放電室内部やグ
リット部には、モリブデンなどの金属物が生成される
が、この金属物は、数mm程度のかけら状の物質として
スラスタ内部を浮遊するので、イオンエンジンのスラス
タの加速グリッドとスクリーングリットとの間に接触し
て留まるおそれがある。
【0029】このように、イオンエンジンのスラスタの
加速グリッドとスクリーングリットとの間に金属物が接
触して留った状態において、負荷11の抵抗値は、電気
的に数Ω(または、数mΩ)〜100kΩ程度になり、
大負荷となり得る。
【0030】また、イオンエンジンのスラスタのディセ
ルグリット(グランド電位グリット)と加速グリットと
の間にも、上記状態と電気的に同程度の抵抗値を有する
負荷が存在する。
【0031】このような状態においては、イオンエンジ
ンが十分に機能せず、イオン加速を正常に行うことはで
きない。したがって、従来の電源装置においては、上記
のようなかけら状の金属物質すなわち異物を電気的また
は熱的に取り除く必要があった。
【0032】次に、上記のような金属片に起因する負荷
11を取り除く場合に、電源装置に要求されるクリーニ
ングモード電源の電圧と電流との関係について説明す
る。
【0033】一般に、電源電圧Vを負荷11に印加する
と、負荷11は放電により急激に抵抗値R1が低下する
特性を示すので、負荷11の抵抗値R1が高抵抗値から
低抵抗値に至っても負荷電流IRを一定時間以上継続し
て供給するためには、放電電流として2A程度以上が必
要となる。
【0034】このとき、負荷11は、放電時のローレン
ツ力により、はじき飛ばされた状態になり、グリット間
から電気的に取り除かれる。また、負荷11に供給可能
な最大電圧VRmaxは、負荷11の放電を誘起する電
圧として、80V以上の電圧になることが必要である。
【0035】通常、負荷11の抵抗値R1は、放電前に
おいては数10kΩ〜数100kΩとなり、放電後にお
いては数Ωとなるが、金属片の接触状態によっては、放
電前の抵抗値が数Ωとなり得る。
【0036】この場合、負荷11の放電前の抵抗値(数
Ω)が、電流制限素子4の等価抵抗値(10Ω程度)と
比較して低すぎるために、負荷11に印加しなければな
らない初期電圧が抑制されてしまい、放電させるための
負荷電圧VRを供給することが困難になる。
【0037】図11は上記動作を示す説明図であり、イ
オンエンジンのクリーニングモード電源装置に適用した
場合に、負荷11が要求する電圧と電流との相関関係
(動作範囲)のイメージを概略的に示している。
【0038】図11において、横軸は負荷11が要求す
る電流、縦軸は負荷11が要求する電圧であり、負荷1
1が要求する動作点は斜線で示されている。
【0039】このように、人工衛星に搭載されるイオン
エンジンのクリーニングモード電源の負荷11は、かけ
ら状の金属物質に起因しており、負荷11となる金属片
を電気的または熱的に取り除くために、放電時のローレ
ンツ力によりはじき飛ばしている。
【0040】しかし、負荷抵抗値R1は負荷電圧VRの
印加時の放電により急低下するので、負荷抵抗値R1が
高抵抗値から低抵抗値に至っても負荷電流IRを一定時
間以上継続して供給できる放電電流を継続的に流すため
には、電源出力部に大容量のキャパシタ5を必要とす
る。
【0041】また、負荷11の放電前の抵抗値が電流制
限素子4の等価抵抗値と比較して低すぎるために、負荷
11に印加しなければならない初期電圧が抑制されて、
放電が困難となり、金属片を取り除くことが困難になっ
ていた。
【0042】
【発明が解決しようとする課題】従来の電源装置は以上
のように、負荷11が極めて低い抵抗値から放電しよう
とする場合、放電に必要な電流を一定時間継続させるた
めには、電流制限素子4の抵抗値R2を数100mΩ程
度の低い値に設定する必要があり、800A程度の最大
電流値を流すために、極めて大容量の遮断素子3および
キャパシタ5を具備する必要があった。
【0043】したがって、特に小型化が要求される人工
衛星に搭載されるイオンエンジンのクリーニングモード
電源に適用した場合、電源装置の寸法および重量が極め
て大きくなってしまい、実用的でないという問題点があ
った。
【0044】この発明は上記のような問題点を解決する
ためになされたもので、放電前の負荷の初期抵抗値が低
い場合においても、負荷に供給される電圧として放電電
圧以上の電圧を印加し、且つ放電に必要とされる電流を
一定時間継続させることにより、小型軽量化を実現した
電源装置を得ることを目的とする。
【0045】
【課題を解決するための手段】この発明の請求項1に係
る電源装置は、直流電源の一端にアノードが接続された
ダイオードと、ダイオードのカソードに一端が接続され
て直流電源の電圧を共振させるインダクタと、インダク
タの他端に一端が接続されてインダクタとともに共振す
るキャパシタと、キャパシタの両端間に並列接続された
電荷放電素子と、キャパシタの他端と直流電源の他端と
の間に挿入された第1の遮断素子と、キャパシタの一端
に一端が接続された電流制限素子と、電流制限素子の他
端に一端が接続された負荷と、負荷の他端と直流電源の
他端との間に挿入された第2の遮断素子と、外部から入
力されるコマンド信号に応答して第1および第2の遮断
素子をオンオフ制御するための第1および第2のパルス
信号を生成するパルス発生器およびパルス遅延回路と、
第1および第2のパルス信号に同期したタイミングで第
1および第2の遮断素子をオンオフ制御する第1および
第2の駆動回路とを備えたものである。
【0046】また、この発明の請求項2に係る電源装置
は、請求項1において、パルス発生器および遅延回路
は、第1および第2の遮断素子をオンオフ制御するタイ
ミングを、インダクタおよびキャパシタの共振周波数に
合わせて同期するように設定するものである。
【0047】また、この発明の請求項3に係る電源装置
は、請求項2において、遅延回路は、キャパシタの端子
電圧が最大となるタイミングに合わせて、第1のパルス
信号のオンタイミングよりも遅れた時刻に、第2のパル
ス信号をオフからオンに切り換えるものである。
【0048】また、この発明の請求項4に係る電源装置
は、直流電源の一端にアノードが接続されたダイオード
と、ダイオードのカソードに一端が接続されて直流電源
の電圧を共振させるインダクタと、インダクタの他端に
一端が接続されてインダクタとともに共振するキャパシ
タと、キャパシタの両端間に並列接続された電荷放電素
子と、キャパシタの他端と直流電源の他端との間に挿入
された第1の遮断素子と、インダクタの他端に一端が接
続された負荷と、負荷に流れる負荷電流を所定電流値に
制御する定電流制御部と、定電流制御部に対して所定電
流値に対応した電流指令値を入力する定電流指令回路
と、外部から入力されるコマンド信号に応答して第1お
よび第2の遮断素子をオンオフ制御するための第1およ
び第2のパルス信号を生成するパルス生成手段と、第1
のパルス信号に同期したタイミングで第1の遮断素子を
オンオフ制御する駆動回路とを備え、定電流制御部は、
負荷の他端と直流電源の他端との間に挿入された第2の
遮断素子と、負荷電流が所定電流値となるように、第2
のパルス信号に同期したタイミングで第2の遮断素子を
オンオフ制御する定電流駆動回路とを含むものである。
【0049】また、この発明の請求項5に係る電源装置
は、請求項4において、パルス生成手段は、キャパシタ
の端子電圧が最大となるタイミングに合わせて、第1の
パルス信号のオンタイミングよりも遅れた時刻に、第2
のパルス信号をオフからオンに切り換えるものである。
【0050】また、この発明の請求項6に係る電源装置
は、請求項4または請求項5において、パルス生成手段
は、コマンド信号に応答して第1のパルス信号を生成す
るパルス発生器と、パルス発生器に接続されて第2のパ
ルス信号を生成するパルス遅延回路とを含むものであ
る。
【0051】また、この発明の請求項7に係る電源装置
は、請求項4または請求項5において、パルス生成手段
は、コマンド信号に応答して第1および第2のパルス信
号を繰り返し生成するパルス発振器を含み、定電流駆動
回路は、第1の遮断素子がオンしてから第2の遮断素子
がオンするまでの遅延時間を、インダクタおよびキャパ
シタの共振周波数に比例した値に設定し、負荷に対して
断続的に所定電流値を供給するものである。
【0052】また、この発明の請求項8に係る電源装置
は、請求項7において、パルス発振器は、コマンド信号
によるオフ指令が受信されるまで、第1および第2のパ
ルス信号の繰り返し生成動作を継続するものである。
【0053】また、この発明の請求項9に係る電源装置
は、請求項7または請求項8において、負荷に並列接続
された第2の負荷と、第2の負荷に流れる第2の負荷電
流を所定電流値に制御する第2の定電流制御部とを備
え、パルス生成手段は、パルス発振器に接続された分周
回路を含み、分周回路は、第2のパルス信号に基づい
て、定電流制御部と第2の定電流制御部のオンオフタイ
ミング周期を同期分周する第3および第4のパルス信号
を発生して、負荷および第2の負荷に供給する電力を交
互に分散させ、定電流指令回路は、定電流制御部に対し
て所定電流値に対応した電流指令値を入力し、第2の定
電流制御部は、第2の負荷の他端と直流電源の他端との
間に挿入された第3の遮断素子と、第2の負荷電流が所
定電流値となるように、第4のパルス信号に同期したタ
イミングで第3の遮断素子をオンオフ制御する第2の定
電流駆動回路とを含むものである。
【0054】また、この発明の請求項10に係る電源装
置は、請求項9において、分周回路は、第2および第3
の遮断素子のオンタイミングに対応した第3および第4
のパルス信号の周期を、第1の遮断素子のオンタイミン
グに対応した第1のパルス信号の周期の2倍に設定し、
第1のパルス信号と第3および第4のパルス信号とを互
いに同期させたものである。
【0055】
【発明の実施の形態】実施の形態1.以下、この発明の
実施の形態1を図について説明する。図1はこの発明の
実施の形態1を示す回路ブロック図であり、1〜4、6
〜11、VCM、VG1、VG2、VP1、VP2は前
述(図9参照)と同様のものである。
【0056】図1において、12は直流電源1の一端に
アノードが接続されたダイオード、13はダイオード1
2のカソードに一端が接続されて直流電源1の電圧を共
振させるためのインダクタ、14はインダクタ13の他
端に一端が接続されてインダクタ13とともに共振する
キャパシタである。
【0057】この場合、第1の遮断素子2は、キャパシ
タ14の他端と直流電源1の他端との間に挿入され、第
2の遮断素子3は、負荷11の他端と直流電源1の他端
との間に挿入されている。また、電流制限素子4の一端
は、キャパシタ14の一端に接続されている。
【0058】図1においては、遮断素子2を構成する電
界効果トランジスタのドレインがキャパシタ14の一端
に接続され、遮断素子3を構成する電界効果トランジス
タのドレインが負荷11の他端に接続され、各遮断素子
2、3のソースが互いに接続されている。
【0059】また、パルス発生器8および遅延回路9
は、各遮断素子2、3をオンオフ制御するタイミング
が、インダクタ13およびキャパシタ14の共振周波数
に合わせて同期するように設定されている。
【0060】さらに、後述するように、直流電源電圧V
を約2倍の電圧に昇圧することによって、負荷11の初
期抵抗値が約50Ω(従来の場合の半分)程度まで低下
しても、負荷11の放電を維持できる電圧印加が可能な
構成となっている。
【0061】次に、図2のタイミングチャートを参照し
ながら、図1に示したこの発明の実施の形態1の動作に
ついて説明する。
【0062】図2において、第2のパルス信号VP2お
よび駆動信号VG2は、時刻t2のタイミングでオンさ
れ、第1のパルス信号VP1および駆動信号VG1のオ
フタイミング(t3)と同一の時刻t4にオフされる。
また、負荷電流IRは、十分に高いキャパシタ電圧VC
に対応した共振波形となって増幅される。
【0063】まず、前述と同様に、時刻t1において、
直流電源1から電圧が印加された状態で、地上からのコ
マンド信号VCMがオフからオンに切り換わった場合、
パルス発生器8は、駆動回路6およびパルス遅延回路9
にパルス信号VP1を送信し、第1の遮断素子2のゲー
トをオフからオンに切り換える。
【0064】これにより、共振用のキャパシタ14に
は、ダイオード12およびインダクタ13を介して直流
電源電圧Vが充電される。このとき、インダクタ13お
よびキャパシタ14による直列共振により、キャパシタ
14には、直流電源電圧Vの2倍相当の電圧値まで充電
可能となる。
【0065】一方、キャパシタ14の充電期間(時刻t
1〜時刻t2)において、第2の遮断素子3はオフ状態
を保っている。
【0066】キャパシタ14が充電された後、時刻t2
において、パルス信号VP1と同等の電圧レベルのパル
ス信号VP2がパルス遅延回路9から駆動回路7に送信
され、第2の遮断素子3のゲートは、オフからオンに切
り換えられる。
【0067】これにより、キャパシタ14に充電された
電圧VC(直流電源電圧Vよりも十分に高く充電された
電圧)は、短時間に負荷11に放出される。遮断素子3
は、キャパシタ14の放電後の適度のタイミング(たと
えば、時刻t4)において、オンからオフに切り換えら
れる。
【0068】なお、第1の遮断素子2は、第2の遮断素
子3がオフするタイミングと同程度のタイミング(時刻
t3)でオフに切り換わる。
【0069】以上のように動作する電源装置を用いた場
合、負荷11に印加される電圧VRの初期電圧は、時間
tの関数として、直流電源電圧Vを用いて、以下の
(4)式のように表わされる。
【0070】 VC(t)=V(1−cosωt) ・・・(4)
【0071】ただし、(4)式において、ωは角周波数
であり、インダクタ12のインダクタンス定数Lと、キ
ャパシタ14の容量定数Cとを用いて、以下の(5)式
のように表わされる。
【0072】ω=2π√(LC) ・・・(5)
【0073】(4)式から、負荷11に印加される初期
電圧VC(t)の最大値は、cosωtが最小(=−
1)を示す場合であって、直流電源電圧Vの2倍とな
る。なお、(4)式において、電荷放電素子10の抵抗
値は、計算式上無視できる程度に十分に高いものとして
いる。
【0074】このように、遮断素子2のオンタイミング
からインダクタ13およびキャパシタ14により直列共
振させて、キャパシタ電圧VCが最大となるタイミング
で遮断素子3をオンさせることにより、負荷11に印加
される電圧を直流電源1の端子電圧の2倍程度にするこ
とができる。
【0075】また、負荷11の放電維持に必要な電荷量
(キャパシタ14に蓄えられる初期電荷量)が印加電圧
の2乗に比例することから、従来(図9参照)のキャパ
シタ5と比較した場合、キャパシタ14の容量を約1/
4に小型軽量化することができるうえ、負荷11に放電
を誘起させ易い電圧を供給することができる。
【0076】また、放電の突入電圧が2倍に上昇するの
で、電流制限素子4の等価負荷抵抗値が従来装置と同等
であると仮定した場合、負荷11の放電前の抵抗値を従
来の電源装置と比較して1/2とすることができ、クリ
ーニングモード電源として対応できる初期の負荷範囲を
広げることができる。
【0077】したがって、負荷11の初期抵抗値が50
Ω程度(従来装置の供給電圧制約条件の約1/2)まで
低下しても、負荷11の放電を維持できる電圧を印加し
て、イオンエンジンのスラスタの各グリッド部に留まる
金属片をはじき飛ばすことができる。
【0078】実施の形態2.なお、上記実施の形態1で
は、負荷電流IRを制御するために、遮断素子3をオン
オフ制御する駆動回路7を用いたが、遮断素子3により
構成される定電流制御部を用い、負荷電流IRを定電流
制御してもよい。
【0079】図3は定電流制御部を用いて負荷電流IR
を制御するように構成したこの発明の実施の形態2を示
す回路ブロック図である。図3において、前述(図1参
照)と同様のものについては、同一符号を付して詳述を
省略する。
【0080】15は遮断素子3をオンオフ制御する定電
流駆動回路、16は所定電流値に対応した電流指令値V
SR(電圧値)を生成する定電流指令回路、17は電流
フィードバック信号VSIを生成するための電流検出器
である。
【0081】18は負荷電流IRを所定電流値に制御す
る定電流制御部であり、遮断素子3、定電流駆動回路1
5および電流検出器17により構成される。なお、定電
流指令回路16は、定電流制御部18に含まれてもよ
い。
【0082】定電流制御部18内の定電流駆動回路15
は、パルス信号VP2、電流指令値VSRおよび電流フ
ィードバック信号VSIからなる入力信号に基づいて、
負荷電流IRが所定電流値となるように、パルス信号V
S2に同期したタイミングで遮断素子3をオンオフ制御
する。
【0083】この場合、前述(図1参照)の電流制限素
子4は不要となり、負荷11の一端は、インダクタ13
とキャパシタ14との接続点に直接接続されている。
【0084】また、コマンド信号VCMに応答するパル
ス生成手段は、前述と同様に、パルス信号VP1を生成
するパルス発生器8と、パルス発生器8に接続されてパ
ルス信号VP2を生成するパルス遅延回路9とにより構
成されている。
【0085】次に、図4のタイミングチャートを参照し
ながら、図3に示したこの発明の実施の形態2の動作に
ついて説明する。まず、前述と同様に、時刻t1におい
て、地上からのコマンド信号VCMがオフからオンに切
り換わると、パルス発生器8は、パルス信号VP1を出
力して遮断素子2をオフからオンに切り換える。
【0086】これにより、キャパシタ14は、インダク
タ13およびキャパシタ14の直列共振により、直流電
源電圧Vの2倍相当まで充電される。
【0087】キャパシタ14が充電された後、時刻t2
において、パルス遅延回路9からのパルス信号VP2が
定電流制御部18に入力されると、定電流駆動回路15
は、遮断素子3のゲートをオフからオンに切り換える。
【0088】これにより、キャパシタ14に充電された
キャパシタ電圧VC(直流電源電圧Vよりも十分に高い
電圧)は、短時間に負荷11に放出される。
【0089】キャパシタ電圧VCが負荷11に放電され
た後、定電流駆動回路15は、電流指令値VSRと電流
フィードバック信号VSIとを比較し、負荷電流IRの
値を一定に保つように、遮断素子3のゲート電圧を制御
する。
【0090】また、前述(図2参照)と同様に、適度の
時刻t4において遮断素子3をオンからオフに切り換え
る。また、遮断素子2は遮断素子3のオフタイミングと
同程度の時刻t3においてオフに切り換わる。
【0091】なお、ここでは、電流検出器17を抵抗器
により構成したが、絶縁を要する場合には、同様の機能
を有する他の手段(たとえば、パルストランス)により
構成してもよい。
【0092】また、定電流制御部18内の遮断素子3を
電界効果トランジスタにより構成したが、同等の機能を
有する他の素子(たとえば、トランジスタ)により構成
してもよい。
【0093】このように、負荷電流IRを定電流制御す
ることにより、放電後の負荷抵抗値変動に対して安定に
電力供給することができ、放電を一定時間所定の電流を
安定に持続することができる。
【0094】したがって、負荷11に印加される電圧V
Rの初期電圧は、前述の(4)式のように表わされるの
で、直流電源電圧Vの2倍程度にすることができる。
【0095】また、インダクタ12およびキャパシタ1
3の定数を共振周期に合わせて適切に選定することによ
り、キャパシタ14の容量を、従来のキャパシタ5の1
/4程度に少なくすることができる。
【0096】さらに、遮断素子3のゲート電圧を調整す
ることにより、負荷電流IRを定電流制御することがで
きるので、負荷11の抵抗値変動に左右されることな
く、放電を一定時間安定化させることができる。
【0097】したがって、負荷11の初期抵抗値が数Ω
程度(従来装置の供給電圧制約条件の1/10以下)ま
で低下しても、負荷11の放電を維持できる電圧を印加
することができ、イオンエンジンのスラスタの各グリッ
ド部に留まる金属片をはじき飛ばすことができる。
【0098】実施の形態3.なお、上記実施の形態2で
は、コマンド信号VCMに応答するパルス生成手段とし
て、パルス発生器8およびパルス遅延回路9を用いた
が、各パルス信号VP1、VP2を繰り返し生成するパ
ルス発振器を用いてもよい。
【0099】図5はパルス生成手段としてパルス発振器
を用いたこの発明の実施の形態3を示す回路ブロック図
である。図5において、前述(図3参照)と同様のもの
については、同一符号を付して詳述を省略する。
【0100】19は地上からのコマンド信号VCMに応
答するパルス発振器であり、所定の繰り返しによるパル
ス信号VP1、VP2を生成して、負荷11に断続的に
電力を供給する。各パルス信号VP1、VP2は、駆動
回路6、定電流制御部18をそれぞれ駆動する。
【0101】定電流駆動回路18は、第1の遮断素子2
がオンしてから第2の遮断素子3がオンするまでの遅延
時間を、インダクタ13およびキャパシタ14の共振周
波数に比例した値に設定し、負荷11に対して断続的に
所定電流値を供給するようになっている。
【0102】次に、図6のタイミングチャートを参照し
ながら、図5に示したこの発明の実施の形態3の動作に
ついて説明する。図6において、各パルス信号VP1、
VP2は繰り返し生成され、たとえば、パルス信号VP
1は、時刻t5において再度オンされる。
【0103】まず、前述と同様に、時刻t1においてコ
マンド信号VCMがオンに切り換わると、パルス発振器
19は、駆動回路6にパルス信号VP1を送出して、遮
断素子2をオンに切り換え、キャパシタ14を直流電源
電圧Vの2倍相当まで充電する。
【0104】キャパシタ14が充電された後、パルス発
振器19は、キャパシタ14の電圧が最大となる時刻に
合わせて、少し遅れた時刻t2において定電流駆動回路
15にパルス信号VP2を送信し、遮断素子3をオフか
らオンに切り換える。
【0105】これにより、キャパシタ14に充電された
十分に高いキャパシタ電圧VCは、短時間に負荷11に
放出され、その後、定電流駆動回路15は、負荷電流I
Rを一定値に保つように遮断素子3のゲート電圧を制御
する。
【0106】以下、パルス発振器19によるパルス信号
VP1、VP2の繰り返し生成動作は、コマンド信号V
CMによるオフ指令が受信されるまで継続される。
【0107】このように、負荷11に対して繰り返し電
力供給するためのパルス発振器19を設けることによ
り、前述の作用効果に加えて、負荷11の放電前の初期
抵抗値が極めて低い値(たとえば、数10mΩ〜数Ω)
を示す場合においても、キャパシタ14の容量を増加さ
せることなく、負荷11(抵抗器)となる金属片を取り
除くことができる。
【0108】たとえば、イオンエンジンのスラスタの各
グリッド部に留まる金属片を熱的に昇華または変形させ
て、放電時の電気的なローレンツ力ではじき飛ばして、
負荷11(抵抗器)となる金属片を取り除くことができ
る。
【0109】すなわち、共振用のキャパシタ14の容量
を小さく設定した状態で、負荷11の放電前の初期抵抗
値が極めて低い場合でも、負荷11の放電を維持しなが
ら金属片(たとえば、グリッドの異物)を熱的に昇華し
て取り除き、電気的なローレンツ力ではじき飛ばした場
合の効果と同等の除去効果を得ることができる。
【0110】また、この場合、キャパシタ14の容量は
従来のキャパシタ5の1/10程度に低減することがで
き、クリーニングモード電源として、さらに小型軽量化
を実現することができる。
【0111】なお、負荷11の放電前の抵抗値が高い値
(数10kΩ程度)の場合は、従来装置と同様に、放電
時の電流IRにより、電気的にローレンツ力ではじき飛
ばすことができることは言うまでもない。
【0112】実施の形態4.なお、上記実施の形態3で
は、1系統の負荷11のみを放電対象とした場合につい
て説明したが、負荷11のみならず負荷11に並列接続
された第2の負荷を放電対象としてもよい。
【0113】図7は負荷11および第2の負荷を放電対
象としたこの発明の実施の形態4を示す回路ブロック図
である。図7において、前述(図5参照)と同様のもの
については、同一符号を付して詳述を省略する。
【0114】20は負荷11に並列接続された第2の負
荷(以下、単に「負荷」という)であり、インダクタ1
3とキャパシタ14との接続点に一端が接続されてい
る。
【0115】具体的には、負荷11としては、たとえ
ば、イオンエンジンのスラスタの加速グリッドとディセ
ルグリットとの間の負荷などが考えられ、負荷20とし
ては、たとえば、スクリーングリットと加速グリットと
の間の負荷などが考えられる。
【0116】21は電界効果トランジスタからなる第3
の遮断素子(以下、単に「遮断素子」という)であり、
負荷20の他端と直流電源1の他端との間に挿入されて
いる。
【0117】22は遮断素子21に直列接続された抵抗
器からなる電流検出器であり、負荷20に流れる第2の
負荷電流IR2(以下、単に「負荷電流」という)の電
流フィードバック信号VSI2を生成する。
【0118】23は遮断素子21のゲート電圧を制御す
る定電流駆動回路であり、負荷電流IR2が所定電流値
となるように、パルス信号VP2に同期した第4のパル
ス信号VP4のタイミングに基づいて、第3の駆動信号
VG3(以下、単に「駆動信号」という)により遮断素
子21をオンオフ制御する。
【0119】25は負荷20に接続された第2の定電流
制御部(以下、単に「定電流制御部」という)であり、
遮断素子21、電流検出器22および定電流駆動回路2
3により構成され、負荷電流IR2を所定電流値に制御
する。
【0120】定電流指令回路16は、定電流制御部25
内の定電流駆動回路23に対して、所定電流値に対応し
た電流指令値VSRを入力する。
【0121】26はパルス発振器19に接続された分周
回路であり、パルス発振器19とともにパルス生成手段
を構成している。
【0122】分周回路26は、第2のパルス信号VP2
に同期した第3および第4のパルス信号VP3、VP4
(以下、それぞれ単に「パルス信号」という)を生成
し、定電流制御部18および25のオンオフ動作時間の
タイミングを2分割調整する。
【0123】すなわち、パルス信号VP2は、定電流制
御部18、25の動作タイミングを指令し、パルス信号
VP3は、定電流制御部18の動作タイミングを定め、
パルス信号VP4は、定電流制御部25の動作タイミン
グを定めている。
【0124】してがって、分周回路26は、パルス信号
VP2に基づいて、定電流制御部18、25のオンオフ
タイミング周期を同期分周するパルス信号VP3、VP
4を発生し、各負荷11、20に供給する電力を交互に
分散させる。なお、分周回路26は、定電流制御部25
に含まれてもよい。
【0125】次に、図8のタイミングチャートを参照し
ながら、図7に示したこの発明の実施の形態4の動作に
ついて説明する。図8において、パルス信号VP1に基
づく駆動信号VG1は、時刻t1、t5およびt9にお
いて繰り返し生成される。
【0126】また、パルス信号VP2に基づく駆動信号
VG2およびVG3は、時刻t2およびt6において繰
り返し生成される。
【0127】したがって、負荷電流IR、IR2は、駆
動信号VG2に同期して交互に流れ、たとえば、負荷電
流IRは時刻t2に流れ始め、負荷電流IR2は時刻t
6に流れ始める。
【0128】すなわち、分周回路26は、遮断素子3、
21のオンタイミング周期が遮断素子2のオンタイミン
グ周期の2倍となるように各パルス信号VP3、VP4
を出力し、パルス信号VP1と各パルス信号VP3、V
P4とを同期させることにより、遮断素子2と遮断素子
3、21とが互いに同期動作するようにしている。
【0129】まず、前述と同様に、時刻t1においてコ
マンド信号VCMがオンに切り換わると、パルス発振器
19は、駆動回路6にパルス信号VP1を送出して、遮
断素子2をオンに切り換え、キャパシタ14を直流電源
電圧Vの2倍相当まで充電する。
【0130】キャパシタ14が充電された後、パルス発
振器19は、キャパシタ14の電圧が最大となる時刻に
合わせて、少し遅れた時刻t2において分周回路26に
パルス信号VP2を送信する。
【0131】分周回路26は、時刻t2においてパルス
信号VP3を定電流駆動回路15に送信し、駆動信号V
G2を出力させることにより遮断素子3をオフからオン
に切り換える。
【0132】これにより、キャパシタ14に充電された
十分に高いキャパシタ電圧VCは、短時間に負荷11に
放出される。その後、定電流駆動回路15は、電流指令
信号VSRと電流フィードバック信号VSIとを比較す
ることにより、負荷電流IRを一定値に保つように遮断
素子3のゲート電圧を制御する。
【0133】また、分周回路26は、次の充電サイクル
(時刻t5)に続く時刻t6においてパルス信号VP4
を定電流駆動回路23に送信し、駆動信号VG3を出力
させることにより遮断素子21をオフからオンに切り換
える。
【0134】これにより、キャパシタ14に充電された
十分に高いキャパシタ電圧VCは、短時間に負荷20に
放出される。その後、定電流駆動回路23は、電流指令
信号VSRと電流フィードバック信号VSI2とを比較
することにより、負荷電流IR2を一定値に保つように
遮断素子21のゲート電圧を制御する。
【0135】なお、放電後においては、前述と同様に、
適度の時刻t3、t4、t7、t8において遮断素子
3、21をオンからオフに切り換えるとともに、遮断素
子3のオフタイミングと同程度の時刻において遮断素子
2をオフに切り換える。
【0136】以下、パルス発振器19は、地上からのコ
マンド信号VCMによるオフ指令が受信されるまで、パ
ルス信号VP1、VP2の繰り返し生成動作を行う。た
だし、パルス信号VP2を受信した分周回路26は、図
8のように、遮断素子2のオンによるキャパシタ14の
充電後に、遮断素子21をオンして負荷20に対する電
力供給を行う。
【0137】さらに、分周回路26は、次の周期動作に
おいて、負荷11に電力を供給する動作を繰り返す。こ
のように動作する電源装置により、負荷11、20に交
互に印加される電圧VRは、いずれも前述の(4)式の
ように表わされる。
【0138】この結果、負荷11、20に印加される電
圧VRは、直流電源電圧Vの2倍程度にすることができ
る。また、インダクタ13およびキャパシタ14の定数
を共振周期に合わせて適切に選定することにより、従来
装置で必要としたキャパシタ5の容量と比較して、1/
4倍程度に少なくすることができる。
【0139】また、負荷11、20に流れる電流IR、
IR2を個別制御することにより、負荷11、20の抵
抗値変動に左右されることなく、放電を一定時間安定化
させることができる。
【0140】さらに、負荷20に関連して分周回路26
および定電流制御部25を設けたので、負荷11、20
の放電前の初期抵抗値が数mΩ程度であっても、電源装
置から所定電力を繰り返し供給することができ、負荷1
1、20をそれぞれ熱的に昇華することができる。
【0141】このように、2系統の負荷11、20が存
在する場合においても、定電流制御部18と同一構成の
定電流制御部25に定電流指令回路16を接続し、パル
ス発振器19の後段に各定電流制御部18、25のオン
オフタイミング周期を同期分周する分周回路26を接続
することにより、上記動作を各負荷18、20に対して
時分割で実行することができる。
【0142】したがって、各負荷18、20に対する供
給電力を交互に分散させて、さらに小型軽量化したクリ
ーニングモード電源を実現することができる。
【0143】また、遮断素子3、21を制御するための
各パルス信号VP3、VP4のオンタイミング周期を、
遮断素子2を制御するためのパルス信号VP1のオンタ
イミング周期の2倍に設定し、遮断素子2と各遮断素子
3、21とが互いに同期して動作するようにしたので、
2系統の負荷11、20に同一電力を供給することがで
き、システム的に小型軽量化を実現することができる。
【0144】たとえば、イオンエンジンのスラスタの加
速グリッドとディセルグリットとの間の負荷、および、
スクリーングリットと加速グリットとの間の負荷に対し
て、同一電力の供給が可能となる。
【0145】なお、上記実施の形態4では、2系統の負
荷11、20に電力供給する場合について説明したが、
3系統以上の任意数の並列負荷に対しても、同様に適用
することができる。
【0146】また、上記実施の形態1〜4では、人工衛
星に搭載されるイオンエンジンの電源装置を例にとって
説明したが、外部から送信されるコマンド信号VCMの
受信に応答して負荷電流を制御する電源装置であれば、
他の電源装置にも適用可能なことは言うまでもない。
【0147】
【発明の効果】以上のようにこの発明の請求項1によれ
ば、直流電源の一端にアノードが接続されたダイオード
と、ダイオードのカソードに一端が接続されて直流電源
の電圧を共振させるインダクタと、インダクタの他端に
一端が接続されてインダクタとともに共振するキャパシ
タと、キャパシタの両端間に並列接続された電荷放電素
子と、キャパシタの他端と直流電源の他端との間に挿入
された第1の遮断素子と、キャパシタの一端に一端が接
続された電流制限素子と、電流制限素子の他端に一端が
接続された負荷と、負荷の他端と直流電源の他端との間
に挿入された第2の遮断素子と、外部から入力されるコ
マンド信号に応答して第1および第2の遮断素子をオン
オフ制御するための第1および第2のパルス信号を生成
するパルス発生器およびパルス遅延回路と、第1および
第2のパルス信号に同期したタイミングで第1および第
2の遮断素子をオンオフ制御する第1および第2の駆動
回路とを備え、放電前の負荷の初期抵抗値が低い場合に
おいても、負荷に対して放電電圧以上の電圧を印加し、
且つ放電に必要とされる電流を一定時間継続させるよう
にしたので、小型軽量化を実現した電源装置が得られる
効果がある。
【0148】また、この発明の請求項2によれば、請求
項1において、パルス発生器および遅延回路は、第1お
よび第2の遮断素子をオンオフ制御するタイミングを、
インダクタおよびキャパシタの共振周波数に合わせて同
期するように設定するようにしたので、小型軽量化を実
現した電源装置が得られる効果がある。
【0149】また、この発明の請求項3によれば、請求
項2において、遅延回路は、キャパシタの端子電圧が最
大となるタイミングに合わせて、第1のパルス信号のオ
ンタイミングよりも遅れた時刻に、第2のパルス信号を
オフからオンに切り換えるようにしたので、小型軽量化
を実現した電源装置が得られる効果がある。
【0150】また、この発明の請求項4によれば、直流
電源の一端にアノードが接続されたダイオードと、ダイ
オードのカソードに一端が接続されて直流電源の電圧を
共振させるインダクタと、インダクタの他端に一端が接
続されてインダクタとともに共振するキャパシタと、キ
ャパシタの両端間に並列接続された電荷放電素子と、キ
ャパシタの他端と直流電源の他端との間に挿入された第
1の遮断素子と、インダクタの他端に一端が接続された
負荷と、負荷に流れる負荷電流を所定電流値に制御する
定電流制御部と、定電流制御部に対して所定電流値に対
応した電流指令値を入力する定電流指令回路と、外部か
ら入力されるコマンド信号に応答して第1および第2の
遮断素子をオンオフ制御するための第1および第2のパ
ルス信号を生成するパルス生成手段と、第1のパルス信
号に同期したタイミングで第1の遮断素子をオンオフ制
御する駆動回路とを備え、定電流制御部は、負荷の他端
と直流電源の他端との間に挿入された第2の遮断素子
と、負荷電流が所定電流値となるように、第2のパルス
信号に同期したタイミングで第2の遮断素子をオンオフ
制御する定電流駆動回路とを含み、負荷電流を定電流制
御するように構成したので、放電後の負荷抵抗値変動に
対して安定に電力供給することができ、放電を一定時間
所定の電流を安定に持続するとともに、小型軽量化を実
現した電源装置が得られる効果がある。
【0151】また、この発明の請求項5によれば、請求
項4において、パルス生成手段は、キャパシタの端子電
圧が最大となるタイミングに合わせて、第1のパルス信
号のオンタイミングよりも遅れた時刻に、第2のパルス
信号をオフからオンに切り換えるようにしたので、放電
後の負荷抵抗値変動に対して安定に電力供給することが
でき、放電を一定時間所定の電流を安定に持続するとと
もに、小型軽量化を実現した電源装置が得られる効果が
ある。
【0152】また、この発明の請求項6によれば、請求
項4または請求項5において、パルス生成手段は、コマ
ンド信号に応答して第1のパルス信号を生成するパルス
発生器と、パルス発生器に接続されて第2のパルス信号
を生成するパルス遅延回路とを含むようにしたので、放
電後の負荷抵抗値変動に対して安定に電力供給すること
ができ、放電を一定時間所定の電流を安定に持続すると
ともに、小型軽量化を実現した電源装置が得られる効果
がある。
【0153】また、この発明の請求項7によれば、請求
項4または請求項5において、パルス生成手段は、コマ
ンド信号に応答して第1および第2のパルス信号を繰り
返し生成するパルス発振器を含み、定電流駆動回路は、
第1の遮断素子がオンしてから第2の遮断素子がオンす
るまでの遅延時間を、インダクタおよびキャパシタの共
振周波数に比例した値に設定し、負荷に対して断続的に
所定電流値を供給するようにしたので、さらに小型軽量
化を実現した電源装置が得られる効果がある。
【0154】また、この発明の請求項8によれば、請求
項7において、パルス発振器は、コマンド信号によるオ
フ指令が受信されるまで、第1および第2のパルス信号
の繰り返し生成動作を継続するようにしたので、小型軽
量化を実現した電源装置が得られる効果がある。
【0155】また、この発明の請求項9によれば、請求
項7または請求項8において、負荷に並列接続された第
2の負荷と、第2の負荷に流れる第2の負荷電流を所定
電流値に制御する第2の定電流制御部とを備え、パルス
生成手段は、パルス発振器に接続された分周回路を含
み、分周回路は、第2のパルス信号に基づいて、定電流
制御部と第2の定電流制御部のオンオフタイミング周期
を同期分周する第3および第4のパルス信号を発生し
て、負荷および第2の負荷に供給する電力を交互に分散
させ、定電流指令回路は、定電流制御部に対して所定電
流値に対応した電流指令値を入力し、第2の定電流制御
部は、第2の負荷の他端と直流電源の他端との間に挿入
された第3の遮断素子と、第2の負荷電流が所定電流値
となるように、第4のパルス信号に同期したタイミング
で第3の遮断素子をオンオフ制御する第2の定電流駆動
回路とを含み、複数系統の負荷に対して時分割制御する
ようにしたので、小型軽量化を実現した電源装置が得ら
れる効果がある。
【0156】また、この発明の請求項10によれば、請
求項9において、分周回路は、第2および第3の遮断素
子のオンタイミングに対応した第3および第4のパルス
信号の周期を、第1の遮断素子のオンタイミングに対応
した第1のパルス信号の周期の2倍に設定し、第1のパ
ルス信号と第3および第4のパルス信号とを互いに同期
させたので、複数系統の負荷に対しても小型軽量化を実
現した電源装置が得られる効果がある。
【図面の簡単な説明】
【図1】 この発明の実施の形態1を示す回路ブロック
図である。
【図2】 この発明の実施の形態1による各部の動作状
態を示すタイミングチャートである。
【図3】 この発明の実施の形態2を示す回路ブロック
図である。
【図4】 この発明の実施の形態2による各部の動作状
態を示すタイミングチャートである。
【図5】 この発明の実施の形態3を示す回路ブロック
図である。
【図6】 この発明の実施の形態3による各部の動作状
態を示すタイミングチャートである。
【図7】 この発明の実施の形態4を示す回路ブロック
図である。
【図8】 この発明の実施の形態4による各部の動作状
態を示すタイミングチャートである。
【図9】 従来の電源装置を示す回路ブロック図であ
る。
【図10】 従来の電源装置による各部の動作状態を示
すタイミングチャートである。
【図11】 イオンエンジンのクリーニングモード電源
装置の負荷が要求する動作範囲を示す説明図である。
【符号の説明】
1 直流電源、2 第1の遮断素子、3 第2の遮断素
子、4 電流制限素子、6 第1の駆動回路、7 第2
の駆動回路、8 パルス発生器、9 パルス遅延回路、
10 電荷放電素子、11 負荷、12 ダイオード、
13 インダクタ、14 キャパシタ、15 定電流駆
動回路、16 定電流指令回路、18定電流制御部、1
9 パルス発振器、20 第2の負荷、21 第3の遮
断素子、23 第2の定電流駆動回路、26 分周回
路、25 第2の定電流制御部、IR 負荷電流、IR
2 第2の負荷電流、VC キャパシタ電圧、VR 負
荷電圧、VCM コマンド信号、VG1 第1の駆動信
号、VG2 第2の駆動信号、VG3 第3の駆動信
号、VP1 第1のパルス信号、VP2 第2のパルス
信号、VP3 第3のパルス信号、VP4 第4のパル
ス信号、VSI、VSI2 電流フィードバック信号、
VSR 電流指令値。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 照喜名 勲 東京都千代田区大手町二丁目6番2号 三 菱電機エンジニアリング株式会社内 (72)発明者 西田 英司 東京都千代田区丸の内二丁目2番3号 三 菱電機株式会社内 Fターム(参考) 5H410 BB05 CC02 DD02 EA11 EA33 EA38 EB01 EB37 FF05 FF25 FF26 5H730 AA14 AS04 BB02 BB14 BB82 BB86 DD04 EE59 EE61 FD31 FG01

Claims (10)

    【特許請求の範囲】
  1. 【請求項1】 直流電源の一端にアノードが接続された
    ダイオードと、 前記ダイオードのカソードに一端が接続されて前記直流
    電源の電圧を共振させるインダクタと、 前記インダクタの他端に一端が接続されて前記インダク
    タとともに共振するキャパシタと、 前記キャパシタの両端間に並列接続された電荷放電素子
    と、 前記キャパシタの他端と前記直流電源の他端との間に挿
    入された第1の遮断素子と、 前記キャパシタの一端に一端が接続された電流制限素子
    と、 前記電流制限素子の他端に一端が接続された負荷と、 前記負荷の他端と前記直流電源の他端との間に挿入され
    た第2の遮断素子と、 外部から入力されるコマンド信号に応答して前記第1お
    よび第2の遮断素子をオンオフ制御するための第1およ
    び第2のパルス信号を生成するパルス発生器およびパル
    ス遅延回路と、 前記第1および第2のパルス信号に同期したタイミング
    で前記第1および第2の遮断素子をオンオフ制御する第
    1および第2の駆動回路とを備えた電源装置。
  2. 【請求項2】 前記パルス発生器および前記遅延回路
    は、前記第1および第2の遮断素子をオンオフ制御する
    タイミングを、前記インダクタおよび前記キャパシタの
    共振周波数に合わせて同期するように設定することを特
    徴とする請求項1に記載の電源装置。
  3. 【請求項3】 前記遅延回路は、前記キャパシタの端子
    電圧が最大となるタイミングに合わせて、前記第1のパ
    ルス信号のオンタイミングよりも遅れた時刻に、前記第
    2のパルス信号をオフからオンに切り換えることを特徴
    とする請求項2に記載の電源装置。
  4. 【請求項4】 直流電源の一端にアノードが接続された
    ダイオードと、 前記ダイオードのカソードに一端が接続されて前記直流
    電源の電圧を共振させるインダクタと、 前記インダクタの他端に一端が接続されて前記インダク
    タとともに共振するキャパシタと、 前記キャパシタの両端間に並列接続された電荷放電素子
    と、 前記キャパシタの他端と前記直流電源の他端との間に挿
    入された第1の遮断素子と、前記インダクタの他端に一
    端が接続された負荷と、 前記負荷に流れる負荷電流を所定電流値に制御する定電
    流制御部と、 前記定電流制御部に対して前記所定電流値に対応した電
    流指令値を入力する定電流指令回路と、 外部から入力されるコマンド信号に応答して前記第1お
    よび第2の遮断素子をオンオフ制御するための第1およ
    び第2のパルス信号を生成するパルス生成手段と、 前記第1のパルス信号に同期したタイミングで前記第1
    の遮断素子をオンオフ制御する駆動回路とを備え、 前記定電流制御部は、 前記負荷の他端と前記直流電源の他端との間に挿入され
    た第2の遮断素子と、 前記負荷電流が前記所定電流値となるように、前記第2
    のパルス信号に同期したタイミングで前記第2の遮断素
    子をオンオフ制御する定電流駆動回路とを含むことを特
    徴とする電源装置。
  5. 【請求項5】 前記パルス生成手段は、前記キャパシタ
    の端子電圧が最大となるタイミングに合わせて、前記第
    1のパルス信号のオンタイミングよりも遅れた時刻に、
    前記第2のパルス信号をオフからオンに切り換えること
    を特徴とする請求項4に記載の電源装置。
  6. 【請求項6】 前記パルス生成手段は、 前記コマンド信号に応答して前記第1のパルス信号を生
    成するパルス発生器と、 前記パルス発生器に接続されて前記第2のパルス信号を
    生成するパルス遅延回路とを含むことを特徴とする請求
    項4または請求項5に記載の電源装置。
  7. 【請求項7】 前記パルス生成手段は、前記コマンド信
    号に応答して前記第1および第2のパルス信号を繰り返
    し生成するパルス発振器を含み、 前記定電流駆動回路は、 前記第1の遮断素子がオンしてから前記第2の遮断素子
    がオンするまでの遅延時間を、前記インダクタおよび前
    記キャパシタの共振周波数に比例した値に設定し、 前記負荷に対して断続的に前記所定電流値を供給するこ
    とを特徴とする請求項4または請求項5に記載の電源装
    置。
  8. 【請求項8】 前記パルス発振器は、前記コマンド信号
    によるオフ指令が受信されるまで、前記第1および第2
    のパルス信号の繰り返し生成動作を継続することを特徴
    とする請求項7に記載の電源装置。
  9. 【請求項9】 前記負荷に並列接続された第2の負荷
    と、 前記第2の負荷に流れる第2の負荷電流を前記所定電流
    値に制御する第2の定電流制御部とを備え、 前記パルス生成手段は、前記パルス発振器に接続された
    分周回路を含み、 前記分周回路は、前記第2のパルス信号に基づいて、前
    記定電流制御部と前記第2の定電流制御部のオンオフタ
    イミング周期を同期分周する第3および第4のパルス信
    号を発生して、前記負荷および前記第2の負荷に供給す
    る電力を交互に分散させ、 前記定電流指令回路は、前記定電流制御部に対して前記
    所定電流値に対応した電流指令値を入力し、 前記第2の定電流制御部は、 前記第2の負荷の他端と前記直流電源の他端との間に挿
    入された第3の遮断素子と、 前記第2の負荷電流が前記所定電流値となるように、前
    記第4のパルス信号に同期したタイミングで前記第3の
    遮断素子をオンオフ制御する第2の定電流駆動回路とを
    含むことを特徴とする請求項7または請求項8に記載の
    電源装置。
  10. 【請求項10】 前記分周回路は、前記第2および第3
    の遮断素子のオンタイミングに対応した前記第3および
    第4のパルス信号の周期を、前記第1の遮断素子のオン
    タイミングに対応した前記第1のパルス信号の周期の2
    倍に設定し、前記第1のパルス信号と前記第3および第
    4のパルス信号とを互いに同期させたことを特徴とする
    請求項9に記載の電源装置。
JP2000042544A 2000-02-21 2000-02-21 電源装置 Expired - Fee Related JP3740656B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000042544A JP3740656B2 (ja) 2000-02-21 2000-02-21 電源装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000042544A JP3740656B2 (ja) 2000-02-21 2000-02-21 電源装置

Publications (2)

Publication Number Publication Date
JP2001238438A true JP2001238438A (ja) 2001-08-31
JP3740656B2 JP3740656B2 (ja) 2006-02-01

Family

ID=18565603

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000042544A Expired - Fee Related JP3740656B2 (ja) 2000-02-21 2000-02-21 電源装置

Country Status (1)

Country Link
JP (1) JP3740656B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007288827A (ja) * 2006-04-12 2007-11-01 Sharp Corp スイッチング電源装置
KR101632391B1 (ko) * 2015-07-15 2016-06-21 주식회사 케어윈 Led램프 구동장치

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007288827A (ja) * 2006-04-12 2007-11-01 Sharp Corp スイッチング電源装置
JP4657137B2 (ja) * 2006-04-12 2011-03-23 シャープ株式会社 スイッチング電源装置
KR101632391B1 (ko) * 2015-07-15 2016-06-21 주식회사 케어윈 Led램프 구동장치

Also Published As

Publication number Publication date
JP3740656B2 (ja) 2006-02-01

Similar Documents

Publication Publication Date Title
US7009458B2 (en) Method and system for fast wake-up of oscillators
US7626463B2 (en) Automatic frequency compensation for pulse width modulated RF level control
US11626862B2 (en) Cyclic control of cells of an integrated circuit
JP2001238438A (ja) 電源装置
CN111033274B (zh) 低功率低占空比开关电容器分压器
JP2000101412A (ja) 電流源スイッチ回路
JP2009010623A (ja) 発振回路およびパルス信号の生成方法
JP2002026695A (ja) 電圧制御発振器
US7145381B2 (en) Apparatus for controlling a boosted voltage and method of controlling a boosted voltage
US20070262826A1 (en) Clock with regulated duty cycle and frequency
KR100457522B1 (ko) 플라즈마 디스플레이 패널의 전력 회수 장치 및 방법
KR100313930B1 (ko) 전압제어이장발진기
US7741920B2 (en) Quadrature oscillator with simplified amplitude, phase and frequency control
JPH05219730A (ja) 電源装置
WO2009104436A1 (ja) 電源回路装置および電圧制御方法
CN109690949B (zh) 电脉冲发生器
CN101388644B (zh) 可变频振荡电路
JP2000270540A (ja) 電圧供給回路
KR20010062082A (ko) 전력 소비가 적고 단시간에 안정하게 되는 발진기
KR870000819A (ko) 텔레비젼용 전원스위치 제어 회로
US20170149385A1 (en) Fast starting crystal oscillator with low variation
US6417632B1 (en) Deflection apparatus and control method thereof
KR20060048754A (ko) 영상 디스플레이 디바이스 제어 방법
KR100274429B1 (ko) 디스플레이장치의 고압회로
JP2573024B2 (ja) マルチ走査形crt表示装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050719

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050916

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20051025

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20051027

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081118

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091118

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091118

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101118

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111118

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121118

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121118

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131118

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees