JP2001238431A - Semiconductor power converter - Google Patents

Semiconductor power converter

Info

Publication number
JP2001238431A
JP2001238431A JP2000050050A JP2000050050A JP2001238431A JP 2001238431 A JP2001238431 A JP 2001238431A JP 2000050050 A JP2000050050 A JP 2000050050A JP 2000050050 A JP2000050050 A JP 2000050050A JP 2001238431 A JP2001238431 A JP 2001238431A
Authority
JP
Japan
Prior art keywords
voltage
collector
gate
capacitor
igbt
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000050050A
Other languages
Japanese (ja)
Other versions
JP3569192B2 (en
Inventor
Shuji Kato
修治 加藤
Shigeta Ueda
茂太 上田
Ryuji Iyotani
隆二 伊予谷
Hiromitsu Sakai
洋満 酒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2000050050A priority Critical patent/JP3569192B2/en
Publication of JP2001238431A publication Critical patent/JP2001238431A/en
Application granted granted Critical
Publication of JP3569192B2 publication Critical patent/JP3569192B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor power converter, which can relieve the rising rate of a collector voltage rise produced, when a semiconductor power transducer is turned off to suppress a peak value of a high voltage applied between its collector and emitter, and further can suppress the increase of a collector loss as low as possible. SOLUTION: This semiconductor power converter has an IGBT 1, which is power transducer, provided in each arm connected between a DC power supply and a load, and whose collector and emitter are connected in series to the arm, a capacitor 5 connected between the collector and gate of the IGBT 1 and supplies a current, corresponding to a change rate of a voltage between the collector and emitter and an auxiliary DC power supply 7 which is connected in parallel to the capacitor 5 via a buffer diode 6. If a voltage, obtained by adding the forward voltage drop of the buffer dioded 6 to the collector side voltage of the capacitor 5, exceeds the output voltage of the auxiliary DC power supply 7, a current is supplied to the gate via the capacitor 5.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体電力変換装
置に係わり、特に、直流−交流電力変換を行う電力変換
装置の各アームに半導体電力変換素子を配置し、この半
導体電力変換素子をターンオフしたときに発生する高電
圧を有効的に抑制する手段を備えた半導体電力変換装置
に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor power conversion device, and more particularly, to a semiconductor power conversion device for performing DC-AC power conversion, in which a semiconductor power conversion device is disposed on each arm and the semiconductor power conversion device is turned off. The present invention relates to a semiconductor power conversion device provided with a means for effectively suppressing a high voltage that sometimes occurs.

【0002】[0002]

【従来の技術】一般に、直流−交流電力変換を行う半導
体電力変換装置は、直流電源と交流負荷との間に接続さ
れ、直流電源から出力された直流電力を交流電力に変換
して交流負荷に供給するもので、交流負荷が3相交流負
荷を構成している場合、それぞれのアームに半導体電力
変換素子を配置した6つのアームによって構成される。
このとき、6つのアームに配置される半導体電力変換素
子には、慣用的にIGBT(絶縁ゲート型バイポーラト
ランジスタ)が利用されることが多い。
2. Description of the Related Art Generally, a semiconductor power converter for performing DC-AC power conversion is connected between a DC power supply and an AC load, converts DC power output from the DC power supply into AC power, and converts the DC power to AC power. In the case where the AC load constitutes a three-phase AC load, the AC load is constituted by six arms in each of which a semiconductor power conversion element is arranged.
At this time, IGBTs (insulated gate bipolar transistors) are often used for the semiconductor power conversion elements arranged in the six arms.

【0003】ここで、図11は、既知の半導体電力変換
装置の要部構成の一例を示す回路図であって、直流電源
から出力された直流電力を3相交流電力に変換して交流
負荷に供給する例を示すものである。
FIG. 11 is a circuit diagram showing an example of a configuration of a main part of a known semiconductor power conversion device, in which DC power output from a DC power supply is converted into three-phase AC power and converted to an AC load. It is an example of supply.

【0004】図11において、50は半導体電力変換装
置、51は直流電源、52は3相交流モータ(3相交流
負荷)、53はインダクタである。この場合、半導体電
力変換装置50は、6つのアーム541 、542 、54
3 、544 、545 、546を有し、6つのアーム541
乃至546 にそれぞれ半導体電力変換素子551 、5
2 、553 、554 、555 、556 が配置されてい
る。
In FIG. 11, reference numeral 50 denotes a semiconductor power converter, 51 denotes a DC power supply, 52 denotes a three-phase AC motor (three-phase AC load), and 53 denotes an inductor. In this case, the semiconductor power converter 50 includes six arms 54 1 , 54 2 , 54
3 , 54 4 , 54 5 , 54 6 and six arms 54 1
Semiconductor power converter device 55 to each of the 54 6 1, 5
5 2, 55 3, 55 4, 55 5, 55 6 are disposed.

【0005】半導体電力変換装置50は、第1入力端と
第2入力端との間に、アーム541とアーム542 を直
列接続した第1回路と、アーム543 とアーム544
直列接続した第2回路と、アーム545 とアーム546
を直列接続した第3回路とが並列接続される。半導体電
力変換装置50の第1入力端は、インダクタ53を通し
て直流電源51の正極端子に接続され、半導体電力変換
装置50の第2入力端は、直接、直流電源51の負極端
子に接続される。3相交流モータ52は、中性点Oにお
いて一端が共通接続された3つの巻線561 、562
563 からなり、巻線561 の他端は第1回路のアーム
541 とアーム542 との接続点である第1出力端に接
続され、巻線562 の他端は第2回路のアーム543
アーム544 との接続点である第2出力端に接続され、
巻線563 の他端は第3回路のアーム545 とアーム5
6 との接続点である第3出力端に接続される。
[0005] The semiconductor power conversion device 50 is provided between the first input and the second input terminal, connected in series: a first circuit arm 54 1 and the arm 542 are connected in series, the arm 543 and the arm 54 4 Arm 54 5 and arm 54 6
Are connected in parallel with a third circuit. The first input terminal of the semiconductor power conversion device 50 is connected to the positive terminal of the DC power supply 51 through the inductor 53, and the second input terminal of the semiconductor power conversion device 50 is directly connected to the negative terminal of the DC power supply 51. The three-phase AC motor 52 includes three windings 56 1 , 56 2 , one end of which is commonly connected at a neutral point O,
Made 56 3, the winding 56 1 and the other end is connected to a first output terminal is the connection point between the arm 54 1 and the arm 542 of the first circuit, the winding 56 2 and the other end of the second circuit is connected to the second output terminal is the connection point between the arm 543 and the arm 54 4,
Arm 54 of the third circuit and the other end of the winding 56 3 5 and the arm 5
4 is connected to the third output terminal is a connection point between the 6.

【0006】前記構成による半導体電力変換装置50は
次のように動作する。図11に図示されていない駆動源
から出力される駆動信号によって駆動信号を6つの半導
体電力変換素子551 乃至556 に供給し、6つの半導
体電力変換素子551 乃至556 を所定の周期で交互に
オンオフすると、直流電源51から出力された直流がオ
ンした半導体電力変換素子を通して流れ、それにより第
1出力端乃至第3出力端に3相交流が発生し、この3相
交流が3相交流モータ52に供給される。このとき、6
つの半導体電力変換素子551 乃至556 を駆動する駆
動信号は、PWM(パルス幅変調)またはPAM(パル
ス振幅変調)形式の信号で、第1回路の半導体電力変換
素子551 、552 は同時にオンされることがなく、同
じように、第2回路の半導体電力変換素子553 、55
4 及び第3回路の電力変換素子555 、556 もそれぞ
れ同時にオンされることがない。
The semiconductor power conversion device 50 having the above configuration operates as follows. A drive signal by the drive signal outputted from a driving source not shown is supplied to the six semiconductor power conversion elements 55 1 to 55 6 in FIG. 11, six semiconductor power conversion elements 55 1 to 55 6 at a predetermined cycle When the power is turned on and off alternately, the DC output from the DC power supply 51 flows through the turned-on semiconductor power conversion element, thereby generating three-phase AC at the first output terminal to the third output terminal. It is supplied to the motor 52. At this time, 6
One of the semiconductor power conversion elements 55 1 to drive signals for driving the 55 6, PWM in (pulse width modulation) or PAM (pulse amplitude modulation) type signal, the semiconductor power conversion elements 55 1, 55 2 of the first circuit at the same time Without being turned on, similarly, the semiconductor power conversion elements 55 3 , 55
Power conversion device 55 of the fourth and third circuit 5, 55 6 to be turned on at the same time each well.

【0007】次に、図12は、既知の半導体電力変換装
置50の6つのアーム541 乃至546 にそれぞれ配置
された半導体電力変換素子551 乃至556 にIGBT
を用いたときの1つのアームの電力変換回路部の構成を
示す回路図であって、IGBTのターンオフ時に印加さ
れる過電圧を抑止するアクティブスナバを接続している
ものである。そして、このような半導体電力変換装置5
0は、例えば、IEEE Power Electro
n Spec Conf Vol.1995、No1
1、「The Series Connection
of IGBTswith Optimised Vo
ltage Shering in the Swit
ching Transient」に開示されている。
[0007] Next, FIG. 12, the known semiconductor power converter 50 six semiconductor power conversion device 55 IGBT 1 to 55 6 respectively disposed on the arm 54 1 to 54 6
FIG. 4 is a circuit diagram showing a configuration of a power conversion circuit section of one arm when using an active snubber, in which an active snubber for suppressing an overvoltage applied when the IGBT is turned off is connected. And such a semiconductor power conversion device 5
0 is, for example, IEEE Power Electro
n Spec Conf Vol. 1995, No1
1. "The Series Connection
of IGBTwith Optimized Vo
Stage Sharing in the Switch
Ching Transient ".

【0008】図12において、61はゲートGとコレク
タCとエミッタEを備えたIGBT、62は還流ダイオ
ード、63はクランプ用コンデンサ、64はゲート抵
抗、65はパルス駆動信号源、661 は駆動信号源用正
極電源、662 は駆動信号源用負極電源である。
[0008] In FIG. 12, 61, the gate G and the collector C and IGBT having an emitter E, 62 is freewheeling diode, 63 clamp capacitor, 64 is a gate resistor 65 is pulsed driving signal source, 66 1 drive signal positive supply for source 66 2 is a negative electrode power drive signal source.

【0009】そして、IGBT61は、コレクタCが直
流電源(図12に図示なし)の正極側に接続され、エミ
ッタEが前記直流電源の負極側に接続され、ゲートGが
ゲート抵抗64の一端に接続される。還流ダイオード6
2は、アノードがエミッタEに接続され、カソードがコ
レクタCに接続される。クランプ用コンデンサ63は、
コレクタCとゲートGとの間に接続される。パルス駆動
信号源65は、出力端がゲート抵抗64の他端に接続さ
れる。駆動信号源用正極電源661 は、正極端子がパル
ス駆動信号源65の正極側電源端子に接続され、負極端
子がエミッタEに接続される。駆動信号源用負極電源6
2 は、正極端子がエミッタEに接続され、負極端子が
パルス駆動信号源65の負極側電源端子に接続される。
The IGBT 61 has a collector C connected to the positive electrode of a DC power supply (not shown in FIG. 12), an emitter E connected to the negative electrode of the DC power supply, and a gate G connected to one end of the gate resistor 64. Is done. Reflux diode 6
No. 2 has an anode connected to the emitter E and a cathode connected to the collector C. The clamping capacitor 63 is
It is connected between the collector C and the gate G. The output end of the pulse drive signal source 65 is connected to the other end of the gate resistor 64. The drive signal source positive power supply 66 1 has a positive terminal connected to the positive power supply terminal of the pulse drive signal source 65 and a negative terminal connected to the emitter E. Negative power supply 6 for drive signal source
6 2, positive terminal is connected to the emitter E, the negative terminal is connected to the negative power supply terminal of the pulse driving signal source 65.

【0010】前記構成による電力変換回路部は次のよう
に動作する。パルス駆動信号源65から正極性パルスの
駆動信号が出力されると、その駆動信号がゲート抵抗6
4を通してIGBT61のゲートGに供給され、IGB
T61がターンオンする。
[0010] The power conversion circuit section having the above configuration operates as follows. When the drive signal of the positive polarity pulse is output from the pulse drive signal source 65, the drive signal is output to the gate resistor 6
4 to the gate G of the IGBT 61,
T61 turns on.

【0011】次に、パルス駆動信号源65の出力が正極
性パルスから負極性パルスに変化し、その負極性パルス
がゲート抵抗64を通してIGBT61のゲートGに供
給されると、IGBT61のゲートGに蓄積されていた
正電荷がゲート抵抗64を通して引き抜かれ、IGBT
61がターンオフする。このターンオフ時には、前記直
流電源の正極側端子からIGBT61を含むアームと他
のIGBTを含むアームとを経て前記直流電源の負極側
端子に至る接続配線のインダクタンス分によって過渡電
圧が発生し、この過渡電圧が前記直流電源の出力直流電
圧に重畳され、高電圧となってIGBT61のコレクタ
・エミッタ間に印加される。
Next, when the output of the pulse drive signal source 65 changes from the positive pulse to the negative pulse, and the negative pulse is supplied to the gate G of the IGBT 61 through the gate resistor 64, the pulse is accumulated in the gate G of the IGBT 61. The positive charge that has been drawn out is extracted through the gate resistor 64 and the IGBT
61 turns off. At the time of this turn-off, a transient voltage is generated due to the inductance of the connection wiring from the positive terminal of the DC power supply to the negative terminal of the DC power supply through an arm including the IGBT 61 and another arm including the IGBT, and this transient voltage is generated. Is superimposed on the output DC voltage of the DC power supply, becomes a high voltage, and is applied between the collector and the emitter of the IGBT 61.

【0012】ここで、IGBT61のコレクタ・ゲート
間にクランプ用コンデンサ63が接続されていない場
合、すなわちアクティブスナバが接続されていない場合
は、前記高電圧がIGBT61のコレクタ・エミッタ間
に直接加わり、前記高電圧がIGBT61のコレクタ・
エミッタ間耐圧を大きく超えるような値になると、IG
BT61が破壊されるようになる。
Here, when the clamping capacitor 63 is not connected between the collector and the gate of the IGBT 61, that is, when the active snubber is not connected, the high voltage is directly applied between the collector and the emitter of the IGBT 61. High voltage is the collector of IGBT61.
When the value greatly exceeds the withstand voltage between emitters, IG
BT61 will be destroyed.

【0013】これに対し、前記構成の電力変換回路部の
ように、IGBT61のコレクタ・ゲート間にクランプ
用コンデンサ63が接続されている場合、すなわちアク
ティブスナバが接続されている場合は、前記高電圧が印
加されてコレクタ電圧が上昇すると、コレクタ電圧上昇
率(dv/dt)に対応した電流がクランプ用コンデン
サ63を通してゲートGに流れ込み、ゲート電圧がアク
ティブナバが接続されていないときのゲート電圧よりも
高くなるので、コレクタ電圧上昇率(dv/dt)が緩
やかになる。そして、コレクタ電圧上昇率(dv/d
t)が緩やかになると、コレクタ電圧のピーク値が低減
され、IGBT61のコレクタ・エミッタ間耐圧を大き
く超える高電圧がコレクタ・エミッタ間に印加するのを
未然に防止することができる。
On the other hand, when the clamp capacitor 63 is connected between the collector and the gate of the IGBT 61, that is, when the active snubber is connected, as in the power conversion circuit section having the above configuration, the high voltage Is applied and the collector voltage rises, a current corresponding to the collector voltage rise rate (dv / dt) flows into the gate G through the clamping capacitor 63, and the gate voltage becomes higher than the gate voltage when the active nava is not connected. Since it becomes higher, the collector voltage rise rate (dv / dt) becomes slower. Then, the collector voltage rise rate (dv / d
When t) becomes gentle, the peak value of the collector voltage is reduced, and it is possible to prevent a high voltage that greatly exceeds the collector-emitter breakdown voltage of the IGBT 61 from being applied between the collector and the emitter.

【0014】[0014]

【発明が解決しようとする課題】前記既知の電力変換回
路部は、アクティブスナバを接続したことにより、IG
BT61がターンオフしたときのIGBT61のコレク
タ電圧上昇率(dv/dt)が緩やかなり、その結果、
IGBT61のコレクタ・エミッタ間耐圧を大きく超え
る高電圧がコレクタ・エミッタ間に印加するのを未然に
防止できるものであるが、コレクタ電圧上昇率(dv/
dt)が緩やかになったため、IGBT61のコレクタ
電流が減少し始めるまでの時間が長くなってしまい、タ
ーンオフ時のコレクタ損失が大幅に増加することにな
る。
The known power conversion circuit section has an IG connected to an active snubber.
The collector voltage rise rate (dv / dt) of the IGBT 61 when the BT 61 is turned off is moderate and considerable.
Although it is possible to prevent a high voltage that greatly exceeds the collector-emitter breakdown voltage of the IGBT 61 from being applied between the collector and the emitter, the collector voltage rise rate (dv /
Since dt) becomes gentle, the time until the collector current of the IGBT 61 starts to decrease becomes long, and the collector loss at the time of turn-off greatly increases.

【0015】本発明は、このような技術的背景に鑑みて
なされたもので、その目的は、半導体電力変換素子がタ
ーンオフしたとき、コレクタ電圧上昇率(dv/dt)
を緩やかにしてコレクタ・エミッタ間に印加される高電
圧のピーク値を抑制するとともに、コレクタ損失の増大
を最小限に抑えるようにした半導体電力変換装置を提供
することにある。
The present invention has been made in view of such a technical background, and an object of the present invention is to increase a collector voltage rise rate (dv / dt) when a semiconductor power conversion element is turned off.
The present invention provides a semiconductor power conversion device in which the peak value of the high voltage applied between the collector and the emitter is suppressed by relaxing the peak value and the increase in the collector loss is minimized.

【0016】[0016]

【課題を解決するための手段】前記目的を達成するため
に、本発明の半導体電力変換装置は、直流電源と負荷間
を接続する各アームに配置される電力変換素子であっ
て、コレクタ・エミッタ間がアームに直列接続されたI
GBTと、IGBTのコレクタ・ゲート間に接続され、
コレクタ・エミッタ間電圧変化率に対応した電流をゲー
トに供給するコンデンサと、コンデンサにバッファダイ
オードを通して並列接続された補助直流電源とを有し、
コンデンサのコレクタ側電圧にバッファダイオードの順
方向電圧降下を加えた電圧が補助直流電源の出力電圧を
超えたとき、コンデンサを通してゲートに電流を供給す
る第1の構成を具備する。
In order to achieve the above object, a semiconductor power conversion device according to the present invention is a power conversion element disposed on each arm connecting a DC power supply and a load, comprising a collector and an emitter. I connected in series with the arm
Connected between the GBT and the collector and gate of the IGBT,
A capacitor for supplying a current corresponding to the collector-emitter voltage change rate to the gate, and an auxiliary DC power supply connected in parallel to the capacitor through a buffer diode;
When the voltage obtained by adding the forward voltage drop of the buffer diode to the voltage on the collector side of the capacitor exceeds the output voltage of the auxiliary DC power supply, a first configuration for supplying a current to the gate through the capacitor is provided.

【0017】また、前記目的を達成するために、本発明
の半導体電力変換装置は、直流電源と負荷間を接続する
各アームに配置される電力変換素子であって、コレクタ
・エミッタ間がアームに直列接続されたIGBTと、コ
レクタ・エミッタ間に接続された分圧器と、分圧器の分
圧点とIGBTのゲート間に接続され、コレクタ・エミ
ッタ間電圧変化率に対応した電流をゲートに供給するコ
ンデンサと、コンデンサにバッファダイオードを通して
並列接続された補助直流電源とを有し、コンデンサの分
圧点側電圧にバッファダイオードの順方向電圧降下を加
えた電圧が補助直流電源の出力電圧を超えたとき、コン
デンサを通してゲートに電流を供給する第2の構成を具
備する。
In order to achieve the above object, a semiconductor power conversion device according to the present invention is a power conversion element arranged in each arm connecting a DC power supply and a load, wherein a collector and an emitter are connected to the arm. An IGBT connected in series, a voltage divider connected between the collector and the emitter, and a current connected between the voltage dividing point of the voltage divider and the gate of the IGBT, and supplying a current corresponding to the collector-emitter voltage change rate to the gate. A capacitor and an auxiliary DC power supply connected in parallel to the capacitor through a buffer diode, and when the voltage obtained by adding the forward voltage drop of the buffer diode to the voltage at the voltage dividing point of the capacitor exceeds the output voltage of the auxiliary DC power supply , A second configuration for supplying current to the gate through the capacitor.

【0018】さらに、前記目的を達成するために、本発
明の半導体電力変換装置は、直流電源と負荷間を接続す
る各アームに配置される電力変換素子であって、コレク
タ・エミッタ間がアームに直列接続されたIGBTと、
コレクタ・エミッタ間に接続された分圧器と、分圧器の
分圧点とIGBTのゲート間に接続され、コレクタ・エ
ミッタ間電圧変化率に対応した電流をゲートに供給する
コンデンサと、コンデンサにバッファダイオードを通し
て並列接続されたゲート駆動回路用直流電源とを有し、
コンデンサの分圧点側電圧にバッファダイオードの順方
向電圧降下を加えた電圧がゲート駆動回路用直流電源の
出力電圧を超えたとき、コンデンサを通してゲートに電
流を供給する第3の構成を具備する。
Further, in order to achieve the above object, a semiconductor power conversion device according to the present invention is a power conversion element disposed on each arm connecting a DC power supply and a load, wherein a collector and an emitter are connected to the arm. IGBTs connected in series;
A voltage divider connected between the collector and the emitter, a capacitor connected between the voltage dividing point of the voltage divider and the gate of the IGBT and supplying a current corresponding to the collector-emitter voltage change rate to the gate, and a buffer diode connected to the capacitor And a DC power supply for the gate drive circuit connected in parallel through
When the voltage obtained by adding the forward voltage drop of the buffer diode to the voltage on the voltage dividing point side of the capacitor exceeds the output voltage of the DC power supply for the gate drive circuit, a third configuration for supplying a current to the gate through the capacitor is provided.

【0019】前記第1の構成によれば、IGBTのコレ
クタ・ゲート間にコンデンサを接続し、このコンデンサ
に並列に補助直流電源とバッファダイオードの直列回路
を接続しているので、コンデンサの両端電圧が一定電圧
以下に低下することがなく、しかも、コンデンサのコレ
クタ側電圧が直流電源の高圧側電圧を超えた電圧になる
ことが防げられないので、IGBTのターンオフが始ま
ってからコレクタ電流が減少するまでの時間を短くする
ことができ、それによりIGBTのコレクタ損失を低減
させることができる。
According to the first configuration, the capacitor is connected between the collector and the gate of the IGBT, and the series circuit of the auxiliary DC power supply and the buffer diode is connected in parallel with this capacitor. Since the collector voltage of the capacitor does not drop below a certain voltage, and the collector voltage of the capacitor cannot be prevented from exceeding the high voltage of the DC power supply, the time from when the IGBT starts to turn off until the collector current decreases. , The collector loss of the IGBT can be reduced.

【0020】また、前記第2の構成によれば、前記第1
の構成により達成される機能に加えて、コンデンサの一
端をコレクタ・エミッタ間に接続された分圧器の分圧点
に接続しているので、コレクタ電圧上昇率(dv/d
t)が小さなときに、クランプ動作の開始させるコレク
タ電圧を高くすることができ、コレクタ電圧上昇率(d
v/dt)が小さなときのクランプ動作によるコレクタ
損失の発生を抑制することができる。
According to the second structure, the first
In addition to the function achieved by the configuration described above, since one end of the capacitor is connected to the voltage dividing point of the voltage divider connected between the collector and the emitter, the collector voltage rise rate (dv / d
When t) is small, the collector voltage at which the clamp operation starts can be increased, and the collector voltage rise rate (d
When v / dt) is small, the occurrence of collector loss due to the clamp operation can be suppressed.

【0021】さらに、前記第3の構成によれば、前記第
1の構成により達成される機能に加えて、補助直流電源
としてゲート駆動回路用直流電源を利用しているので、
新たに補助直流電源を準備する必要がなく、半導体電力
変換装置の回路を簡素化することができる。
Further, according to the third configuration, in addition to the function achieved by the first configuration, a DC power supply for a gate drive circuit is used as an auxiliary DC power supply.
There is no need to newly prepare an auxiliary DC power supply, and the circuit of the semiconductor power conversion device can be simplified.

【0022】[0022]

【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明する。
Embodiments of the present invention will be described below with reference to the drawings.

【0023】図1は、本発明による半導体電力変換装置
の第1の実施の形態を示す回路図であって、1つのアー
ムに配置の半導体電力変換素子にIGBTを用いた電力
変換回路部の例を示すものである。
FIG. 1 is a circuit diagram showing a first embodiment of a semiconductor power conversion device according to the present invention, and shows an example of a power conversion circuit unit using an IGBT as a semiconductor power conversion element arranged in one arm. It shows.

【0024】図1において、1はゲートGとコレクタC
とエミッタEを備えたIGBT、2は還流ダイオード、
3はゲート抵抗、4はパルス駆動信号源、5はクランプ
用コンデンサ、6はバッファダイオード、7は補助直流
電源、8は逆流防止用ダイオード、91 は駆動信号源用
正極電源、92 は駆動信号源用負極電源であり、クラン
プ用コンデンサ5、バッファダイオード6、補助直流電
源7、逆流防止用ダイオード8からなる回路部分がアク
ティブスナバを構成している。
In FIG. 1, 1 is a gate G and a collector C
An IGBT with an emitter E, a freewheeling diode,
3 is a gate resistor, 4 is a pulse drive signal source, 5 is a clamping capacitor, 6 is a buffer diode, 7 is an auxiliary DC power supply, 8 is a backflow prevention diode, 9 1 is a positive power supply for a drive signal source, and 9 2 is a drive. A negative power supply for a signal source, and a circuit portion including a clamp capacitor 5, a buffer diode 6, an auxiliary DC power supply 7, and a backflow prevention diode 8 constitutes an active snubber.

【0025】そして、IGBT1は、コレクタCが直流
電源(図1に図示なし)の正極側に接続され、エミッタ
Eが前記直流電源の負極側に接続され、ゲートGがゲー
ト抵抗3の一端に接続される。還流ダイオード2は、ア
ノードがエミッタEに接続され、カソードがコレクタC
に接続される。パルス駆動信号源4は、出力端がゲート
抵抗3の他端に接続される。クランプ用コンデンサ5
は、一端が逆流防止用ダイオード8のカソードに接続さ
れ、他端がゲートGに接続される。補助直流電源7は、
正極端子がバッファダイオード6のアノードに接続さ
れ、負極端子がゲートGに接続される。バッファダイオ
ード6は、カソードがクランプ用コンデンサ5の一端に
接続される。逆流防止用ダイオード8は、アノードがコ
レクタCに接続される。駆動信号源用正極電源91 は、
正極端子がパルス駆動信号源4の正極側電源端子に接続
され、負極端子がエミッタEに接続される。駆動信号源
用負極電源92 は、正極端子がエミッタEに接続され、
負極端子がパルス駆動信号源4の負極側電源端子に接続
される。
In the IGBT 1, the collector C is connected to the positive electrode of a DC power supply (not shown in FIG. 1), the emitter E is connected to the negative electrode of the DC power supply, and the gate G is connected to one end of the gate resistor 3. Is done. The freewheel diode 2 has an anode connected to the emitter E and a cathode connected to the collector C
Connected to. The pulse drive signal source 4 has an output terminal connected to the other end of the gate resistor 3. Capacitor 5
Has one end connected to the cathode of the backflow prevention diode 8 and the other end connected to the gate G. The auxiliary DC power supply 7
The positive terminal is connected to the anode of the buffer diode 6, and the negative terminal is connected to the gate G. The buffer diode 6 has a cathode connected to one end of the clamping capacitor 5. The anode of the backflow prevention diode 8 is connected to the collector C. Positive supply 9 1 drive signal source,
The positive terminal is connected to the positive power terminal of the pulse drive signal source 4, and the negative terminal is connected to the emitter E. Negative power supply 9 2 drive signal source, the positive terminal is connected to the emitter E,
The negative terminal is connected to the negative power supply terminal of the pulse drive signal source 4.

【0026】また、図2(a)乃至(d)は、図1に図
示のIGBT1の各部の電圧及び電流またはコレクタ損
失の時間的変動を示す特性図であって、(a)はゲート
電圧Vg、(b)はコレクタ電流Ic、(c)はコレク
タ・エミッタ間電圧Vce、(d)はコレクタ損失であ
る。
FIGS. 2 (a) to 2 (d) are characteristic diagrams showing time-dependent variations in voltage and current or collector loss of each part of the IGBT 1 shown in FIG. 1. FIG. 2 (a) shows the gate voltage Vg. , (B) is the collector current Ic, (c) is the collector-emitter voltage Vce, and (d) is the collector loss.

【0027】図2(a)乃至(d)において、31はゲ
ート電圧Vgの特性曲線、32はコレクタ電流Icの特
性曲線、33はコレクタ・エミッタ間電圧Vceの特性
曲線、34はコレクタ損失の特性曲線である。また、3
5、36、37、38は、それぞれ比較のために挙げた
既知のIGBT61のゲート電圧Vgの特性曲線、コレ
クタ電流Icの特性曲線、コレクタ・エミッタ間電圧V
ceの特性曲線、コレクタ損失の特性曲線である。な
お、コレクタ・エミッタ間電圧Vceは、通常、エミッ
タ電圧が基準電圧に保持されるので、以下の説明におい
ては、コレクタ・エミッタ間電圧Vceをコレクタ電圧
Vceという。
2A to 2D, 31 is a characteristic curve of the gate voltage Vg, 32 is a characteristic curve of the collector current Ic, 33 is a characteristic curve of the collector-emitter voltage Vce, and 34 is a characteristic of the collector loss. It is a curve. Also, 3
Reference numerals 5, 36, 37, and 38 denote the characteristic curve of the gate voltage Vg, the characteristic curve of the collector current Ic, and the collector-emitter voltage V of the known IGBT 61, respectively, for comparison.
It is a characteristic curve of ce and a characteristic curve of collector loss. Note that the collector-emitter voltage Vce is normally held at the reference voltage, so in the following description, the collector-emitter voltage Vce is referred to as the collector voltage Vce.

【0028】前記構成による第1の実施の形態の電力変
換回路部の動作を、図1及び図2を用いて説明する。パ
ルス駆動信号源4から正極性パルスの駆動信号が出力さ
れると、その駆動信号がゲート抵抗3を通してIGBT
1のゲートGに供給され、IGBT1がターンオンす
る。
The operation of the power conversion circuit according to the first embodiment having the above configuration will be described with reference to FIGS. When a drive signal of a positive pulse is output from the pulse drive signal source 4, the drive signal is transmitted through the gate resistor 3 to the IGBT.
1 is supplied to the gate G, and the IGBT 1 is turned on.

【0029】このとき、パルス駆動信号源4の出力が正
極性パルスから負極性パルスに変化し、その負極性パル
スがゲート抵抗3を通してIGBT1のゲートGに供給
されると、IGBT1のゲートGに蓄積されていた正電
荷がゲート抵抗3を通して引き抜かれ、IGBT1がタ
ーンオフするようになる。IGBT1のターンオフ動作
の初期、すなわちコレクタ電圧Vceが補助直流電源7
の正極側電圧からバッファダイオード6の順方向電圧降
下分を差し引いた電圧(クランプ動作開始電圧)に達す
るまでの期間は、クランプ用コンデンサ5の端子間電圧
がクランプ動作開始電圧に保持されているので、クラン
プ用コンデンサ5からIGBT1のゲートGに電流が流
れ込まない。その後、コレクタ電圧Vceがクランプ動
作開始電圧を超えると、クランプ動作開始電圧を超えた
電圧に対応する電流がクランプ用コンデンサ5からゲー
トGに流れ込み、ゲートGに正電荷が補充される。この
ときのゲート電圧Vgは、図2(a)の下段の特性曲線
31に示されるように、若干上昇するような変化にな
り、その変化は図2(a)の上段の特性曲線35に示さ
れるような、既知の電力変換回路部におけるIGBTの
ゲート電圧Vgの変化とほぼ同じである。そして、ゲー
ト電圧Vgが若干上昇したことにより、IGBT1のコ
レクタ電圧上昇率(dv/dt)が抑制され、コレクタ
電圧Vceのピーク値が低減される。この場合、第1の
実施の形態の電力変換回路部においては、図2(c)の
特性曲線33に示されるように、コレクタ電圧Vceが
クランプ動作開始電圧を超えるまでの期間、既知の電力
変換回路部における同特性曲線37に比べ、コレクタ電
圧上昇率(dv/dt)が大きいので、図2(b)の特
性曲線32に示されるように、既知の電力変換回路部に
おける同特性曲線36に比べ、コレクタ電流Icが遮断
されるまでの時間が短くなり、その分、図2(d)の特
性曲線34に示されるように、既知の電力変換回路部に
おける同特性曲線38に比べ、コレクタ損失を大幅に少
なくすることができる。
At this time, when the output of the pulse drive signal source 4 changes from a positive pulse to a negative pulse, and the negative pulse is supplied to the gate G of the IGBT 1 through the gate resistor 3, it is stored in the gate G of the IGBT 1. The positive charges that have been drawn out are extracted through the gate resistor 3, and the IGBT 1 is turned off. At the beginning of the turn-off operation of the IGBT 1, that is, when the collector voltage Vce is
During the period until the voltage (clamp operation start voltage) obtained by subtracting the forward voltage drop of the buffer diode 6 from the positive electrode voltage of (1), the voltage between the terminals of the clamping capacitor 5 is held at the clamp operation start voltage. Then, no current flows from the clamping capacitor 5 to the gate G of the IGBT 1. Thereafter, when the collector voltage Vce exceeds the clamp operation start voltage, a current corresponding to the voltage exceeding the clamp operation start voltage flows from the clamp capacitor 5 to the gate G, and the gate G is supplemented with positive charges. At this time, the gate voltage Vg changes slightly as shown in the lower characteristic curve 31 of FIG. 2A, and the change is shown in the upper characteristic curve 35 of FIG. 2A. This is almost the same as the change in the gate voltage Vg of the IGBT in the known power conversion circuit section. Then, the gate voltage Vg slightly increases, so that the collector voltage increase rate (dv / dt) of the IGBT 1 is suppressed, and the peak value of the collector voltage Vce is reduced. In this case, in the power conversion circuit unit of the first embodiment, as shown in the characteristic curve 33 of FIG. 2C, the known power conversion is performed until the collector voltage Vce exceeds the clamp operation start voltage. Since the collector voltage rise rate (dv / dt) is larger than the characteristic curve 37 in the circuit section, as shown in the characteristic curve 32 in FIG. In comparison, the time until the collector current Ic is cut off is shorter, and as shown by the characteristic curve 34 in FIG. 2D, the collector loss is smaller than the same characteristic curve 38 in the known power conversion circuit section. Can be greatly reduced.

【0030】次に、図3は、本発明による半導体電力変
換装置の第2の実施の形態を示す回路図であって、1つ
のアームに配置の半導体電力変換素子にIGBTを用い
た電力変換回路部の例を示すものである。
FIG. 3 is a circuit diagram showing a second embodiment of the semiconductor power conversion device according to the present invention. The power conversion circuit uses an IGBT as a semiconductor power conversion element arranged in one arm. 3 shows an example of a unit.

【0031】図3において、10は減流抵抗であり、そ
の他、図1に図示された構成要素と同じ構成要素につい
ては同じ符号を付けている。
In FIG. 3, reference numeral 10 denotes a current-reducing resistor, and other components that are the same as those shown in FIG. 1 are denoted by the same reference numerals.

【0032】この第2の実施の形態は、第1の実施の形
態に対し、クランプ用コンデンサ5に直列に減流抵抗1
0を接続し、IGBT1のゲートGに流れ込む電流の大
きさを制限するようにしたものであり、減流抵抗10を
設けた以外の構成は、第1の実施の形態の構成と同じで
ある。
The second embodiment differs from the first embodiment in that a current reducing resistor 1 is connected in series with a clamping capacitor 5.
0 is connected to limit the magnitude of the current flowing into the gate G of the IGBT 1, and the configuration other than that the current reducing resistor 10 is provided is the same as the configuration of the first embodiment.

【0033】第2の実施の形態の電力変換回路部によれ
ば、減流抵抗10によってゲートGに流れ込む電流を制
限しているので、ゲートGへの正電荷の充電速度が速す
ぎることにより、ゲートGに多くの正電荷が蓄積されて
ゲート電圧が過大になり、それによりIGBT1のゲー
トGが破壊されるのを有効に防ぐことができる。
According to the power conversion circuit of the second embodiment, the current flowing into the gate G is limited by the current reducing resistor 10, so that the rate of charging the gate G with positive charges is too high. It is possible to effectively prevent the gate voltage from being excessively accumulated due to the accumulation of a large amount of positive charges in the gate G and thereby destroying the gate G of the IGBT 1.

【0034】次いで、図4は、本発明による半導体電力
変換装置の第3の実施の形態を示す回路図であって、1
つのアームに配置の半導体電力変換素子にIGBTを用
いた電力変換回路部の例を示すものである。
FIG. 4 is a circuit diagram showing a third embodiment of the semiconductor power conversion device according to the present invention.
1 shows an example of a power conversion circuit unit using an IGBT as a semiconductor power conversion element arranged in one arm.

【0035】図4において、111 、112 は分圧抵抗
であり、その他、図1に図示された構成要素と同じ構成
要素については同じ符号を付けている。
In FIG. 4, reference numerals 11 1 and 11 2 denote voltage dividing resistors, and other components which are the same as those shown in FIG. 1 are denoted by the same reference numerals.

【0036】この第3の実施の形態は、第1の実施の形
態に対し、IBGT1のコレクタ・エミッタ間に分圧抵
抗111 、112 を接続し、分圧抵抗111 、112
分圧点11Dに逆流防止用ダイオード8のアノードを接
続したものであり、分圧抵抗111 、112 を設け、逆
流防止用ダイオード8のアノードを分圧点11Dに接続
した以外の構成は、第1の実施の形態と同じである。こ
れらの構成その他の構成は第1の実施の形態の構成と同
じである。
[0036] The third embodiment, with respect to the first embodiment, to connect the voltage dividing resistors 11 1, 11 2 between the collector and emitter of IBGT1, the voltage dividing resistors 11 1, 11 2 min The configuration in which the anode of the backflow preventing diode 8 is connected to the pressure point 11D, the voltage dividing resistors 11 1 and 11 2 are provided, and the anodes of the backflow preventing diode 8 are connected to the voltage dividing point 11D, This is the same as the first embodiment. These configurations and other configurations are the same as those of the first embodiment.

【0037】第3の実施の形態の電力変換回路部によれ
ば、分圧点11Dに得られる電圧がコレクタ電圧Vce
に比例するので、基本的な動作は第1の実施の形態の動
作と同じである。すなわち分圧点11Dの電圧がクラン
プ動作開始電圧を超えると、コレクタ電圧上昇率(dv
/dt)に対応した電流がゲートGに流れ込み、IGB
T1のコレクタ電圧上昇率(dv/dt)が抑制され、
コレクタ電圧Vceのピーク値が低減される。なお、ゲ
ートGに流れ込む電流は一方の分圧抵抗111によって
制限される。
According to the power conversion circuit of the third embodiment, the voltage obtained at the voltage dividing point 11D is the collector voltage Vce
, The basic operation is the same as the operation of the first embodiment. That is, when the voltage at the voltage dividing point 11D exceeds the clamp operation start voltage, the collector voltage rise rate (dv)
/ Dt) flows into the gate G, and the IGB
The collector voltage rise rate (dv / dt) of T1 is suppressed,
The peak value of the collector voltage Vce is reduced. The current flowing into the gate G is limited by one of the voltage dividing resistors 11 1.

【0038】この第3の実施の形態は、コレクタ電圧を
分圧抵抗111 、112 で分圧したことにより、補助直
流電源7の出力電圧を低くすることが可能になる。
In the third embodiment, the output voltage of the auxiliary DC power supply 7 can be reduced by dividing the collector voltage by the voltage dividing resistors 11 1 and 11 2 .

【0039】続く、図5は、本発明による半導体電力変
換装置の第4の実施の形態を示す回路図であって、1つ
のアームに配置の半導体電力変換素子にIGBTを用い
た電力変換回路部の例を示すものである。
FIG. 5 is a circuit diagram showing a fourth embodiment of the semiconductor power conversion device according to the present invention, wherein a power conversion circuit unit using an IGBT as a semiconductor power conversion element arranged in one arm. This is an example.

【0040】図5において、111 、112 は分圧抵抗
であり、その他、図4に図示された構成要素と同じ構成
要素については同じ符号を付けている。
In FIG. 5, reference numerals 11 1 and 11 2 denote voltage dividing resistors, and the same reference numerals are given to the same components as those shown in FIG.

【0041】この第4の実施の形態は、第3の実施の形
態に対し、一方の分圧抵抗111 に並列にゲート電流供
給用コンデンサ12を接続したものであり、ゲート電流
供給用コンデンサ12を接続した以外の構成は、第3の
実施の形態の構成と同じである。
The fourth embodiment differs from the third embodiment in that a gate current supply capacitor 12 is connected in parallel with one of the voltage dividing resistors 111, and the gate current supply capacitor 12 Are the same as those of the third embodiment except for the connection.

【0042】この第4の実施の形態は、第3の実施の形
態が一方の分圧抵抗111 によってゲートGに流れ込む
電流が制限されていたのに対し、ゲート電流供給用コン
デンサ12を設けることにより、一方の分圧抵抗111
による制限を撤廃して、ゲート電流の供給が可能にな
り、コレクタ電圧上昇率(dv/dt)の制御を効果的
に行うことができる。
[0042] In the fourth embodiment, while the current flowing into the gate G the third embodiment is the one of the voltage dividing resistors 11 1 has been restricted, providing a gate current supply capacitor 12 As a result, one of the voltage dividing resistors 11 1
, The gate current can be supplied, and the collector voltage rise rate (dv / dt) can be effectively controlled.

【0043】第4の実施の形態においては、コレクタ電
圧が一方の分圧抵抗111 とゲート電流供給用コンデン
サ12との合成インピーダンス、及び、他方の分圧抵抗
11 2 によって分圧されるもので、分圧点11Dの電圧
がクランプ動作開始電圧を超えると、コレクタ電圧上昇
率(dv/dt)に対応した電流がゲートGに流れ込
み、IGBT1のコレクタ電圧上昇率(dv/dt)が
抑制され、コレクタ電圧Vceのピーク値が低減され
る。この場合、一方の分圧抵抗111 とゲート電流供給
用コンデンサ12との合成インピーダンスは、コレクタ
電圧上昇率(dv/dt)が大きいほど小さい値になる
ので、クランプ動作が開始されるコレクタ電圧が低下す
るようになる。そして、コレクタ電圧上昇率(dv/d
t)が大きいときには、コレクタ電圧がIGBT1のコ
レクタ・エミッタ間耐圧限界を超えるまでの時間が短く
なるので、コレクタ電圧上昇率(dv/dt)を緩やか
にし、高電圧のピーク値を低く抑えるには、ゲートGに
電流を流し込むタイミングを若干早めた方がよい。すな
わちコレクタ電圧上昇率(dv/dt)が大きいとき
は、クランプ動作開始電圧を低くすることが好ましい。
一方、コレクタ電圧上昇率(dv/dt)が小さいとき
には、反対に、コレクタ電圧がIGBT1のコレクタ・
エミッタ間耐圧限界を超えるまでの時間に比較的余裕が
あるので、クランプ動作開始電圧を高めにすることによ
って、コレクタ損失を小さくすることができる。このよ
うに、この第4の実施の形態は、種々の優れた機能を発
揮する。
In the fourth embodiment, the collector voltage
The pressure is one of the voltage dividing resistors 111 And gate current supply capacitor
The combined impedance with the capacitor 12 and the other voltage dividing resistor
11 Two The voltage at the voltage dividing point 11D
When the voltage exceeds the clamp operation start voltage, the collector voltage rises
Current corresponding to the rate (dv / dt) flows into the gate G
The rise rate (dv / dt) of the collector voltage of the IGBT1 is
Is suppressed, and the peak value of the collector voltage Vce is reduced.
You. In this case, one of the voltage dividing resistors 111 And gate current supply
The combined impedance with the capacitor 12
The smaller the voltage rise rate (dv / dt), the smaller the value.
Therefore, the collector voltage at which the clamp operation starts is lowered
Become so. Then, the collector voltage rise rate (dv / d
When t) is large, the collector voltage is lower than that of IGBT1.
Shorter time to exceed the withstand voltage limit between the collector and emitter
The collector voltage rise rate (dv / dt)
In order to keep the peak value of the high voltage low,
It is better to slightly advance the timing of supplying the current. sand
That is, when the collector voltage rise rate (dv / dt) is large.
It is preferable to lower the clamp operation start voltage.
On the other hand, when the collector voltage rise rate (dv / dt) is small
On the contrary, the collector voltage of the IGBT1
There is comparatively enough time to exceed the emitter breakdown voltage limit
Therefore, increasing the clamp operation start voltage
Thus, the collector loss can be reduced. This
As described above, the fourth embodiment has various excellent functions.
Conduct.

【0044】続いて、図6は、本発明による半導体電力
変換装置の第5の実施の形態を示す回路図であって、1
つのアームに配置の半導体電力変換素子にIGBTを用
いた電力変換回路部の例を示すものである。
FIG. 6 is a circuit diagram showing a fifth embodiment of the semiconductor power converter according to the present invention.
1 shows an example of a power conversion circuit unit using an IGBT as a semiconductor power conversion element arranged in one arm.

【0045】図6において、図5に図示された構成要素
と同じ構成要素については同じ符号を付けている。
In FIG. 6, the same components as those shown in FIG. 5 are denoted by the same reference numerals.

【0046】この第5の実施の形態は、第4の実施の形
態に対し、一方の分圧抵抗111 を省いたものであり、
一方の分圧抵抗111 を省いた以外の構成は、第4の実
施の形態の構成と同じである。
The fifth embodiment differs from the fourth embodiment in that one of the voltage dividing resistors 111 is omitted.
The configuration other than omitting one voltage dividing resistor 111 is the same as the configuration of the fourth embodiment.

【0047】第5の実施の形態は、コレクタ電圧上昇率
(dv/dt)が小さいとき、分圧点11Dの電圧が極
端に低くなるので、コレクタ電圧が過電圧状態になって
も、補助直流電源7の正極側電圧を超えることがなく、
コレクタ電圧の過電圧状態に対するコレクタ電圧のクラ
ンプ効果を期待することができないものの、コレクタ電
圧上昇率(dv/dt)が大きいとき、ゲート電流供給
用コンデンサ12のインピーダンス値が小さくなるの
で、分圧点11Dの電圧が高くなり、コレクタ電圧の過
電圧状態に対するクランプ効果を期待することができる
ようになる。
In the fifth embodiment, when the rate of rise of the collector voltage (dv / dt) is small, the voltage at the voltage dividing point 11D becomes extremely low. 7 without exceeding the positive voltage
Although the effect of clamping the collector voltage against the overvoltage state of the collector voltage cannot be expected, when the rate of rise of the collector voltage (dv / dt) is large, the impedance value of the capacitor 12 for supplying the gate current becomes small, so that the voltage dividing point 11D Becomes higher, and a clamping effect against an overvoltage state of the collector voltage can be expected.

【0048】第5の実施の形態は、第4の実施の形態で
用いられる一方の分圧抵抗111 が不要になるので、第
4の実施の形態に比べて構成部品点数を少なくすること
ができる。また、第5の実施の形態は、クランプ動作開
始電圧に対するコレクタ電圧上昇率(dv/dt)の依
存性が大きいもので、ターンオフ時のコレクタ電圧上昇
率(dv/dt)が大きいときだけ、過電圧状態にある
コレクタ電圧のクランプを行う必要がある半導体電力変
換装置に用いて好適なものである。
The fifth embodiment, since one of the voltage dividing resistors 11 1 used in the fourth embodiment is not necessary, is possible to reduce the number of components in comparison with the fourth embodiment it can. In the fifth embodiment, the dependence of the collector voltage rise rate (dv / dt) on the clamp operation start voltage is large. Only when the turn-off collector voltage rise rate (dv / dt) is large, the overvoltage The present invention is suitable for use in a semiconductor power converter that needs to clamp the collector voltage in a state.

【0049】次に、図7は、本発明による半導体電力変
換装置の第6の実施の形態を示す回路図であって、1つ
のアームに配置の半導体電力変換素子にIGBTを用い
た電力変換回路部の例を示すものである。
FIG. 7 is a circuit diagram showing a sixth embodiment of the semiconductor power conversion device according to the present invention. The power conversion circuit uses an IGBT as a semiconductor power conversion element arranged in one arm. 3 shows an example of a unit.

【0050】図7において、図4に図示された構成要素
と同じ構成要素については同じ符号を付けている。
In FIG. 7, the same components as those shown in FIG. 4 are denoted by the same reference numerals.

【0051】この第6の実施の形態は、第3の実施の形
態に対し、補助直流電源7を省き、バッファダイオード
6のアノードを駆動信号源用正極電源91 の正極側端子
に接続したもの、すなわち補助直流電源7の代わりに駆
動信号源用正極電源91 を利用しているものであり、補
助直流電源7を省き、バッファダイオード6のアノード
を駆動信号源用正極電源91 の正極側端子に接続した以
外の構成は、第3の実施の形態の構成と同じである。ま
た、第6の実施の形態の動作は、本質的に第3の実施の
形態の動作と同じである。
[0051] The sixth embodiment, compared third embodiment omits the auxiliary DC power source 7, which was connected to the anode of the buffer diode 6 to the positive terminal of the driving signal source for the positive electrode power source 9 1 , i.e. the auxiliary instead of the DC power supply 7 are those utilizing a positive electrode power source 9 1 drive signal source, eliminating the auxiliary DC power source 7, the positive electrode side anode a driving signal source for the positive electrode power source 9 first buffer diode 6 The configuration other than the connection to the terminal is the same as the configuration of the third embodiment. The operation of the sixth embodiment is essentially the same as the operation of the third embodiment.

【0052】第6の実施の形態は、既存の駆動信号源用
正極電源91 を利用しているので、新たに補助直流電源
7を設ける必要がなく、部品点数を少なくし、半導体電
力変換装置の全体構造をコンパクトにすることができ
る。
[0052] The sixth embodiment, the use of the positive electrode power supply 9 1 for existing driving signal source, there is no need to provide a new auxiliary DC power source 7, to reduce the number of parts, semiconductor power conversion device Can be made compact.

【0053】次いで、図8は、本発明による半導体電力
変換装置の第7の実施の形態を示す回路図であって、1
つのアームに配置の半導体電力変換素子にIGBTを用
いた電力変換回路部の例を示すものである。
FIG. 8 is a circuit diagram showing a seventh embodiment of the semiconductor power converter according to the present invention.
1 shows an example of a power conversion circuit unit using an IGBT as a semiconductor power conversion element arranged in one arm.

【0054】図8において、図5に図示された構成要素
と同じ構成要素については同じ符号を付けている。
In FIG. 8, the same components as those shown in FIG. 5 are denoted by the same reference numerals.

【0055】この第7の実施の形態は、第4の実施の形
態に対し、補助直流電源7を省き、バッファダイオード
6のアノードを駆動信号源用正極電源91 の正極側端子
に接続したもの、すなわち補助直流電源7の代わりに駆
動信号源用正極電源91 を利用しているものであり、補
助直流電源7を省き、バッファダイオード6のアノード
を駆動信号源用正極電源91 の正極側端子に接続した以
外の構成は、第4の実施の形態の構成と同じである。ま
た、第7の実施の形態の動作は、本質的に第4の実施の
形態の動作と同じである。
[0055] The seventh embodiment is, with respect to the fourth embodiment, omit the auxiliary DC power source 7, which was connected to the anode of the buffer diode 6 to the positive terminal of the driving signal source for the positive electrode power source 9 1 , i.e. the auxiliary instead of the DC power supply 7 are those utilizing a positive electrode power source 9 1 drive signal source, eliminating the auxiliary DC power source 7, the positive electrode side anode a driving signal source for the positive electrode power source 9 first buffer diode 6 The configuration other than the connection to the terminal is the same as the configuration of the fourth embodiment. The operation of the seventh embodiment is essentially the same as the operation of the fourth embodiment.

【0056】第7の実施の形態は、既存の駆動信号源用
正極電源91 を利用しているので、新たに補助直流電源
7を設ける必要がなく、部品点数を少なくし、半導体電
力変換装置の全体構造をコンパクトにすることができ
る。
[0056] The seventh embodiment, the use of the positive electrode power supply 9 1 for existing driving signal source, there is no need to provide a new auxiliary DC power source 7, to reduce the number of parts, semiconductor power conversion device Can be made compact.

【0057】続く、図9は、本発明による半導体電力変
換装置の第8の実施の形態を示す回路図であって、1つ
のアームに配置の半導体電力変換素子にIGBTを用い
た電力変換回路部の例を示すものである。
FIG. 9 is a circuit diagram showing an eighth embodiment of a semiconductor power conversion device according to the present invention, wherein a power conversion circuit unit using an IGBT as a semiconductor power conversion element arranged in one arm. This is an example.

【0058】図9において、図6に図示された構成要素
と同じ構成要素については同じ符号を付けている。
In FIG. 9, the same components as those shown in FIG. 6 are denoted by the same reference numerals.

【0059】この第8の実施の形態は、第5の実施の形
態に対し、補助直流電源7を省き、バッファダイオード
6のアノードを駆動信号源用正極電源91 の正極側端子
に接続したもの、この場合も、補助直流電源7の代わり
に駆動信号源用正極電源91を利用しているものであ
り、補助直流電源7を省き、バッファダイオード6のア
ノードを駆動信号源用正極電源91 の正極側端子に接続
した以外の構成は、第5の実施の形態の構成と同じであ
る。また、第8の実施の形態の動作も、本質的に第5の
実施の形態の動作と同じである。
[0059] The eighth embodiment, with respect to the fifth embodiment, omit the auxiliary DC power source 7, which was connected to the anode of the buffer diode 6 to the positive terminal of the driving signal source for the positive electrode power source 9 1 even in this case, which utilizes a positive electrode power source 9 1 driving signal source in place of the auxiliary DC power source 7, eliminating the auxiliary DC power source 7, the anode of the driving signal source for the positive electrode power source 9 first buffer diode 6 The configuration other than the connection to the positive terminal on the positive side is the same as the configuration of the fifth embodiment. The operation of the eighth embodiment is also essentially the same as the operation of the fifth embodiment.

【0060】第8の実施の形態は、既存の駆動信号源用
正極電源91 を利用しているので、新たに補助直流電源
7を設ける必要がなく、部品点数を少なくし、半導体電
力変換装置の全体構造をコンパクトにすることができ
る。
[0060] the eighth embodiment, the use of the positive electrode power supply 9 1 for existing driving signal source, there is no need to provide a new auxiliary DC power source 7, to reduce the number of parts, semiconductor power conversion device Can be made compact.

【0061】続いて、図10は、本発明による半導体電
力変換装置の第9の実施の形態を示す回路図であって、
1つのアームに配置の半導体電力変換素子にIGBTを
用いた電力変換回路部の例を示すもので、2つの電力変
換回路部が直列接続されているものである。
FIG. 10 is a circuit diagram showing a ninth embodiment of the semiconductor power converter according to the present invention.
This shows an example of a power conversion circuit unit using an IGBT as a semiconductor power conversion element arranged in one arm, in which two power conversion circuit units are connected in series.

【0062】図10において、1’はゲートGとコレク
タCとエミッタEを備えたIGBT、2’は還流ダイオ
ード、3’はゲート抵抗、4’はパルス駆動信号源、
5’はクランプ用コンデンサ、6’はバッファダイオー
ド、8’は逆流防止用ダイオード、91 ’は駆動信号源
用正極電源、92 ’は駆動信号源用負極電源、112
は他方の分圧抵抗、12’はゲート電流供給用コンデン
サであり、その他、図9に図示された構成要素と同じ構
成要素については同じ符号を付けている。
In FIG. 10, 1 'is an IGBT having a gate G, a collector C and an emitter E, 2' is a freewheeling diode, 3 'is a gate resistor, 4' is a pulse drive signal source,
5 'clamp capacitor, 6' buffer diode, 8 'backflow preventing diode, 9 1' is a positive electrode power drive signal source, 9 2 'is negative power drive signal source, 11 2'
Is the other voltage-dividing resistor, 12 'is a gate current supply capacitor, and other components that are the same as those shown in FIG. 9 are given the same reference numerals.

【0063】そして、ゲートGとコレクタCとエミッタ
Eを備えたIGBT1’、還流ダイオード2’、ゲート
抵抗3’、パルス駆動信号源4’、クランプ用コンデン
サ5’、バッファダイオード6’、逆流防止用ダイオー
ド8’、91 ’は駆動信号源用正極電源91 ’、駆動信
号源用負極電源92 ’、他方の分圧抵抗112 ’、ゲー
ト電流供給用コンデンサ12’からなる電力変換回路部
の接続構成は、図9に図示された電力変換回路部の対向
する構成要素における接続構成と同じである。
An IGBT 1 'having a gate G, a collector C and an emitter E, a freewheeling diode 2', a gate resistor 3 ', a pulse drive signal source 4', a clamping capacitor 5 ', a buffer diode 6', and a backflow prevention The diodes 8 ′ and 9 1 ′ are a power conversion circuit unit including a drive signal source positive power supply 9 1 ′, a drive signal source negative power supply 9 2 ′, the other voltage dividing resistor 11 2 ′, and a gate current supply capacitor 12 ′. Is the same as the connection configuration of the opposing components of the power conversion circuit unit shown in FIG.

【0064】この第9の実施の形態は、第8の実施の形
態が1つの電力変換回路部によって構成されているのに
対し、直列接続された同一構成の2つの電力変換回路部
によって構成されているものである。
In the ninth embodiment, while the eighth embodiment is constituted by one power conversion circuit section, the ninth embodiment is constituted by two power conversion circuit sections of the same configuration connected in series. Is what it is.

【0065】一般に、ゲート容量等の素子特性に違いが
ある2つまたはそれ以上のIGBTを直列接続して使用
する場合は、小さいゲート容量を持つIGBTのターン
オフのタイミングが早いのに対して、大きいゲート容量
を持つIGBT1のターンオフのタイミングが遅くな
り、その結果、小さいゲート容量を持つIGBTが大き
いゲート容量を持つIGBTの直流電圧を背負うことに
なり、1つのIGBTだけを用いたときのターンオフ時
に比べ、コレクタ電圧が急激に上昇することがあり、高
いコレクタ電圧の印加によって小さいゲート容量を持つ
IGBTが破壊されることがある。
Generally, when two or more IGBTs having a difference in element characteristics such as gate capacitance are used in series, the turn-off timing of the IGBT having a small gate capacitance is earlier than that of the IGBT having a smaller gate capacitance. The turn-off timing of the IGBT 1 having the gate capacitance is delayed, and as a result, the IGBT having the small gate capacitance bears the DC voltage of the IGBT having the large gate capacitance, as compared with the turn-off when only one IGBT is used. In some cases, the collector voltage may rise sharply, and an IGBT having a small gate capacitance may be destroyed by application of a high collector voltage.

【0066】ところで、この第9の実施の形態は、IG
BT1、1’の各コレクタ電圧が駆動信号源用正極電源
1 、91 ’の出力電圧を超えると、クランプ用コンデ
ンサ5、5’を介してそれぞれゲートGに電流が供給さ
れるので、IGBT1、1’の各コレクタ電圧上昇率
(dv/dt)が緩やかになり、コレクタ電圧が高電圧
になるのを抑制することができる。そして、直列接続さ
れた各IGBT1、1’の各コレクタCに印加される高
いコレクタ電圧が個別に抑制されるので、各IGBT
1、1’のコレクタ電圧の負担を均等化することができ
る。
Incidentally, the ninth embodiment is different from the IG
When the collector voltages of the BTs 1 and 1 'exceed the output voltages of the drive signal source positive power supplies 9 1 and 9 1 ', currents are supplied to the gates G via the clamp capacitors 5 and 5 ', respectively. , 1 ′, the rate of rise of each collector voltage (dv / dt) becomes gentle, and the collector voltage can be prevented from becoming high. Since the high collector voltage applied to each collector C of each of the IGBTs 1 and 1 'connected in series is individually suppressed,
It is possible to equalize the burden of the collector voltages of 1, 1 '.

【0067】この場合、直列接続される電力変換回路部
の構成は、第8の実施の形態に係わるものに限られるこ
とはなく、第1乃至第7の実施の形態に係わるものであ
っても、直列接続された各IGBT1、1’のコレクタ
Cに印加される高いコレクタ電圧が個別に抑制され、各
IGBT1、1’のコレクタ電圧の負担が均等化され
る。
In this case, the configuration of the power conversion circuit units connected in series is not limited to the configuration according to the eighth embodiment, but may be the configuration according to the first to seventh embodiments. The high collector voltage applied to the collector C of each of the IGBTs 1 and 1 'connected in series is individually suppressed, and the burden of the collector voltage of each IGBT 1 and 1' is equalized.

【0068】これまでの実施の形態においては、半導体
電力変換素子がIGBTである例を挙げて説明したが、
本発明に使用される半導体電力変換素子はIGBTであ
る場合に限られず、IGBTに類似の他の半導体電力変
換素子、例えばMOSゲートを有する電力用MOSFE
Tであっても、同様の機能を達成することができる。
In the above embodiments, an example in which the semiconductor power conversion element is an IGBT has been described.
The semiconductor power conversion element used in the present invention is not limited to an IGBT, but may be another semiconductor power conversion element similar to an IGBT, for example, a power MOSFET having a MOS gate.
Even with T, the same function can be achieved.

【0069】[0069]

【発明の効果】以上のように、本発明によれば、IGB
Tのコレクタ・ゲート間またはコレクタ電圧分圧点とゲ
ート間にコンデンサを接続し、このコンデンサに並列に
補助直流電源または駆動信号源用電源とバッファダイオ
ードの直列回路を接続しているので、コンデンサの両端
電圧が一定電圧以下に低下することがなく、しかも、コ
ンデンサのコレクタ側電圧が直流電源の高圧側電圧を超
えた電圧になることが防げられないので、IGBTのタ
ーンオフが始まってからコレクタ電流が減少するまでの
時間を短くすることができ、それによりIGBTのコレ
クタ損失を低減させることができるという効果がある。
As described above, according to the present invention, the IGB
A capacitor is connected between the collector and gate of T or between the collector voltage dividing point and the gate, and a series circuit of an auxiliary DC power supply or a drive signal source power supply and a buffer diode is connected in parallel with this capacitor. Since the voltage across the terminals does not drop below a certain voltage, and the voltage on the collector side of the capacitor cannot exceed the voltage on the high side of the DC power supply, the collector current after the turn-off of the IGBT starts. There is an effect that the time until the decrease can be shortened, whereby the collector loss of the IGBT can be reduced.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明による半導体電力変換装置の第1の実施
の形態を示す回路図である。
FIG. 1 is a circuit diagram showing a first embodiment of a semiconductor power conversion device according to the present invention.

【図2】図1に図示のIGBTの各部の電圧及び電流ま
たはコレクタ損失の時間的変動を示す特性図である。
FIG. 2 is a characteristic diagram illustrating a temporal variation of a voltage and a current or a collector loss of each part of the IGBT illustrated in FIG. 1;

【図3】本発明による半導体電力変換装置の第2の実施
の形態を示す回路図である。
FIG. 3 is a circuit diagram showing a second embodiment of the semiconductor power converter according to the present invention.

【図4】本発明による半導体電力変換装置の第3の実施
の形態を示す回路図である。
FIG. 4 is a circuit diagram showing a third embodiment of the semiconductor power conversion device according to the present invention.

【図5】本発明による半導体電力変換装置の第4の実施
の形態を示す回路図である。
FIG. 5 is a circuit diagram showing a fourth embodiment of the semiconductor power conversion device according to the present invention.

【図6】本発明による半導体電力変換装置の第5の実施
の形態を示す回路図である。
FIG. 6 is a circuit diagram showing a fifth embodiment of the semiconductor power conversion device according to the present invention.

【図7】本発明による半導体電力変換装置の第6の実施
の形態を示す回路図である。
FIG. 7 is a circuit diagram showing a sixth embodiment of the semiconductor power converter according to the present invention.

【図8】本発明による半導体電力変換装置の第7の実施
の形態を示す回路図である。
FIG. 8 is a circuit diagram showing a seventh embodiment of the semiconductor power conversion device according to the present invention.

【図9】本発明による半導体電力変換装置の第8の実施
の形態を示す回路図である。
FIG. 9 is a circuit diagram showing an eighth embodiment of the semiconductor power converter according to the present invention.

【図10】本発明による半導体電力変換装置の第9の実
施の形態を示す回路図である。
FIG. 10 is a circuit diagram showing a ninth embodiment of a semiconductor power conversion device according to the present invention.

【図11】既知の半導体電力変換装置の要部構成の一例
を示す回路図であっ
FIG. 11 is a circuit diagram showing an example of a configuration of a main part of a known semiconductor power conversion device.

【図12】既知の半導体電力変換装置の各アームにそれ
ぞれ配置された半導体電力変換素子にIGBTを用いた
ときの1つのアームの電力変換回路部の構成を示す回路
図である。
FIG. 12 is a circuit diagram showing a configuration of a power conversion circuit unit of one arm when an IGBT is used as a semiconductor power conversion element arranged in each arm of a known semiconductor power conversion device.

【符号の説明】[Explanation of symbols]

1、1’ IGBT 2、2’ 還流ダイオード 3、3’ ゲート抵抗 4、4’ パルス駆動信号源 5、5’ クランプ用ダイオード 6、6’ バッファダイオード 7 補助直流電源 8、8’ 逆流防止用ダイオード 91 、91 ’ 駆動信号源用正極電源 92 、92 ’ 駆動信号源用負極電源 10 減流抵抗 111 、112 、112 ’ 分圧抵抗 12、12’ ゲート電流供給用コンデンサ1, 1 'IGBT 2, 2' freewheeling diode 3, 3 'gate resistance 4, 4' pulse drive signal source 5, 5 'clamping diode 6, 6' buffer diode 7 auxiliary DC power supply 8, 8 'backflow preventing diode 9 1 , 9 1 ′ Positive power supply for drive signal source 9 2 , 9 2 ′ Negative power supply for drive signal source 10 Down current resistance 11 1 , 11 2 , 11 2 ′ Voltage dividing resistance 12, 12 ′ Gate current supply capacitor

───────────────────────────────────────────────────── フロントページの続き (72)発明者 伊予谷 隆二 茨城県日立市大みか町七丁目1番1号 株 式会社日立製作所日立研究所内 (72)発明者 酒井 洋満 茨城県日立市国分町一丁目1番1号 株式 会社日立製作所国分事業所内 Fターム(参考) 5H740 BA11 BB01 BC01 BC02 HH06 JA01 JB02 MM03  ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Ryuji Iyoya 7-1-1, Omikacho, Hitachi City, Ibaraki Prefecture Inside the Hitachi Research Laboratory, Hitachi, Ltd. (72) Inventor Hiromitsu Sakai 1-chome, Kokubuncho, Hitachi City, Ibaraki Prefecture No. 1-1 F-term in Hitachi Kokubu Office (reference) 5H740 BA11 BB01 BC01 BC02 HH06 JA01 JB02 MM03

Claims (11)

【特許請求の範囲】[Claims] 【請求項1】 直流電源と負荷間を接続する各アームに
配置される電力変換素子であって、コレクタ・エミッタ
間がアームに直列接続されたIGBTと、前記IGBT
のコレクタ・ゲート間に接続され、前記コレクタ・エミ
ッタ間電圧変化率に対応した電流を前記ゲートに供給す
るコンデンサと、前記コンデンサにバッファダイオード
を通して並列接続された補助直流電源とを有し、前記コ
ンデンサの前記コレクタ側電圧に前記バッファダイオー
ドの順方向電圧降下を加えた電圧が前記補助直流電源の
出力電圧を超えたとき、前記コンデンサを通して前記ゲ
ートに電流を供給することを特徴とする半導体電力変換
装置。
1. An IGBT in which an arm connecting a DC power supply and a load is arranged in each arm, wherein the IGBT has a collector and an emitter connected in series to the arm.
A capacitor connected between the collector and the gate of the capacitor and supplying a current corresponding to the collector-emitter voltage change rate to the gate; and an auxiliary DC power supply connected in parallel to the capacitor through a buffer diode. Wherein when a voltage obtained by adding a forward voltage drop of the buffer diode to the collector side voltage exceeds an output voltage of the auxiliary DC power supply, a current is supplied to the gate through the capacitor. .
【請求項2】 前記コンデンサに直列に抵抗を接続し、
前記抵抗によって前記ゲートに供給される電流が制限さ
れることを特徴とする請求項1に記載の半導体電力変換
装置。
2. A resistor is connected in series with the capacitor,
The semiconductor power converter according to claim 1, wherein a current supplied to the gate is limited by the resistor.
【請求項3】 直流電源と負荷間を接続する各アームに
配置される電力変換素子であって、コレクタ・エミッタ
間がアームに直列接続されたIGBTと、前記コレクタ
・エミッタ間に接続された分圧器と、前記分圧器の分圧
点と前記IGBTのゲート間に接続され、前記コレクタ
・エミッタ間電圧変化率に対応した電流を前記ゲートに
供給するコンデンサと、前記コンデンサにバッファダイ
オードを通して並列接続された補助直流電源とを有し、
前記コンデンサの前記分圧点側電圧に前記バッファダイ
オードの順方向電圧降下を加えた電圧が前記補助直流電
源の出力電圧を超えたとき、前記コンデンサを通して前
記ゲートに電流を供給することを特徴とする半導体電力
変換装置。
3. A power conversion element arranged in each arm connecting a DC power supply and a load, wherein the IGBT has a collector and an emitter connected in series to the arm and an IGBT connected between the collector and the emitter. A voltage divider, a capacitor connected between the voltage dividing point of the voltage divider and the gate of the IGBT, for supplying a current corresponding to the collector-emitter voltage change rate to the gate, and a capacitor connected in parallel to the capacitor through a buffer diode. An auxiliary DC power supply,
When a voltage obtained by adding the forward voltage drop of the buffer diode to the voltage at the voltage dividing point side of the capacitor exceeds the output voltage of the auxiliary DC power supply, a current is supplied to the gate through the capacitor. Semiconductor power converter.
【請求項4】 直流電源と負荷間を接続する各アームに
配置される電力変換素子であって、コレクタ・エミッタ
間がアームに直列接続されたIGBTと、前記コレクタ
・エミッタ間に接続された分圧器と、前記分圧器の分圧
点と前記IGBTのゲート間に接続され、前記コレクタ
・エミッタ間電圧変化率に対応した電流を前記ゲートに
供給するコンデンサと、前記コンデンサにバッファダイ
オードを通して並列接続されたゲート駆動回路用直流電
源とを有し、前記コンデンサの前記分圧点側電圧に前記
バッファダイオードの順方向電圧降下を加えた電圧が前
記ゲート駆動回路用直流電源の出力電圧を超えたとき、
前記コンデンサを通して前記ゲートに電流を供給するこ
とを特徴とする半導体電力変換装置。
4. A power conversion element disposed in each arm connecting a DC power supply and a load, wherein an IGBT having a collector and an emitter connected in series to the arm and an IGBT connected between the collector and the emitter are provided. A voltage divider, a capacitor connected between the voltage dividing point of the voltage divider and the gate of the IGBT, for supplying a current corresponding to the collector-emitter voltage change rate to the gate, and a capacitor connected in parallel to the capacitor through a buffer diode. When the voltage obtained by adding the forward voltage drop of the buffer diode to the voltage at the voltage dividing point of the capacitor exceeds the output voltage of the DC power supply for the gate drive circuit,
A semiconductor power converter, wherein a current is supplied to the gate through the capacitor.
【請求項5】 前記分圧器は、直列接続された2つの分
圧抵抗からなることを特徴とする請求項3または4に記
載の半導体電力変換装置。
5. The semiconductor power converter according to claim 3, wherein the voltage divider includes two voltage-dividing resistors connected in series.
【請求項6】 前記2つの分圧抵抗の一方にコンデンサ
が並列接続されていることを特徴とする請求項5に記載
の半導体電力変換装置。
6. The semiconductor power converter according to claim 5, wherein a capacitor is connected in parallel to one of the two voltage dividing resistors.
【請求項7】 前記分圧器は、直列接続された分圧抵抗
と分圧コンデンサとからなることを特徴とする請求項3
または4に記載の半導体電力変換装置。
7. The voltage divider according to claim 3, wherein the voltage divider comprises a voltage dividing resistor and a voltage dividing capacitor connected in series.
Or the semiconductor power converter according to 4.
【請求項8】 前記バッファダイオードは、前記コンデ
ンサのコレクタ側電圧または分圧点側電圧が前記補助直
流電源または前記ゲート駆動回路用直流電源の出力電圧
に達するまで、前記コンデンサのコレクタ側電圧または
分圧点側電圧の電圧上昇を妨げないような極性に接続さ
れていることを特徴とする請求項1、3、4のいずれか
に記載の半導体電力変換装置。
8. The buffer diode according to claim 1, wherein the collector-side voltage or the voltage-dividing-point-side voltage of the capacitor reaches the output voltage of the auxiliary DC power supply or the DC power supply for the gate drive circuit. The semiconductor power converter according to any one of claims 1, 3, and 4, wherein the semiconductor power converter is connected to a polarity that does not prevent a voltage increase of the voltage at the voltage point side.
【請求項9】 前記ゲート駆動回路用直流電源は、前記
IGBTのゲート電圧をオンオフするゲート駆動回路の
電源であることを特徴とする請求項4に記載の半導体電
力変換装置。
9. The semiconductor power conversion device according to claim 4, wherein the DC power supply for the gate drive circuit is a power supply for a gate drive circuit that turns on and off a gate voltage of the IGBT.
【請求項10】 前記IGBTは、2個が1つのアーム
に直列接続されていることを特徴とする請求項1乃至9
のいずれかに記載の半導体電力変換装置。
10. The IGBT according to claim 1, wherein two IGBTs are connected in series to one arm.
The semiconductor power converter according to any one of the above.
【請求項11】 前記電力変換素子は、IGBT以外の
MOS素子からなるものであることを特徴とする請求項
1乃至10のいずれかに記載の半導体電力変換装置。
11. The semiconductor power conversion device according to claim 1, wherein said power conversion element is formed of a MOS element other than an IGBT.
JP2000050050A 2000-02-25 2000-02-25 Semiconductor power converter Expired - Fee Related JP3569192B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000050050A JP3569192B2 (en) 2000-02-25 2000-02-25 Semiconductor power converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000050050A JP3569192B2 (en) 2000-02-25 2000-02-25 Semiconductor power converter

Publications (2)

Publication Number Publication Date
JP2001238431A true JP2001238431A (en) 2001-08-31
JP3569192B2 JP3569192B2 (en) 2004-09-22

Family

ID=18571887

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000050050A Expired - Fee Related JP3569192B2 (en) 2000-02-25 2000-02-25 Semiconductor power converter

Country Status (1)

Country Link
JP (1) JP3569192B2 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005027328A1 (en) * 2003-09-10 2005-03-24 Toshiba Mitsubishi-Electric Industrial Systems Corporation Gate drive circuit
JP2005520477A (en) * 2002-07-10 2005-07-07 オイペク オイロペーシェ ゲゼルシャフト フューア ライストゥングスハルプライター エムベーハー Method and circuit configuration for limiting overvoltage
JP2008199821A (en) * 2007-02-14 2008-08-28 Toyota Motor Corp Semiconductor power converter
JP2013207552A (en) * 2012-03-28 2013-10-07 Denso Corp Semiconductor device
US20160169945A1 (en) * 2014-12-12 2016-06-16 Infineon Technologies Austria Ag System and Method for Contact Measurement Circuit

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005520477A (en) * 2002-07-10 2005-07-07 オイペク オイロペーシェ ゲゼルシャフト フューア ライストゥングスハルプライター エムベーハー Method and circuit configuration for limiting overvoltage
WO2005027328A1 (en) * 2003-09-10 2005-03-24 Toshiba Mitsubishi-Electric Industrial Systems Corporation Gate drive circuit
US7570102B2 (en) 2003-09-10 2009-08-04 Toshiba Mitsubishi - Electric Industrial Systems Corporation Gate driving circuit for driving a gate electrode of an electric power switching element with simple structure
JP2008199821A (en) * 2007-02-14 2008-08-28 Toyota Motor Corp Semiconductor power converter
DE112008000399T5 (en) 2007-02-14 2009-12-10 Toyota Jidosha Kabushiki Kaisha, Toyota-shi Semiconductor power conversion device
US8050064B2 (en) 2007-02-14 2011-11-01 Toyota Jidosha Kabushiki Kaisha Semiconductor power conversion device
DE112008000399B4 (en) 2007-02-14 2018-05-30 Toyota Jidosha Kabushiki Kaisha Semiconductor power conversion device
JP2013207552A (en) * 2012-03-28 2013-10-07 Denso Corp Semiconductor device
US20160169945A1 (en) * 2014-12-12 2016-06-16 Infineon Technologies Austria Ag System and Method for Contact Measurement Circuit
US10042002B2 (en) * 2014-12-12 2018-08-07 Infineon Technologies Austria Ag System and method for contact measurement circuit

Also Published As

Publication number Publication date
JP3569192B2 (en) 2004-09-22

Similar Documents

Publication Publication Date Title
JP6402591B2 (en) Semiconductor device
US7368972B2 (en) Power transistor control device
US5107151A (en) Switching circuit employing electronic devices in series with an inductor to avoid commutation breakdown and extending the current range of switching circuits by using igbt devices in place of mosfets
JP3598933B2 (en) Power converter
JP3812353B2 (en) Semiconductor power converter
TWI505626B (en) Semiconductor switch and power conversion device
KR100936427B1 (en) Power converter
JP6645924B2 (en) Semiconductor device and power converter
JP2003052178A (en) Three-level inverter
JP3568823B2 (en) Gate control circuit for insulated gate semiconductor device
JP2018520625A (en) Power converter physical topology
JP6613899B2 (en) Semiconductor device driving apparatus
JP2009011013A (en) Power conversion equipment
JP2017511115A (en) Gate driver for controlling fluctuation of collector-emitter voltage of electronic switch and circuit including the gate driver
JPWO2017216974A1 (en) Drive unit
JP2003069401A (en) Semiconductor power converter
US7248093B2 (en) Bipolar bootstrap top switch gate drive for half-bridge semiconductor power topologies
JP2007104805A (en) Gate drive circuit of voltage-driven semiconductor element
JP4321491B2 (en) Voltage-driven semiconductor device driving apparatus
JP4506276B2 (en) Drive circuit for self-extinguishing semiconductor device
JP2001238431A (en) Semiconductor power converter
JP4350295B2 (en) Semiconductor device and semiconductor device module
CN211981740U (en) IGBT active clamping circuit
JPH10209832A (en) Semiconductor switch circuit
JP6004988B2 (en) Gate control device for power semiconductor device

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040127

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040317

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040608

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040617

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 3569192

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080625

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080625

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090625

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090625

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100625

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100625

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110625

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110625

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120625

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120625

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130625

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees