JP2001237742A - 同期追従回路、及び同期追従方法 - Google Patents
同期追従回路、及び同期追従方法Info
- Publication number
- JP2001237742A JP2001237742A JP2000049023A JP2000049023A JP2001237742A JP 2001237742 A JP2001237742 A JP 2001237742A JP 2000049023 A JP2000049023 A JP 2000049023A JP 2000049023 A JP2000049023 A JP 2000049023A JP 2001237742 A JP2001237742 A JP 2001237742A
- Authority
- JP
- Japan
- Prior art keywords
- synchronization
- circuit
- tdd
- output
- correlation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
- Mobile Radio Communication Systems (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Bidirectional Digital Transmission (AREA)
- Time-Division Multiplex Systems (AREA)
Abstract
(57)【要約】
【課題】 ＴＤＤ通信における受信期間の初期に迅速な
同期追従を可能とし、受信性能を向上させることができ
る同期追従回路を提供する。 【解決手段】 ＴＤＤ直接スペクトラム通信システムに
おいて用いられる同期追従回路であって、ＰＮ系列信号
と受信信号との相関から相関電力をとる相関器４１と、
相関器４１の出力の平均値を算出するループフィルタ４
２Ａを備え、ループフィルタ４２Ａの出力に基づいて同
期追従を行うＤＬＬ４０Ａにおいて、ＴＤＤ制御による
受信期間の初期において、同期追従ビットを受信してい
る間は、ループフィルタ４２Ａの時定数を小さくするよ
うにした。
同期追従を可能とし、受信性能を向上させることができ
る同期追従回路を提供する。 【解決手段】 ＴＤＤ直接スペクトラム通信システムに
おいて用いられる同期追従回路であって、ＰＮ系列信号
と受信信号との相関から相関電力をとる相関器４１と、
相関器４１の出力の平均値を算出するループフィルタ４
２Ａを備え、ループフィルタ４２Ａの出力に基づいて同
期追従を行うＤＬＬ４０Ａにおいて、ＴＤＤ制御による
受信期間の初期において、同期追従ビットを受信してい
る間は、ループフィルタ４２Ａの時定数を小さくするよ
うにした。
Description
【０００１】
【発明の属する技術分野】本発明は、ＴＤＤ直接スペク
トラム通信システムにおいて用いられる同期追従回路、
同期追従方法に関するものである。
トラム通信システムにおいて用いられる同期追従回路、
同期追従方法に関するものである。
【０００２】
【従来の技術】図４は従来の同期追従回路の一例として
の遅延ロックループ（delay locked loop：以下ＤＬＬ
という）を示す回路図である。このＤＬＬ４０は、相互
相関器４１を構成する２つの乗算器４１ａ、４１ｂ、及
びこれら２つの乗算器４１ａ、４１ｂの乗算結果を一定
周期積分する積分器４１ｃ、４１ｄと、その積分器４１
ｃ、４１ｄの出力を２乗検波する２乗検波器４１ｅ，４
１ｆと、２乗検波器４１ｅ，４１ｆの結果を減算して誤
差信号を出力する減算器４１ｇと、減算器４１ｇの減算
結果を平均化するループフィルタ４２と、このループフ
ィルタ４２により平均化された値に基づいて、クロック
タイミングを制御する位相シフタ４３と、位相シフタ４
３により駆動されるｎ段の帰還シフトレジスタ４４とを
有して構成される。シフトレジスタ４４の出力はｎ段目
とｎ−２段目からとられて（１または２チップ時間量の
遅延弁別器(ＤＤ)特性を有し）、それぞれ乗算器４１
ａ、４１ｂに供給され、これら乗算器４１ａ、４１ｂに
供給される入力ＰＮ信号（受信信号）Ｉと乗算される。
このＤＬＬ４０はベースバンドで動作し、入力ＰＮ信号
Ｉが含んでいる遅延量とシフトレジスタから供給される
ＰＮ信号の推定遅延量が一致するよう制御動作が行われ
る。この従来のＤＬＬ４０はループフィルタ４２の時定
数（平均長）が一定に定められている。
の遅延ロックループ（delay locked loop：以下ＤＬＬ
という）を示す回路図である。このＤＬＬ４０は、相互
相関器４１を構成する２つの乗算器４１ａ、４１ｂ、及
びこれら２つの乗算器４１ａ、４１ｂの乗算結果を一定
周期積分する積分器４１ｃ、４１ｄと、その積分器４１
ｃ、４１ｄの出力を２乗検波する２乗検波器４１ｅ，４
１ｆと、２乗検波器４１ｅ，４１ｆの結果を減算して誤
差信号を出力する減算器４１ｇと、減算器４１ｇの減算
結果を平均化するループフィルタ４２と、このループフ
ィルタ４２により平均化された値に基づいて、クロック
タイミングを制御する位相シフタ４３と、位相シフタ４
３により駆動されるｎ段の帰還シフトレジスタ４４とを
有して構成される。シフトレジスタ４４の出力はｎ段目
とｎ−２段目からとられて（１または２チップ時間量の
遅延弁別器(ＤＤ)特性を有し）、それぞれ乗算器４１
ａ、４１ｂに供給され、これら乗算器４１ａ、４１ｂに
供給される入力ＰＮ信号（受信信号）Ｉと乗算される。
このＤＬＬ４０はベースバンドで動作し、入力ＰＮ信号
Ｉが含んでいる遅延量とシフトレジスタから供給される
ＰＮ信号の推定遅延量が一致するよう制御動作が行われ
る。この従来のＤＬＬ４０はループフィルタ４２の時定
数（平均長）が一定に定められている。
【０００３】
【発明が解決しようとする課題】しかしながら、ＴＤＤ
制御を有するＴＤＤ直接スペクトラム通信システムにお
いては、図５に示すように、１つの通信時間が受信期間
Ｔ１と送信期間Ｔ２とに複数交互に分割されて構成され
る。従って先の受信期間の終了時ｔ１から次の受信期間
の始まりｔ２までの間においては、受信データが得られ
ないので、同期追従が行われず、この期間においては周
波数誤差に伴うタイミング誤差が蓄積される。従って、
受信期間の初期においては、優先的にタイミング調整を
図り、蓄積されたタイミング誤差を迅速に除去できるよ
う平均長を短くして高速に動作させ、一方、誤差が小さ
くなったところで、精度を上げるために平均長を長くす
ることが受信性能を高め、良好なＴＤＤ通信を確保する
のに望ましい。しかるに従来の同期追従回路は、ループ
フィルタなどの平均化回路の時定数（平均長）が一定で
あるため、このようなＴＤＤ通信において迅速に同期追
従を回復させ、受信性能を高めることができないという
問題点がある。
制御を有するＴＤＤ直接スペクトラム通信システムにお
いては、図５に示すように、１つの通信時間が受信期間
Ｔ１と送信期間Ｔ２とに複数交互に分割されて構成され
る。従って先の受信期間の終了時ｔ１から次の受信期間
の始まりｔ２までの間においては、受信データが得られ
ないので、同期追従が行われず、この期間においては周
波数誤差に伴うタイミング誤差が蓄積される。従って、
受信期間の初期においては、優先的にタイミング調整を
図り、蓄積されたタイミング誤差を迅速に除去できるよ
う平均長を短くして高速に動作させ、一方、誤差が小さ
くなったところで、精度を上げるために平均長を長くす
ることが受信性能を高め、良好なＴＤＤ通信を確保する
のに望ましい。しかるに従来の同期追従回路は、ループ
フィルタなどの平均化回路の時定数（平均長）が一定で
あるため、このようなＴＤＤ通信において迅速に同期追
従を回復させ、受信性能を高めることができないという
問題点がある。
【０００４】本発明は、このような従来の課題を解決す
るために成されたものであり、ＴＤＤ通信における受信
期間の初期に迅速に同期追従を可能とし、受信性能を向
上させることができる同期追従回路、同期追従方法を提
供することを目的としている。
るために成されたものであり、ＴＤＤ通信における受信
期間の初期に迅速に同期追従を可能とし、受信性能を向
上させることができる同期追従回路、同期追従方法を提
供することを目的としている。
【０００５】
【課題を解決するための手段】上述した課題を解決する
ため、本発明は、ＴＤＤ直接スペクトラム通信システム
において用いられる同期追従回路であって、ＰＮ系列信
号と受信信号との相関から相間電力をとる相関器と、該
相関器の出力の平均値を算出する平均化回路を備え、該
平均化回路の出力に基づいて同期追従を行う同期追従回
路において、ＴＤＤ制御による受信期間の初期において
は、前記平均化回路の平均値を求めるための平均長を短
くし、その後平均長を長くするようにしたことを特徴と
するものであり、このような構成によれば、受信期間の
初期においては同期追従の応答性を高めることができ
る。
ため、本発明は、ＴＤＤ直接スペクトラム通信システム
において用いられる同期追従回路であって、ＰＮ系列信
号と受信信号との相関から相間電力をとる相関器と、該
相関器の出力の平均値を算出する平均化回路を備え、該
平均化回路の出力に基づいて同期追従を行う同期追従回
路において、ＴＤＤ制御による受信期間の初期において
は、前記平均化回路の平均値を求めるための平均長を短
くし、その後平均長を長くするようにしたことを特徴と
するものであり、このような構成によれば、受信期間の
初期においては同期追従の応答性を高めることができ
る。
【０００６】また、本発明は、上記同期追従回路におい
て、フレーム内に同期追従を行うための同期追従ビット
を設けて送信した場合に、該同期追従ビットの受信期間
においては、前記平均化回路の平均値を求めるための平
均長を短くするようにしたことを特徴とするものであ
り、このような構成によれば、受信期間の初期を同期追
従ビットで同期追従が機能するので、それ以降に続くビ
ットの受信品質の向上を実現することができる。
て、フレーム内に同期追従を行うための同期追従ビット
を設けて送信した場合に、該同期追従ビットの受信期間
においては、前記平均化回路の平均値を求めるための平
均長を短くするようにしたことを特徴とするものであ
り、このような構成によれば、受信期間の初期を同期追
従ビットで同期追従が機能するので、それ以降に続くビ
ットの受信品質の向上を実現することができる。
【０００７】さらに、本発明は、ＴＤＤ直接スペクトラ
ム通信システムにおいて用いられ、ＰＮ系列信号と受信
信号との相関から相関電力をとり、その出力の平均値に
基づいて同期追従を行う同期追従方法において、ＴＤＤ
制御による受信期間の初期において、前記平均値を求め
るための平均長を短くし、その後平均長を長くするよう
にしたことを特徴とするものであり、このような方法に
よれば、ＴＤＤ通信における受信期間の初期においては
同期追従の応答性を高めることができる。
ム通信システムにおいて用いられ、ＰＮ系列信号と受信
信号との相関から相関電力をとり、その出力の平均値に
基づいて同期追従を行う同期追従方法において、ＴＤＤ
制御による受信期間の初期において、前記平均値を求め
るための平均長を短くし、その後平均長を長くするよう
にしたことを特徴とするものであり、このような方法に
よれば、ＴＤＤ通信における受信期間の初期においては
同期追従の応答性を高めることができる。
【０００８】また、本発明は、ＴＤＤ直接スペクトラム
通信システムにおいて用いら、ＰＮ系列信号と受信信号
との相関から相間電力をとり、その出力の平均値に基づ
いて同期追従を行う同期追従方法において、ＴＤＤ制御
による受信期間の初期において、フレーム内の所定のデ
ータについては、前記相関出力の平均長を短くし、前記
所定のデータの受信終了後、前記相関出力の平均長を長
くするようにしたことを特徴とするものであり、このよ
うな方法によれば、受信期間の初期においては同期追従
の応答性を高めることができる。
通信システムにおいて用いら、ＰＮ系列信号と受信信号
との相関から相間電力をとり、その出力の平均値に基づ
いて同期追従を行う同期追従方法において、ＴＤＤ制御
による受信期間の初期において、フレーム内の所定のデ
ータについては、前記相関出力の平均長を短くし、前記
所定のデータの受信終了後、前記相関出力の平均長を長
くするようにしたことを特徴とするものであり、このよ
うな方法によれば、受信期間の初期においては同期追従
の応答性を高めることができる。
【０００９】
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照しつつ説明する。 実施の形態１．図１は本発明の実施の形態におけるコー
ドレス電話機の全体概略構成を示すブロック図である。
ここでは、ベースセット側の構成とハンドセット側の構
成はほぼ同様の構成をとる。以下においては、ハンドセ
ット側の構成のみについて述べる。図１に示す通信端末
としてのコードレス電話機は、公知のＴＤＤ（Time Div
ision Duplex）制御による送信系と受信系の回路構成に
加え、受信期間の初期と後期でＤＬＬの応答性を変更す
る構成を有する。
を参照しつつ説明する。 実施の形態１．図１は本発明の実施の形態におけるコー
ドレス電話機の全体概略構成を示すブロック図である。
ここでは、ベースセット側の構成とハンドセット側の構
成はほぼ同様の構成をとる。以下においては、ハンドセ
ット側の構成のみについて述べる。図１に示す通信端末
としてのコードレス電話機は、公知のＴＤＤ（Time Div
ision Duplex）制御による送信系と受信系の回路構成に
加え、受信期間の初期と後期でＤＬＬの応答性を変更す
る構成を有する。
【００１０】まず、送信系回路の構成及び動作について
述べる。通話時、マイク１より入力されたアナログ音声
信号は、Ａ／Ｄ変換器２でデジタルデータに変換されて
デジタル音声信号となる。デジタル音声信号は、音声符
号化部３に入力され、１スーパーフレーム期間が２ｍｓ
ｅｃとなる音声符号化データに変換される。また、音声
符号化部３より出力される音声符号化データは、ＴＤＤ
（Time Division Duplex）部４に出力される。
述べる。通話時、マイク１より入力されたアナログ音声
信号は、Ａ／Ｄ変換器２でデジタルデータに変換されて
デジタル音声信号となる。デジタル音声信号は、音声符
号化部３に入力され、１スーパーフレーム期間が２ｍｓ
ｅｃとなる音声符号化データに変換される。また、音声
符号化部３より出力される音声符号化データは、ＴＤＤ
（Time Division Duplex）部４に出力される。
【００１１】ＴＤＤ部４に入力された音声符号化データ
は、図３（ｂ）の音声データ用フレームフォーマットに
示すように、フレーム単位、例えば９６ビット毎にまと
められて、図５に示されるＴＤＤタイミングにおける送
信タイミング中の適当な時刻にフレーム組立部５に出力
される。フレーム組立部５は、ＴＤＤ部４より入力され
た音声情報に、プリアンブル情報やべース情報、制御情
報、ガードビットを加えて、１送信フレームを構成す
る。また、制御情報は、電話の通信プロトコル処理を司
る図示しない制御部より設定されるデータ列である。そ
して、構成された１フレーム情報に対し、差動処理部６
で差分処理計算を施した後、拡散変調部７で拡散処理が
行われる。なお、同期確立時には、図３（ａ）において
後述する同期捕捉用フレームが組み立てられて送信され
る。
は、図３（ｂ）の音声データ用フレームフォーマットに
示すように、フレーム単位、例えば９６ビット毎にまと
められて、図５に示されるＴＤＤタイミングにおける送
信タイミング中の適当な時刻にフレーム組立部５に出力
される。フレーム組立部５は、ＴＤＤ部４より入力され
た音声情報に、プリアンブル情報やべース情報、制御情
報、ガードビットを加えて、１送信フレームを構成す
る。また、制御情報は、電話の通信プロトコル処理を司
る図示しない制御部より設定されるデータ列である。そ
して、構成された１フレーム情報に対し、差動処理部６
で差分処理計算を施した後、拡散変調部７で拡散処理が
行われる。なお、同期確立時には、図３（ａ）において
後述する同期捕捉用フレームが組み立てられて送信され
る。
【００１２】拡散変調部７は、予め指定された拡散符号
列（例えばＰＮ系列）に基づいて入力データを拡散し、
送信べースバンド信号を発生させ、直交変調部８に引き
渡す。直交変調部８は、入力された送信べースバンド信
号と、搬送波発生回路９より出力される搬送波とをミキ
シングして、ピンダイオードによって構成された送／受
切換スイッチ１０に引き渡す。送／受切換スイッチ１０
は、ＴＤＤの送信タイミングに従って、直交変調部８か
らの信号をアンテナ１１に引渡し、そこで空中に放出す
る。ここで、搬送波発生回路９より出力される搬送波の
周波数チャネル番号は、図示しないマイコン等により構
成される制御部により指定される。
列（例えばＰＮ系列）に基づいて入力データを拡散し、
送信べースバンド信号を発生させ、直交変調部８に引き
渡す。直交変調部８は、入力された送信べースバンド信
号と、搬送波発生回路９より出力される搬送波とをミキ
シングして、ピンダイオードによって構成された送／受
切換スイッチ１０に引き渡す。送／受切換スイッチ１０
は、ＴＤＤの送信タイミングに従って、直交変調部８か
らの信号をアンテナ１１に引渡し、そこで空中に放出す
る。ここで、搬送波発生回路９より出力される搬送波の
周波数チャネル番号は、図示しないマイコン等により構
成される制御部により指定される。
【００１３】次に、受信系回路の構成及び動作について
述べる。アンテナ１１より入力された受信信号は、送／
受切換スイッチ１０に入力され、図５に示されるＴＤＤ
の受信タイミングに従って、直交復調部１３に引き渡さ
れる。直交復調部１３では、搬送波発生回路９より出力
される搬送波と、引き渡された受信データとのミキシン
グ計算をすることにより、受信べースバンド信号を復調
し、位相回転器１５に出力する。位相回転器１５は、周
波数誤差検出部２９からの誤差信号に基づいて搬送波周
波数誤差を補償するための位相回転を行って逆拡散部１
６に出力する。
述べる。アンテナ１１より入力された受信信号は、送／
受切換スイッチ１０に入力され、図５に示されるＴＤＤ
の受信タイミングに従って、直交復調部１３に引き渡さ
れる。直交復調部１３では、搬送波発生回路９より出力
される搬送波と、引き渡された受信データとのミキシン
グ計算をすることにより、受信べースバンド信号を復調
し、位相回転器１５に出力する。位相回転器１５は、周
波数誤差検出部２９からの誤差信号に基づいて搬送波周
波数誤差を補償するための位相回転を行って逆拡散部１
６に出力する。
【００１４】逆拡散部１６では、例えばマッチドフィル
タを用いて逆拡散を行い、遅延検波部１７においてドッ
ト積算出手段を用いて受信データを復号し、フレーム分
解部１８に出力する。フレーム分解部１８では、制御情
報、音声情報に分解し、それぞれを、マイコン（制御
部）、ＴＤＤ部４、及び後述する有効データ受信判定部
２８に引き渡す。ＴＤＤ部４は、受信タイミングに従っ
てフレーム単位にバースト的に渡される音声情報を、内
蔵するＦＩＦＯ（First In First Out）メモリなどに一
旦蓄積することにより等速度のデータ列に変換すると共
に、内蔵する誤り検出回路により誤り検出符号付き音声
符号化データから１語６ビット毎に誤り検出を行い、音
声復号化部１９に引き渡す。
タを用いて逆拡散を行い、遅延検波部１７においてドッ
ト積算出手段を用いて受信データを復号し、フレーム分
解部１８に出力する。フレーム分解部１８では、制御情
報、音声情報に分解し、それぞれを、マイコン（制御
部）、ＴＤＤ部４、及び後述する有効データ受信判定部
２８に引き渡す。ＴＤＤ部４は、受信タイミングに従っ
てフレーム単位にバースト的に渡される音声情報を、内
蔵するＦＩＦＯ（First In First Out）メモリなどに一
旦蓄積することにより等速度のデータ列に変換すると共
に、内蔵する誤り検出回路により誤り検出符号付き音声
符号化データから１語６ビット毎に誤り検出を行い、音
声復号化部１９に引き渡す。
【００１５】音声復号化部１９では、順次引き渡される
該音声符号語に対し誤りが検出されてなく、かつ、該音
声符号語の属するフレーム内においてそれ以前において
誤りが検出されていないとき、音声符号語５ビットをＤ
／Ａ変換器２０に引き渡す。音声符号語は、Ｄ／Ａ変換
器２０によりアナログ音声信号に変換された後、スピー
カ２１より音声が発せられる。
該音声符号語に対し誤りが検出されてなく、かつ、該音
声符号語の属するフレーム内においてそれ以前において
誤りが検出されていないとき、音声符号語５ビットをＤ
／Ａ変換器２０に引き渡す。音声符号語は、Ｄ／Ａ変換
器２０によりアナログ音声信号に変換された後、スピー
カ２１より音声が発せられる。
【００１６】以上の動作における通信の同期確立時に
は、逆拡散部１６のマッチドフィルタにより同期捕捉が
行われ、同期追従回路としてのＤＬＬ４０Ａにより同期
追従が行われる。ＤＬＬ４０Ａの出力はタイミング発生
器２３に出力され、発振器２７からのクロックを基本ク
ロックとして動作する送信クロック発生部２４，受信ク
ロック発生部２５，ＴＤＤタイミング発生部２６のクロ
ックタイミングを調整する。
は、逆拡散部１６のマッチドフィルタにより同期捕捉が
行われ、同期追従回路としてのＤＬＬ４０Ａにより同期
追従が行われる。ＤＬＬ４０Ａの出力はタイミング発生
器２３に出力され、発振器２７からのクロックを基本ク
ロックとして動作する送信クロック発生部２４，受信ク
ロック発生部２５，ＴＤＤタイミング発生部２６のクロ
ックタイミングを調整する。
【００１７】以上の構成において、本実施の形態におけ
るコードレス電話機のＤＬＬ４０Ａでは、遅延検波の出
力データに基づいて有効データ受信判定部２８がフレー
ム同期検出が完了したと判定するまでは、ＤＬＬ４０Ａ
の時定数（平均長）を小さな値とし、その後は大きな値
とする。以下これらについて詳述する。図２は、上述し
たＤＬＬ４０Ａの構成を詳細に示すブロック図、図３は
フレームフォーマットを示す図であり、（ａ）は同期捕
捉用フレームフォーマットを示す図、（ｂ）は音声デー
タ用フレームフォーマットを示す図である。図２におい
て、図４に示したと同一対象物には同一符号を付してこ
こでの説明を省略する。
るコードレス電話機のＤＬＬ４０Ａでは、遅延検波の出
力データに基づいて有効データ受信判定部２８がフレー
ム同期検出が完了したと判定するまでは、ＤＬＬ４０Ａ
の時定数（平均長）を小さな値とし、その後は大きな値
とする。以下これらについて詳述する。図２は、上述し
たＤＬＬ４０Ａの構成を詳細に示すブロック図、図３は
フレームフォーマットを示す図であり、（ａ）は同期捕
捉用フレームフォーマットを示す図、（ｂ）は音声デー
タ用フレームフォーマットを示す図である。図２におい
て、図４に示したと同一対象物には同一符号を付してこ
こでの説明を省略する。
【００１８】この同期追従回路としてのＤＬＬ４０Ａ
は、現在受信したシンボルに関して、位相が早いのか遅
いのか、或いは適正なのかを判定しその結果を出力す
る。その結果はループフィルタ４２Ａにより平均化さ
れ、位相シフタ４３に引き渡される。位相シフタ４３は
ループフィルタ４２Ａの出力に基づいて、位相が遅い場
合は早めるように動作し、位相が早い場合は遅らせるよ
う動作する。この位相シフタ４３は、図１の受信クロッ
ク発生部２５を兼ねることができ、その受信クロックを
用いてＴＤＤ周期のタイミングを発生させる。
は、現在受信したシンボルに関して、位相が早いのか遅
いのか、或いは適正なのかを判定しその結果を出力す
る。その結果はループフィルタ４２Ａにより平均化さ
れ、位相シフタ４３に引き渡される。位相シフタ４３は
ループフィルタ４２Ａの出力に基づいて、位相が遅い場
合は早めるように動作し、位相が早い場合は遅らせるよ
う動作する。この位相シフタ４３は、図１の受信クロッ
ク発生部２５を兼ねることができ、その受信クロックを
用いてＴＤＤ周期のタイミングを発生させる。
【００１９】このＤＬＬ４０Ａにおいて、ループフィル
タ４２Ａの時定数（平均長）は有効データ受信判定部２
８の出力に基づいて、例えば図３（ａ）のID３２ビット
が検出されフレーム同期か確立するまでは、小さな値と
して設定され、その後通常の大きさの値に設定変更され
る。所定のデータS５１は同期追従を行うために、同期
追従ビットとして、オール“０”が設定されている。有
効データ受信判定部２８により一旦フレーム同期確立が
検出された後には所定のデータS５１からＤｂ５２への
移行時に所定時間後に時定数を変更するようにしても良
い。なお、ＤＬＬ４０Ａは、受信期間内でもＤＣレベル
を待つための期間であるＤＣオフセット調整用ビット５
１が送信される間、及び送信期間と受信期間を切り換え
るために発生する無効期間（ガード時間）５６には機能
しないよう制御される。なお、有効データ受信判定部２
８は、マイコンにより構成され得る。本発明の実施の形
態では、クロックタイミングを制御する位相シフタを用
いて説明したが、その他の方式として、VCO(Voltage Co
ntrol Oscillator)により、周波数制御を行う方式に適
用することも可能である。本発明の実施の形態では、相
関値から相関電力を算出する方法について説明したが、
その簡易版として、相関値から振幅値を求めて簡易的に
DLLを制御させることも可能である。
タ４２Ａの時定数（平均長）は有効データ受信判定部２
８の出力に基づいて、例えば図３（ａ）のID３２ビット
が検出されフレーム同期か確立するまでは、小さな値と
して設定され、その後通常の大きさの値に設定変更され
る。所定のデータS５１は同期追従を行うために、同期
追従ビットとして、オール“０”が設定されている。有
効データ受信判定部２８により一旦フレーム同期確立が
検出された後には所定のデータS５１からＤｂ５２への
移行時に所定時間後に時定数を変更するようにしても良
い。なお、ＤＬＬ４０Ａは、受信期間内でもＤＣレベル
を待つための期間であるＤＣオフセット調整用ビット５
１が送信される間、及び送信期間と受信期間を切り換え
るために発生する無効期間（ガード時間）５６には機能
しないよう制御される。なお、有効データ受信判定部２
８は、マイコンにより構成され得る。本発明の実施の形
態では、クロックタイミングを制御する位相シフタを用
いて説明したが、その他の方式として、VCO(Voltage Co
ntrol Oscillator)により、周波数制御を行う方式に適
用することも可能である。本発明の実施の形態では、相
関値から相関電力を算出する方法について説明したが、
その簡易版として、相関値から振幅値を求めて簡易的に
DLLを制御させることも可能である。
【００２０】以上、本発明の実施の形態における同期追
従回路として、ＤＬＬを例にとって説明したが、本発明
はＤＬＬに限定されることはなく、例えば、ＴＤＬ（Ta
u Dither Loop）等、同期追従のためにデータ平均化処
理を有する同期追従回路であれば適用できることは言う
までもない。
従回路として、ＤＬＬを例にとって説明したが、本発明
はＤＬＬに限定されることはなく、例えば、ＴＤＬ（Ta
u Dither Loop）等、同期追従のためにデータ平均化処
理を有する同期追従回路であれば適用できることは言う
までもない。
【００２１】
【発明の効果】以上に説明したように、本発明によれ
ば、ＴＤＤ通信における受信期間の初期に迅速な同期追
従を可能とし、受信性能を向上させることができるとい
う効果を奏する。
ば、ＴＤＤ通信における受信期間の初期に迅速な同期追
従を可能とし、受信性能を向上させることができるとい
う効果を奏する。
【図１】実施の形態に係るコードレス電話機の送受信部
を示すブロック図である。
を示すブロック図である。
【図２】実施の形態における同期追従回路としてＤＬＬ
を示す回路図である。
を示す回路図である。
【図３】図３（ａ）は同期捕捉用フレームフォーマット
を示す図であり、また図３（ｂ）は音声データ用フレー
ムフォーマットを示す図である。
を示す図であり、また図３（ｂ）は音声データ用フレー
ムフォーマットを示す図である。
【図４】従来の同期追従回路としてのＤＬＬを示す回路
図である。
図である。
【図５】ＴＤＤタイミングを示す図である。
４０Ａ ＤＬＬ（同期追従回路）、４１ 相関器、４２
Ａ ループフィルタ、４３ 位相シフタ、４４ ｎ段シ
フトレジスタ。
Ａ ループフィルタ、４３ 位相シフタ、４４ ｎ段シ
フトレジスタ。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０４Ｌ 5/16 Ｈ０４Ｊ 13/00 Ｄ ５Ｋ０６７ 7/00 Ｈ０３Ｌ 7/08 Ｊ 7/08 Ｈ０４Ｂ 7/26 Ｎ Ｆターム(参考） 5J106 AA03 BB01 CC30 CC41 CC59 DD12 DD13 DD39 EE11 FF02 GG07 HH02 HH04 HH10 KK03 5K018 AA04 BA02 GA03 5K022 EE01 EE22 EE36 5K028 AA01 AA14 BB04 CC02 KK03 NN08 SS04 SS14 5K047 AA01 BB01 CC02 HH01 HH15 5K067 AA23 BB08 CC04 CC10
Claims (4)
- 【請求項１】 ＴＤＤ直接スペクトラム通信システムに
おいて用いられる同期追従回路であって、ＰＮ系列信号
と受信信号との相関から相関電力をとる相関器と、該相
関器の出力の平均値を算出する平均化回路を備え、該平
均化回路の出力に基づいて同期追従を行う同期追従回路
において、 ＴＤＤ制御による受信期間の初期においては、前記平均
化回路の平均値を求めるための平均長を短くし、その後
平均長を長くするようにしたことを特徴とする同期追従
回路。 - 【請求項２】 請求項１に記載の同期追従回路におい
て、 フレーム内に同期追従を行うための同期追従ビットを設
けて送信した場合に、該同期追従ビットの受信期間にお
いては、前記平均化回路の平均値を求めるための平均長
を短くするようにしたことを特徴とする同期追従回路。 - 【請求項３】 ＴＤＤ直接スペクトラム通信システムに
おいて用いられ、ＰＮ系列信号と受信信号との相関から
相関電力をとり、その出力の平均値に基づいて同期追従
を行う同期追従方法において、 ＴＤＤ制御による受信期間の初期において、前記平均値
を求めるための平均長を短くし、その後平均長を長くす
るようにしたことを特徴とする同期追従方法。 - 【請求項４】 ＴＤＤ直接スペクトラム通信システムに
おいて用いられ、ＰＮ系列信号と受信信号との相関から
相関電力をとり、その出力の平均値に基づいて同期追従
を行う同期追従方法において、 ＴＤＤ制御による受信期間の初期において、フレーム内
の所定のデータについては、前記相関出力の平均長を短
くし、前記所定のデータの受信終了後、前記相関出力の
平均長を長くするようにしたことを特徴とする同期追従
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000049023A JP2001237742A (ja) | 2000-02-25 | 2000-02-25 | 同期追従回路、及び同期追従方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000049023A JP2001237742A (ja) | 2000-02-25 | 2000-02-25 | 同期追従回路、及び同期追従方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001237742A true JP2001237742A (ja) | 2001-08-31 |
Family
ID=18571015
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000049023A Withdrawn JP2001237742A (ja) | 2000-02-25 | 2000-02-25 | 同期追従回路、及び同期追従方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001237742A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011512064A (ja) * | 2008-01-11 | 2011-04-14 | アルカテル−ルーセント ユーエスエー インコーポレーテッド | 既存のｔｄｄ技術の利用によるｆｄｄ機能の実現 |
| CN106664117A (zh) * | 2014-11-27 | 2017-05-10 | Lg电子株式会社 | 耙式接收机及其接收方法 |
-
2000
- 2000-02-25 JP JP2000049023A patent/JP2001237742A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011512064A (ja) * | 2008-01-11 | 2011-04-14 | アルカテル−ルーセント ユーエスエー インコーポレーテッド | 既存のｔｄｄ技術の利用によるｆｄｄ機能の実現 |
| CN106664117A (zh) * | 2014-11-27 | 2017-05-10 | Lg电子株式会社 | 耙式接收机及其接收方法 |
| JP2017525212A (ja) * | 2014-11-27 | 2017-08-31 | エルジー エレクトロニクス インコーポレイティド | レーク受信機及びその受信方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5666366A (en) | Inter-base synchronization technique for a TDMA communication system | |
| US6411611B1 (en) | Communication systems, communication methods and a method of communicating data within a DECT communication system | |
| US5812543A (en) | Mobile communication method and system | |
| US20030148800A1 (en) | Method and apparatus for reducing power consumption of slotted mode mobile communication terminal | |
| JP3655057B2 (ja) | Ｃｄｍａ送信装置及びｃｄｍａ送信方法 | |
| US7948964B1 (en) | Synchronizing a radio frequency transmit message with an asynchronous radio frequency receive message | |
| JP2000082975A (ja) | Ｃｄｍａ受信機 | |
| JPH1022874A (ja) | Ｃｄｍａ通信システムおよび通信方法 | |
| WO2006036009A1 (ja) | 移動無線通信装置、無線通信装置及び通信処理方法 | |
| WO1995035641A1 (en) | Communication system, base station, mobile station, and radio communication system | |
| US6400734B1 (en) | Method and architecture for TDMA receiver incorporating a unique word correlation control loop | |
| JP3222001B2 (ja) | チャンネル切替制御方法およびそれを用いたコードレス電話機 | |
| WO2006006629A1 (ja) | 無線通信装置および無線通信方法 | |
| CA2307490C (en) | Control channel for time division multiple access systems | |
| JP3031341B2 (ja) | ランダムアクセスチャネル用受信装置 | |
| US6411614B1 (en) | Dynamic recovery of a TDMA signal during an undetected marker sequence | |
| JP2001237742A (ja) | 同期追従回路、及び同期追従方法 | |
| JPH1198032A (ja) | Ｃｄｍａ通信装置及びｃｄｍａ通信方法 | |
| JP2001086179A (ja) | Ａｇｃ回路及び通信端末 | |
| JPH09275364A (ja) | スペクトラム拡散通信用同期装置 | |
| JP2003530728A (ja) | 発振器周波数訂正機構を有するスペクトラム拡散ＧＭＳＫ／Ｍ−ａｒｙ無線 | |
| KR20040097239A (ko) | 초기 주파수 오차 추정 및 피드백 추적을 수행하는 주파수오차 교정 시스템 | |
| JP3055541B2 (ja) | 直交周波数分割多重信号送受信装置 | |
| EP0903869A2 (en) | Clock regenerating circuit in direct sequence spread spectrum communication system | |
| JP3202637B2 (ja) | スペクトル直接拡散通信システムにおける相関同期回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20051024 |
|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20070501 |