JP2001237656A - System and method for compensating fluctuation in differential amplifier using field-effect transistor - Google Patents

System and method for compensating fluctuation in differential amplifier using field-effect transistor

Info

Publication number
JP2001237656A
JP2001237656A JP2000050471A JP2000050471A JP2001237656A JP 2001237656 A JP2001237656 A JP 2001237656A JP 2000050471 A JP2000050471 A JP 2000050471A JP 2000050471 A JP2000050471 A JP 2000050471A JP 2001237656 A JP2001237656 A JP 2001237656A
Authority
JP
Japan
Prior art keywords
gaas
differential amplifier
effect transistor
gate
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000050471A
Other languages
Japanese (ja)
Other versions
JP3543719B2 (en
Inventor
Hirokazu Komatsu
弘和 小松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2000050471A priority Critical patent/JP3543719B2/en
Publication of JP2001237656A publication Critical patent/JP2001237656A/en
Application granted granted Critical
Publication of JP3543719B2 publication Critical patent/JP3543719B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)

Abstract

PROBLEM TO BE SOLVED: To compensate fluctuation when producing a differential amplifier composed of GaAs depletion field-effect transistors(FET). SOLUTION: Concerning the fluctuation compensating system for the differential amplifier using GaAs depletion FET JP, JN, J1, J2, J3 and J4, this system is provided with a first fluctuation compensating current source 2A, which is the current source of the differential amplifier, for performing negative feedback control to the fluctuation at the time of production in the threshold voltage of a gate/source voltage to start the flow of a drain current and a second fluctuation compensating current source 2B for performing negative feedback control to the fluctuation at the time of production in the threshold voltage of the gate/source voltage by compensating the gain and band of the differential amplifier while fluctuating the current of the current source with the first fluctuation compensating current source corresponding to the fluctuation at the time of production in the gate length of the GaAs depletion FET comprising the differential amplifier.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は差動増幅器に関する。特
に、本発明は、GaAs系電界トランジスタを用いる差
動増幅器の変動補償システム及び方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a differential amplifier. In particular, the present invention relates to a fluctuation compensation system and method for a differential amplifier using a GaAs field transistor.

【0002】[0002]

【従来の技術】近年の光通信装置では、高速伝送を実現
するため、超高周波デバイスが不可欠であるが、通信容
量増大に伴い、これらデバイスのさらなる高速化、低コ
スト化、装置小型化によるモノリシック化、IC(In
tegrated Circuit)のチップ統合等の
要求が高まっている。
2. Description of the Related Art In recent years, ultra-high-frequency devices are indispensable for realizing high-speed transmission in optical communication devices. However, with the increase in communication capacity, monolithic devices have been required to achieve higher speed, lower cost, and smaller devices. , IC (In
There is a growing demand for integrated circuits (chips).

【0003】これら背景のもと、回路の集積度は大幅に
高くなっているが、超高周波デバイスは、一般的には:
最先端デバイスを用いるため、安定性が確立されていな
い;プロセスの微細化による変動要因が増大する;装置
の高速化とデバイス性能のトレンドが一致しないため設
計マージンの不足が生じる;といった問題を抱えてお
り、同時に高歩留まりが低コスト化の妨げとなっている
という問題を抱えている。
[0003] Against this background, the degree of circuit integration has been greatly increased, but ultra-high frequency devices are generally:
Stability has not been established because of the use of advanced devices; the fluctuation factors due to the miniaturization of processes increase; and the trend of device performance does not match the trend of device performance, resulting in insufficient design margins. At the same time, there is a problem that high yield hinders cost reduction.

【0004】これらの装置に用いられている超高周波デ
バイスの多くはシリコン(Si)バイポーラ、化合物半
導体である。なかでも、GaAsの電子の移動度がシリ
コン(Si)より大きいので、GaAs系デプレッショ
ン電界効果トランジスタ(FET)を用いたデバイス
は、高周波特性に優れ、無線系システムで広く使われて
いることから、最も適したデバイスといえる。
[0004] Most of the ultra-high frequency devices used in these apparatuses are silicon (Si) bipolar and compound semiconductors. Above all, since the mobility of GaAs electrons is higher than that of silicon (Si), devices using GaAs-based depletion field-effect transistors (FETs) have excellent high-frequency characteristics and are widely used in wireless systems. The most suitable device.

【0005】次に、電界効果トランジスタを用いた差動
増幅器として、特開昭62−160806号公報に記載
されるようなものもあるが、以下に本発明の前提となる
差動増幅器について説明を行う。図6は本発明の前提と
なる差動増幅器の概略構成を示す回路図である。なお、
全図を通して同一の構成要素には同一の符号、番号を付
して説明を行う。
Next, there is a differential amplifier using a field effect transistor as disclosed in Japanese Patent Application Laid-Open No. Sho 62-160806. Do. FIG. 6 is a circuit diagram showing a schematic configuration of a differential amplifier which is a premise of the present invention. In addition,
The same components are denoted by the same reference numerals and numbers throughout the drawings and will be described.

【0006】本図に示すように、差動増幅器には、電界
効果トランジスタJP、JNが設けられ、GaAs系デ
プレッション電界効果トランジスタJP、JNの各々の
ドレイン側に抵抗RP、RNの各々の一方が接続され
る。抵抗RP、RNの各々の他方は電源VDDに接続さ
れる。GaAs系デプレッション電界効果トランジスタ
JP、JNの各々のソースは相互に接続され、GaAs
系デプレッション電界効果トランジスタJ0を介して電
源VSSに接続される。
As shown in FIG. 1, the differential amplifier is provided with field-effect transistors JP and JN. One of the resistors RP and RN is connected to the drain of each of the GaAs depletion field-effect transistors JP and JN. Connected. The other of each of the resistors RP and RN is connected to the power supply VDD. The sources of the GaAs depletion field effect transistors JP and JN are connected to each other,
It is connected to the power supply VSS via the system depletion field effect transistor J0.

【0007】GaAs系デプレッション電界効果トラン
ジスタJ0は電流源として働き、ゲートに定電圧源とし
てソースを用いた構成としている。GaAs系デプレッ
ション電界効果トランジスタJP、JNのゲート側から
入力が行われ、GaAs系デプレッション電界効果トラ
ンジスタJP、JNの各々のドレイン側から出力が行わ
れる。上記の差動増幅器を構成にするGaAs系デプレ
ッション電界効果トランジスタに、上記GaAs系デプ
レッション電界効果トランジスタを用いた構成にする
と、GaAs系デプレッション電界効果トランジスタで
構成される差動増幅器では、バイポーラトランジスタと
の比較上、相互コンダクタンス(gm)が小さいため、
利得が不足してしまい、多段縦続接続により高利得化を
図る場合が多くなる。
The GaAs depletion field effect transistor J0 functions as a current source, and has a configuration in which a source is used as a constant voltage source for a gate. Input is performed from the gate sides of the GaAs depletion field effect transistors JP and JN, and output is performed from the drain sides of the GaAs depletion field effect transistors JP and JN. When the GaAs-based depletion field-effect transistor is used as the GaAs-based depletion field-effect transistor in the differential amplifier, the differential amplifier including the GaAs-based depletion field-effect transistor has a bipolar transistor and a bipolar transistor. By comparison, the transconductance (gm) is small,
Insufficient gain often increases the gain by multistage cascade connection.

【0008】しかしながら、製造時のばらつきに起因し
て、同時に利得、帯域の変動も増大してしまうという問
題が発生する。また、バイポーラのエミッタ接地増幅器
等ではエミッタ抵抗付加による直列帰還を適用すること
により、製造時のばらつきに起因する利得、帯域の変動
の安定化が図れるが、GaAs系デプレッション電界効
果トランジスタでは低利得のためこのような方法がとれ
ないので、上記の変動が大きくなるという問題が発生す
る。
However, there arises a problem that fluctuations in gain and band also increase due to variations in manufacturing. In addition, in a bipolar emitter-grounded amplifier, etc., by applying series feedback by adding an emitter resistor, the gain and band fluctuation caused by manufacturing variations can be stabilized. Therefore, since such a method cannot be taken, there arises a problem that the above-mentioned fluctuation becomes large.

【0009】図7はNチャンネルのGaAs系デプレッ
ション型電界トランジスタのドレイン電流(ID)とゲ
ート・ソース間電圧(VGS)との関係を示す図であ
る。本図に示すように、GaAs系デプレッション型電
界トランジスタでは、VGS=0Vでドレイン電流が流
れる状態になっており、ドレイン電流が流れ始めるゲー
ト・ソース間の電圧が閾電圧(VT)である。
FIG. 7 is a diagram showing the relationship between the drain current (ID) and the gate-source voltage (VGS) of an N-channel GaAs-based depletion type field-effect transistor. As shown in this figure, in the GaAs-based depletion type field-effect transistor, the drain current flows at VGS = 0 V, and the voltage between the gate and the source at which the drain current starts flowing is the threshold voltage (VT).

【0010】|VT|が大きい閾電圧のDFET1のV
GS=0V時にドレイン電流をIss1とし、|VT|
が小さい閾電圧のDFET2のVGS=0V時にドレイ
ン電流をIss2とすると、ドレイン電流Iss2はド
レイン電流Iss1よりも小さくなる。図6の差動増幅
器の製造時に、主に不純物濃度、チャンネル層の厚さに
起因して、上記閾値|VT|が変動すると、この変動に
依存して、電界効果トランジスタJ0の電流源の電流も
変動するという問題が発生する。
| VT | is the threshold voltage of DFET1 having a large threshold voltage.
When GS = 0 V, the drain current is set to Iss1, and | VT |
Assuming that the drain current is Is2 when VGS = 0 V of DFET2 having a small threshold voltage, the drain current Iss2 becomes smaller than the drain current Iss1. During the manufacture of the differential amplifier of FIG. 6, if the threshold value | VT | fluctuates mainly due to the impurity concentration and the thickness of the channel layer, the current of the current source of the field effect transistor J0 depends on this fluctuation. Also fluctuates.

【0011】図8は図6における差動増幅器の概略構成
例を示す別の回路図である。本図に示すように、GaA
s系デプレッション電界効果トランジスタJ0に代わ
り、GaAs系デプレッション電界効果トランジスタJ
P、JNと電源VSSとの間に電界効果トランジスタJ
2が設けられる。さらにGaAs系デプレッション電界
効果トランジスタJ1が設けられ、GaAs系デプレッ
ション電界効果トランジスタJ1のドレイン側が抵抗R
1を介して電源VDDに接続され、ソース側が電源VS
Sに接続される。
FIG. 8 is another circuit diagram showing a schematic configuration example of the differential amplifier in FIG. As shown in FIG.
Instead of the s-based depletion field-effect transistor J0, a GaAs-based depletion field-effect transistor J
Field effect transistor J between P, JN and power supply VSS
2 are provided. Further, a GaAs depletion field effect transistor J1 is provided, and the drain side of the GaAs depletion field effect transistor J1 is connected to a resistor R.
1 is connected to the power supply VDD, and the source side is connected to the power supply VS.
Connected to S.

【0012】GaAs系デプレッション電界効果トラン
ジスタJ1はゲート・ドレインショート型であり、Ga
As系デプレッション電界効果トランジスタJ1のゲー
トは電界効果トランジスタJ2のゲートに接続される。
このようにして、GaAs系デプレッション電界効果ト
ランジスタJ1、J2、抵抗R1によりカレントミラー
回路が構成される。
The GaAs depletion field effect transistor J1 is of a gate-drain short type,
The gate of the As-based depletion field-effect transistor J1 is connected to the gate of the field-effect transistor J2.
Thus, a current mirror circuit is formed by the GaAs depletion field effect transistors J1 and J2 and the resistor R1.

【0013】上記のように、差動増幅器を構成する電流
源回路では、多くの回路でカレントミラーが用いられ、
例えば、バイポーラトランジスタではベース・コレクタ
ショート、エンハンスメント型電界効果トランジスタで
はゲート・ドレインショートによる基準電圧バイアス回
路を利用することで、精度のよいカレントミラー回路が
構成される。
As described above, in a current source circuit constituting a differential amplifier, a current mirror is used in many circuits.
For example, a highly accurate current mirror circuit is formed by using a reference voltage bias circuit based on a base-collector short circuit in a bipolar transistor and a gate-drain short circuit in an enhancement type field effect transistor.

【0014】しかしながら、GaAs系電界効果トラン
ジスタではゲート−ドレインショート時に線形領域動作
となるため、GaAs系デプレッション電界効果トラン
ジスタJ1のソース・ドレイン間電圧VDSの変動に依
存してドレイン電流IDが変動するという問題が発生す
る。このため、GaAs系デプレッション電界効果トラ
ンジスタを用いたカレントミラー回路では、高精度カレ
ントミラー回路の実現が困難であり、電流源回路の変動
により差動増幅器の安定性を劣化させるという問題が発
生する。
However, since the GaAs field effect transistor operates in a linear region when the gate and drain are short-circuited, the drain current ID fluctuates depending on the fluctuation of the source-drain voltage VDS of the GaAs depletion field effect transistor J1. Problems arise. For this reason, in a current mirror circuit using a GaAs-based depletion field-effect transistor, it is difficult to realize a high-precision current mirror circuit, and there is a problem that the stability of the differential amplifier is degraded due to fluctuations in the current source circuit.

【0015】[0015]

【発明が解決しょうとする課題】したがって、本発明は
上記問題点に鑑みて、GaAs系デプレッション電界効
果トランジスタで構成される差動増幅器の製造時の上記
変動を補償するためにGaAs系デプレッション電界効
果トランジスタを用いる差動増幅器の変動補償システム
及び方法を提供することを目的とする。
SUMMARY OF THE INVENTION Accordingly, the present invention has been made in view of the above-mentioned problems, and has been developed in order to compensate for the above-mentioned fluctuations in manufacturing a differential amplifier composed of GaAs-based depletion field-effect transistors. It is an object of the present invention to provide a system and method for compensating fluctuation of a differential amplifier using a transistor.

【0016】[0016]

【課題を解決するための手段】本発明は前記問題点を解
決するために、GaAs系デプレッション電界効果トラ
ンジスタを用いる差動増幅器の変動補償システムにおい
て、相互にゲート側が接続される2つのGaAs系デプ
レッション電界効果トランジスタを有するカレントミラ
ー回路で構成され、一方のGaAs系デプレッション電
界効果トランジスタが前記差動増幅器のテール電流を形
成し、他方のGaAs系デプレッション電界効果トラン
ジスタが前記テール電流と同一の定電流を形成する前記
差動増幅器の電流源と、ゲート・ソース間電圧の閾電圧
の製造時変動に対して負帰還制御を行うために、前記電
流源における前記他方のGaAs系デプレッション電界
効果トランジスタのドレイン・ゲート間、ゲート・ソー
ス間にそれぞれ接続される抵抗部とを備えることを特徴
とするGaAs系デプレッション電界トランジスタを用
いる差動増幅器の変動補償システムを提供する。
In order to solve the above-mentioned problems, the present invention provides a fluctuation compensation system for a differential amplifier using a GaAs depletion field effect transistor, wherein two GaAs depletion gates are connected to each other. The GaAs depletion field effect transistor forms a tail current of the differential amplifier, and the other GaAs depletion field effect transistor generates the same constant current as the tail current. Forming a current source of the differential amplifier and a drain / source of the other GaAs-based depletion field effect transistor in the current source in order to perform negative feedback control on a manufacturing variation of a threshold voltage of a gate-source voltage. Contact between gate and between gate and source Further comprising a resistor portion that is to provide a variation compensation system of the differential amplifier using a GaAs-based depletion field effect transistors, wherein.

【0017】この手段により、電流源を構成するGaA
s系デプレッション電界効果トランジスタが線形領域か
ら飽和領域に設定されるので、ドレイン・ソース電圧の
変動の影響を受けないようになり、さらに、ドレイン電
流が流れ始めるゲート・ソース間電圧の閾電圧の製造時
変動に対して抵抗部により電流源を構成するGaAs系
デプレッション電界効果トランジスタに負帰還制御が働
くようになるのて差動増幅器の安定化が図れる。これに
より、超高周波化に対する歩留まり、低コスト化が図ら
れる。
By this means, GaAs constituting a current source is
Since the s-based depletion field effect transistor is set from the linear region to the saturated region, it is not affected by the fluctuation of the drain-source voltage, and furthermore, the threshold voltage of the gate-source voltage at which the drain current starts to flow is manufactured. Negative feedback control is applied to the GaAs depletion field-effect transistor constituting the current source by the resistance portion with respect to the time variation, so that the differential amplifier can be stabilized. As a result, the yield for ultra-high frequency operation and cost reduction are achieved.

【0018】さらに、本発明は、GaAs系デプレッシ
ョン電界効果トランジスタを用いる差動増幅器の変動補
償システムにおいて、前記差動増幅器の電流源であり、
ゲート・ソース間電圧の閾電圧の製造時変動に対して負
帰還制御を行う第1の変動補償電流源と、前記差動増幅
器を構成するGaAs系デプレッション電界効果トラン
ジスタのゲート長の製造時変動に応じて前記第1の変動
補償電流源による前記電流源の電流を変動させ、前記差
動増幅器の利得、帯域を補償し、且つ、ゲート・ソース
間電圧の閾電圧の製造時変動に対して負帰還制御を行う
第2の変動補償電流源とを備えることを特徴とするGa
As系電界トランジスタを用いる差動増幅器の変動補償
システムを提供する。
Further, the present invention provides a fluctuation compensation system for a differential amplifier using a GaAs depletion field effect transistor, wherein the current source of the differential amplifier is:
A first fluctuation compensation current source for performing a negative feedback control on a manufacturing variation of a threshold voltage of a gate-source voltage; and a manufacturing variation of a gate length of a GaAs depletion field effect transistor constituting the differential amplifier. Variably vary the current of the current source by the first variation compensation current source to compensate for the gain and bandwidth of the differential amplifier and to reduce the manufacturing variation of the threshold voltage of the gate-source voltage. A second fluctuation compensation current source for performing feedback control.
A variation compensation system for a differential amplifier using an As-based field transistor is provided.

【0019】さらに、好ましくは、前記第1の変動補償
電流源は、相互にゲート側が接続される2つのGaAs
系デプレッション電界効果トランジスタを有するカレン
トミラー回路で構成され、一方のGaAs系デプレッシ
ョン電界効果トランジスタが前記差動増幅器のテール電
流を形成し、他方のGaAs系デプレッション電界効果
トランジスタが前記テール電流と同一の定電流を形成す
る前記差動増幅器の電流源と、ゲート・ソース間電圧の
閾電圧の製造時変動に対して負帰還制御を行うために、
前記電流源における前記他方のGaAs系デプレッショ
ン電界効果トランジスタのドレイン・ゲート間、ゲート
・ソース間にそれぞれ接続される抵抗部とを備える。
Further, preferably, the first fluctuation compensation current source has two GaAs gates connected to each other.
A GaAs depletion field effect transistor forms the tail current of the differential amplifier, and the other GaAs depletion field effect transistor has the same constant current as the tail current. In order to perform negative feedback control on the current source of the differential amplifier that forms a current and the manufacturing fluctuation of the threshold voltage of the gate-source voltage,
A resistance portion connected between a drain and a gate and between a gate and a source of the other GaAs-based depletion field effect transistor in the current source.

【0020】さらに、好ましくは、前記第2の変動補償
電流源は、ゲートが相互に接続される2つのGaAs系
デプレッション電界効果トランジスタを有するカレント
ミラー回路で構成され、ドレイン・ゲートがショートさ
れる一方のGaAs系デプレッション電界効果トランジ
スタのゲート長を他方のGaAs系デプレッション電界
効果トランジスタのゲート長よりも大きくし、ゲート長
の変動に対してゲート電圧を一定にし、他方のGaAs
系デプレッション電界効果トランジスタのドレイン電流
を変動させることにより、前記電流源の電流を変動させ
る。
Still preferably, the second fluctuation compensating current source is constituted by a current mirror circuit having two GaAs-based depletion field effect transistors whose gates are connected to each other. The gate length of the GaAs-based depletion field-effect transistor is made larger than the gate length of the other GaAs-based depletion field-effect transistor, and the gate voltage is kept constant with respect to the change in the gate length.
Varying the drain current of the system depletion field effect transistor varies the current of the current source.

【0021】この手段により、上記発明に加えて、製造
時のゲート長の変動に対して差動増幅器のテール電流の
変動を行うようにしたので、差動増幅器の利得、帯域の
安定化が図られる。これにより、超高周波化に対する歩
留まり、低コスト化が図られる。さらに、本発明は、電
界効果トランジスタを用いる差動増幅器の変動補償シス
テムにおいて、前記差動増幅器の電流源と、前記差動増
幅器を構成する電界効果トランジスタのゲート長の製造
時変動に応じて前記電流源の電流を変動させ、前記差動
増幅器の利得、帯域を補償する変動補償電流源とを備え
ることを特徴とする電界トランジスタを用いる差動増幅
器の変動補償システムを提供する。
By this means, in addition to the above-described invention, the tail current of the differential amplifier fluctuates with respect to the fluctuation of the gate length during manufacturing, so that the gain and band of the differential amplifier can be stabilized. Can be As a result, the yield for ultra-high frequency operation and cost reduction are achieved. Further, in the present invention, in a fluctuation compensation system for a differential amplifier using a field effect transistor, the current source of the differential amplifier and the gate length of the field effect transistor constituting the differential amplifier vary according to manufacturing variations. A fluctuation compensating system for a differential amplifier using an electric field transistor, comprising: a fluctuation compensating current source that fluctuates a current of a current source to compensate a gain and a band of the differential amplifier.

【0022】さらに、好ましくは、前記変動補償電流源
は、ゲートが相互に接続される2つの電界効果トランジ
スタを有するカレントミラー回路で構成され、ドレイン
・ゲートがショートされる一方の電界効果トランジスタ
のゲート長を他方の電界効果トランジスタのゲート長よ
りも大きくし、ゲート長の変動に対してゲート電圧を一
定にし、他方の電界効果トランジスタのドレイン電流を
変動させることにより、前記電流源の電流を変動させ
る。
Still preferably, the fluctuation compensating current source comprises a current mirror circuit having two field-effect transistors whose gates are connected to each other, and the gate of one of the field-effect transistors whose drain and gate are short-circuited. The current of the current source is varied by making the length longer than the gate length of the other field-effect transistor, keeping the gate voltage constant with respect to the variation of the gate length, and varying the drain current of the other field-effect transistor. .

【0023】さらに、好ましくは、前記電界効果トラン
ジスタがGaAs系エンハンスメント電界効果トランジ
スタ又はシリコン系電界効果トランジスタである。この
手段により、GaAs系エンハンスメント電界効果トラ
ンジスタ又はシリコン系電界効果トランジスタに対し
て、製造時のゲート長の変動に対して差動増幅器のテー
ル電流の変動を行うようにしたので、差動増幅器の利
得、帯域の安定化が図られる。
Still preferably, the field effect transistor is a GaAs enhancement field effect transistor or a silicon field effect transistor. By this means, the tail current of the differential amplifier is changed with respect to the change of the gate length at the time of manufacturing for the GaAs-based enhancement field-effect transistor or the silicon-based field-effect transistor. And stabilization of the band.

【0024】さらに、本発明は、GaAs系デプレッシ
ョン電界効果トランジスタを用いる差動増幅器の変動補
償方法において、前記差動増幅器の電流源であり、ゲー
ト・ソース間電圧の閾電圧の製造時変動に対して負帰還
制御を行う工程と、前記差動増幅器を構成するGaAs
系デプレッション電界効果トランジスタのゲート長の製
造時変動に応じて前記電流源の電流を変動させ、前記差
動増幅器の利得、帯域を補償し、且つ、ゲート・ソース
間電圧の閾電圧の製造時変動に対して負帰還制御を行う
工程とを備えることを特徴とするGaAs系電界トラン
ジスタを用いる差動増幅器の変動補償方法を提供する。
Further, the present invention relates to a method for compensating a fluctuation of a differential amplifier using a GaAs-based depletion field effect transistor, wherein the current source of the differential amplifier is adapted to prevent a fluctuation in a threshold voltage of a gate-source voltage during manufacturing. Performing negative feedback control, and GaAs constituting the differential amplifier.
The current of the current source is varied in accordance with the manufacturing variation of the gate length of the system depletion field-effect transistor to compensate for the gain and band of the differential amplifier, and the manufacturing variation of the threshold voltage of the gate-source voltage. And a step of performing negative feedback control on the differential amplifier using a GaAs-based field-effect transistor.

【0025】この手段により、上記発明と同様に、ドレ
イン電流が流れ始めるゲート・ソース間電圧の閾電圧の
製造時変動に対して抵抗部により電流源を構成するGa
As系デプレッション電界効果トランジスタに負帰還制
御が働くようになり、製造時のゲート長の変動に対して
差動増幅器のテール電流の変動を行うようにしたので、
差動増幅器の利得、帯域の安定化が図られる。これによ
り、超高周波化に対する歩留まり、低コスト化が図られ
る。
By this means, similarly to the above-described invention, the current source is constituted by the resistance portion against the variation in the threshold voltage of the gate-source voltage at which the drain current starts to flow at the time of manufacturing.
Negative feedback control has been applied to the As-based depletion field-effect transistor, and the tail current of the differential amplifier has been changed with respect to the change in the gate length during manufacturing.
The gain and band of the differential amplifier are stabilized. As a result, the yield for ultra-high frequency operation and cost reduction are achieved.

【0026】[0026]

【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。図1は本発明に係る差動増
幅器の変動補償システムを説明する概略構成を示す図で
ある。本図に示すように、差動増幅器には差動増幅部1
が設けられ、差動増幅部1は入出力を有し、差動入力を
増幅する。
Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a diagram showing a schematic configuration for explaining a fluctuation compensation system for a differential amplifier according to the present invention. As shown in the figure, the differential amplifier has a differential amplifier 1
Are provided, and the differential amplifying unit 1 has an input and an output, and amplifies the differential input.

【0027】差動増幅部1には変動補償電流源2が設け
られ、差動増幅部1のテール電流の変動を減少させ、差
動増幅部1で生じる利得、帯域の変動を補償する。図2
は図1における差動増幅器の概略構成を示す回路図であ
る。本図に示す差動増幅器は、例えば、コモンソース型
の差動増幅器であり、差動増幅器の差動増幅部1、変動
補償電流源2は、高速動作に適したGaAs系のデプレ
ッション型電界効果トランジスタJP、JN、J1、J
2で構成される。
The differential amplifier 1 is provided with a fluctuation compensating current source 2 for reducing the fluctuation of the tail current of the differential amplifier 1 and compensating for the fluctuation of the gain and band generated in the differential amplifier 1. FIG.
FIG. 2 is a circuit diagram showing a schematic configuration of a differential amplifier in FIG. The differential amplifier shown in this figure is, for example, a common source type differential amplifier, and a differential amplifier 1 and a fluctuation compensation current source 2 of the differential amplifier are GaAs depletion type field effect suitable for high-speed operation. Transistors JP, JN, J1, J
It consists of two.

【0028】すなわち、差動増幅部1では、GaAs系
のデプレッション電界効果トランジスタJP、JNの各
々のドレイン側が抵抗RP、RNを介して電源VDDに
接続され、ソース側が相互に接続される。GaAs系の
デプレッション電界効果トランジスタJP、JNのゲー
ト側に入力が行われ、GaAs系のデプレッション電界
効果トランジスタJP、JNのドレイン側から出力が行
われる。
That is, in the differential amplifying section 1, the drain side of each of the GaAs depletion field effect transistors JP and JN is connected to the power supply VDD via the resistors RP and RN, and the source side is connected to each other. An input is made to the gate sides of the GaAs depletion field effect transistors JP and JN, and an output is made from the drain sides of the GaAs depletion field effect transistors JP and JN.

【0029】次に、変動補償電流源2には変動補償電流
源2Aが設けられ、変動補償電流源2Aでは、GaAs
系のデプレッション電界効果トランジスタJ2のドレイ
ン側がGaAs系のデプレッション電界効果トランジス
タJP、JNのソース側に接続され、ソース側が電源V
SSに接続される。さらに、GaAs系のデプレッショ
ン電界効果トランジスタJ1のドレイン側が抵抗R1を
介して電源VDDに接続され、ソース側が電源VSSに
接続される。
Next, the fluctuation compensating current source 2 is provided with a fluctuation compensating current source 2A.
The drain side of the depletion field effect transistor J2 is connected to the source side of the GaAs depletion field effect transistors JP and JN, and the source side is the power supply V.
Connected to SS. Further, the drain side of the GaAs depletion field-effect transistor J1 is connected to the power supply VDD via the resistor R1, and the source side is connected to the power supply VSS.

【0030】GaAs系のデプレッション電界効果トラ
ンジスタJ1の両端には分圧抵抗R2、R3が接続さ
れ、分圧抵抗R2及びR3の接続点にGaAs系のデプ
レッション電界効果トランジスタJ1、J2のゲート側
が接続され、ゲート側同士も直接に接続される。GaA
s系のデプレッション電界効果トランジスタJ1、J2
は同一のゲート長に形成される。
The voltage dividing resistors R2 and R3 are connected to both ends of the GaAs depletion field effect transistor J1, and the gates of the GaAs depletion field effect transistors J1 and J2 are connected to the connection point of the voltage dividing resistors R2 and R3. And the gate sides are also directly connected. GaAs
s-based depletion field effect transistors J1, J2
Are formed with the same gate length.

【0031】抵抗R1、R2、R3の抵抗値の定数設定
により、GaAs系のデプレッション電界効果トランジ
スタJ1、J2のゲート側に任意の電圧が設定される。
これにより、GaAs系のデプレッション電界効果トラ
ンジスタJ1、J2はそれらのゲート電圧を上げて線形
領域から飽和領域に設定され、ドレイン・ソース電圧V
DSの変動の影響を受けないようになる。
By setting the constants of the resistance values of the resistors R1, R2, R3, an arbitrary voltage is set on the gate sides of the GaAs depletion field effect transistors J1, J2.
As a result, the GaAs depletion field effect transistors J1 and J2 are set from their linear region to their saturated region by raising their gate voltages, and the drain-source voltage V
It is not affected by DS fluctuation.

【0032】さらに、GaAs系のデプレッション電界
効果トランジスタJ1に対して抵抗R2による負帰還制
御が働く。差動増幅器の製造時に、差動増幅器を構成す
るGaAs系のデプレッション電界効果トランジスタに
おいて、主に不純物濃度、チャンネル層の厚さの一様な
ばらつき発生に起因して、上記閾値|VT|の変動、ゲ
ート長の変動が生じ、図7に示すように、ドレイン電流
IDが変動する。
Further, negative feedback control by the resistor R2 acts on the GaAs depletion field effect transistor J1. During the manufacture of the differential amplifier, in the GaAs-based depletion field effect transistor constituting the differential amplifier, the fluctuation of the threshold value | VT | is mainly caused by the uniform variation in the impurity concentration and the thickness of the channel layer. , The gate length fluctuates, and the drain current ID fluctuates as shown in FIG.

【0033】上記負帰還制御がない場合には、例えば、
|VT|(VT<0)が小さくなるような状態を考える
と、これにより、GaAs系のデプレッション電界効果
トランジスタJ1のドレイン電流IDが減少し、同時に
GaAs系のデプレッション電界効果トランジスタJ1
のドレイン電流IDも減少する。上記負帰還制御は、以
下のように、ドレイン電流IDの変動を抑える効果があ
る。
If there is no negative feedback control, for example,
Considering a state where | VT | (VT <0) becomes small, the drain current ID of the GaAs-based depletion field-effect transistor J1 decreases, and at the same time, the GaAs-based depletion field-effect transistor J1
Drain current ID also decreases. The negative feedback control has an effect of suppressing the fluctuation of the drain current ID as described below.

【0034】変動補償電流源2Aでは、このドレイン電
流の減少に依存して抵抗R1とGaAs系のデプレッシ
ョン電界効果トランジスタJ1のドレイン電流IDが支
配するGaAs系のデプレッション電界効果トランジス
タJ1のドレイン電圧が上昇し、さらに、抵抗R2、抵
抗R3により、GaAs系のデプレッション電界効果ト
ランジスタJ1のゲート電圧が上昇するように働く。
In the fluctuation compensation current source 2A, the drain voltage of the GaAs depletion field effect transistor J1 controlled by the resistor R1 and the drain current ID of the GaAs depletion field effect transistor J1 rises depending on the decrease of the drain current. Further, the resistors R2 and R3 serve to increase the gate voltage of the GaAs depletion field effect transistor J1.

【0035】このように、変動補償電流源2Aは、負帰
還制御を行い、製造に起因する|VT|等の変動に依存
するGaAs系のデプレッション電界効果トランジスタ
J1に関するドレイン電流の変動を抑えて、GaAs系
のデプレッション電界効果トランジスタJ2に関するド
レイン電流の変動を補償する。次に、差動増幅回路の製
造時に、差動増幅部1を構成するGaAs系のデプレッ
ション電界効果トランジスタJP、JNにおいて、ゲー
ト長の一様なばらつき発生に起因する差動増幅器の利
得、帯域の変動の抑制について説明する。
As described above, the fluctuation compensation current source 2A performs the negative feedback control to suppress the fluctuation of the drain current of the GaAs depletion field effect transistor J1 which depends on the fluctuation of | VT | Compensate for fluctuations in drain current for the GaAs depletion field effect transistor J2. Next, at the time of manufacturing the differential amplifier circuit, in the GaAs depletion field effect transistors JP and JN constituting the differential amplifier unit 1, the gain and the bandwidth of the differential amplifier caused by the uniform variation of the gate length are generated. The suppression of the fluctuation will be described.

【0036】図3は図2における差動増幅器の変形例を
示す図である。本図に示すように、図2と比較して、変
動補償電流源2には変動補償電流源2Bが設けられ、変
動補償電流源2Bは変動補償電流源2Aに並列に接続さ
れ、変動補償電流源2Aの電流を減少させるように働
く。変動補償電流源2Aは、差動増幅部1で生じた製造
時に起因するゲート長の変動に依存して、変動補償電流
源2Bの電流値を補正し、差動増幅部1の利得、帯域の
変動をキャンセルするように、バイアス調整を行う。
FIG. 3 is a diagram showing a modified example of the differential amplifier in FIG. As shown in the figure, as compared with FIG. 2, the fluctuation compensation current source 2 is provided with a fluctuation compensation current source 2B, and the fluctuation compensation current source 2B is connected in parallel to the fluctuation compensation current source 2A. It serves to reduce the current of source 2A. The fluctuation compensating current source 2A corrects the current value of the fluctuation compensating current source 2B depending on the fluctuation of the gate length caused in the differential amplifying unit 1 at the time of manufacturing, and adjusts the gain of the differential amplifying unit 1 and the band. Bias adjustment is performed so as to cancel the fluctuation.

【0037】次に、変動補償電流源2Bを形成する基本
的な考え方を説明する。コモンソース型差動増幅器の利
得は、GaAs系のデプレッション電界効果トランジス
タJP、JNの相互コンダクタンスをgmとし、ドレイ
ン負荷抵抗RP、RNの抵抗値をRLとし、ドレイン出
力抵抗を無限大とし無視すると、gm・RLで表すこと
ができる。
Next, the basic concept of forming the fluctuation compensation current source 2B will be described. The gain of the common source type differential amplifier is as follows: When the mutual conductance of the GaAs depletion field effect transistors JP and JN is gm, the resistance values of the drain load resistances RP and RN are RL, and the drain output resistance is infinite, and ignored, It can be represented by gm · RL.

【0038】また、gmは、下記式(1)で表すことが
できる。 gm=(2K(W/L)ID)1/2 …(1) Wはゲート幅、 Lはゲート長、 IDはドレイン電流、
Further, gm can be represented by the following equation (1). gm = (2K (W / L) ID) 1/2 (1) W is gate width, L is gate length, ID is drain current,

【0039】Kは定数である。したがって、gmは(I
D/L)1/2に比例するため、ゲート長Lの変動に比
例したドレイン電流IDの電流源を用いることにより、
差動増幅器の利得変動、さらに遮断周波数ftがgmに
比例する帯域変動を抑えることが可能になる。
K is a constant. Therefore, gm is (I
D / L) Since it is proportional to 1/2 , by using the current source of the drain current ID proportional to the variation of the gate length L,
It is possible to suppress the gain fluctuation of the differential amplifier and the band fluctuation in which the cutoff frequency ft is proportional to gm.

【0040】上記考え方に基いて、変動補償電流源2B
は、ゲート長Lの変動に比例したドレイン電流IDの電
流源として、以下のように、形成される。図4は図3に
おける変動補償電流源2Bの構成を示す図である。本図
に示すように、変動補償電流源2BにはGaAs系のデ
プレッション電界効果トランジスタJ3、J4が設けら
れる。
Based on the above concept, the fluctuation compensation current source 2B
Are formed as follows as a current source of the drain current ID proportional to the variation of the gate length L. FIG. 4 is a diagram showing a configuration of the fluctuation compensation current source 2B in FIG. As shown in the figure, the fluctuation compensation current source 2B is provided with GaAs-based depletion field effect transistors J3 and J4.

【0041】GaAs系のデプレッション電界効果トラ
ンジスタJ3のドレイン側がGaAs系のデプレッショ
ン電界効果トランジスタJ1のドレイン側に接続され、
ソース側が電源VSSに接続される。GaAs系のデプ
レッション電界効果トランジスタJ4のドレイン側が抵
抗4を介して電源VDDに接続され、ソース側が電源V
SSに接続される。
The drain side of the GaAs depletion field effect transistor J3 is connected to the drain side of the GaAs depletion field effect transistor J1,
The source side is connected to the power supply VSS. The drain side of the GaAs depletion field effect transistor J4 is connected to the power supply VDD via the resistor 4, and the source side is the power supply V.
Connected to SS.

【0042】GaAs系のデプレッション電界効果トラ
ンジスタJ4の両端に分圧抵抗R5、R6が接続され、
分圧抵抗R5及びR6の接続点にGaAs系のデプレッ
ション電界効果トランジスタJ3、J4のゲート側が接
続され、ゲート側同士も直接に接続される。GaAs系
のデプレッション電界効果トランジスタJ3、J4は異
なるゲート長に形成される。
Voltage dividing resistors R5 and R6 are connected to both ends of a GaAs depletion field effect transistor J4,
The gates of the GaAs depletion field effect transistors J3 and J4 are connected to the connection point of the voltage dividing resistors R5 and R6, and the gates are also directly connected to each other. The GaAs depletion field effect transistors J3 and J4 are formed with different gate lengths.

【0043】GaAs系のデプレッション電界効果トラ
ンジスタJ4のゲート長は、GaAs系のデプレッショ
ン電界効果トランジスタJ3のゲート長よりも長く、例
えば、約10倍長くする。すなわち、ドレイン電流がゲ
ート長に反比例するので、GaAs系のデプレッション
電界効果トランジスタJ3に流れるドレイン電流は、G
aAs系のデプレッション電界効果トランジスタJ4に
流れるドレイン電流の約10倍大きくなる。つまり、ミ
ラー比を約10にする。
The gate length of the GaAs depletion field-effect transistor J4 is longer than the gate length of the GaAs depletion field-effect transistor J3, for example, about 10 times longer. That is, since the drain current is inversely proportional to the gate length, the drain current flowing through the GaAs depletion field effect transistor J3 is G
It becomes about ten times larger than the drain current flowing through the aAs-based depletion field-effect transistor J4. That is, the mirror ratio is set to about 10.

【0044】より具体的には、GaAs系のデプレッシ
ョン電界効果トランジスタJ1、J2、J3、JP、J
Nの各々の最小ゲート長を0.5μmとした場合、Ga
As系のデプレッション電界効果トランジスタJ4のゲ
ート長は5μmとする。製造時に、GaAs系のデプレ
ッション電界効果トランジスタJ1、J2、J3、J
P、JNの各々の0.5μmゲート長に対して0.05
μm(10%)の変動が生じるプロセスでは、GaAs
系のデプレッション電界効果トランジスタJ4の5μm
ゲート長に対して0.05μmの変動が1%の変動に抑
えられる。
More specifically, GaAs-based depletion field-effect transistors J1, J2, J3, JP, J
When the minimum gate length of each N is 0.5 μm, Ga
The gate length of the As-based depletion field effect transistor J4 is 5 μm. At the time of manufacturing, GaAs-based depletion field effect transistors J1, J2, J3, J
0.05 for each 0.5 μm gate length of P and JN
In a process in which a variation of μm (10%) occurs, GaAs
5μm of depletion field effect transistor J4
The fluctuation of 0.05 μm with respect to the gate length is suppressed to 1%.

【0045】ドレイン電流(ID)はゲート長に反比例
するので、製造時のゲート長変動に対するGaAs系の
デプレッション電界効果トランジスタJ4のドレイン電
流への影響はゲート長の短いGaAs系のデプレッショ
ン電界効果トランジスタJ1、J2、J3、JP、JN
よりも強くなる。この場合、GaAs系のデプレッショ
ン電界効果トランジスタJ3、J4は、ゲート・ソース
間電圧の閾電圧(VT)変動に対しては、前述のよう
に、抵抗R5が負帰還制御を行うので、追従し、電流は
一定となる。すなわち、差動増幅器の特性に影響は与え
ない。
Since the drain current (ID) is inversely proportional to the gate length, the influence on the drain current of the GaAs-based depletion field-effect transistor J4 due to the gate length fluctuation at the time of manufacturing is the GaAs-based depletion field-effect transistor J1 having a short gate length. , J2, J3, JP, JN
Will be stronger than In this case, the GaAs depletion field effect transistors J3 and J4 follow the threshold voltage (VT) fluctuation of the gate-source voltage because the resistor R5 performs the negative feedback control as described above. The current is constant. That is, the characteristics of the differential amplifier are not affected.

【0046】次に、図4に示すように、GaAs系のデ
プレッション電界効果トランジスタJ1、J2、J3、
抵抗R1に流れるドレイン電流をI1、I2、I3、I
4とすると、カレントミラーの性質により、 I1=I2 であり、
Next, as shown in FIG. 4, GaAs-based depletion field-effect transistors J1, J2, J3,
The drain current flowing through the resistor R1 is represented by I1, I2, I3, I3
Assuming that I1 = 4, I1 = I2 due to the nature of the current mirror.

【0047】I1=I4−I3 となる。ゲート長変動時にゲート長が長くなった場合、
ゲート長の影響を受けないGaAs系のデプレッション
電界効果トランジスタJ4のドレイン電流は変化せず、
このため、GaAs系のデプレッション電界効果トラン
ジスタJ3のゲート電圧は一定である。
I1 = I4-I3. If the gate length becomes longer when the gate length changes,
The drain current of the GaAs depletion field effect transistor J4, which is not affected by the gate length, does not change.
Therefore, the gate voltage of the GaAs depletion field effect transistor J3 is constant.

【0048】ゲート電圧が一定であるGaAs系のデプ
レッション電界効果トランジスタJ3は、ゲート長の影
響を受け、GaAs系のデプレッション電界効果トラン
ジスタJ3のドレイン電流I3が減少する。このとき、
変動補償電流源2AのGaAs系のデプレッション電界
効果トランジスタJ1に流れるドレイン電流I1(=I
4−I3)が増加し、カレントミラー構成により、Ga
As系のデプレッション電界効果トランジスタJ2に流
れるドレイン電流I2が増加し、このため、差動増幅器
のテール電流が増加する。
The GaAs depletion field effect transistor J3 having a constant gate voltage is affected by the gate length, and the drain current I3 of the GaAs depletion field effect transistor J3 decreases. At this time,
The drain current I1 (= I) flowing through the GaAs depletion field effect transistor J1 of the fluctuation compensation current source 2A
4-I3) increases, and the current mirror structure
The drain current I2 flowing through the As-based depletion field-effect transistor J2 increases, so that the tail current of the differential amplifier increases.

【0049】これにより、上記式(2)で示したGaA
s系のデプレッション電界効果トランジスタJP、JN
のドレイン電流IDが増加するため、ゲート長Lの増大
をキャンセルすることができる。すなわち、差動増幅器
の製造変動に対して利得変動、帯域変動を抑制すること
が可能になり、回路動作の安定性が確立でき、歩留まり
の向上、低コスト化への期待が可能になる。
Thus, the GaAs shown in the above equation (2)
s-based depletion field-effect transistors JP, JN
, The increase in the gate length L can be canceled. That is, it is possible to suppress the gain fluctuation and the band fluctuation with respect to the manufacturing fluctuation of the differential amplifier, to establish the stability of the circuit operation, and to expect the improvement of the yield and the cost reduction.

【0050】なお、差動増幅器の製造変動において、ゲ
ート長の変動は、GaAs系のデプレッション電界効果
トランジスタだけでなく、GaAs系のエンハンスメン
ト電界効果トランジスタ、シリコン系の電界効果トラン
ジスタにも発生する。この場合には、GaAs系のデプ
レッション電界効果トランジスタのように、ゲート・ソ
ース間電圧の閾電圧(VT)変動を考慮する必要がない
ので、以下のように、回路を簡単化して対応が可能であ
る。
In the manufacturing variation of the differential amplifier, the variation in the gate length occurs not only in the GaAs-based depletion field-effect transistor but also in the GaAs-based enhancement field-effect transistor and the silicon-based field-effect transistor. In this case, it is not necessary to consider the threshold voltage (VT) fluctuation of the gate-source voltage unlike the GaAs depletion field-effect transistor, so that the circuit can be simplified as described below. is there.

【0051】図5は図4の変形例であって、GaAs系
のエンハンスメント電界効果トランジスタ、シリコン系
の電界効果トランジスタを用いる例を示す図である。本
図に示すように、差動増幅器にGaAs系のエンハンス
メント電界効果トランジスタ、シリコン系のエンハンス
メント電界効果トランジスタJ1P、J1N、J11、
J12、J13、J14を使用する場合には、図4と比
較して、変動補償電流源2A、変動補償電流源2Bの抵
抗R2=R5=0、抵抗R3=R6∞として、負帰還制
御の機能が取り除かれる。
FIG. 5 is a modification of FIG. 4, and shows an example in which a GaAs enhancement field effect transistor and a silicon field effect transistor are used. As shown in the figure, a GaAs-based enhancement field-effect transistor, a silicon-based enhancement field-effect transistor J1P, J1N, J11,
When J12, J13, and J14 are used, the function of the negative feedback control is set by comparing the resistance of the fluctuation compensation current source 2A and the fluctuation compensation current source 2B with R2 = R5 = 0 and R3 = R6∞, as compared with FIG. Is removed.

【0052】前述のように、ゲート長変動時にゲート長
が長くなった場合、ゲート長の影響を受けないGaAs
系のエンハンスメント電界効果トランジスタ、又はシリ
コン系の電界効果トランジスタJ4のドレイン電流は、
前述と同様に、変化せず、このため、GaAs系のデプ
レッション電界効果トランジスタJ3のゲート電圧は一
定である。
As described above, when the gate length is increased when the gate length is changed, GaAs which is not affected by the gate length is used.
The drain current of a system-based enhancement field-effect transistor or a silicon-based field-effect transistor J4 is:
As described above, there is no change, so that the gate voltage of the GaAs depletion field effect transistor J3 is constant.

【0053】GaAs系のエンハンスメント電界効果ト
ランジスタ又はシリコン系の電界効果トランジスタで構
成される差動増幅器の場合にも、製造変動に対して利得
変動、帯域変動を抑制することが可能になり、回路動作
の安定性が確立でき、歩留まりの向上、低コスト化への
期待が可能になる。
Even in the case of a differential amplifier composed of a GaAs enhancement field effect transistor or a silicon field effect transistor, it is possible to suppress a gain fluctuation and a band fluctuation with respect to a manufacturing fluctuation, and to perform a circuit operation. Stability can be established, and improvement in yield and cost reduction can be expected.

【0054】[0054]

【発明の効果】以上説明したように、本発明によれば、
差動増幅器の電流源に負帰還制御を行うようにしたの
で、デプレッション型電界効果トランジスタのドレイン
電流が流れ始めるゲート・ソース間電圧の閾電圧(V
T)変動に対して、差動増幅器のテール電流の安定化を
可能にする。
As described above, according to the present invention,
Since the negative feedback control is performed on the current source of the differential amplifier, the threshold voltage (V) of the gate-source voltage at which the drain current of the depletion type field effect transistor starts to flow.
T) Allows the tail current of the differential amplifier to be stabilized against fluctuations.

【0055】さらに、ゲート長の変動に依存してドレイ
ン電流を変動させることにより、差動増幅器の利得変
動、帯域変動を抑えることが可能になった。したがっ
て、製造変動に対する回路動作の安定性が確立でき、歩
留まり向上、低コスト化への期待が可能になる。
Further, by varying the drain current depending on the variation of the gate length, it is possible to suppress the gain variation and the bandwidth variation of the differential amplifier. Therefore, the stability of the circuit operation with respect to manufacturing fluctuations can be established, and it is possible to expect an improvement in yield and a reduction in cost.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に係る差動増幅器の変動補償システムを
説明する概略構成を示す図である。
FIG. 1 is a diagram showing a schematic configuration for explaining a fluctuation compensation system for a differential amplifier according to the present invention.

【図2】図1における差動増幅器の概略構成を示す回路
図である。
FIG. 2 is a circuit diagram showing a schematic configuration of a differential amplifier in FIG.

【図3】図2における差動増幅器の変形例を示す図であ
る。
FIG. 3 is a diagram illustrating a modified example of the differential amplifier in FIG. 2;

【図4】図3における変動補償電流源2Bの構成を示す
図である。
4 is a diagram showing a configuration of a fluctuation compensation current source 2B in FIG.

【図5】図4の変形例であって、GaAs系のエンハン
スメント電界効果トランジスタ、シリコン系の電界効果
トランジスタを用いる例を示す図である。
FIG. 5 is a modified example of FIG. 4, showing an example in which a GaAs-based enhancement field-effect transistor and a silicon-based field-effect transistor are used.

【図6】本発明の前提となる差動増幅器の概略構成を示
す回路図である。
FIG. 6 is a circuit diagram showing a schematic configuration of a differential amplifier which is a premise of the present invention.

【図7】NチャンネルのGaAs系デプレッション型電
界トランジスタのドレイン電流(ID)とゲート・ソー
ス間電圧(VGS)との関係を示す図である。
FIG. 7 is a diagram showing a relationship between a drain current (ID) and a gate-source voltage (VGS) of an N-channel GaAs-based depletion-type electric field transistor.

【図8】図6における差動増幅器の概略構成例を示す別
の回路図である。
FIG. 8 is another circuit diagram illustrating a schematic configuration example of the differential amplifier in FIG. 6;

【符号の説明】[Explanation of symbols]

1…差動増幅部 2、2A、2B…変動補償電流源 J1、J2、J3、J4、JP、JN…GaAs系のデ
プレッション電界効果トランジスタ RP、RN、R1、R2、R3、R4、R5、R6…抵
抗 VDD、VSS…電源 J11、J12、J13、J14、J1P、J1N…G
aAs系又はシリコン系のエンハンスメント電界効果ト
ランジスタ
Reference Signs List 1 ... Differential amplification unit 2, 2A, 2B ... Variation compensation current source J1, J2, J3, J4, JP, JN ... GaAs depletion field effect transistor RP, RN, R1, R2, R3, R4, R5, R6 ... Resistance VDD, VSS ... Power supply J11, J12, J13, J14, J1P, J1N ... G
aAs-based or silicon-based enhancement field-effect transistor

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】 GaAs系デプレッション電界効果トラ
ンジスタを用いる差動増幅器の変動補償システムにおい
て、 相互にゲート側が接続される2つのGaAs系デプレッ
ション電界効果トランジスタを有するカレントミラー回
路で構成され、一方のGaAs系デプレッション電界効
果トランジスタが前記差動増幅器のテール電流を形成
し、他方のGaAs系デプレッション電界効果トランジ
スタが前記テール電流と同一の定電流を形成する前記差
動増幅器の電流源と、 ゲート・ソース間電圧の閾電圧の製造時変動に対して負
帰還制御を行うために、前記電流源における前記他方の
GaAs系デプレッション電界効果トランジスタのドレ
イン・ゲート間、ゲート・ソース間にそれぞれ接続され
る抵抗部とを備えることを特徴とするGaAs系デプレ
ッション電界トランジスタを用いる差動増幅器の変動補
償システム。
1. A fluctuation compensating system for a differential amplifier using a GaAs depletion field effect transistor, comprising a current mirror circuit having two GaAs depletion field effect transistors whose gates are connected to each other. A current source of the differential amplifier, wherein a depletion field effect transistor forms a tail current of the differential amplifier, and the other GaAs-based depletion field effect transistor forms the same constant current as the tail current; and a gate-source voltage. In order to perform negative feedback control on the manufacturing fluctuation of the threshold voltage of the other GaAs-based depletion field effect transistor in the current source, a resistor connected between the drain and the gate and between the gate and the source of the other GaAs-based depletion field-effect transistor. GaAs system characterized by comprising Variation compensation system of the differential amplifier using repression field transistor.
【請求項2】 GaAs系デプレッション電界効果トラ
ンジスタを用いる差動増幅器の変動補償システムにおい
て、 前記差動増幅器の電流源であり、ゲート・ソース間電圧
の閾電圧の製造時変動に対して負帰還制御を行う第1の
変動補償電流源と、 前記差動増幅器を構成するGaAs系デプレッション電
界効果トランジスタのゲート長の製造時変動に応じて前
記第1の変動補償電流源による前記電流源の電流を変動
させ、前記差動増幅器の利得、帯域を補償し、且つ、ゲ
ート・ソース間電圧の閾電圧の製造時変動に対して負帰
還制御を行う第2の変動補償電流源とを備えることを特
徴とするGaAs系電界トランジスタを用いる差動増幅
器の変動補償システム。
2. A fluctuation compensation system for a differential amplifier using a GaAs-based depletion field-effect transistor, wherein the current source of the differential amplifier is negative feedback control with respect to a fluctuation in the threshold voltage of a gate-source voltage during manufacturing. A variation-compensating current source that performs the following operation; and varying the current of the current source by the first variation-compensating current source in accordance with the manufacturing variation of the gate length of the GaAs-based depletion field-effect transistor that forms the differential amplifier. A second fluctuation compensation current source that compensates for the gain and band of the differential amplifier and that performs negative feedback control on the manufacturing fluctuation of the threshold voltage of the gate-source voltage. Compensation system for a differential amplifier using a GaAs-based field transistor.
【請求項3】 前記第1の変動補償電流源は、 相互にゲート側が接続される2つのGaAs系デプレッ
ション電界効果トランジスタを有するカレントミラー回
路で構成され、一方のGaAs系デプレッション電界効
果トランジスタが前記差動増幅器のテール電流を形成
し、他方のGaAs系デプレッション電界効果トランジ
スタが前記テール電流と同一の定電流を形成する前記差
動増幅器の電流源と、 ゲート・ソース間電圧の閾電圧の製造時変動に対して負
帰還制御を行うために、前記電流源における前記他方の
GaAs系デプレッション電界効果トランジスタのドレ
イン・ゲート間、ゲート・ソース間にそれぞれ接続され
る抵抗部とを備えることを特徴とする、請求項2に記載
のGaAs系電界トランジスタを用いる差動増幅器の変
動補償システム。
3. The first fluctuation compensating current source comprises a current mirror circuit having two GaAs-based depletion field-effect transistors whose gates are connected to each other, and one of the GaAs-based depletion field-effect transistors is connected to the difference mirror. A current source of the differential amplifier, which forms a tail current of the dynamic amplifier, and the other GaAs-based depletion field-effect transistor forms the same constant current as the tail current; and a manufacturing variation of a threshold voltage of a gate-source voltage. In order to perform negative feedback control on the current source, the current source further includes a resistor connected between a drain and a gate of the other GaAs-based depletion field-effect transistor and between a gate and a source. A fluctuation compensation of a differential amplifier using the GaAs field transistor according to claim 2. Stem.
【請求項4】 前記第2の変動補償電流源は、 ゲートが相互に接続される2つのGaAs系デプレッシ
ョン電界効果トランジスタを有するカレントミラー回路
で構成され、ドレイン・ゲートがショートされる一方の
GaAs系デプレッション電界効果トランジスタのゲー
ト長を他方のGaAs系デプレッション電界効果トラン
ジスタのゲート長よりも大きくし、ゲート長の変動に対
してゲート電圧を一定にし、他方のGaAs系デプレッ
ション電界効果トランジスタのドレイン電流を変動させ
ることにより、前記電流源の電流を変動させ、且つ前記
他方のGaAs系デプレッション電界効果トランジスタ
のドレイン・ゲート間、ゲート・ソース間にそれぞれ抵
抗を接続することを特徴とする、請求項2に記載のGa
As系電界トランジスタを用いる差動増幅器の変動補償
システム。
4. The second fluctuation compensating current source comprises a current mirror circuit having two GaAs-based depletion field-effect transistors whose gates are connected to each other, and one of the GaAs-based circuits whose drain and gate are short-circuited. The gate length of the depletion field-effect transistor is made longer than the gate length of the other GaAs-based depletion field-effect transistor, the gate voltage is kept constant with respect to the change in gate length, and the drain current of the other GaAs-based depletion field-effect transistor is changed. 3. The method according to claim 2, wherein the current of the current source is varied, and a resistor is connected between the drain and the gate and between the gate and the source of the other GaAs-based depletion field-effect transistor. Ga
A fluctuation compensation system for a differential amplifier using an As-based field transistor.
【請求項5】 電界効果トランジスタを用いる差動増幅
器の変動補償システムにおいて、 前記差動増幅器の電流源と、 前記差動増幅器を構成する電界効果トランジスタのゲー
ト長の製造時変動に応じて前記電流源の電流を変動さ
せ、前記差動増幅器の利得、帯域を補償する変動補償電
流源とを備えることを特徴とする電界トランジスタを用
いる差動増幅器の変動補償システム。
5. A fluctuation compensating system for a differential amplifier using a field effect transistor, wherein the current source is supplied to the differential amplifier according to a manufacturing variation of a gate length of a field effect transistor constituting the differential amplifier. A fluctuation compensation current source for fluctuating the current of the source and compensating the gain and the band of the differential amplifier.
【請求項6】 前記変動補償電流源は、ゲートが相互に
接続される2つの電界効果トランジスタを有するカレン
トミラー回路で構成され、ドレイン・ゲートがショート
される一方の電界効果トランジスタのゲート長を他方の
電界効果トランジスタのゲート長よりも大きくし、ゲー
ト長の変動に対してゲート電圧を一定にし、他方の電界
効果トランジスタのドレイン電流を変動させることによ
り、前記電流源の電流を変動させることを特徴とする、
請求項5に記載の電界トランジスタを用いる差動増幅器
の変動補償システム。
6. The fluctuation compensating current source is constituted by a current mirror circuit having two field-effect transistors whose gates are connected to each other, and the gate length of one field-effect transistor whose drain / gate is short-circuited is set to the other. The current of the current source is varied by making the gate voltage larger than the gate length of the field effect transistor, keeping the gate voltage constant with respect to the variation of the gate length, and varying the drain current of the other field effect transistor. And
A fluctuation compensation system for a differential amplifier using the electric field transistor according to claim 5.
【請求項7】 前記電界効果トランジスタがGaAs系
エンハンスメント電界効果トランジスタ又はシリコン系
電界効果トランジスタであることを特徴とする、請求項
5に記載の電界トランジスタを用いた差動増幅器の変動
補償システム。
7. The fluctuation compensation system for a differential amplifier using a field transistor according to claim 5, wherein the field effect transistor is a GaAs-based enhancement field-effect transistor or a silicon-based field-effect transistor.
【請求項8】 GaAs系デプレッション電界効果トラ
ンジスタを用いる差動増幅器の変動補償方法において、 前記差動増幅器の電流源であり、ゲート・ソース間電圧
の閾電圧の製造時変動に対して負帰還制御を行う工程
と、 前記差動増幅器を構成するGaAs系デプレッション電
界効果トランジスタのゲート長の製造時変動に応じて前
記電流源の電流を変動させ、前記差動増幅器の利得、帯
域を補償し、且つゲート・ソース間電圧の閾電圧の製造
時変動に対して負帰還制御を行う工程とを備えることを
特徴とするGaAs系電界トランジスタを用いる差動増
幅器の変動補償方法。
8. A method for compensating fluctuation of a differential amplifier using a GaAs-based depletion field-effect transistor, wherein the current source of the differential amplifier is a negative feedback control with respect to a fluctuation in a threshold voltage of a gate-source voltage during manufacturing. And changing the current of the current source in accordance with the manufacturing variation of the gate length of the GaAs-based depletion field-effect transistor that constitutes the differential amplifier, compensates for the gain and band of the differential amplifier, and And performing a negative feedback control on the manufacturing variation of the threshold voltage of the gate-source voltage. A method for compensating a variation of a differential amplifier using a GaAs field transistor.
JP2000050471A 2000-02-22 2000-02-22 Variation compensation system and method for differential amplifier using field effect transistor Expired - Fee Related JP3543719B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000050471A JP3543719B2 (en) 2000-02-22 2000-02-22 Variation compensation system and method for differential amplifier using field effect transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000050471A JP3543719B2 (en) 2000-02-22 2000-02-22 Variation compensation system and method for differential amplifier using field effect transistor

Publications (2)

Publication Number Publication Date
JP2001237656A true JP2001237656A (en) 2001-08-31
JP3543719B2 JP3543719B2 (en) 2004-07-21

Family

ID=18572252

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000050471A Expired - Fee Related JP3543719B2 (en) 2000-02-22 2000-02-22 Variation compensation system and method for differential amplifier using field effect transistor

Country Status (1)

Country Link
JP (1) JP3543719B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011182018A (en) * 2010-02-26 2011-09-15 Renesas Electronics Corp High frequency power amplifier and operating method thereof
US8519796B2 (en) 2009-09-30 2013-08-27 Murata Manufacturing Co., Ltd. Bias generation circuit, power amplifier module, and semiconductor device
JP2015233237A (en) * 2014-06-10 2015-12-24 新日本無線株式会社 High frequency amplifier

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8519796B2 (en) 2009-09-30 2013-08-27 Murata Manufacturing Co., Ltd. Bias generation circuit, power amplifier module, and semiconductor device
JP5429296B2 (en) * 2009-09-30 2014-02-26 株式会社村田製作所 Bias generation circuit, power amplifier module, and semiconductor device
JP2011182018A (en) * 2010-02-26 2011-09-15 Renesas Electronics Corp High frequency power amplifier and operating method thereof
JP2015233237A (en) * 2014-06-10 2015-12-24 新日本無線株式会社 High frequency amplifier

Also Published As

Publication number Publication date
JP3543719B2 (en) 2004-07-21

Similar Documents

Publication Publication Date Title
JP3350062B2 (en) Integrated circuit, current mirror circuit, and method of manufacturing current mirror circuit
TWI460858B (en) Apparatus and method for exploiting reverse short channel effects in transistor devices
US4213098A (en) Semiconductor differential amplifier having feedback bias control for stabilization
US5387880A (en) Compact monolithic wide band HEMT low noise amplifiers with regulated self-bias
KR20040028963A (en) Active bias circuit
JPH09260957A (en) Semiconductor amplifier circuit
JP3410704B2 (en) High speed current mirror circuit and method
JPH0666607B2 (en) MOS current amplifier
US7068090B2 (en) Amplifier circuit
JPS631766B2 (en)
US20210286394A1 (en) Current reference circuit with current mirror devices having dynamic body biasing
US6664853B1 (en) Wide-bandwidth differential signal amplifier
JP2001237656A (en) System and method for compensating fluctuation in differential amplifier using field-effect transistor
US6452452B1 (en) Negative feedback gain control for common electrode transistor
JPH0851318A (en) Variable gain circuit and integrated circuit therefor
US6566959B2 (en) Amplifier circuit having a particular biasing arrangement
US20020105381A1 (en) Process-insensitive, highly-linear constant transconductance circuit
JPH03274911A (en) Operational amplifier
JPH098570A (en) Cmos operational amplifier
US20190158038A1 (en) Current source circuit and amplifier device
US5751183A (en) Bipolar transistor circuit having a free collector
Arbet et al. Ultra-Low-Voltage IC Design Methods
JP3493956B2 (en) Logic circuit
KR100450755B1 (en) Transconductor amplifier with wide linear range and high gain
JPH05315855A (en) High frequency power amplifier

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040316

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040329

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees