JP3543719B2 - Variation compensation system and method for differential amplifier using field effect transistor - Google Patents
Variation compensation system and method for differential amplifier using field effect transistor Download PDFInfo
- Publication number
- JP3543719B2 JP3543719B2 JP2000050471A JP2000050471A JP3543719B2 JP 3543719 B2 JP3543719 B2 JP 3543719B2 JP 2000050471 A JP2000050471 A JP 2000050471A JP 2000050471 A JP2000050471 A JP 2000050471A JP 3543719 B2 JP3543719 B2 JP 3543719B2
- Authority
- JP
- Japan
- Prior art keywords
- gaas
- effect transistor
- field
- depletion field
- differential amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Amplifiers (AREA)
Description
【０００１】
【産業上の利用分野】
本発明は差動増幅器に関する。特に、本発明は、ＧａＡｓ系デプレッション電界効果トランジスタを用いる差動増幅器の変動補償システム及び方法に関する。
【０００２】
【従来の技術】
近年の光通信装置では、高速伝送を実現するため、超高周波デバイスが不可欠であるが、通信容量増大に伴い、これらデバイスのさらなる高速化、低コスト化、装置小型化によるモノリシック化、ＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）のチップ統合等の要求が高まっている。
【０００３】
これら背景のもと、回路の集積度は大幅に高くなっているが、超高周波デバイスは、一般的には：
最先端デバイスを用いるため、安定性が確立されていない；
プロセスの微細化による変動要因が増大する；
装置の高速化とデバイス性能のトレンドが一致しないため設計マージンの不足が生じる；
といった問題を抱えており、同時に高歩留まりが低コスト化の妨げとなっているという問題を抱えている。
【０００４】
これらの装置に用いられている超高周波デバイスの多くはシリコン（Ｓｉ）バイポーラ、化合物半導体である。
なかでも、ＧａＡｓの電子の移動度がシリコン（Ｓｉ）より大きいので、ＧａＡｓ系デプレッション電界効果トランジスタ（ＦＥＴ）を用いたデバイスは、高周波特性に優れ、無線系システムで広く使われていることから、最も適したデバイスといえる。
【０００５】
次に、電界効果トランジスタを用いた差動増幅器として、特開昭６２−１６０８０６号公報に記載されるようなものもあるが、以下に本発明の前提となる差動増幅器について説明を行う。
図６は本発明の前提となる差動増幅器の概略構成を示す回路図である。なお、全図を通して同一の構成要素には同一の符号、番号を付して説明を行う。
【０００６】
本図に示すように、差動増幅器には、ＧａＡｓ系デプレッション電界効果トランジスタＪＰ、ＪＮが設けられ、ＧａＡｓ系デプレッション電界効果トランジスタＪＰ、ＪＮの各々のドレイン側に抵抗ＲＰ、ＲＮの各々の一方が接続される。
抵抗ＲＰ、ＲＮの各々の他方は電源ＶＤＤに接続される。
ＧａＡｓ系デプレッション電界効果トランジスタＪＰ、ＪＮの各々のソースは相互に接続され、ＧａＡｓ系デプレッション電界効果トランジスタＪ０を介して電源ＶＳＳに接続される。
【０００７】
ＧａＡｓ系デプレッション電界効果トランジスタＪ０は電流源として働き、ゲートに定電圧源としてソースを用いた構成としている。
ＧａＡｓ系デプレッション電界効果トランジスタＪＰ、ＪＮのゲート側から入力が行われ、ＧａＡｓ系デプレッション電界効果トランジスタＪＰ、ＪＮの各々のドレイン側から出力が行われる。
上記の差動増幅器を構成にするＧａＡｓ系デプレッション電界効果トランジスタに、上記ＧａＡｓ系デプレッション電界効果トランジスタを用いた構成にすると、ＧａＡｓ系デプレッション電界効果トランジスタで構成される差動増幅器では、バイポーラトランジスタとの比較上、相互コンダクタンス（ｇｍ）が小さいため、利得が不足してしまい、多段縦続接続により高利得化を図る場合が多くなる。
【０００８】
しかしながら、製造時のばらつきに起因して、同時に利得、帯域の変動も増大してしまうという問題が発生する。
また、バイポーラのエミッタ接地増幅器等ではエミッタ抵抗付加による直列帰還を適用することにより、製造時のばらつきに起因する利得、帯域の変動の安定化が図れるが、ＧａＡｓ系デプレッション電界効果トランジスタでは低利得のためこのような方法がとれないので、上記の変動が大きくなるという問題が発生する。
【０００９】
図７はＮチャンネルのＧａＡｓ系デプレッション型電界効果トランジスタのドレイン電流（ＩＤ）とゲート・ソース間電圧（ＶＧＳ）との関係を示す図である。
本図に示すように、ＧａＡｓ系デプレッション型電界効果トランジスタでは、ＶＧＳ＝０Ｖでドレイン電流が流れる状態になっており、ドレイン電流が流れ始めるゲート・ソース間の電圧が閾電圧（ＶＴ）である。
【００１０】
｜ＶＴ｜が大きい閾電圧のＤＦＥＴ１のＶＧＳ＝０Ｖ時にドレイン電流をＩｓｓ１とし、｜ＶＴ｜が小さい閾電圧のＤＦＥＴ２のＶＧＳ＝０Ｖ時にドレイン電流をＩｓｓ２とすると、ドレイン電流Ｉｓｓ２はドレイン電流Ｉｓｓ１よりも小さくなる。
図６の差動増幅器の製造時に、主に不純物濃度、チャンネル層の厚さに起因して、上記閾値｜ＶＴ｜が変動すると、この変動に依存して、電界効果トランジスタＪ０の電流源の電流も変動するという問題が発生する。
【００１１】
図８は図６における差動増幅器の概略構成例を示す別の回路図である。本図に示すように、ＧａＡｓ系デプレッション電界効果トランジスタＪ０に代わり、ＧａＡｓ系デプレッション電界効果トランジスタＪＰ、ＪＮと電源ＶＳＳとの間に電界効果トランジスタＪ２が設けられる。
さらにＧａＡｓ系デプレッション電界効果トランジスタＪ１が設けられ、ＧａＡｓ系デプレッション電界効果トランジスタＪ１のドレイン側が抵抗Ｒ１を介して電源ＶＤＤに接続され、ソース側が電源ＶＳＳに接続される。
【００１２】
ＧａＡｓ系デプレッション電界効果トランジスタＪ１はゲート・ドレインショート型であり、ＧａＡｓ系デプレッション電界効果トランジスタＪ１のゲートは電界効果トランジスタＪ２のゲートに接続される。
このようにして、ＧａＡｓ系デプレッション電界効果トランジスタＪ１、Ｊ２、抵抗Ｒ１によりカレントミラー回路が構成される。
【００１３】
上記のように、差動増幅器を構成する電流源回路では、多くの回路でカレントミラーが用いられ、例えば、バイポーラトランジスタではベース・コレクタショート、エンハンスメント型電界効果トランジスタではゲート・ドレインショートによる基準電圧バイアス回路を利用することで、精度のよいカレントミラー回路が構成される。
【００１４】
しかしながら、ＧａＡｓ系電界効果トランジスタではゲート−ドレインショート時に線形領域動作となるため、ＧａＡｓ系デプレッション電界効果トランジスタＪ１のソース・ドレイン間電圧ＶＤＳの変動に依存してドレイン電流ＩＤが変動するという問題が発生する。
このため、ＧａＡｓ系デプレッション電界効果トランジスタを用いたカレントミラー回路では、高精度カレントミラー回路の実現が困難であり、電流源回路の変動により差動増幅器の安定性を劣化させるという問題が発生する。
【００１５】
【発明が解決しょうとする課題】
したがって、本発明は上記問題点に鑑みて、ＧａＡｓ系デプレッション電界効果トランジスタで構成される差動増幅器の製造時の上記変動を補償するためにＧａＡｓ系デプレッション電界効果トランジスタを用いる差動増幅器の変動補償システム及び方法を提供することを目的とする。
【００１６】
【課題を解決するための手段】
本発明は前記問題点を解決するために、電界効果トランジスタを用いる差動増幅器の変動補償システムにおいて、相互にゲート側が接続される第 1 及び第２のＧａＡｓ系デプレッション電界効果トランジスタがカレントミラー回路として構成され、前記第 1 のＧａＡｓ系デプレッション電界効果トランジスタが前記差動増幅器のテール電流を形成し、前記第２のＧａＡｓ系デプレッション電界効果トランジスタが前記テール電流と同一の定電流を前記差動増幅器の電流源として形成し、前記電流源における前記第２のＧａＡｓ系デプレッション電界効果トランジスタのドレイン・ゲート間、ゲート・ソース間に第 1 及び第２の抵抗部がそれぞれ接続される第１の変動補償電流源と、ゲートが相互に接続される第 3 及び第４のＧａＡｓ系デプレッション電界効果トランジスタを有するカレントミラー回路で構成され、前記第３のＧａＡｓ系デプレッション電界効果トランジスタが前記第１の変動補償電流源の前記第２のＧａＡｓ系デプレッション電界効果トランジスタに並列に接続され、前記第４のＧａＡｓ系デプレッション電界効果トランジスタのドレイン・ゲート間、ゲート・ソース間に第３及び第４の抵抗部がそれぞれ接続される第２の変動補償電流源とを備え、前記差動増幅器のＧａＡｓ系デプレッション電界効果トランジスタ、前記第１の変動補償電流源の前記第 1 及び第２のＧａＡｓ系デプレッション電界効果トランジスタ、前記第２の変動補償電流源の第３のＧａＡｓ系デプレッション電界効果トランジスタのゲート長がそれぞれ実質的に等しく、前記第２の変動補償電流源の前記第４のＧａＡｓ系デプレッション電界効果トランジスタのゲート長が前記差動増幅器の前記ＧａＡｓ系デプレッション電界効果トランジスタ、前記第１の変動補償電流源の前記第 1 及び第２のＧａＡｓ系デプレッション電界効果トランジスタ、前記第２の変動補償電流源の第３ＧａＡｓ系デプレッション電界効果トランジスタの前記ゲート長よりも大きいことを特徴とする、電界効果トランジスタを用いる差動増幅器の変動補償システムを提供する。
【００１７】
この手段により、抵抗部に起因して電流源を構成するＧａＡｓ系デプレッション電界効果トランジスタが線形領域から飽和領域に設定されるので、ドレイン・ソース電圧の変動の影響を受けないようになり、さらに、ドレイン電流が流れ始めるゲート・ソース間電圧の閾電圧の製造時変動に対して抵抗部により電流源を構成するＧａＡｓ系デプレッション電界効果トランジスタに負帰還制御が働くようになるので差動増幅器の安定化が図れる。
【００１８】
さらに、製造時のゲート長の変動に対して差動増幅器のテール電流の変動を抑えるようにしたので、差動増幅器の利得、帯域の安定化が図られる。これにより、超高周波化に対する歩留まり、低コスト化が図られる。
【００１９】
さらに、前記第２の変動補償電流源の前記第４のＧａＡｓ系デプレッション電界効果トランジスタのゲート長と前記差動増幅器の前記ＧａＡｓ系デプレッション電界効果トランジスタ、前記第１の変動補償電流源の前記第 1 及び第２のＧａＡｓ系デプレッション電界効果トランジスタ、前記第２の変動補償電流源の第３ＧａＡｓ系デプレッション電界効果トランジスタの前記ゲート長との比が１０対１である。
【００２０】
ゲート長が長くるゲート長変動時には、前記第２の変動補償電流源の前記第４のＧａＡｓ系デプレッション電界効果トランジスタのゲート長は前記差動増幅器の前記ＧａＡｓ系デプレッション電界効果トランジスタ、前記第１の変動補償電流源の前記第 1 及び第２のＧａＡｓ系デプレッション電界効果トランジスタ、前記第２の変動補償電流源の第３のＧａＡｓ系デプレッション電界効果トランジスタの前記ゲート長よりも影響を受けず、このため前記第４のＧａＡｓ系デプレッション電界効果トランジスタのドレイン電流が変化せず、第３のＧａＡｓ系デプレッション電界効果トランジスタのゲート電圧が一定であり、第３のＧａＡｓ系デプレッション電界効果トランジスタのドレイン電流が減少し第２のＧａＡｓ系デプレッション電界効果トランジスタが増加し、カレントミラー構成により、第１のＧａＡｓ系デプレッション電界効果トランジスタが増加し、差動増幅器のテール電流が増加する。このため、ゲート長増大による差動増幅器のテール電流の減少をキャンセルすることが可能になる。
【００２１】
さらに、前記差動増幅器の前記ＧａＡｓ系デプレッション電界効果トランジスタ、前記第１の変動補償電流源の前記第 1 及び第２のＧａＡｓ系デプレッション電界効果トランジスタ、前記第２の変動補償電流源の第３ＧａＡｓ系デプレッション電界効果トランジスタの前記ゲート長を０．５μｍとする場合、前記第２の変動補償電流源の前記第４のＧａＡｓ系デプレッション電界効果トランジスタのゲート長を５μｍとする。
この手段により、ゲート長０．０５μｍの変動に対して、前記差動増幅器の前記ＧａＡｓ系デプレッション電界効果トランジスタ、前記第１の変動補償電流源の前記第 1 及び第２のＧａＡｓ系デプレッション電界効果トランジスタ、前記第２の変動補償電流源の第３ＧａＡｓ系デプレッション電界効果トランジスタの前記ゲート長が変動が１０％になるのに対して、前記第２の変動補償電流源の前記第４のＧａＡｓ系デプレッション電界効果トランジスタのゲート長の変動を１％に抑えることが可能になり、ドレイン電流がゲート長に反比例するので、前記第２の変動補償電流源の前記第４のＧａＡｓ系デプレッション電界効果トランジスタはゲート長の変動に対して強くなる。
【００２２】
さらに、前記差動増幅器の前記ＧａＡｓ系デプレッション電界効果トランジスタ、前記第１、第２、第３、第４のＧａＡｓ系デプレッション電界効果トランジスタをそれぞれＧａＡｓ系エンハンスメント電界効果トランジスタ又はシリコン系電界効果トランジスタに置換し、前記第２、第４のＧａＡｓ系エンハンスメント電界効果トランジスタ又はシリコン系電界効果トランジスタのドレイン・ゲート間の第 1 、第３の抵抗部の抵抗値を０にし、前記第２、第４のＧａＡｓ系エンハンスメント電界効果トランジスタ又はシリコン系電界効果トランジスタのゲート・ソース間の第２、第４の抵抗部の抵抗値を無限大にする。
【００２３】
この手段により、ＧａＡｓ系エンハンスメント電界効果トランジスタ又はシリコン系電界効果トランジスタに対して、製造時のゲート長の変動に対して差動増幅器のテール電流の変動を行うようにしたので、差動増幅器の利得、帯域の安定化が図られる。
【００２４】
さらに、本発明は、電界効果トランジスタを用いる差動増幅器の変動補償方法において、前記差動増幅器のＧａＡｓ系デプレッション電界効果トランジスタ、第 1 、第２、第３のＧａＡｓ系デプレッション電界効果トランジスタのゲート長をそれぞれ実質的に等しく形成する工程と、第４のＧａＡｓ系デプレッション電界効果トランジスタのゲート長を前記差動増幅器のＧａＡｓ系デプレッション電界効果トランジスタ、前記第 1 、第２、第３のＧａＡｓ系デプレッション電界効果トランジスタの前記ゲート長よりも大きく形成する工程と、前記第 1 及び第２のＧａＡｓ系デプレッション電界効果トランジスタのゲート側を相互に接続しカレントミラー回路として前記第 1 のＧａＡｓ系デプレッション電界効果トランジスタに前記差動増幅器のテール電流を形成させる工程と、前記第２のＧａＡｓ系デプレッション電界効果トランジスタを前記テール電流と同一の定電流を前記差動増幅器の電流源として形成する工程と、前記第２のＧａＡｓ系デプレッション電界効果トランジスタのドレイン・ゲート間、ゲート・ソース間に第 1 及び第２の抵抗部をそれぞれ接続する工程と、前記第３及び第４のＧａＡｓ系デプレッション電界効果トランジスタのゲート側を相互に接続しカレントミラー回路として形成する工程と、前記第２のＧａＡｓ系デプレッション電界効果トランジスタと前記第３のＧａＡｓ系デプレッション電界効果トランジスタを並列に接続する工程と、前記第４のＧａＡｓ系デプレッション電界効果トランジスタのドレイン・ゲート間、ゲート・ソース間に第３及び第４の抵抗部をそれぞれ接続する工程とを備えることを特徴とする、電界効果トランジスタを用いる差動増幅器の変動補償方法を提供する。
【００２５】
この手段により、上記発明と同様に、ドレイン電流が流れ始めるゲート・ソース間電圧の閾電圧の製造時変動に対して抵抗部により電流源を構成するＧａＡｓ系デプレッション電界効果トランジスタに負帰還制御が働くようになり、製造時のゲート長の変動に対して差動増幅器のテール電流の変動を行うようにしたので、差動増幅器の利得、帯域の安定化が図られる。これにより、超高周波化に対する歩留まり、低コスト化が図られる。
【００２６】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。
図１は本発明に係る差動増幅器の変動補償システムを説明する概略構成を示す図である。本図に示すように、差動増幅器には差動増幅部１が設けられ、差動増幅部１は入出力を有し、差動入力を増幅する。
【００２７】
差動増幅部１には変動補償電流源２が設けられ、差動増幅部１のテール電流の変動を減少させ、差動増幅部１で生じる利得、帯域の変動を補償する。
図２は図１における差動増幅器の概略構成を示す回路図である。本図に示す差動増幅器は、例えば、コモンソース型の差動増幅器であり、差動増幅器の差動増幅部１、変動補償電流源２は、高速動作に適したＧａＡｓ系のデプレッション型電界効果トランジスタＪＰ、ＪＮ、Ｊ１、Ｊ２で構成される。
【００２８】
すなわち、差動増幅部１では、ＧａＡｓ系のデプレッション電界効果トランジスタＪＰ、ＪＮの各々のドレイン側が抵抗ＲＰ、ＲＮを介して電源ＶＤＤに接続され、ソース側が相互に接続される。
ＧａＡｓ系のデプレッション電界効果トランジスタＪＰ、ＪＮのゲート側に入力が行われ、ＧａＡｓ系のデプレッション電界効果トランジスタＪＰ、ＪＮのドレイン側から出力が行われる。
【００２９】
次に、変動補償電流源２には変動補償電流源２Ａが設けられ、変動補償電流源２Ａでは、ＧａＡｓ系のデプレッション電界効果トランジスタＪ２のドレイン側がＧａＡｓ系のデプレッション電界効果トランジスタＪＰ、ＪＮのソース側に接続され、ソース側が電源ＶＳＳに接続される。
さらに、ＧａＡｓ系のデプレッション電界効果トランジスタＪ１のドレイン側が抵抗Ｒ１を介して電源ＶＤＤに接続され、ソース側が電源ＶＳＳに接続される。
【００３０】
ＧａＡｓ系のデプレッション電界効果トランジスタＪ１の両端には分圧抵抗Ｒ２、Ｒ３が接続され、分圧抵抗Ｒ２及びＲ３の接続点にＧａＡｓ系のデプレッション電界効果トランジスタＪ１、Ｊ２のゲート側が接続され、ゲート側同士も直接に接続される。
ＧａＡｓ系のデプレッション電界効果トランジスタＪ１、Ｊ２は同一のゲート長に形成される。
【００３１】
抵抗Ｒ１、Ｒ２、Ｒ３の抵抗値の定数設定により、ＧａＡｓ系のデプレッション電界効果トランジスタＪ１、Ｊ２のゲート側に任意の電圧が設定される。
これにより、ＧａＡｓ系のデプレッション電界効果トランジスタＪ１、Ｊ２はそれらのゲート電圧を上げて線形領域から飽和領域に設定され、ドレイン・ソース電圧ＶＤＳの変動の影響を受けないようになる。
【００３２】
さらに、ＧａＡｓ系のデプレッション電界効果トランジスタＪ１に対して抵抗Ｒ２による負帰還制御が働く。
差動増幅器の製造時に、差動増幅器を構成するＧａＡｓ系のデプレッション電界効果トランジスタにおいて、主に不純物濃度、チャンネル層の厚さの一様なばらつき発生に起因して、上記閾値｜ＶＴ｜の変動、ゲート長の変動が生じ、図７に示すように、ドレイン電流ＩＤが変動する。
【００３３】
上記負帰還制御がない場合には、例えば、｜ＶＴ｜（ＶＴ＜０）が小さくなるような状態を考えると、これにより、ＧａＡｓ系のデプレッション電界効果トランジスタＪ１のドレイン電流ＩＤが減少し、同時にＧａＡｓ系のデプレッション電界効果トランジスタＪ２のドレイン電流ＩＤも減少する。
上記負帰還制御は、以下のように、ドレイン電流ＩＤの変動を抑える効果がある。
【００３４】
変動補償電流源２Ａでは、このドレイン電流の減少に依存して抵抗Ｒ１とＧａＡｓ系のデプレッション電界効果トランジスタＪ１のドレイン電流ＩＤが支配するＧａＡｓ系のデプレッション電界効果トランジスタＪ１のドレイン電圧が上昇し、さらに、抵抗Ｒ２、抵抗Ｒ３により、ＧａＡｓ系のデプレッション電界効果トランジスタＪ１のゲート電圧が上昇するように働く。
【００３５】
このように、変動補償電流源２Ａは、負帰還制御を行い、製造に起因する｜ＶＴ｜等の変動に依存するＧａＡｓ系のデプレッション電界効果トランジスタＪ１に関するドレイン電流の変動を抑えて、ＧａＡｓ系のデプレッション電界効果トランジスタＪ２に関するドレイン電流の変動を補償する。
次に、差動増幅回路の製造時に、差動増幅部１を構成するＧａＡｓ系のデプレッション電界効果トランジスタＪＰ、ＪＮにおいて、ゲート長の一様なばらつき発生に起因する差動増幅器の利得、帯域の変動の抑制について説明する。
【００３６】
図３は図２における差動増幅器の変形例を示す図である。本図に示すように、図２と比較して、変動補償電流源２には変動補償電流源２Ｂが設けられ、変動補償電流源２Ｂは変動補償電流源２Ａに並列に接続され、変動補償電流源２Ａの電流を減少させるように働く。
変動補償電流源２Ａは、差動増幅部１で生じた製造時に起因するゲート長の変動に依存して、変動補償電流源２Ｂの電流値を補正し、差動増幅部１の利得、帯域の変動をキャンセルするように、バイアス調整を行う。
【００３７】
次に、変動補償電流源２Ｂを形成する基本的な考え方を説明する。
コモンソース型差動増幅器の利得は、ＧａＡｓ系のデプレッション電界効果トランジスタＪＰ、ＪＮの相互コンダクタンスをｇｍとし、ドレイン負荷抵抗ＲＰ、ＲＮの抵抗値をＲＬとし、ドレイン出力抵抗を無限大とし無視すると、ｇｍ・ＲＬで表すことができる。
【００３８】
また、ｇｍは、下記式（１）で表すことができる。
ｇｍ＝（２Ｋ（Ｗ／Ｌ）ＩＤ）１／２ …（１）
Ｗはゲート幅、
Ｌはゲート長、
ＩＤはドレイン電流、
【００３９】
Ｋは定数である。
したがって、ｇｍは（ＩＤ／Ｌ）１／２に比例するため、ゲート長Ｌの変動に比例したドレイン電流ＩＤの電流源を用いることにより、差動増幅器の利得変動、さらに遮断周波数ｆｔがｇｍに比例することから帯域変動を抑えることが可能になる。
【００４０】
上記考え方に基いて、変動補償電流源２Ｂは、ゲート長Ｌの変動に比例したドレイン電流ＩＤの電流源として、以下のように、形成される。
図４は図３における変動補償電流源２Ｂの構成を示す図である。本図に示すように、変動補償電流源２ＢにはＧａＡｓ系のデプレッション電界効果トランジスタＪ３、Ｊ４が設けられる。
【００４１】
ＧａＡｓ系のデプレッション電界効果トランジスタＪ３のドレイン側がＧａＡｓ系のデプレッション電界効果トランジスタＪ１のドレイン側に接続され、ソース側が電源ＶＳＳに接続される。
ＧａＡｓ系のデプレッション電界効果トランジスタＪ４のドレイン側が抵抗４を介して電源ＶＤＤに接続され、ソース側が電源ＶＳＳに接続される。
【００４２】
ＧａＡｓ系のデプレッション電界効果トランジスタＪ４の両端に分圧抵抗Ｒ５、Ｒ６が接続され、分圧抵抗Ｒ５及びＲ６の接続点にＧａＡｓ系のデプレッション電界効果トランジスタＪ３、Ｊ４のゲート側が接続され、ゲート側同士も直接に接続される。
ＧａＡｓ系のデプレッション電界効果トランジスタＪ３、Ｊ４は異なるゲート長に形成される。
【００４３】
ＧａＡｓ系のデプレッション電界効果トランジスタＪ４のゲート長は、ＧａＡｓ系のデプレッション電界効果トランジスタＪ３のゲート長よりも長く、例えば、約１０倍長くする。
すなわち、ドレイン電流がゲート長に反比例するので、ＧａＡｓ系のデプレッション電界効果トランジスタＪ３に流れるドレイン電流は、ＧａＡｓ系のデプレッション電界効果トランジスタＪ４に流れるドレイン電流の約１０倍大きくなる。つまり、ミラー比を約１０にする。
【００４４】
より具体的には、ＧａＡｓ系のデプレッション電界効果トランジスタＪ１、Ｊ２、Ｊ３、ＪＰ、ＪＮの各々の最小ゲート長を０．５μｍとした場合、ＧａＡｓ系のデプレッション電界効果トランジスタＪ４のゲート長は５μｍとする。
製造時に、ＧａＡｓ系のデプレッション電界効果トランジスタＪ１、Ｊ２、Ｊ３、ＪＰ、ＪＮの各々の０．５μｍゲート長に対して０．０５μｍ（１０％）の変動が生じるプロセスでは、ＧａＡｓ系のデプレッション電界効果トランジスタＪ４の５μｍゲート長に対して０．０５μｍの変動が１％の変動に抑えられる。
【００４５】
ドレイン電流（ＩＤ）はゲート長に反比例するので、製造時のゲート長変動に対するＧａＡｓ系のデプレッション電界効果トランジスタＪ４のドレイン電流への影響はゲート長の短いＧａＡｓ系のデプレッション電界効果トランジスタＪ１、Ｊ２、Ｊ３、ＪＰ、ＪＮよりも強くなる。
この場合、ＧａＡｓ系のデプレッション電界効果トランジスタＪ３、Ｊ４は、ゲート・ソース間電圧の閾電圧（ＶＴ）変動に対しては、前述のように、抵抗Ｒ５が負帰還制御を行うので、追従し、電流は一定となる。すなわち、差動増幅器の特性に影響は与えない。
【００４６】
次に、図４に示すように、ＧａＡｓ系のデプレッション電界効果トランジスタＪ１、Ｊ２、Ｊ３、抵抗Ｒ１に流れるドレイン電流をＩ１、Ｉ２、Ｉ３、Ｉ４とすると、カレントミラーの性質により、
Ｉ１＝Ｉ２
であり、
【００４７】
Ｉ１＝Ｉ４−Ｉ３
となる。
ゲート長変動時にゲート長が長くなった場合、ゲート長の影響を受けないＧａＡｓ系のデプレッション電界効果トランジスタＪ４のドレイン電流は変化せず、このため、ＧａＡｓ系のデプレッション電界効果トランジスタＪ３のゲート電圧は一定である。
【００４８】
ゲート電圧が一定であるＧａＡｓ系のデプレッション電界効果トランジスタＪ３は、ゲート長の影響を受け、ＧａＡｓ系のデプレッション電界効果トランジスタＪ３のドレイン電流Ｉ３が減少する。
このとき、変動補償電流源２ＡのＧａＡｓ系のデプレッション電界効果トランジスタＪ１に流れるドレイン電流Ｉ１（＝Ｉ４−Ｉ３）が増加し、カレントミラー構成により、ＧａＡｓ系のデプレッション電界効果トランジスタＪ２に流れるドレイン電流Ｉ２が増加し、このため、差動増幅器のテール電流が増加する。
【００４９】
これにより、上記式（１）で示したＧａＡｓ系のデプレッション電界効果トランジスタＪＰ、ＪＮのドレイン電流ＩＤが増加するため、ゲート長Ｌの増大をキャンセルすることができる。
すなわち、差動増幅器の製造変動に対して利得変動、帯域変動を抑制することが可能になり、回路動作の安定性が確立でき、歩留まりの向上、低コスト化への期待が可能になる。
【００５０】
なお、差動増幅器の製造変動において、ゲート長の変動は、ＧａＡｓ系のデプレッション電界効果トランジスタだけでなく、ＧａＡｓ系のエンハンスメント電界効果トランジスタ、シリコン系の電界効果トランジスタにも発生する。
この場合には、ＧａＡｓ系のデプレッション電界効果トランジスタのように、ゲート・ソース間電圧の閾電圧（ＶＴ）変動を考慮する必要がないので、以下のように、回路を簡単化して対応が可能である。
【００５１】
図５は図４の変形例であって、ＧａＡｓ系のエンハンスメント電界効果トランジスタ、シリコン系の電界効果トランジスタを用いる例を示す図である。
本図に示すように、差動増幅器にＧａＡｓ系のエンハンスメント電界効果トランジスタ、シリコン系のエンハンスメント電界効果トランジスタＪ１Ｐ、Ｊ１Ｎ、Ｊ１１、Ｊ１２、Ｊ１３、Ｊ１４を使用する場合には、図４と比較して、変動補償電流源２Ａ、変動補償電流源２Ｂの抵抗Ｒ２＝Ｒ５＝０、抵抗Ｒ３＝Ｒ６∞として、負帰還制御の機能が取り除かれる。
【００５２】
前述のように、ゲート長変動時にゲート長が長くなった場合、ゲート長の影響を受けないＧａＡｓ系のエンハンスメント電界効果トランジスタ、又はシリコン系の電界効果トランジスタＪ４のドレイン電流は、前述と同様に、変化せず、このため、ＧａＡｓ系のデプレッション電界効果トランジスタＪ３のゲート電圧は一定である。
【００５３】
ＧａＡｓ系のエンハンスメント電界効果トランジスタ又はシリコン系の電界効果トランジスタで構成される差動増幅器の場合にも、製造変動に対して利得変動、帯域変動を抑制することが可能になり、回路動作の安定性が確立でき、歩留まりの向上、低コスト化への期待が可能になる。
【００５４】
【発明の効果】
以上説明したように、本発明によれば、差動増幅器の電流源に負帰還制御を行うようにしたので、デプレッション型電界効果トランジスタのドレイン電流が流れ始めるゲート・ソース間電圧の閾電圧（ＶＴ）変動に対して、差動増幅器のテール電流の安定化を可能にする。
【００５５】
さらに、ゲート長の変動に依存してドレイン電流を変動させることにより、差動増幅器の利得変動、帯域変動を抑えることが可能になった。
したがって、製造変動に対する回路動作の安定性が確立でき、歩留まり向上、低コスト化への期待が可能になる。
【図面の簡単な説明】
【図１】本発明に係る差動増幅器の変動補償システムを説明する概略構成を示す図である。
【図２】図１における差動増幅器の概略構成を示す回路図である。
【図３】図２における差動増幅器の変形例を示す図である。
【図４】図３における変動補償電流源２Ｂの構成を示す図である。
【図５】図４の変形例であって、ＧａＡｓ系のエンハンスメント電界効果トランジスタ、シリコン系の電界効果トランジスタを用いる例を示す図である。
【図６】本発明の前提となる差動増幅器の概略構成を示す回路図である。
【図７】ＮチャンネルのＧａＡｓ系デプレッション型電界効果トランジスタのドレイン電流（ＩＤ）とゲート・ソース間電圧（ＶＧＳ）との関係を示す図である。
【図８】図６における差動増幅器の概略構成例を示す別の回路図である。[0001]
[Industrial applications]
The present invention relates to a differential amplifier. In particular, the invention relates to GaAs-basedDepressionelectric fieldeffectThe present invention relates to a fluctuation compensation system and method for a differential amplifier using a transistor.
[0002]
[Prior art]
In recent years, ultra-high-frequency devices are indispensable for realizing high-speed transmission in optical communication devices. However, with the increase in communication capacity, these devices have been further increased in speed, reduced in cost, made monolithic by miniaturization of devices, and integrated circuits (ICs). (Circuit) has been increasing.
[0003]
Against this background, the degree of circuit integration has been greatly increased, but ultra-high frequency devices are generally:
Stability has not been established due to the use of state-of-the-art devices;
Variable factors due to process miniaturization increase;
Insufficient design margins due to inconsistency between higher device speeds and device performance trends;
At the same time, there is a problem that a high yield hinders cost reduction.
[0004]
Most of the ultra-high frequency devices used in these apparatuses are silicon (Si) bipolars and compound semiconductors.
Above all, since the mobility of GaAs electrons is higher than that of silicon (Si), devices using GaAs-based depletion field-effect transistors (FETs) have excellent high-frequency characteristics and are widely used in wireless systems. This is the most suitable device.
[0005]
Next, as a differential amplifier using a field-effect transistor, there is a differential amplifier described in Japanese Patent Application Laid-Open No. Sho 62-160806. The differential amplifier which is a premise of the present invention will be described below.
FIG. 6 is a circuit diagram showing a schematic configuration of a differential amplifier which is a premise of the present invention. Note that the same components are denoted by the same reference numerals and numbers throughout the drawings and will be described.
[0006]
As shown in FIG.GaAs depletionThe field effect transistors JP and JN are provided, and one of the resistors RP and RN is connected to the drain side of each of the GaAs depletion field effect transistors JP and JN.
The other of the resistors RP and RN is connected to the power supply VDD.
The sources of the GaAs depletion field effect transistors JP and JN are connected to each other, and are connected to the power supply VSS via the GaAs depletion field effect transistor J0.
[0007]
The GaAs depletion field-effect transistor J0 functions as a current source, and has a configuration using a source as a constant voltage source for the gate.
Input is performed from the gate sides of the GaAs depletion field effect transistors JP and JN, and output is performed from the drain sides of the GaAs depletion field effect transistors JP and JN.
When the GaAs-based depletion field-effect transistor is used as the GaAs-based depletion field-effect transistor, the differential amplifier constituted by the GaAs-based depletion field-effect transistor has the same structure as the bipolar transistor. For comparison, since the mutual conductance (gm) is small, the gain is insufficient, and the gain is often increased by multistage cascade connection.
[0008]
However, there arises a problem that variations in gain and band also increase at the same time due to variations during manufacturing.
In addition, in a bipolar grounded-emitter amplifier and the like, by applying series feedback by adding an emitter resistor, it is possible to stabilize fluctuations in gain and band due to manufacturing variations, but in a GaAs-based depletion field effect transistor, a low gain is used. Therefore, since such a method cannot be taken, there arises a problem that the above-mentioned fluctuation increases.
[0009]
FIG. 7 shows an N-channel GaAs depletion type electric field.effectFIG. 4 is a diagram illustrating a relationship between a drain current (ID) of a transistor and a gate-source voltage (VGS).
As shown in this figure, a GaAs depletion type electric fieldeffectIn the transistor, the drain current flows at VGS = 0 V, and the voltage between the gate and the source at which the drain current starts flowing is the threshold voltage (VT).
[0010]
If the drain current is Iss1 when VGS = 0V of DFET1 having a large | VT | threshold voltage, and the drain current is Is2 when VGS = 0V of DFET2 having a small threshold voltage | VT |, the drain current Iss2 is larger than the drain current Iss1. Become smaller.
During the manufacture of the differential amplifier of FIG. 6, if the threshold value | VT | fluctuates mainly due to the impurity concentration and the thickness of the channel layer, the current of the current source of the field effect transistor J0 depends on this fluctuation. Also fluctuates.
[0011]
FIG. 8 is another circuit diagram showing a schematic configuration example of the differential amplifier in FIG. As shown in the figure, a field effect transistor J2 is provided between the GaAs depletion field effect transistors JP and JN and the power supply VSS instead of the GaAs depletion field effect transistor J0.
Further, a GaAs-based depletion field-effect transistor J1 is provided. The drain side of the GaAs-based depletion field-effect transistor J1 is connected to the power supply VDD via the resistor R1, and the source side is connected to the power supply VSS.
[0012]
The GaAs depletion field-effect transistor J1 is of a gate-drain short type, and the gate of the GaAs depletion field-effect transistor J1 is connected to the gate of the field-effect transistor J2.
In this manner, a current mirror circuit is formed by the GaAs depletion field effect transistors J1 and J2 and the resistor R1.
[0013]
As described above, in a current source circuit constituting a differential amplifier, a current mirror is used in many circuits.For example, a reference voltage bias due to a base-collector short circuit in a bipolar transistor and a gate-drain short circuit in an enhancement type field effect transistor. By using the circuit, an accurate current mirror circuit is configured.
[0014]
However, since the GaAs-based field-effect transistor operates in a linear region when the gate and the drain are short-circuited, there arises a problem that the drain current ID varies depending on the variation of the source-drain voltage VDS of the GaAs-based depletion field-effect transistor J1. I do.
For this reason, in a current mirror circuit using a GaAs-based depletion field-effect transistor, it is difficult to realize a high-precision current mirror circuit, and a problem occurs in that the stability of the differential amplifier is degraded due to fluctuations in the current source circuit.
[0015]
[Problems to be solved by the invention]
SUMMARY OF THE INVENTION Accordingly, the present invention has been made in view of the above-described problems, and has been made in consideration of the above-described problems. Accordingly, the present invention has been made in view of the above circumstances, and has been made in consideration of the above-described fluctuations in manufacturing a differential amplifier composed of GaAs-based depletion field effect transistors. It is intended to provide systems and methods.
[0016]
[Means for Solving the Problems]
The present invention has been developed to solve the above problems.,In a fluctuation compensation system of a differential amplifier using a field effect transistor,No. whose gate sides are connected to each other 1 And the second GaAs-based depletion field-effect transistor is configured as a current mirror circuit. 1 A GaAs-based depletion field-effect transistor forms a tail current of the differential amplifier, and the second GaAs-based depletion field-effect transistor forms a constant current equal to the tail current as a current source of the differential amplifier; The second GaAs-based depletion field-effect transistor in the current source has a drain-gate connection and a gate-source connection. 1 And a first fluctuation compensation current source to which the second resistance unit is connected, and a first fluctuation compensation current source to which the gate is connected to each other. Three And a current mirror circuit having a fourth GaAs-based depletion field-effect transistor, wherein the third GaAs-based depletion field-effect transistor is connected to the second GaAs-based depletion field-effect transistor of the first fluctuation compensation current source. A second fluctuation compensation current source connected in parallel and having a third and a fourth resistor connected between a drain and a gate and between a gate and a source of the fourth GaAs depletion field effect transistor, A GaAs-based depletion field effect transistor of the differential amplifier; 1 And the second GaAs-based depletion field-effect transistor and the third GaAs-based depletion field-effect transistor of the second fluctuation compensation current source have substantially the same gate length, respectively, and the second variability compensation current source has the same gate length. 4 of the GaAs-based depletion field-effect transistor of the differential amplifier and the gate length of the GaAs-based depletion field-effect transistor of the differential amplifier. 1 A second GaAs-based depletion field-effect transistor and a gate length of the third GaAs-based depletion field-effect transistor of the second fluctuation-compensating current source, wherein the gate length is larger than the gate length of the third amplifier. Provide a compensation system.
[0017]
By this means,Due to the resistance partSince the GaAs depletion field-effect transistor constituting the current source is set from the linear region to the saturated region, the GaAs depletion field effect transistor is not affected by the fluctuation of the drain-source voltage, and further, the gate-source voltage at which the drain current starts flowing Negative feedback control is applied to the GaAs-based depletion field-effect transistor that constitutes the current source by the resistance unit with respect to the fluctuation of the threshold voltage during manufacturing.soDifferential amplifier can be stabilized.
[0018]
Further, since the variation of the tail current of the differential amplifier is suppressed with respect to the variation of the gate length during manufacturing, the gain and the band of the differential amplifier can be stabilized. As a result, the yield for ultra-high frequency operation and cost reduction are achieved.
[0019]
Further, the gate length of the fourth GaAs-based depletion field-effect transistor of the second fluctuation compensation current source and the GaAs-depletion field-effect transistor of the differential amplifier, 1 And a ratio of the second GaAs-based depletion field-effect transistor to the gate length of the third GaAs-based depletion field-effect transistor of the second fluctuation compensation current source is 10: 1..
[0020]
When the gate length fluctuates when the gate length is long,The gate length of the fourth GaAs-based depletion field-effect transistor of the second fluctuation compensation current source is equal to the gate length of the GaAs-based depletion field-effect transistor of the differential amplifier and the gate length of the fourth GaAs depletion field effect transistor. 1 And the second GaAs-based depletion field-effect transistor is less affected by the gate length of the third GaAs-based depletion field-effect transistor of the second fluctuation-compensating current source, and therefore the fourth GaAs-based depletion field. The drain current of the third GaAs-based depletion field-effect transistor is constant, the drain current of the third GaAs-based depletion field-effect transistor is reduced, and the second GaAs-based depletion field effect is reduced. The number of transistors increases, and the number of first GaAs-based depletion field-effect transistors increases due to the current mirror configuration, and the tail current of the differential amplifier increases. Therefore, it is possible to cancel the decrease in the tail current of the differential amplifier due to the increase in the gate length.
[0021]
Further, the GaAs-based depletion field-effect transistor of the differential amplifier and the first 1 And when the gate length of the second GaAs-based depletion field-effect transistor and the third GaAs-based depletion field-effect transistor of the second fluctuation-compensation current source is 0.5 μm, 4, the gate length of the GaAs depletion field effect transistor is set to 5 μm..
By this means, a gate length of 0.05μm, the GaAs-based depletion field-effect transistor of the differential amplifier and the first 1 And the second GaAs-based depletion field-effect transistor and the third GaAs-based depletion field-effect transistor of the second variation-compensating current source have a variation in the gate length of 10%, whereas the second variation-compensating current The variation in the gate length of the fourth GaAs-based depletion field-effect transistor can be suppressed to 1%, and the drain current is inversely proportional to the gate length. The GaAs-based depletion field-effect transistor is more resistant to variations in gate length.
[0022]
Further, the GaAs-based depletion field-effect transistor and the first, second, third, and fourth GaAs-based depletion field-effect transistors of the differential amplifier are replaced with GaAs-based enhancement field-effect transistors or silicon-based field-effect transistors, respectively. The second and fourth GaAs-based enhancement field-effect transistors or silicon-based field-effect transistors have a first 1 , The resistance value of the third resistance portion is set to 0, and the resistance values of the second and fourth resistance portions between the gate and the source of the second and fourth GaAs-based enhancement field-effect transistors or silicon-based field-effect transistors are reduced. To infinity.
[0023]
By this means, the tail current of the differential amplifier is varied with respect to the variation of the gate length at the time of manufacture for the GaAs-based enhancement field-effect transistor or the silicon-based field-effect transistor. And stabilization of the band.
[0024]
Furthermore, the present inventionA variation compensation method for a differential amplifier using a field-effect transistor, wherein the GaAs-based depletion field-
[0025]
By this means, negative feedback control acts on the GaAs-based depletion field-effect transistor constituting the current source by the resistance section against the manufacturing fluctuation of the threshold voltage of the gate-source voltage at which the drain current starts to flow as in the above invention. As a result, the tail current of the differential amplifier fluctuates with respect to the fluctuation of the gate length during manufacturing, so that the gain and band of the differential amplifier can be stabilized. As a result, the yield for ultra-high frequency operation and cost reduction are achieved.
[0026]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
FIG. 1 is a diagram showing a schematic configuration for explaining a fluctuation compensation system for a differential amplifier according to the present invention. As shown in the figure, a differential amplifier is provided with a
[0027]
The
FIG. 2 is a circuit diagram showing a schematic configuration of the differential amplifier in FIG. The differential amplifier shown in this figure is, for example, a common source type differential amplifier, and a
[0028]
That is, in the
An input is made to the gates of the GaAs depletion field effect transistors JP and JN, and an output is made from the drains of the GaAs depletion field effect transistors JP and JN.
[0029]
Next, the fluctuation compensation
Further, the drain side of the GaAs depletion field effect transistor J1 is connected to the power supply VDD via the resistor R1, and the source side is connected to the power supply VSS.
[0030]
Voltage dividing resistors R2 and R3 are connected to both ends of the GaAs depletion field effect transistor J1, and the gate side of the GaAs depletion field effect transistors J1 and J2 is connected to the connection point of the voltage dividing resistors R2 and R3. They are also directly connected.
The GaAs depletion field effect transistors J1 and J2 are formed with the same gate length.
[0031]
An arbitrary voltage is set on the gate side of the GaAs depletion field effect transistors J1 and J2 by setting the resistances of the resistors R1, R2 and R3 to constants.
As a result, the GaAs-based depletion field effect transistors J1 and J2 are set from their linear region to the saturated region by raising their gate voltages, and are not affected by the fluctuation of the drain-source voltage VDS.
[0032]
Further, negative feedback control by the resistor R2 acts on the GaAs depletion field effect transistor J1.
During the manufacture of the differential amplifier, in the GaAs depletion field effect transistor constituting the differential amplifier, the fluctuation of the threshold value | VT | is mainly caused by the uniform variation in the impurity concentration and the thickness of the channel layer. , The gate length fluctuates, and as shown in FIG. 7, the drain current ID fluctuates.
[0033]
In the absence of the negative feedback control, for example, considering a state where | VT | (VT <0) decreases, the drain current ID of the GaAs-based depletion field-effect transistor J1 decreases, and at the same time, GaAs depletion field effect transistor J2Drain current ID also decreases.
The negative feedback control has an effect of suppressing the fluctuation of the drain current ID as described below.
[0034]
In the fluctuation compensation
[0035]
As described above, the fluctuation compensation
Next, at the time of manufacturing the differential amplifier circuit, in the GaAs depletion field effect transistors JP and JN constituting the
[0036]
FIG. 3 is a diagram showing a modified example of the differential amplifier in FIG. As shown in the figure, as compared with FIG. 2, the fluctuation compensation
The fluctuation compensating
[0037]
Next, the basic concept of forming the fluctuation compensation
The gain of the common source type differential amplifier is as follows. It can be represented by gm · RL.
[0038]
Further, gm can be represented by the following equation (1).
gm = (2K (W / L) ID)1/2 … (1)
W is the gate width,
L is the gate length,
ID is the drain current,
[0039]
K is a constant.
Therefore, gm is (ID / L)1/2Therefore, by using the current source of the drain current ID proportional to the variation of the gate length L, the gain variation of the differential amplifier and the cutoff frequency ft are proportional to gm.From thatBand fluctuation can be suppressed.
[0040]
Based on the above idea, the fluctuation compensation
FIG. 4 is a diagram showing a configuration of the fluctuation compensation
[0041]
The drain side of the GaAs depletion field effect transistor J3 is connected to the drain side of the GaAs depletion field effect transistor J1, and the source side is connected to the power supply VSS.
The drain side of the GaAs depletion field effect transistor J4 is connected to the power supply VDD via the
[0042]
The voltage dividing resistors R5 and R6 are connected to both ends of the GaAs depletion field effect transistor J4. The gates of the GaAs depletion field effect transistors J3 and J4 are connected to the connection point of the voltage dividing resistors R5 and R6. Is also directly connected.
The GaAs depletion field effect transistors J3 and J4 are formed with different gate lengths.
[0043]
The gate length of the GaAs depletion field effect transistor J4 is longer than the gate length of the GaAs depletion field effect transistor J3, for example, about 10 times longer.
That is, since the drain current is inversely proportional to the gate length, the drain current flowing through the GaAs-based depletion field-effect transistor J3 is about 10 times larger than the drain current flowing through the GaAs-based depletion field-effect transistor J4. That is, the mirror ratio is set to about 10.
[0044]
More specifically, when the minimum gate length of each of the GaAs depletion field effect transistors J1, J2, J3, JP, and JN is 0.5 μm, the gate length of the GaAs depletion field effect transistor J4 is 5 μm. I do.
In a process in which the GaAs-based depletion field-effect transistors J1, J2, J3, JP, and JN each have a variation of 0.05 μm (10%) with respect to the 0.5-μm gate length, a GaAs-based depletion field-effect transistor is used. The fluctuation of 0.05 μm with respect to the gate length of 5 μm of the transistor J4 is suppressed to 1%.
[0045]
Since the drain current (ID) is inversely proportional to the gate length, the influence on the drain current of the GaAs-based depletion field-effect transistor J4 due to the gate length variation at the time of manufacturing is such that the GaAs-based depletion field-effect transistors J1 and J2 having a short gate length. It becomes stronger than J3, JP, JN.
In this case, the GaAs-based depletion field effect transistors J3 and J4 follow the threshold voltage (VT) fluctuation of the gate-source voltage because the resistor R5 performs the negative feedback control as described above. The current is constant. That is, the characteristics of the differential amplifier are not affected.
[0046]
Next, as shown in FIG. 4, assuming that drain currents flowing through the GaAs-based depletion field effect transistors J1, J2, J3 and the resistor R1 are I1, I2, I3, and I4, the nature of the current mirror causes
I1 = I2
And
[0047]
I1 = I4-I3
It becomes.
When the gate length is increased when the gate length is changed, the drain current of the GaAs-based depletion field-effect transistor J4, which is not affected by the gate length, does not change. Therefore, the gate voltage of the GaAs-based depletion field-effect transistor J3 is It is constant.
[0048]
The GaAs depletion field effect transistor J3 having a constant gate voltage is affected by the gate length, and the drain current I3 of the GaAs depletion field effect transistor J3 decreases.
At this time, the drain current I1 (= I4-I3) flowing through the GaAs depletion field effect transistor J1 of the fluctuation compensation
[0049]
Thus, the above equation (1The increase in the gate length L can be canceled because the drain current ID of the GaAs-based depletion field-effect transistors JP and JN shown in ()) increases.
That is, it is possible to suppress the gain fluctuation and the band fluctuation with respect to the manufacturing fluctuation of the differential amplifier, the stability of the circuit operation can be established, and it is possible to expect the improvement of the yield and the cost reduction.
[0050]
In the manufacturing variation of the differential amplifier, the variation in the gate length occurs not only in the GaAs-based depletion field-effect transistor but also in the GaAs-based enhancement field-effect transistor and the silicon-based field-effect transistor.
In this case, it is not necessary to consider the threshold voltage (VT) fluctuation of the gate-source voltage unlike the GaAs-based depletion field-effect transistor. Therefore, the circuit can be simplified as described below. is there.
[0051]
FIG. 5 is a modified example of FIG. 4 and shows an example in which a GaAs-based enhancement field-effect transistor and a silicon-based field-effect transistor are used.
As shown in the figure, when a GaAs-based enhancement field-effect transistor and a silicon-based enhancement field-effect transistor J1P, J1N, J11, J12, J13, and J14 are used for the differential amplifier, the comparison with FIG. The function of the negative feedback control is removed by setting the resistance R2 = R5 = 0 and the resistance R3 = R6 of the fluctuation compensation
[0052]
As described above, when the gate length is increased when the gate length is changed, the drain current of the GaAs enhancement field-effect transistor or the silicon-based field effect transistor J4, which is not affected by the gate length, is as described above. The gate voltage of the GaAs-based depletion field-effect transistor J3 is constant.
[0053]
Even in the case of a differential amplifier composed of a GaAs-based enhancement field-effect transistor or a silicon-based field-effect transistor, it is possible to suppress gain fluctuation and band fluctuation with respect to manufacturing fluctuation, and to stabilize circuit operation. Can be established, and it is possible to expect higher yield and lower cost.
[0054]
【The invention's effect】
As described above, according to the present invention, the negative feedback control is performed on the current source of the differential amplifier. 3.) Stabilize the tail current of the differential amplifier against fluctuations.
[0055]
Further, by varying the drain current depending on the variation of the gate length, it is possible to suppress the gain variation and the band variation of the differential amplifier.
Therefore, the stability of the circuit operation with respect to manufacturing fluctuations can be established, and it is possible to expect improvement in yield and cost reduction.
[Brief description of the drawings]
FIG. 1 is a diagram showing a schematic configuration for explaining a fluctuation compensation system for a differential amplifier according to the present invention.
FIG. 2 is a circuit diagram showing a schematic configuration of a differential amplifier in FIG.
FIG. 3 is a diagram illustrating a modified example of the differential amplifier in FIG. 2;
4 is a diagram showing a configuration of a fluctuation compensation
FIG. 5 is a modified example of FIG. 4 and shows an example in which a GaAs-based enhancement field-effect transistor and a silicon-based field-effect transistor are used.
FIG. 6 is a circuit diagram showing a schematic configuration of a differential amplifier which is a premise of the present invention.
FIG. 7 is an N-channel GaAs depletion type electric field.effectFIG. 4 is a diagram illustrating a relationship between a drain current (ID) of a transistor and a gate-source voltage (VGS).
FIG. 8 is another circuit diagram illustrating a schematic configuration example of the differential amplifier in FIG. 6;
Claims (5)
相互にゲート側が接続される第 1 及び第２のＧａＡｓ系デプレッション電界効果トランジスタがカレントミラー回路として構成され、前記第 1 のＧａＡｓ系デプレッション電界効果トランジスタが前記差動増幅器のテール電流を形成し、前記第２のＧａＡｓ系デプレッション電界効果トランジスタが前記テール電流と同一の定電流を前記差動増幅器の電流源として形成し、前記電流源における前記第２のＧａＡｓ系デプレッション電界効果トランジスタのドレイン・ゲート間、ゲート・ソース間に第 1 及び第２の抵抗部がそれぞれ接続される第１の変動補償電流源と、
ゲートが相互に接続される第 3 及び第４のＧａＡｓ系デプレッション電界効果トランジスタを有するカレントミラー回路で構成され、前記第３のＧａＡｓ系デプレッション電界効果トランジスタが前記第１の変動補償電流源の前記第２のＧａＡｓ系デプレッション電界効果トランジスタに並列に接続され、前記第４のＧａＡｓ系デプレッション電界効果トランジスタのドレイン・ゲート間、ゲート・ソース間に第３及び第４の抵抗部がそれぞれ接続される第２の変動補償電流源とを備え、
前記差動増幅器のＧａＡｓ系デプレッション電界効果トランジスタ、前記第１の変動補償電流源の前記第 1 及び第２のＧａＡｓ系デプレッション電界効果トランジスタ、前記第２の変動補償電流源の第３のＧａＡｓ系デプレッション電界効果トランジスタのゲート長がそれぞれ実質的に等しく、前記第２の変動補償電流源の前記第４のＧａＡｓ系デプレッション電界効果トランジスタのゲート長が前記差動増幅器の前記ＧａＡｓ系デプレッション電界効果トランジスタ、前記第１の変動補償電流源の前記第 1 及び第２のＧａＡｓ系デプレッション電界効果トランジスタ、前記第２の変動補償電流源の第３ＧａＡｓ系デプレッション電界効果トランジスタの前記ゲート長よりも大きいことを特徴とする、電界効果トランジスタを用いる差動増幅器の変動補償システム。 In variation compensation system of the differential amplifier using the electric field effect transistor,
First and second GaAs-based depletion field-effect transistors whose gate sides are connected to each other are configured as a current mirror circuit, and the first GaAs-based depletion field-effect transistor forms a tail current of the differential amplifier; A second GaAs-based depletion field-effect transistor forms a constant current equal to the tail current as a current source of the differential amplifier, and a drain-gate of the second GaAs-based depletion field-effect transistor in the current source; A first fluctuation compensation current source in which first and second resistance units are respectively connected between the gate and the source ;
A current mirror circuit having third and fourth GaAs-based depletion field-effect transistors whose gates are connected to each other , wherein the third GaAs-based depletion field-effect transistor is connected to the first of the first fluctuation compensation current source; A second GaAs-based depletion field-effect transistor is connected in parallel to the second GaAs-based depletion field-effect transistor. And a fluctuation compensation current source,
A GaAs-based depletion field-effect transistor of the differential amplifier, the first and second GaAs-based depletion field-effect transistors of the first fluctuation compensation current source, and a third GaAs-depletion of the second fluctuation compensation current source The gate lengths of the field-effect transistors are substantially equal to each other, and the gate length of the fourth GaAs-based depletion field-effect transistor of the second fluctuation compensation current source is the GaAs-based depletion field-effect transistor of the differential amplifier. said first and second GaAs-based depletion field effect transistor of the first variation compensation current source, and greater than the gate length of the 3GaAs system depletion field effect transistor of the second variation compensation current source , Differential amplifier using field effect transistors Variation compensation system.
前記差動増幅器のＧａＡｓ系デプレッション電界効果トランジスタ、第A GaAs depletion field effect transistor of the differential amplifier, 1One 、第２、第３のＧａＡｓ系デプレッション電界効果トランジスタのゲート長をそれぞれ実質的に等しく, The second and the third GaAs-based depletion field effect transistors have substantially equal gate lengths. 形成する工程と、Forming,
第４のＧａＡｓ系デプレッション電界効果トランジスタのゲート長を前記差動増幅器のＧａＡｓ系デプレッション電界効果トランジスタ、前記第The gate length of the fourth GaAs-based depletion field-effect transistor is changed to the GaAs-based depletion field-effect transistor of the differential amplifier. 1One 、第２、第３のＧａＡｓ系デプレッション電界効果トランジスタの前記ゲート長よりも大きく形成する工程と、Forming the second and third GaAs-based depletion field-effect transistors larger than the gate length;
前記第The said 1One 及び第２のＧａＡｓ系デプレッション電界効果トランジスタのゲート側を相互に接続しカレントミラー回路として前記第And a gate side of a second GaAs-based depletion field-effect transistor connected to each other to form a current mirror circuit. 1One のＧａＡｓ系デプレッション電界効果トランジスタに前記差動増幅器のテール電流を形成させる工程と、Causing a GaAs-based depletion field-effect transistor to form a tail current of the differential amplifier;
前記第２のＧａＡｓ系デプレッション電界効果トランジスタを前記テール電流と同一の定電流を前記差動増幅器の電流源として形成する工程と、Forming the second GaAs-based depletion field-effect transistor as a constant current equal to the tail current as a current source of the differential amplifier;
前記第２のＧａＡｓ系デプレッション電界効果トランジスタのドレイン・ゲート間、ゲート・ソース間に第The second GaAs-based depletion field-effect transistor has a drain-gate and a gate-source between the drain and the gate. 1One 及び第２の抵抗部をそれぞれ接続する工程と、Connecting the first and second resistance units,
前記第３及び第４のＧａＡｓ系デプレッション電界効果トランジスタのゲート側を相互に接続しカレントミラー回路として形成する工程と、 Forming a current mirror circuit by connecting the gate sides of the third and fourth GaAs-based depletion field-effect transistors to each other;
前記第２のＧａＡｓ系デプレッション電界効果トランジスタと前記第３のＧａＡｓ系デプレッション電界効果トランジスタを並列に接続する工程と、Connecting the second GaAs-based depletion field-effect transistor and the third GaAs-based depletion field-effect transistor in parallel;
前記第４のＧａＡｓ系デプレッション電界効果トランジスタのドレイン・ゲート間、ゲート・ソース間に第３及び第４の抵抗部をそれぞれ接続する工程とを備えることを特徴とする、電界効果トランジスタを用いる差動増幅器の変動補償方法。Connecting the third and fourth resistance sections between the drain and the gate and between the gate and the source of the fourth GaAs-based depletion field-effect transistor, respectively. Amplifier variation compensation method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000050471A JP3543719B2 (en) | 2000-02-22 | 2000-02-22 | Variation compensation system and method for differential amplifier using field effect transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000050471A JP3543719B2 (en) | 2000-02-22 | 2000-02-22 | Variation compensation system and method for differential amplifier using field effect transistor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001237656A JP2001237656A (en) | 2001-08-31 |
| JP3543719B2 true JP3543719B2 (en) | 2004-07-21 |
Family
ID=18572252
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000050471A Expired - Fee Related JP3543719B2 (en) | 2000-02-22 | 2000-02-22 | Variation compensation system and method for differential amplifier using field effect transistor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3543719B2 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5429296B2 (en) * | 2009-09-30 | 2014-02-26 | 株式会社村田製作所 | Bias generation circuit, power amplifier module, and semiconductor device |
| JP5404473B2 (en) * | 2010-02-26 | 2014-01-29 | ルネサスエレクトロニクス株式会社 | High frequency power amplifier and operation method thereof |
| JP6502623B2 (en) * | 2014-06-10 | 2019-04-17 | 新日本無線株式会社 | High frequency amplifier |
-
2000
- 2000-02-22 JP JP2000050471A patent/JP3543719B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001237656A (en) | 2001-08-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3947778A (en) | Differential amplifier | |
| US4554515A (en) | CMOS Operational amplifier | |
| US6211659B1 (en) | Cascode circuits in dual-Vt, BICMOS and DTMOS technologies | |
| TWI460858B (en) | Apparatus and method for exploiting reverse short channel effects in transistor devices | |
| US8149055B2 (en) | Semiconductor integrated circuit device | |
| JP5798635B2 (en) | Current mirror and high compliance single stage amplifier | |
| US4213098A (en) | Semiconductor differential amplifier having feedback bias control for stabilization | |
| JPH0831752B2 (en) | Differential operational amplifier device | |
| US20070096820A1 (en) | Differential amplifier and active load for the same | |
| US5387880A (en) | Compact monolithic wide band HEMT low noise amplifiers with regulated self-bias | |
| JP2018523420A (en) | Multistage amplifier having a cascode stage and a DC bias regulator | |
| US3956708A (en) | MOSFET comparator | |
| JP3410704B2 (en) | High speed current mirror circuit and method | |
| US6556073B2 (en) | Transconductor and filter circuit | |
| US4538114A (en) | Differential amplifier | |
| US20180062581A1 (en) | High frequency semiconductor amplifier circuit | |
| JPH10209781A (en) | Electronic circuit including differential circuit | |
| US7068090B2 (en) | Amplifier circuit | |
| JP3543719B2 (en) | Variation compensation system and method for differential amplifier using field effect transistor | |
| US20210286394A1 (en) | Current reference circuit with current mirror devices having dynamic body biasing | |
| JPS631766B2 (en) | ||
| US6664853B1 (en) | Wide-bandwidth differential signal amplifier | |
| JPH0851318A (en) | Variable gain circuit and integrated circuit therefor | |
| JP2005142633A (en) | Differential amplifier circuit and multi-stage amplifier circuit | |
| US6566959B2 (en) | Amplifier circuit having a particular biasing arrangement |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040316 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040329 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |