JP2001237487A

JP2001237487A - 半導体レーザおよびその製造方法

Info

Publication number: JP2001237487A
Application number: JP2000049133A
Authority: JP
Inventors: Yuichiro Okunuki; 雄一郎奥貫
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 2000-02-25
Filing date: 2000-02-25
Publication date: 2001-08-31

Abstract

(57)【要約】【課題】スポットサイズ変換器を集積・一体化した半導
体レーザにおいて、レーザ部のリーク電流を抑制し、ス
ポットサイズ変換部の吸収損失を抑制して、スロープ効
率の向上、動作電流および閾値電流の低減を図る。【解決手段】スポットサイズ変換部を集積化した半導体
レーザにおけるスポットサイズ変換部のｐ型電流ブロッ
ク層のキャリア濃度を、レーザ部のｐ型電流ブロック層
のキャリア濃度よりも低くする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はスポットサイズ変換
器を集積・一体化した半導体レーザ及びその製造方法に
関する。

【０００２】

【従来の技術】光通信に用いられる光素子モジュール
は、半導体レーザ、半導体レーザからの光を光ファイバ
に集光する球レンズ、信号光を伝搬する光ファイバ等の
光学部品、各種光学部品を搭載・固定するＳｉ基板、各
種光学部品を収納するケース等、多くの部品を必要と
し、組立工数も多く、高価になる。このため、光通信の
アクセス系への普及に伴い光素子モジュールの低コスト
化が必要になっている。光素子モジュールの低コスト化
に有効な方法として、Ｓｉ基板上に搭載する半導体レー
ザ、発光ダイオード、光増幅器等の半導体光素子にスポ
ットサイズ変換器を集積化し、出射光のスポットサイズ
を大きくすることにより、レンズなしで光ファイバへの
結合効率を確保するという方法がある。この方法によれ
ば光素子モジュールにレンズが不要であるため、レンズ
の部品コストおよび組立コストが削減でき、光素子モジ
ュールの低コスト化が可能になる。

【０００３】このような光素子モジュールの低コスト化
を実現できる半導体光素子の例として、例えば、「全選
択ＭＯＶＰＥ成長型１．３μｍスポットサイズ変換器集
積ＬＤ」と題して、１９９７年電子情報通信学会エレク
トロニクスソサイエティ大会（講演番号、Ｃ−４−２
６）において示された、受動導波路から成るスポットサ
イズ変換部（ＳＳＣ部）と利得領域であるレーザ部（Ｌ
Ｄ部）とを１つの半導体基板に集積・一体化した半導体
レーザがある（図１２）。このような、ＳＳＣ部を備え
た半導体レーザにおいては、図１２（ｂ）に示すよう
に、ＬＤ部３０において発生したレーザ光３２のスポッ
トサイズは小さいが、テーパ状に導波路厚の変化するＳ
ＳＣ部３１においてスポットサイズは拡大され、レンズ
なしで光ファイバに直接結合しても十分な結合効率が得
られる構造となっている。ＳＳＣ部３１においては、Ｌ
Ｄ部３０との境界近傍を除き電流は注入されない構造と
なっているが、ＬＤ部３０よりも活性層の組成が短波長
組成となっているため光の吸収は抑制される。

【０００４】この従来構造の半導体レーザの作製方法を
図１１を用いて説明する。

【０００５】ｎ型ＩｎＰ基板１上に、選択成長用の成長
阻止マスクとして、図１１（ａ）に示すような一対のＳ
ｉＯ₂膜２を形成する。図に示すように、ＳｉＯ₂膜２の
幅はＬＤ部では一定、ＳＳＣ部では徐々に狭くなる構造
となっており、ＳｉＯ₂膜２の寸法は、ＬＤ部３０の幅
が５０μｍ、ＬＤ部３０の長さは３００μｍ、ＳＳＣ部
３１の長さは２００μｍで、この、ＳＳＣ部におけるＬ
Ｄ部接続部から端面までの２００μｍの間に幅が５０μ
ｍから５μｍへと狭くなっている。また、一対のＳｉＯ
₂膜間の間隔、則ち、ストライプ状の開口部幅は全領域
で一定で、１．５μｍとなっている。

【０００６】このＳｉＯ₂膜２を選択成長マスクとして
ｎ型ＩｎＰ基板上にＭＯＶＰＥ選択成長により、ｎ型Ｉ
ｎＰクラッド層３（層厚１００ｎｍ、キャリア濃度１×
１０ ¹⁸ｃｍ^-3）、導波路層４、およびｐ型ＩｎＰ第１ク
ラッド層５（層厚２００ｎｍ、キャリア濃度７×１０¹⁷
ｃｍ^-3）を順次成長・積層し、一対のＳｉＯ₂膜間のス
トライプ状開口部に活性領域となるストライプ状のメサ
（メサストライプ）を形成する（図１１（ｂ））。導波
路層４は、ＩｎＧａＡｓＰガイド層（層厚６０ｎｍ、波
長組成１１３０ｎｍ）、ＩｎＧａＡｓＰ井戸層（層厚６
ｎｍ、波長組成１２７０ｎｍ、歪量０．７％）とＩｎＧ
ａＡｓＰ障壁層（層厚１０ｎｍ、波長組成１１３０ｎ
ｍ）からなる多重量子井戸活性層（量子井戸層数６
層）、ＩｎＧａＡｓＰガイド層（層厚６０ｎｍ、波長組
成１１３０ｎｍ）を順次成長・積層した構造である。な
お、層厚、波長組成、歪量はいずれもＬＤ部における値
であり、ＳＳＣ部ではＳｉＯ₂膜２の幅の減少に伴い、
導波路層４の層厚は徐々に薄くなり、端面ではＬＤ部の
約１／３の厚さになっている。

【０００７】次に、ＳｉＯ₂膜２を除去し、ｐ型ＩｎＰ
第１クラッド層５の上部にＳｉＯ₂膜１２を形成し、メ
サストライプの両脇にｐ型ＩｎＰ電流ブロック層６（層
厚６００ｎｍ、キャリア濃度６×１０¹⁷ｃｍ^-3）、ｎ型
ＩｎＰ電流ブロック層７（層厚６００ｎｍ、キャリア濃
度３×１０¹⁸ｃｍ^-3）をＭＯＶＰＥにより順次成長・形
成する（図１１（ｃ））。次に、ＳｉＯ₂膜１２を除去
した後、全面にｐ型ＩｎＰ第２クラッド層９（層厚３５
００ｎｍ、キャリア濃度１×１０¹⁸ｃｍ^-3）、ｐ型Ｉｎ
ＧａＡｓコンタクト層１０（層厚３００ｎｍ、キャリア
濃度１×１０¹⁹ｃｍ^-3）をＭＯＶＰＥにより形成する
（図１１（ｄ））。

【０００８】次に、ｐ型ＩｎＧａＡｓコンタクト層１０
の全面にＳｉＯ₂膜１１を形成した後、ＬＤ部の直上の
みＳｉＯ₂膜１１を除去し（図１１（ｅ））、表面全面
およびｎ型ＩｎＰ基板裏面に金属電極２５を形成後、劈
開により個々のチップに分離して図１２（ａ）、（ｂ）
に示す半導体レーザが完成する。なお、図１２（ａ）
は、ＳＳＣ部を切り欠いた斜視図である（切断面のハッ
チングは省略）。

【０００９】

【発明が解決しようとする課題】このような従来構造の
半導体レーザにおいては、電流注入を行い発光を生じさ
せる能動領域と電流注入を行わない受動領域のいずれに
おいても、導波路脇にはｐ型ＩｎＰ電流ブロック層６が
存在するが、これらのｐ型電流ブロック層６のキャリア
濃度はＬＤ部におけるリーク電流の抑制による発振特性
の向上のため、ある程度高くせざるを得ない。しかし、
ｐ型ＩｎＰにおいては価電子帯間吸収による光の損失が
生じ、価電子帯間吸収はキャリア濃度が高いほど顕著で
あることから、この吸収による光損失が半導体レーザの
スロープ効率の低下や動作電流および閾値電流の増加の
原因となっている。特に、スポットサイズ変換器を集積
・一体化した半導体レーザの場合、ＳＳＣ部においては
光のスポットサイズが拡大し、光のフィールドはｐ型電
流ブロック層まで大きく広がっているため、ｐ型ＩｎＰ
電流ブロック層６における価電子帯間吸収による光の損
失が大きい。そのため、スポットサイズ変換器を集積・
一体化した従来構造の半導体レーザにおいては、ＬＤ部
のリーク電流の抑制による特性向上とＳＳＣ部における
吸収損失の抑制とがトレードオフになっており、半導体
レーザのスロープ効率の向上や動作電流および閾値電流
の低減を図ることは難しい。

【００１０】

【課題を解決するための手段】本発明の半導体レーザ
は、活性層を含む導波路層および前記活性層よりもバン
ドギャップが大きいクラッド層を有するストライプ状の
メサと、前記メサの両側に形成したｐ型およびｎ型電流
ブロック層とを有し、前記メサが、電流注入によりレー
ザ発振するレーザ部と、前記レーザ部で発光した光のス
ポットサイズを変換する、電流が注入されないスポット
サイズ変換部とを有する半導体レーザであって、前記ス
ポットサイズ変換部の前記ｐ型電流ブロック層のキャリ
ア濃度が前記レーザ部の前記ｐ型電流ブロック層のキャ
リア濃度よりも低いことを特徴としている。

【００１１】本発明の第２の半導体レーザは、上記構成
に加えて、メサの上または下に設けたｐ型半導体層（通
常、クラッド層と呼ばれる）のスポットサイズ変換部に
おけるキャリア濃度が、レーザ部における前記ｐ型半導
体層のキャリア濃度よりも低いことを特徴としている。

【００１２】本発明の第３の半導体レーザは、上記第
１、第２の半導体レーザの構成に加えて、更に、レーザ
部に回折格子を有することを特徴としている。この時、
回折格子はメサの下部、或いは、メサ上部のどちらに設
けてもよい。

【００１３】本発明の第４の半導体レーザは、上記第１
〜第３の半導体レーザの構成において、導波路層を、２
つのガイド層で活性層を挾んだ積層構造とした構成であ
る。

【００１４】本発明の第５の半導体レーザは、上記第１
〜第４の半導体レーザの構成において、クラッド層をＩ
ｎＰ、活性層をＩｎＧａＡｓＰ障壁層と障壁層よりもバ
ンドギャップが小さいＩｎＧａＡｓＰ量子井戸層とから
成る多重量子井戸層、ガイド層を前記ＩｎＧａＡｓＰ量
子井戸層よりもバンドギャップが大きいＩｎＧａＡｓＰ
で構成した半導体レーザである。

【００１５】本発明の半導体レーザの製造方法は、互い
に鏡像関係にあり、且つ、スポットサイズ変換部となる
部分とレーザ部となる部分との幅が相違する２本の誘電
体薄膜を特定の距離隔てて互いに接近させて半導体基板
表面に形成する工程と、前記誘電体薄膜を選択成長マス
クとして、活性層を含む導波路層を前記活性層よりもバ
ンドギャップの大きいｎ型クラッド層とｐ型クラッド層
とで挾んだストライプ状の多層構造で成るメサを２本の
前記誘電体薄膜に挾まれた領域に形成する選択成長工程
と、前記メサの両脇にｐ型電流ブロックとｎ型電流ブロ
ック層を選択成長する工程と、前記ｐ型電流ブロック層
のレーザ部に該当する領域に不純物をドープし、レーザ
部における前記ｐ型電流ブロック層のキャリア濃度をス
ポットサイズ変換部における前記ｐ型電流ブロック層の
キャリア濃度よりも高濃度にする不純物ドープ工程とを
少なくとも含むことを特徴としている。

【００１６】本発明の第２の製造方法は、互いに鏡像関
係にあり、且つ、スポットサイズ変換部となる部分とレ
ーザ部となる部分との幅が相違する２本の誘電体薄膜を
特定の距離隔てて互いに接近させて半導体基板表面に形
成する工程と、前記誘電体薄膜を選択成長マスクとし
て、活性層を含む導波路層を前記活性層よりもバンドギ
ャップの大きいｎ型クラッド層とｐ型クラッド層とで挾
んだストライプ状の多層構造で成るメサを前記２本の誘
電体薄膜に挾まれた領域に形成する選択成長工程と、前
記メサの両脇にｐ型電流ブロックとｎ型電流ブロック層
を含む半導体層を選択成長する工程と、前記ｐ型電流ブ
ロック層のレーザ部に該当する領域に不純物をドープ
し、レーザ部における前記ｐ型電流ブロック層のキャリ
ア濃度をスポットサイズ変換部における前記ｐ型電流ブ
ロック層のキャリア濃度よりも高濃度にする不純物ドー
プ工程と、前記電流ブロック層及びメサ上にｐ型の第２
クラッド層を含む半導体層を成長する工程と、前記ｐ型
第２クラッド層のレーザ部に該当する領域に不純物をド
ープしてキャリア濃度の高い領域を形成する不純物ドー
プ工程と、前記レーザ部に該当するメサ部分に電流を注
入する手段を形成する工程とを含むことを特徴としてい
る。

【００１７】本発明の第３の製造方法は、互いに鏡像関
係にあり、且つ、スポットサイズ変換部となる部分とレ
ーザ部となる部分との幅が相違する２本の誘電体薄膜を
特定の距離隔てて互いに接近させて半導体基板表面に形
成する工程と、前記誘電体薄膜を選択成長マスクとし
て、活性層を含む導波路層を前記活性層よりもバンドギ
ャップの大きいｎ型クラッド層とｐ型クラッド層とで挾
んだストライプ状の多層構造で成るメサを前記２本の誘
電体薄膜に挾まれた領域に形成する選択成長工程と、前
記メサの両脇にｐ型電流ブロックとｎ型電流ブロック層
を含む半導体層を選択成長する工程と、前記ｐ型電流ブ
ロック層のレーザ部に該当する領域に不純物をドープ
し、レーザ部における前記ｐ型電流ブロック層のキャリ
ア濃度をスポットサイズ変換部における前記ｐ型電流ブ
ロック層のキャリア濃度よりも高濃度にする不純物ドー
プ工程と、前記電流ブロック層及びメサ上にエッチング
ストッパー層を成長し、さらに、その上にｐ型の第２ク
ラッド層を含む第１半導体層を成長する工程と、前記第
１半導体層のスポットサイズ変換部に該当する領域をエ
ッチングストッパー層に達する深さまでエッチング除去
するエッチング工程と、前記第１半導体層を除去して露
出したエッチングストッパー層上に、前記第２クラッド
層よりもキャリア濃度の低いｐ型の第３クラッド層を含
む第２半導体層を選択成長する工程と、前記レーザ部に
該当するメサ部分に電流を注入する手段を形成する工程
とを含むことを特徴としている。

【００１８】本発明の第４の製造方法は、互いに鏡像関
係にあり、且つ、スポットサイズ変換部となる部分とレ
ーザ部となる部分との幅が相違する２本の誘電体薄膜を
特定の距離隔てて互いに接近させて半導体基板表面に形
成する工程と、前記誘電体薄膜を選択成長マスクとし
て、活性層を含む導波路層を前記活性層よりもバンドギ
ャップの大きいｎ型クラッド層とｐ型クラッド層とで挾
んだストライプ状の多層構造で成るメサを前記２本の誘
電体薄膜に挾まれた領域に形成する選択成長工程と、前
記メサの両脇にｐ型電流ブロックとｎ型電流ブロック層
を含む半導体層を選択成長する工程と、前記ｐ型電流ブ
ロック層のレーザ部に該当する領域に不純物をドープ
し、レーザ部における前記ｐ型電流ブロック層のキャリ
ア濃度をスポットサイズ変換部における前記ｐ型電流ブ
ロック層のキャリア濃度よりも高濃度にする不純物ドー
プ工程と、前記電流ブロック層及びメサ上にエッチング
ストッパー層を成長し、さらに、その上にｐ型の第２ク
ラッド層を含む第１半導体層を成長する工程と、前記第
１半導体層のレーザ部に該当する領域をエッチングスト
ッパー層に達する深さまでエッチング除去するエッチン
グ工程と、前記第１半導体層の除去により露出したエッ
チングストッパー層上に、前記第２クラッド層よりもキ
ャリア濃度の高いｐ型の第３クラッド層を含む第２半導
体層を選択成長する工程と、前記レーザ部に該当するメ
サ部分に電流を注入する手段を形成する工程とを含むこ
とを特徴としている。

【００１９】本発明の第５の製造方法は、ｐ型半導体基
板表面にｐ型半導体層を成長する工程と、レーザ部とな
る部分の前記半導体層の部分に不純物をドープしてキャ
リア濃度の高い領域を形成する不純物ドープ工程と、互
いに鏡像関係にあり、且つ、スポットサイズ変換部とな
る部分とレーザ部となる部分の幅が相違する２本の誘電
体薄膜を特定の距離隔てて互いに接近させてｐ型半導体
層表面に形成する工程と、前記誘電体薄膜を選択成長マ
スクとして、前記２本の誘電体薄膜に挾まれた領域に活
性層を含む導波路層と、前記活性層よりもバンドギャッ
プが大きいｎ型の第１クラッド層とを有するストライプ
状の多層構造で成るメサを形成する選択成長工程と、前
記メサの両脇にｎ型電流ブロック層とｐ型電流ブロック
層を含む半導体層を選択成長する工程と、前記ｐ型電流
ブロック層のレーザ部に該当する領域に不純物をドープ
し、レーザ部における前記ｐ型電流ブロック層のキャリ
ア濃度をスポットサイズ変換部における前記ｐ型電流ブ
ロック層のキャリア濃度よりも高濃度にする不純物ドー
プ工程と、前記メサ上部にｎ型の第２クラッド層を含む
半導体層を成長する工程と、前記レーザ部に該当するメ
サ部分に電流を注入する手段を形成する工程とを含むこ
とを特徴としている。

【００２０】本発明の第６の製造方法は、上記第１〜第
５の製造方法の何れかの構成に加えて、レーザ部に相当
する半導体基板一部領域主面に回折格子を形成する工程
を含む製造方法である。

【００２１】本発明の第７の製造方法は、上記第１〜第
５の製造方法の何れかの構成に加えて、レーザ部におけ
るメサ上面に回折格子を形成する工程を含む製造方法で
ある。

【００２２】本発明の第８の製造方法は、上記第１〜第
６の製造方法の何れかの構成において、導波路層を、ガ
イド層、活性層、ガイド層から成る積層構造を形成する
工程を有する製造方法である。

【００２３】本発明の第９の製造方法は、上記第１〜第
７の製造方法の何れかの構成において、クラッド層をＩ
ｎＰ、活性層をＩｎＧａＡｓＰ障壁層と前記障壁層より
もバンドギャップが小さいＩｎＧａＡｓＰ量子井戸層と
から成る多重量子井戸層、ガイド層を前記ＩｎＧａＡｓ
Ｐ量子井戸層よりもバンドギャップが大きいＩｎＧａＡ
ｓＰで構成した半導体レーザの製造方法である。

【００２４】

【発明の実施の形態】（第１の実施の形態）ｎ型ＩｎＰ
基板１上に、選択成長用の成長阻止マスクとして、図１
（ａ）に示すような一対の誘電体膜、例えばＳｉＯ₂膜
２をＣＶＤ及びフォトリソグラフィにより形成する。図
に示すように、ＳｉＯ₂膜２の幅はレーザ部（以下ＬＤ
部）では一定、スポットサイズ変換部（以下ＳＳＣ部）
では徐々に細くなる構造となっており、ＳｉＯ₂膜２の
寸法は、ＬＤ部での幅が５０μｍ、ＬＤ部の長さが３０
０μｍ、ＳＳＣ部の長さは２００μｍで、このＳＳＣ部
におけるＬＤ部接続部から端面までの２００μｍの間に
ＳｉＯ₂膜２の幅が５０μｍから５μｍへと狭くなって
いる。また、一対のＳｉＯ₂膜間の間隔、則ち、ストラ
イプ状の開口部幅ＷはＬＤ部、ＳＳＣ部の両領域で一定
で、１．５μｍとなっている。

【００２５】この、ＳｉＯ₂膜２を形成したｎ型ＩｎＰ
基板上に、ＭＯＶＰＥ選択成長によりｎ型ＩｎＰクラッ
ド層３（層厚１００ｎｍ、キャリア濃度１×１０¹⁸ｃｍ
^-3）、導波路層４、およびｐ型ＩｎＰ第１クラッド層５
（層厚２００ｎｍ、キャリア濃度７×１０¹⁷ｃｍ^-3）を
順次成長・積層し、一対のＳｉＯ₂膜間のストライプ状
開口部に活性領域となるストライプ状のメサ（メサスト
ライプ）１５を形成する（図１（ｂ））。導波路層４
は、ＩｎＧａＡｓＰガイド層（層厚６０ｎｍ、波長組成
１１３０ｎｍ）、ＩｎＧａＡｓＰ井戸層（層厚６ｎｍ、
波長組成１２７０ｎｍ、歪量０．７％）とＩｎＧａＡｓ
Ｐ障壁層（層厚１０ｎｍ、波長組成１１３０ｎｍ）から
なる多重量子井戸（ＭＱＷ）活性層（量子井戸層数６
層）、ＩｎＧａＡｓＰガイド層（層厚６０ｎｍ、波長組
成１１３０ｎｍ）を順次成長して成る、ガイド層／ＭＱ
Ｗ活性層／ガイド層の積層構造になっている。なお、層
厚、波長組成、歪量はいずれもＬＤ部における値であ
り、ＳＳＣ部ではＳｉＯ₂膜２の幅の減少に伴い、導波
路層４の層厚は徐々に薄くなり、端面ではＬＤ部の約１
／３の厚さになっている。

【００２６】ＭＯＶＰＥでは、一対のＳｉＯ₂膜に挾ま
れた領域は、ＳｉＯ₂膜の幅により成長速度が異なり、
ＳｉＯ₂膜に挾まれたストライプ領域に成長した半導体
層は、ＳｉＯ₂膜の幅が狭いと層厚は薄く、四元半導体
層の組成は短波長化し、ＳｉＯ₂膜の幅が広いと層厚は
厚く、四元半導体層の組成は長波長化し、ＳｉＯ₂膜幅
に応じた成長層厚、組成となる。このため、ＳｉＯ₂膜
幅が徐々に細くなっているＳＳＣ部のＩｎＰクラッド層
３、５と導波路層４は、ＬＤ部とＳＳＣ部との接続部か
らＳＳＣ部端面に向けて徐々に薄くなるテーパー状にな
り、四元半導体層で成る導波路層４はＬＤ部の導波路層
４よりも短波長の組成になっている。これは、以下の実
施の形態においても同様である。

【００２７】次に、ＳｉＯ₂膜２を除去し、メサ部のｐ
型ＩｎＰ第１クラッド層５上部にＳｉＯ₂膜１２を形成
し、このＳｉＯ₂膜１２を選択成長マスクとしてメサ１
５の両脇にｐ型ＩｎＰ電流ブロック層６（層厚６００ｎ
ｍ、キャリア濃度５×１０¹⁶ｃｍ^-3）、ｎ型ＩｎＰ電流
ブロック層７（層厚６００ｎｍ、キャリア濃度３×１０
¹⁸ｃｍ^-3）をＭＯＶＰＥにより順次形成する（図１
（ｃ））。

【００２８】次に、ＬＤ部の電流ブロック層の直上部を
除く部分にＳｉＯ₂膜８（膜厚１μｍ）を形成した後
（図１（ｄ））、ＳｉＯ₂膜８をマスクにしてイオン注
入法によりＺｎイオンをＬＤ部のｐ型ＩｎＰ電流ブロッ
ク層６に注入し、ＬＤ部のｐ型ＩｎＰ電流ブロック層６
のキャリア濃度をＳＳＣ部のｐ型ＩｎＰ電流ブロック層
６のキャリア濃度よりも高くする。この時、Ｚｎ濃度が
図２のようなプロファイルとなるように、則ち、Ｚｎが
ｎ型ＩｎＰ電流ブロック層７を通り抜けてｐ型ＩｎＰ電
流ブロック層６に注入されるように、イオン注入時の加
速電圧やドーズ量を調整する。

【００２９】続いてＳｉＯ₂膜８を除去した後、全面に
ｐ型ＩｎＰ第２クラッド層９（層厚３５００ｎｍ、キャ
リア濃度１×１０¹⁸ｃｍ^-3）、ｐ型ＩｎＧａＡｓコンタ
クト層１０（層厚３００ｎｍ、キャリア濃度１×１０¹⁹
ｃｍ^-3）をＭＯＶＰＥにより形成する（図１（ｅ））。
その後、ＬＤ部のメサストライプ直上部を除く全面にＳ
ｉＯ₂膜１１を形成し（図１（ｆ））、表面全面及び基
板裏面に金属電極（図示省略）を形成し、ＬＤ部側の端
面に反射率９５％の反射膜（図示省略）を形成して半導
体レーザが完成する。このようにして作製された半導体
レーザのＬＤ部の断面（図１（ｆ）におけるＡ−Ａ’断
面）を図３（ａ）に、ＳＳＣ部の断面（図１（ｆ）にお
けるＢ−Ｂ’断面）を図３（ｂ）に示す。

【００３０】本実施の形態では、図３（ａ）に示すよう
に、ＬＤ部におけるｐ型電流ブロック層のメサ１５に隣
接した領域のみ高濃度（キャリア濃度１×１０¹⁸ｃ
ｍ^-3）としたが、メサから離れている領域（図３（ａ）
において「ｐ^-」を記入した領域）まで高濃度としても
よい。則ち、ＬＤ部におけるｐ型電流ブロック層全領域
を高濃度としてもよい。このことは、以下の実施の形態
においても同様である。

【００３１】本実施の形態により作製された半導体レー
ザのＳＳＣ部では、前述したように、活性層の層厚がＬ
Ｄ部とは大きく異なり、波長組成はＬＤ部よりも大幅に
短波長組成となる。したがって、ＳＳＣ部に電流を流し
ても利得が得られないので、ＳＳＣ部には電流注入せ
ず、ＬＤ部にのみ電流注入を行う構造となっている。一
対のＳｉＯ₂膜に挾まれた領域への選択ＭＯＶＰＥ成長
においては、ＳｉＯ₂膜２の幅の減少とともに層厚が薄
く組成は短波長組成となるから、ＬＤ部からの発光はＳ
ＳＣ部の導波路における吸収波長と比較して長波長とな
り、ＳＳＣ部の導波路において光損失はほとんど生じな
い。また、ＬＤ部からの光のスポットサイズは小さい
が、ＳＳＣ部においては導波路層厚が薄くなり光閉じ込
めが弱くなるためにスポットサイズは拡大され、レンズ
なしで直接光ファイバに結合しても十分高い結合効率が
得られる。

【００３２】ＳＳＣ部においては、上記の通りＳＳＣ部
において光のスポットサイズが拡大するため、光のフィ
ールドが電流ブロック層まで大きく広がっている。その
ため、導波路層４の脇がキャリア濃度の高いｐ型ＩｎＰ
電流ブロック層６であった場合には、価電子帯間吸収の
影響がＬＤ部よりも大きくなる。しかし、本実施の形態
においてはＳＳＣ部の導波路層４の脇はキャリア濃度の
低いｐ型ＩｎＰ電流ブロック層であり、ＳＳＣ部のｐ型
ＩｎＰ電流ブロック層での光吸収による光損失は小さ
い。一方、ＬＤ部におけるｐ型ＩｎＰ電流ブロック層の
キャリア濃度は十分高いため（本実施の形態では１×１
０¹⁸ｃｍ^-3）、リーク電流が抑制され、高効率のレーザ
発振特性が実現できる。

【００３３】（第２の実施の形態）第１の実施の形態に
おいては、ＳＳＣ部とＬＤ部においてｐ型ＩｎＰ電流ブ
ロック層６のみについてキャリア濃度差を付け、ＳＳＣ
部におけるｐ型ＩｎＰ電流ブロック層６での価電子帯間
吸収を低減したが、第１の実施の形態の構成に加え、メ
サの上部並びにｎ型ＩｎＰ電流ブロック層７上に存在す
るｐ型ＩｎＰ第２クラッド層９についても同様に濃度差
を付ければ、ＳＳＣ部における価電子帯間吸収はさらに
低減できる。本実施の形態は、ｐ型ＩｎＰ第２クラッド
層９及びｐ型ＩｎＰ電流ブロック層６のＳＳＣ部とＬＤ
部のキャリア濃度に差を付け、ＳＳＣ部におけるｐ型Ｉ
ｎＰ電流ブロック層６での価電子帯間吸収とｐ型ＩｎＰ
第２クラッド層９での価電子帯間吸収を低減した例であ
る。

【００３４】本実施の形態の半導体レーザは、電流ブロ
ック層６、７を形成し、ＬＤ部のｐ型ＩｎＰ電流ブロッ
ク層６にＺｎをイオン注入する工程（図１（ｄ））まで
は第１の実施の形態と同様の製造工程で作製する。Ｚｎ
のイオン注入工程に続いて、ＳｉＯ₂膜８を除去した
後、全面にｐ型ＩｎＰ第２クラッド層９（層厚３５００
ｎｍ、キャリア濃度５×１０¹⁶ｃｍ^-3）、ｐ型ＩｎＧａ
Ａｓコンタクト層１０（層厚３００ｎｍ、キャリア濃度
１×１０¹⁹ｃｍ^-3）をＭＯＶＰＥにより順次形成する
（図１（ｅ））。その後、ＬＤ部のメサストライプ直上
部を除く全面にＳｉＯ₂膜１１を形成し（図１
（ｆ））、Ｚｎなどのアクセプタを拡散法あるいはイオ
ン注入法などにより、ＳｉＯ₂膜１１で覆われていない
ＬＤ部直上部のｐ型ＩｎＰ第２クラッド層９にドーピン
グを行い（図４）、ｐ型ＩｎＰ第２クラッド層９のスト
ライプ状ＬＤ部直上領域におけるキャリア濃度を１×１
０¹⁸ｃｍ^-3とする。次に表面全面および基板裏面に金属
電極（図示省略）を形成し、ＬＤ部の端面に反射率９５
％の反射膜（図示省略）を形成し、半導体レーザが完成
する。このようにして作製された半導体レーザのＬＤ部
の断面（図４におけるＡ−Ａ’断面）を図５（ａ）に、
ＳＳＣ部の断面（図４におけるＢ−Ｂ’断面）を図５
（ｂ）に示す。

【００３５】尚、本実施の形態では、図５（ａ）に示す
ように、ＬＤ部におけるｐ型ＩｎＰ第２クラッド層９の
メサ１５直上領域のみＺｎをドープして高濃度（キャリ
ア濃度１×１０¹⁸ｃｍ^-3）としたが、メサ直上領域以外
の領域（図５（ａ）の第２クラッド層９において
「ｐ^-」を記入した領域）までも高濃度としてもよい。
則ち、ＬＤ部におけるｐ型ＩｎＰ第２クラッド層９の全
領域を高濃度としてもよい。このことは、以下の実施の
形態においても同様である。

【００３６】本実施の形態の半導体レーザは、図５から
分かるように、ＳＳＣ部のｐ型ＩｎＰ第２クラッド層９
及びｐ型ＩｎＰ電流ブロック層６のキャリア濃度がＬＤ
部のｐ型ＩｎＰ電流ブロック層６及びメサ直上部におけ
るｐ型ＩｎＰ第２クラッド層９のキャリア濃度よりも低
いため、第１の実施の形態の半導体レーザと同様な動作
をするのに加え、ＳＳＣ部のｐ型ＩｎＰ第２クラッド層
９における価電子帯間吸収も抑制される。このため、Ｓ
ＳＣ部を付加したことによるスロープ効率の低下、動作
電流および閾値電流の上昇をよりいっそう抑制できる。
さらに、ＬＤ部メサストライプ直上部におけるｐ型Ｉｎ
Ｐ第２クラッド層９のキャリア濃度は第１の実施の形態
と同様に高濃度（１×１０¹⁸ｃｍ^-3）となっているた
め、ＳＳＣ部をもたないＬＤと同等のＬＤ部の特性が得
られる。則ち、リーク電流が抑制され、高効率のレーザ
発振特性が実現できる。

【００３７】上記第２の実施の形態においては、拡散に
よりＬＤ部のｐ型ＩｎＰ第２クラッド層９のキャリア濃
度をＳＳＣ部におけるｐ型ＩｎＰ第２クラッド層９のキ
ャリア濃度よりも高濃度にしたが、選択成長によりＬＤ
部とＳＳＣ部のｐ型ＩｎＰ第２クラッド層９にキャリア
濃度差を設けてもよい。この場合は、先ず、電流ブロッ
ク層６、７を形成し、ＬＤ部のｐ型ＩｎＰ電流ブロック
層６にＺｎをイオン注入してＬＤ部のｐ型ＩｎＰ電流ブ
ロック層６のキャリア濃度をＳＳＣ部のｐ型ＩｎＰ電流
ブロック層６のキャリア濃度よりも高くする工程（図１
（ｄ））までは第１の実施の形態と同様の製造工程で作
製する。次に、全面にＩｎＧａＡｓＰエッチングストッ
パー層（層厚１０ｎｍ、波長組成１０５０ｎｍ）、ｐ型
ＩｎＰ第２クラッド層９（層厚３５００ｎｍ、キャリア
濃度１×１０¹⁸ｃｍ^-3）、ｐ型ＩｎＧａＡｓコンタクト
層１０（層厚３００ｎｍ、キャリア濃度１×１０¹⁹ｃｍ
^-3）をＭＯＶＰＥにより形成する。次に、ｐ型ＩｎＧａ
Ａｓコンタクト層上全面にＳｉＯ₂膜を形成した後、ス
ポットサイズ変換部のＳｉＯ₂膜を除去し、エッチング
によりスポットサイズ変換部のｐ型ＩｎＧａＡｓコンタ
クト層１０とｐ型ＩｎＰ第２クラッド層９を除去してＩ
ｎＧａＡｓＰエッチングストッパー層を露出する。この
後、この露出したスポットサイズ変換部のＩｎＧａＡｓ
Ｐエッチングストッパー層の上にＭＯＶＰＥにより、ｐ
型ＩｎＰ第２クラッド層９よりも低濃度のｐ型ＩｎＰ第
３クラッド層（層厚３５００ｎｍ、キャリア濃度１×１
０¹⁷ｃｍ ^-3）を形成し、ｐ型ＩｎＰ第２クラッド層、ｐ
型ＩｎＰ第３クラッド層の全面にＳｉＯ₂膜を形成した
後、レーザ部のメサ直上のみＳｉＯ₂膜を除去し、表面
全面及び基板裏面に金属電極を形成すれば半導体レーザ
が完成する。

【００３８】選択成長によりＬＤ部とＳＳＣ部のｐ型Ｉ
ｎＰ第２クラッド層９にキャリア濃度差を設ける上記の
製造方法では、ＩｎＧａＡｓＰエッチングストッパー層
上にキャリア濃度１×１０¹⁸ｃｍ^-3のｐ型ＩｎＰ第２ク
ラッド層を形成後、スポットサイズ変換部に該当するｐ
型ＩｎＰ第２クラッド層をエッチングして除去し、その
部分にキャリア濃度１×１０¹⁷ｃｍ^-3のｐ型ＩｎＰ第３
クラッド層を形成しているが、これとは逆に、ＩｎＧａ
ＡｓＰエッチングストッパー層上にキャリア濃度１×１
０¹⁷ｃｍ^-3のｐ型ＩｎＰクラッド層を形成後、レーザ部
に該当するｐ型ＩｎＰクラッド層をエッチングして除去
し、その部分にキャリア濃度１×１０¹⁸ｃｍ^-3のｐ型Ｉ
ｎＰクラッド層を形成してもよい。

【００３９】（第３の実施の形態）第１および第２の実
施の形態のＬＤ部は、いわゆる、ファブリ・ペロー型で
あるが、ＬＤ部の導波路層の下部または上部に回折格子
を設けた分布帰還型半導体レーザにも本発明は適用でき
る。近年、アクセス系用途など低コスト化が求められる
光通信分野においても、単一縦モード動作が可能な分布
帰還型半導体レーザが求められており、ＳＳＣ部を集積
化した分布帰還型半導体レーザはこれらの用途に有用で
ある。本実施の形態は、この、ＳＳＣ部を集積化した分
布帰還型半導体レーザの作製例である。以下にその製造
方法を図６を用いて説明する。

【００４０】ｎ型ＩｎＰ基板１上のＬＤ部に相当する部
分に回折格子１６を形成する（図５（ａ））。回折格子
１６は干渉露光法、あるいは電子ビーム露光法によって
形成することができる。次に、選択成長用の成長阻止マ
スクとして、図６（ｂ）に示すように、一対のＳｉＯ₂
膜２を形成する。ＳｉＯ₂膜２の形状は第１および第２
の実施の形態と同様である。

【００４１】この、ＳｉＯ₂膜２を形成したｎ型ＩｎＰ
基板上に、ＭＯＶＰＥ選択成長により導波路層４、およ
び、ｐ型ＩｎＰ第１クラッド層５（層厚２００ｎｍ、キ
ャリア濃度７×１０¹⁷ｃｍ^-3）を順次成長・積層し、一
対のＳｉＯ₂膜間のストライプ状開口部に活性領域とな
るストライプ状のメサを形成する。導波路層４は、Ｉｎ
ＧａＡｓＰガイド層（層厚６０ｎｍ、波長組成１１３０
ｎｍ）、ＩｎＧａＡｓＰ井戸層（層厚６ｎｍ、波長組成
１２７０ｎｍ、歪量０．７％）とＩｎＧａＡｓＰ障壁層
（層厚１０ｎｍ、波長組成１１３０ｎｍ）からなる多重
量子井戸活性層（量子井戸層数６層）、ＩｎＧａＡｓＰ
ガイド層（層厚６０ｎｍ、波長組成１１３０ｎｍ）を順
次成長して成る、ガイド層／ＭＱＷ活性層／ガイド層の
積層構造である。なお、層厚、波長組成、歪量はいずれ
もＬＤ部における値であり、ＳＳＣ部ではＳｉＯ₂膜２
の幅の減少に伴い、導波路層４の層厚は徐々に薄くな
り、端面ではＬＤ部の約１／３の厚さになっている。こ
の後の製造方法は、第１または第２の実施の形態と同じ
であり、第１または第２の実施の形態と同様の半導体積
層構造となっているので、説明は省略（必要ならば第
１、第２の実施の形態を参照）する。

【００４２】上記第３の実施の形態ではＬＤ部のメサ下
部に回折格子１６を設けたが、ＬＤ部の導波路層の上部
に回折格子を設けることも可能である。この場合には、
電流ブロック層６、７を形成し、ＬＤ部のｐ型ＩｎＰ電
流ブロック層６にＺｎをイオン注入する工程（図１
（ｄ））までは第１の実施の形態と同様の製造工程で作
製する。この、Ｚｎイオン注入工程に続いて、イオン注
入マスクとしたＳｉＯ₂膜を除去した後、フォトレジス
ト塗布、干渉露光（或いは電子ビーム露光）、エッチン
グの工程を経てＬＤ部のメサ上に回折格子を形成する
（図７（ａ））。この後は、再び第１の実施の形態と同
様の製造工程（図１（ｅ）、（ｆ））、または、第２の
実施の形態と同様の製造工程（図１（ｅ）、（ｆ）、図
４）で作製する。則ち、第１の実施の形態と同様の製造
工程（図１（ｅ）、（ｆ））を採用すると、フォトレジ
ストを除去した後、全面にｐ型ＩｎＰ第２クラッド層９
（層厚３５００ｎｍ、キャリア濃度１×１０¹⁸ｃ
ｍ^-3）、ｐ型ＩｎＧａＡｓコンタクト層１０（層厚３０
０ｎｍ、キャリア濃度１×１０¹⁹ｃｍ^-3）をＭＯＶＰＥ
により形成する（図７（ｂ））。その後、ＬＤ部のメサ
ストライプ直上部を除く全面にＳｉＯ₂膜１１を形成し
（図１（ｆ）参照）、表面全面およびｎ型ＩｎＰ基板裏
面に金属電極（図示省略）を形成し、ＬＤ部側の端面に
反射率９５％の反射膜（図示省略）を形成すると、ＬＤ
部のメサ上に回折格子を備えた半導体レーザが完成す
る。

【００４３】ＬＤ部のメサ上に回折格子１６を形成した
後に、第２の実施の形態の製造工程と同様の製造工程に
より作製する場合は、フォトレジストを除去した後、全
面にｐ型ＩｎＰ第２クラッド層９（層厚３５００ｎｍ、
キャリア濃度５×１０¹⁶ｃｍ ^-3）、ｐ型ＩｎＧａＡｓコ
ンタクト層１０（層厚３００ｎｍ、キャリア濃度１×１
０¹⁹ｃｍ^-3）をＭＯＶＰＥにより順次形成する（図７
（ｂ））。その後、ＬＤ部のメサストライプ直上部を除
く全面にＳｉＯ₂膜１１を形成し（図１（ｆ）参照）、
Ｚｎなどのアクセプタを拡散法あるいはイオン注入法な
どにより、ＳｉＯ ₂膜１１で覆われていないＬＤ部直上
部のｐ型ＩｎＰ第２クラッド層９にドーピングを行い
（図４参照）、ｐ型ＩｎＰ第２クラッド層９のストライ
プ状ＬＤ部直上領域におけるキャリア濃度を１×１０¹⁸
ｃｍ^-3とする。次に表面全面およびｎ型ＩｎＰ基板裏面
に金属電極（図示省略）を形成し、ＬＤ部の端面に反射
率９５％の反射膜（図示省略）を形成すると、ＳＳＣ部
のｐ型ＩｎＰ第２クラッド層９及びｐ型ＩｎＰ電流ブロ
ック層６のキャリア濃度がＬＤ部のｐ型ＩｎＰ電流ブロ
ック層６及びメサ直上部におけるｐ型ＩｎＰ第２クラッ
ド層９のキャリア濃度よりも低く、ＬＤ部のメサ上に回
折格子を備えた半導体レーザが完成する。

【００４４】本実施の形態の半導体レーザは、ＬＤ部に
回折格子を設けているため単一縦モードで動作するのに
加え、第１あるいは第２の実施の形態と同様な動作をす
る。このため、光通信を行う際に高速通信あるいは長距
離伝送が可能となるのに加え、第１あるいは第２の実施
の形態と同様な効果があり、常温だけでなく高温におい
ても低動作電流、低しきい値電流が実現できる。

【００４５】（第４の実施の形態）第１〜第３の実施の
形態は何れもｎ型ＩｎＰ基板上に半導体積層構造を形成
した半導体レーザの例であるが、ｐ型ＩｎＰ基板上に半
導体積層構造を形成した半導体レーザとすることも可能
である。以下、ｐ型ＩｎＰ基板上に半導体積層構造を形
成した本実施の形態について図８を用いて説明する。

【００４６】ｐ型ＩｎＰ基板４１上に、選択成長用の成
長阻止マスクとして、図８（ａ）に示すように、一対の
ＳｉＯ₂膜４２をＣＶＤ及びフォトリソグラフィにより
形成する。図に示すように、ＳｉＯ₂膜４２の幅はＬＤ
部では一定の太さで、ＳＳＣ部では徐々に細くなる構造
となっている。ＳｉＯ₂膜４２の寸法は、ＬＤ部の幅が
５０μｍ、ＬＤ部の長さ３００μｍ、ＳＳＣ部の長さは
２００μｍで、このＳＳＣ部におけるＬＤ部接続部から
端面までの２００μｍの間にＳｉＯ₂膜４２の幅が５０
μｍから５μｍへと細くなっている。また、一対のＳｉ
Ｏ₂膜間の間隙であるストライプ状開口部の幅はＬＤ
部、ＳＳＣ部の両領域で一定で、１．５μｍとなってい
る。

【００４７】この、ＳｉＯ₂膜４２を形成したｐ型Ｉｎ
Ｐ基板上に、ＭＯＶＰＥ選択成長によりｐ型ＩｎＰクラ
ッド層４３（層厚１００ｎｍ、キャリア濃度７×１０¹⁷
ｃｍ ^-3）、導波路層４４、およびｎ型ＩｎＰ第１クラッ
ド層４５（層厚２００ｎｍ、キャリア濃度７×１０¹⁷ｃ
ｍ^-3）を順次成長・積層し、一対のＳｉＯ₂膜間のスト
ライプ状開口部に活性領域となるストライプ状のメサ５
５を形成する（図８（ｂ））。導波路層４４は、ＩｎＧ
ａＡｓＰガイド層（層厚６０ｎｍ、波長組成１１３０ｎ
ｍ）、ＩｎＧａＡｓＰ井戸層（層厚６ｎｍ、波長組成１
２７０ｎｍ、歪量０．７％）とＩｎＧａＡｓＰ障壁層
（層厚１０ｎｍ、波長組成１１３０ｎｍ）からなる多重
量子井戸活性層（量子井戸層数６層）、ＩｎＧａＡｓＰ
ガイド層（層厚６０ｎｍ、波長組成１１３０ｎｍ）を順
次成長して成る、ガイド層／ＭＱＷ活性層／ガイド層の
積層構造になっている。なお、層厚、波長組成、歪量は
いずれもＬＤ部における値であり、ＳＳＣ部ではＳｉＯ
₂膜４２の幅の減少に伴い、導波路層４４の層厚は徐々
に薄くなり、端面ではＬＤ部の約１／３の厚さになって
いる。

【００４８】次に、ＳｉＯ₂膜４２を除去し、メサ部の
ｎ型ＩｎＰ第１クラッド層４５の上部にＳｉＯ₂膜５２
を形成し、このＳｉＯ₂膜５２を選択成長マスクとして
メサ５５の両脇にｐ型ＩｎＰ第１電流ブロック層４６
（層厚１００ｎｍ、キャリア濃度２×１０¹⁷ｃｍ^-3）、
ｎ型ＩｎＰ電流ブロック層４７（層厚６００ｎｍ、キャ
リア濃度３×１０¹⁸ｃｍ^-3）、ｐ型ＩｎＰ第２電流ブロ
ック層４８（層厚６００ｎｍ、キャリア濃度５×１０¹⁶
ｃｍ^-3）をＭＯＶＰＥにより順次成長・形成する（図８
（ｃ））。なお、ここでｐ型ＩｎＰ第１電流ブロック層
４６を設けているのは、レーザの発振特性の低下の原因
となるｎ型ＩｎＰ電流ブロック層４７とｎ型ＩｎＰ第１
クラッド層４５との接触、いわゆるｎ−ｎ接触を避ける
ためである。

【００４９】次に、ＬＤ部の電流ブロック層の直上部を
除く部分にＳｉＯ₂膜４９（膜厚１μｍ）を形成した後
（図８（ｄ））、ＳｉＯ₂膜４９をマスクにしてイオン
注入法または拡散法などによりＺｎなどのアクセプタを
ドープし、ＬＤ部のｐ型ＩｎＰ第２電流ブロック層４８
のキャリア濃度をＳＳＣ部のｐ型ＩｎＰ第２電流ブロッ
ク層４８のキャリア濃度よりも高濃度にする。この時、
ＬＤ部のｐ型ＩｎＰ第２電流ブロック層４８のキャリア
濃度が１×１０¹⁸ｃｍ^-3なるように、イオン注入時の加
速電圧やドーズ量、あるいは、拡散時の温度、時間など
を調整する。

【００５０】続いて、ＳｉＯ₂膜４９を除去した後、全
面にｎ型ＩｎＰ第２クラッド層５０（層厚３５００ｎ
ｍ、キャリア濃度５×１０¹⁸ｃｍ^-3）をＭＯＶＰＥによ
り形成する（図８（ｅ））。その後、ＬＤ部のメサ直上
部を除く全面にＳｉＯ₂膜５１を形成し（図８
（ｆ））、表面全面およびｐ型ＩｎＰ基板裏面に金属電
極（図示省略）を形成し、ＬＤ部の端面に反射率９５％
の反射膜（図示省略）を形成し、ｐ型ＩｎＰ基板を用い
た半導体レーザが完成する。このようにして作製された
半導体レーザのＬＤ部の断面（図８（ｆ）におけるＡ−
Ａ’断面）を図９（ａ）に、ＳＳＣ部の断面（図８
（ｆ）におけるＢ−Ｂ’断面）を図９（ｂ）に示す。

【００５１】本実施の形態も、第１の実施の形態と同
様、ＳＳＣ部のｐ型ＩｎＰ電流ブロック層はキャリア濃
度が低く（５×１０¹⁶ｃｍ^-3）、ＬＤ部のｐ型ＩｎＰ電
流ブロック層はキャリア濃度が高い（１×１０¹⁸ｃ
ｍ^-3）ため、ＳＳＣ部のｐ型ＩｎＰ電流ブロック層での
光吸収による光損失は小さい。また、ＬＤ部において
は、リーク電流が抑制され、高効率のレーザ発振特性が
実現できる。

【００５２】なお、本実施の形態の場合のようにｐ型Ｉ
ｎＰ基板を用いた場合においても、第２の実施の形態と
同様に、ｐ型ＩｎＰ電流ブロック層に加えて、ＬＤ部の
ｐ型ＩｎＰクラッド層のキャリア濃度をＳＳＣ部のｐ型
ＩｎＰクラッド層のキャリア濃度に比べて高濃度にした
構造にすることも可能である。また、第３の実施の形態
のように、ＬＤ部に回折格子を設けた分布帰還型半導体
レーザとすることも可能である。

【００５３】ｐ型ＩｎＰ基板を用いてＬＤ部のｐ型Ｉｎ
Ｐクラッド層のキャリア濃度をＳＳＣ部のｐ型ＩｎＰク
ラッド層のキャリア濃度に比べて高濃度にした構造にす
る場合は、ｐ型ＩｎＰ基板４１（キャリア濃度１×１０
¹⁸ｃｍ^-3）上全面に、ｐ型ＩｎＰバッファ層５３（層厚
４μｍ、キャリア濃度１×１０¹⁷ｃｍ^-3）を形成した
後、図１０に示すように、ＬＤ部となる領域の一部分の
み窓の開いたＳｉＯ₂膜５４を形成し、この窓の開いた
部分にＺｎなどのアクセプタを拡散法あるいはイオン注
入法によりドープし、ＬＤ部のｐ型ＩｎＰバッファ層５
４のキャリア濃度を１×１０¹⁸ｃｍ^-3と高くした領域を
形成した後、ＳｉＯ₂膜５４を除去する。この後は上記
第４の実施の形態の製造工程（図８（ａ）〜（ｆ））に
より作製することで、ｐ型ＩｎＰ電流ブロック層に加え
て、ＬＤ部のｐ型ＩｎＰクラッド層のキャリア濃度をＳ
ＳＣ部のｐ型ＩｎＰクラッド層のキャリア濃度に比べて
高濃度にした構造の半導体レーザができ上がる。

【００５４】ＬＤ部に回折格子を設けた分布帰還型半導
体レーザをｐ型ＩｎＰ基板を用いて作製する場合は、基
板のＬＤ部となる部分に回折格子を形成した後、上記第
４の実施の形態の製造工程（図６（ａ）〜（ｆ））によ
り作製すればよい。または、上記第４の実施の形態の製
造工程（図６（ａ）〜（ｆ））において、ＬＤ部のｐ型
ＩｎＰ第２電流ブロック層にＺｎをドープし、ＬＤ部の
ｐ型ＩｎＰ第２電流ブロック層のキャリア濃度をＳＳＣ
部のｐ型ＩｎＰ第２電流ブロック層のキャリア濃度より
も高濃度にする工程と、ｎ型ＩｎＰ第２クラッド層５０
（層厚３５００ｎｍ、キャリア濃度５×１０¹⁸ｃｍ^-3）
をＭＯＶＰＥにより形成する工程（図６（ｅ））との間
に、第３の実施の形態で説明した、メサ上部に回折格子
を形成する工程を追加して作製すればよい。

【００５５】上記第１〜第４の実施の形態において、導
波路層４をガイド層／ＭＱＷ活性層／ガイド層の積層構
造にしたが、ガイド層を含まない構造、則ち、導波路層
が活性層のみから成る構造としてもよい。また、活性層
は、ＭＱＷ構造に限らず、バルク、或いは、自然超格子
で構成してもよい。

【００５６】

【発明の効果】ＳＳＣ部での光損失が小さくなることか
ら、ＳＳＣ部を付加したことによるスロープ効率の低
下、動作電流およびしきい値電流の上昇を抑制できる。
また、このとき、ＬＤ部のｐ型ＩｎＰブロック層のキャ
リア濃度は、従来構造素子と同等の十分高いキャリア濃
度となっているため、ＬＤ部としてはＳＳＣ部を持たな
い半導体レーザと同等のレーザ発振特性を保つことがで
きる。これらの効果は特に高温において顕著であり、非
温調動作が求められるアクセス系用途等の光通信に有用
である。

【図面の簡単な説明】

【図１】第１の実施の形態における製造工程を説明
する図。

【図２】第１の実施の形態におけるＬＤ部の電流ブ
ロック層内のＺｎ濃度分布を説明する図。

【図３】第１の実施の形態における半導体レーザの
断面図。

【図４】第２の実施の形態における製造工程の一部
を示す図。

【図５】第２の実施における半導体レーザの断面
図。

【図６】第３の実施の形態における製造工程の一部
を示す図。

【図７】第３の実施の形態における製造工程の一部
を示す図。

【図８】本発明の第４の実施の形態における製造工
程を説明する図。

【図９】本発明の第４の実施の形態における半導体
レーザの断面図。

【図１０】本発明の第４の実施の形態における製造
工程の一部を示す図。

【図１１】従来の製造工程を説明する図。

【図１２】従来の半導体レーザの一部切り欠いた斜
視図および断面図。

【符号の説明】

１ｎ型ＩｎＰ基板２ＳｉＯ₂膜３ｎ型ＩｎＰクラッド層４導波路層５ｐ型ＩｎＰ第１クラッド層６ｐ型ＩｎＰ電流ブロック層７ｎ型ＩｎＰ電流ブロック層８ＳｉＯ₂膜９ｐ型ＩｎＰ第２クラッド層１０ｐ型ＩｎＧａＡｓコンタクト層１１ＳｉＯ₂膜１２ＳｉＯ₂膜１５メサ２５金属電極３０レーザ部３１スポットサイズ変換部３２レーザ光４１ｐ型ＩｎＰ基板４２ＳｉＯ₂膜４３ｐ型ＩｎＰクラッド層４４導波路層４５ｎ型ＩｎＰ第１クラッド層４６ｐ型ＩｎＰ第１電流ブロック層４７ｎ型ＩｎＰ電流ブロック層４８ｐ型ＩｎＰ第２電流ブロック層４９ＳｉＯ₂膜５０ｎ型ＩｎＰ第２クラッド層５１ＳｉＯ₂膜５２ＳｉＯ₂膜５３ｐ型ＩｎＰバッファ層５４ＳｉＯ₂膜５５メサ

Claims

【特許請求の範囲】

【請求項１】活性層を含む導波路層および前記活性層
よりもバンドギャップが大きいクラッド層を有するスト
ライプ状のメサと、前記メサの両側に形成したｐ型およ
びｎ型電流ブロック層とを有し、前記メサが、電流注入
によりレーザ発振するレーザ部と、前記レーザ部で発光
した光のスポットサイズを変換する、電流が注入されな
いスポットサイズ変換部とを有する半導体レーザにおい
て、前記スポットサイズ変換部の前記ｐ型電流ブロック
層のキャリア濃度が前記レーザ部の前記ｐ型電流ブロッ
ク層のキャリア濃度よりも低いことを特徴とする半導体
レーザ。
【請求項２】メサの上または下に設けたｐ型半導体層
のスポットサイズ変換部におけるキャリア濃度が、レー
ザ部における前記ｐ型半導体層のキャリア濃度よりも低
いことを特徴とする請求項１記載の半導体レーザ。
【請求項３】レーザ部に回折格子を有することを特徴
とする請求項１または２記載の半導体レーザ。
【請求項４】導波路層が、２つのガイド層で活性層を
挾んだ積層構造である請求項１〜３の何れかに記載の半
導体レーザ。
【請求項５】クラッド層がＩｎＰ、活性層がＩｎＧａ
ＡｓＰ障壁層と前記障壁層よりもバンドギャップが小さ
いＩｎＧａＡｓＰ量子井戸層とから成る多重量子井戸
層、ガイド層が前記ＩｎＧａＡｓＰ量子井戸層よりもバ
ンドギャップが大きいＩｎＧａＡｓＰである請求項１〜
４の何れかに記載の半導体レーザ。
【請求項６】互いに鏡像関係にあり、且つ、スポット
サイズ変換部となる部分とレーザ部となる部分との幅が
相違する２本の誘電体薄膜を特定の距離隔てて互いに接
近させて半導体基板表面に形成する工程と、前記誘電体
薄膜を選択成長マスクとして、活性層を含む導波路層を
前記活性層よりもバンドギャップの大きいｎ型クラッド
層とｐ型クラッド層とで挾んだストライプ状の多層構造
で成るメサを２本の前記誘電体薄膜に挾まれた領域に形
成する選択成長工程と、前記メサの両脇にｐ型電流ブロ
ックとｎ型電流ブロック層を選択成長する工程と、前記
ｐ型電流ブロック層のレーザ部に該当する領域に不純物
をドープし、レーザ部における前記ｐ型電流ブロック層
のキャリア濃度をスポットサイズ変換部における前記ｐ
型電流ブロック層のキャリア濃度よりも高濃度にする不
純物ドープ工程とを少なくとも含むことを特徴とする半
導体レーザの製造方法。
【請求項７】互いに鏡像関係にあり、且つ、スポット
サイズ変換部となる部分とレーザ部となる部分との幅が
相違する２本の誘電体薄膜を特定の距離隔てて互いに接
近させて半導体基板表面に形成する工程と、前記誘電体
薄膜を選択成長マスクとして、活性層を含む導波路層を
前記活性層よりもバンドギャップの大きいｎ型クラッド
層とｐ型クラッド層とで挾んだストライプ状の多層構造
で成るメサを前記２本の誘電体薄膜に挾まれた領域に形
成する選択成長工程と、前記メサの両脇にｐ型電流ブロ
ックとｎ型電流ブロック層を含む半導体層を選択成長す
る工程と、前記ｐ型電流ブロック層のレーザ部に該当す
る領域に不純物をドープし、レーザ部における前記ｐ型
電流ブロック層のキャリア濃度をスポットサイズ変換部
における前記ｐ型電流ブロック層のキャリア濃度よりも
高濃度にする不純物ドープ工程と、前記電流ブロック層
及びメサ上にｐ型の第２クラッド層を含む半導体層を成
長する工程と、前記ｐ型第２クラッド層のレーザ部に該
当する領域に不純物をドープしてキャリア濃度の高い領
域を形成する不純物ドープ工程と、前記レーザ部に該当
するメサ部分に電流を注入する手段を形成する工程とを
含むことを特徴とする半導体レーザの製造方法。
【請求項８】互いに鏡像関係にあり、且つ、スポット
サイズ変換部となる部分とレーザ部となる部分との幅が
相違する２本の誘電体薄膜を特定の距離隔てて互いに接
近させて半導体基板表面に形成する工程と、前記誘電体
薄膜を選択成長マスクとして、活性層を含む導波路層を
前記活性層よりもバンドギャップの大きいｎ型クラッド
層とｐ型クラッド層とで挾んだストライプ状の多層構造
で成るメサを前記２本の誘電体薄膜に挾まれた領域に形
成する選択成長工程と、前記メサの両脇にｐ型電流ブロ
ックとｎ型電流ブロック層を含む半導体層を選択成長す
る工程と、前記ｐ型電流ブロック層のレーザ部に該当す
る領域に不純物をドープし、レーザ部における前記ｐ型
電流ブロック層のキャリア濃度をスポットサイズ変換部
における前記ｐ型電流ブロック層のキャリア濃度よりも
高濃度にする不純物ドープ工程と、前記電流ブロック層
及びメサ上にエッチングストッパー層を成長し、さら
に、その上にｐ型の第２クラッド層を含む第１半導体層
を成長する工程と、前記第１半導体層のスポットサイズ
変換部に該当する領域をエッチングストッパー層に達す
る深さまでエッチング除去するエッチング工程と、前記
第１半導体層の除去により露出したエッチングストッパ
ー層上に、前記第２クラッド層よりもキャリア濃度の低
いｐ型の第３クラッド層を含む第２半導体層を選択成長
する工程と、前記レーザ部に該当するメサ部分に電流を
注入する手段を形成する工程とを含むことを特徴とする
半導体レーザの製造方法。
【請求項９】互いに鏡像関係にあり、且つ、スポット
サイズ変換部となる部分とレーザ部となる部分との幅が
相違する２本の誘電体薄膜を特定の距離隔てて互いに接
近させて半導体基板表面に形成する工程と、前記誘電体
薄膜を選択成長マスクとして、活性層を含む導波路層を
前記活性層よりもバンドギャップの大きいｎ型クラッド
層とｐ型クラッド層とで挾んだストライプ状の多層構造
で成るメサを前記２本の誘電体薄膜に挾まれた領域に形
成する選択成長工程と、前記メサの両脇にｐ型電流ブロ
ックとｎ型電流ブロック層を含む半導体層を選択成長す
る工程と、前記ｐ型電流ブロック層のレーザ部に該当す
る領域に不純物をドープし、レーザ部における前記ｐ型
電流ブロック層のキャリア濃度をスポットサイズ変換部
における前記ｐ型電流ブロック層のキャリア濃度よりも
高濃度にする不純物ドープ工程と、前記電流ブロック層
及びメサ上にエッチングストッパー層を成長し、さら
に、その上にｐ型の第２クラッド層を含む第１半導体層
を成長する工程と、前記第１半導体層のレーザ部に該当
する領域をエッチングストッパー層に達する深さまでエ
ッチング除去するエッチング工程と、前記第１半導体層
を除去して露出したエッチングストッパー層上に、前記
第２クラッド層よりもキャリア濃度の高いｐ型の第３ク
ラッド層を含む第２半導体層を選択成長する工程と、前
記レーザ部に該当するメサ部分に電流を注入する手段を
形成する工程とを含むことを特徴とする半導体レーザの
製造方法。
【請求項１０】ｐ型半導体基板表面にｐ型半導体層を
成長する工程と、レーザ部となる部分の前記半導体層の
部分に不純物をドープしてキャリア濃度の高い領域を形
成する不純物ドープ工程と、互いに鏡像関係にあり、且
つ、スポットサイズ変換部となる部分とレーザ部となる
部分の幅が相違する２本の誘電体薄膜を特定の距離隔て
て互いに接近させてｐ型半導体層表面に形成する工程
と、前記誘電体薄膜を選択成長マスクとして、活性層を
含む導波路層と、前記活性層よりもバンドギャップが大
きいｎ型の第１クラッド層とを含むストライプ状の多層
構造で成るメサを前記２本の誘電体薄膜に挾まれた領域
に形成する選択成長工程と、前記メサの両脇にｎ型電流
ブロック層とｐ型電流ブロック層を含む半導体層を選択
成長する工程と、前記ｐ型電流ブロック層のレーザ部に
該当する領域に不純物をドープし、レーザ部における前
記ｐ型電流ブロック層のキャリア濃度をスポットサイズ
変換部における前記ｐ型電流ブロック層のキャリア濃度
よりも高濃度にする不純物ドープ工程と、前記メサ上部
にｎ型の第２クラッド層を含む半導体層を成長する工程
と、前記レーザ部に該当するメサ部分に電流を注入する
手段を形成する工程とを含むことを特徴とする半導体レ
ーザの製造方法。
【請求項１１】レーザ部に相当する半導体基板一部領
域主面に回折格子を形成する工程を含む請求項６〜１０
の何れかに記載の半導体レーザの製造方法。
【請求項１２】レーザ部におけるメサ上面に回折格子
を形成する工程を含む請求項６〜１０の何れかに記載の
半導体レーザの製造方法。
【請求項１３】導波路層を、ガイド層、活性層、ガイ
ド層の積層構造とする請求項６〜１２の何れかに記載の
半導体レーザの製造方法。
【請求項１４】クラッド層がＩｎＰ、活性層がＩｎＧ
ａＡｓＰ障壁層と前記障壁層よりもバンドギャップが小
さいＩｎＧａＡｓＰ量子井戸層とから成る多重量子井戸
層、ガイド層が前記ＩｎＧａＡｓＰ量子井戸層よりもバ
ンドギャップが大きいＩｎＧａＡｓＰである請求項６〜
１３の何れかに記載の半導体レーザの製造方法。