JP2001232774A

JP2001232774A - インクジェットヘッド駆動回路

Info

Publication number: JP2001232774A
Application number: JP2000041756A
Authority: JP
Inventors: Noboru Tamura; 登田村
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2000-02-18
Filing date: 2000-02-18
Publication date: 2001-08-28

Abstract

(57)【要約】【課題】印字データが多値である場合において、吐出
ノズル数を求める。【解決手段】カウンタ１１１Ａ〜Ｄにおいて次の印字
周期における多値の各値の数を計数し、次の印字周期に
その計数結果をラッチ１１２Ａ〜Ｄに格納する。１印字
周期中にはいくつかの吐出タイミングがあるが、パター
ンレジスタ１２１は多値のどの値はどの吐出タイミング
で吐出するかという情報を格納している。その情報をも
とに、ある吐出タイミングにおいて、吐出する多値（複
数あるかもしれない）を割り振られたノズルの数を、加
算器１１４とラッチ１１５を用いて累積する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、インクジェットプ
リンタヘッドの駆動回路に関するものである。さらに詳
しくは、印字データが多値の場合に吐出するノズル数を
計数する回路に関するものである。

【０００２】

【従来の技術】インクジェット式のプリンタは、副走査
方向（垂直方向）に多数のノズルを備えたプリントヘッ
ドを有しており、このプリントヘッドをキャリッジ機構
によって主走査方向（水平方向）に移動させ、所定の紙
送りを行うことで所望の印刷結果を得るものである。ホ
ストコンピュータから入力された印字データを展開して
構成されるドットパターンデータに基づいてプリントヘ
ッドの各ノズルからインク滴が記録紙等の印刷記録媒体
に着弾し付着することにより印刷が行われる。このよう
にインクジェット式のプリンタはインク滴を吐出するか
しないか、つまりドットのオンオフ制御を行うものであ
る。

【０００３】図７はプリンタのインクジェット式のプリ
ンタのヘッド駆動に関するブロック図である。４の制御
部はホストコンピュータからの情報をもとにプリンタを
制御するブロックである。３はヘッド部で、複数のノズ
ルからなるインクジェットヘッドが搭載され、２のヘッ
ド上ＩＣが制御部４から印字データを受け取り、指示さ
れたノズルからインクを吐出させる。インクを吐出させ
るためのエネルギーを与えるアクチュエータも３のヘッ
ド部にあるが、それを駆動させるための電圧波形を生成
するのが、１のヘッド駆動回路である。プリンタの本体
５とヘッド部とは６のＦＦＣ（フラットフレキシブルケ
ーブル）で結合されている。

【０００４】図８は従来技術におけるヘッド部の回路ブ
ロック図である。２４は圧電素子であり、この端子間の
電圧を変化させると、圧電素子は変形する。２４の圧電
素子は複数あるが、その各々がヘッドのノズルに対応
し、適切な波形の駆動パルスを圧電素子に与えると、そ
の圧電素子に対応したノズルよりインク滴が吐出する。
２３はＭＯＳ・ＦＥＴなどでできたアナログスイッチ
で、すべてのアナログスイッチの一端子は共通の駆動信
号に接続されており、他の端子は圧電素子に接続されて
いて、印字パターンにより、適切なアナログスイッチの
みがオンされ、圧電素子に駆動パルスが与えられ、所望
のノズルからのみインク滴が吐出される。アナログスイ
ッチのオンオフは２２のラッチの出力により定められ
る。ラッチはノズルの数分の出力を有し、その出力がＨ
ＩＧＨである場合、その出力に接続されたアナログスイ
ッチ２３がオンする。２１はシフトレジスタで、プリン
タ本体（図示せず）より、シリアル転送によりデータを
転送され、それをパラレルに変換し、のちにラッチ２２
のデータとする。

【０００５】図９はデータ転送のタイミングを示したも
のであり、これを用い、周期２で吐出するデータについ
て説明する。周期２における駆動信号のパルスによっ
て、吐出されるノズルを決めるデータは、周期１の間に
転送される。この期間、シリアルクロックに同期したシ
リアルデータがシフトレジスタ２１に入力され、ノズル
数分のクロックパルスが印加されると、シフトレジスタ
は周期２においてラッチ２２が出力すべきＨＩＧＨ／Ｌ
ＯＷのパターンと同じパターンをラッチ２２に出力する
ことになる。この状態で、ラッチ信号の立ち上がりによ
り周期２に移行するが、このラッチの立ち上がりによ
り、シフトレジスタのＨＩＧＨ／ＬＯＷのパターンが、
ラッチ２２に格納され、ＨＩＧＨになったラッチ２２の
出力に対応するノズルが、駆動信号のパルスが印加され
たタイミングでインクの吐出を行う。２はヘッド上ＩＣ
で２１、２２、２３が、ＩＣ２上に構成されている。

【０００６】ところで、各パルスにおいて、吐出するノ
ズル数を知りたい場合がある。たとえば、吐出するノズ
ルの数によって、駆動信号の波形を補正する場合であ
る。ヘッドは通常長いケーブルによってプリンタ本体と
接続されており、本体上で生成された駆動信号はケーブ
ルのもつ特性により、本体とヘッドでは波形が変わる。
この変化は駆動信号を流れる電流の大きさにより異な
り、一般的には電流が大きい方が大きく変化し、したが
って、吐出するノズルが多いほど、ヘッドにおける波形
の変化が大きい。また、本体上の駆動回路の出力も電流
の多寡により多少変化することがある。波形の発生源と
してＤ／Ａコンバータを用いていれば、ノズル数により
あらかじめ適切な波形を決めておき、印字動作中、吐出
するノズルの数にしたがって、周期毎に駆動波形を変化
させるようにＤ／Ａコンバータのデジタルデータを変化
させれば、吐出ノズルの数によらず、一定した吐出をす
ることができる。

【０００７】従来例の場合は、吐出ノズルの数を調べる
のは容易である。すなわち、クリア端子、カウントイネ
ーブル端子付きのカウンタを用意し、クリア端子に図９
のラッチ信号を、カウントイネーブル端子にシリアルデ
ータを、カウンタのクロック端子にシリアルクロックを
接続すればよい。このようにすれば、ラッチ信号のパル
スでカウンタがクリアされ、カウンタイネーブル端子が
ＨＩＧＨの状態で、カウンタのクロックパルスが入力さ
れた時に、カウンタがインクリメントすることになる
が、カウンタイネーブル端子がＨＩＧＨのときというの
は、シフトレジスタ２１にＨＩＧＨのデータが入力され
たときであるため、ある周期が終了したとき、シフトレ
ジスタ２１内にあるＨＩＧＨのデータの数をカウンタが
示している。この数は次の周期に吐出するノズルの数で
あり、これがまさに求めたい値となる。

【０００８】ところで、近年、きれいな画像を印刷する
ために階調印刷をすることが多くなってきたが、その
際、特開平１０−８１０１３号公報のようにデータを多
値化してプリンタ本体からヘッドに転送するとデータの
転送効率が上がり、転送周波数の低減、転送データ作成
の簡易化等のメリットがある。多値データの転送を説明
する。

【０００９】図１０に多値データを用いたときの吐出方
法の例を示す。この場合、１画素あたり２ビットで表さ
れており、したがって上位ビットと下位ビットの組み合
わせが００、０１、１０、１１の４通りの値を持つ。こ
れらをそれぞれ値０、値１、値２、値３とする。駆動波
形は１周期のうちに４つのパルスがあり、各多値に対し
て、どのパルスで吐出するかを割り当てている。値０に
おいては、第１のパルスのみ割り当てているが、このパ
ルスは、駆動電圧が低く吐出はしないが、ノズルの液面
に振動を与えることによりインクの増粘を防ぐ。値１に
おいては第３パルスのみが割り当てられ、小さなインク
滴を吐出する。値２は第２パルスが割り当てられ、第２
のパルスによるインク滴より大きなインク滴が吐出され
る。値３に対して第１および第３のパルスが割り当てら
れ、同じ大きさのインク滴を２回吐出する。こうして、
値０においては何も吐出せず、値１、値２、値３となる
につれ、画素を埋めるインクが多くなり、画素に対して
階調を与えることができる。

【００１０】図１１に多値データを用いた場合のヘッド
の回路ブロックを示す。図８と比較してシフトレジスタ
２１およびラッチ２２が多値に対応して、一つのノズル
あたり２ビットを割り当てている。パターンレジスタ２
６は図１２に示すような、レジスタで、多値の各値をど
のパルスに割り当てるかを決める。組み合せ回路２５
は、１ノズルあたり、図１３のような構成になってお
り、ラッチ２２からの２ビットおよび、パターンレジス
タ２６からの情報を用いて、アナログスイッチ２３をＯ
ＮするかＯＦＦするかを定める。

【００１１】このような構成において、図１０のような
吐出を行う方法を説明する。まず、図１０で示すような
４つの多値と４つパルスの対応をつけるために、パター
ンレジスタ２６にあらかじめ図１２のパターンデータお
よびパターンクロックの信号線を用い、データをシリア
ル転送しておく。転送のデータは次のような内容であ
る。図１０において、パルスの列と、多値の値の行でマ
トリックスを構成しているが、図１２においても、パル
スの行と多値の列でマトリックスを構成していて、その
要素にはフリップフロップ２６０のうちの一つが割り当
てられている。そこで、図１０において黒丸もしくは白
丸がおかれている場所に対応している図１２のフリップ
フロップには１を入力しそうでない場所には０を入力す
る。図１０の場合では、（第１パルス、値０）、（第２
パルス、値２）、（第２パルス、値３）、（第３パル
ス、値１）、（第４パルス、値３）に対応するフリップ
フロップ２６０が１に、他のフリップフロップ２６０が
０になるようにデータを転送しておく。

【００１２】また、多値でない場合と同様に、各ノズル
に対する印刷データ（この場合多値）は、ラッチ信号前
に転送しておき、ラッチ信号により確定し、各周期はこ
の確定したデータに従い吐出を行う。転送方法を図１４
に示す。この例ではノズルが６４個あるものとする。図
１４に示すように、まず、第６４ノズルのデータを送る
が、このデータは２ビットで構成されておりそれらを６
４Ｈ、６４Ｌで示す。ここで高位のビットをＬは低位の
ビットを示す。たとえば６４Ｈが１、６４Ｌが０なら
ば、第６４ノズルは値２が割り当てられる。図１４のよ
うに、データが送られるとデータは図１１のシフトレジ
スタ２１の左から右に移動し、１２８クロック分のデー
タを送り終わった時点で、図１１のシフトレジスタ２１
の左側から右側に向かって、データ１Ｌ、１Ｈ、２Ｌ、
２Ｈ・・・６４Ｌ、６４Ｈというデータがシフトレジスタ
に蓄えられ、ラッチ信号のパルスにより、ラッチ２２に
格納され、その出力は組合せ回路２５の入力となる。

【００１３】印字データが格納された後の、動作につい
て説明する。ラッチパルスが入力された直後、パターン
レジスタ２６内のカウンタ２６２がラッチパルスによっ
てリセットされる。こうしてカウンタ２６２の２ビット
の出力は共に０となる。２６１はマルチプレクサで、フ
リップフロップ２６０のうち４個の出力のうちから、カ
ウンタ２６２の出力に従い、１つの出力を選択しＱ０、
Ｑ１、Ｑ２、Ｑ３に出力する。カウンタ２６２が０であ
るとマルチプレクサ２６１の出力は、入力の一番左側を
出力し、カウンタ２６２が切り替え信号によりインクリ
メントするごとに、右隣の入力に出力を変えていく。こ
うして、カウンタ２６２がクリアされた状態では、マル
チプレクサ２６１の出力は、それぞれフリップフロップ
２６０のマトリックスの第１パルスに対応したデータを
出力し、すなわちＱ０、Ｑ１、Ｑ２、Ｑ３は、多値の値
０、値１、値２、値３が第１パルスでアナログスイッチ
２３をＯＮするならば１が、そうでなければ０が出力さ
れる。図１０の打ち方にあわせてパターンレジスタを設
定していれば、値０に対応したＱ０のみが１を出力して
いる。

【００１４】これらの出力は、組み合わせ回路２５に入
力されているが、組み合わせ回路の１ノズルに対応する
部分は図１３のようになっており、Ｑ０〜Ｑ３の値と、
このノズルに対する２ビットデータＤＨ、ＤＬによって
アナログスイッチ２３をＯＮするかＯＦＦするかの出力
を定める。ＤＨ、ＤＬはラッチ２２の出力で、それぞ
れ、２値の高位、低位を表す。ＤＨ、ＤＬはラッチ信号
のパルスからパルスの間一定である。ゲート２５１の出
力は次のいずれかで１となる。多値の値０（ＤＨ、ＤＬ
ともに０）かつＱ０が１か、値１（ＤＨが０、ＤＬが
１）かつＱ１が１か、値２（ＤＨが１、ＤＬが０）かつ
Ｑ２が１か、値３（ＤＨ、ＤＬともに１）かつＱ３が
１。したがって、ラッチ信号のパルスが入力された直後
は、先に述べたようにＱ０〜Ｑ３のうちＱ０のみが１で
あるので、多値で値０を割り振られたノズルのみが、ア
ナログスイッチ２３をＯＮし、第１パルスが対応する圧
電素子２４に印加される。

【００１５】やがて、切り替え信号のパルスが入力され
ると、図１２のカウンタ２６２がインクリメントされ、
フリップフロップ２６０のマトリックスの第２パルスに
対応する行の値がQ０〜Q３に出力されるようになり、値
２および値３を入力されたノズルに対応するアナログス
イッチ２３のみがONする。

【００１６】更に切り替え信号のパルスが入力される
と、第３パルスによって吐出されるノズル、すなわち値
１をもつノズルに対応するアナログスイッチ２３がONす
る。同様に、もう一度切り替え信号のパルスが入力され
ると、値３のノズルのみから吐出される。こうして、一
周期の吐出を行う。

【００１７】もし、多値でない転送方法で図１０と同様
な吐出をしようとすれば、６４ビットのデータ転送を４
回行わなければならない。よって、データ転送量は２倍
であり、転送速度を速くしなければならず、不要輻射等
の問題やデータ生成系の負担の増加等の不具合があり、
データを多値化するとこれらの不具合が解決される。

【００１８】

【発明が解決しようとする課題】データを多値化した場
合においても、従来の場合と同様に幾つのノズルを吐出
するのか知ると、吐出ノズル数にしたがった制御が可能
である。しかしながら、多値化した場合、従来の場合の
ように、カウンタのみで吐出ノズル数を計数することは
できない。

【００１９】この問題点に鑑みて、本発明の課題は、多
値データをにおいても吐出ノズル数を計数することにあ
る。

【００２０】

【課題を解決するための手段】請求項１のインクジェッ
トヘッド駆動回路は、少なくとも１回以上のインク滴の
吐出タイミングをもつ印字周期を有し、前記印字周期が
繰り返され、かつ、前記吐出タイミングの何れかにおい
て印刷媒体上にインク滴を吐出する１以上のノズルを有
するインクジェットヘッド駆動装置であって、前記ノズ
ルの各々に対し、前記印字周期中において前記吐出タイ
ミングのうち何れの吐出タイミングで吐出するかを決定
する２ビット以上の多値データ生成手段と、任意の吐出
タイミングでインク滴を印刷媒体上に吐出させるインク
吐出手段と、各吐出タイミングにおいて、インク滴を吐
出するノズルの数を求めるノズル数算出手段と、を有す
ることを特徴とする。

【００２１】上記構成によれば、多値を用いても、複数
の吐出タイミングの各々において、吐出されるノズルの
数を求めるという効果を有する。

【００２２】請求項２のインクジェット駆動回路は、前
記ノズル数算出回路のデータに基づいて、駆動波形の変
形を行う。

【００２３】上記構成によれば、多値を用いても、各吐
出タイミングにおいて、適切な駆動波形を用いることが
でき、適切なインク滴を吐出するという効果を有する。

【００２４】請求項３記載のインクジェットヘッド駆動
回路は、前記ノズル数算出回路が、多値の数分のカウン
タとラッチを有し、前記カウンタおよび前記ラッチは多
値のそれぞれに対応させてあり、前記複数の吐出タイミ
ングの何れで前記多値の各値が吐出するか対応するかを
示したデータを格納する第１のレジスタを有し、第１の
印字周期のためのデータは、その前の印字周期である第
２の印字周期中に転送され、該データ転送中に前記カウ
ンタが、対応する多値を有するノズル数を計数し、第１
の印字周期では、前記カウンタの値を前記ラッチに格納
し、前記ラッチに格納されたデータおよび前記第１のレ
ジスタの内容をもとに第１の周期の前記吐出タイミング
において幾つのノズルが吐出を行うかを算出する。

【００２５】上記構成によれば、データ転送時に多値の
各値の数をその多値に対応したカウンタが計数し、その
データをもとに各吐出タイミングにおける吐出ノズル数
を求めるという効果を有する。

【００２６】請求項４のインクジェットヘッド駆動回路
は、前記ノズル数算出回路が２入力加算器と第２のレジ
スタを有し、前記２入力加算器は一つの入力が前記第２
のレジスタの出力で、もう一つの入力が複数の前記ラッ
チうちの一つを時分割で選択され、前記吐出タイミング
において吐出する多値に対応する前記ラッチの値を、前
記第２のレジスタに累積していくことにより、幾つのノ
ズルが吐出を行うかを算出する。

【００２７】上記構成によれば、データ転送時に計数し
た各値の数をもとに、各吐出タイミングにおいて吐出す
る多値を与えられたノズルの数のみを２入力加算器を用
いて、順次、足しあわせ累積していくことにより、各吐
出タイミングにおいて吐出するノズル数を求めるという
効果を有する。

【００２８】請求項５のインクジェットヘッド駆動回路
は、多値の値の数分の入力をもつ加算器があり、前記ラ
ッチの出力は、データ加工装置を通り、前記多値の値の
数分の入力をもつ加算器の各入力に接続されており、前
記データ加工装置は、前記印字タイミングにおいて該当
する多値が吐出する場合は、前記ラッチの出力を出力
し、該当する多値が吐出しない場合はゼロを出力するこ
とにより、前記多値の値の数分の入力をもつ加算器の出
力が、前記印字タイミングにおいて吐出するノズルの数
となる。

【００２９】上記構成によれば、データ転送時に計数し
た各値の数をもとに、各吐出タイミングにおいて吐出す
る多値を与えられたノズルの数のみを多入力の加算器
で、一度に合計し、各吐出タイミングにおいて吐出する
ノズル数を求めるという効果を有する。

【００３０】

【発明の実施の形態】以下、本発明の実施形態を図面に
基づいて説明する。

【００３１】（実施例１）図１は、請求項第１および第
３、第４記載の発明に係わるインクジェットヘッド駆動
回路の実施例のブロック図で、あり、図７の構成で１の
ヘッド駆動回路内にあり、吐出するノズルの数を数え
る。

【００３２】図１のカウンタ１１１Ａ，Ｂ，Ｃ，Ｄは７
ビットのカウンタで、データ転送の際、次のラッチ信号
からラッチ信号の間の１周期に、多値のそれぞれの値が
幾つあるか数えるもので、１１１Ａが値０、１１１Ｂが
値１、１１１Ｃが値２、１１１Ｄが値３を数える。１１
２Ａ，Ｂ，Ｃ，Ｄはカウンタ１１１Ａ〜Ｄの値をラッチ
信号のパルスのタイミングで格納するものである。１１
３Ａ〜Ｄは、トライステートバッファで、制御信号がＨ
ＩＧＨのとき、入力の論理レベルをそのまま出力し、制
御信号がＬＯＷならば出力は高抵抗状態になる。１１４
は７ビットの加算器で二つの入力の和を出力する。加算
器１１４の出力は１１５のラッチに接続されており、ラ
ッチ１１５の出力は加算器１１４の一方の入力となって
おり、後に、ラッチ１１２Ａ〜Ｄの値を累積していくと
きに用いる。１１６はトグルフリップフロップで、シリ
アルクロックの立ち上がりエッジで出力が反転する。１
１７はＤフリップフロップでトグルフリップフロップの
出力の立ち下がりエッジでシリアルデータをラッチす
る。１１８はデコーダで、入力の値に従い出力４本のう
ちに一本のみをＨＩＧＨにする。１１９は制御部で、ラ
ッチ１１２Ａ〜Ｄの値を累積するための制御を行う。１
２１はパターンレジスタで、図１２と同じ構造のもので
あるが、ヘッド上にあるわけではない。１２０Ａ〜Ｄは
ＡＮＤゲートであり、その出力が、トライステートバッ
ファ１１３Ａ〜Ｄの出力を制御する。１２２はプルダウ
ン抵抗であり、トライステートバッファ１１３Ａ〜Ｄの
出力７ビットに対応して７本の信号線が４つのトライス
テートバッファの出力と共通になっているが、その各々
７本の信号線に、プルダウン対抗１２２が１個ずつ計７
個接続されており、７ビットのうちの特定のビットがす
べてのバッファにおいて高抵抗のときに、そのビットの
信号レベルを０にする。

【００３３】図２はシリアルデータおよび、シリアルク
ロックが入力されたときの、トグルフリップフロップお
よびＤフリップフロップの動作を示したものである。ラ
ッチ信号のパルスにより、トグルフリップフロップ１１
６の出力は強制的にＨＩＧＨになる。やがて、シリアル
クロックとシリアルデータの入力が始まると、トグルフ
リップフロップ１１６の出力が変化する。これに従い、
Ｄフリップフロップ１１７は、シリアルデータの各ノズ
ルの２ビットのうちＨ側のデータだけをラッチする。ト
グルフリップフロップ１１６の出力は、シリアルクロッ
クパルスを２分周していることになり、２パルスに１度
立ち上がりおよび立ち下がりエッジを発生させる。たと
えば図２のＴ１では、Ｄフリップフロップ１１７の出力
は６４番目のノズルのＨデータが入っており、シリアル
データ入力は６４番目のノズルのＬデータである。した
がって、デコーダ１１８の入力は、６４番目のノズルの
ＨデータとＬデータになっている。よって、Ｔ１のタイ
ミングで、デコーダ１１８の４本の出力のうちＨＩＧＨ
になっているものは、６４番ノズルの多値のうちどの値
になっているかに対応する。

【００３４】ここで、デコーダ１１８の出力は、入力の
値が値０の場合、カウンタ１１１Ａに接続されているも
ののみがＨＩＧＨになり、値１の場合はカウンタ１１１
Ｂに接続されてるもののみが、値２の場合はカウンタ１
１１Ｃに接続されているもののみが、値３の場合はカウ
ンタ１１１Ｄに接続さているもののみが、ＨＩＧＨにな
るようになっている。これらデコーダ１１８の出力は、
カウンタ１１１Ａ〜Ｄのカウントイネーブルに接続され
ており、カウンタ１１１Ａ〜Ｄはカウントイネーブルが
ＨＩＧＨのときにカウンタ１１１Ａ〜Ｄのクロック端子
の立ち上がりにおいて、インクリメントする。クロック
端子はトグルフリップフロップ１１６の出力と接続され
ているので、図２からわかるように、Ｔ１でインクリメ
ントする可能性があるが、実際インクリメントするの
は、カウントイネーブルの論理レベルがＨＩＧＨのカウ
ンタに限る。先に述べたように、Ｔ１におけるカウント
イネーブルの論理レベルは６４番ノズルの印字データの
値によるので、たとえば、値０ならば、カウンタ１１１
Ａがインクリメントする。同様に、値１ならば１１１Ｂ
が、値２ならば１１１Ｃが、値３ならば、１１１Ｄがイ
ンクリメントする。このようにして、時刻Ｔ１におい
て、カウンタ１１１Ａ〜Ｄの何れか１個が６４番目のノ
ズルに関して、インクリメントされる。

【００３５】６３番目、６２番目、…、１番目のノズル
に関しても同様なことが言え、かつ、カウンタのクリア
端子はラッチ信号に接続されていて、ラッチ信号により
カウンタ１１１Ａ〜Ｄの出力は０になっているので、６
４ノズル分のデータを転送し終えたときには、カウンタ
１１１Ａ〜Ｄはそれぞれ、６４ノズル中の、値０のノズ
ル数、値１のノズル数、値２のノズル数、値３のノズル
数を出力している。

【００３６】この状態で、次の印字周期が始まるが、こ
れはラッチ信号のパルスが新たに入力されることを意味
し、したがって、カウンタ１１１Ａ〜Ｄの出力は、それ
が接続されているラッチ１１２Ａ〜Ｄに格納され（ラッ
チ１１２Ａ〜Ｄのクロック端子はラッチ信号に接続され
ている）、次の印字周期における多値の各値のノズル数
を保持し、カウンタ１１１Ａ〜Ｄは次の次の周期におけ
る多値の各値のノズル数を計数し始める。

【００３７】以上のように、各印字周期において、多値
の各値のノズル数を求めることができるが、図１０のよ
うに印字周期内ではパルスが複数あるので、その各々の
パルスに対して、幾つのノズルが吐出を行うか求める方
法を図１０の波形を例に取り以下に説明する。

【００３８】まずラッチ信号のパルスが入力され駆動波
形の第１パルスに関して、吐出するノズル数を求める。
ノズル数を求めるのは、パルスが実際に立ち上がる前ま
でに行われなければならないが、計算はラッチ信号のパ
ルスが入力されてから始めるので、ラッチ信号のパルス
と、駆動波形のパルスの立ち上がりの間には十分な時間
があって、かつ、制御部１１８は十分速いクロックを用
いているため、この時間内に計算できるものとする（さ
もなければ、駆動波形の最初のパルスをラッチ信号パル
スにたいして遅らせればよい）。

【００３９】駆動波形の第１から第４までの各パルスが
印加されるノズル数は概略次のようにして求められる。
この印字周期における多値の値０、１、２、３のノズル
数（ラッチ１１２Ａ〜Ｄの内容）をＮＺ０、ＮＺ１、Ｎ
Ｚ２、ＮＺ３とする。また、Ｑ０という値を定義し、多
値の値０を割り当てられたノズルが、その駆動波形のパ
ルスに対して、パルスを印加する場合は１、印加しない
場合は０をとるものとする。Ｑ１、Ｑ２、Ｑ３も同様
に、それぞれ、値１、２、３に関して定義する。このよ
うにすれば、注目しているパルスにおいて、印加される
ノズルの数は、Ｑ０×ＮＺ０＋Ｑ１×ＮＺ１＋Ｑ２×ＮＺ２＋Ｑ３×Ｎ
Ｚ３となる。Ｑ０、Ｑ１、Ｑ２、Ｑ３は、図１２における、
マルチプレクサ２６１の出力Ｑ０、Ｑ１、Ｑ２、Ｑ３の
値で、ＬＯＷを０とし、ＨＩＧＨを１としたものと等し
い。以下、Ｑ０、Ｑ１、Ｑ２、Ｑ３はこのような見方を
する。

【００４０】上式の計算を実行する手順を、駆動波形の
第１パルスを例にとって説明する。

【００４１】最終的な出力は、ラッチ１１５の出力から
出力されるが、ラッチ１１５は、計算途中の値を一次格
納するためにも用いられ、計算に先立ちクリアしてお
く。ラッチ１１５の出力の値をＯＵＴとする。そうする
と、この時点でＯＵＴ＝０であり、この状態において、
まず上式のＱ０×ＮＺ０を計算する。

【００４２】印字周期の始まりで、ラッチ信号のパルス
が入力されるのだが、このとき、先に説明したように、
パターンレジスタ１２１は、第１パルスの吐出情報を出
力している。すなわちＱ０、Ｑ１、Ｑ２、Ｑ３は第１パ
ルスの情報である。図１０より、Ｑ０のみ１で、Ｑ１、
Ｑ２、Ｑ３は０である。よって、ＡＮＤゲート１２０Ａ
〜Ｂのうち、出力がＨＩＧＨになる可能性があるのは、
ＡＮＤゲート１２０Ａのみである。このような状態にお
いて、制御部１１９はＡＮＤゲート１２０Ａに接続され
ている信号線をＨＩＧＨにする。他のＡＮＤゲートに接
続されている制御部１１９の信号線はＬＯＷである。こ
こにおいて、ＡＮＤゲート１２０Ａのみが、二つの入力
ともにＨＩＧＨとなり、出力もＨＩＧＨとなる。ＡＮＤ
ゲート１２０Ａの出力はトライステートバッファ１１３
Ａに接続されており、トライステートバッファ１１３Ａ
はラッチ１１２Ａの出力すなわち上式のＮＺ０を出力す
る。ところで、ＡＮＤゲート１２０Ｂ、Ｃ、Ｄの出力は
すべてＬＯＷなので、トライステートバッファ１１３
Ｂ、Ｃ、Ｄの出力は高抵抗になっており、出力をドライ
ブしない。したがって、加算器１１４の入力になるトラ
イステートバッファ１１３Ａ〜Ｄの共通の７ビットの信
号線は、トライステートバッファＡがドライブし、トラ
イステートバッファＡの入力値と等しくなっている。こ
れは加算器１１４の入力Ａは、ＮＺ０ということであ
る。加算器１１４のもう一方の入力Ｂはラッチ１１５の
出力であり、この時点では０である。したがって、加算
器１１４の出力は、ＮＺ０となっている。ＮＺ０になっ
ている加算器１１４の出力はラッチ１１５の入力になっ
ており、ここで、ラッチ１１５にクロックパルスをおく
ると、ラッチ１１５の出力ＯＵＴはＮＺ０となる。この
時点でＱ０×ＮＺ０を計算し終えたことになる。

【００４３】次にＱ０×ＮＺ０＋Ｑ１×ＮＺ１を計算す
る。制御部１１９からのＡＮＤゲート１２０Ａに接続さ
れている信号線をＬＯＷにし、続いて、ＡＮＤゲート１
２０Ｂに接続されている信号線をＨＩＧＨにする。ここ
で、制御部１１９の信号という観点からみると、ＡＮＤ
ゲート１２０Ａ〜Ｄのうち、ＡＮＤゲートＢのみの出力
がＨＩＧＨになる可能性がある。ところが、図１０のよ
うに駆動波形の第１パルスにおいて、Ｑ１は０であるた
め、ＡＮＤゲートＢの出力はＬＯＷである。よって、ト
ライステートバッファ１１３Ａ〜Ｄの出力はすべて高抵
抗である。すると、加算器１１４の入力Ａをドライブす
るのは、プルダウン抵抗１２２となり、加算器１１４の
入力Ａは０となる。加算器１１４の入力Ｂは先の計算の
結果により、ＯＵＴ＝ＮＺ０となっている。したがっ
て、加算器１１４の出力は、ＯＵＴ＝ＮＺ０＋０＝ＮＺ
０となる。これで、Ｑ０×ＮＺ０＋Ｑ１×ＮＺ１が計算
されたことになる。

【００４４】同様にして、Ｑ０×ＮＺ０＋Ｑ１×ＮＺ１
＋Ｑ２×ＮＺ２、Ｑ０×ＮＺ０＋Ｑ１×ＮＺ１＋Ｑ２×
ＮＺ２＋Ｑ３×ＮＺ３も計算され、駆動波形の第１パル
スが印加されるノズル数を得る。この場合、Ｑ２、Ｑ３
ともに０であるため、ＯＵＴ＝ＮＺ０となる。この結果
を用い、たとえば、駆動波形の第１パルスの形を変える
ことができる。

【００４５】駆動波形の第２パルスに関しても同様に計
算できる。この場合、図１０よりＱ０、Ｑ１は０、Ｑ
２、Ｑ３は１なので、計算にしたがって、ＯＵＴ＝Ｑ０×ＮＺ０＝０、ＯＵＴ＝Ｑ０×ＮＺ０＋Ｑ１×ＮＺ１＝０、ＯＵＴ＝Ｑ０×ＮＺ０＋Ｑ１×ＮＺ１＋Ｑ２×ＮＺ２＝
ＮＺ２、ＯＵＴ＝Ｑ０×ＮＺ０＋Ｑ１×ＮＺ１＋Ｑ２×ＮＺ２＋
Ｑ３×ＮＺ３＝ＮＺ２＋ＮＺ３となり、最終的にＮＺ２＋ＮＺ３本のノズルに第２パル
スが印加されることがわかる。

【００４６】駆動波形の第２パルス、第３パルス、第４
パルスに関しても同様に計算できる。

【００４７】以上のように本実施例においては、２ビッ
トからなる４値をとる多値データににおいて、駆動波形
の各パルスが印加されるノズル数を求めることができ
る。

【００４８】以上のようにして求められたノズル数はた
とえば波形制御に用いられる。以下にノズル数に応じた
波形制御の説明をする。図３に波形制御を行うブロック
のブロック図を示す。１３０はアドレス変換部であり、
上述のようにして求められたノズル数情報（図１の”出
力”）から、後述の波形メモリ１３２のアドレスの上位
２ビットを生成する回路である。１３１は駆動回路シー
ケンサで、図７の制御部より、波形を作るタイミングを
与えられ、波形メモリに対して連続アドレスを生成する
回路である。波形メモリは、１０ビットアドレス、８ビ
ットデータの半導体メモリであり、４個のメモリブロッ
クに分かれ、それぞれ、吐出ノズル数に応じて適正化さ
れた波形情報が格納されており、各メモリブロックの低
位アドレスから、高位アドレスにかけて時間順に、波形
の電位を示すデータが格納されている。１３４は８ビッ
トのＤ／Ａコンバータであり、波形メモリからのデジタ
ル出力をＤ／Ａ変換して駆動波形を生成する。

【００４９】以上のような構成において、ノズル数に応
じて波形を変化させる方法を示す。波形メモリの４つの
メモリブロックを選択するのがアドレス変換部１３０で
ある。アドレス変換部１３０は、図１の”出力”より７
ビットのデータを得るが、その上位の３ビットを用い
て、２ビットの出力をする。具体的には、ノズル数情報
の最上位ビットが０の場合（６４本のノズルがすべて吐
出のとき）、上位から２番目と３番目のビットをそのま
ま出力する。最上位ビットが１のときには、出力を共に
１にする。こうして、図３に示すようなメモリブロック
の選択がなされる。メモリブロックが選択されれば、駆
動回路シーケンサ１３１が、アドレスの下位の８ビット
を０からインクリメントして、メモリブロック内に時系
列に格納されている電位に関するデータをＤ／Ａコンバ
ータ１３４に出力し、Ｄ／Ａコンバータ１３４はそのデ
ータに応じた出力をする。

【００５０】この様にして、ノズル数に応じた波形を出
力することができる。

【００５１】なお、本実施例においては、２ビットから
なる４値を取る多値データを扱っていたが、３ビット以
上で４値以上をとる多値データも同様にして駆動波形の
各パルスが印加されるノズル数を求めることができる。
このとき、カウンタ、ラッチ、トライステートバッファ
の数は増える。また、たとえば３ビットデータならば、
トグルフリップフロップ１１６の代わりに３クロックに
１回、パルスを発生させる回路が必要であり、Ｄフリッ
プフロップ１１７も二つ必要であるので、クロックのタ
イミングをとるための回路も必要である。さらに、デコ
ーダ１１８の入出力の線数は増える。制御部も繰り返し
計算の回数が増え、パターンレジスタも大規模になる。

【００５２】また、本実施例においては、駆動波形の各
パルス周期が始まってから（ラッチ信号や切り替え信号
のパルスが入力されてから）そのパルスにおいて吐出が
行われるノズル数の計算を開始したが、各パルス周期が
始まる前に計算を終了させるようにしてもよい。駆動波
形のパルスが４発とわかっているので、前の印字周期中
の３回目の切り替え信号のパルスが入力されたら、今回
の印字周期の第１パルスに関する計算を直ちに行い、ラ
ッチ信号のパルスが入力される前に、今回の印字周期の
第１パルスに関する結果を得ておく。同様にラッチ信号
のパルスが入力されたら、駆動波形の第２パルスに対す
る計算をおこない、１回目の切り替え信号パルスでは、
駆動波形の第３パルスに関する計算をおこない、２回目
の切り替え信号のパルスでは、駆動波形の第４パルスに
関する計算をおこない、さらに３回目の切り替え信号の
パルスでは、次の印字周期の第１パルスに関する計算を
おこなう。ただし、３回目の切り替え信号のパルス以前
にデータ転送が終了しているものとする。

【００５３】（実施例２）図４は図７において、ヘッド
上ＩＣ２の構造を変え、ヘッド上ＩＣ２への転送方法が
実施例１から変更された場合のタイミング図である。図
１４の場合とシリアルデータの転送順序が異なり、最初
に６４番ノズルから１番ノズルの高位ビットをすべて送
ってから、６４番ノズルから１番ノズルの低位ビットの
データを転送する。この転送順序は、駆動波形の各パル
スへ印加されるノズル数を求めるという観点では望まし
くないが、たとえば、過去に作られたヘッド上ＩＣ２が
この形であった場合にはこのような転送が行われる。ま
た、この転送手順を用いる場合、多値対応のヘッド上Ｉ
Ｃ２に多値データとして高位、低位の６４ビットずつ計
１２８ビットを転送せずに、６４ビットだけ転送して、
多値でない旧来の型のヘッド上ＩＣとしても用いること
ができるという長所があるので用いる場合もある（この
ためには、図１２のパターンレジスタの内容を、値０の
列（縦方向）と値２の列と同じ値（第１パルスは、値０
のと値２が同じ値を取る等）にし、値１の列と値３の列
を同じ値にすればよい。こうすれば、低位ビットのデー
タによらず、高位ビットのみが吐出に影響し、低位ビッ
トのデータを送る必要がない）。

【００５４】図４のような転送方法により、多値の各値
の数を求めるために、図５のような構成をとる。この構
成と図１の構成の違いは、図４においては、図１におけ
るトグルフリップフロップ１１６がなくなり１２３の制
御部IIが追加され、図１におけるＤフリップフロップが
なくなりシフトレジスタ１２４が追加されたところであ
る。シフトレジスタ１２４は６４ビットのシフトレジス
タである。

【００５５】この構成において多値の各値は次のように
数えられる。

【００５６】制御部II１２３の出力は、カウンタ１１１
Ａ〜Ｄのクロック端子に接続されているが、ラッチ信号
のパルスが入力されてから、シリアルクロックのパルス
が６４回入力される間、カウンタ１１１Ａ〜Ｄにクロッ
クパルスは送らない。この為、カウンタ１１１Ａ〜Ｄは
６４ビットの転送が終わる時点ではすべて０を出力して
いる。また、この期間、シフトレジスタ１２４にはデー
タが６４ビット分入力されて格納されているが、これら
のデータは各ノズルに対する多値のデータの上位ビット
である。この時点におけるシフトレジスタ１２４の出力
は、ラッチ信号が入力されてから最初に入力されたデー
タであり、すなわち図４より６４Ｈが出力されている。

【００５７】６５回目のクロックパルスの立ち上がりの
時点で、シリアルデータは６４Ｌが出力されている。ま
た、先に述べたようにシフトレジスタ１２４は、６４Ｈ
のデータを出力している。すなわち、デコーダ１１８の
この時点における入力は６４番ノズルの上位ビットと下
位ビットであり、したがって、デコーダ１１８の出力
は、カウンタ１１１Ａ〜Ｄのうちの６４番ノズルの多値
の値に対応したカウンタのみのカウントイネーブルをア
クティブにしている。

【００５８】また、制御部II１２３は６５回目のシリア
ルクロックのパルス以降は、このパルスと同じタイミン
グで、パルスをカウンタ１１１Ａ〜Ｄに送る。６５番目
のパルスの時点では先に述べたように、カウンタ１１１
Ａ〜Ｄのうちの６４番ノズルの多値の値に対応したカウ
ンタのみのカウントイネーブルがアクティブなので、そ
のカウンタのみが、６５回目のクロックのパルスの立ち
上がりでインクリメントされる。また、このクロックパ
ルスの立ち上がりで、シフトレジスタ１２４の出力は６
３Ｌに切り替わる。

【００５９】次のクロックパルスの立ち上がり時では、
シフトレジスタ１２４は６３Ｈのデータを出力してお
り、シリアルデータは６３Ｌのデータを出力しているの
で、カウンタ１１１Ａ〜Ｄのうち、６３番目のノズルに
対応する多値の値のカウンタがインクリメントされる。

【００６０】同様の過程が６２番目のノズルのデータ、
・・・、１番目のノズルのデータに関してなされる。１２
８ビットのデータを転送し終えた時点では、次の印字周
期において、多値の各値を有するノズルの数を、各値に
対応したカウンタＡ〜Ｄが保持している。その後の処理
は、実施例１と同様である。

【００６１】以上のように、本実施例においては、デー
タ転送が図４のように行われていても、多値の各値を計
数することができる。

【００６２】なお、転送方法は他にも考えられるが、制
御部II１２３およびシフトレジスタ１２４を適切に構成
することにより、本実施例のような効果を得られる。中
でも一番簡単な例は、上位ビットと下位ビットをそれぞ
れ独立の信号線で、同じタイミングで転送するといもの
であるが、この場合だと、これらの信号線をデコーダ１
１８に直接接続し、カウンタ１１１Ａ〜Ｄのクロック端
子をシリアルクロックに接続すれば、制御部II１２３お
よびシフトレジスタ１２４に対応するものがなくても実
施できる。

【００６３】（実施例３）図６は負荷計数回路の第３の
実施例のブロック図である。本実施例においては、デー
タ転送は実施例１と同様で、多値の各値の数を計数する
方法も同様であるが、その数から、駆動波形の各パルス
の駆動ノズル数を求める方法が異なる。図１と比較し
て、図６の主な違いは、以下の通りである。図１におけ
る加算器１１４とラッチ１１５の代わりに加算器１２５
が図６では用いられていて、加算器１２５は、４入力の
加算器である。制御部１１９、ＡＮＤゲート１２０Ａ〜
Ｂは存在せず、パターンレジスタ１２１の出力が直接、
トライステートバッファ１１３Ａ〜Ｄを制御している。
トライステートバッファ１１３Ａ〜Ｄの出力は抵抗１２
６Ａ〜Ｄでプルダウンされ、加算器１２５に入力され
る。

【００６４】このような構成においては、たとえば、図
１０の第２パルスが開始するときの切り替え信号のパル
スが入力されると、パターンレジスタ１２１の出力は、
トライステートバッファ１１３Ａと１１３Ｂをハイイン
ピーダンス状態にし、トライステートバッファ１１３Ｃ
と１１３Ｄはそれぞれラッチ１１２Ｃとラッチ１１２Ｄ
の値を出力するように出力になる。このため、抵抗１２
６Ａ、Ｂにより多値の値０と値１に関する加算器１２５
の入力は０になり、値２と値３に関する加算器１２５の
入力は、それぞれの値の数となり、加算器１２５の出力
は値２と値３をもつノズルの数を示すことになる。

【００６５】以上のように本実施例においては、実施例
１と異なり、時分割で計算する必要が無く、求めたい出
力が直ちに加算器１２５より出力される。ただ、加算器
１２５のハードウェア量は大きくなる。

【００６６】

【発明の効果】以上説明したように、本発明に係わるイ
ンクジェットヘッド駆動回路においては、多値のデータ
の転送においても、駆動波形の各吐出パルスが幾つのノ
ズルを駆動するかを知ることができ、この結果を用い、
駆動波形に対して波形の調整等の操作を行うことができ
る。

【図面の簡単な説明】

【図１】本発明実施例１にかかわる負荷計数回路の実施
例のブロック図である。

【図２】本発明実施例１にかかわるデータ転送のタイミ
ング図である。

【図３】本発明実施例１にかかわる波形制御を行うブロ
ックのブロック図である。

【図４】本発明実施例２にかかわるデータ転送のタイミ
ング図である。

【図５】本発明実施例２にかかわる負荷計数回路の実施
例のブロック図である。

【図６】本発明実施例３にかかわる負荷計数回路の実施
例のブロック図である。

【図７】本発明および従来例にかかわるインクジェット
式のプリンタのブロック図である。

【図８】従来例にかかわるヘッド部の回路ブロック図で
ある。

【図９】従来例にかかわるデータ転送のタイミング図で
ある。

【図１０】本発明および従来例にかかわる多値データを
用いたときの吐出方法を示す図である。

【図１１】本発明および従来例にかかわる多値データを
用いた場合のヘッドの回路ブロック図である。

【図１２】本発明および従来例にかかわるパターンレジ
スタの回路図である。

【図１３】本発明および従来例にかかわる組合せ回路２
５の回路図である。

【図１４】本発明および従来例にかかわる多値のデータ
転送のタイミング図である。

【符号の説明】

１ヘッド駆動回路２ヘッド上ＩＣ３ヘッド部４制御部５本体６ＦＦＣ２１シフトレジスタ２２ラッチ２３アナログスイッチ２４圧電素子２５組合せ回路２６パターンレジスタ１１１Ａ、Ｂ、Ｃ、Ｄカウンタ１１２Ａ、Ｂ、Ｃ、Ｄラッチ１１３Ａ、Ｂ、Ｃ、Ｄトライステートバッファ１１４加算器１１５ラッチ１１６トグルフリップフロップ１１７Ｄフリップフロップ１１８デコーダー１１９制御部１２０Ａ、Ｂ、Ｃ、ＤＡＮＤゲート１２１パターンレジスタ１２２プルダウン抵抗１２３制御部II １２４シフトレジスタ１２５加算器１３０アドレス変換部１３１駆動回路シーケンサ１３２波形メモリ１３４Ｄ／Ａコンバータ１２６Ａ、Ｂ、Ｃ、Ｄ抵抗２５１、２５２、２５３、２５４、２５５ゲート２６０フリップフロップ２６１マルチプレクサ２６２カウンタ

Claims

【特許請求の範囲】

【請求項１】少なくとも１回以上のインク滴の吐出タ
イミングをもつ印字周期を有し、前記印字周期が繰り返
され、かつ、前記吐出タイミングの何れかにおいて印刷
媒体上にインク滴を吐出する１以上のノズルを有するイ
ンクジェットヘッド駆動装置であって、前記ノズルの各
々に対し、前記印字周期中において前記吐出タイミング
のうち何れの吐出タイミングで吐出するかを決定する２
ビット以上の多値データ生成手段と、任意の吐出タイミ
ングでインク滴を印刷媒体上に吐出させるインク吐出手
段と、各吐出タイミングにおいて、インク滴を吐出する
ノズルの数を求めるノズル数算出手段と、を有すること
を特徴とするインクジェットヘッド駆動装置。
【請求項２】前記ノズル数算出回路のデータに基づい
て、駆動波形の変形を行う請求項１のインクジェット駆
動回路。
【請求項３】前記ノズル数算出回路が、多値の数分の
カウンタとラッチを有し、前記カウンタおよび前記ラッ
チは多値のそれぞれに対応させてあり、前記複数の吐出
タイミングの何れで前記多値の各値が吐出するか対応す
るかを示したデータを格納する第１のレジスタを有し、
第１の印字周期のためのデータは、その前の印字周期で
ある第２の印字周期中に転送され、該データ転送中に前
記カウンタが、対応する多値を有するノズル数を計数
し、第１の印字周期では、前記カウンタの値を前記ラッ
チに格納し、前記ラッチに格納されたデータおよび前記
第１のレジスタの内容をもとに第１の周期の前記吐出タ
イミングにおいて幾つのノズルが吐出を行うかを算出す
る請求項１のインクジェットヘッド駆動回路。
【請求項４】前記ノズル数算出回路が２入力加算器と
第２のレジスタを有し、前記２入力加算器は一つの入力
が前記第２のレジスタの出力で、もう一つの入力が複数
の前記ラッチうちの一つを時分割で選択され、前記吐出
タイミングにおいて吐出する多値に対応する前記ラッチ
の値を、前記第２のレジスタに累積していくことによ
り、幾つのノズルが吐出を行うかを算出する請求項３の
インクジェットヘッド駆動回路。
【請求項５】多値の値の数分の入力をもつ加算器があ
り、前記ラッチの出力は、データ加工装置を通り、前記
多値の値の数分の入力をもつ加算器の各入力に接続され
ており、前記データ加工装置は、前記印字タイミングに
おいて該当する多値が吐出する場合は、前記ラッチの出
力を出力し、該当する多値が吐出しない場合はゼロを出
力することにより、前記多値の値の数分の入力をもつ加
算器の出力が、前記印字タイミングにおいて吐出するノ
ズルの数となる、請求項３のインクジェットヘッド駆動
回路。