JP2001230531A - Method of mounting electronic component - Google Patents

Method of mounting electronic component

Info

Publication number
JP2001230531A
JP2001230531A JP2000042476A JP2000042476A JP2001230531A JP 2001230531 A JP2001230531 A JP 2001230531A JP 2000042476 A JP2000042476 A JP 2000042476A JP 2000042476 A JP2000042476 A JP 2000042476A JP 2001230531 A JP2001230531 A JP 2001230531A
Authority
JP
Japan
Prior art keywords
solder
mounting
motherboard
electronic component
pad portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000042476A
Other languages
Japanese (ja)
Inventor
Akira Suzuki
明 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon CMK Corp
CMK Corp
Original Assignee
Nippon CMK Corp
CMK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon CMK Corp, CMK Corp filed Critical Nippon CMK Corp
Priority to JP2000042476A priority Critical patent/JP2001230531A/en
Publication of JP2001230531A publication Critical patent/JP2001230531A/en
Pending legal-status Critical Current

Links

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a method of mounting an electronic component which is superior in bonding reliability. SOLUTION: A solder precoating layer is formed on a bonding pad for mounting component with a BVH structure of a mother board. Subsequently, after the solder is precipitated, electronic components are mounted on the mother board.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】本発明はマザーボード上への電子部品の実
装方法に関する。
The present invention relates to a method for mounting an electronic component on a motherboard.

【0002】[0002]

【従来の技術】近年、情報機器やその周辺に用いられる
端末部品は経済活動の拡大に伴い飛躍的にその使用範囲
を増加させている。これらの機器や部品に使用されるプ
リント基板はその機器が本質的に持つ小型化や軽量化の
要求と、プリント基板上に実装される半導体実装パッド
の高密化と小型化が要求されている。このような半導体
部品の高密度化や小型化に対応する技術として、マザー
ボードとパッケージ部品の接続強度に於ける信頼性の向
上技術が要求されるようになってきている。
2. Description of the Related Art In recent years, the use range of terminal components used for information equipment and peripheral devices has been dramatically increased with the expansion of economic activities. The printed circuit boards used for these devices and components are required to be smaller and lighter in nature, and the density and size of semiconductor mounting pads mounted on the printed circuit boards are required. As a technology for responding to such high density and miniaturization of semiconductor components, a technology for improving reliability in connection strength between a motherboard and a package component has been required.

【0003】また、半導体部品の高密化や小型化に対応
する基板としては、ビルドアップ多層配線基板が有効で
ある。しかしながら、ビルドアップ多層配線基板に於け
るBVH構造のCSP・BGA接続パッドは、へこみ部
分を有しているため、そのパッドとはんだボールの接続
部分にはBVHパッドの構造上、気泡が発生することが
度々あった。さらにこの気泡は熱感時の膨張により、ク
ラックの発生を生じさせ、最終的には半導体実装部品の
マザーボードからの脱落を起こす可能性を有している。
Further, a build-up multi-layer wiring board is effective as a board corresponding to high density and miniaturization of semiconductor components. However, since the CSP / BGA connection pad of the BVH structure in the build-up multilayer wiring board has an indented portion, bubbles may be generated at the connection portion between the pad and the solder ball due to the structure of the BVH pad. There were many times. Further, these bubbles may cause cracks due to expansion when heated, and eventually cause semiconductor mounted components to fall off the motherboard.

【0004】そのため、半導体部品の高密化や小型化に
対応する基板作成技術として、マザーボードのはんだボ
ール接続箇所、及びパッケージ部品のはんだボール接続
箇所において、実装部品を脱落させない高い接続強度技
術、BVH構造とはんだボールの接続箇所において気泡
を発生させない技術、更に、より高密度化になる接続パ
ッドに対してもブリッジなどを発生させないはんだ塗布
技術が同時に必要とされている。
[0004] Therefore, as a substrate preparation technology corresponding to the high density and miniaturization of semiconductor components, a high connection strength technology for preventing mounting components from dropping at solder ball connection portions of a mother board and a solder ball connection portion of a package component, and a BVH structure. At the same time, there is a need for a technology that does not generate air bubbles at the connection points between the solder balls and the solder balls, and a solder application technology that does not generate bridges and the like even for connection pads that have a higher density.

【0005】而して、例えば特開平8−204113号
公報には、BVH構造の接続パッドを無電解めっきで平
滑化する技術が開示されている。また、特開平11−1
91673号公報には、はんだ以外の材料を用いて接続
強度を向上せしめて接続信頼性を向上させる技術が開示
されている。
[0005] For example, JP-A-8-204113 discloses a technique for smoothing connection pads having a BVH structure by electroless plating. Also, JP-A-11-1
Japanese Patent No. 91733 discloses a technique for improving connection reliability by using a material other than solder to improve connection strength.

【0006】しかしながら、特開平8−204113号
公報の方法ではBVH構造の接続パッドを平滑化するこ
とは出来るが、はんだボールとの接続強度の向上と信頼
性の向上の分野には特徴を有していない。また、特開平
11−191673号のような接続強度技術は、BVH
構造を含まない平滑なパッド部分には有効だが、BVH
構造やBVH構造と平滑なパッドの混合したCSP・B
GA搭載用パッドでの使用としては記載が無く、設計上
などの利点からBVH構造を多く使用する高密度基板へ
の応用としては困難である。したがって、半導体実装部
品の小型化に対応できる接続信頼性技術として、実装
部品を脱落させない高い接続強度技術、BVH構造と
はんだボールの接続箇所において気泡を発生させない技
術、より高密度化になる接続パッドに対してもブリッ
ジなどを発生させないはんだ塗布技術に対応できる充分
な方法はまだないのが実状である。
[0006] However, the method disclosed in Japanese Patent Application Laid-Open No. 8-204113 can smooth the connection pad of the BVH structure, but has a feature in the field of improvement in connection strength with solder balls and improvement in reliability. Not. Further, a connection strength technology as disclosed in Japanese Patent Application Laid-Open No.
BVH is effective for the smooth pad part without the structure.
CSP / B with mixed structure and smooth pad with BVH structure
There is no description for use in a pad for mounting a GA, and it is difficult to apply to a high-density substrate using a large number of BVH structures due to advantages in design and the like. Therefore, as connection reliability technologies that can respond to miniaturization of semiconductor mounted components, high connection strength technology that does not cause the mounted components to fall off, technology that does not generate air bubbles at the connection points between the BVH structure and the solder balls, and connection pads that have higher densities As a matter of fact, there is still no sufficient method that can cope with a solder coating technique that does not generate a bridge or the like.

【0007】[0007]

【発明が解決しようとする課題】本発明は、斯かる実
状、すなわち上記に示されるようなCSP・BGA接続
信頼性技術として抱える問題を解消するためになされた
ものであり、その主な目的はビルトアップ多層配線基板
において、マザーボードとパッケージ部品の接続強度を
向上させ、CSP・BGA接合信頼性に優れた電子部品
の実装方法を提供することにある。
SUMMARY OF THE INVENTION The present invention has been made to solve such a situation, that is, the problem of the CSP / BGA connection reliability technology as shown above. It is an object of the present invention to provide a method for mounting an electronic component having excellent CSP / BGA bonding reliability by improving the connection strength between a motherboard and a package component in a built-up multilayer wiring board.

【0008】[0008]

【課題を解決するための手段】本発明者らは、上記目的
を達成するために種々研究を重ねた。その結果、半導体
実装部品の小型化に対応できる接続信頼性技術として、
実装部品を脱落させない高い接続強度技術、BVH講造
とはんだボールの接続箇所において気泡を発生させない
技術、更により高密度化になる接続パッドに対してもブ
リッジなどを発生させないはんだ塗布技術に対応するに
は、実装部品用接合パッド部分に、はんだプリコート処
理するのが極めて効果的であることを見出し、本発明を
完成するに至った。
Means for Solving the Problems The present inventors have conducted various studies to achieve the above object. As a result, as connection reliability technology that can respond to miniaturization of semiconductor mounted components,
Supports high connection strength technology that does not drop mounted components, technology that does not generate air bubbles at the connection point of BVH training and solder balls, and solder application technology that does not generate bridges etc. even for higher density connection pads Has found that it is extremely effective to perform a solder pre-coating process on a bonding pad portion for a mounted component, and has completed the present invention.

【0009】すなわち、本発明はマザーボードのBVH
構造を有する実装部品用接合パッド部分に、はんだプリ
コート層を形成し、次いではんだを析出せしめた後、当
該マザーボード上に電子部品を実装することにより上記
目的を達成したものである。
That is, the present invention relates to a motherboard BVH.
The above object has been achieved by forming a solder precoat layer on a bonding pad portion for a mounting component having a structure, depositing solder, and then mounting an electronic component on the motherboard.

【0010】また、本発明はマザーボードのBVH構造
を有する実装部品用接合パッド部分とBVH構造を有し
ない実装部品用接合パッド部分の双方に、はんだプリコ
ート層を形成し、次いではんだを析出せしめた後、当該
マザーボード上に電子部品を実装することにより上記目
的を達成したものである。
The present invention also provides a method for forming a solder precoat layer on both a bonding pad portion for a mounting component having a BVH structure and a bonding pad portion for a mounting component having no BVH structure on a mother board, and then depositing solder. The above object has been achieved by mounting electronic components on the motherboard.

【0011】また、本発明はマザーボードのBVH構造
を有する実装部品用接合パッド部分と電子部品の実装部
品用接合パッド部分の双方に、はんだプリコート層を形
成し、次いではんだを析出せしめた後、当該マザーボー
ド上に当該電子部品の実装することにより上記目的を達
成したものである。
Further, the present invention provides a solder pre-coat layer formed on both a bonding pad portion for a mounting component having a BVH structure of a motherboard and a bonding pad portion for a mounting component of an electronic component, and then deposits solder, and then deposits the solder. The above object has been achieved by mounting the electronic component on a motherboard.

【0012】[0012]

【発明の実施の形態】本発明においては、はんだプリコ
ート層の形成前に、予め実装部品用接合パッド部分にめ
っき処理をするのが接続パッド部分の酸化防止や腐食防
止の点で望ましく、斯かるめっき処理としては例えば無
電解Ni/Auめっき処理が好ましいものとして挙げら
れる。
DESCRIPTION OF THE PREFERRED EMBODIMENTS In the present invention, it is desirable to perform plating on the bonding pad portion for mounting components before forming the solder precoat layer from the viewpoint of preventing oxidation and corrosion of the connection pad portion. As the plating treatment, for example, an electroless Ni / Au plating treatment is preferably mentioned.

【0013】本発明に於けるはんだプリコート層は、有
機酸鉛及び錫を主成分とするはんだペースト、特に有機
酸鉛を25重量%、錫を33重量%含有するはんだペー
ストを用いて形成するのが特に有利である。この有機酸
鉛と錫からなるはんだペーストはリフロー工程にて化学
反応を進行させる。すなわち、リフロー工程内で200
〜250℃程度に加熱されたはんだペーストは、はじめ
に有機酸鉛の鉛イオンが熱によってイオン的に分解す
る。次に鉛イオンの一部が下地となるニッケル表面でニ
ッケルと置換反応を起こし、鉛の薄層がニッケル表面上
に形成される。また、ほとんどの鉛イオンは錫と置換反
応を起こし、鉛の単体として析出し、その単体は錫と混
じり合うことではんだとなって析出する。
The solder precoat layer according to the present invention is formed using a solder paste containing organic acid lead and tin as main components, particularly a solder paste containing 25% by weight of organic acid lead and 33% by weight of tin. Is particularly advantageous. The solder paste composed of the organic acid lead and tin causes a chemical reaction to proceed in a reflow process. That is, 200 in the reflow process
First, in the solder paste heated to about 250 ° C., lead ions of the organic acid lead are ionized by heat. Next, a part of the lead ions undergoes a substitution reaction with nickel on the underlying nickel surface, and a thin layer of lead is formed on the nickel surface. In addition, most of the lead ions undergo a substitution reaction with tin and precipitate as a single element of lead, and the simple substance mixes with tin and precipitates as solder.

【0014】而して、この反応上での特徴は二点ある。
一点は鉛の薄層がニッケル表面上に形成されるところで
ある。この作用によって下地となるニッケルは錫に接触
することが無いためにニッケルの錫への拡散を抑制し、
結果としてリンの偏析を抑制している。更にもう一点は
鉛が単体として析出し、その単体は錫と混じり合うこと
ではんだとなって析出する点である。この現象により、
はんだはリフロー工程内で徐々に析出し金属部分のパッ
ド表面にのみ選択的に析出する特徴を有している。従っ
て、この特徴からBVH部分のボイドレスによる充填が
可能になる。
There are two characteristics in this reaction.
One is where a thin layer of lead forms on the nickel surface. Due to this action, the underlying nickel does not come into contact with tin, so it suppresses the diffusion of nickel into tin,
As a result, the segregation of phosphorus is suppressed. The other point is that lead precipitates as a simple substance, and the simple substance mixes with tin to precipitate as a solder. Due to this phenomenon,
Solder is characterized in that it is gradually deposited in the reflow process and is selectively deposited only on the pad surface of the metal portion. Therefore, this feature enables filling of the BVH portion with a voidless.

【0015】因に、錫と鉛から成る一般的なはんだペー
ストを用いた場合にはリフロー工程でペースト内部のは
んだが急激に溶融し、BVH部分に接触するため、BV
Hの凹みにより生じた内泡はペースト内から逃げ難く、
BVH内でボイドとなり易い。
When a general solder paste made of tin and lead is used, the solder inside the paste is rapidly melted in the reflow process and comes into contact with the BVH portion.
Inner bubbles generated by the dent of H are difficult to escape from the paste,
Voids easily occur in BVH.

【0016】また、本発明に於けるはんだプリコート層
は、上記のようなはんだペーストを、例えば高い接合強
度の必要なマザーボード上のBGAやCSP箇所に開口
した、厚み100〜300μm程度のメタルマスクを使
用し、スクリーン印刷法等の印刷によって塗布形成され
る。
The solder precoat layer according to the present invention is formed by applying the above-mentioned solder paste to, for example, a metal mask having a thickness of about 100 to 300 μm, which is opened at a BGA or CSP location on a motherboard which requires high bonding strength. Used and formed by coating such as screen printing.

【0017】因に、メタルマスクの厚みと次工程のリフ
ロー工程により析出されるはんだ析出量は比例的な関係
にあり、パッド上にはんだが析出させたい量によってメ
タルマスクの厚みは調整される。例えば、150μmの
メタルマスクを使用することにより印刷されたはんだペ
ーストは、平らなパッド上に20〜50μm程度の高さ
を有するはんだが析出され、BVH講造を有するパッド
部分においては0〜30μm程度のはんだが析出する。
したがって、パッド上に析出するはんだ量は、メタルマ
スクの厚みによってコントロールする事が可能となり、
目的とするはんだ量を析出させることができる。
The thickness of the metal mask is proportional to the amount of solder deposited in the subsequent reflow step, and the thickness of the metal mask is adjusted by the amount of solder to be deposited on the pad. For example, in a solder paste printed by using a 150 μm metal mask, a solder having a height of about 20 to 50 μm is deposited on a flat pad, and about 0 to 30 μm in a pad portion having a BVH structure. Of solder is deposited.
Therefore, the amount of solder deposited on the pad can be controlled by the thickness of the metal mask,
The desired amount of solder can be deposited.

【0018】また、当該印刷されたはんだペーストは、
上記の如きリフロー工程によってはんだを析出させる。
すなわち、はんだペーストが印刷されたマザーボードは
リフロー工程に入り200〜250℃の温度で2分程度
の熱を受ける。その熱をはんだペーストは吸収し、上記
のはんだ析出メカニズムによって、はんだを析出させ
る。また、析出したはんだは金属部分のパッドにのみ析
出するためにファインピッチなパッド部分においても十
分なはんだ付けが簡易的に行われる。尚、リフロー工程
終了後は、温水などによる超音波洗浄を行なう。
Further, the printed solder paste is:
The solder is deposited by the reflow process as described above.
That is, the motherboard on which the solder paste is printed enters a reflow process and receives heat for about 2 minutes at a temperature of 200 to 250C. The heat is absorbed by the solder paste, and the solder is deposited by the above-described solder deposition mechanism. Further, since the deposited solder is deposited only on the pad of the metal portion, sufficient soldering can be easily performed even on the fine pitch pad portion. After the reflow step, ultrasonic cleaning with warm water or the like is performed.

【0019】本発明において、はんだを析出せしめた後
のマザーボード上への電子部品の実装は、一般的な組成
のはんだボールを介して行なわれる。
In the present invention, the mounting of the electronic component on the motherboard after the solder is deposited is performed via solder balls having a general composition.

【0020】[0020]

【実施例】以下実施例を挙げて本発明を更に説明する。The present invention will be further described with reference to the following examples.

【0021】実施例1 図1は、本発明の第1の実施例を示す概略工程図であ
り、以下該図に基いて説明する。 第1工程 ソルダーレジスト4を有するマザーボード1
に於けるBVH構造を有する実装部品用接合パッド部分
9に、無電解Ni/Auめっき3を施した(図1
(a))。 第2工程 前記第1工程でめっき3を施したパッド部分
9に、100〜300μmの厚みを有するメタルマスク
を使用して、有機酸塩25重量%及び錫33重量%を含
有するはんだペーストを、スクリーン印刷法により印刷
し、はんだプリコート層5を形成した(図1(b))。 第3工程 前記第2工程ではんだプリコート層5を形成
したマザーボード1を、リフロー炉にて220℃で約2
分間の加熱を行い、はんだ6を析出させた(図1
(c))。 第4工程 前記第3工程で得られたマザーボード1を、
アルコール系有機溶媒による洗浄後、更に湯洗、水洗を
行った。 第5工程 前記第4工程で洗浄したマザーボード1のパ
ッド部分9の上に、錫と鉛から成るはんだボール7を介
して電子部品(パッケージ基板)8を実装した(図1
(d))。
Embodiment 1 FIG. 1 is a schematic process diagram showing a first embodiment of the present invention, which will be described below with reference to FIG. First step Motherboard 1 having solder resist 4
The electroless Ni / Au plating 3 was applied to the bonding pad portion 9 for mounting components having the BVH structure in FIG.
(A)). Second step A solder paste containing 25% by weight of an organic acid salt and 33% by weight of tin is applied to the pad portion 9 plated with 3 in the first step, using a metal mask having a thickness of 100 to 300 µm. Printing was performed by a screen printing method to form a solder precoat layer 5 (FIG. 1B). Third Step The motherboard 1 on which the solder precoat layer 5 has been formed in the second step is subjected to a reflow furnace at 220 ° C. for about 2 hours.
1 minute to deposit solder 6 (FIG. 1).
(C)). Fourth step The motherboard 1 obtained in the third step is
After washing with an alcoholic organic solvent, hot water washing and water washing were further performed. Fifth Step An electronic component (package substrate) 8 is mounted on the pad portion 9 of the mother board 1 cleaned in the fourth step via a solder ball 7 made of tin and lead (FIG. 1).
(D)).

【0022】実施例2 図2は、本発明の第2の実施例を示す概略工程図であ
り、以下該図に基いて説明する。 第1工程 ソルダーレジスト4を有するマザーボード1
に於けるBVH構造を有しない実装部品用接合銅パッド
部分2とBVH構造を有する実装部品用接合パッド部分
9に、無電解Ni/Auめっき3を施した(図2
(a))。 第2工程 前記第1工程でめっき3を施した各パッド部
分2及び9に、100〜300μmの厚みを有するメタ
ルマスクを使用して、有機酸塩25重量%及び錫33重
量%を含有するはんだペーストを、スクリーン印刷法に
より印刷し、はんだプリコート層5を形成した(図2
(b))。 第3工程 前記第2工程ではんだプリコート層5を形成
したマザーボード1を、リフロー炉にて220℃で約2
分間の加熱を行い、はんだ6を析出させた(図2
(c))。 第4工程 前記第3工程で得られたマザーボード1を、
アルコール系有機溶媒による洗浄後、更に湯洗、水洗を
行った。 第5工程 前記第4工程で洗浄したマザーボード1の各
パッド部分2及び9の上に、錫と鉛から成るはんだボー
ル7を介して電子部品(パッケージ基板)8を実装した
(図2(d))。
Embodiment 2 FIG. 2 is a schematic process diagram showing a second embodiment of the present invention, which will be described below with reference to FIG. First step Motherboard 1 having solder resist 4
Electroless Ni / Au plating 3 was applied to the bonding copper pad portion 2 for mounting components having no BVH structure and the bonding pad portion 9 for mounting components having a BVH structure in FIG.
(A)). Second Step A solder containing 25% by weight of an organic acid salt and 33% by weight of tin is applied to each of the pad portions 2 and 9 plated with 3 in the first step by using a metal mask having a thickness of 100 to 300 μm. The paste was printed by a screen printing method to form a solder precoat layer 5 (FIG. 2).
(B)). Third Step The motherboard 1 on which the solder precoat layer 5 has been formed in the second step is subjected to a reflow furnace at 220 ° C. for about 2 hours.
2 minutes to deposit solder 6 (FIG. 2).
(C)). Fourth step The motherboard 1 obtained in the third step is
After washing with an alcoholic organic solvent, hot water washing and water washing were further performed. Fifth Step An electronic component (package substrate) 8 is mounted on each of the pad portions 2 and 9 of the mother board 1 cleaned in the fourth step via solder balls 7 made of tin and lead (FIG. 2D). ).

【0023】実施例3 図3は、本発明の第3の実施例を示す概略工程図であ
り、以下該図に基いて説明する。 第1工程 ソルダーレジスト4を有するマザーボード1
に於けるBVH構造を有する実装部品用接合パッド部分
9と電子部品(パッケージ基板)8に於ける実装部品用
接合銅パッド部分2の双方に、それぞれ無電解Ni/A
uめっき3を施した(図3(a))。 第2工程 前記第1工程でめっき3を施した各パッド部
分2及び9に、100〜300μmの厚みを有するメタ
ルマスクを使用して、有機酸塩25重量%及び錫33重
量%を含有するはんだペーストを、スクリーン印刷法に
より印刷し、はんだプリコート層5を形成した(図3
(b))。 第3工程 前記第2工程ではんだプリコート層5を形成
したマザーボード1及び電子部品(パッケージボード)
8を、リフロー炉にて220℃で約2分間の加熱を行
い、はんだ6をそれぞれ析出させた(図3(c))。 第4工程 前記第3工程で得られたマザーボード1及び
電子部品(パッケージボード)8を、アルコール系有機
溶媒による洗浄後、更に湯洗、水洗を行った。 第5工程 前記第4工程で洗浄したマザーボード1のパ
ッド部分9の上に、錫と鉛から成るはんだボール7を介
して前記第4工程で洗浄した電子部品(パッケージ基
板)8を実装した(図3(d))。
Embodiment 3 FIG. 3 is a schematic process diagram showing a third embodiment of the present invention, which will be described below with reference to FIG. First step Motherboard 1 having solder resist 4
The bonding pad portion 9 for the mounting component having the BVH structure and the bonding copper pad portion 2 for the mounting component in the electronic component (package substrate) 8 in the above-described embodiments are respectively provided with electroless Ni / A.
u plating 3 was applied (FIG. 3A). Second Step A solder containing 25% by weight of an organic acid salt and 33% by weight of tin is applied to each of the pad portions 2 and 9 plated with 3 in the first step by using a metal mask having a thickness of 100 to 300 μm. The paste was printed by a screen printing method to form a solder precoat layer 5 (FIG. 3).
(B)). Third step Mother board 1 and electronic component (package board) on which solder precoat layer 5 is formed in the second step
8 was heated at 220 ° C. for about 2 minutes in a reflow furnace to deposit solder 6 respectively (FIG. 3C). Fourth Step After the motherboard 1 and the electronic component (package board) 8 obtained in the third step were washed with an alcohol-based organic solvent, they were further washed with hot water and water. Fifth Step An electronic component (package substrate) 8 cleaned in the fourth step is mounted on the pad portion 9 of the mother board 1 cleaned in the fourth step via a solder ball 7 made of tin and lead (FIG. 3 (d)).

【0024】比較例1 はんだプリコート処理を施さなかった以外は実施例1と
同様にしてマザーボードのBVH構造を有する実装部品
用接合パッド部分に、電子部品(パッケージ基板)を実
装した。
Comparative Example 1 An electronic component (package substrate) was mounted on a bonding pad portion for a mounting component having a BVH structure on a motherboard in the same manner as in Example 1 except that the solder precoating treatment was not performed.

【0025】試験例1 マザーボード上のCPS・BGA搭載パッド部分を使用
して、はんだプリコート表面処理の有無に於ける接合強
度値を測定した。接合強度の測定方法は、はじめにマザ
ーボード上のパッド部分にはんだボールを搭載し、次に
そのはんだボールを垂直方向に引っ張るプルテスト方法
(デイジィ社製)により実施した。パッド(パッド径:
650μm)部分の表面は無電解Ni/Auメッキであ
り、はんだプリコート無しの時はパッド上の直径750
μmのはんだボールをリフロー熱により直ちに搭載し
た。はんだプリコート有りの場合は実施例1の手順では
んだプリコート処理を行ない、その後上記の手順で同様
にはんだボールを搭載した。その結果を表1示す。
Test Example 1 Using CPS / BGA mounting pad portions on a motherboard, the bonding strength value was measured with and without solder precoat surface treatment. The bonding strength was measured by a pull test method (manufactured by Daisy Corporation) in which a solder ball was first mounted on a pad portion on a motherboard and then the solder ball was pulled vertically. Pad (pad diameter:
The surface of the 650 μm) portion is electroless Ni / Au plating, and the diameter on the pad is 750 when there is no solder pre-coat.
A μm solder ball was immediately mounted by reflow heat. When there was a solder pre-coat, the solder pre-coat treatment was performed in the same manner as in Example 1, and then the solder balls were mounted in the same manner as described above. Table 1 shows the results.

【0026】[0026]

【表1】 [Table 1]

【0027】表1から明らかな如く、はんだプリコート
未処理の場合、パッド部分とはんだボールとの接合強度
は7.8Nであり、はんだプリコート処理した場合は1
8.1Nであった。この結果より本発明のはんだプリコ
ート処理は、パッド部分とはんだボールとの接合強度を
飛躍的に向上させる技術であることが確認された。また
BVH形状を有するパッド部分においては、はんだプリ
コート未処理の場合にボイドを発生させ、はんだプリコ
ート処理した場合はボイドを全く発生させない事が確認
された。このことから半導体部品の高密化や小型化に対
応する基板として使用されるビルドアップ多層配線基板
のBVH形状を有するパッド部分においても本発明は有
効であることが確認された。
As is clear from Table 1, the bonding strength between the pad portion and the solder ball was 7.8 N when no solder pre-coating was performed, and 1 when the solder pre-coating was performed.
8.1N. From these results, it was confirmed that the solder precoating process of the present invention was a technique for dramatically improving the bonding strength between the pad portion and the solder ball. Further, it was confirmed that voids were generated in the pad portion having the BVH shape when the solder pre-coating was not performed, and no voids were generated when the solder pre-coating was performed. From this, it has been confirmed that the present invention is effective also in a pad portion having a BVH shape of a build-up multilayer wiring board used as a board corresponding to high density and miniaturization of semiconductor components.

【0028】試験例2 実装状態に於ける本発明の効果を確認するために、マザ
ーボードにはんだボールを介してパッケージ部品を搭載
し、製品として使用する際を想定し、冷熱サイクル試験
を行った。冷熱サイクル試験は−65℃(30分)⇔1
25℃(30分)を1サイクル数として、各試験状態で
導通抵抗値を基準に比較し、パッドとはんだとの接合部
分のクラックなどに起因する導通抵抗値が急激に上昇す
るまでのサイクル数を比較した。試験は、実施品1とし
てマザーボードにはんだプリコート処理を施した状態、
実施品2としてマザーボードとパッケージの双方にはん
だプリコート処理を施した状態、比較品1としてマザー
ボードとパッケージの双方にはんだプリコート処理を施
さずめっき処理のみの状態で行った。その結果を表2に
示す。
Test Example 2 In order to confirm the effect of the present invention in the mounted state, a package component was mounted on a motherboard via solder balls, and a cooling / heating cycle test was performed on the assumption that the package component was used as a product. The thermal cycle test is -65 ° C (30 minutes) ⇔1
The number of cycles until the conduction resistance value abruptly increases due to cracks at the joint between the pad and the solder, comparing the conduction resistance value in each test state with 25 ° C. (30 minutes) as one cycle number. Were compared. The test was conducted with the motherboard subjected to solder pre-coating as Example 1
Example 2 was a state in which both the motherboard and the package were subjected to solder precoating, and Comparative Example 1 was a state in which both the motherboard and the package were not subjected to the solder precoating and only the plating was performed. Table 2 shows the results.

【0029】[0029]

【表2】 [Table 2]

【0030】表2から明らかな如く、マザーボードには
んだプリコート処理を施した実施品1は、導通抵抗値が
急激に上昇するまでのサイクル数は400サイクルであ
った。この結果から当該基板は、高い信頼性を有する接
合状態である事が確認された。
As is apparent from Table 2, the number of cycles required for the product 1 in which the mother board was subjected to the solder pre-coating process to be abruptly increased in the conduction resistance value was 400 cycles. From this result, it was confirmed that the substrate was in a bonded state having high reliability.

【0031】また、マザーボードとパッケージ基板の双
方にはんだプリコート処理を施した実施品3は、導通抵
抗値が急激に上昇するまでのサイクル数は500サイク
ルであり、特に優れた高い信頼性を有する接合状態であ
る事が確認された。
The product 3 in which both the mother board and the package substrate were subjected to the solder pre-coating process had 500 cycles before the conduction resistance value was sharply increased, and particularly excellent bonding with high reliability. The state was confirmed.

【0032】また、マザーボードとパッケージ基板の双
方にはんだプリコート処理を施さない比較品1の部品実
装基板は、導通抵抗値が急激に上昇するまでのサイクル
数は100サイクルであり、当該試験中最も低い信頼性
を有する接合状態である事が確認された。
The component mounting board of Comparative Example 1, in which both the motherboard and the package board were not subjected to the solder pre-coating process, had 100 cycles before the conduction resistance sharply increased, which was the lowest in the test. It was confirmed that the joint was reliable.

【0033】以上従って、本発明に於けるはんだプリコ
ート処理による接合強度の向上安定化技術の顕著な有効
性が確認された。
As described above, the remarkable effectiveness of the technique for improving and stabilizing the bonding strength by the solder pre-coating process according to the present invention was confirmed.

【0034】[0034]

【発明の効果】本発明によれば、はんだプリコート処理
によりマザーボードと電子部品の接続が強固で実装部品
がマザーボードから脱落することがないため、極めて接
続信頼性に優れた部品実装基板を得ることができる。
According to the present invention, since the connection between the motherboard and the electronic components is firm by the solder pre-coating process and the mounted components do not fall off the motherboard, it is possible to obtain a component mounting board having extremely excellent connection reliability. it can.

【0035】特に、有機酸鉛及び錫を主成分とするはん
だペーストを用いてはんだプリコート層を形成すれば、
リフロー炉の工程において、金属表面のパッド部分には
んだが徐々に析出するため、BVH構造のようにへこみ
が存在する箇所でもボイドを発生させることなく平坦な
状態ではんだ付けをすることが可能となると共に、ファ
インピッチのはんだ析出も可能となる結果、狭ピッチな
設計に対してもブリッジを発生せしめることがない結
果、CSP・BGA接続信頼性に特に優れた基板を提供
することができる。
In particular, if a solder precoat layer is formed using a solder paste containing organic acid lead and tin as main components,
In the process of the reflow furnace, the solder is gradually deposited on the pad portion of the metal surface, so that even in a place having a dent such as a BVH structure, it is possible to perform soldering in a flat state without generating a void. At the same time, fine pitch solder deposition is possible, so that bridges are not generated even in a narrow pitch design, and a board with particularly excellent CSP / BGA connection reliability can be provided.

【0036】また、はんだプリコート層の形成前に、予
めNi/Auめっき処理をすれば、はんだ析出工程時に
鉛イオンが発生することから、はんだ析出反応の途中に
おいて、ニッケルとのイオン交換で鉛の層が形成される
ため、熱感時のニッケルのはんだ層への拡散をこの鉛の
層が抑制し、その結果、リンの偏析が抑制できるため
に、はんだボールと導体パッドの接続部分の接続が特に
強化される。
If Ni / Au plating is performed before the formation of the solder precoat layer, lead ions are generated during the solder deposition process. Since the layer is formed, the lead layer suppresses the diffusion of nickel into the solder layer during hot sensation. As a result, the segregation of phosphorus can be suppressed. Especially strengthened.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施例を示す概略工程図。FIG. 1 is a schematic process diagram showing a first embodiment of the present invention.

【図2】本発明の第2の実施例を示す概略工程図。FIG. 2 is a schematic process diagram showing a second embodiment of the present invention.

【図3】本発明の第3の実施例を示す概略工程図。FIG. 3 is a schematic process diagram showing a third embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1:マザーボード 2:パッド部分 3:めっき 4:ソルダーレジスト 5:はんだプリコート層 6:はんだ 7:はんだボール 8:電子部品(パッケージ基板) 9:BVHパッド部分 1: motherboard 2: pad portion 3: plating 4: solder resist 5: solder precoat layer 6: solder 7: solder ball 8: electronic component (package substrate) 9: BVH pad portion

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 マザーボードのBVH構造を有する実装
部品用接合パッド部分に、はんだプリコート層を形成
し、次いではんだを析出せしめた後、当該マザーボード
上に電子部品を実装することを特徴とする電子部品の実
装方法。
1. An electronic component, comprising: forming a solder precoat layer on a bonding pad portion for a mounting component having a BVH structure of a motherboard, depositing solder, and then mounting the electronic component on the motherboard. How to implement.
【請求項2】 マザーボードのBVH構造を有する実装
部品用接合パッド部分とBVH構造を有しない実装部品
用接合パッド部分の双方に、はんだプリコート層を形成
し、次いではんだを析出せしめた後、当該マザーボード
上に電子部品を実装することを特徴とする電子部品の実
装方法。
2. A solder precoat layer is formed on both a bonding pad portion for a mounting component having a BVH structure and a bonding pad portion for a mounting component having no BVH structure on a motherboard, and then the solder is deposited. A method for mounting an electronic component, wherein the electronic component is mounted on the electronic component.
【請求項3】 マザーボードのBVH構造を有する実装
部品用接合パッド部分と電子部品の実装部品用接合パッ
ド部分の双方に、はんだプリコート層を形成し、次いで
はんだを析出せしめた後、当該マザーボード上に当該電
子部品を実装することを特徴とする電子部品の実装方
法。
3. A solder pre-coat layer is formed on both the mounting component bonding pad portion having the BVH structure of the motherboard and the mounting component bonding pad portion of the electronic component, and after the solder is deposited, the solder precoat layer is formed on the motherboard. A method for mounting an electronic component, comprising mounting the electronic component.
【請求項4】 はんだプリコート層の形成前に、予め実
装部品用接合パッド部分にNi/Auめっき処理をする
ことを特徴とする請求項1〜3の何れか1項記載の電子
部品の実装方法。
4. The method for mounting an electronic component according to claim 1, wherein a Ni / Au plating process is performed on the bonding pad portion for the mounted component in advance before forming the solder precoat layer. .
JP2000042476A 2000-02-21 2000-02-21 Method of mounting electronic component Pending JP2001230531A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000042476A JP2001230531A (en) 2000-02-21 2000-02-21 Method of mounting electronic component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000042476A JP2001230531A (en) 2000-02-21 2000-02-21 Method of mounting electronic component

Publications (1)

Publication Number Publication Date
JP2001230531A true JP2001230531A (en) 2001-08-24

Family

ID=18565547

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000042476A Pending JP2001230531A (en) 2000-02-21 2000-02-21 Method of mounting electronic component

Country Status (1)

Country Link
JP (1) JP2001230531A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006114735A (en) * 2004-10-15 2006-04-27 Harima Chem Inc Method for removing resin mask layer and method for manufacturing substrate with solder bump

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006114735A (en) * 2004-10-15 2006-04-27 Harima Chem Inc Method for removing resin mask layer and method for manufacturing substrate with solder bump
KR101143071B1 (en) 2004-10-15 2012-05-08 하리마 카세이 가부시키가이샤 Method for removing resin mask layer and method for manufacturing solder bumped substrate

Similar Documents

Publication Publication Date Title
US5316788A (en) Applying solder to high density substrates
US5755859A (en) Cobalt-tin alloys and their applications for devices, chip interconnections and packaging
JP3655961B2 (en) Method for selectively attaching solder to a circuit package
US7902060B2 (en) Attachment using magnetic particle based solder composites
JPH0748584B2 (en) Printed circuit and its manufacturing method
JP4674120B2 (en) Wiring board and manufacturing method thereof
JP2000244127A (en) Wiring board and its manufacture
US20060011482A1 (en) Electrocodeposition of lead free tin alloys
JPH10287994A (en) Plating structure of bonding part
JP2002167676A (en) Electroless gold plating method
JP3354221B2 (en) Method of forming bump electrode
JPH0828561B2 (en) Manufacturing method of printed wiring board
JP2001230531A (en) Method of mounting electronic component
JPH05327187A (en) Printed circuit board and manufacture thereof
JP2001251043A (en) Method of mounting electronic component
JP3735873B2 (en) Printed wiring board
JPH09321425A (en) Mounting method for chip-type electronic component
JP2000012605A (en) Method for producing electrode part of semiconductor chip
JP4520665B2 (en) Printed wiring board, manufacturing method thereof, and component mounting structure
JP2000252380A (en) Solder connecting pad and substrate for placing semiconductor using the solder connecting pad
JP3362079B2 (en) Solder powder fixing method
JP2003152007A (en) Bump forming method and mounting structure of semiconductor device
JPS63309390A (en) Soldering paste
JP2001284786A (en) Method for forming solder bump
JPH02276249A (en) Manufacture of semiconductor circuit bump