JP2001223565A - クロックデューティ補正回路 - Google Patents

Abstract

(57)【要約】 【課題】 伝送通信装置のクロックのデューティを、マ
ニュアル時のオフセット信号で外部設定し、オート時の
オフセット信号で内部的に自動補正する。 【解決手段】 開示されるクロックデューティ補正回路
１００は、クロック発振器１０の出力クロックからカッ
プリングコンデンサ４を介して直流成分を除去し、直流
電圧入力を抵抗分圧器５を経て分圧した電圧によって直
流成分を再設定することによってクロックデューティを
補正したクロックを、送信側のデータ送信処理回路１１
Ａと受信側のデータ受信処理回路１３Ａとに供給するよ
うに構成されている伝送通信装置のクロックデューティ
補正回路１００であって、マニュアル設定時とオート設
定時とで異なるオフセット信号を選択して出力する２：
１セレクタ３と、該選択されたオフセット信号をディジ
タルアナログ変換して上記直流電圧として供給するＤ／
Ａコンバータ２とを備えている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、伝送通信装置に
おける装置内信号のインタフェース部において、クロッ
ク信号のデューティを最適値に設定するための、クロッ
クデューティ補正回路に関する。

【０００２】

【従来の技術】伝送通信装置における、装置内信号のイ
ンタフェース部分は、なるべくシンプルな構成とするこ
とが理想であるが、近年におけるインターネット等の普
及に応じて、伝送通信装置は、次第に高速化，大容量化
が必須となり、システムも大規模化され、複雑化してい
る。これに伴って、装置内インタフェースの信号数も格
段に増加するとともに、ユニット間を接続するパターン
長も長くなり、また、ラック間にまたがるインタフェー
ス部には、例えば数メートルにも達するようなケーブル
を用いて、高速の信号をインタフェースさせることが多
くなった。装置内のデータ伝送においては、クロック信
号の波形品質が最も重要であって、回線品質を上げるた
めには、クロック信号の品質を向上することが要求され
ている。従来の技術においては、クロック信号のデュー
ティは固定であったり、あるいは出荷時に固定的に、ま
たは半固定的に調整を行ったり、あるいは単純な構成の
帰還回路を付加して、ある一定のデューティ値を保たせ
る等の方法が、一般にとられていた（例えば、特開平５
−１０２８０６号公報，特開平５−２５９８２４号公
報，特開平７−２６４０１１号公報，特開平９−１３９
６５９号公報，特開平１１−１６３６９１号公報等参
照）。

【０００３】図６は、従来のクロックデューティ補正回
路の構成例を示したものである。図６に示されたクロッ
クデューティ補正回路においては、送信ユニット内のデ
ータ送信処理回路１１において、送信データに対して、
クロックバッファ６からのクロックを用いて、所定の信
号処理を行って、ケーブル又は装置内のパターンを生成
して、伝送線路に送出し、受信ユニット内のデータ受信
処理回路１３において、受信信号に対して、クロックバ
ッファ６からのクロックを用いて、所定の信号処理を行
うことによって、受信データを生成する。この際、デー
タ送信処理回路１１及びデータ受信処理回路１３におい
て使用されるクロックとしては、クロック発振器１０か
らのクロック信号に対して、カップリングコンデンサ４
を経て直流分を除去した信号に対して、固定抵抗器Ｒ
a，Ｒbの組み合わせからなる抵抗分圧器５によって、直
流電源ＶＤＤを固定的に分圧した直流信号をバイアスと
して重畳して得たクロックを、クロックバッファ６によ
ってバッファリングした信号が用いられている。

【０００４】図７は、従来のクロックデューティ補正回
路の他の構成例を示したものである。図７に示されたク
ロックデューティ補正回路においては、固定抵抗器Ｒa
と可変抵抗器Ｒcの組み合わせからなる抵抗分圧器５Ａ
を用いており、直流電源ＶＤＤを半固定的に分圧した直
流信号をバイアスとして重畳して、クロック信号を生成
し、可変抵抗器Ｒcは、出荷時に調整したのち、固定さ
れるようになっている。

【０００５】

【発明が解決しようとする課題】図６，図７に示された
従来のクロックデューティ補正回路においては、クロッ
クデューティは、固定抵抗器からなる抵抗分圧器によっ
て、最初から固定的に定められるか、又は、可変抵抗器
を用いた抵抗分圧器によって、製品出荷時の微調整によ
って定められたのち、固定されるようになっている。そ
のため、伝送通信装置における、ハードウェアの組み合
わせによるデバイス等のばらつきや、ケーブルの特性の
ばらつき、出荷時の調整誤差等によって、最適なクロッ
クデューティを実現することができないため、データ伝
送の品質を低下させる恐れがあるという問題がある。さ
らに、伝送通信装置の設置場所における、周囲温度の変
動や、電源電圧の変動等のような、使用環境の変化によ
って、さらにデータ伝送の品質を悪化させるため、回線
エラーの原因になることも多い。従って、伝送通信装置
の大型化や、ユニットの組み合わせの複雑化等によっ
て、装置設計時の環境条件が、すべての装置の設置条件
において、必ずしも最善の状態に保たれなくなっている
という問題もある。

【０００６】この発明は、上述の事情に鑑みてなされた
ものであって、伝送通信装置の装置内インタフェースに
おいて、デバイスのばらつき、製造時の調整のばらつ
き、及び周囲温度等の使用環境の変化等に影響されるこ
となく、当該装置において、常に最適化されたクロック
デューティを保つことが可能な、クロックデューティ補
正回路を提供することを目的としている。

【０００７】

【課題を解決するための手段】上記課題を解決するた
め、請求項１記載の発明は、クロック源の出力クロック
から容量結合手段を介して直流成分を除去し、直流電圧
入力を抵抗分圧手段を経て分圧した電圧によって直流成
分を再設定することによってクロックデューティを補正
したクロックを、送信側のデータ送信処理回路と受信側
のデータ受信処理回路とに供給するように構成されてい
る伝送通信装置のクロックデューティ補正回路であっ
て、マニュアル設定時とオート設定時とで異なるオフセ
ット信号を選択して出力するセレクタ手段と、該選択さ
れたオフセット信号をディジタルアナログ変換して上記
直流電圧として供給するＤ／Ａ変換手段とを備えたこと
を特徴としている。

【０００８】また、請求項２記載の発明は、請求項１記
載のクロックデューティ補正回路に係り、上記セレクタ
手段が、外部設定信号に応じて上記マニュアル設定とオ
ート設定とを選択することを特徴としている。

【０００９】また、請求項３記載の発明は、請求項１又
は２記載のクロックデューティ補正回路に係り、上記マ
ニュアル設定時のオフセット信号が、外部から与えられ
ることを特徴としている。

【００１０】また、請求項４記載の発明は、請求項１又
は２記載のクロックデューティ補正回路に係り、上記オ
ート設定時のオフセット信号が、外部から与えられる自
動補正許可信号又は受信側から送られる受信エラー発生
を示す信号をトリガとしてスィープを開始して大きさの
変化するオフセット信号を出力するとともに、スィープ
終了時、上記受信エラーを発生しない範囲のスィープ幅
の中心値のオフセット信号を出力するオフセット制御手
段から与えられるように構成されていることを特徴とし
ている。

【００１１】また、請求項５記載の発明は、請求項４記
載のクロックデューティ補正回路に係り、上記データ送
信処理回路が、ＣＲＣ演算手段によって送信信号にＣＲ
Ｃ演算を行った結果のデータを該送信信号に付加して送
信するとともに、上記データ受信処理回路に設けられた
ＣＲＣエラー検出手段が、受信信号にＣＲＣ演算を行っ
た結果のデータと、上記送信信号に付加されたＣＲＣ演
算結果のデータとの照合不一致によって上記受信エラー
発生を示す信号を出力するように構成されていることを
特徴としている。

【００１２】また、請求項６記載の発明は、請求項４記
載のクロックデューティ補正回路に係り、上記データ送
信処理回路が、パリティ演算手段によって送信信号にパ
リティ演算を行った結果のデータを該送信信号に付加し
て送信するとともに、上記データ受信処理回路に設けら
れたパリティエラー検出手段が、受信信号に対するパリ
ティ演算を行った結果のデータと、上記送信信号に付加
されたパリティ演算結果のデータとの照合不一致によっ
て上記受信エラー発生を示す信号を出力するように構成
されていることを特徴としている。

【００１３】また、請求項７記載の発明は、請求項１乃
至６のいずれか１記載のクロックデューティ補正回路に
係り、上記クロック源の出力クロックに対して、正弦波
化のための波形整形を行う波形整形手段を備えたことを
特徴としている。

【００１４】

【作用】この発明の構成では、クロック源の出力クロッ
クから容量結合手段を介して直流成分を除去し、直流電
圧入力を抵抗分圧手段を経て分圧した電圧によって直流
成分を再設定することによってクロックデューティを補
正したクロックを、送信側のデータ送信処理回路と受信
側のデータ受信処理回路とに供給するように構成されて
いる伝送通信装置のクロックデューティ補正回路におい
て、マニュアル設定時とオート設定時とで異なるオフセ
ット信号を選択して出力するセレクタ手段と、該選択さ
れたオフセット信号をディジタルアナログ変換して上記
直流電圧として供給するＤ／Ａ変換手段とを備えている
ので、クロックデューティを、外部から与えられるオフ
セット信号によって、任意の値に設定し、またはオフセ
ット制御回路から出力されるオフセット信号によって、
最適値に自動補正することができる。

【００１５】

【発明の実施の形態】以下、図面を参照して、この発明
の実施の形態について説明する。説明は、実施例を用い
て具体的に行う。 ◇第１実施例 図１は、この発明の第１実施例であるクロックデューテ
ィ補正回路の構成例を示すブロック図、図２は、本実施
例におけるオフセット制御回路の構成例を示すブロック
図、図３は、本実施例のクロックデューティ補正回路の
特性例を示す図、図４は、本実施例のクロックデューテ
ィ補正回路における自動補正動作を示すタイミング図で
ある。この例のクロックデューティ補正回路を含む伝送
通信装置は、図１に示すように、送信ユニット側が、ク
ロック発振器１０と、オフセット制御回路１，ディジタ
ルアナログ（Ｄ／Ａ）コンバータ２，２：１セレクタ
３，カップリングコンデンサ４，抵抗分圧器５，クロッ
クバッファ６を含むクロックデューティ補正回路１００
と、データ送信処理回路１１Ａと、サイクリック・リダ
ンダンシィ・チェック（ＣＲＣ）演算回路１２とから概
略構成され、受信ユニット側が、データ受信処理回路１
３Ａと、ＣＲＣエラー検出回路１４とから概略構成され
ている。

【００１６】クロックデューティ補正回路１００におい
て、オフセット制御回路１は、外部からの自動補正許可
信号又は受信ユニットからのＣＲＣエラー信号を受けた
とき、オフセット信号をスィープさせて、受信エラーが
発生しない範囲を測定して、その範囲の中心値のオフセ
ット値を、オフセット信号２２として出力する。２：１
セレクタ３は、外部からのマニュアル／オート設定信号
に応じて切り替えを行って、マニュアル時には外部から
のオフセット信号２１を選択し、オート時にはオフセッ
ト制御回路１からのオフセット信号２２を選択して、オ
フセット信号２３として出力する。Ｄ／Ａコンバータ２
は、ディジタル値からなるオフセット信号２３をアナロ
グ値に変換して、直流電圧２４を出力する。カップリン
グコンデンサ４は、クロック発振器１０からのクロック
信号の直流成分を除去して出力する。抵抗分圧器５は、
Ｄ／Ａコンバータ２から出力された直流電圧２４を、固
定分圧比で分圧したポイント１の電圧を、カップリング
コンデンサ４からの出力に重畳することによって、クロ
ック信号のバイアス電圧を再設定する。クロックバッフ
ァ６は、抵抗分圧器５の出力クロックをバッファリング
するとともに、所定のスレッショルドで整形することに
よって、矩形波からなるクロック信号を生成して、デー
タ送信処理回路１１Ａと、データ受信処理回路１３Ａと
に供給する。クロック発振器１０は、正弦波からなるマ
スタークロックを生成する。データ送信処理回路１１Ａ
は、送信データに対して所定の信号処理を行って送信信
号を生成するとともに、送信信号にＣＲＣ演算結果のＣ
ＲＣビットを付加して、ケーブル又は装置内のパターン
を生成して送出する。ＣＲＣ演算回路１２は、この際、
送信信号に対してＣＲＣ演算を行って、演算結果をデー
タ送信処理回路１１Ａに戻す。データ受信処理回路１３
Ａは、受信信号に対して所定の信号処理を行って受信デ
ータを生成するとともに、受信信号をＣＲＣエラー検出
回路１４に出力する。ＣＲＣエラー検出回路１４は、受
信信号からＣＲＣビットを除いたデータに対してＣＲＣ
演算を行って生成したＣＲＣビットと、受信信号から分
離したＣＲＣビットとを比較して、一致しないときＣＲ
Ｃエラー信号を出力して、送信側のクロックデューティ
補正回路１００に帰還する。

【００１７】さらに、この例において、オフセット制御
回路１は、図２（ａ）に示すように、エラー検出回路３
１と、オフセットカウンタ３２と、エラーフリー範囲検
出回路３３と、セレクタ３４とから構成されている。ま
た、図２（ｂ）は、オフセット制御回路１における各部
信号を示している。エラー検出回路３１は、オフセット
カウンタ３２からのスィープアクティブ信号３６がノン
アクティブのとき、外部からの自動補正許可信号又はＣ
ＲＣエラー検出回路１３からのＣＲＣエラー信号の発生
を検出して、スィープスタート信号３５を発生する。オ
フセットカウンタ３２は、スィープスタート信号をトリ
ガとしてカウントを開始して、所定値から所定値までカ
ウントアップし、このとき、カウント値を示すカウンタ
信号３７を出力するとともに、カウントスィープを実行
中であることを示すスィープアクティブ信号３６をアク
ティブにする。エラーフリー範囲検出回路３３は、スィ
ープアクティブ信号３６がアクティブのとき、カウンタ
信号３７の値を検出し、スィープが終了してスィープア
クティブ信号３６がノンアクティブになったタイミング
で、ＣＲＣエラー信号が発生しなかった範囲のカウンタ
信号３７の値の中心値を求めて、オフセット信号３８と
して出力する。セレクタ３４は、スィープアクティブ信
号３６がアクティブのときは、カウンタ信号３７をオフ
セット信号２２として出力し、スィープアクティブ信号
３６がノンアクティブのときは、オフセット信号３８を
オフセット信号２２として出力する。

【００１８】以下、図１及び図２を参照して、この例の
クロックデューティ補正回路の動作を説明する。図１に
示された伝送通信装置においては、送信ユニット内のデ
ータ送信処理回路１１Ａにおいて、送信データに対し
て、クロックバッファ６からのクロックを用いて、所定
の信号処理を行って送信信号を生成するが、この際、Ｃ
ＲＣ演算回路１２において、送信信号に対してＣＲＣ演
算を行って、演算結果をデータ送信処理回路１１Ａに戻
すことによって、データ送信処理回路１１Ａでは、送信
信号にＣＲＣ演算結果のＣＲＣビットを付加して、ケー
ブル又は装置内のパターンを生成して、受信側に送出す
る。受信ユニット内のデータ受信処理回路１３Ａでは、
受信信号に対して、クロックバッファ６からのクロック
を用いて、所定の信号処理を行うことによって、受信デ
ータを生成するが、この際、受信信号をＣＲＣエラー検
出回路１４に供給することによって、ＣＲＣエラー検出
回路１４では、受信信号からＣＲＣビットを除いたデー
タに対してＣＲＣ演算を行った結果と、受信信号から分
離したＣＲＣビットとの照合を行うことによって、受信
データの正常性をチェックする。照合結果不一致のとき
は受信エラーが発生したので、ＣＲＣエラー信号をエラ
ー状態として、送信側のクロックデューティ補正回路１
００にフィードバックする。なお、ＣＲＣ演算と、ＣＲ
Ｃビットの照合によるデータ伝送の正常性確認（ＣＲＣ
チェック）とは、周知の技術なので、これらについての
詳細な説明は省略する。

【００１９】クロックデューティ補正回路１００におい
て、外部から与えられるマニュアル／オート設定信号が
マニュアルの場合には、ディジタル信号からなる、外部
からのオフセット信号２１が、２：１セレクタ３を経て
Ｄ／Ａコンバータ２にオフセット信号２３として与えら
れるので、Ｄ／Ａコンバータ２から、オフセット信号２
３のディジタル値を変換したアナログ値を有する直流電
圧２４が、直列接続された固定抵抗器Ｒａ，Ｒｂからな
る抵抗分圧器５に与えられ、両固定抵抗器の中点である
ポイント１における、直流電圧２４を抵抗分圧器５で定
まる所定の分圧比で分圧した電圧が、カップリングコン
デンサ４の出力にバイアスとして重畳される。従って、
この場合は、オフセット信号２１の大きさを変化させる
ことによって、直流成分の大きさを再設定したクロック
信号がクロックバッファ６に与えられるので、クロック
バッファ６において、一定のスレッショルドによって矩
形波に整形することによって、送信データ処理回路１１
及び受信データ処理回路１３に与えられるクロックのデ
ューティを、外部から任意に調整することができる。

【００２０】一方、マニュアル／オート設定信号がオー
トの場合には、オフセット制御回路１では、外部からの
自動補正許可信号又はＣＲＣエラー検出回路１３からの
ＣＲＣエラー信号を受信すると、これをトリガとして、
オフセット信号２２の値を所定値から所定値までスィー
プさせながら、ＣＲＣエラー信号がエラー状態とならな
い範囲を測定する。そして、スィープが終了したとき、
ＣＲＣエラー信号がエラー状態とならない範囲の中心値
のオフセット信号値を、オフセット信号２２として出力
する。この際、オフセット制御回路１では、図２（ｂ）
に示すように、オフセットカウンタ３２からのスィープ
アクティブ信号３６がノンアクティブのとき、外部から
与えられる自動補正許可信号とＣＲＣエラー検出回路１
３からのＣＲＣエラー信号のいずれかが入力されたこと
を検出して、スィープスタート信号３５を発生する。オ
フセットカウンタ３２は、このスィープスタート信号を
トリガとしてカウントスィープを開始して、所定値から
所定値までカウントアップするとともに、この際、カウ
ント値を示すカウンタ信号３７と、カウントスィープ実
行中を示すスィープアクティブ信号３６とを出力する。
エラーフリー範囲検出回路３３では、スィープアクティ
ブ信号３６がアクティブのとき、ＣＲＣエラー検出信号
をチェックしながらカウンタ信号３７の値を検出し、ス
ィープが終了してスィープアクティブ信号３６がノンア
クティブになったタイミングで、ＣＲＣエラー信号が発
生しなかった範囲のカウンタ信号３７の値の中心値を求
めて、オフセット信号３８として出力する。セレクタ３
４は、スィープアクティブ信号３６がノンアクティブの
ときは、オフセット信号３８をオフセット信号２２とし
て出力する。

【００２１】オフセット信号２２は、２：１セレクタ３
を経てＤ／Ａコンバータ２にオフセット信号２３として
与えられるので、Ｄ／Ａコンバータ２から、オフセット
信号２３のディジタル値を変換したアナログ値を有する
直流電圧２４が抵抗分圧器５に与えられ、ポイント１に
おける、直流電圧２４を抵抗分圧器５で定まる所定の分
圧比で分圧した電圧が、カップリングコンデンサ４の出
力にバイアスとして重畳される。従って、この場合は、
オフセット信号２２のスィープ中は、クロックのデュー
ティが順次、変化することによって、スィープ範囲の両
端でＣＲＣエラーが発生し、中央付近のある範囲では、
ＣＲＣエラーが発生しないように変化する。オフセット
制御回路１は、スィープが終了したとき、ＣＲＣエラー
信号が発生しない範囲の中心値を求めて、このときのオ
フセット信号２２を出力するので、これによって、クロ
ックデューティを、ＣＲＣエラーが発生しないような最
適値に自動的に調整したクロックが、クロックバッファ
６を経て、送信データ処理回路１１及び受信データ処理
回路１３に与えられるようになる。

【００２２】次に、クロックデューティ補正回路の動作
について、図３に示す特性例を参照して、さらに詳細に
説明する。なお、以下においては、クロック発振器１０
は５Ｖｐ−ｐの正弦波を出力し、クロックバッファ６は
２．５Ｖのスレッショルドを有し、クロックデューティ
補正回路１００は、図３に示す特性を持っているものと
する。図３に示すように、クロックデューティ補正回路
１００のオフセット信号２３の値と、抵抗分圧器５の中
点（ポイント１）の電位とは、オフセット信号２３の設
定値が０のときポイント１の電位が２．５Ｖとなり、そ
の前後でリニアに変化する関係となる。クロック発振器
１０からのクロック信号は、カップリングコンデンサ４
によって、直流成分を除去されて、抵抗分圧器５のポイ
ント１に供給される。さらに、ポイント１には、オフセ
ット信号２３に応じてＤ／Ａコンバータ２から生成され
た、直流電圧２４を抵抗分圧器５で分圧した電圧が重畳
されることによって、直流レベルのオフセット（バイア
ス）が設定されたのち、クロックバッファ６に供給され
る。クロックバッファ６では、自身が持っているスレッ
ショルドによって、ハイレベルとローレベルとを判断し
て、波形整形を行う。

【００２３】例えば、図３に例示するように、オフセッ
ト信号２３の値を０に設定した場合には、クロックデュ
ーティは５０％となり、オフセット信号２３の値を−１
５に設定した場合には、クロックデューティは、ハイパ
ルスが狭くローパルスが広いものとなる。また、オフセ
ット信号２３の値を＋１５に設定した場合には、クロッ
クデューティは、ハイパルスが広くローパルスが狭いも
のとなる。この例のクロックデューティ補正回路では、
このような動作を行うことによって、クロックデューテ
ィを任意の幅に設定することが可能となる。データ送信
処理回路１１Ａとデータ受信処理回路１３Ａでは、クロ
ックバッファ６から供給される、クロックデューティが
調整されたクロック信号を用いて、それぞれの処理を行
う。

【００２４】次に、クロックデューティの自動補正動作
について、図４に示すタイミング図を用いて、さらに詳
細に説明する。図４において、Ｔ１は、マニュアル／オ
ート設定信号がマニュアルの範囲を示し、ＣＲＣエラー
信号と自動補正許可信号の状態のいかんにかかわらず、
オフセット信号２１の値が、２：１セレクタ３から、Ｄ
／Ａコンバータ２に、オフセット信号２３として出力さ
れる。Ｔ２は、マニュアル／オート設定信号がオートの
範囲を示し、２：１セレクタ３は、オフセット信号２２
の値を、オフセット信号２３として、Ｄ／Ａコンバータ
２に出力する。また、オフセット制御回路１が、ＣＲＣ
エラー信号及び自動補正許可信号を確認し、Ｔ７のタイ
ミングで、ＣＲＣエラー信号がエラーの状態であるか、
又は自動補正許可信号がアクティブになったとき、タイ
ミングＴ４の範囲のように、ＣＲＣエラーを検出しなが
ら、オフセット信号２２の値を、例えば−２５から＋２
５までスィープさせて、ＣＲＣエラーが発生しない範囲
である、タイミングＴ３のオフセット値の範囲として、
例えば、−１８から＋２０までの範囲を検出する。そし
て、スィープ終了後のタイミングＴ５で、タイミングＴ
３で検出したオフセット範囲の中心値である＋１を、オ
フセット設定信号２２及び２３の値として出力して停止
する。その後、再度，ＣＲＣエラー信号がエラー状態に
なったときは、タイミングＴ４からＴ５の動作を繰り返
して行う。Ｄ／Ａコンバータ２は、このようにして発生
したオフセット信号２３の値に従った直流電圧２４を、
抵抗分圧器５に出力する。クロックデューティ補正回路
１００は、このような動作を行うことによって、クロッ
クデューティを最適値に自動設定したクロック信号を、
クロックバッファ６を経て、データ送信処理回路１１Ａ
及びデータ受信処理回路１３Ａに供給することができ
る。

【００２５】このように、この例によれば、伝送通信装
置において、クロックデューティ補正回路を追加するこ
とによって、装置内における固定または半固定の調整を
行うことなく、外部信号による設定によって、クロック
デューティを任意の値に設定することができる。また、
この際、伝送通信装置に対して、既存技術であるＣＲＣ
チェックのための回路を組み合わせることによって、デ
ータ転送エラーを検出し、エラーが発生しないオフセッ
ト範囲を自動測定して、オフセット信号値を設定するこ
とによって、データ送信処理回路及びデータ受信処理回
路に供給するクロックを、最適なクロックデューティに
自動補正することができる。

【００２６】◇第２実施例 図５は、この発明の第２実施例であるクロックデューテ
ィ補正回路の構成例を示すブロック図である。この例の
クロックデューティ補正回路を含む伝送通信装置は、図
５に示すよちうに、送信ユニット側が、クロック発振器
１０Ａと、波形整形フィルタ１５と、オフセット制御回
路１Ａ，Ｄ／Ａコンバータ２，２：１セレクタ３，カッ
プリングコンデンサ４，抵抗分圧器５，クロックバッフ
ァ６を含むクロックデューティ補正回路１００Ａと、デ
ータ送信処理回路１１Ｂと、パリティ演算回路１６とか
ら概略構成され、受信ユニット側が、データ受信処理回
路１３Ｂと、パリティエラー検出回路１７とから概略構
成されている。

【００２７】第２実施例の回路は、第１実施例の回路と
比較して、矩形波を発生するクロック発振器１０Ａの出
力に、波形整形フィルタ１５を有する点と、クロックデ
ューティ補正回路１００Ａにおていて、オフセット制御
回路１Ａが、入力として自動補正許可信号とパリティエ
ラー信号とを与えられる点と、データ送信処理回路１１
Ｂがパリティ演算回路１６を有し、パリティ演算回路１
６において送信信号に対してパリティ演算を行って生成
したパリティビットを、送信信号に付加して、ケーブル
又は装置内のパターンを生成して、受信側に送出する点
と、データ受信処理回路１３Ｂがパリティエラー検出回
路１７を有し、パリティエラー検出回路１７が、受信デ
ータに対してパリティ演算を行った結果と、送信側から
送られたパリティビットとの照合を行うことによって、
受信データの正常性をチェックし、照合結果不一致のと
き、パリティエラー信号をエラー状態として、送信側の
クロックデューティ補正回路１００Ａにフィードバック
する点が異なっている。

【００２８】この例においては、波形整形フィルタ１５
を用いることによって、クロック発振器１０Ａの出力が
矩形波であっても、これを波形整形して正弦波にするこ
とによって、第１実施例の場合と同様に、リニアなクロ
ックデューティの調整を行うことができる。また、第１
実施例の場合の、ＣＲＣ演算と、ＣＲＣエラー検出によ
る受信データの誤り検出と、ＣＲＣエラー信号を用いた
クロックデューティの補正動作とに代えて、パリティ演
算と、パリティエラー検出による受信データの誤り検出
と、パリティエラー信号を用いたクロックデューティの
補正動作とを行うことによって、第１実施例の場合と同
様な、クロックデューティの自動補正機能を実現するこ
とができる。

【００２９】このように、この例によれば、伝送通信装
置において、波形整形フィルタを追加したので、矩形波
出力のクロック源を用いることができるとともに、クロ
ックデューティ補正回路を追加することによって、装置
内における固定又は半固定の調整を行うことなく、外部
信号による設定によって、クロックデューティを任意の
値に設定することができる。また、この際、伝送通信装
置に対して、既存技術であるパリティチェックのための
回路を組み合わせることによって、データ転送エラーを
検出し、エラーが発生しないオフセット範囲を自動測定
して、オフセット信号値を設定することによって、デー
タ送信処理回路及びデータ受信処理回路に供給するクロ
ックを、最適なクロックデューティに自動補正すること
ができる。

【００３０】以上、この発明の実施例を図面により詳述
してきたが、具体的な構成はこの実施例に限られたもの
ではなく、この発明の要旨を逸脱しない範囲の設計の変
更等があってもこの発明に含まれる。例えば、第１実施
例の場合に、クロック発振器の出力に波形整形フィルタ
を適用するようにしてもよく、これによって、矩形波又
は歪んだ波形のクロック発振器を使用することができる
ようになる。また、第２実施例の場合に、正弦波出力の
クロック発振器を使用することによって、波形整形フィ
ルタを省略することも可能である。

【００３１】

【発明の効果】以上説明したように、この発明によれ
ば、マニュアル／オート設定をマニュアルにすることに
よって、クロックデューティを、外部から与えられるオ
フセット信号に応じて任意に設定できるので、クロック
バッファ入力に対して、固定又は半固定の手動設定を行
う必要がなく、装置の設置後においても、外部信号によ
って容易にクロックデューティを調整することができ
る。従って、環境条件の変化等による、クロックデュー
ティの劣化に基づく装置障害等の場合に、ユニットを抜
き出して再調整する等の必要がなく、外部設定に基づい
て容易に装置を復旧させることができる。また、この発
明によれば、マニュアル／オート設定をオートにするこ
とによって、クロックデューティを、オフセット制御回
路から出力されるオフセット信号によって、最適値に自
動補正することができるので、装置組立時におけるユニ
ットの組み合わせ等に基づく、デバイスのばらつきや、
装置設置環境条件の違いによる、クロックデューティの
劣化を、装置の設置されている環境で、最適な値に自動
補正することができ、従って、高品質のデータ伝送を実
現することが可能になる。さらに、この発明によれば、
手動での調整が不必要なため、出荷試験等で行うクロッ
クデューティの調整作業が不要になり、製造コストを低
減することができるとともに、開発段階においても、ユ
ニットにタッチすることなく、外部設定によって、効率
的に、装置のインタフェースマージンの評価を行うこと
ができる。

【図面の簡単な説明】

【図１】この発明の第１実施例であるクロックデューテ
ィ補正回路の構成例を示すブロック図である。

【図２】本実施例におけるオフセット制御回路の構成例
を示すブロック図である。

【図３】本実施例のクロックデューティ補正回路の特性
例を示す図である。

【図４】本実施例のクロックデューティ補正回路におけ
る自動補正動作を示すタイミング図である。

【図５】この発明の第２実施例であるクロックデューテ
ィ補正回路の構成例を示すブロック図である。

【図６】従来のクロックデューティ補正回路の構成例を
示すブロック図である。

【図７】従来のクロックデューティ補正回路の他の構成
例を示すブロック図である。

【符号の説明】

１，１Ａ オフセット制御回路（オフセット制御手
段） ２ Ｄ／Ａコンバータ（Ｄ／Ａ変換手段） ３ ２：１セレクタ（セレクタ手段） ４ カップリングコンデンサ（容量結合手
段） ５ 抵抗分圧器（抵抗分圧手段） ６ クロックバッファ １０，１０Ａ クロック発振器（クロック源） １１Ａ，１１Ｂ データ送信処理回路 １２ ＣＲＣ演算回路（ＣＲＣ演算手
段） １３Ａ，１３Ｂ， データ受信処理回路 １４ ＣＲＣエラー検出回路（ＣＲＣエ
ラー検出手段） １５ 波形整形フィルタ（波形整形手
段） １６ パリティ演算回路（パリティ演算
手段） １７ パリティエラー検出回路（パリテ
ィエラー検出手段）

───────────────────────────────────────────────────── フロントページの続き (72)発明者 黒沢 勝彦 東京都港区芝五丁目７番１号 日本電気株 式会社内 Ｆターム(参考） 5J001 BB00 BB20 BB21 CC00 DD01 DD02 DD03 DD06

Claims (7)

【特許請求の範囲】
1. 【請求項１】 クロック源の出力クロックから容量結合
   手段を介して直流成分を除去し、直流電圧入力を抵抗分
   圧手段を経て分圧した電圧によって直流成分を再設定す
   ることによってクロックデューティを補正したクロック
   を、送信側のデータ送信処理回路と受信側のデータ受信
   処理回路とに供給するように構成されている伝送通信装
   置のクロックデューティ補正回路であって、 マニュアル設定時とオート設定時とで異なるオフセット
   信号を選択して出力するセレクタ手段と、該選択された
   オフセット信号をディジタルアナログ変換して前記直流
   電圧として供給するＤ／Ａ変換手段とを備えたことを特
   徴とするクロックデューティ補正回路。
2. 【請求項２】 前記セレクタ手段が、外部設定信号に応
   じて前記マニュアル設定とオート設定とを選択すること
   を特徴とする請求項１記載のクロックデューティ補正回
   路。
3. 【請求項３】 前記マニュアル設定時のオフセット信号
   が、外部から与えられることを特徴とする請求項１又は
   ２記載のクロックデューティ補正回路。
4. 【請求項４】 前記オート設定時のオフセット信号が、
   外部から与えられる自動補正許可信号又は受信側から送
   られる受信エラー発生を示す信号をトリガとしてスィー
   プを開始して大きさの変化するオフセット信号を出力す
   るとともに、スィープ終了時、前記受信エラーを発生し
   ない範囲のスィープ幅の中心値のオフセット信号を出力
   するオフセット制御手段から与えられるように構成され
   ていることを特徴とする請求項１又は２記載のクロック
   デューティ補正回路。
5. 【請求項５】 前記データ送信処理回路が、ＣＲＣ演算
   手段によって送信信号にＣＲＣ演算を行った結果のデー
   タを該送信信号に付加して送信するとともに、前記デー
   タ受信処理回路に設けられたＣＲＣエラー検出手段が、
   受信信号にＣＲＣ演算を行った結果のデータと、前記送
   信信号に付加されたＣＲＣ演算結果のデータとの照合不
   一致によって前記受信エラー発生を示す信号を出力する
   ように構成されていることを特徴とする請求項４記載の
   クロックデューティ補正回路。
6. 【請求項６】 前記データ送信処理回路が、パリティ演
   算手段によって送信信号にパリティ演算を行った結果の
   データを該送信信号に付加して送信するとともに、前記
   データ受信処理回路に設けられたパリティエラー検出手
   段が、受信信号に対するパリティ演算を行った結果のデ
   ータと、前記送信信号に付加されたパリティ演算結果の
   データとの照合不一致によって前記受信エラー発生を示
   す信号を出力するように構成されていることを特徴とす
   る請求項４記載のクロックデューティ補正回路。
7. 【請求項７】 前記クロック源の出力クロックに対し
   て、正弦波化のための波形整形を行う波形整形手段を備
   えたことを特徴とする請求項１乃至６のいずれか１記載
   のクロックデューティ補正回路。