JP2001223330A - 半導体装置およびその製造方法 - Google Patents

Abstract

(57)【要約】 【目的】 パッケージ化等による応力がかかっても、初
期の抵抗値を保持できる半導体装置ならびに、ブリーダ
ー抵抗回路においては正確な分圧比を保持できる高精度
のブリーダー抵抗回路、及び、このようなブリーダー抵
抗回路を用いた高精度な半導体装置、例えばボルテージ
ディテクタ、ボルテージレギュレータ等の半導体装置を
提供することを目的とする。 【構成】 Ｐ型の半導体薄膜で形成されたＰ型薄膜抵抗
体と、Ｎ型の半導体薄膜で形成されたＮ型薄膜抵抗体と
から構成し、応力がかかった場合の抵抗値変化を防止し
た。またブリーダー抵抗回路においては、１単位となる
抵抗値は、Ｐ型薄膜抵抗体と、Ｎ型薄膜抵抗体とを組み
合せて作られた抵抗値によって規定するようにしたの
で、応力がかかった場合でも、個々の抵抗体の抵抗値変
化を相殺し正確な分圧比を保つことができるようにし
た。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は半導体装置、特に薄膜抵
抗体有する半導体装置や、薄膜抵抗体を使用したブリー
ダー抵抗回路及び該ブリーダー抵抗回路を有する半導体
装置に関する。

【０００２】

【従来の技術】従来、ポリシリコン等の半導体薄膜で形
成された抵抗体や、それらを使用したブリーダー抵抗回
路は数多く使用されているが、Ｎ型あるいはＰ型のどち
らか一方の導電型の半導体薄膜で形成されたものが知ら
れていた。

【０００３】

【発明が解決しようとする課題】しかしながら、従来の
薄膜抵抗体は、樹脂パッケージ化した場合等、薄膜抵抗
体に応力がかかった場合には抵抗値が変化してしまい、
ブリーダー抵抗回路では、樹脂パッケージ後に、しばし
ば分圧比が変動してしまうという問題点があった。

【０００４】本発明は、上記課題を解消して、パッケー
ジ後も初期の抵抗値を保持し、ブリーダー抵抗回路にお
いては正確な分圧比を保持できる、高精度のブリーダー
抵抗回路、及び、このようなブリーダー抵抗回路を用い
た高精度な半導体装置、例えばボルテージディテクタ、
ボルテージレギュレータ等の半導体装置を提供すること
を目的とする。

【０００５】

【課題を解決するための手段】本発明の半導体装置が上
記目的を達成するために採用した手段は、薄膜抵抗体お
よびそれらを使用したブリーダー抵抗回路の薄膜抵抗体
は、Ｐ型の半導体薄膜で形成されたＰ型薄膜抵抗体と、
Ｎ型の半導体薄膜で形成されたＮ型薄膜抵抗体とから構
成するようにした。さらにブリーダー抵抗回路におい
て、1単位となる抵抗値はＰ型薄膜抵抗体と、Ｎ型薄膜
抵抗体とを組み合せて作られた抵抗値によって規定する
ようにしたことにより、以下に述べるＰ型薄膜抵抗体
と、Ｎ型薄膜抵抗体とのピエゾ効果による抵抗値の変化
を互いに相殺するようにしたことを特徴とする。

【０００６】以下にピエゾ効果による抵抗値の変化とブ
リーダー抵抗回路に及ぼす影響を述べる。

【０００７】薄膜抵抗体に応力を加えた場合には、いわ
ゆるピエゾ効果によって、薄膜抵抗体の抵抗値が変化し
てしまうが、Ｐ型薄膜抵抗体と、Ｎ型薄膜抵抗体とでは
抵抗値の変化の方向が逆になる。これは本発明者の実験
によっても確かめられている。例えばＰ型薄膜抵抗体の
抵抗値は減少し、 Ｎ型薄膜抵抗体の抵抗値は増加する
（変化の向きは応力の方向によって変わる）。

【０００８】ＩＣを樹脂パッケージ化すると応力が生じ
るので上述のようにピエゾ効果によって、薄膜抵抗体の
抵抗値は変化する。ブリーダ抵抗回路は正確な分圧比を
得るためのものであるが、個々の抵抗体の抵抗値が変化
してしまうので分圧比も変動してしまう。

【０００９】本発明による薄膜抵抗体は、Ｐ型の半導体
薄膜で形成されたＰ型薄膜抵抗体と、Ｎ型の半導体薄膜
で形成されたＮ型薄膜抵抗体とから構成しているので応
力がかかった場合でも抵抗値の変化を防止できる。また
ブリーダー抵抗回路においては、１単位となる抵抗値
は、Ｐ型薄膜抵抗体と、Ｎ型薄膜抵抗体とを組み合せて
作られた抵抗値によって規定するようにしたので、応力
がかかったばあいでも、個々の抵抗体の抵抗値変化を相
殺し、正確な分圧比を保つことができる。

【００１０】本発明の半導体装置の薄膜抵抗体は、Ｐ型
の半導体薄膜で形成されたＰ型薄膜抵抗体と、Ｎ型の半
導体薄膜で形成されたＮ型薄膜抵抗体とから構成されて
いるので、樹脂パッケージ化などで応力がかかった場合
でも、個々の抵抗体の抵抗値変化を相殺し、初期の抵抗
値を保持する事ができる。また、ブリーダー抵抗回路に
おいて、１単位となる抵抗値は、Ｐ型薄膜抵抗体と、Ｎ
型薄膜抵抗体とを組み合せて作られた抵抗値によって規
定するようにしたので、正確な分圧比を保つことができ
る。このようなブリーダー抵抗回路を用ることにより、
高精度な半導体装置、例えばボルテージディテクタ、ボ
ルテージレギュレータ等の半導体装置を得ることができ
る。

【００１１】

【発明の実施の形態】

【００１２】

【実施例】以下、図面を参照して本発明の好適な実施例
を説明する。

【００１３】図１は本発明の半導体装置の半導体薄膜抵
抗体の１実施例を示す模式的断面図である。

【００１４】半導体基板１０１上には第１の絶縁膜１０
２が形成され、第1の絶縁膜１０２上には配線８０２と
電気的接続を行なうための濃いＰ型の不純物を含むＰ型
の低抵抗領域７０１に挟まれたＰ型の高抵抗領域７０２
を有するＰ型ポリシリコン抵抗体７０３及び、配線８０
２と電気的接続を行なうための濃いＮ型の不純物を含む
Ｎ型の低抵抗領域７０４に挟まれたＮ型の高抵抗領域７
０５を有するＮ型ポリシリコン抵抗体７０６が形成され
る。また、Ｐ型の低抵抗領域７０１及びＮ型の低抵抗領
域７０４には、それぞれアルミニウムからなる配線８０
２が接続される。ここでＰ型ポリシリコン抵抗体７０３
とＮ型ポリシリコン抵抗体７０６との組み合わせで得ら
れた抵抗体７０７の抵抗値は、 樹脂パッケージ化など
で応力がかかった場合でも、Ｐ型ポリシリコン抵抗体７
０３の抵抗値変化とＮ型ポリシリコン抵抗体７０６の抵
抗値変化を互いに相殺できるので初期の抵抗値を保持す
る事ができる。

【００１５】図１では、１つのＰ型ポリシリコン抵抗体
７０３と１つのＮ型ポリシリコン抵抗体７０６とを組み
合わせた例を示したが、複数のＰ型ポリシリコン抵抗体
７０３とＮ型ポリシリコン抵抗体７０６を組み合わせて
抵抗体７０７を形成しても構わない。

【００１６】また、図１に示したＰ型ポリシリコン抵抗
体７０３とＮ型ポリシリコン抵抗体７０６との組み合わ
せで得られた抵抗体７０７をブリーダ回路の１単位とし
て規定し、抵抗体７０７を複数個形成してブリーダ回路
全体を構成するようにすると、樹脂パッケージ化などで
応力がかかった場合でも、正確な分圧比を保つことがで
きる。このようなブリーダー抵抗回路を用ることによ
り、高精度な半導体装置、例えばボルテージディテク
タ、ボルテージレギュレータ等の半導体装置を得ること
ができる。

【００１７】図２は本発明によるブリーダ抵抗回路を用
いたボルテージディテクタの一実施例のブロック図であ
る。

【００１８】簡単のため単純な回路の例を示したが、実
際の製品には必要に応じて機能を追加すればよい。

【００１９】ボルテージディテクタの基本的な回路構成
要素は電流源９０３、基準電圧回路９０１、ブリーダー
抵抗回路９０２、誤差増幅器９０４であり他にインバー
タ９０６、Ｎ型トランジスタ９０５および９０８、Ｐ型
トランジスタ９０７などが付加されている。以下に簡単
に動作の一部を説明をする。

【００２０】ＶＤＤが所定の解除電圧以上のときはＮ型
トランジスタ９０５、９０８がＯＦＦし、Ｐ型トランジ
スタ９０７はＯＮとなり出力ＯＵＴにはＶＤＤが出力さ
れる。このとき誤差増幅器９０４の入力電圧は、 （ＲＢ＋ＲＣ）／（ＲＡ＋ＲＢ＋ＲＣ）＊ＶＤＤ となる。

【００２１】ＶＤＤが低下し検出電圧以下になると出力
ＯＵＴにはＶＳＳが出力される。このときＮ型トランジ
スタ９０５はＯＮで、誤差増幅器９０４の入力電圧は、 ＲＢ／（ＲＡ＋ＲＢ）＊ＶＤＤ となる。

【００２２】このように、基本的な動作は、基準電圧回
路９０１で発生した基準電圧とブリーダー抵抗回路９０
２で分圧された電圧とを誤差増幅器９０４で比較するこ
とにより行われる。従ってブリーダー抵抗回路９０２で
分圧された電圧の精度がきわめて重要となる。ブリーダ
ー抵抗回路９０２の分圧精度が悪いと誤差増幅器９０４
への入力電圧がバラツキ、所定の解除あるいは検出電圧
が得られなくなってしまう。本発明によるブリーダー抵
抗回路を用いることによりＩＣを樹脂パッケージした後
も高精度の分圧が可能となるためＩＣとしての製品歩留
まりが向上したり、より高精度なボルテージディテクタ
を製造する事が可能となる。

【００２３】図３は本発明によるブリーダ抵抗回路を用
いたボルテージレギュレータの一実施例ののブロック図
である。

【００２４】簡単のため単純な回路の例を示したが、実
際の製品には必要に応じて機能を追加すればよい。

【００２５】ボルテージレギュレータの基本的な回路構
成要素は電流源９０３、基準電圧回路９０１、ブリーダ
ー抵抗回路９０２、誤差増幅器９０４そして電流制御ト
ランジスタとして働くＰ型トランジスタ９１０などであ
る。以下に簡単に動作の一部を説明する。

【００２６】誤差増幅器９０４は、ブリーダー抵抗回路
９０２によって分圧された電圧と基準電圧回路９０１で
発生した基準電圧とを比較し、入力電圧ＶＩＮや温度変
化の影響を受けない一定の出力電圧ＶＯＵＴを得るため
に必要なゲート電圧をＰ型トランジスタ９１０に供給す
る。ボルテージレギュレータにおいても図２で説明した
ボルテージディテクタの場合と同様に、基本的な動作
は、基準電圧回路９０１で発生した基準電圧とブリーダ
ー抵抗回路９０２で分圧された電圧とを誤差増幅器９０
４で比較することにより行われる。従ってブリーダー抵
抗回路９０２で分圧された電圧の精度がきわめて重要と
なる。ブリーダー抵抗回路９０２の分圧精度が悪いと誤
差増幅器９０４への入力電圧がバラツキ、所定の出力電
圧ＶＯＵＴが得られなくなってしまう。本発明によるブ
リーダー抵抗回路を用いることによりＩＣを樹脂パッケ
ージした後も高精度の分圧が可能となるためＩＣとして
の製品歩留まりが向上したり、より高精度なボルテージ
レギュレータを製造する事が可能となる。

【００２７】

【発明の効果】上述したように、本発明の半導体装置の
薄膜抵抗体は、Ｐ型の半導体薄膜で形成されたＰ型薄膜
抵抗体と、Ｎ型の半導体薄膜で形成されたＮ型薄膜抵抗
体とから構成されているので、樹脂パッケージ化などで
応力がかかった場合でも、個々の抵抗体の抵抗値変化を
相殺し、初期の抵抗値を保持する事ができる。また、ブ
リーダー抵抗回路において、１単位となる抵抗値は、Ｐ
型薄膜抵抗体と、Ｎ型薄膜抵抗体とを組み合せて作られ
た抵抗値によって規定するようにしたので、正確な分圧
比を保つことができる。このようなブリーダー抵抗回路
を用ることにより、高精度な半導体装置、例えばボルテ
ージディテクタ、ボルテージレギュレータ等の半導体装
置を得ることができるという効果がある。

【図面の簡単な説明】

【図１】本発明の半導体装置の半導体薄膜抵抗体の１実
施例を示す模式的断面図である。

【図２】本発明によるブリーダ抵抗回路を用いたボルテ
ージディテクタの一実施例のブロック図である。

【図３】本発明によるブリーダ抵抗回路を用いたボルテ
ージレギュレータの一実施例ののブロック図である。

【符号の説明】

１０１ 半導体基板 １０２ 第１の絶縁膜 ７０１ Ｐ型の低抵抗領域 ７０２ Ｐ型の高抵抗領域 ７０３ Ｐ型ポリシリコン抵抗体 ７０４ Ｎ型の低抵抗領域 ７０５ Ｎ型の高抵抗領域 ７０６ Ｎ型ポリシリコン抵抗体 ７０７ 抵抗体 ８０１ 第２の絶縁膜 ８０２ 配線 ９０１ 基準電圧回路 ９０２ ブリーダー抵抗回路 ９０３ 電流源 ９０４ 誤差増幅器 ９０５ Ｎ型トランジスタ ９０６ インバータ ９０７ Ｐ型トランジスタ ９０８ Ｎ型トランジスタ ９０９ 寄生ダイオード ９１０ Ｐ型トランジスタ

Claims (4)

【特許請求の範囲】
1. 【請求項１】 薄膜抵抗体を有する半導体装置におい
   て、前記薄膜抵抗体は、Ｐ型の半導体薄膜で形成された
   Ｐ型薄膜抵抗体と、Ｎ型の半導体薄膜で形成されたＮ型
   薄膜抵抗体とを組み合わせて構成した半導体装置。
2. 【請求項２】 複数の前記薄膜抵抗体で構成されたブリ
   ーダー抵抗回路を有する半導体装置において、前記ブリ
   ーダー抵抗回路における、1単位となる抵抗値は前記Ｐ
   型薄膜抵抗体と、前記Ｎ型薄膜抵抗体とを組み合せて作
   られた抵抗値によって規定する請求項１記載の半導体装
   置。
3. 【請求項３】 前記薄膜抵抗体はポリシリコンよりなる
   請求項１記載の半導体装置。
4. 【請求項４】 前記薄膜抵抗体はポリシリコンよりなる
   請求項２記載の半導体装置。