JP2001223302A - Electronic parts and manufacturing method therefor - Google Patents

Electronic parts and manufacturing method therefor

Info

Publication number
JP2001223302A
JP2001223302A JP2000033590A JP2000033590A JP2001223302A JP 2001223302 A JP2001223302 A JP 2001223302A JP 2000033590 A JP2000033590 A JP 2000033590A JP 2000033590 A JP2000033590 A JP 2000033590A JP 2001223302 A JP2001223302 A JP 2001223302A
Authority
JP
Japan
Prior art keywords
electronic component
circuit board
barrier
sealing material
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000033590A
Other languages
Japanese (ja)
Inventor
Yuichi Anami
裕一 阿波
Itaru Takeda
格 武田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsumi Electric Co Ltd
Original Assignee
Mitsumi Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsumi Electric Co Ltd filed Critical Mitsumi Electric Co Ltd
Priority to JP2000033590A priority Critical patent/JP2001223302A/en
Publication of JP2001223302A publication Critical patent/JP2001223302A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To securely form a sealing part only in a prescribed area. SOLUTION: A circuit board 2 where an electronic circuit is formed at least on one main face 2a, barrier parts 7 formed on one main face 2a of the circuit board 2 and sealing parts 8 where sealing materials are applied to the prescribed areas of the circuit board are installed. The barrier parts 7 are constituted of solders 11 formed on patterns 10.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【発明の属する技術分野】本発明は、例えば、電池パッ
ク等に用いられる過充電防止回路等を有する電子部品及
びその製造方法に関し、詳しくは、回路基板の所定の領
域に封止材を被覆させてなる電子部品及びその製造方法
に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electronic component having an overcharge prevention circuit and the like used for, for example, a battery pack, and a method of manufacturing the same. Electronic component and a method of manufacturing the same.

【０００２】[0002]

【従来の技術】従来より、例えば、電池パックには、過
充電及び過放電を防止する電子回路が形成された電子部
品を内蔵するものがある。この電子部品は、所定の印刷
配線パターンが形成された回路基板の一主面上にＩＣチ
ップ等の回路部品が実装されている。このような電池パ
ックに限定されず、様々な電子機器には、回路基板に回
路部品が実装された電子部品を内蔵している。2. Description of the Related Art Conventionally, for example, some battery packs have a built-in electronic component in which an electronic circuit for preventing overcharge and overdischarge is formed. In this electronic component, a circuit component such as an IC chip is mounted on one main surface of a circuit board on which a predetermined printed wiring pattern is formed. Not limited to such a battery pack, various electronic devices include electronic components in which circuit components are mounted on a circuit board.

【０００３】一般に、このような電子部品は、防水対策
のため、或いは、外気との接触を防止するために回路基
板の一主面上に樹脂を被覆させてなる封止部を有してい
る。すなわち、電子部品の回路基板の一主面上には、電
子部品の実装後に樹脂を塗布して封止処理が施されてい
る。これにより、電子部品は、確実に防水されるととも
に外気との接触を断たれるため耐蝕性が向上したものと
なり、また、不測の衝撃等からも保護されたものとな
る。Generally, such an electronic component has a sealing portion formed by coating a resin on one main surface of a circuit board for waterproofing or preventing contact with outside air. . That is, on one main surface of the circuit board of the electronic component, a resin is applied and sealed after the mounting of the electronic component. As a result, the electronic component is reliably waterproofed and cut off from contact with the outside air, so that the electronic component has improved corrosion resistance and is also protected from unexpected impacts.

【０００４】[0004]

【発明が解決しようとする課題】ところで、このような
電子部品は、回路基板の一主面上の所定の領域を外方に
露出させ、印刷配線パターンの電気的な接続を可能とす
る必要がある場合がある。言い換えると、上述した封止
部は、回路基板の所定の領域のみを確実に被覆するとと
もに、回路基板上の端子等の領域を外方に露出させるよ
うに形成されなくてはならない。However, in such an electronic component, it is necessary to expose a predetermined region on one main surface of the circuit board to the outside so that the printed wiring pattern can be electrically connected. There may be. In other words, the above-described sealing portion must be formed so as to reliably cover only a predetermined region of the circuit board and to expose a region such as a terminal on the circuit board to the outside.

【０００５】具体的には、樹脂材料からなる塗料を用い
て所定の領域に封止部を形成する際には、メタルマスク
を用いた印刷方法やディスペンサーを用いた塗布方法等
を使用している。しかしながら、塗料の流動性が高い場
合、外方に露出させる領域にまで塗料が流れ込んでしま
ったり、回路基板の外へ塗料が流れ出してしまう。逆
に、塗料の流動性が低い場合、凹凸を有する回路基板の
所定の領域を確実に覆うように封止部を形成することが
困難となる。More specifically, when forming a sealing portion in a predetermined region using a paint made of a resin material, a printing method using a metal mask, a coating method using a dispenser, or the like is used. . However, when the fluidity of the paint is high, the paint flows into the region exposed to the outside, or the paint flows out of the circuit board. On the other hand, when the fluidity of the paint is low, it is difficult to form the sealing portion so as to surely cover a predetermined area of the circuit board having irregularities.

【０００６】このため、塗料には、フィラーの増減によ
る粘度コントロールや、添加するフィラーの形状を角形
にして粘度を上昇させたり、フィラーを大粒として粘度
を上昇させたり、逆に、フィラーの形状を丸形にして粘
度を低下させたり、フィラーを小粒として粘度を低下さ
せたりしている。また、塗料のチクソトロピー性を調節
することによって、塗料の流動性を制御している。すな
わち、塗料のチクソトロピー値を大きくすることにより
流動性を低下させたり、逆に、塗料のチクソトロピー値
を小さくすることにより流動性を上昇させている。[0006] For this reason, in the paint, the viscosity is controlled by increasing or decreasing the filler, the viscosity is increased by making the shape of the filler added square, the viscosity is increased by making the filler large, and conversely, the shape of the filler is changed. The viscosity is reduced by using a round shape, or the viscosity is reduced by using a small filler. Further, the fluidity of the paint is controlled by adjusting the thixotropic property of the paint. That is, the fluidity is decreased by increasing the thixotropy value of the paint, and conversely, the fluidity is increased by decreasing the thixotropy value of the paint.

【０００７】しかしながら、電子部品の小型化が進むな
か、所望の粘性及びチクソトロピー性を有する塗料を用
いてたとしても、回路基板の所定の領域のみを確実に被
覆するように封止部を形成することは極めて困難であっ
た。これは、粘性及びチクソトロピー性が塗料の使用条
件により大きく変化するものであり、塗料の粘性及びチ
クソトロピー性を調節したとしても、塗料の流動性を確
実に制御することが困難なためである。However, as electronic components become smaller, even if a paint having desired viscosity and thixotropy is used, a sealing portion is formed so as to reliably cover only a predetermined area of the circuit board. It was extremely difficult. This is because the viscosity and thixotropy greatly vary depending on the use conditions of the paint, and it is difficult to reliably control the fluidity of the paint even if the viscosity and the thixotropy of the paint are adjusted.

【０００８】したがって、従来の電子部品では、回路基
板の所定の領域のみに封止部を形成することが困難であ
るといった問題があった。また、このような電子部品の
製造方法には、回路基板の所定の領域のみに封止部を形
成することが困難であり、歩留まりが悪いといった問題
があった。Therefore, the conventional electronic component has a problem that it is difficult to form a sealing portion only in a predetermined region of a circuit board. Further, such a method for manufacturing an electronic component has a problem that it is difficult to form a sealing portion only in a predetermined region of a circuit board, and the yield is low.

【０００９】そこで、本発明は、上述した従来の実情に
鑑みて案出されたものであり、所定の領域のみに封止部
が確実に形成された電子部品を提供することを目的と
し、また、所定の領域のみに封止部を確実に形成するこ
とのできる電子部品の製造方法を提供することを目的と
している。The present invention has been devised in view of the above-mentioned conventional circumstances, and has as its object to provide an electronic component in which a sealing portion is reliably formed only in a predetermined area. It is another object of the present invention to provide a method of manufacturing an electronic component capable of reliably forming a sealing portion only in a predetermined region.

【００１０】[0010]

【課題を解決するための手段】上述した目的を達成した
本発明に係る電子部品は、少なくとも一主面上に電子回
路が形成されてなる回路基板と、上記回路基板の一主面
上の所定の領域に形成されたバリア部と、上記回路基板
の所定の領域に封止材を被覆させてなる封止部とを備
え、上記バリア部は、パターン上に形成された半田から
なることを特徴とするものである。An electronic component according to the present invention that has attained the above-mentioned object has a circuit board having an electronic circuit formed on at least one main surface thereof, and a predetermined circuit board on one main surface of the circuit board. And a sealing portion formed by covering a predetermined region of the circuit board with a sealing material, wherein the barrier portion is made of solder formed on a pattern. It is assumed that.

【００１１】以上のように構成された本発明に係る電子
部品は、一主面上の所定の領域に被覆された封止材がバ
リア部により他の領域に流れ出ることが防止されるた
め、封止部が所定の領域のみに確実に形成されたものと
なる。In the electronic component according to the present invention configured as described above, the sealing material covering a predetermined area on one main surface is prevented from flowing out to another area by the barrier portion. The stop is reliably formed only in a predetermined area.

【００１２】また、本発明に係る電子部品の製造方法
は、少なくとも一主面上に電子回路が形成されてなる回
路基板の当該一主面に形成されたパターン上に、半田を
配することによりバリア部を形成し、上記回路基板の一
主面上に封止材を被覆させ、上記回路基板の所定の領域
に封止部を形成することを特徴とするものである。Further, the method of manufacturing an electronic component according to the present invention includes disposing solder on a pattern formed on one main surface of a circuit board having an electronic circuit formed on at least one main surface. A barrier section is formed, a sealing material is coated on one main surface of the circuit board, and a sealing section is formed in a predetermined region of the circuit board.

【００１３】以上のように構成された本発明に係る電子
部品の製造方法は、回路基板にバリア部を形成した後に
封止材を被覆させるため、封止材が所定の領域以外に流
れ出ることを防止できる。In the method of manufacturing an electronic component according to the present invention having the above-described structure, the sealing material is coated after forming the barrier portion on the circuit board, so that the sealing material flows out of a predetermined area. Can be prevented.

【００１４】[0014]

【発明の実施の形態】以下、本発明に係る電子部品及び
その製造方法の好適な実施の形態について図面を参照し
て詳細に説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Preferred embodiments of an electronic component and a method for manufacturing the same according to the present invention will be described below in detail with reference to the drawings.

【００１５】図１は、本実施の形態に示す電子部品１の
平面図である。また、図２は、電子部品１の断面図であ
る。これら図１及び図２に示すように、電子部品１は、
一主面２ａ上にＩＣチップ３やコンデンサ４、トランジ
スタ６等が実装されてなるとともに、図示しない印刷配
線パターンが形成されてなる回路基板２を有する。回路
基板２には、ＩＣチップ３等が実装された一主面２ａ上
にバリア部７、１２が形成されている。また、この電子
部品１には、回路基板２の一主面２ａ上であって、バリ
ア部７、１２により囲われた又は、仕切られた領域以外
の領域上に封止部８が形成されている。さらに、この電
子部品に１おいて、バリア部７は、外部との電気的な接
続を可能とする外部端子パッド９、１３を囲うよう、又
は仕切るように形成されている。FIG. 1 is a plan view of an electronic component 1 according to the present embodiment. FIG. 2 is a sectional view of the electronic component 1. As shown in FIGS. 1 and 2, the electronic component 1
It has a circuit board 2 on which an IC chip 3, a capacitor 4, a transistor 6, and the like are mounted on one main surface 2a, and on which a printed wiring pattern (not shown) is formed. On the circuit board 2, barrier portions 7 and 12 are formed on one main surface 2a on which the IC chip 3 and the like are mounted. In the electronic component 1, a sealing portion 8 is formed on one main surface 2a of the circuit board 2 and on a region other than a region surrounded or partitioned by the barrier portions 7 and 12. I have. Further, in the electronic component 1, the barrier portion 7 is formed so as to surround or partition the external terminal pads 9 and 13 that enable electrical connection with the outside.

【００１６】この電子部品１において、封止部８は、合
成樹脂材料を塗料化した封止材を、バリア部７、１２に
より囲まれた又は仕切られた領域以外の領域に塗布して
乾燥させることにより形成される。また、バリア部７、
１２は、例えば、Ａｕからなるパターン１０と、パター
ン１０上に形成されたに半田１１とから構成されてい
る。このパターン１０は、回路基板２の一主面２ａ上に
印刷配線パターンを形成する工程の際に、印刷配線パタ
ーンと同時に形成されることが好ましい。この場合、パ
ターン１０を形成するための工程を別途行う必要がない
ために製造工程の増加を無くし、その結果、製造工程の
簡略化を図ることができる。In the electronic component 1, the sealing portion 8 is formed by applying a sealing material made of a synthetic resin material to a region other than a region surrounded or partitioned by the barrier portions 7 and 12 and drying the sealing material. It is formed by this. Also, the barrier unit 7,
Reference numeral 12 includes, for example, a pattern 10 made of Au and solder 11 formed on the pattern 10. This pattern 10 is preferably formed simultaneously with the printed wiring pattern during the step of forming the printed wiring pattern on one main surface 2a of the circuit board 2. In this case, it is not necessary to separately perform a step for forming the pattern 10, so that an increase in the number of manufacturing steps is eliminated, and as a result, the manufacturing steps can be simplified.

【００１７】バリア部７、１２を形成する際には、先
ず、外部端子パッド９、１３を囲う又は仕切るように、
印刷配線パターンと同時にパターン１０を形成する。そ
の後、パターン１０上に半田を所定の高さとなるように
形成し、半田を硬化させることによりバリア部７、１２
を形成する。When forming the barrier portions 7 and 12, first, the external terminal pads 9 and 13 are surrounded or partitioned so as to surround them.
The pattern 10 is formed simultaneously with the printed wiring pattern. Thereafter, solder is formed on the pattern 10 so as to have a predetermined height, and the solder is cured to form the barrier portions 7 and 12.
To form

【００１８】このように構成された電子部品１では、バ
リア部７、１２を形成した後に封止材を用いて封止部８
を形成する。このとき、乾燥前の封止材は、塗料化され
ているために流動性を有することとなる。しかしなが
ら、乾燥前の封止材が流動して外部端子パッド９、１３
方向に流動したとしても、封止材は、バリア部７、１２
により堰き止められることとなる。すなわち、バリア部
７は、半田を用いて所定の高さとなるように形成されて
いるため、封止材の乗り上げを防止できる。In the electronic component 1 configured as described above, after the barrier portions 7 and 12 are formed, the sealing portion 8 is formed using a sealing material.
To form At this time, the sealing material before drying has fluidity because it is made into a paint. However, the sealing material before drying flows and the external terminal pads 9 and 13
Even if the sealing material flows in the
Will be blocked. That is, since the barrier portion 7 is formed to have a predetermined height using solder, it is possible to prevent the sealing material from running over.

【００１９】これにより、電子部品１では、バリア部
７、１２により囲まれた又は仕切られた領域以外の領域
のみを封止材により被覆することができ、封止材が外部
端子パッド９、１３に達することを防止できる。すなわ
ち、電子部品１では、封止材を所定の領域のみに塗布す
ることができ、封止部８によりＩＣチップ３等を確実に
被覆することができとともに、外部との電気的な接続を
確実に確保することができる。したがって、この電子部
品１は、ＩＣチップ３や印刷配線パターン等を確実に保
護するとともに電気的な接続が可能となり、信頼性に優
れたものとなる。Thus, in the electronic component 1, only the region other than the region surrounded or partitioned by the barrier portions 7 and 12 can be covered with the sealing material, and the sealing material is covered with the external terminal pads 9 and 13. Can be prevented. That is, in the electronic component 1, the sealing material can be applied only to a predetermined region, the IC chip 3 and the like can be surely covered by the sealing portion 8, and the electrical connection with the outside can be surely ensured. Can be secured. Therefore, the electronic component 1 reliably protects the IC chip 3 and the printed wiring pattern and can be electrically connected, and has excellent reliability.

【００２０】また、電子部品１を製造するに際して、バ
リア部７、１２を形成した後に封止部８を形成すること
によって、外部端子パッド９、１３上に封止材が流れ出
すことを防止できる。したがって、この方法によれば、
封止材が外部端子パッド上に流れ出す結果、封止部８の
厚みを確保できないといった不良の発生を確実に防止し
て、歩留まりの向上を図ることができる。In manufacturing the electronic component 1, by forming the sealing portion 8 after forming the barrier portions 7 and 12, it is possible to prevent the sealing material from flowing onto the external terminal pads 9 and 13. Therefore, according to this method,
As a result of the sealing material flowing out onto the external terminal pads, it is possible to reliably prevent the occurrence of a defect that the thickness of the sealing portion 8 cannot be ensured, thereby improving the yield.

【００２１】さらに、この電子部品１では、バリア部
７、１２により外部端子パッド９、１３を確実に外方に
露出させることができるため、封止部８により覆われる
ＩＣチップ３等に対して近接した位置に外部端子パッド
９、１３を配置することができる。すなわち、この電子
部品１では、外部端子パッド９、１３上への封止材の流
れ込みを確実に防止できるため、封止部８により覆われ
るＩＣチップ３等に対して近接した位置であっても外部
端子パッド９、１３を配置することができる。これによ
り、電子部品１は、従来のものと比較して大幅に小型化
した設計が可能となる。Furthermore, in the electronic component 1, the external terminal pads 9, 13 can be reliably exposed outward by the barrier portions 7, 12, so that the IC chip 3 and the like covered by the sealing portion 8 can be exposed. The external terminal pads 9 and 13 can be arranged at close positions. That is, in the electronic component 1, since the flow of the sealing material onto the external terminal pads 9 and 13 can be reliably prevented, even in a position close to the IC chip 3 and the like covered by the sealing portion 8. External terminal pads 9 and 13 can be arranged. As a result, the electronic component 1 can be designed to be significantly smaller in size than conventional ones.

【００２２】一方、本発明に係る電子部品は、上述した
ような実施の形態に限定されず、図３に示すような電子
部品２０であっても良い。他の実施の形態として示す電
子部品２０は、外部端子パッド９の外周縁を囲うよう
に、所定の間隔をもって不連続に形成されたバリア部２
１を有するものであってもよい。すなわち、本実施の形
態に示す電子部品２０において、バリア部２１は、外部
端子パッド９の外周縁全周に亘って形成されているので
はなく、所定の間隔をもって不連続に形成されている。On the other hand, the electronic component according to the present invention is not limited to the above-described embodiment, but may be an electronic component 20 as shown in FIG. An electronic component 20 shown as another embodiment has a barrier portion 2 discontinuously formed at a predetermined interval so as to surround an outer peripheral edge of an external terminal pad 9.
1 may be provided. That is, in the electronic component 20 shown in the present embodiment, the barrier portion 21 is not formed over the entire outer periphery of the external terminal pad 9 but is formed discontinuously at a predetermined interval.

【００２３】このように構成された電子部品２０におい
ても、封止部８は、合成樹脂材料を塗料化した封止材
を、バリア部２１により囲まれた領域以外の領域に塗布
して乾燥させることにより形成される。このとき、乾燥
前の封止材は、流動性を有するとともに所定の粘度を有
する。このため、不連続に形成されたバリア部２１であ
っても、バリア部２１によって封止材を堰き止めること
ができる。すなわち、所定の粘度を有する封止材は、バ
リア部２１の間隔から外部端子パッド９上に流れ出すこ
とがなく、所定の領域のみに形成されることとなる。In the electronic component 20 configured as described above, the sealing portion 8 applies a sealing material made of a synthetic resin material into a coating to an area other than the area surrounded by the barrier section 21, and is dried. It is formed by this. At this time, the sealing material before drying has fluidity and a predetermined viscosity. Therefore, even if the barrier portion 21 is formed discontinuously, the sealing material can be blocked by the barrier portion 21. That is, the sealing material having a predetermined viscosity does not flow out onto the external terminal pads 9 from the space between the barrier portions 21 and is formed only in a predetermined region.

【００２４】したがって、電子部品２０では、封止材を
所定の領域のみに塗布することができ、封止部８により
ＩＣチップ３等を確実に被覆することができとともに、
外部との電気的な接続を確実に確保することができる。
したがって、この電子部品２０は、ＩＣチップ３や印刷
配線パターン等を確実に保護するとともに電気的な接続
が可能となり、信頼性に優れたものとなる。Therefore, in the electronic component 20, the sealing material can be applied only to a predetermined area, and the IC chip 3 and the like can be surely covered by the sealing portion 8.
Electrical connection to the outside can be reliably ensured.
Therefore, the electronic component 20 reliably protects the IC chip 3, the printed wiring pattern, and the like, and can be electrically connected, resulting in excellent reliability.

【００２５】また、電子部品２０では、バリア部２１を
不連続に形成しているため、パターン１０や半田１１に
要する材料コストを大幅に削減することができる。さら
に、この電子部品２０においても、外部端子パッド９上
への封止材の流れ込みを確実に防止できるため、封止部
８により覆われるＩＣチップ３等に対して近接した位置
であっても外部端子パッド９を配置することができる。
これにより、電子部品２０は、従来のものと比較して材
料コストを低く抑えるとともに大幅に小型化することが
可能となる。Further, in the electronic component 20, since the barrier portion 21 is formed discontinuously, the material cost required for the pattern 10 and the solder 11 can be greatly reduced. Further, also in the electronic component 20, since the flow of the sealing material onto the external terminal pads 9 can be reliably prevented, even if the electronic component 20 is in a position close to the IC chip 3 and the like covered by the sealing portion 8, The terminal pad 9 can be arranged.
This makes it possible to reduce the material cost of the electronic component 20 and significantly reduce the size of the electronic component 20 as compared with the conventional component.

【００２６】なお、上述した実施の形態では、外部端子
パッド９、１３を囲う又は仕切るように形成されたバリ
ア部７、１２、２１を有する電子部品１，２０を例示し
て本発明を説明したが、本発明は、これらの実施の形態
に限定されず、封止部８と封止部８を形成しない領域と
の間にバリア部７、１２、２１が形成されたような電子
部品であれば如何なる構成であっても適用することがで
きる。すなわち、本発明に係る電子部品は、封止部８を
形成する領域をバリア部７、１２、２１により囲い又は
仕切り、封止部８を形成する領域以外の領域に封止材が
流れ込むことを防止するようなものであっても良い。In the above-described embodiment, the present invention has been described by exemplifying the electronic components 1 and 20 having the barrier portions 7, 12 and 21 formed so as to surround or partition the external terminal pads 9 and 13. However, the present invention is not limited to these embodiments, and may be an electronic component in which barrier portions 7, 12, 21 are formed between sealing portion 8 and a region where sealing portion 8 is not formed. Any configuration can be applied. That is, in the electronic component according to the present invention, the region where the sealing portion 8 is formed is surrounded or partitioned by the barrier portions 7, 12 and 21, and the sealing material flows into the region other than the region where the sealing portion 8 is formed. It may be something that prevents it.

【００２７】[0027]

【発明の効果】以上詳細に説明したように、本発明に係
る電子部品は、バリア部を形成することによって、所定
の領域のみに確実に封止部が形成されたものとなる。こ
のため、電子部品は、封止部による保護効果が確実なも
のとなり、信頼性に優れたものとなる。As described above in detail, in the electronic component according to the present invention, the formation of the barrier portion ensures that the sealing portion is formed only in a predetermined region. For this reason, the electronic component has a reliable protection effect by the sealing portion, and has excellent reliability.

【００２８】また、本発明に係る電子部品の製造方法
は、バリア部を形成した後に封止材を被覆させるため、
封止部を所定の領域のみに確実に形成することができ
る。このため、本手法によれば、封止材が所定の領域以
外に流れ出すといった不都合を回避し、生産性を大幅に
向上させることができる。In the method for manufacturing an electronic component according to the present invention, the sealing material is coated after forming the barrier portion.
The sealing portion can be reliably formed only in a predetermined region. For this reason, according to the present method, it is possible to avoid a disadvantage that the sealing material flows out of a predetermined area, and to significantly improve productivity.

【図面の簡単な説明】[Brief description of the drawings]

【図１】本発明に係る電子部品の平面図である。FIG. 1 is a plan view of an electronic component according to the present invention.

【図２】電子部品の断面図である。FIG. 2 is a cross-sectional view of the electronic component.

【図３】他の実施の形態として示す電子部品の平面図で
ある。FIG. 3 is a plan view of an electronic component shown as another embodiment.

【符号の説明】[Explanation of symbols]

１ 電子部品 ２ 回路基板 ３ ＩＣチップ ７，１２ バリア部 ８ 封止部 ９，１３ 外部端子パッド １１ 半田 DESCRIPTION OF SYMBOLS 1 Electronic component 2 Circuit board 3 IC chip 7, 12 Barrier part 8 Sealing part 9, 13 External terminal pad 11 Solder

Claims (5)

【特許請求の範囲】[Claims] 【請求項１】 少なくとも一主面上に電子回路が形成さ
れてなる回路基板と、上記回路基板の一主面上に形成さ
れたバリア部と、 上記回路基板の所定の領域に封止材を被覆させてなる封
止部とを備え、 上記バリア部は、パターン上に形成された半田からなる
ことを特徴とする電子部品。1. A circuit board having an electronic circuit formed on at least one main surface thereof, a barrier portion formed on one main surface of the circuit board, and a sealing material in a predetermined region of the circuit board. An electronic component, comprising: a sealing portion coated; and the barrier portion is made of solder formed on a pattern. 【請求項２】 上記バリア部は、外部端子パッドを囲う
ように形成されたことを特徴とする請求項１記載の電子
部品。2. The electronic component according to claim 1, wherein the barrier section is formed so as to surround an external terminal pad. 【請求項３】 上記バリア部は、所定の間隔をもって不
連続に形成されたことを特徴とする請求項１記載の電子
部品。3. The electronic component according to claim 1, wherein the barrier portions are formed discontinuously at predetermined intervals. 【請求項４】 上記封止材は、合成樹脂であることを特
徴とする請求項１記載の電子部品。4. The electronic component according to claim 1, wherein the sealing material is a synthetic resin. 【請求項５】 少なくとも一主面上に電子回路が形成さ
れてなる回路基板の当該一主面の所定の領域に形成され
たパターン上に、半田を配することによりバリア部を形
成し、 上記回路基板の一主面上に封止材を被覆させ、上記回路
基板の所定の領域に封止部を形成することを特徴とする
電子部品の製造方法。5. A barrier portion is formed by disposing solder on a pattern formed in a predetermined region of one main surface of a circuit board having an electronic circuit formed on at least one main surface, A method for manufacturing an electronic component, wherein a sealing material is coated on one main surface of a circuit board, and a sealing portion is formed in a predetermined region of the circuit board.
JP2000033590A 2000-02-10 2000-02-10 Electronic parts and manufacturing method therefor Pending JP2001223302A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000033590A JP2001223302A (en) 2000-02-10 2000-02-10 Electronic parts and manufacturing method therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000033590A JP2001223302A (en) 2000-02-10 2000-02-10 Electronic parts and manufacturing method therefor

Publications (1)

Publication Number Publication Date
JP2001223302A true JP2001223302A (en) 2001-08-17

Family

ID=18558051

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000033590A Pending JP2001223302A (en) 2000-02-10 2000-02-10 Electronic parts and manufacturing method therefor

Country Status (1)

Country Link
JP (1) JP2001223302A (en)

Similar Documents

Publication Publication Date Title
KR101578175B1 (en) Wiring substrate and semiconductor device
US6928719B2 (en) Method for fabricating surface acoustic wave filter package
US20060273461A1 (en) Electronic device and method of manufacturing the same
JPH08172143A (en) Printed wiring board and electronic device using it
US7586754B2 (en) Printed wiring board and process for manufacturing the same
JP4811520B2 (en) Semiconductor device substrate manufacturing method, semiconductor device manufacturing method, semiconductor device substrate, and semiconductor device
US6448504B1 (en) Printed circuit board and semiconductor package using the same
US5796586A (en) Substrate board having an anti-adhesive solder mask
US6927347B2 (en) Printed circuit board having through-hole protected by barrier and method of manufacturing the same
US7606046B2 (en) Semiconductor device and method for mitigating electrostatic discharge (ESD)
US20120119358A1 (en) Semicondiuctor package substrate and method for manufacturing the same
JP2001244384A (en) Bare chip mounting printed wiring board
US5250842A (en) Semiconductor devices using tab tape
US20060116014A1 (en) Memory cards and method of fabricating the memory cards
KR20050061343A (en) Wiring circuit board
JP2001223302A (en) Electronic parts and manufacturing method therefor
JPH08181166A (en) Printed wiring board
CN113644033A (en) Moisture-proof chip on film package and manufacturing method thereof
JP3042621B1 (en) Connection structure with chassis ground of circuit board
JP2001237350A (en) Electronic part and method of manufacturing the same
JP3915658B2 (en) Manufacturing method of electronic parts
JP2004214255A (en) Connection structure of electronic part
US20030102155A1 (en) Module circuit board for semiconductor device having barriers to isolate I/O terminals from solder
JP4336407B2 (en) Circuit board
JPH10214924A (en) Resin sealing structure of semiconductor device