JP2001223229A - Resin molding method, metal mold for molding and wiring base material - Google Patents

Resin molding method, metal mold for molding and wiring base material

Info

Publication number
JP2001223229A
JP2001223229A JP2000033380A JP2000033380A JP2001223229A JP 2001223229 A JP2001223229 A JP 2001223229A JP 2000033380 A JP2000033380 A JP 2000033380A JP 2000033380 A JP2000033380 A JP 2000033380A JP 2001223229 A JP2001223229 A JP 2001223229A
Authority
JP
Japan
Prior art keywords
wiring base
mold
wiring
cavity
base material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000033380A
Other languages
Japanese (ja)
Other versions
JP3510554B2 (en
Inventor
Kazuo Shimizu
和夫 清水
Hisayuki Tsuruta
久幸 鶴田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
NEC Yamagata Ltd
Original Assignee
NEC Corp
NEC Yamagata Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, NEC Yamagata Ltd filed Critical NEC Corp
Priority to JP2000033380A priority Critical patent/JP3510554B2/en
Priority to KR10-2001-0006530A priority patent/KR100417182B1/en
Priority to TW090103079A priority patent/TW503497B/en
Priority to US09/781,789 priority patent/US6676885B2/en
Publication of JP2001223229A publication Critical patent/JP2001223229A/en
Application granted granted Critical
Publication of JP3510554B2 publication Critical patent/JP3510554B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B29WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29CSHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C45/00Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor
    • B29C45/14Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles
    • B29C45/14639Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles for obtaining an insulating effect, e.g. for electrical components
    • B29C45/14655Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles for obtaining an insulating effect, e.g. for electrical components connected to or mounted on a carrier, e.g. lead frame
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565Moulds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • H01L2924/01322Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Abstract

PROBLEM TO BE SOLVED: To provide a resin molding method, where the unsatisfactory state of a semiconductor package due to a float of a wiring base material confined in a metal mold from the surface of the metal mold is effectively prevented, and the semiconductor package favorable both in the internal manner and in a the visual appearance manner can be manufactured at a high yield, in transfer molding technique where a plurality of semiconductor elements are bonded to one surface of the wiring base material and these elements are housed in a single cavity to resin-seal the elements in one lump, the metal mold for molding and the wiring base material. SOLUTION: A hole 45 for suction is proved in a bottom force 22 and grooves for suction are provided in the rear of a wiring base material 11. These grooves are coupled with each other to vacuum suck semiconductor elements, and the value of a negative pressure to act on the rear the base material 11 is set higher than the value of a negative pressure to act on the surface of the base material 11.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、樹脂モールド方
法、モールド成形用金型及び配線基材に関するものであ
り、一枚の配線基材の片面に複数の半導体素子をボンデ
ィングし、これらの半導体素子を、単一のキャビティ内
に収めて一括して樹脂封止するトランスファモールド技
術に属する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a resin molding method, a mold for molding, and a wiring substrate, and a method for bonding a plurality of semiconductor elements to one surface of a single wiring substrate. In a single cavity, and collectively sealing with resin.

【0002】[0002]

【従来の技術】トランスファモールドは、現在、半導体
素子の樹脂封止方法として最も広く用いられているもの
であり、金型のキャビティ部に基板タイプやテープタイ
プ等の配線基材にボンディングされた半導体素子を配置
し、溶融した樹脂をプランジャで加圧してキャビティに
充填することにより、半導体素子を樹脂封止する方法で
ある。複数の半導体パッケージ分の半導体素子(半導体
チップ)を一枚の配線基材にマトリクス状にボンディン
グし、これを樹脂封止する方法としては、個別封止方法
と一括封止方法とがある。個別封止方法が実施される
中、生産性の向上、ひいてはコストダウンを目的に一括
封止方法が開発された。現状、一括封止方法の方がコス
ト面、生産性においてより優れるものとなっている。
2. Description of the Related Art At present, transfer molding is most widely used as a resin sealing method for semiconductor elements, and semiconductors bonded to a wiring base such as a substrate type or a tape type in a cavity of a mold are provided. In this method, a semiconductor element is sealed with a resin by disposing the element and filling the cavity by pressurizing a molten resin with a plunger. As a method of bonding semiconductor elements (semiconductor chips) for a plurality of semiconductor packages to one wiring base material in a matrix and sealing them with a resin, there are an individual sealing method and a collective sealing method. While the individual sealing method was being implemented, a batch sealing method was developed for the purpose of improving productivity and eventually reducing costs. At present, the batch encapsulation method is more excellent in cost and productivity.

【0003】個別封止方法は、一の半導体パッケージ分
の半導体素子と他の半導体パッケージ分の半導体素子と
を別々に異なるキャビティ内に収めて個別に樹脂封止す
る方法である。したがって、個別封止方法では、封止樹
脂の側面は、金型によって成形され、封止工程時点から
封止樹脂が個々のパッケージ毎に独立している。したが
って、封止工程後、パッケージを個片化するためには、
封止樹脂を切断する必要はなく、配線基材及び切断ライ
ン上に配線層、ソルダーレジスト層などが存在する場合
にはそれらの層を切断しさえすればよい。一方、一括封
止方法は、複数の半導体パッケージ分の半導体素子を、
単一のキャビティ内に収めて一括して樹脂封止する方法
である。一括封止方法では、封止樹脂が複数の半導体パ
ッケージ分の半導体素子を内包する一体的な平板状にな
る。これをパッケージパネルと呼ぶ場合がある。その
後、このパッケージパネルを個片に分離するパッケージ
ダイシングを行い、個々の半導体パッケージを得る。し
たがって、一括封止方法によって製造された半導体パッ
ケージの側面は、個別封止方法のように金型により成形
されるのではなく、ダイシングによる切断面として成形
される。
In the individual sealing method, a semiconductor element for one semiconductor package and a semiconductor element for another semiconductor package are separately housed in different cavities and individually sealed with a resin. Therefore, in the individual sealing method, the side surface of the sealing resin is molded by a mold, and the sealing resin is independent for each package from the time of the sealing step. Therefore, in order to separate the package after the sealing process,
It is not necessary to cut the sealing resin, and if a wiring layer, a solder resist layer, and the like exist on the wiring base material and the cutting line, it is only necessary to cut those layers. On the other hand, the batch encapsulation method uses semiconductor elements for a plurality of semiconductor packages,
This is a method of enclosing in a single cavity and encapsulating the resin collectively. In the collective sealing method, the sealing resin becomes an integrated flat plate that includes semiconductor elements for a plurality of semiconductor packages. This may be called a package panel. Thereafter, package dicing for separating the package panel into individual pieces is performed to obtain individual semiconductor packages. Therefore, the side surface of the semiconductor package manufactured by the collective sealing method is formed as a cut surface by dicing, instead of being formed by a mold as in the individual sealing method.

【0004】以下に、図8を参照して、一括封止方法に
よる半導体装置の製造方法、樹脂モールド方法、樹脂モ
ールド装置、モールド成形用金型及び配線基材の従来の
一例につき説明する。トランスファモールドを行う際、
リリースフィルムを使用する場合と、使用しない場合と
がある。図8は、従来例のリリースフィルムを使用する
タイプの金型120の各工程毎の断面図である。
A conventional example of a semiconductor device manufacturing method, a resin molding method, a resin molding device, a molding die, and a wiring base material by a package sealing method will be described below with reference to FIG. When performing transfer molding,
There are cases where a release film is used and cases where it is not used. FIG. 8 is a cross-sectional view of each step of a mold 120 using a conventional release film.

【0005】まず、金型120及び樹脂モールド装置
(図示せず)の構成につき説明する。図8に示すように
従来の金型120は、上型121と下型122とからな
る。金型120における上型121及び下型122はそ
れぞれいくつかのブロックによって構成されている。上
型121は上型センタブロック24を有する。下型12
2は下型センタブロック25と、配線基材搭載ブロック
142を有する。下型センタブロック25には、樹脂2
6を装填するポット27が設けられている。このポット
27には樹脂26が装填され、さらに樹脂26に加圧力
を与えるプランジャ28が挿入される。一方、上型セン
タブロック24にはカル29がポット27に対向する位
置に設けられている。このカル29の両側にはキャビテ
ィ23a側に溶融樹脂26を流し込む流路となるランナ
30が形成されている。
First, the configuration of the mold 120 and a resin molding device (not shown) will be described. As shown in FIG. 8, a conventional mold 120 includes an upper mold 121 and a lower mold 122. The upper mold 121 and the lower mold 122 in the mold 120 are each composed of several blocks. The upper die 121 has an upper die center block 24. Lower mold 12
2 has a lower mold center block 25 and a wiring base material mounting block 142. The lower mold center block 25 has a resin 2
6 is provided. A resin 26 is loaded into the pot 27, and a plunger 28 for applying a pressure to the resin 26 is inserted. On the other hand, the upper die center block 24 is provided with a cull 29 at a position facing the pot 27. On both sides of the cull 29, runners 30 serving as flow paths for flowing the molten resin 26 into the cavity 23a are formed.

【0006】上記センタブロックの両側のそれぞれにお
いて、上型121はキャビティ23aを形成している。
キャビティ23aは配線基材111上にボンディングさ
れた半導体素子12を内包し、樹脂の充填を受け、これ
らの半導体素子12を覆う封止樹脂を成形するものであ
る。カル29の両側に形成されたランナ30はこのキャ
ビティ23aの上型センタブロック24側の辺に接続し
ている。このランナ30が接続するキャビティ23aの
辺と反対側の辺には、樹脂充填時にキャビティ23a内
のガス(空気)を逃がすためのエアベント146が設け
られている。このエアベント146は、上型121のク
ランプ面に形成された筋状の溝によって構成される。こ
のキャビティ23aに対向する位置において、下型12
2はキャビティ23bを形成している。キャビティ23
bは配線基材111を収めるためのものである。金型1
20はキャビティ23aとキャビティ23bにより配線
基材111及び半導体素子12を密閉するキャビティを
形成している。
On each side of the center block, the upper die 121 forms a cavity 23a.
The cavity 23a is for enclosing the semiconductor element 12 bonded on the wiring substrate 111, receiving a filling of the resin, and molding a sealing resin covering the semiconductor element 12. Runners 30 formed on both sides of the cull 29 are connected to the side of the cavity 23a on the upper mold block 24 side. On the side opposite to the side of the cavity 23a to which the runner 30 is connected, an air vent 146 for releasing gas (air) in the cavity 23a at the time of filling the resin is provided. The air vent 146 is formed by a streak-shaped groove formed on the clamp surface of the upper die 121. At a position facing the cavity 23a, the lower mold 12
2 forms a cavity 23b. Cavity 23
b is for accommodating the wiring substrate 111. Mold 1
Reference numeral 20 denotes a cavity for sealing the wiring base 111 and the semiconductor element 12 by the cavity 23a and the cavity 23b.

【0007】配線基材搭載ブロック142は、配線基材
111が搭載される部分である。配線基材搭載ブロック
142は、その周囲のブロックより低くなることにより
配線基材111を収めるキャビティ23bを形成してい
る。また、配線基材搭載ブロック142は、バネ43を
利用したフローティング機構により上下動可能に支持さ
れており、かかる上下動によりキャビティ23bの深さ
を変動させることができる。かかるフローティング機構
は、半導体パッケージの配線基材111として比較的厚
みにバラツキの生じる基板タイプのものを用いる場合に
必要となる。なぜなら、上記フローティング機構を採用
しない場合はキャビティ23bの深さが一定となる。そ
の上で、比較的厚みにバラツキの生じる基板を配線基材
搭載ブロック142に搭載してしまうと、基板表面の位
置にバラツキが生じる。キャビティ23bの深さに対し
て厚い基板をキャビティ23bに配置し、上下の金型1
21、122でクランプする場合には、過剰なクランプ
圧力が生じて基板を傷付けるという不都合が生じるから
である。一方、キャビティ23bの深さに対して薄い基
板をキャビティ23bに配置し、上下の金型121、1
22でクランプする場合には、クランプが不十分で隙間
が生じ、樹脂が漏れ出るという不都合が生じるからであ
る。このような不都合をフローティング機構を採用する
ことにより解決している。しかし、配線基材111とし
てテープ材を用いる場合は、かかるフローティング機構
を要しない。テープ材は薄く、基板タイプのものに比較
して厚みのバラツキが小さいため、フローティング機構
を採用しなくとも上述のような不都合は生じないからで
ある。
The wiring base mounting block 142 is a portion where the wiring base 111 is mounted. The wiring base mounting block 142 is formed lower than the surrounding blocks to form the cavity 23b for housing the wiring base 111. The wiring base mounting block 142 is vertically movably supported by a floating mechanism using a spring 43, and the vertical movement can change the depth of the cavity 23b. Such a floating mechanism is required when a wiring board 111 of a substrate type having a relatively uneven thickness is used as the wiring base 111 of the semiconductor package. This is because when the floating mechanism is not used, the depth of the cavity 23b is constant. Then, when a substrate having a relatively uneven thickness is mounted on the wiring base material mounting block 142, the position on the surface of the substrate is uneven. A substrate thicker than the depth of the cavity 23b is placed in the cavity 23b,
This is because, in the case of clamping at 21 and 122, there is a disadvantage that an excessive clamping pressure is generated and the substrate is damaged. On the other hand, a substrate thinner than the depth of the cavity 23b is arranged in the cavity 23b, and the upper and lower dies 121, 1
This is because, in the case of clamping at 22, the gap is generated due to insufficient clamping, and the resin leaks out. Such a disadvantage is solved by adopting a floating mechanism. However, when a tape material is used as the wiring substrate 111, such a floating mechanism is not required. This is because the tape material is thin and has a small variation in thickness as compared with the substrate type, so that the above-described inconvenience does not occur even if the floating mechanism is not used.

【0008】上型121は、リリースフィルムを真空吸
着するための吸着用孔44を有する。吸着用孔44はキ
ャビティ23a等の表面に開口部44aを配置してお
り、その一方で、金型120の外部の真空源(図示せ
ず)に接続されている。なお、リリースフィルム使用し
ない金型では、吸着用孔44は必要ない。
The upper die 121 has a suction hole 44 for sucking the release film by vacuum. The suction hole 44 has an opening 44a on the surface of the cavity 23a or the like, and is connected to a vacuum source (not shown) outside the mold 120. In a mold that does not use a release film, the suction hole 44 is not required.

【0009】この金型120を装備する樹脂モールド装
置は、上型121を支持する上ベース(図示せず)と、
下型122を支持する下ベース(図示せず)と、金型1
20を加熱するヒータ(図示せず)と、上述の真空源と
なる真空ポンプ(図示せず)と、型締め機構(図示せ
ず)と、射出機構(図示せず)と、プランジャー28と
を備える。上下型121、122はプレートやボルト
(図示せず)等を利用して上下ベースに固定される。上
ベース又は下ベースは、金型120を開閉動作させるた
めに型締め機構によって昇降可能に構成されている。
The resin molding apparatus equipped with the mold 120 includes an upper base (not shown) for supporting the upper mold 121,
A lower base (not shown) for supporting the lower mold 122;
20; a heater (not shown) for heating 20; a vacuum pump (not shown) serving as the above-mentioned vacuum source; a mold clamping mechanism (not shown); an injection mechanism (not shown); Is provided. The upper and lower dies 121 and 122 are fixed to the upper and lower bases using plates, bolts (not shown), and the like. The upper base or the lower base is configured to be able to move up and down by a mold clamping mechanism to open and close the mold 120.

【0010】次に、図8を参照して従来の一括封止方法
による半導体装置の樹脂モールド方法乃至半導体装置の
製造方法につき説明する。
Next, with reference to FIG. 8, a description will be given of a resin molding method of a semiconductor device or a method of manufacturing a semiconductor device by a conventional package sealing method.

【0011】[ボンディング工程]樹脂モールド工程の
前工程として、ボンディング工程を行う。ボンディング
工程では、複数の半導体パッケージ分の半導体素子12
を一枚の配線基材111の主面上にマトリクス上に配列
して搭載・接合する。また、ワイヤボンディング技術等
により配線の内部接続を行う。図8には一例として半導
体素子12がボンディングワイヤ16により内部接続さ
れた状態を示した。その他、内部接続用の金属バンプを
使用して半導体素子12を接続するワイヤレスボンディ
ング法がある。
[Bonding Step] A bonding step is performed as a step before the resin molding step. In the bonding step, the semiconductor elements 12 for a plurality of semiconductor packages are
Are arranged and mounted on a matrix on the main surface of one wiring substrate 111. The internal connection of the wiring is performed by a wire bonding technique or the like. FIG. 8 shows a state in which the semiconductor elements 12 are internally connected by bonding wires 16 as an example. In addition, there is a wireless bonding method for connecting the semiconductor elements 12 using metal bumps for internal connection.

【0012】[型締め前工程(図8(a))]次に、樹
脂モールド工程を行う。まず、型締め前の工程を図8
(a)を参照して説明する。下型122の配線基材搭載
ブロック142に、配線基材111を搭載する。また、
上型121のキャビティ23a及びカル29、ランナ3
0を覆うように、リリースフィルム41を配置するとと
もに、リリースフィルム41をキャビティ23aの表面
に真空吸着して上型121の内面形状に沿うように配置
する。このとき吸着用孔44の開口部44aは、リリー
スフィルム41によって塞がれる。しかし、リリースフ
ィルム41はガスを透過させる性質を有するため、リリ
ースフィルム41を透過した多少のガス(空気)が吸着
用孔44へと吸い込まれ続ける。したがって、リリース
フィルム41によって吸着用孔44へのガスの流れが完
全に遮断されるわけではない。なお、リリースフィルム
41は樹脂26の離型を容易にするためのものである。
リリースフィルム41を使用しない場合には、モールド
部にピンを配置し、イジェクト機構により前記ピンを押
し当てて離型させる方法がとられ、上型121の内面の
樹脂26が侵入する部分に離型剤を定期的に使用し、離
型をより確実にすることが行われる。
[Step before mold clamping (FIG. 8A)] Next, a resin molding step is performed. First, the process before mold clamping is shown in FIG.
This will be described with reference to FIG. The wiring base 111 is mounted on the wiring base mounting block 142 of the lower mold 122. Also,
Cavity 23a and cull 29 of upper mold 121, runner 3
The release film 41 is arranged so as to cover the inner surface of the upper die 121 while vacuum-absorbing the release film 41 on the surface of the cavity 23a. At this time, the opening 44 a of the suction hole 44 is closed by the release film 41. However, since the release film 41 has a property of allowing gas to permeate, some gas (air) permeating the release film 41 is continuously sucked into the suction holes 44. Therefore, the release film 41 does not completely block the flow of gas to the suction holes 44. Note that the release film 41 is for facilitating the release of the resin 26.
When the release film 41 is not used, a method is used in which a pin is arranged in the mold portion, and the pin is pressed by an eject mechanism to release the mold. The agent is used regularly to make the release more reliable.

【0013】配線基材111及びリリースフィルム41
は、ヒータ(図示せず)により予めを加熱されている金
型120に接触することにより加熱される。配線基材1
11はその裏面から加熱されるため、配線基材搭載ブロ
ックに搭載された直後においては裏面側でより大きな熱
膨張が生じ全体として反りが生じる場合がある。この配
線基材111の反りは熱平衡熱が進むに従って減少す
る。したがって、少なくとも生産上不都合な反りが消滅
するまで樹脂充填を待つ必要がある。次に、下型122
のポット27内に錠剤状の樹脂26(樹脂タブレット)
を装填する。
The wiring substrate 111 and the release film 41
Is heated by contacting the mold 120 which has been heated in advance by a heater (not shown). Wiring substrate 1
Since 11 is heated from the back surface, immediately after being mounted on the wiring base material mounting block, a larger thermal expansion may occur on the back surface side, and warpage may occur as a whole. The warpage of the wiring substrate 111 decreases as the thermal equilibrium heat progresses. Therefore, it is necessary to wait for the resin filling at least until the undesired warpage disappears. Next, the lower mold 122
Resin 26 (resin tablet) in the pot 27
Is loaded.

【0014】[型締め(図8(b))]その後、樹脂モ
ールド装置を動作させて上型121と下型122を接合
させ、金型120を型締めする。このとき配線基材11
1の外縁部は上型121と下型122とによって挟み込
まれクランプされる。配線基材111の中央の半導体素
子12が配列している領域は直接クランプされることな
くキャビティ23a内に閉じ込められる。
[Mold Clamping (FIG. 8B)] Then, the upper mold 121 and the lower mold 122 are joined by operating the resin mold apparatus, and the mold 120 is clamped. At this time, the wiring substrate 11
The outer edge portion 1 is sandwiched and clamped by the upper die 121 and the lower die 122. The region where the semiconductor elements 12 are arranged at the center of the wiring substrate 111 is confined in the cavity 23a without being directly clamped.

【0015】[樹脂射出・充填(図8(c)、
(d))]次に、樹脂26を溶融させ、溶融した樹脂2
6をプランジャ28で押し上げることにより射出し、カ
ル29、ランナ30を通してキャビティ23aまで流入
させ、樹脂26を金型120内に充填する。樹脂26の
流入前にキャビティ23a内に存在したガス(空気)
は、樹脂26の流入に従って樹脂流の前方に押しやら
れ、エアベント146から排出される。
[Resin injection / filling (FIG. 8C)
(D))] Next, the resin 26 is melted, and the melted resin 2 is melted.
6 is injected by being pushed up by the plunger 28, flows into the cavity 23 a through the cull 29 and the runner 30, and the resin 26 is filled in the mold 120. Gas (air) existing in cavity 23a before inflow of resin 26
Is pushed forward of the resin flow according to the inflow of the resin 26, and is discharged from the air vent 146.

【0016】[樹脂硬化]樹脂26には、熱硬化性樹脂
が用いられる。樹脂26を金型120内に充填した後、
樹脂26を焼成し硬化させる。以上の工程によりパッケ
ージパネルが完成する。その後は金型120を開いてパ
ッケージパネルを取り出し、パッケージパネルからリリ
ースフィルム41を離脱させる。 [外部端子形成]次に、外部端子を形成する必要がある
場合には外部端子形成工程へと送り出す。BGAパッケ
ージを生産する場合は、配線基材111の裏面に半田ボ
ールを付設してこれを外部端子とする。 [パッケージダイシング]次に、パッケージダイシング
工程を施す。パッケージダイシングは、円形ブレードの
回転により砥粒加工切断を行うダイシング装置(図示せ
ず)を用いて行う。円形ブレードによりパッケージパネ
ルを切断し、個々の半導体パッケージに個片化する。こ
のようにして一のパッケージパネルから複数の半導体パ
ッケージが得られる。なお、各半導体パッケージの側面
は円形ブレードによる切断面として成形される。
[Resin Curing] As the resin 26, a thermosetting resin is used. After filling the resin 26 into the mold 120,
The resin 26 is baked and cured. The package panel is completed by the above steps. Thereafter, the mold 120 is opened, the package panel is taken out, and the release film 41 is released from the package panel. [External Terminal Formation] Next, when external terminals need to be formed, they are sent to an external terminal formation step. When a BGA package is produced, solder balls are attached to the back surface of the wiring substrate 111 and used as external terminals. [Package Dicing] Next, a package dicing step is performed. Package dicing is performed using a dicing device (not shown) that performs abrasive grain cutting by rotating a circular blade. The package panel is cut by a circular blade and singulated into individual semiconductor packages. In this way, a plurality of semiconductor packages can be obtained from one package panel. The side surface of each semiconductor package is formed as a cut surface by a circular blade.

【0017】[0017]

【発明が解決しようとする課題】以上の従来技術では、
以下のような問題があった。図8(b)に示すように金
型120を型締めし、配線基材111が金型120内に
閉じ込められた際に吸着用孔44の負圧がリリースフィ
ルム41を透過して配線基材111に作用し、配線基材
111が上型121の方へ引き寄せられ、配線基材11
1の中央部が配線基材搭載ブロック142の表面から浮
き上がる現象が起こる。配線基材111の中央部が浮き
上がってボンディングワイヤ16のループ部等の一番高
い位置にある部分がリリースフィルム41に接触する場
合(この場合をモード1とする)があった。また、図8
(c)に示すように溶融した樹脂26をキャビティ23
a内に圧入して行く際に、配線基材111の樹脂流入終
端部分がよれて浮き上がる。そしてボンディングワイヤ
16のループ部等の一番高い位置にある部分がリリース
フィルム41に接触する場合(この場合をモード2とす
る)があった。本出願発明者の検証により、配線基材1
11が基板タイプの場合には主に前者(モード1)の態
様の接触が生じ、配線基材111がテープタイプの場合
には主に後者(モード2)の態様の接触が生じることを
確認されている。
In the above prior art,
There were the following problems. As shown in FIG. 8B, the mold 120 is clamped, and when the wiring base 111 is confined in the mold 120, the negative pressure of the suction holes 44 penetrates through the release film 41 and passes through the release base 41. 111, the wiring substrate 111 is drawn toward the upper die 121, and the wiring substrate 11
A phenomenon occurs in which the central portion of the substrate 1 rises from the surface of the wiring substrate mounting block 142. In some cases, the highest portion, such as the loop portion of the bonding wire 16, comes into contact with the release film 41 when the central portion of the wiring base material 111 rises (this case is referred to as mode 1). FIG.
As shown in (c), the melted resin 26 is supplied to the cavity 23.
When press-fitting into the inside a, the resin inflow end portion of the wiring base material 111 is lifted up. In some cases, the highest portion of the bonding wire 16 such as the loop portion contacts the release film 41 (this case is referred to as mode 2). According to the verification of the present inventor, the wiring base material 1
It has been confirmed that when the substrate 11 is a substrate type, contact in the former (mode 1) mode mainly occurs, and when the wiring substrate 111 is a tape type, the contact in the latter (mode 2) mode mainly occurs. ing.

【0018】このようなリリースフィルム41への接触
が生じると、ボンディングワイヤ16等にストレスを与
え、不都合な変形を発生させるという問題が起こる。ま
た、接触痕がリリースフィルム41に残り、そのまま樹
脂封止を行うと半導体パッケージの樹脂表面にリリース
フィルム41の接触痕が転写されるという外観不良が発
生する。かかる外観不良の生じた半導体パッケージは外
観検査において不良品として生産ラインから除去せざる
を得ない。例えば、ボンディングワイヤ16の接触痕が
転写された半導体パッケージは、ボンディングワイヤが
露出して適正に樹脂封止されていないと誤認した結果、
生産ラインから除去される場合がある。また、ボンディ
ングワイヤ16が露出しているのではなくボンディング
ワイヤ16の接触痕が転写されていると認識できても、
そのような半導体パッケージは、樹脂内部においてボン
ディングワイヤ16に欠陥が生じている可能性が高いの
で生産ラインから除去するという選択をせざるを得ない
場合がある。また、たとえ正常に動作するものであって
も外観不良のある半導体パッケージは製品として顧客に
納品しがたいという問題がある。
When such contact with the release film 41 occurs, stress is applied to the bonding wires 16 and the like, causing a problem that undesired deformation occurs. Further, a contact mark remains on the release film 41, and if resin sealing is performed as it is, an appearance defect occurs in which the contact mark of the release film 41 is transferred to the resin surface of the semiconductor package. A semiconductor package having such an appearance defect must be removed from a production line as a defective product in an appearance inspection. For example, in the semiconductor package in which the contact mark of the bonding wire 16 is transferred, as a result of misidentifying that the bonding wire is not exposed and is not properly sealed with a resin,
May be removed from the production line. Further, even if it can be recognized that the contact mark of the bonding wire 16 is transferred instead of the bonding wire 16 being exposed,
In such a semiconductor package, there is a high possibility that the bonding wire 16 has a defect inside the resin, so that there is a case where it is necessary to select to remove the semiconductor package from the production line. Further, there is a problem that a semiconductor package having a poor appearance even if it normally operates is difficult to be delivered to a customer as a product.

【0019】基板の浮き上がりを防止するために、特開
平8−142106号に開示される樹脂モールド装置の
ように配線基材を真空吸着する方法が考えられる。しか
し本出願発明者は、配線基材を真空吸着する方法をとっ
ても、リリースフィルムの吸着手段によって配線基材表
面に作用する負圧が、配線基材吸着手段によって配線基
材裏面に作用する負圧より勝る場合には、モード1のよ
うな配線基材の浮き上がりが発生することを発見した。
配線基材111を基板タイプとする場合には、配線基材
搭載ブロック142をフローティング動作させるため、
配線基材搭載ブロック142とこれに隣接する他のブロ
ックとの間に一定の隙間を設けなくてはならない。かか
る隙間が真空漏れの原因となり、基板裏面の吸着力を低
下させる結果、モード1のような配線基材の浮き上がり
を発生させる。
In order to prevent the substrate from being lifted, a method of vacuum-sucking the wiring substrate as in a resin molding apparatus disclosed in Japanese Patent Application Laid-Open No. 8-142106 is conceivable. However, even if the present inventor adopts the method of vacuum-suctioning the wiring base material, the negative pressure acting on the wiring base surface by the release film suction means is reduced by the negative pressure acting on the wiring base surface by the wiring base suction means. It has been found that, if it surpasses, the wiring substrate is lifted as in mode 1.
When the wiring base material 111 is a substrate type, the wiring base material mounting block 142 is operated in a floating state.
A certain gap must be provided between the wiring base material mounting block 142 and another block adjacent thereto. Such a gap causes a vacuum leak, and lowers the suction force on the back surface of the substrate. As a result, the wiring substrate rises as in Mode 1.

【0020】また、特開平8−142106号は、この
公報の段落0016にあるように個片に切断した基板に
ボンディングされた半導体素子を樹脂封止する装置を例
示している。個片に切断した基板にボンディングされた
半導体素子を樹脂封止する場合、半導体素子の周囲の基
板をクランプして保持すれば、真空吸引手段によって配
線基材表裏に差圧が生じても、半導体素子やボンディン
グワイヤがリリースフィルムに接触するほど上下に変動
することは無い。すなわち上述のような問題は発生しな
い。また、特開平8−142106号に開示される樹脂
モールド装置が配線基材を真空吸着するのは、型締め前
に配線基材を上型に吸引搭載するためであると推察さ
れ、型締め後において配線基材を保持するためとの記載
はない。したがって、特開平8−142106号は、本
出願のように一枚の配線基材に複数の半導体パッケージ
分の半導体素子をボンディングし一括封止する技術にお
いて、上記問題を解決する手段又は手がかりを開示して
おらず、上記問題は解決できない。また、基板を個片に
切断せずに、一枚の配線基材に複数の半導体パッケージ
分の半導体素子をボンディングしたものを樹脂封止する
場合であっても、個別封止方法を採用すれば、各キャビ
ティ間で基板をクランプすることができるので、上述の
ような問題は発生しない。
JP-A-8-142106 exemplifies an apparatus for resin-sealing a semiconductor element bonded to a substrate cut into individual pieces as described in paragraph 0016 of this publication. When a semiconductor element bonded to a substrate cut into pieces is resin-sealed, if a substrate around the semiconductor element is clamped and held, even if a differential pressure is generated between the front and back of the wiring base material by vacuum suction means, the semiconductor It does not move up and down as much as the element or the bonding wire comes into contact with the release film. That is, the above-described problem does not occur. The reason why the resin molding apparatus disclosed in Japanese Patent Application Laid-Open No. 8-142106 vacuum-adsorbs the wiring base material is presumed to be for mounting the wiring base material on the upper mold before clamping, and after the clamping. Does not describe holding the wiring base material. Therefore, Japanese Patent Application Laid-Open No. 8-142106 discloses means or clues for solving the above-mentioned problem in a technique of bonding semiconductor elements for a plurality of semiconductor packages to one wiring base material and sealing them together as in the present application. The above problem cannot be solved. Also, even when the substrate is cut into individual pieces and the semiconductor elements of a plurality of semiconductor packages are bonded to a single wiring base material by resin sealing, if the individual sealing method is adopted, Since the substrate can be clamped between the cavities, the above-described problem does not occur.

【0021】本発明は以上の従来技術における問題に鑑
みてなされたものであって、一枚の配線基材の片面に複
数の半導体素子をボンディングし、これらの半導体素子
を、単一のキャビティ内に収めて一括して樹脂封止する
トランスファモールド技術において、金型内に閉じ込め
られた配線基材の金型表面からの浮き上がりに起因する
不具合を有効に防止し、内部的にも外観的にも良好な半
導体パッケージを歩留まり良く製造可能な樹脂モールド
方法、モールド成形用金型及び配線基材を提供すること
を課題とする。
The present invention has been made in view of the above-mentioned problems in the prior art, and a plurality of semiconductor elements are bonded to one surface of a single wiring base, and these semiconductor elements are placed in a single cavity. In the transfer molding technology, which collects and encapsulates the resin in one package, it effectively prevents problems caused by the floating of the wiring base material confined in the mold from the mold surface, and improves the internal and external appearance. It is an object of the present invention to provide a resin molding method, a molding die, and a wiring base material capable of manufacturing a good semiconductor package with high yield.

【0022】[0022]

【課題を解決するための手段】[Means for Solving the Problems]

【0023】前記課題を解決する本出願第1の発明は、
モールド成型用金型の上型及び下型のうち一方の型に設
けられた配線基材搭載面に、表面に複数の半導体パッケ
ージ分の半導体素子がボンディングされたテープ状又は
板状の配線基材を搭載し、型締めして前記配線基材の縁
部を上型と下型とでクランプするとともに前記半導体素
子を単一のキャビティ内に閉じ込め、前記キャビティ内
に樹脂を充填するに際して、前記モールド成型用金型が
閉状態である時に、前記配線基材の表面に作用する圧力
値を前記配線基材の裏面に作用する圧力値より高く設定
することを特徴とする樹脂モールド方法である。
[0023] The first invention of the present application for solving the above problems is as follows.
A tape-shaped or plate-shaped wiring substrate in which semiconductor elements for a plurality of semiconductor packages are bonded on the surface of the wiring substrate mounting surface provided on one of the upper mold and the lower mold of the mold for molding. And clamping the edge of the wiring base material with an upper die and a lower die while closing the semiconductor element in a single cavity, and filling the cavity with a resin. A resin molding method, wherein a pressure value acting on the surface of the wiring base material is set higher than a pressure value acting on the back surface of the wiring base material when the molding die is in a closed state.

【0024】したがって本出願第1の発明の樹脂モール
ド方法によれば、モールド成型用金型が閉状態である時
に、前記配線基材の表面に作用する圧力値を前記配線基
材の裏面に作用する圧力値より高く設定するので、金型
内に閉じ込められた配線基材が金型表面からの浮き上が
ることが無く、ボンディングワイヤのループ部等の一番
高い位置にある部分がリリースフィルムに接触すること
が無い。その結果、ボンディングワイヤ等の配線基材表
面に付設された部品に接触によるダメージを与えず、か
つ、外観良好な樹脂パッケージが得られるという利点が
ある。なお、テープ状の配線基材としては、ポリイミド
フィルム等の絶縁フィルムに銅箔等の金属箔による配線
パターンを付設したテープキャリア(フィルムキャリ
ア)が該当する。板状の配線基材としてはガラス・エポ
キシ板等の絶縁基板に銅箔等の金属箔による配線パター
ンを付設した配線基板が該当する。
Therefore, according to the resin molding method of the first invention of the present application, when the mold for molding is in a closed state, the pressure value acting on the surface of the wiring base is applied to the back surface of the wiring base. Since the pressure is set higher than the pressure value, the wiring base material confined in the mold does not rise from the mold surface, and the highest portion such as the loop portion of the bonding wire contacts the release film. There is nothing. As a result, there is an advantage that a component attached to the surface of the wiring base material such as a bonding wire is not damaged by contact and a resin package having a good appearance can be obtained. In addition, as a tape-shaped wiring base material, a tape carrier (film carrier) in which a wiring pattern made of a metal foil such as a copper foil is provided on an insulating film such as a polyimide film is applicable. As the plate-shaped wiring base material, a wiring substrate in which a wiring pattern made of a metal foil such as a copper foil is provided on an insulating substrate such as a glass / epoxy plate is applicable.

【0025】前記課題を解決する本出願第2の発明は、
モールド成型用金型の上型及び下型にキャビティ表面に
開口する吸着用孔を設け、前記吸着用孔を真空源に接続
し、上型及び下型のうち一方の型にリリースフィルムを
前記吸着用孔で吸引して真空吸着させ、他方の型に、表
面に複数の半導体パッケージ分の半導体素子がボンディ
ングされたテープ状又は板状の配線基材の裏面を前記吸
着用孔で吸引して真空吸着させ、型締めして前記配線基
材の縁部を上型と下型とでクランプするとともに前記半
導体素子を単一のキャビティ内に閉じ込め、前記キャビ
ティ内に樹脂を充填するに際して、前記モールド成型用
金型が閉状態である時に、前記配線基材の裏面に作用す
る負圧値を前記配線基材の表面に作用する負圧値より大
きく設定することを特徴とする樹脂モールド方法であ
る。
[0025] The second invention of the present application for solving the above problems is as follows.
The upper mold and the lower mold of the mold are provided with suction holes which are opened on the cavity surface, the suction holes are connected to a vacuum source, and the release film is sucked into one of the upper mold and the lower mold. The other die is vacuum-sucked, and the other die is vacuumed by suctioning the back surface of a tape-shaped or plate-shaped wiring base having semiconductor elements for a plurality of semiconductor packages bonded to the surface using the suction holes. Attach and clamp the mold to clamp the edge of the wiring base material with the upper mold and the lower mold, enclose the semiconductor element in a single cavity, and fill the cavity with resin. A resin molding method, wherein a negative pressure value acting on the back surface of the wiring base material is set to be larger than a negative pressure value acting on the front surface of the wiring base material when the tool is in a closed state.

【0026】したがって本出願第2の発明の樹脂モール
ド方法によれば、モールド成型用金型が閉状態である時
に、配線基材の裏面に作用する負圧値を配線基材の表面
に作用する負圧値より大きく設定するので、金型内に閉
じ込められた配線基材が金型表面からの浮き上がること
が無く、ボンディングワイヤ等の配線基材表面に付設さ
れた部品がリリースフィルムに接触することが無い。そ
の結果、ボンディングワイヤ等の配線基材表面に付設さ
れた部品に接触によるダメージを与えず、かつ、外観良
好な樹脂パッケージが得られるという利点がある。
Therefore, according to the resin molding method of the second invention of the present application, when the mold for molding is in the closed state, the negative pressure value acting on the back surface of the wiring base acts on the surface of the wiring base. Since the pressure is set higher than the negative pressure value, the wiring substrate confined in the mold does not rise from the mold surface, and the components attached to the wiring substrate surface such as bonding wires come into contact with the release film. There is no. As a result, there is an advantage that a component attached to the surface of the wiring base material such as a bonding wire is not damaged by contact and a resin package having a good appearance can be obtained.

【0027】また本出願第3の発明は、モールド成型用
金型の上型及び下型にキャビティ表面に開口する吸着用
孔を設け、前記吸着用孔を真空源に接続し、上型及び下
型のうち一方の型にリリースフィルムを前記吸着用孔で
吸引して真空吸着させ、他方の型に、表面に複数の半導
体パッケージ分の半導体素子がボンディングされたテー
プ状又は板状の配線基材の裏面を前記吸着用孔で吸引し
て真空吸着させ、型締めして前記配線基材の縁部を上型
と下型とでクランプするとともに前記半導体素子を単一
のキャビティ内に閉じ込め、前記キャビティ内に樹脂を
充填するに際して、前記モールド成型用金型が閉状態で
ある時に、前記配線基材を吸引する一の真空源の負圧値
を前記リリースフィルムを吸引する他の真空源の負圧値
より大きく設定することを特徴とする樹脂モールド方法
である。
In the third invention of the present application, the upper and lower dies for molding are provided with suction holes opened on the surface of the cavity, and the suction holes are connected to a vacuum source. A tape-shaped or plate-shaped wiring substrate in which a release film is sucked into one of the molds through the suction holes to be vacuum-sucked, and the other mold has a surface to which semiconductor elements for a plurality of semiconductor packages are bonded. The back surface of the wiring substrate is sucked by the suction hole and vacuum-sucked, and the edge of the wiring base material is clamped by the upper die and the lower die, and the semiconductor element is confined in a single cavity. When filling the cavity with the resin, when the mold is closed, the negative pressure value of one vacuum source for sucking the wiring base is reduced by the negative pressure of another vacuum source for sucking the release film. Set higher than pressure value It is a resin molding method according to claim.

【0028】配線基材の表裏に作用する負圧値を検出す
ることは簡単ではないため、真空源の負圧値を検出して
制御することが簡便な解決手段となる。本発明者によっ
て、配線基材を吸引する一の真空源の負圧値をリリース
フィルムを吸引する他の真空源の負圧値より大きく設定
することで、金型内に閉じ込められた配線基材が金型表
面からの浮き上がることが無く、ボンディングワイヤ等
の配線基材表面に付設された部品がリリースフィルムに
接触することが無いことが確認された。したがって本出
願第3の発明の樹脂モールド方法によれば、ボンディン
グワイヤ等の配線基材表面に付設された部品に接触によ
るダメージを与えず、かつ、外観良好な樹脂パッケージ
が得られるという利点がある。
Since it is not easy to detect the negative pressure value acting on the front and back of the wiring substrate, it is a simple solution to detect and control the negative pressure value of the vacuum source. By setting the negative pressure value of one vacuum source for sucking the wiring base material higher than the negative pressure value of another vacuum source for sucking the release film, the wiring base material confined in the mold is set by the present inventor. Was not lifted from the mold surface, and it was confirmed that components attached to the wiring base material surface such as bonding wires did not come into contact with the release film. Therefore, according to the resin molding method of the third invention of the present application, there is an advantage that a component attached to the surface of the wiring base material such as a bonding wire is not damaged by contact and a resin package having a good appearance can be obtained. .

【0029】また本出願第4の発明は、モールド成型用
金型の上型及び下型にキャビティ表面に開口する吸着用
孔を設け、前記吸着用孔を真空源に接続し、上型及び下
型のうち一方の型にリリースフィルムを前記吸着用孔で
吸引して真空吸着させ、他方の型に、表面に複数の半導
体パッケージ分の半導体素子がボンディングされたテー
プ状又は板状の配線基材の裏面を前記吸着用孔で吸引し
て真空吸着させ、型締めして前記配線基材の縁部を上型
と下型とでクランプするとともに前記半導体素子を単一
のキャビティ内に閉じ込め、前記キャビティ内に樹脂を
充填するに際して、前記モールド成型用金型が閉状態で
ある時に、前記配線基材を吸引する流路に設けられたバ
ルブであってこの流路に沿って金型に最直近のバルブで
の負圧値を、前記リリースフィルムを吸引する流路に設
けられたバルブであってこの流路に沿って金型に最直近
のバルブでの負圧値より大きく設定することを特徴とす
る樹脂モールド方法である。
In the fourth invention of the present application, the upper and lower dies for molding are provided with suction holes opened on the surface of the cavity, and the suction holes are connected to a vacuum source. A tape-shaped or plate-shaped wiring substrate in which a release film is sucked into one of the molds through the suction holes to be vacuum-sucked, and the other mold has a surface to which semiconductor elements for a plurality of semiconductor packages are bonded. The back surface of the wiring substrate is sucked by the suction hole and vacuum-sucked, and the edge of the wiring base material is clamped by the upper die and the lower die, and the semiconductor element is confined in a single cavity. When filling the cavity with the resin, a valve provided in a flow path for sucking the wiring base material when the mold for molding is in a closed state, the valve being closest to the mold along this flow path. The negative pressure value at the valve A resin molding method characterized in that a valve provided in a flow path for sucking the lease film is set larger than the negative pressure value at the most recent valve mold along the flow path.

【0030】配線基材の表裏に作用する負圧値を検出す
ることは簡単ではないため、真空源の負圧値を検出して
制御することが簡便な解決手段となる。しかし、一の真
空源の出力を分配して配線基材及びリリースフィルムを
吸引する場合は配線基材を吸引する真空源とリリースフ
ィルムを吸引する真空源とが同一であるため、真空源の
負圧値を検出しても意味がない。また、真空源の負圧値
より、配線基材又はリリースフィルムを吸引する流路に
設けられたバルブであってこれらの流路に沿って金型に
最直近のバルブでの負圧値の方が実効値(配線基材の表
裏に作用する負圧値)に近いといえる。本発明者によっ
て、配線基材を吸引する流路に設けられたバルブであっ
てこの流路に沿って金型に最直近のバルブでの負圧値
を、リリースフィルムを吸引する流路に設けられたバル
ブであってこの流路に沿って金型に最直近のバルブでの
負圧値より大きく設定することで、金型内に閉じ込めら
れた配線基材が金型表面からの浮き上がることが無く、
ボンディングワイヤ等の配線基材表面に付設された部品
がリリースフィルムに接触することが無いことが確認さ
れた。したがって本出願第4の発明の樹脂モールド方法
によれば、ボンディングワイヤ等の配線基材表面に付設
された部品に接触によるダメージを与えず、かつ、外観
良好な樹脂パッケージが得られるという利点がある。
Since it is not easy to detect the negative pressure value acting on the front and back of the wiring base material, it is a simple solution to detect and control the negative pressure value of the vacuum source. However, when the output of one vacuum source is distributed and the wiring base material and the release film are sucked, the vacuum source for sucking the wiring base material and the vacuum source for sucking the release film are the same. There is no point in detecting the pressure value. In addition, the negative pressure value of the valve provided in the flow path for sucking the wiring base material or the release film and the valve closest to the mold along these flow paths is smaller than the negative pressure value of the vacuum source. Can be said to be close to the effective value (a negative pressure value acting on the front and back of the wiring base material). By the present inventor, a valve provided in a flow path for sucking a wiring base material, and a negative pressure value at a valve closest to a mold along the flow path is provided in a flow path for sucking a release film. By setting the negative pressure value at the valve closest to the mold along this flow path to the valve, the wiring base material confined in the mold may rise from the mold surface. Without
It was confirmed that components attached to the surface of the wiring base such as bonding wires did not come into contact with the release film. Therefore, according to the resin molding method of the fourth invention of the present application, there is an advantage that a resin package having good appearance can be obtained without damaging parts attached to the surface of the wiring base such as bonding wires due to contact. .

【0031】また本出願第5の発明は、キャビティ表面
に開口する通気孔を有するモールド成型用金型を用い、
前記モールド成型用金型のキャビティ内に、表面に複数
の半導体パッケージ分の半導体素子がボンディングされ
たテープ状又は板状の配線基材を設置し、型締めして前
記配線基材の縁部を前記モールド成型用金型の上型と下
型とでクランプするとともに前記半導体素子を単一のキ
ャビティ内に閉じ込め、前記通気孔からキャビティ内に
ガスを圧入してこのガスの圧力により前記配線基材をキ
ャビティ表面に押圧して支持しつつ、前記キャビティ内
に樹脂を充填することを特徴とする樹脂モールド方法で
ある。
Further, the fifth invention of the present application uses a mold for molding having an air hole opened on the surface of a cavity,
In the cavity of the molding die, a tape-shaped or plate-shaped wiring base material on which semiconductor elements for a plurality of semiconductor packages are bonded is placed on the surface, and the edge of the wiring base material is closed by clamping. The semiconductor element is confined in a single cavity while being clamped by an upper mold and a lower mold of the molding die, a gas is press-fitted into the cavity from the vent hole, and the pressure of the gas causes the wiring substrate to be closed. And filling the cavity with resin while pressing and supporting the cavity surface.

【0032】したがって本出願第5の発明の樹脂モール
ド方法によれば、前記通気孔からキャビティ内にガスを
圧入してこのガスの圧力により前記配線基材をキャビテ
ィ表面に押圧して支持するので、金型内に閉じ込められ
た配線基材が金型表面からの浮き上がることが無く、ボ
ンディングワイヤ等の配線基材表面に付設された部品が
リリースフィルムに接触することが無い。その結果、ボ
ンディングワイヤ等の配線基材表面に付設された部品に
接触によるダメージを与えず、かつ、外観良好な樹脂パ
ッケージが得られるという利点がある。また、本出願第
5の発明の樹脂モールド方法によれば、前記通気孔から
キャビティ内にガスを圧入してこのガスの圧力により前
記配線基材をキャビティ表面に押圧して支持しつつ、前
記キャビティ内に樹脂を充填するので、キャビティ内に
流入する樹脂もキャビティ内に圧入されたガスの圧力を
受ける。このガス圧により樹脂の充填を均一に行うこと
ができるという利点がある。
Therefore, according to the resin molding method of the fifth invention of the present application, a gas is press-fitted into the cavity from the vent hole, and the wiring substrate is pressed against the cavity surface by the pressure of the gas to support it. The wiring substrate confined in the mold does not rise from the surface of the mold, and components attached to the surface of the wiring substrate such as bonding wires do not come into contact with the release film. As a result, there is an advantage that a component attached to the surface of the wiring base material such as a bonding wire is not damaged by contact and a resin package having a good appearance can be obtained. Further, according to the resin molding method of the fifth invention of the present application, a gas is press-fitted into the cavity from the vent hole, and the pressure of the gas presses and supports the wiring base material against the cavity surface, thereby forming the cavity. Is filled with the resin, the resin flowing into the cavity also receives the pressure of the gas press-fitted into the cavity. There is an advantage that the resin pressure can be uniformly filled by this gas pressure.

【0033】前記通気孔として、従来の金型に設けられ
ている既存のエアベント(air vent)を用いることがで
きる。また、キャビティ内にガスを圧入してこのガスの
圧力により配線基材をキャビティ表面に押圧して支持す
るので、配線基材搭載ブロックに配線基材の支持手段と
しての吸着用孔を設ける必要は無い。したがって、現有
の設備を利用して本出願第5の発明の樹脂モールド方法
を実施することができる。
As the vent, an existing air vent provided in a conventional mold can be used. Further, since a gas is pressed into the cavity and the wiring base is pressed against the cavity surface by the pressure of the gas to support the wiring base, it is not necessary to provide a suction hole as a means for supporting the wiring base in the wiring base mounting block. There is no. Therefore, the resin molding method of the fifth invention of the present application can be performed using the existing equipment.

【0034】また本出願第6の発明は、本出願第1の発
明から本出願第5の発明のうちいずれか一の発明の樹脂
モールド方法において、前記配線基材を板状の配線基材
(配線基板)とし、前記モールド成型用金型を、配線基
材搭載ブロックがフローティング機構により上下動可能
に支持されてなるモールド成型用金型とすることを特徴
とする。
According to a sixth aspect of the present invention, there is provided a resin molding method according to any one of the first to fifth aspects of the present invention, wherein the wiring base is a plate-shaped wiring base ( A wiring substrate), wherein the mold for molding is a mold for molding in which a wiring substrate mounting block is vertically movably supported by a floating mechanism.

【0035】したがって本出願第6の発明の樹脂モール
ド方法によれば、フローティング機構による受ける利益
を維持しつつ、フローティング機構を採用したことによ
り生じる真空漏れに起因した不利益を、本出願第2の発
明から本出願第5の発明のうちいずれか一の発明の技術
的手段により解消することができるという利点がある。
Therefore, according to the resin molding method of the sixth aspect of the present invention, while maintaining the benefits of the floating mechanism, the disadvantage caused by the vacuum leakage caused by the adoption of the floating mechanism is eliminated by the second aspect of the present invention. There is an advantage that the invention can be solved by the technical means of any one of the fifth inventions of the present application.

【0036】配線基材を基板タイプとする場合には、配
線基材搭載ブロックをフローティング動作させるため、
配線基材搭載ブロックとこれに隣接する他のブロックと
の間にの一定の隙間を設けなくてはならない。かかる隙
間が真空漏れの原因となり、基板裏面の吸着力を低下さ
せる結果、モード1のような配線基材の浮き上がりを発
生させるという問題がある。しかし、本出願第2の発明
から本出願第4の発明のいずれの発明によっても、基材
表面に作用する負圧より基板裏面に作用する負圧を高め
るように圧力を調整するので、配線基材搭載ブロックと
これに隣接する他のブロックとの隙間からの真空漏れが
基板裏面の吸着力を低下させることに起因するモード1
の基板の浮き上がりの発生を防止することができる。ま
た、本出願第5の発明によれば、配線基材搭載ブロック
に配線基材の支持手段としての吸着用溝を設けなくと
も、キャビティ内に圧入されたガスの圧力により配線基
材がキャビティ表面に押圧されて十分な支持力が得られ
ので、根本的に真空漏れは発生せず、上記問題は消滅す
る。
When the wiring base material is of a substrate type, the wiring base mounting block is operated in a floating manner.
A certain gap must be provided between the wiring substrate mounting block and another block adjacent thereto. Such a gap causes a vacuum leak, and lowers the suction force on the back surface of the substrate. As a result, there is a problem that the wiring base material is lifted as in mode 1. However, in any of the inventions of the second to fourth aspects of the present application, the pressure is adjusted so that the negative pressure acting on the back surface of the substrate is higher than the negative pressure acting on the surface of the substrate. Mode 1 caused by a vacuum leak from a gap between a material mounting block and another block adjacent to the material mounting block, which lowers the attraction force on the back surface of the substrate.
Of the substrate can be prevented from occurring. Further, according to the fifth aspect of the present invention, even if the suction groove as the means for supporting the wiring base is not provided in the wiring base mounting block, the wiring base is formed on the surface of the cavity by the pressure of the gas pressed into the cavity. , And a sufficient supporting force is obtained, so that no vacuum leak occurs fundamentally, and the above problem disappears.

【0037】また本出願第7の発明は、単一の半導体パ
ッケージ分の配線基材ユニットを所定間隔で複数備える
テープ状又は板状の配線基材を構成し、前記各配線基材
ユニットの表面に半導体素子をボンディングし、一方に
おいて、モールド成型用金型の上型及び下型のうち一方
の型の配線基材搭載面に開口部を有する吸着用孔を、前
記開口部が前記配線基材の裏面上の前記配線基材ユニッ
ト外となる領域に対向し、かつ、他方の型のキャビティ
に対向するように、形成し、その後、前記配線基材の裏
面を前記配線基材搭載面に設置し、前記吸着用孔を真空
源に接続し、前記吸着用孔を負圧にして前記配線基材を
前記配線基材搭載面に吸着支持しつつ、型締めして前記
配線基材の縁部を上型と下型とでクランプするとともに
前記半導体素子を単一のキャビティ内に閉じ込め、前記
キャビティ内に樹脂を充填することを特徴とする樹脂モ
ールド方法である。
According to a seventh aspect of the present invention, there is provided a tape-shaped or plate-shaped wiring base provided with a plurality of wiring base units for a single semiconductor package at predetermined intervals, and a surface of each of the wiring base units is provided. A suction hole having an opening in the wiring substrate mounting surface of one of the upper mold and the lower mold of the mold for molding, and the opening is formed of the wiring substrate. And formed so as to face a region outside the wiring base unit on the back surface of the wiring base unit, and to face the cavity of the other mold. Then, the back surface of the wiring base is placed on the wiring base mounting surface. Then, the suction hole is connected to a vacuum source, the suction hole is set to a negative pressure, and the wiring base material is suction-supported on the wiring base material mounting surface, and the die is clamped to close the edge of the wiring base material. Is clamped by the upper mold and the lower mold, and the semiconductor element is Confined within a cavity, a resin molding method characterized by filling the resin in the cavity.

【0038】配線基材搭載ブロックに吸着用孔を設ける
と配線基材裏面に吸着痕を残す。したがって個々の半導
体パッケージとなる製品部分に接触する位置に吸着用孔
の開口部を設けると、製品に傷を残してしまう。しか
し、本出願第7の発明の樹脂モールド方法によれば、吸
着用孔の開口部が前記配線基材の裏面上の前記配線基材
ユニット外となる領域に対向するように配置されるの
で、そのような吸着痕を配線基材ユニット裏面、すなわ
ち、製品化後の半導体パッケージの裏面に付けることが
ないという利点がある。また、吸着用孔の開口部を他方
の型のキャビティに対向するように配置する。キャビテ
ィ範囲内では配線基材がクランプされず、浮き上がりが
発生する可能性があるため、そのような位置に開口部を
設けることで配線基材の浮き上がりを有効に抑止できる
からである。
When a suction hole is provided in the wiring base mounting block, a suction mark is left on the back surface of the wiring base. Therefore, if the opening of the suction hole is provided at a position where it comes into contact with the product portion to be an individual semiconductor package, the product will be damaged. However, according to the resin molding method of the seventh aspect of the present invention, since the opening of the suction hole is disposed so as to face a region outside the wiring base unit on the back surface of the wiring base, There is an advantage that such suction marks are not formed on the back surface of the wiring base unit, that is, on the back surface of the semiconductor package after commercialization. The opening of the suction hole is arranged so as to face the cavity of the other mold. This is because the wiring base material is not clamped within the cavity range, and there is a possibility that the wiring base material may be lifted. Therefore, by providing an opening at such a position, the floating of the wiring base material can be effectively suppressed.

【0039】また本出願第8の発明は、本出願第7の発
明の樹脂モールド方法において、前記開口部を配線基材
周縁領域に対向するように配置することを特徴とする。
According to an eighth aspect of the present invention, in the resin molding method according to the seventh aspect of the present invention, the opening is arranged so as to face a peripheral region of the wiring base material.

【0040】配線基材周縁領域とは、配線基材の全域の
うち配線基材ユニットの配列領域の周囲の領域をいう。
単一の半導体パッケージ分の配線基材ユニットを所定間
隔で複数備えるテープ状又は板状の配線基材を構成する
際には、配線基材の外形寸法を一定とし、この配線基材
内に単一の半導体パッケージ分の配線基材ユニットをマ
トリックス状にレイアウトして設計する。そのため、半
導体パッケージの外形寸法によってそのレイアウトが異
なり、配線基材ユニットの配列領域内で配線基材ユニッ
ト外となる領域も半導体パッケージの外形寸法ごとに異
なってくる。したがって、配線基材ユニットの配列領域
内で配線基材ユニット外となる領域に対向する位置に吸
着用孔の開口部を配置する方法では、一の金型を多種の
製品(半導体パッケージ)に共通して使用できるように
設計することは簡単ではない。しかし、本出願第8の発
明の樹脂モールド方法によれば、吸着用孔の開口部を配
線基材周縁領域に対向するように配置するので、一の金
型を多種の製品(半導体パッケージ)に共通して使用で
きるように設計することが容易となり、製造設備の共通
化が図られるという利点がある。また、配線基材周縁領
域には比較的多くの開口部を制約なく設けることができ
るので、配線基材の大きさに応じ、必要数の開口部を設
け、十分な支持力を得ることができ、配線基材の浮き上
がりを有効に防止でできるという利点がある。
The peripheral region of the wiring substrate is a region around the arrangement region of the wiring substrate units in the entire region of the wiring substrate.
When configuring a tape-shaped or plate-shaped wiring base having a plurality of wiring base units for a single semiconductor package at predetermined intervals, the external dimensions of the wiring base are fixed, and the single wiring base is placed inside the wiring base. The wiring base units for one semiconductor package are laid out and designed in a matrix. Therefore, the layout differs depending on the external dimensions of the semiconductor package, and the region outside the wiring substrate unit in the arrangement area of the wiring substrate units also differs for each external dimension of the semiconductor package. Therefore, in the method of arranging the opening of the suction hole at a position facing the region outside the wiring base unit within the arrangement region of the wiring base unit, one mold is commonly used for various types of products (semiconductor packages). Designing for use is not easy. However, according to the resin molding method of the eighth invention of the present application, since the opening of the suction hole is arranged so as to face the peripheral region of the wiring base material, one mold can be used for various kinds of products (semiconductor packages). There is an advantage that it is easy to design so that they can be commonly used, and common manufacturing facilities can be achieved. In addition, since a relatively large number of openings can be provided in the peripheral region of the wiring base without restriction, a necessary number of openings can be provided according to the size of the wiring base, and sufficient supporting force can be obtained. Further, there is an advantage that the floating of the wiring base material can be effectively prevented.

【0041】しかし、吸着用孔の開口部を配線基材周縁
領域のみに対向するように配置し配線基材の中央部を直
接吸着支持しない構成の場合は、配線基板がある程度大
型になると、配線基材の中央部に対する保持力に限界が
生じる場合がある。そのような場合には、配線基材の浮
き上がりの発生や、それに伴うボンディングワイヤ等の
配線基材表面に付設された部品の接触の発生のおそれが
ある。そこで本出願第9の発明は、本出願第7の発明の
樹脂モールド方法において、前記開口部を前記配線基材
ユニット間の領域に対向するように配置することを特徴
とする。
However, in the case of a configuration in which the openings of the suction holes are arranged so as to face only the peripheral region of the wiring base material and the center part of the wiring base material is not directly supported by suction, if the wiring board becomes large to some extent, the wiring size becomes large. In some cases, the holding force for the central portion of the base material is limited. In such a case, there is a possibility that the wiring base material may be lifted up, and there may be a contact of a component attached to the surface of the wiring base material such as a bonding wire. Therefore, a ninth invention of the present application is the resin molding method of the seventh invention of the present application, wherein the opening is disposed so as to face a region between the wiring base units.

【0042】また本出願第10の発明は、本出願第7の
発明の樹脂モールド方法において、前記開口部を複数と
し、そのうちいくつかの開口部を配線基材周縁領域に対
向するように配置し、他の開口部を前記配線基材ユニッ
ト間の領域に対向するように配置することを特徴とす
る。
According to a tenth invention of the present application, in the resin molding method of the seventh invention of the present application, a plurality of the openings are provided, and some of the openings are arranged so as to face the wiring substrate peripheral region. The other opening is arranged so as to face the region between the wiring base units.

【0043】したがって本出願第9の発明又は本出願第
10の発明の樹脂モールド方法によれば、吸着用孔の開
口部を前記配線基材ユニット間の領域に対向するように
配置するので、配線基材ユニット間の領域で配線基材中
央部を直接吸着保持し、比較的大型の配線基材を使用す
る場合であっても、配線基材の浮き上がりを有効に防止
することができるという利点がある。また、本出願第1
0の発明の樹脂モールド方法において、配線基材周縁領
域に比較的多数の開口部を設け、配線基材ユニット間の
領域に比較的少数の開口部を設け、前記少数の開口部の
配置を工夫することにより、配線基材の保持と、金型の
共用化との均衡が最適な金型を構成することができる。
その工夫の一例となる本出願第11の発明を次に開示す
る。
Therefore, according to the resin molding method of the ninth and tenth aspects of the present invention, since the opening of the suction hole is disposed so as to face the region between the wiring base units, the wiring is formed. The advantage is that the central part of the wiring base material is directly sucked and held in the region between the base material units, and the floating of the wiring base material can be effectively prevented even when a relatively large wiring base material is used. is there. In addition, the first
In the resin molding method according to the first aspect of the invention, a relatively large number of openings are provided in a peripheral region of the wiring base material, a relatively small number of openings are provided in a region between the wiring base units, and the arrangement of the small number of openings is devised. By doing so, it is possible to configure a mold having an optimal balance between holding the wiring base material and sharing the mold.
The eleventh invention of the present application, which is one example of such a device, will be disclosed below.

【0044】すなわち、本出願第11の発明は、単一の
半導体パッケージ分の配線基材ユニットを所定間隔で複
数備えるテープ状又は板状の配線基材を上型及び下型の
うち一方の型に搭載し、他方の型の単一のキャビティで
複数の半導体パッケージをモールド成形するモールド成
型用金型であって、前記一方の型の配線基材搭載面に、
前記他方の型のキャビティに対向する範囲内で複数の開
口部を有する吸着用孔が設けられ、そのうちいくつかの
開口部が前記配線基材搭載面の周縁領域に配置され、他
の開口部が前記配線基材搭載面の幅方向又は長手方向の
ほぼ中心軸上に配置されてなることを特徴とするモール
ド成型用金型である。
That is, the eleventh invention of the present application relates to a tape-shaped or plate-shaped wiring base provided with a plurality of wiring base units for a single semiconductor package at predetermined intervals, which is one of an upper die and a lower die. A mold for molding a plurality of semiconductor packages in a single cavity of the other mold, and the wiring base mounting surface of the one mold,
A suction hole having a plurality of openings is provided in a range opposed to the cavity of the other mold, some of which are arranged in a peripheral region of the wiring substrate mounting surface, and other openings are provided. A mold for molding, wherein the mold is arranged substantially on the center axis in the width direction or the longitudinal direction of the wiring base material mounting surface.

【0045】したがって本出願第11の発明のモールド
成型用金型によれば、開口部が配線基材搭載面の周縁領
域と配線基材搭載面の幅方向又は長手方向のほぼ中心軸
上に配置されているので、前記中心軸の両側に配線基材
ユニットが同数列配置されるように配線基材上のレイア
ウトを設定することができ、その結果、前記中心軸方向
の配線基材ユニットの列が偶数である配線基材につい
て、有利に金型を共用化することができるという利点が
ある。
Therefore, according to the mold for molding of the eleventh invention of the present application, the opening is disposed substantially on the peripheral region of the wiring substrate mounting surface and substantially in the width direction or the longitudinal axis of the wiring substrate mounting surface. Therefore, the layout on the wiring base material can be set so that the same number of rows of wiring base units are arranged on both sides of the central axis. As a result, the rows of the wiring base units in the central axis direction can be set. There is an advantage that the mold can be advantageously shared with respect to the wiring base material having an even number.

【0046】次に、本出願第7の発明の樹脂モールド方
法を実施するために有効な本出願第12の発明のモール
ド成型用金型を開示する。すなわち本出願第12の発明
は、単一の半導体パッケージ分の配線基材ユニットを所
定間隔で複数備えるテープ状又は板状の配線基材を上型
及び下型のうち一方の型に搭載し、他方の型の単一のキ
ャビティで複数の半導体パッケージをモールド成形する
モールド成型用金型であって、前記一方の型の配線基材
搭載面に、前記他方の型のキャビティに対向する範囲内
で開口部を有する吸着用孔が設けられ、前記開口部の位
置が、前記配線基材搭載面のうち前記配線基材ユニット
が搭載される領域を除く領域内であることを特徴とする
モールド成型用金型である。
Next, a mold for molding according to the twelfth invention of the present application, which is effective for performing the resin molding method of the seventh invention of the present application, will be disclosed. That is, the twelfth invention of the present application mounts a tape-shaped or plate-shaped wiring base provided with a plurality of wiring base units for a single semiconductor package at predetermined intervals on one of an upper mold and a lower mold, A mold for molding a plurality of semiconductor packages with a single cavity of the other mold, wherein the wiring mold mounting surface of the one mold is within a range facing the cavity of the other mold. A hole for suction having an opening is provided, and the position of the opening is in a region other than a region where the wiring base unit is mounted on the wiring base mounting surface, for molding. It is a mold.

【0047】次に、配線基材の全域の吸着支持力の強化
と金型の共通化とを両立するためにより有効な解決手段
となる発明を開示する。その要点は配線基材の裏面に吸
着用溝を設けることである。
Next, there will be disclosed an invention which is a more effective solution for achieving both the enhancement of the suction support force of the entire area of the wiring base material and the use of a common mold. The point is to provide a suction groove on the back surface of the wiring substrate.

【0048】すなわち本出願第13の発明は、単一の半
導体パッケージ分の配線基材ユニットを所定間隔で複数
備えるテープ状又は板状の配線基材の裏面に吸着用溝を
形成し、前記各配線基材ユニットの表面に半導体素子を
ボンディングし、一方において、モールド成型用金型
に、その配線基材搭載面に開口部を有する吸着用孔を、
前記開口部が前記吸着用溝に対向するように形成し、そ
の後、前記配線基材の裏面を前記配線基材搭載面に設置
し、前記吸着用孔を真空源に接続し、前記真空源によっ
て前記吸着用孔及び前記吸着用溝内を負圧にして前記配
線基材を前記配線基材搭載面に吸着支持しつつ、型締め
して前記配線基材の縁部を上型と下型とでクランプする
とともに前記半導体素子を単一のキャビティ内に閉じ込
め、前記キャビティ内に樹脂を充填することを特徴とす
る樹脂モールド方法である。
That is, in the thirteenth invention of the present application, a suction groove is formed on the back surface of a tape-shaped or plate-shaped wiring substrate provided with a plurality of wiring substrate units for a single semiconductor package at predetermined intervals. The semiconductor element is bonded to the surface of the wiring base unit, and on the other hand, a suction hole having an opening on the wiring base mounting surface is formed in the mold for molding.
The opening is formed so as to face the suction groove, and then the back surface of the wiring base is placed on the wiring base mounting surface, the suction hole is connected to a vacuum source, and the vacuum source While the suction hole and the inside of the suction groove are negatively pressured and the wiring base material is suction-supported on the wiring base mounting surface, the mold is clamped to form an edge of the wiring base with an upper die and a lower die. And clamping the semiconductor element in a single cavity and filling the cavity with resin.

【0049】したがって本出願第13の発明の樹脂モー
ルド方法によれば、配線基材の裏面に吸着用溝を形成
し、吸着用孔の開口部を前記吸着用溝に対向するように
形成するので、吸着用孔と吸着用溝が連結し、吸着用孔
に接続された真空源によって吸着用孔及び前記吸着用溝
内を負圧にするので、配線基材裏面の吸着用溝形成領域
に吸着力が発生し、これにより配線基材を配線基材搭載
面に保持することができるという利点がある。したがっ
て、吸着用溝をできるだけ配線基材全域にわたって均等
に形成することが好ましい。また、吸着用孔と吸着用溝
が対向し、吸着用孔が直接基板裏面に接触することがな
いので、基板裏面に吸着痕を付けることがないという利
点がある。さらに、吸着用溝を、吸着用孔と対向位置だ
けでなく、吸着用孔の対向位置から連続して基板裏面の
他の領域に延設することにより、吸着用溝を基板全域に
わたって均等に形成し、基板全面の吸着力を高めること
ができる。また、吸着用溝は配線基材に形成されるの
で、配線基材に配列される配線基材ユニットのパターン
設計に応じて、吸着用溝の形成位置を設定することがで
きる。また、配線基材の周縁部等の配線基材ユニットが
配置されない領域を利用して、吸着用溝を多種類の配線
基材に共通な位置に延設すれば、かかる位置に吸着用孔
の開口部を設定したモールド成型用金型を多種類の配線
基材に共通に使用することができる。これにより配線基
材全域の吸着支持力の強化と金型の共通化とを両立する
ことができる。
Therefore, according to the resin molding method of the thirteenth aspect of the present invention, the suction groove is formed on the back surface of the wiring base material, and the opening of the suction hole is formed so as to face the suction groove. Since the suction hole and the suction groove are connected to each other, and the inside of the suction hole and the suction groove are set to a negative pressure by the vacuum source connected to the suction hole, the suction is formed in the suction groove forming area on the back surface of the wiring substrate. There is an advantage that a force is generated, whereby the wiring substrate can be held on the wiring substrate mounting surface. Therefore, it is preferable to form the suction groove as uniformly as possible over the entire area of the wiring substrate. Further, since the suction hole and the suction groove face each other and the suction hole does not directly contact the back surface of the substrate, there is an advantage that no suction mark is formed on the back surface of the substrate. Furthermore, by forming the suction groove not only in the position facing the suction hole but also continuously in the other area on the back surface of the substrate from the position facing the suction hole, the suction groove is formed uniformly over the entire area of the substrate Thus, the attraction force on the entire surface of the substrate can be increased. Further, since the suction groove is formed in the wiring base material, the formation position of the suction groove can be set according to the pattern design of the wiring base unit arranged on the wiring base material. Also, by utilizing a region where the wiring base unit is not arranged, such as the peripheral portion of the wiring base, and extending the suction groove to a position common to various types of wiring bases, the suction hole is provided at such a position. A mold for molding having an opening can be commonly used for various types of wiring base materials. As a result, it is possible to achieve both the enhancement of the suction support force over the entire wiring base material and the common use of the mold.

【0050】本出願第14の発明は、本出願第13の発
明の樹脂モールド方法において、前記吸着用溝を前記配
線基材ユニット間の領域に形成することを特徴とする。
A fourteenth invention of the present application is the resin molding method of the thirteenth invention of the present application, wherein the suction groove is formed in a region between the wiring base units.

【0051】したがって本出願第14の発明の樹脂モー
ルド方法によれば、吸着用溝を前記配線基材ユニット間
の領域に形成するので、吸着用溝を基板全域にわたって
均等に形成し、基板全面の吸着力を高めることができる
という利点がある。また、配線基材ユニット間、すなわ
ち、製品時に半導体パッケージの一部とならない領域を
吸着用溝形成領域として利用するので、外部端子形成等
の配線基材ユニットの裏面の設計に制約を与えることが
ない。
Therefore, according to the resin molding method of the fourteenth aspect of the present invention, since the suction groove is formed in the area between the wiring base units, the suction groove is formed uniformly over the entire substrate, and the entire surface of the substrate is formed. There is an advantage that the attraction force can be increased. Further, since the area between the wiring base units, that is, the area that does not become a part of the semiconductor package at the time of the product is used as the suction groove forming area, there is a restriction on the design of the back surface of the wiring base unit such as external terminal formation. Absent.

【0052】本出願第15の発明は、本出願第13の発
明の樹脂モールド方法において、前記吸着用溝を前記配
線基材ユニット間の領域から配線基材周縁領域まで延設
し、前記開口部を前記配線基材周縁領域に対向するよう
に配置することを特徴とする。
According to a fifteenth invention of the present application, in the resin molding method of the thirteenth invention of the present application, the suction groove extends from a region between the wiring base units to a peripheral region of the wiring base, and Are disposed so as to face the wiring base material peripheral region.

【0053】したがって本出願第15の発明の樹脂モー
ルド方法によれば、配線基材周縁領域に延設された吸着
用溝に吸着用孔の開口部が接続され、配線基材ユニット
の配列領域内に吸着用孔を設定せずとも配線基材ユニッ
ト間に延設された吸着用溝が吸着力を発生させるので、
配線基材全域の吸着支持力の強化と金型の共通化とを両
立することができるという利点がある。
Therefore, according to the resin molding method of the fifteenth aspect of the present invention, the opening of the suction hole is connected to the suction groove extending in the peripheral region of the wiring base material, and the inside of the arrangement region of the wiring base unit is arranged. Even if the suction hole is not set, the suction groove extended between the wiring base units generates the suction force,
There is an advantage that it is possible to achieve both the enhancement of the suction support force in the entire wiring base material and the common use of the mold.

【0054】また本出願第16の発明は、本出願第13
の発明の樹脂モールド方法において、前記吸着用溝を前
記配線基材ユニット間の領域から配線基材周縁領域まで
連続して形成し、前記開口部を複数とし、そのうちいく
つかの開口部を配線基材周縁領域に対向するように配置
し、他の開口部を前記配線基材ユニット間の領域に対向
するように配置することを特徴とする。
The sixteenth invention of the present application relates to the thirteenth invention of the present application.
In the resin molding method of the present invention, the suction groove is formed continuously from a region between the wiring base units to a peripheral region of the wiring base, the plurality of openings are formed, and some of the openings are connected to a wiring base. It is arranged so as to face the material peripheral region, and another opening is arranged so as to face the region between the wiring base units.

【0055】配線基板がある程度大型になると、吸着用
孔の開口部を配線基材周縁領域に対向するように配置す
るのみでは、配線基材の中心付近に延設された吸着用溝
の真空度が真空漏れ(真空室内に外部からガスが流入す
ること)により低下し、十分な吸着力を発揮できないお
それがある。しかし本出願第16の発明の樹脂モールド
方法によれば、吸着用孔の開口部を複数とし、そのうち
いくつかの開口部を配線基材周縁領域に対向するように
配置し、他の開口部を前記配線基材ユニット間の領域に
対向するように配置するので、開口部を配線基材周縁領
域のみに配置する構成に比較して、比較的大型の配線基
材を使用する場合であっても、配線基材の中心付近に延
設された吸着用溝の真空度を高水準に維持することがで
きるという利点がある。したがって、前記他の開口部の
うち一又は二以上の開口部を配線基材の中心部乃至中央
領域に対向するように配置することが好ましい。
When the size of the wiring board is increased to a certain extent, the vacuum degree of the suction groove extending near the center of the wiring base is only required to arrange the opening of the suction hole so as to face the peripheral area of the wiring base. Is reduced due to vacuum leakage (gas flowing into the vacuum chamber from the outside), and there is a possibility that a sufficient suction force cannot be exhibited. However, according to the resin molding method of the sixteenth invention of the present application, a plurality of openings of the suction holes are provided, some of which are arranged so as to face the peripheral region of the wiring base material, and the other openings are formed. Since it is arranged so as to face the region between the wiring base units, even when a relatively large wiring base is used, compared to a configuration in which the opening is arranged only in the wiring base peripheral region. In addition, there is an advantage that the degree of vacuum of the suction groove extending near the center of the wiring substrate can be maintained at a high level. Therefore, it is preferable to arrange one or more of the other openings so as to face the central part or the central region of the wiring substrate.

【0056】また本出願第17の発明は、本出願第13
の発明の樹脂モールド方法において、前記配線基材の裏
面にソルダーレジストを選択的に付設することにより前
記吸着用溝を形成することを特徴とする。
Further, the seventeenth invention of the present application is the thirteenth invention of the present application.
In the resin molding method of the invention, the suction groove is formed by selectively attaching a solder resist to the back surface of the wiring base material.

【0057】したがって本出願第17の発明の樹脂モー
ルド方法によれば、吸着用溝はソルダーレジストの非付
設部として形成される。配線基材の裏面に配線や外部端
子ランドなどの導電層を形成し、これをソルダーレジス
トで絶縁被覆する半導体パッケージが汎用されている。
本出願第17の発明の樹脂モールド方法によれば、かか
るソルダーレジストを利用して吸着用溝を形成するの
で、吸着用溝を形成するために新たな資材を要さず、製
造プロセス面でも有利で低コストに実施できるという利
点がある。
Therefore, according to the resin molding method of the seventeenth aspect of the present invention, the suction groove is formed as an unattached portion of the solder resist. A semiconductor package in which a conductive layer such as a wiring or an external terminal land is formed on the back surface of a wiring base material and the insulating layer is covered with a solder resist is widely used.
According to the resin molding method of the seventeenth aspect of the present invention, since the suction groove is formed by using the solder resist, no new material is required for forming the suction groove, and the manufacturing process is advantageous. And it can be implemented at low cost.

【0058】また本出願第18の発明は、単一の半導体
パッケージ分の配線基材ユニットを所定間隔で複数備え
る配線基材であって、その裏面にソルダーレジストが選
択的に付設され、ソルダーレジスト開口部として形成さ
れる溝が前記配線基材ユニット間の領域から配線基材周
縁領域まで連続して形成されてなることを特徴とする配
線基材である。
The eighteenth invention of the present application also relates to a wiring base material having a plurality of wiring base units for a single semiconductor package at predetermined intervals, wherein a solder resist is selectively provided on the back surface thereof, A wiring substrate, wherein a groove formed as an opening is formed continuously from a region between the wiring substrate units to a peripheral region of the wiring substrate.

【0059】したがって本出願第18の発明の配線基材
によれば、上述のように裏面に形成された溝を吸着用溝
として利用することにより、基板全域で吸着力を得て樹
脂モールド時に基板の浮き上がりが防止され、内部的に
も外観的にも良好な半導体パッケージを歩留まり良く製
造することができるという利点がある。
Therefore, according to the wiring base material of the eighteenth aspect of the present invention, by utilizing the groove formed on the back surface as the suction groove as described above, the suction force is obtained over the entire area of the substrate, and the substrate is molded during resin molding. There is an advantage that a semiconductor package having good internal and external appearance can be manufactured with high yield.

【0060】[0060]

【発明の実施の形態】実施の形態1 以下に本発明の実施の形態1の樹脂モールド方法、モー
ルド成形用金型及び配線基材につき図面を参照して説明
する。説明は、配線基板11の構成、金型20の構成、
樹脂モールド装置、製造工程の順で行う。
BEST MODE FOR CARRYING OUT THE INVENTION Embodiment 1 Hereinafter, a resin molding method, a molding die, and a wiring substrate according to Embodiment 1 of the present invention will be described with reference to the drawings. The description includes the configuration of the wiring board 11, the configuration of the mold 20,
It is performed in the order of the resin molding device and the manufacturing process.

【0061】本実施形態では、配線基材としてガラス・
エポキシ板に銅箔等の金属箔による配線パターンを付設
した配線基板11を採用する。図1は本発明の一実施形
態の配線基板11の表面図(a)、A−A断面図(b)
及び裏面図(c)である。
In this embodiment, a glass substrate is used as the wiring base material.
A wiring board 11 in which a wiring pattern made of a metal foil such as a copper foil is attached to an epoxy plate is employed. FIG. 1 is a front view (a) of a wiring board 11 according to an embodiment of the present invention, and a cross-sectional view (A) of FIG.
And a rear view (c).

【0062】図1(b)には部分拡大図を付けた。この
部分拡大図に示すように本実施形態における配線基板1
1は、ガラス・エポキシからなる絶縁基板51と、銅配
線53と、ソルダーレジスト54とを備えて構成され
る。絶縁基板51にはスルーホール52が設けられてお
り、絶縁基板51の表面側と裏面側とがスルーホール5
2を介して連通する。絶縁基板51の表面、裏面及びス
ルーホール52の内面には所定のパターンをもって銅配
線53が付設され、銅配線53のワイヤボンディング部
61と外部端子接合用ランド部62とが電気的に導通可
能にされている。
FIG. 1B is a partially enlarged view. As shown in this partial enlarged view, the wiring board 1 in the present embodiment
1 includes an insulating substrate 51 made of glass epoxy, a copper wiring 53, and a solder resist 54. A through hole 52 is provided in the insulating substrate 51, and the front side and the back side of the insulating substrate 51
2 through. A copper wiring 53 is provided in a predetermined pattern on the front surface, the rear surface of the insulating substrate 51, and the inner surface of the through hole 52. Have been.

【0063】配線基板11の表面側は、銅配線53のワ
イヤボンディング部61を除いて、ソルダーレジスト5
4によって被覆されている。また、図1(a)、(b)
に示すように配線基板11の表面側には半導体素子12
がボンディングされる。すなわち、図1(b)に示すよ
うに、配線基板11の表面側のダイボンド領域に接合材
56を介して半導体素子12が搭載、接合され、ボンデ
ィングワイヤ16によって半導体素子の電極(図示せ
ず)と銅配線53のワイヤボンディング部61とが電気
的に接続される。
Except for the wire bonding portion 61 of the copper wiring 53, the solder resist 5
4. 1 (a) and 1 (b)
As shown in FIG.
Is bonded. That is, as shown in FIG. 1B, the semiconductor element 12 is mounted and bonded to the die bonding region on the front surface side of the wiring board 11 via the bonding material 56, and the electrodes (not shown) of the semiconductor element are formed by the bonding wires 16. And the wire bonding portion 61 of the copper wiring 53 are electrically connected.

【0064】一方、配線基板11の裏面は、銅配線53
の外部端子接合用ランド部62及び吸着用溝63を除い
てソルダーレジスト54によって被覆されている。外部
端子接合用ランド部62は、ソルダーレジスト54の開
口部によって銅配線53が露出して形成される。吸着用
溝63は、ソルダーレジスト54の開口部によって絶縁
基板51が露出して形成される。すなわち、吸着用溝6
3は底面を絶縁基板51の裏面とし、ソルダーレジスト
54の層厚分を深さとした溝として形成される。このよ
うにして、絶縁基板51及び銅配線53は選択的にソル
ダーレジスト54によって被覆される。
On the other hand, the back surface of the wiring board 11
Are covered with the solder resist 54 except for the external terminal joining land 62 and the suction groove 63. The external terminal bonding lands 62 are formed by exposing the copper wirings 53 through the openings of the solder resist 54. The suction groove 63 is formed by exposing the insulating substrate 51 through the opening of the solder resist 54. That is, the suction groove 6
Reference numeral 3 denotes a groove whose bottom is the back surface of the insulating substrate 51 and whose depth is the thickness of the solder resist 54. Thus, the insulating substrate 51 and the copper wiring 53 are selectively covered with the solder resist 54.

【0065】この配線基板11は、切断後のパッケージ
の外周50によって囲まれる単一の半導体パッケージ分
の配線基板ユニット60を所定間隔でマトリクス上に配
列して備えている。各配線基板ユニット60には同様の
配線パターンが銅配線53によって繰り返し形成されて
いる。図1(a)(c)に示す一点鎖線64は、配線基
板ユニット60の配列領域とその周囲の配線基材周縁領
域との境界線である。一点鎖線64内が、配線基板ユニ
ット60の配列領域であり、一点鎖線64外が配線基材
周縁領域である。 また、図1(a)(c)に示す一点
鎖線65の外側の縁部は金型20の上型21と下型22
とでクランプされる。これをクランプ領域と呼ぶ。ま
た、一点鎖線65の内側は上型21のゲート31、キャ
ビティ23a及びダミーキャビティ32からなるキャビ
ティ範囲内に収められて樹脂モールドされる。これをモ
ールド領域と呼ぶ。すなわち一点鎖線65は、クランプ
領域とモールド領域の境界線である。これらの一点鎖線
64、65を図2(c)及び図7の対応位置にも付し
た。
The wiring substrate 11 includes wiring substrate units 60 for a single semiconductor package which are surrounded by the outer periphery 50 of the cut package and are arranged at predetermined intervals on a matrix. Similar wiring patterns are repeatedly formed on each wiring board unit 60 by copper wiring 53. A dashed line 64 shown in FIGS. 1A and 1C is a boundary line between the arrangement region of the wiring board units 60 and the peripheral region of the wiring base material around the arrangement region. The area inside the dashed line 64 is the arrangement area of the wiring board units 60, and the area outside the dashed line 64 is the peripheral area of the wiring base material. 1 (a) and 1 (c), the outer edges of the alternate long and short dash line 65 are the upper mold 21 and the lower mold 22 of the mold 20.
And clamped by. This is called a clamp area. Further, the inside of the one-dot chain line 65 is accommodated in a cavity area formed by the gate 31, the cavity 23a and the dummy cavity 32 of the upper mold 21, and is resin-molded. This is called a mold area. That is, the one-dot chain line 65 is a boundary line between the clamp region and the mold region. These dashed lines 64 and 65 are also attached to the corresponding positions in FIG. 2C and FIG.

【0066】配線基板ユニット60の裏面に付設された
ソルダーレジスト54の外周は、切断後のパッケージの
外周50より内側に位置する。配線基板ユニット60の
配列領域においては、ソルダーレジスト54の外周と切
断後のパッケージの外周50との間の領域及び切断後の
パッケージの外周50より外側の領域にはソルダーレジ
ストが塗布されておらず、絶縁基板51が露出してい
る。その結果、配線基板ユニット60はその裏面に、ソ
ルダーレジストが塗布されず、絶縁基板51が露出して
いる周縁部を有する。これは、パッケージダイシング切
断時にブレードが配線基板11の裏面のソルダーレジス
ト54に接触しないようにするためである。ブレードが
配線基板11の裏面のソルダーレジスト54に接触しな
いので、ソルダーレジスト54に亀裂、欠け等のクラッ
クが発生するおそれがない。
The outer periphery of the solder resist 54 attached to the back surface of the wiring board unit 60 is located inside the outer periphery 50 of the cut package. In the arrangement region of the wiring board unit 60, the solder resist is not applied to the region between the outer periphery of the solder resist 54 and the outer periphery 50 of the package after cutting and the region outside the outer periphery 50 of the package after cutting. And the insulating substrate 51 is exposed. As a result, the wiring substrate unit 60 has a peripheral portion on the back surface where the solder resist is not applied and the insulating substrate 51 is exposed. This is to prevent the blade from coming into contact with the solder resist 54 on the back surface of the wiring board 11 at the time of cutting the package dicing. Since the blade does not contact the solder resist 54 on the back surface of the wiring board 11, there is no possibility that cracks such as cracks, chips or the like are generated in the solder resist 54.

【0067】本実施形態においては、各配線基板ユニッ
ト60の周囲のソルダーレジスト開口部によって絶縁基
板51が露出して形成される溝を吸着用溝63として利
用する。また、配線基材周縁領域にも連続して吸着用溝
63を形成している。配線基板ユニット60の配列領域
内のレイアウトは、配線基板ユニット60の外形寸法に
よって異なってくるが、配線基材周縁領域に形成された
吸着用溝63は常に同じ位置に設けるようにし、標準化
を図る。
In the present embodiment, a groove formed by exposing the insulating substrate 51 through the solder resist opening around each wiring board unit 60 is used as the suction groove 63. The suction groove 63 is also formed continuously in the peripheral region of the wiring base material. The layout in the arrangement area of the wiring board units 60 varies depending on the external dimensions of the wiring board units 60, but the suction grooves 63 formed in the peripheral area of the wiring base material are always provided at the same position, and standardization is performed. .

【0068】次に、図2を参照して金型20の構成につ
き説明する。図2は、本発明の一実施の形態における金
型20のI−I断面図(a)、上型21の要部平面図
(b)及び配線基材搭載ブロック42の平面図(c)で
ある。金型20はトランスファモールド成型用金型であ
って、図2(a)に示すように上型21と下型22とか
らなる。金型20における上型21及び下型22はそれ
ぞれいくつかのブロックによって構成されている。上型
21は上型センタブロック24を有する。下型22は下
型センタブロック25と、配線基材搭載ブロック42を
有する。下型センタブロック25及び上型センタブロッ
ク24の構成については、上述した従来の金型120の
構成と同様である。下型センタブロック25には、樹脂
26を装填するポット27が設けられている。このポッ
ト27には樹脂26が装填され、さらに樹脂26に加圧
力を与えるプランジャ28が挿入される。一方、上型セ
ンタブロック24にはカル29がポット27に対向する
位置に設けられている。このカル29の両側にはキャビ
ティ23a側に溶融樹脂26を流し込む流路となるラン
ナ30が形成されている。
Next, the configuration of the mold 20 will be described with reference to FIG. FIG. 2 is a sectional view taken along line II of the mold 20 according to the embodiment of the present invention, FIG. 2A is a plan view of a main part of the upper mold 21, and FIG. is there. The mold 20 is a mold for transfer molding, and includes an upper mold 21 and a lower mold 22 as shown in FIG. The upper mold 21 and the lower mold 22 in the mold 20 are each composed of several blocks. The upper mold 21 has an upper mold center block 24. The lower die 22 has a lower die center block 25 and a wiring base material mounting block 42. The configuration of the lower die center block 25 and the upper die center block 24 is the same as the configuration of the above-described conventional die 120. The lower mold center block 25 is provided with a pot 27 into which a resin 26 is loaded. A resin 26 is loaded into the pot 27, and a plunger 28 for applying a pressure to the resin 26 is inserted. On the other hand, the upper die center block 24 is provided with a cull 29 at a position facing the pot 27. On both sides of the cull 29, runners 30 serving as flow paths for flowing the molten resin 26 into the cavity 23a are formed.

【0069】上記センタブロックの両側のそれぞれにお
いて、上型21は、ゲート31、キャビティ23a及び
ダミーキャビティ32を形成している。したがって、カ
ル29、ランナ30、ゲート31、キャビティ23a、
ダミーキャビティ32の順で連続して形成されている。
キャビティ23aは配線基板11上にボンディングされ
た半導体素子12を内包し、樹脂の充填を受け、これら
の半導体素子12を覆う封止樹脂を成形するものであ
る。
On both sides of the center block, the upper die 21 forms a gate 31, a cavity 23a and a dummy cavity 32. Therefore, the cull 29, the runner 30, the gate 31, the cavity 23a,
The dummy cavities 32 are formed continuously in this order.
The cavity 23a is for enclosing the semiconductor element 12 bonded on the wiring board 11, receiving the filling of the resin, and molding a sealing resin covering the semiconductor element 12.

【0070】ゲート31はキャビティ23aへの注入口
であり、ランナ30が接続されている。面方向(幅方向
および奥行き方向)に広がりをもつキャビティ23aに
対して溶融樹脂26を全面にわたって均一に流入させて
充填するために、キャビティ23aの長辺部分に沿って
その長さとほぼ等しくかつ長さ方向に連続する平行な隙
間31aを有するゲート31を設けている。
The gate 31 is an inlet for the cavity 23a, and is connected to the runner 30. In order to uniformly inject and fill the molten resin 26 over the entire surface of the cavity 23a extending in the plane direction (width direction and depth direction), the molten resin 26 is substantially equal in length along the long side of the cavity 23a. A gate 31 having a parallel gap 31a continuous in the vertical direction is provided.

【0071】このようなゲート31を用いると、ポット
27からカル29、ランナ30を介して供給されてくる
溶融樹脂26を一旦蓄え、射出圧力がこの溶融樹脂26
に作用すると同時にキャビティ23aの長辺部分の全域
からキャビティ23a内にほぼ均一に注入され、キャビ
ティ23aの全面にわたってほぼ均一に充填することが
できる。したがって、配線基板11上の半導体素子12
の配置による影響を受けることがなくキャビティ23a
内への溶融樹脂26の充填を均一に行うことができる。
金型20によれば、配線基板11のサイズを統一すれ
ば、半導体素子の数や大きさが異なっている半導体パッ
ケージの製造にあたっても、この成形用金型20を共用
化することができる。
When such a gate 31 is used, the molten resin 26 supplied from the pot 27 via the cull 29 and the runner 30 is temporarily stored, and the injection pressure is reduced.
At the same time, the cavity 23a is almost uniformly injected into the cavity 23a from the entire long side of the cavity 23a, and can be almost uniformly filled over the entire surface of the cavity 23a. Therefore, the semiconductor element 12 on the wiring board 11
23a without being affected by the arrangement of
Filling of the inside with the molten resin 26 can be performed uniformly.
According to the mold 20, if the sizes of the wiring boards 11 are unified, the molding mold 20 can be shared even in the manufacture of semiconductor packages having different numbers and sizes of semiconductor elements.

【0072】また、図2(b)に示すように、このゲー
ト31の長手方向(幅方向)に対して複数のランナ30
を分配して接続している。なお、この実施の形態によれ
ば、複数個のポット27とこれに対向する複数個のカル
29とを前記ゲート31の長手方向に沿って等間隔に配
設し、それぞれのポット27(カル29)から二本ずつ
のランナ30,30を前記ゲート31の長手方向に対し
て等配させた状態で連結している。
As shown in FIG. 2B, a plurality of runners 30 are arranged in the longitudinal direction (width direction) of the gate 31.
Are distributed and connected. According to this embodiment, a plurality of pots 27 and a plurality of culls 29 opposed thereto are arranged at equal intervals along the longitudinal direction of the gate 31, and each pot 27 (cull 29) is provided. ), Two runners 30, 30 are connected in a state where they are equally arranged in the longitudinal direction of the gate 31.

【0073】このように複数のランナ30をゲート31
の長手方向に対してほぼ等配させた位置に連結すること
により、長尺なゲート31の全体にわたっての溶融樹脂
26の注入をほぼ均一に行なえ、このゲート31からの
キャビティ23aへの均一な注入を適切に行うことが可
能となる。
As described above, the plurality of runners 30 are connected to the gate 31.
The molten resin 26 can be injected almost uniformly over the entire length of the long gate 31 by connecting the gates to positions substantially equidistant with respect to the longitudinal direction of the long gate 31. Can be appropriately performed.

【0074】さらに、この実施の形態では、上述したキ
ャビティ23aの長尺なゲート31と反対側の長辺部分
に、ダミーキャビティ32を設けている。前記キャビテ
ィ23aとこのダミーキャビティ32との間には、前記
キャビティ23aの長辺部分に沿ってその長さとほぼ等
しくかつ長さ方向に連続する平行な隙間32aを設けて
いる。
Further, in this embodiment, a dummy cavity 32 is provided in a long side portion opposite to the long gate 31 of the cavity 23a described above. Between the cavity 23a and the dummy cavity 32, a parallel gap 32a is provided along the long side of the cavity 23a, which is substantially equal in length and continuous in the length direction.

【0075】このようなダミーキャビティ32を設ける
と、キャビティ23a内にゲート31から充填される溶
融した樹脂26が、充填の終末においてダミーキャビテ
ィ32内に入る。そのため、キャビティ23aへの樹脂
26の眺ね返りがなく円滑に流れる。そのため、キャビ
ティ23a内の全面にわたっての樹脂26のほぼ均一な
充填をより確実に行うことができる。したがって、樹脂
封止時において、配線基板11上にボンディングされた
半導体素子12やボンディングワイヤ16によって樹脂
の流れが遮られたり、未充填、あるいはワイヤ流れ等の
間題はない。このようなダミーキャビテイ32がないと
ゲート31の対向辺部分に先に到達した樹脂が跳ね返っ
て樹脂の充填が遅れている部分に逆流し、正規の流れと
衝突したところでワイヤ変形やボイドが発生することを
避けられない。しかし、ダミーキャビティ32を設ける
とこのような間題を解消することができる。
When such a dummy cavity 32 is provided, the molten resin 26 filled from the gate 31 into the cavity 23a enters the dummy cavity 32 at the end of the filling. Therefore, there is no reflection of the resin 26 to the cavity 23a, and the resin 26 flows smoothly. Therefore, substantially uniform filling of the resin 26 over the entire surface in the cavity 23a can be performed more reliably. Therefore, at the time of resin sealing, the flow of the resin is not interrupted by the semiconductor element 12 or the bonding wires 16 bonded on the wiring board 11, and there is no problem such as unfilling or wire flow. If the dummy cavity 32 is not provided, the resin that has reached the opposite side of the gate 31 rebounds and flows back to the portion where the filling of the resin is delayed. Inevitable. However, providing the dummy cavity 32 can solve such a problem.

【0076】ダミーキャビテイ32側には、樹脂充填時
にキャビティ23a内のガス(空気)を逃がすためのエ
アベント46が設けられている。このエアベント46
は、上型21のクランプ面に形成された筋状の溝によっ
て構成される。このゲート31、キャビティ23a及び
ダミーキャビティ32に対向する位置において、下型2
2はキャビティ23bを形成している。キャビティ23
bは配線基板11を収めるためのものである。金型20
はキャビティ23aとキャビティ23bにより配線基材
11及び半導体素子12を密閉するキャビティを形成し
ている。
On the side of the dummy cavity 32, an air vent 46 for releasing gas (air) in the cavity 23a at the time of filling the resin is provided. This air vent 46
Are formed by streak-like grooves formed on the clamp surface of the upper die 21. At the position facing the gate 31, the cavity 23a and the dummy cavity 32, the lower mold 2
2 forms a cavity 23b. Cavity 23
“b” is for accommodating the wiring board 11. Mold 20
Forms a cavity that seals the wiring base 11 and the semiconductor element 12 by the cavities 23a and 23b.

【0077】配線基材搭載ブロック42は、配線基板1
1が搭載される部分である。配線基材搭載ブロック42
は、その周囲のブロックより低くなることにより配線基
板11を収めるキャビティ23bを形成している。ま
た、配線基材搭載ブロック42は、バネ43を利用した
フローティング機構により上下動可能に支持されてお
り、かかる上下動によりキャビティ23bの深さを変動
させることができる。上述のように、かかるフローティ
ング機構は半導体パッケージの配線基板11として比較
的厚みにバラツキの生じる基板タイプのものを用いる場
合に必要となり、配線基板11としてテープ材を用いる
場合は要しない。
The wiring base material mounting block 42 is
1 is a portion on which is mounted. Wiring base mounting block 42
Forms a cavity 23b for receiving the wiring board 11 by being lower than the surrounding blocks. The wiring base mounting block 42 is vertically movably supported by a floating mechanism using a spring 43, and the vertical movement can change the depth of the cavity 23b. As described above, such a floating mechanism is necessary when a wiring board 11 of a semiconductor package having a relatively uneven thickness is used, and when a tape material is used as the wiring board 11, it is not necessary.

【0078】上型21には、リリースフィルムを真空吸
着するための吸着用孔44が設けられている。吸着用孔
44はキャビティ23a等の表面に開口部44aを配置
しており、その一方で、金型20の外部の真空源(図示
せず)に接続されている。なお、リリースフィルムを使
用しない金型では、吸着用孔44は必要ない。
The upper die 21 is provided with a suction hole 44 for sucking the release film by vacuum. The suction hole 44 has an opening 44a on the surface of the cavity 23a or the like, and is connected to a vacuum source (not shown) outside the mold 20. In a mold that does not use a release film, the suction hole 44 is not required.

【0079】下型22には、配線基板11を真空吸着す
るための吸着用孔45が設けられている。吸着用孔45
は一方において金型20の外部の真空源(図示せず)に
接続しており、他方において配線基材搭載ブロック42
内部に延設され配線基材搭載ブロック42の配線基材搭
載面の所定箇所に開口部45aを配置している。図2
(c)に示すように、開口部45aは配線基板11の裏
面上の配線基板ユニット60外となる領域に対向し、か
つ、一点鎖線65内となる上型21のキャビティ(ゲー
ト31、キャビティ23a、ダミーキャビティ32)に
対向する位置に配置され、さらに、一点鎖線64外とな
る配線基材周縁領域に対向する位置で、かつ、吸着用溝
63に対向する位置に配置される。従って、配線基板1
1を配線基材搭載ブロック42に設置すれば、開口部4
5aが配線基材周縁領域に形成された吸着用溝63に接
続される。開口部45aの直径は対向する吸着用溝63
の幅より小さくする。吸着によりソルダーレジスト54
を傷付けないようにするためである。
The lower die 22 is provided with a suction hole 45 for vacuum-sucking the wiring board 11. Suction hole 45
Is connected to a vacuum source (not shown) outside the mold 20 on one side, and is connected to the wiring base mounting block 42 on the other side.
An opening 45a is arranged at a predetermined position on the wiring base material mounting surface of the wiring base material mounting block 42 extending inside. FIG.
As shown in (c), the opening 45a faces a region outside the wiring board unit 60 on the back surface of the wiring board 11 and is within the dashed-dotted line 65 of the cavity (gate 31, cavity 23a , The dummy cavity 32), and further, at a position facing the wiring substrate peripheral region outside the dashed line 64, and at a position facing the suction groove 63. Therefore, the wiring board 1
1 is installed on the wiring base material mounting block 42, the opening 4
5a is connected to the suction groove 63 formed in the peripheral region of the wiring base material. The diameter of the opening 45a is the opposite of the suction groove 63.
Smaller than the width of Solder resist 54 by suction
In order not to hurt.

【0080】この金型20を装備する樹脂モールド装置
は、上型21を支持する上ベース(図示せず)と、下型
22を支持する下ベース(図示せず)と、金型20を加
熱するヒータ(図示せず)と、上述の真空源となる真空
ポンプ(図示せず)と、型締め機構(図示せず)と、射
出機構(図示せず)と、プランジャー28とを備える。
上下型21、22はプレートやボルト(図示せず)等を
利用して上下ベースに固定される。上ベース又は下ベー
スは、金型20を開閉動作させるために型締め機構によ
って昇降可能に構成されている。
The resin molding apparatus equipped with the mold 20 includes an upper base (not shown) for supporting the upper mold 21, a lower base (not shown) for supporting the lower mold 22, and heating of the mold 20. A vacuum pump (not shown) serving as the above-described vacuum source, a mold clamping mechanism (not shown), an injection mechanism (not shown), and a plunger 28.
The upper and lower dies 21, 22 are fixed to the upper and lower bases using plates, bolts (not shown), and the like. The upper base or the lower base is configured to be able to move up and down by a mold clamping mechanism to open and close the mold 20.

【0081】次に、図1、図2、図3を参照して本実施
形態の半導体装置の樹脂モールド方法乃至半導体装置の
製造方法につき説明する。図3は、本発明の一実施の形
態の樹脂モールド方法における各工程毎の金型20の断
面図である。
Next, a resin molding method for a semiconductor device and a method for manufacturing the semiconductor device according to the present embodiment will be described with reference to FIGS. FIG. 3 is a cross-sectional view of the mold 20 in each step in the resin molding method according to one embodiment of the present invention.

【0082】[ボンディング工程]樹脂モールド工程の
前工程として、ボンディング工程を行う。ボンディング
工程では、図1(a)(b)に示すように複数の半導体
パッケージ分の半導体素子12を一枚の配線基板11の
主面(表面)上にマトリクス上に配列して搭載・接合す
る。また、ワイヤボンディング技術等により配線の内部
接続を行う。本実施形態では半導体素子12をボンディ
ングワイヤ16により内部接続した。その他、内部接続
用の金属バンプを使用して半導体素子12を接続するワ
イヤレスボンディング法がある。
[Bonding Step] As a step before the resin molding step, a bonding step is performed. In the bonding step, as shown in FIGS. 1A and 1B, semiconductor elements 12 for a plurality of semiconductor packages are arranged and mounted on a main surface (front surface) of a single wiring board 11 in a matrix. . The internal connection of the wiring is performed by a wire bonding technique or the like. In this embodiment, the semiconductor elements 12 are internally connected by bonding wires 16. In addition, there is a wireless bonding method for connecting the semiconductor elements 12 using metal bumps for internal connection.

【0083】[型締め前工程(図3(a))]次に、樹
脂モールド工程を行う。まず、型締め前の工程を図3
(a)を参照して説明する。下型22の配線基材搭載ブ
ロック42に、配線基板11を搭載する。これにより配
線基板の裏面に設けられた吸着用溝63と吸着用孔45
の開口部45aとが接続する。すなわち、吸着用溝63
と吸着用孔45とが連結する。また、配線基板11の搭
載とともに又はその後において、吸着用孔45を真空引
きする。すると、吸着用孔45とこれに連結された吸着
用溝63内が負圧になり、配線基板11が配線基材搭載
面に吸着支持される。図1(c)に示すように吸着用溝
63はモールド領域において、縦横にほぼ等間隔に設け
られているので、吸着用溝63内が負圧になることによ
り配線基板11の全域において均一な吸着力を得ること
ができる。
[Step before mold clamping (FIG. 3A)] Next, a resin molding step is performed. First, the process before mold clamping is shown in FIG.
This will be described with reference to FIG. The wiring board 11 is mounted on the wiring base mounting block 42 of the lower die 22. As a result, the suction groove 63 and the suction hole 45 provided on the back surface of the wiring board are formed.
Is connected to the opening 45a. That is, the suction groove 63
And the suction hole 45 are connected. At the same time or after mounting the wiring board 11, the suction holes 45 are evacuated. Then, the suction hole 45 and the inside of the suction groove 63 connected thereto become negative pressure, and the wiring board 11 is suction-supported on the wiring substrate mounting surface. As shown in FIG. 1C, the suction grooves 63 are provided at substantially equal intervals in the vertical and horizontal directions in the mold area. Adsorption power can be obtained.

【0084】また、上型21のダミーキャビティ32、
キャビティ23a、ゲート31、カル29及びランナ3
0を覆うように、リリースフィルム41を配置するとと
もに、吸着用孔44によりリリースフィルム41をキャ
ビティ表面に真空吸着して上型21の内面形状に沿うよ
うに配置する。このとき吸着用孔44の開口部44a
は、リリースフィルム41によって塞がれる。しかし、
リリースフィルム41はガスを透過させる性質を有する
ため、リリースフィルム41を透過した多少のガス(空
気)が吸着用孔44へと吸い込まれ続ける。したがっ
て、リリースフィルム41によって吸着用孔44へのガ
スの流れが完全に遮断されるわけではない。なお、リリ
ースフィルム41は樹脂26の離型を容易にするための
ものである。リリースフィルム41を使用しない場合に
は、モールド部にピンを配置し、イジェクト機構により
前記ピンを押し当てて離型させる方法がとられ、上型2
1の内面の樹脂26が侵入する部分に離型剤を定期的に
使用し、離型をより確実にすることが行われる。
The dummy cavity 32 of the upper die 21
Cavity 23a, gate 31, cull 29 and runner 3
The release film 41 is arranged so as to cover the inner surface of the upper mold 21 by vacuum suction of the release film 41 to the cavity surface by the suction hole 44. At this time, the opening 44a of the suction hole 44
Is closed by the release film 41. But,
Since the release film 41 has a property of allowing gas to permeate, some gas (air) that has passed through the release film 41 is continuously sucked into the suction holes 44. Therefore, the release film 41 does not completely block the flow of gas to the suction holes 44. Note that the release film 41 is for facilitating the release of the resin 26. When the release film 41 is not used, a method is used in which a pin is disposed in the mold portion and the pin is released by pressing the pin by an eject mechanism.
A mold release agent is periodically used in a portion of the inner surface of the resin 1 where the resin 26 enters, so that the mold release is more reliably performed.

【0085】本実施形態では、配線基板11の浮き上が
りを防ぐために、金型20が閉状態である時に、配線基
材11の表面に作用する圧力値を配線基板11の裏面に
作用する圧力値より高く設定する。本実施形態では負圧
で制御するので、言い換えれば、金型20が閉状態であ
る時に、配線基板11の裏面に作用する負圧値を配線基
板11の表面に作用する負圧値より大きく設定するとい
うことになる。したがって型締め前に、吸着用孔44を
真空引きする真空ポンプの出力や真空度を調節するバル
ブ、また、吸着用孔45を真空引きする真空ポンプの出
力や真空度を調節するバルブを操作して、金型20が閉
状態である時に、配線基板11の裏面に作用する負圧値
が配線基板11の表面に作用する負圧値より大きくなる
ように制御する。配線基板11の表裏に作用する圧力値
を直接検出することが困難な場合には、配線基板11を
吸引する一の真空源の負圧値と、リリースフィルム41
を吸引する他の真空源の負圧値とを検出し、前者を後者
より大きく設定するか、配線基板11を吸引する流路に
設けられたバルブであってこの流路に沿って金型20に
最直近のバルブでの負圧値と、リリースフィルム41を
吸引する流路に設けられたバルブであってこの流路に沿
って金型20に最直近のバルブでの負圧値とを検出し、
前者を後者より大きく設定する。これにより、金型20
内に閉じ込められた配線基板11が金型表面からの浮き
上がることが無く、ボンディングワイヤ等の配線基板表
面に付設された部品がリリースフィルムに接触すること
が無い。その結果、ボンディングワイヤ等の配線基板表
面に付設された部品に接触によるダメージを与えず、か
つ、外観良好な樹脂パッケージが得られるという利点が
ある。
In this embodiment, in order to prevent the wiring board 11 from rising, the pressure value acting on the front surface of the wiring substrate 11 when the mold 20 is in the closed state is determined by the pressure value acting on the rear surface of the wiring board 11. Set higher. In the present embodiment, the control is performed by the negative pressure. In other words, when the mold 20 is in the closed state, the negative pressure value acting on the back surface of the wiring substrate 11 is set to be larger than the negative pressure value acting on the front surface of the wiring substrate 11. Will be done. Therefore, before clamping, the valve for adjusting the output and the degree of vacuum of the vacuum pump for evacuating the suction hole 44 and the valve for adjusting the output and the degree of vacuum of the vacuum pump for evacuating the suction hole 45 are operated. Thus, when the mold 20 is in the closed state, the control is performed such that the negative pressure value acting on the back surface of the wiring board 11 becomes larger than the negative pressure value acting on the front surface of the wiring board 11. When it is difficult to directly detect the pressure value acting on the front and back of the wiring board 11, the negative pressure value of one vacuum source for sucking the wiring board 11 and the release film 41
A negative pressure value of another vacuum source for sucking the wiring board 11 is detected, and the former is set to be larger than the latter, or a valve provided in a flow path for sucking the wiring board 11 and a mold 20 is provided along the flow path. And the negative pressure value at the valve closest to the mold, and the negative pressure value at the valve closest to the mold 20 along the flow path for sucking the release film 41 are detected. And
Set the former larger than the latter. Thereby, the mold 20
The wiring board 11 confined inside does not rise from the mold surface, and components attached to the wiring board surface such as bonding wires do not contact the release film. As a result, there is an advantage that a resin package having good appearance can be obtained without damaging a component attached to the surface of the wiring board such as a bonding wire due to contact.

【0086】配線基板11及びリリースフィルム41
は、ヒータ(図示せず)により予めを加熱されている金
型20に接触することにより加熱される。配線基板11
はその裏面から加熱されるため、配線基板搭載ブロック
に搭載された直後においては裏面側でより大きな熱膨張
が生じ全体として反りが生じる場合がある。この配線基
板11の反りは熱平衡熱が進むに従って減少する。した
がって、少なくとも生産上不都合な反りが消滅するまで
樹脂充填を待つ必要がある。次に、下型22のポット2
7内に錠剤状の樹脂26(樹脂タブレット)を装填す
る。
The wiring board 11 and the release film 41
Is heated by contacting the mold 20 which has been heated in advance by a heater (not shown). Wiring board 11
Is heated from the back surface, immediately after being mounted on the wiring board mounting block, a larger thermal expansion occurs on the back surface side, and the whole may be warped. The warpage of the wiring board 11 decreases as the thermal equilibrium heat progresses. Therefore, it is necessary to wait for the resin filling at least until the undesired warpage disappears. Next, the pot 2 of the lower mold 22
The tablet-like resin 26 (resin tablet) is loaded into the inside of the box.

【0087】[型締め(図3(b))]その後、樹脂モ
ールド装置を動作させて上型21と下型22を接合さ
せ、金型20を型締めする。このとき配線基板11の外
縁部は上型21と下型22とによって挟み込まれクラン
プされる。配線基板11の中央の半導体素子12が配列
している領域は直接クランプされることなくキャビティ
23内に閉じ込められる。
[Mold Clamping (FIG. 3B)] After that, the upper mold 21 and the lower mold 22 are joined by operating the resin molding apparatus, and the mold 20 is clamped. At this time, the outer edge of the wiring board 11 is sandwiched and clamped by the upper mold 21 and the lower mold 22. The region where the semiconductor elements 12 are arranged at the center of the wiring board 11 is confined in the cavity 23 without being directly clamped.

【0088】従来の樹脂モールド方法では図8(b)に
示したように、配線基材111が金型120内に閉じ込
められた際に吸着用孔44の負圧がリリースフィルム4
1を透過して配線基材111に作用し、配線基材111
が上型121の方へ引き寄せられ、配線基材111の中
央部が配線基材搭載ブロック142の表面から浮き上が
る現象が起こった。しかし、本実施形態の樹脂モールド
方法では、金型20が閉状態である時に、配線基板11
の裏面に作用する負圧値が配線基板11の表面に作用す
る負圧値より大きくなるように制御しているので、かか
る浮き上がりは起こらない。
In the conventional resin molding method, as shown in FIG. 8B, when the wiring base material 111 is confined in the mold 120, the negative pressure of the suction hole 44 is reduced.
1 and acts on the wiring substrate 111,
Is attracted toward the upper die 121, and a phenomenon occurs in which the center of the wiring substrate 111 rises from the surface of the wiring substrate mounting block 142. However, in the resin molding method of this embodiment, when the mold 20 is in the closed state,
Is controlled so that the negative pressure value acting on the back surface of the wiring board 11 becomes larger than the negative pressure value acting on the front surface of the wiring board 11, such floating does not occur.

【0089】[樹脂射出・充填(図3(c)、
(d))]次に、樹脂26を溶融させ、溶融した樹脂2
6をプランジャ28で押し上げることにより射出し、カ
ル29、ランナ30を通してキャビティ23まで流入さ
せ、樹脂26を金型20内に充填する。樹脂26の流入
前にキャビティ23内に存在したガス(空気)は、樹脂
26の流入に従って樹脂流の前方に押しやられ、エアベ
ント46から排出される。
[Resin injection / filling (FIG. 3C)
(D))] Next, the resin 26 is melted, and the melted resin 2 is melted.
The resin 6 is injected by being pushed up by the plunger 28, flows into the cavity 23 through the cull 29 and the runner 30, and is filled with the resin 26 in the mold 20. The gas (air) existing in the cavity 23 before the inflow of the resin 26 is pushed forward of the resin flow according to the inflow of the resin 26, and is discharged from the air vent 46.

【0090】従来の樹脂モールド方法では図8(c)に
示したように、溶融した樹脂26をキャビティ23a内
に圧入して行く際に、配線基材111の樹脂流入終端部
分がよれて浮き上がる現象が起こった。しかし、本実施
形態の樹脂モールド方法では、吸着用孔45及び吸着用
溝63により配線基板11を基板搭載面に吸着させるの
で、かかる浮き上がりは起こらない。
In the conventional resin molding method, as shown in FIG. 8C, when the melted resin 26 is pressed into the cavity 23a, the resin inflow end portion of the wiring base material 111 is lifted by the twist. Happened. However, in the resin molding method of the present embodiment, since the wiring board 11 is sucked to the board mounting surface by the suction holes 45 and the suction grooves 63, such lifting does not occur.

【0091】[樹脂硬化]樹脂26には、エポキシ系樹
脂等の熱硬化性樹脂が用いられる。樹脂26を金型20
内に充填した後、樹脂26を焼成し硬化させる。その後
は金型20を開いて配線基板11を取り出し、封止樹脂
からリリースフィルム41を離脱させる。以上の工程に
より、図4(a)に示すようなパッケージパネル18が
完成する。図4は、本発明の一実施の形態におけるパッ
ケージパネル18平面図(a)及び(b)であり、図
(b)には切断ライン71と、個片化された半導体パッ
ケージ10を示した。
[Resin Curing] As the resin 26, a thermosetting resin such as an epoxy resin is used. Resin 26 to mold 20
After filling the inside, the resin 26 is baked and cured. Thereafter, the mold 20 is opened, the wiring board 11 is taken out, and the release film 41 is separated from the sealing resin. Through the above steps, the package panel 18 as shown in FIG. 4A is completed. FIGS. 4A and 4B are plan views (a) and (b) of a package panel 18 according to an embodiment of the present invention. FIG. 4 (b) shows a cutting line 71 and a semiconductor package 10 singulated.

【0092】[外部端子形成]次に、外部端子形成工程
へと送り出す。本実施形態ではBGAパッケージを生産
する。したがって、配線基板11の裏面に半田ボール5
5(図6参照)を付設してこれを外部端子とする。[パ
ッケージダイシング]次に、パッケージダイシング工程
を施す。パッケージダイシングは、図5に示すような円
形ブレード19の回転により砥粒加工切断を行うダイシ
ング装置(図示せず)を用いて行う。図5は、円形ブレ
ード19によってパッケージパネル18が切断される様
子を示す斜視図である。図4(b)に示すような切断ラ
イン71に沿って円形ブレード19によりパッケージパ
ネル18を切断し、個々の半導体パッケージ10に個片
化する。円形ブレード19は、図1(b)の部分拡大図
に示す破線50、50間を切削する。図1に示すように
本実施形態の配線基板11は配線基板ユニット60が、
4×16で配列して設けられているので、64個のBG
A型の半導体パッケージ10が得られる。
[External Terminal Formation] Next, the semiconductor device is sent to an external terminal formation step. In this embodiment, a BGA package is produced. Therefore, the solder balls 5 are provided on the back surface of the wiring board 11.
5 (see FIG. 6) is used as an external terminal. [Package Dicing] Next, a package dicing step is performed. The package dicing is performed using a dicing device (not shown) that performs abrasive grain cutting by rotating a circular blade 19 as shown in FIG. FIG. 5 is a perspective view showing how the package panel 18 is cut by the circular blade 19. The package panel 18 is cut by the circular blade 19 along a cutting line 71 as shown in FIG. 4B, and individualized into individual semiconductor packages 10. The circular blade 19 cuts between the broken lines 50, 50 shown in the partial enlarged view of FIG. As shown in FIG. 1, the wiring board 11 of the present embodiment includes a wiring board unit 60,
Since they are arranged in 4 × 16, 64 BGs
An A-type semiconductor package 10 is obtained.

【0093】半導体パッケージ10の構造を図6に示し
た。図6は本発明の一実施の形態によって製造された半
導体パッケージ10の部分断面図(a)及び裏面図
(b)である。半導体パッケージ10は、スルーホール
52を有する絶縁基板51と、絶縁基板51の表面、裏
面及びスルーホール52に形成された銅配線53と、そ
の上を絶縁被覆する所定の開口部を有するソルダーレジ
スト54とにより構成される配線基板ユニット60を備
え、また、この配線基板ユニット60の表面に塗布され
る接合材(ダイボンド材)56と、接合材56を介して
配線基板ユニット60の表面に接着される半導体素子1
2と、半導体素子12の電極パッド72と銅配線53の
ワイヤボンディング部61との間を配線するボンディン
グワイヤ16と、半導体素子12とボンディングワイヤ
16が付設された配線基板ユニット60の表面を封止す
る封止樹脂13と、外部端子接合用ランド部62に付設
された半田ボール55とを備えて構成される一括封止・
パッケージダイシング切断方式の半導体装置である。な
お、ソルダーレジスト54は配線間や、外部端子間、配
線と半導体チップ間を絶縁する作用があるものである。
接合材(ダイボンド材)56には、共晶合金や、半田、
樹脂等が用いられる。封止樹脂13には主にエポキシ樹
脂が用いられる。
FIG. 6 shows the structure of the semiconductor package 10. FIG. 6 is a partial sectional view (a) and a rear view (b) of the semiconductor package 10 manufactured according to the embodiment of the present invention. The semiconductor package 10 includes an insulating substrate 51 having a through hole 52, a copper wiring 53 formed on the front and back surfaces of the insulating substrate 51 and the through hole 52, and a solder resist 54 having a predetermined opening for insulatingly covering the insulating substrate 51. And a bonding material (die bond material) 56 applied to the surface of the wiring substrate unit 60, and adhered to the surface of the wiring substrate unit 60 via the bonding material 56. Semiconductor element 1
2, the bonding wire 16 for wiring between the electrode pad 72 of the semiconductor element 12 and the wire bonding portion 61 of the copper wiring 53, and the surface of the wiring board unit 60 provided with the semiconductor element 12 and the bonding wire 16 are sealed. Encapsulating resin 13 including the encapsulating resin 13 and the solder balls 55 attached to the external terminal joining lands 62.
This is a semiconductor device of a package dicing cutting method. The solder resist 54 has an effect of insulating between wirings, between external terminals, and between the wiring and the semiconductor chip.
For the bonding material (die bond material) 56, a eutectic alloy, solder,
Resin or the like is used. Epoxy resin is mainly used for the sealing resin 13.

【0094】図6(b)に示すように、半導体パッケー
ジ10の裏面を観察すると、ソルダーレジスト54の外
周73が切断後のパッケージの外周50より内側に設け
られている。すなわち、半導体パッケージ10は、その
裏面に、ソルダーレジストが塗布されず、絶縁基板51
が露出している周縁部を有する。
As shown in FIG. 6B, when observing the back surface of the semiconductor package 10, the outer periphery 73 of the solder resist 54 is provided inside the outer periphery 50 of the cut package. That is, the semiconductor package 10 does not have a solder resist applied on its back surface and the insulating substrate 51
Has an exposed peripheral portion.

【0095】ここで、発明者の行った検証を開示する。
金型外部の圧力計により圧力を測定し、配線基板11に
ついての吸着圧力値(負圧値)を52kPa(気圧24
kPa)と一定とし、リリースフィルム41についての
吸着圧力値(負圧値)を20,30,40,50,70
kPa(気圧56,46,36,26,6kPa)と順
次変えて樹脂封止工程を行なった。その結果得られたパ
ッケージパネルの樹脂表面を外観検査し、ワイヤー転写
不良の発生の有無を調査した。ワイヤー転写不良とは、
配線基板11が浮き上がりボンディングワイヤ16がリ
リースフィルム41に接触して接触痕を付け、かかる接
触痕が封止樹脂13表面に転写される不良をいう。
Here, the verification performed by the inventor will be disclosed.
The pressure was measured with a pressure gauge outside the mold, and the suction pressure value (negative pressure value) for the wiring board 11 was set to 52 kPa (atmospheric pressure 24).
kPa) and the suction pressure value (negative pressure value) for the release film 41 is 20, 30, 40, 50, 70
kPa (atmospheric pressure 56, 46, 36, 26, 6 kPa) was sequentially changed to perform the resin sealing step. The resin surface of the resulting package panel was inspected for the appearance, and the occurrence of wire transfer failure was investigated. What is poor wire transfer?
This refers to a defect in which the wiring board 11 rises and the bonding wires 16 contact the release film 41 to form contact marks, and the contact marks are transferred to the surface of the sealing resin 13.

【0096】リリースフィルム41についての吸着圧力
値(負圧値)を20,30,40,50kPaとしたと
きは、ワイヤー転写不良は発生しなかった。しかし、リ
リースフィルム41についての吸着圧力値(負圧値)を
70kPaとしたときは、ワイヤー転写不良が発生し
た。したがって、ワイヤー転写不良の発生を阻止するた
めには、配線基板11についての吸着圧力値(負圧値)
をリリースフィルム41についての吸着圧力値(負圧
値)より大きくすることが必要であることが確かめられ
た。リリースフィルム41についての吸着圧力値(負圧
値)を配線基板11についての吸着圧力値(負圧値)よ
り大きくするとワイヤー転写不良が発生する。ワイヤー
転写不良が発生したということは、配線基板11が浮き
上がったということの証しである。したがって、配線基
板11の浮き上がりを防止するためには、配線基板11
についての吸着圧力値(負圧値)をリリースフィルム4
1についての吸着圧力値(負圧値)より大きくするのが
好ましい。
When the suction pressure value (negative pressure value) of the release film 41 was set at 20, 30, 40, and 50 kPa, no wire transfer failure occurred. However, when the suction pressure value (negative pressure value) for the release film 41 was set to 70 kPa, poor wire transfer occurred. Therefore, in order to prevent the occurrence of wire transfer failure, the suction pressure value (negative pressure value) for the wiring board 11 is required.
Has to be larger than the suction pressure value (negative pressure value) for the release film 41. If the suction pressure value (negative pressure value) for the release film 41 is larger than the suction pressure value (negative pressure value) for the wiring board 11, wire transfer failure occurs. The occurrence of the wire transfer failure is a proof that the wiring board 11 has risen. Therefore, in order to prevent the wiring board 11 from floating,
Release pressure value (negative pressure value) for release film 4
It is preferable that the pressure is larger than the suction pressure value (negative pressure value) for 1.

【0097】実施の形態2 次に、本発明の実施の形態2のモールド成形用金型につ
き図7を参照して説明する。本実施形態のモールド成形
用金型は、比較的大型の配線基材について金型表面から
の浮き上がりの防止と金型の共用化とを最適にする技術
に係る。本実施形態のモールド成形用金型は実施の形態
1のモールド成形用金型に対して、配線基材搭載ブロッ
ク42に穿設された吸着用孔の開口位置が異なるもので
ある。
Second Embodiment Next, a molding die according to a second embodiment of the present invention will be described with reference to FIG. The mold for molding according to the present embodiment relates to a technique for optimizing the prevention of floating of a relatively large wiring base from the mold surface and the common use of the mold. The molding die of the present embodiment is different from the molding die of the first embodiment in that the opening position of the suction hole formed in the wiring substrate mounting block 42 is different.

【0098】図7(a)〜(d)に示すように、本実施
形態のモールド成形用金型に係る配線基材搭載ブロック
42a、42b、42c、42dには、実施の形態1の
モールド成形用金型と同様に配線基材搭載面の周縁領域
に吸着用孔45の開口部45aが配設されている。しか
し実施の形態1と異なり、配線基材搭載ブロック42
a、42b、42c、42dには、一点鎖線64内とな
る配線基板ユニット60の配列領域に対向する位置に吸
着用孔45の開口部45bが配設されている。図7
(a)に示す配線基材搭載ブロック42aは、配線基材
搭載面の長手方向(図上左右方向)の中心軸(図示せ
ず)上に開口部45bを2つ配備したものである。配線
基材搭載ブロック42aにおける開口部45bはこの中
心軸が一点鎖線64で切り取られる線分の3等分線点上
にほぼ一致してほぼ均等間隔で配置されている。図7
(b)に示す配線基材搭載ブロック42bは、配線基材
搭載面の長手方向(図上左右方向)の中心軸(図示せ
ず)上に開口部45bを4つ配備したものである。配線
基材搭載ブロック42bにおける開口部45bはこの中
心軸が一点鎖線64で切り取られる線分の5等分線点上
にほぼ一致してほぼ均等間隔で配置されている。図7
(c)に示す配線基材搭載ブロック42cは、配線基材
搭載面の幅方向(図上上下方向)の中心軸(図示せず)
上に開口部45bを3つ配備したものである。配線基材
搭載ブロック42cにおける開口部45bはこの中心軸
が一点鎖線64で切り取られる線分の4等分線点上にほ
ぼ一致してほぼ均等間隔で配置されている。図7(d)
に示す配線基材搭載ブロック42dは、一点鎖線64内
となる配線基板ユニット60の配列領域内に4つの開口
部45bをほぼ均等に分散して配備したものである。
As shown in FIGS. 7A to 7D, the wiring base mounting blocks 42a, 42b, 42c, and 42d according to the molding die of the present embodiment are provided with the molding of the first embodiment. The opening 45a of the suction hole 45 is provided in the peripheral area of the wiring base material mounting surface in the same manner as in the die. However, unlike the first embodiment, the wiring substrate mounting block 42
The openings 45b of the suction holes 45 are provided in the positions a, 42b, 42c, and 42d at positions opposed to the arrangement area of the wiring board units 60 within the alternate long and short dash line 64. FIG.
The wiring substrate mounting block 42a shown in (a) has two openings 45b arranged on a central axis (not shown) in the longitudinal direction (left-right direction in the drawing) of the wiring substrate mounting surface. The openings 45b of the wiring base material mounting block 42a are arranged at substantially equal intervals so that the center axis of the openings 45b substantially coincides with the trisection point of the line segment cut off by the alternate long and short dash line 64. FIG.
The wiring substrate mounting block 42b shown in (b) is provided with four openings 45b on the central axis (not shown) in the longitudinal direction (left-right direction in the drawing) of the wiring substrate mounting surface. The openings 45b of the wiring base material mounting block 42b are arranged at substantially equal intervals so that the central axis thereof substantially coincides with the quintuple of the line segment cut off by the alternate long and short dash line 64. FIG.
The wiring substrate mounting block 42c shown in (c) has a central axis (not shown) in the width direction (vertical direction in the figure) of the wiring substrate mounting surface.
The upper part is provided with three openings 45b. The openings 45b of the wiring base material mounting block 42c are arranged at substantially equal intervals so that the center axis of the openings 45b substantially coincides with the quadrants of the line segment cut off by the alternate long and short dash line 64. FIG. 7D
The wiring base material mounting block 42d shown in FIG. 4 has four openings 45b distributed almost evenly in the arrangement area of the wiring board unit 60 within the dashed line 64.

【099】配線基材搭載ブロック42a、42b、42
c、42dを用いれば、配線基板に吸着用溝を設ける場
合であっても設けない場合であっても、開口部45bに
よって、比較的大型の配線基板の全面に対して、十分な
吸着支持力を得るとことが可能である。それとともに、
製品となる配線基材ユニットを開口部45bに当てない
ように配線基板を設計することが極力容易になるよう
に、開口部45bの位置を決めたので、金型の共用化を
も推進することができる。
The wiring substrate mounting blocks 42a, 42b, 42
With the use of c and 42d, the opening portion 45b allows a sufficient suction supporting force to be applied to the entire surface of a relatively large wiring board regardless of whether or not the suction groove is provided on the wiring board. It is possible to get With it,
The position of the opening 45b is determined so that it is as easy as possible to design the wiring board so that the wiring base unit as a product does not contact the opening 45b. Can be.

【0100】その他の金型の構成や樹脂モールド方法に
ついては実施の形態1の樹脂モールド方法、モールド成
形用金型と同様である。
The other structures of the mold and the resin molding method are the same as those of the resin molding method and the mold for molding of the first embodiment.

【0101】実施の形態3 次に、本発明の実施の形態3の樹脂モールド方法につき
説明する。本実施形態は実施の形態1のように配線基板
11を吸着せず、エアベント46からキャビティ内にガ
スを圧入してこのガスの圧力により配線基板11を配線
基材搭載ブロック42の基材搭載面に押圧して支持しつ
つ、前記キャビティ内に樹脂を充填する樹脂モールド方
法である。したがって、実施の形態1のように吸着用孔
45、吸着用溝63を要しない。リリースフィルム41
は用いても用いなくても良い。
Third Embodiment Next, a resin molding method according to a third embodiment of the present invention will be described. In this embodiment, unlike the first embodiment, a gas is pressed into the cavity from the air vent 46 without adsorbing the wiring board 11, and the pressure of the gas causes the wiring board 11 to move the wiring board 11 to the base mounting surface of the wiring base mounting block 42. And a resin molding method for filling the cavity with a resin while supporting the cavity by pressing. Therefore, unlike the first embodiment, the suction hole 45 and the suction groove 63 are not required. Release film 41
May or may not be used.

【0102】本実施形態の樹脂モールド方法においては
実施の形態1の樹脂モールド方法と同様にしてボンディ
ング工程、型締め前工程を行った後、型締めし、エアベ
ント46からキャビティ内にガスを圧入する。
In the resin molding method of the present embodiment, after performing the bonding step and the pre-clamping step in the same manner as the resin molding method of the first embodiment, the mold is clamped, and gas is injected into the cavity from the air vent 46. .

【0103】本実施形態の樹脂モールド方法によれば、
金型20内に閉じ込められた配線基板11が配線基材搭
載ブロック42の基材搭載面からの浮き上がることが無
く、ボンディングワイヤ等の配線基材表面に付設された
部品がリリースフィルムに接触することが無い。その結
果、ボンディングワイヤ等の配線基材表面に付設された
部品に接触によるダメージを与えず、かつ、外観良好な
樹脂パッケージが得られる。また、キャビティ内に流入
する樹脂もキャビティ内に圧入されたガスの圧力を受け
る。このガス圧により樹脂の充填を均一に行うことがで
きる。
According to the resin molding method of the present embodiment,
The wiring substrate 11 confined in the mold 20 does not rise from the substrate mounting surface of the wiring substrate mounting block 42, and a component attached to the wiring substrate surface such as a bonding wire contacts the release film. There is no. As a result, it is possible to obtain a resin package having good appearance without damaging parts attached to the surface of the wiring base such as bonding wires due to contact. The resin flowing into the cavity also receives the pressure of the gas press-fitted into the cavity. The resin pressure can be uniformly filled by this gas pressure.

【0104】[0104]

【実施例】次に、各部の寸法の一例を示す。図1に示す
配線基板11の外形寸法を、幅65mm、長さ190m
mとした。半導体パッケージ10(配線基板ユニット6
0)の外形寸法を10mm角とした。円形ブレード19
の切断刃の刃幅は約350μm程度であったため、図1
(b)の部分拡大図に示す破線50、50間の切断代の
幅を約0.35mmとした。配線基板ユニット60間に
おける吸着用溝63は、幅0.5mm、深さ0.03m
mに作製した。基板周縁領域における吸着用溝63は、
幅1.2mm、深さ0.03mmに作製した。吸着用孔
45の開口部45aの直径は1.0mm、開口部45b
の直径は0.3mmに作製した。以上の寸法の場合、配
線基板ユニット60の配列領域に吸着用孔45の開口部
45bを設けない実施の形態1のモールド成型用金型に
よって、十分に配線基板11をキャビティ23b内に保
持するとことができ、半導体パッケージに内部的及び外
観的不良を与えることなく良好に製造することができ
る。
Next, an example of the dimensions of each part will be described. The external dimensions of the wiring board 11 shown in FIG.
m. Semiconductor package 10 (wiring board unit 6)
The outer dimensions of 0) were 10 mm square. Circular blade 19
The cutting width of the cutting blade of FIG.
The width of the cutting margin between the broken lines 50, 50 shown in the partially enlarged view of (b) was set to about 0.35 mm. The suction groove 63 between the wiring board units 60 has a width of 0.5 mm and a depth of 0.03 m.
m. The suction groove 63 in the substrate peripheral area is
It was prepared to have a width of 1.2 mm and a depth of 0.03 mm. The diameter of the opening 45a of the suction hole 45 is 1.0 mm, and the opening 45b
Was manufactured to have a diameter of 0.3 mm. In the case of the above dimensions, the wiring substrate 11 is sufficiently held in the cavity 23b by the molding die of the first embodiment in which the opening 45b of the suction hole 45 is not provided in the arrangement region of the wiring substrate unit 60. Thus, the semiconductor package can be favorably manufactured without giving internal and external defects.

【0105】[0105]

【発明の効果】以上のように本発明は、配線基材を金型
表面に支持する手段を備えるので、金型内に閉じ込めら
れた配線基材が金型表面からの浮き上がることが防止さ
れ、ボンディングワイヤ等の配線基材表面に付設された
部品がリリースフィルムに接触することが防止されると
いう効果がある。その結果、ボンディングワイヤ等の配
線基材表面に付設された部品に接触によるダメージを与
えず、かつ、ワイヤ転写不良等の外観不良の無い、外観
良好な樹脂パッケージが得られるという効果がある。
As described above, according to the present invention, since the means for supporting the wiring base material on the mold surface is provided, the wiring base material confined in the mold is prevented from floating from the mold surface, There is an effect that components attached to the surface of the wiring base material such as bonding wires are prevented from coming into contact with the release film. As a result, there is an effect that a resin package having a good appearance can be obtained without damaging parts attached to the surface of the wiring base material such as bonding wires due to contact, and without appearance defects such as poor wire transfer.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 図1は本発明の実施の形態1の配線基板11
の表面図(a)、A−A断面図(b)及び裏面図(c)
である。
FIG. 1 shows a wiring board 11 according to a first embodiment of the present invention.
(A), AA sectional view (b), and back view (c) of FIG.
It is.

【図2】 図2は、本発明の実施の形態1における金型
20のI−I断面図(a)、上型21の要部平面図
(b)及び配線基材搭載ブロック42の平面図(c)で
ある。
FIGS. 2A and 2B are a sectional view taken along line II of a mold 20 according to Embodiment 1 of the present invention, a plan view of a main part of an upper mold 21 and a plan view of a wiring base material mounting block 42, respectively. (C).

【図3】 図3は、本発明の実施の形態1の樹脂モール
ド方法における各工程毎の金型20の断面図である。
FIG. 3 is a cross-sectional view of the mold 20 in each step in the resin molding method according to the first embodiment of the present invention.

【図4】 図4は、本発明の実施の形態1におけるパッ
ケージパネル18平面図(a)及び(b)であり、図
(b)には切断ライン71と、個片化された半導体パッ
ケージ10を示した。
FIGS. 4A and 4B are plan views (a) and (b) of the package panel 18 according to the first embodiment of the present invention. FIG. showed that.

【図5】 図5は、円形ブレード19によってパッケー
ジパネル18が切断される様子を示す斜視図である。
FIG. 5 is a perspective view showing a state where a package panel 18 is cut by a circular blade 19;

【図6】 図6は本発明の実施の形態1によって製造さ
れた半導体パッケージ10の部分断面図(a)及び裏面
図(b)である。
FIG. 6 is a partial sectional view (a) and a rear view (b) of the semiconductor package 10 manufactured according to the first embodiment of the present invention.

【図7】 図7は本発明の実施の形態2における基材搭
載ブロックの平面図である。
FIG. 7 is a plan view of a base material mounting block according to Embodiment 2 of the present invention.

【図8】 図8は、従来例のリリースフィルム41を使
用するタイプの金型120の各工程毎の断面図である。
FIG. 8 is a sectional view of each step of a mold 120 using a release film 41 of a conventional example.

【符号の説明】[Explanation of symbols]

10…半導体パッケージ 11…配線基板 12…半導
体素子 13…封止樹脂 16…ボンディングワイヤ 18…パッケージパネル
19…円形ブレード(切断手段) 20…金型 21…
上型 22…下型 23a,23b…キャビティ 24…上型センタブロック 25…下型センタブロック
26…樹脂 27…ポット 28…プランジャ 29…カル 30…
ランナ 31…ゲート 32…ダミーキャビティ 41…リリースフィルム 42…配線基材搭載ブロック 43…バネ 44…吸着
用孔 45…吸着用孔 45a、45b…開口部 50…切断後のパッケージの
外周 51…絶縁基板 52…スルーホール 53…銅配線 54…ソルダーレ
ジスト 55…半田ボール 56…接合材 60…配線基板ユニ
ット 61…ワイヤボンディング部 62…外部端子接合用ラ
ンド部 63…吸着用溝 73…ソルダーレジストの外周 120…金型 121
…上型 122…下型 142…配線基材搭載ブロック
DESCRIPTION OF SYMBOLS 10 ... Semiconductor package 11 ... Wiring board 12 ... Semiconductor element 13 ... Sealing resin 16 ... Bonding wire 18 ... Package panel
19: circular blade (cutting means) 20: mold 21:
Upper mold 22 Lower mold 23a, 23b Cavity 24 Upper mold center block 25 Lower mold center block 26 Resin 27 Pot 28 Plunger 29 Cul 30
Runner 31 Gate 32 Dummy cavity 41 Release film 42 Wiring substrate mounting block 43 Spring 44 Suction hole 45 Suction hole 45a, 45b Opening 50 50 Package outer periphery after cutting 51 Insulating substrate 52 ... Through Hole 53 ... Copper Wiring 54 ... Solder Resist 55 ... Solder Ball 56 ... Bonding Material 60 ... Wiring Board Unit 61 ... Wire Bonding Part 62 ... Land Part for External Terminal Bonding 63 ... Suction Groove 73 ... Outer Perimeter of Solder Resist 120 … Mold 121
... Upper mold 122 ... Lower mold 142 ... Wiring base mounting block

───────────────────────────────────────────────────── フロントページの続き (72)発明者 鶴田 久幸 東京都港区芝五丁目7番1号 日本電気株 式会社内 Fターム(参考) 4F202 AD05 AD08 AD19 AH33 CA12 CB01 CB12 CK41 CK85 CM72 CP01 CP06 4F206 AD05 AD08 AD19 AH37 JA02 JB12 JB17 JF05 JN25 JQ81 5F061 AA01 BA03 CA21 DA06 DA08 ────────────────────────────────────────────────── ─── Continuing on the front page (72) Inventor Hisayuki Tsuruta 5-7-1 Shiba, Minato-ku, Tokyo F-term in NEC Corporation (reference) 4F202 AD05 AD08 AD19 AH33 CA12 CB01 CB12 CK41 CK85 CM72 CP01 CP06 4F206 AD05 AD08 AD19 AH37 JA02 JB12 JB17 JF05 JN25 JQ81 5F061 AA01 BA03 CA21 DA06 DA08

Claims (18)

【特許請求の範囲】[Claims] 【請求項1】 モールド成型用金型の上型及び下型のう
ち一方の型に設けられた配線基材搭載面に、表面に複数
の半導体素子がボンディングされたテープ状又は板状の
配線基材を搭載し、 型締めして前記配線基材の縁部を上型と下型とでクラン
プするとともに前記半導体素子を単一のキャビティ内に
閉じ込め、前記キャビティ内に樹脂を充填するに際し
て、 前記モールド成型用金型が閉状態である時に、前記配線
基材の表面に作用する圧力値を前記配線基材の裏面に作
用する圧力値より高く設定することを特徴とする樹脂モ
ールド方法。
1. A tape-shaped or plate-shaped wiring base having a plurality of semiconductor elements bonded to a surface of a wiring base provided on one of an upper mold and a lower mold of a molding die. When mounting a material, clamping the edge of the wiring base material with an upper mold and a lower mold by clamping, and enclosing the semiconductor element in a single cavity, and filling the cavity with a resin, A resin molding method, wherein a pressure value acting on the surface of the wiring base material is set higher than a pressure value acting on the back surface of the wiring base material when the mold for molding is in a closed state.
【請求項2】 モールド成型用金型の上型及び下型にキ
ャビティ表面に開口する吸着用孔を設け、前記吸着用孔
を真空源に接続し、上型及び下型のうち一方の型にリリ
ースフィルムを前記吸着用孔で吸引して真空吸着させ、 他方の型に、表面に複数の半導体素子がボンディングさ
れたテープ状又は板状の配線基材の裏面を前記吸着用孔
で吸引して真空吸着させ、 型締めして前記配線基材の縁部を上型と下型とでクラン
プするとともに前記半導体素子を単一のキャビティ内に
閉じ込め、前記キャビティ内に樹脂を充填するに際し
て、 前記モールド成型用金型が閉状態である時に、前記配線
基材の裏面に作用する負圧値を前記配線基材の表面に作
用する負圧値より大きく設定することを特徴とする樹脂
モールド方法。
2. The method according to claim 1, wherein the upper and lower molds are provided with suction holes opened on the surface of the cavity, and the suction holes are connected to a vacuum source. The release film is sucked through the suction holes and vacuum-sucked, and the other mold is suctioned through the suction holes on the back surface of a tape-shaped or plate-shaped wiring substrate having a plurality of semiconductor elements bonded to the surface. Vacuum suction, mold clamping, clamping the edge of the wiring base with an upper mold and a lower mold, enclosing the semiconductor element in a single cavity, and filling the cavity with resin. A resin molding method, wherein a negative pressure value acting on the back surface of the wiring base material is set to be larger than a negative pressure value acting on the front surface of the wiring base material when the molding die is in a closed state.
【請求項3】 モールド成型用金型の上型及び下型にキ
ャビティ表面に開口する吸着用孔を設け、前記吸着用孔
を真空源に接続し、上型及び下型のうち一方の型にリリ
ースフィルムを前記吸着用孔で吸引して真空吸着させ、 他方の型に、表面に複数の半導体素子がボンディングさ
れたテープ状又は板状の配線基材の裏面を前記吸着用孔
で吸引して真空吸着させ、 型締めして前記配線基材の縁部を上型と下型とでクラン
プするとともに前記半導体素子を単一のキャビティ内に
閉じ込め、前記キャビティ内に樹脂を充填するに際し
て、 前記モールド成型用金型が閉状態である時に、 前記配線基材を吸引する一の真空源の負圧値を前記リリ
ースフィルムを吸引する他の真空源の負圧値より大きく
設定することを特徴とする樹脂モールド方法。
3. An upper hole and a lower hole in a cavity surface are provided in an upper mold and a lower mold of a mold for molding, and the suction hole is connected to a vacuum source. The release film is sucked by the suction hole and sucked in vacuum, and the other mold is suctioned by the suction hole on the back surface of a tape-shaped or plate-shaped wiring base having a plurality of semiconductor elements bonded to the surface. Vacuum suction, mold clamping, clamping the edge of the wiring base material with an upper mold and a lower mold, enclosing the semiconductor element in a single cavity, and filling the cavity with resin. When the molding die is in a closed state, a negative pressure value of one vacuum source for sucking the wiring base material is set to be larger than a negative pressure value of another vacuum source for sucking the release film. Resin molding method.
【請求項4】 モールド成型用金型の上型及び下型にキ
ャビティ表面に開口する吸着用孔を設け、前記吸着用孔
を真空源に接続し、上型及び下型のうち一方の型にリリ
ースフィルムを前記吸着用孔で吸引して真空吸着させ、 他方の型に、表面に複数の半導体素子がボンディングさ
れたテープ状又は板状の配線基材の裏面を前記吸着用孔
で吸引して真空吸着させ、 型締めして前記配線基材の縁部を上型と下型とでクラン
プするとともに前記半導体素子を単一のキャビティ内に
閉じ込め、前記キャビティ内に樹脂を充填するに際し
て、 前記モールド成型用金型が閉状態である時に、 前記配線基材を吸引する流路に設けられたバルブであっ
てこの流路に沿って金型に最直近のバルブでの負圧値
を、前記リリースフィルムを吸引する流路に設けられた
バルブであってこの流路に沿って金型に最直近のバルブ
での負圧値より大きく設定することを特徴とする樹脂モ
ールド方法。
4. An upper surface and a lower surface of a mold for molding are provided with suction holes opened on the surface of a cavity, and the suction holes are connected to a vacuum source, so that one of the upper and lower dies is connected to the suction hole. The release film is sucked by the suction hole and sucked in vacuum, and the other mold is suctioned by the suction hole on the back surface of a tape-shaped or plate-shaped wiring base having a plurality of semiconductor elements bonded to the surface. Vacuum suction, mold clamping, clamping the edge of the wiring base material with an upper mold and a lower mold, enclosing the semiconductor element in a single cavity, and filling the cavity with resin. When the molding die is in a closed state, the negative pressure value of the valve provided in the flow path for sucking the wiring base material and the valve closest to the die along the flow path is released. Provided in the channel for sucking the film Resin molding method characterized in that a valve is set to be larger than the negative pressure value at the most recent valve mold along the flow path.
【請求項5】 キャビティ表面に開口する通気孔を有す
るモールド成型用金型を用い、前記モールド成型用金型
のキャビティ内に、表面に複数の半導体素子がボンディ
ングされたテープ状又は板状の配線基材を設置し、型締
めして前記配線基材の縁部を前記モールド成型用金型の
上型と下型とでクランプするとともに前記半導体素子を
単一のキャビティ内に閉じ込め、 前記通気孔からキャビティ内にガスを圧入してこのガス
の圧力により前記配線基材をキャビティ表面に押圧して
支持しつつ、前記キャビティ内に樹脂を充填することを
特徴とする樹脂モールド方法。
5. A tape-shaped or plate-shaped wiring in which a plurality of semiconductor elements are bonded to the surface in a cavity of the molding die using a molding die having a vent hole opened on the surface of the cavity. Setting a base material, clamping the edge of the wiring base material with an upper mold and a lower mold of the molding die and confining the semiconductor element in a single cavity; A resin molding method characterized by filling a resin into the cavity while pressing and supporting the wiring substrate on the surface of the cavity by the pressure of the gas.
【請求項6】 前記配線基材を板状の配線基材(配線基
板)とし、前記モールド成型用金型を、配線基材搭載ブ
ロックがフローティング機構により上下動可能に支持さ
れてなるモールド成型用金型とすることを特徴とする請
求項1から請求項5のうちいずれか一に記載の樹脂モー
ルド方法。
6. A mold for molding, wherein the wiring base is a plate-shaped wiring base (wiring substrate) and the mold for molding is supported by a wiring base mounting block which is vertically movable by a floating mechanism. The resin molding method according to any one of claims 1 to 5, wherein the resin molding method is a mold.
【請求項7】 単一の半導体パッケージ分の配線基材ユ
ニットを所定間隔で複数備えるテープ状又は板状の配線
基材を構成し、前記各配線基材ユニットの表面に半導体
素子をボンディングし、一方において、モールド成型用
金型の上型及び下型のうち一方の型の配線基材搭載面に
開口部を有する吸着用孔を、前記開口部が前記配線基材
の裏面上の前記配線基材ユニット外となる領域に対向
し、かつ、他方の型のキャビティに対向するように、形
成し、その後、前記配線基材の裏面を前記配線基材搭載
面に設置し、前記吸着用孔を真空源に接続し、前記吸着
用孔を負圧にして前記配線基材を前記配線基材搭載面に
吸着支持しつつ、型締めして前記配線基材の縁部を上型
と下型とでクランプするとともに前記半導体素子を単一
のキャビティ内に閉じ込め、前記キャビティ内に樹脂を
充填することを特徴とする樹脂モールド方法。
7. A tape-shaped or plate-shaped wiring base comprising a plurality of wiring base units for a single semiconductor package at predetermined intervals, and a semiconductor element is bonded to a surface of each wiring base unit; On the other hand, a suction hole having an opening on the wiring substrate mounting surface of one of the upper mold and the lower mold of the mold for molding is formed in the wiring base on the back surface of the wiring substrate. It is formed so as to face the region outside the material unit, and to face the cavity of the other mold. Thereafter, the back surface of the wiring base is placed on the wiring base mounting surface, and the suction hole is formed. Connected to a vacuum source, while holding the wiring base by suction on the wiring base mounting surface by setting the suction hole to a negative pressure, clamping the edge of the wiring base to the upper mold and the lower mold by clamping. And clamp the semiconductor device in a single cavity. And filling the cavity with a resin.
【請求項8】 前記開口部を配線基材周縁領域に対向す
るように配置することを特徴とする請求項7に記載の樹
脂モールド方法。
8. The resin molding method according to claim 7, wherein the opening is arranged so as to face a peripheral region of the wiring base material.
【請求項9】 前記開口部を前記配線基材ユニット間の
領域に対向するように配置することを特徴とする請求項
7に記載の樹脂モールド方法。
9. The resin molding method according to claim 7, wherein the opening is disposed so as to face a region between the wiring base units.
【請求項10】 前記開口部を複数とし、そのうちいく
つかの開口部を配線基材周縁領域に対向するように配置
し、他の開口部を前記配線基材ユニット間の領域に対向
するように配置することを特徴とする請求項7に記載の
樹脂モールド方法。
10. A plurality of said openings, some of which are arranged so as to face the peripheral region of the wiring base material, and other openings are arranged so as to face the region between said wiring base material units. The resin molding method according to claim 7, wherein the resin molding is arranged.
【請求項11】 単一の半導体パッケージ分の配線基材
ユニットを所定間隔で複数備えるテープ状又は板状の配
線基材を上型及び下型のうち一方の型に搭載し、他方の
型の単一のキャビティで複数の半導体パッケージをモー
ルド成形するモールド成型用金型であって、前記一方の
型の配線基材搭載面に、前記他方の型のキャビティに対
向する範囲内で複数の開口部を有する吸着用孔が設けら
れ、そのうちいくつかの開口部が前記配線基材搭載面の
周縁領域に配置され、他の開口部が前記配線基材搭載面
の幅方向又は長手方向のほぼ中心軸上に配置されてなる
ことを特徴とするモールド成型用金型。
11. A tape-shaped or plate-shaped wiring base provided with a plurality of wiring base units for a single semiconductor package at predetermined intervals is mounted on one of an upper die and a lower die, and the other die is What is claimed is: 1. A mold for molding a plurality of semiconductor packages in a single cavity, wherein a plurality of openings are formed in a surface of said one mold on which a wiring substrate is mounted, within a range opposed to the cavity of said other mold. Are provided, and some of the openings are arranged in the peripheral region of the wiring base material mounting surface, and the other openings are substantially central axes in the width direction or the longitudinal direction of the wiring base material mounting surface. A mold for molding, wherein the mold is disposed on the upper surface.
【請求項12】 単一の半導体パッケージ分の配線基材
ユニットを所定間隔で複数備えるテープ状又は板状の配
線基材を上型及び下型のうち一方の型に搭載し、他方の
型の単一のキャビティで複数の半導体パッケージをモー
ルド成形するモールド成型用金型であって、前記一方の
型の配線基材搭載面に前記他方の型のキャビティに対向
する範囲内で開口部を有する吸着用孔が設けられ、前記
開口部の位置が、前記配線基材搭載面のうち前記配線基
材ユニットが搭載される領域を除く領域内であることを
特徴とするモールド成型用金型。
12. A tape-shaped or plate-shaped wiring base having a plurality of wiring base units for a single semiconductor package at predetermined intervals is mounted on one of an upper die and a lower die, and the other die is mounted on a lower die. What is claimed is: 1. A mold for molding a plurality of semiconductor packages in a single cavity, wherein said mold has an opening in a surface facing said one of the wiring substrate mounting surfaces within a range facing said cavity of said other mold. A hole is provided, and the position of the opening is in a region other than a region where the wiring base unit is mounted on the wiring base mounting surface, wherein a mold is provided.
【請求項13】 単一の半導体パッケージ分の配線基材
ユニットを所定間隔で複数備えるテープ状又は板状の配
線基材の裏面に吸着用溝を形成し、前記各配線基材ユニ
ットの表面に半導体素子をボンディングし、一方におい
て、モールド成型用金型に、その配線基材搭載面に開口
部を有する吸着用孔を、前記開口部が前記吸着用溝に対
向するように形成し、その後、前記配線基材の裏面を前
記配線基材搭載面に設置し、前記吸着用孔を真空源に接
続し、前記真空源によって前記吸着用孔及び前記吸着用
溝内を負圧にして前記配線基材を前記配線基材搭載面に
吸着支持しつつ、型締めして前記配線基材の縁部を上型
と下型とでクランプするとともに前記半導体素子を単一
のキャビティ内に閉じ込め、前記キャビティ内に樹脂を
充填することを特徴とする樹脂モールド方法。
13. A tape-shaped or plate-shaped wiring base provided with a plurality of wiring base units for a single semiconductor package at predetermined intervals, and a suction groove is formed on a back surface of the wiring base unit. Bonding the semiconductor element, on the other hand, forming a suction hole having an opening on the wiring substrate mounting surface thereof in the mold for molding, so that the opening faces the suction groove, The back surface of the wiring base is placed on the wiring base mounting surface, the suction hole is connected to a vacuum source, and the suction hole and the inside of the suction groove are set to a negative pressure by the vacuum source, so that the wiring base is While adsorbing and supporting the material on the wiring base material mounting surface, clamping the edge of the wiring base material with an upper die and a lower die while enclosing the semiconductor element in a single cavity, Characterized by filling resin inside Resin molding method.
【請求項14】 前記吸着用溝を前記配線基材ユニット
間の領域に形成することを特徴とする請求項13に記載
の樹脂モールド方法。
14. The resin molding method according to claim 13, wherein the suction groove is formed in a region between the wiring base units.
【請求項15】 前記吸着用溝を前記配線基材ユニット
間の領域から配線基材周縁領域まで延設し、前記開口部
を前記配線基材周縁領域に対向するように配置すること
を特徴とする請求項13に記載の樹脂モールド方法。
15. The semiconductor device according to claim 15, wherein the suction groove extends from a region between the wiring base units to a wiring base peripheral region, and the opening is disposed so as to face the wiring base peripheral region. The resin molding method according to claim 13, which is performed.
【請求項16】 前記吸着用溝を前記配線基材ユニット
間の領域から配線基材周縁領域まで連続して形成し、前
記開口部を複数とし、そのうちいくつかの開口部を配線
基材周縁領域に対向するように配置し、他の開口部を前
記配線基材ユニット間の領域に対向するように配置する
ことを特徴とする請求項13に記載の樹脂モールド方
法。
16. The suction groove is formed continuously from a region between the wiring base units to a wiring base peripheral region, and the plurality of openings are formed, and some of the openings are formed in the wiring base peripheral region. 14. The resin molding method according to claim 13, wherein the resin molding method is arranged so as to oppose the opening, and another opening is arranged so as to oppose a region between the wiring base units.
【請求項17】 前記配線基材の裏面にソルダーレジス
トを選択的に付設することにより前記吸着用溝を形成す
ることを特徴とする請求項13に記載の樹脂モールド方
法。
17. The resin molding method according to claim 13, wherein the suction groove is formed by selectively applying a solder resist on the back surface of the wiring base material.
【請求項18】 単一の半導体パッケージ分の配線基材
ユニットを所定間隔で複数備える配線基材であって、そ
の裏面にソルダーレジストが選択的に付設され、ソルダ
ーレジスト開口部として形成される溝が前記配線基材ユ
ニット間の領域から配線基材周縁領域まで連続して形成
されてなることを特徴とする配線基材。
18. A wiring substrate provided with a plurality of wiring substrate units for a single semiconductor package at predetermined intervals, wherein a solder resist is selectively provided on a back surface thereof and formed as a solder resist opening. Are continuously formed from the region between the wiring base unit to the peripheral region of the wiring base.
JP2000033380A 2000-02-10 2000-02-10 Resin molding method, mold for molding and wiring substrate Expired - Fee Related JP3510554B2 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2000033380A JP3510554B2 (en) 2000-02-10 2000-02-10 Resin molding method, mold for molding and wiring substrate
KR10-2001-0006530A KR100417182B1 (en) 2000-02-10 2001-02-09 Resin-molding method, molding dies and circuit board
TW090103079A TW503497B (en) 2000-02-10 2001-02-12 Resin-molding method, molding dies and circuit base member
US09/781,789 US6676885B2 (en) 2000-02-10 2001-02-12 Plural semiconductor devices bonded onto one face of a single circuit board for subsequent batch resin encapsulation of the plural semiconductor devices in a single cavity formed by molding dies

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000033380A JP3510554B2 (en) 2000-02-10 2000-02-10 Resin molding method, mold for molding and wiring substrate

Publications (2)

Publication Number Publication Date
JP2001223229A true JP2001223229A (en) 2001-08-17
JP3510554B2 JP3510554B2 (en) 2004-03-29

Family

ID=18557871

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000033380A Expired - Fee Related JP3510554B2 (en) 2000-02-10 2000-02-10 Resin molding method, mold for molding and wiring substrate

Country Status (4)

Country Link
US (1) US6676885B2 (en)
JP (1) JP3510554B2 (en)
KR (1) KR100417182B1 (en)
TW (1) TW503497B (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002254481A (en) * 2001-03-01 2002-09-11 Nec Corp Resin mold die and method for manufacturing resin mold package
JP2005150458A (en) * 2003-11-17 2005-06-09 Towa Corp Resin sealing and forming method of semiconductor chip and resin sealing and forming die
US7288440B2 (en) 2003-09-26 2007-10-30 Renesas Technology Corp. Method of manufacturing a semiconductor device
US7465609B2 (en) 2004-08-31 2008-12-16 Renesas Technology Corp. Method of manufacturing semiconductor device
US10262879B2 (en) 2016-03-11 2019-04-16 Toshiba Memory Corporation Mold device

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6747345B1 (en) * 2000-03-01 2004-06-08 Todd O. Bolken Exposed die molding apparatus
TW486793B (en) * 2001-05-29 2002-05-11 Siliconware Precision Industries Co Ltd Packaging method for preventing a low viscosity encapsulant from flashing
JP2004134591A (en) * 2002-10-10 2004-04-30 Renesas Technology Corp Method for manufacturing semiconductor integrated circuit device
JP2004179345A (en) * 2002-11-26 2004-06-24 Fujitsu Ltd Substrate sheet material for semiconductor and manufacturing method therefor, and molding method using the substrate sheet material and method for manufacturing semiconductor device
JP2005150350A (en) * 2003-11-14 2005-06-09 Renesas Technology Corp Method for manufacturing semiconductor device
US20050104251A1 (en) * 2003-11-18 2005-05-19 Lingsen Precision Industries, Ltd. Integrated circuit chip packaging process
US7147447B1 (en) * 2005-07-27 2006-12-12 Texas Instruments Incorporated Plastic semiconductor package having improved control of dimensions
US7618249B2 (en) * 2006-09-22 2009-11-17 Asm Technology Singapore Pte Ltd. Memory card molding apparatus and process
CN103737849A (en) * 2013-11-30 2014-04-23 苏州市旭正模具厂 Plastic rubber mold for molding rotation lock catch
KR102376487B1 (en) 2015-02-12 2022-03-21 삼성전자주식회사 Manufacturing device of semiconductor package and method for manufacturing the same
US9947561B2 (en) * 2016-03-07 2018-04-17 Asm Technology Singapore Pte Ltd Semiconductor encapsulation system comprising a vacuum pump and a reservoir pump
JP6721525B2 (en) 2017-03-03 2020-07-15 キオクシア株式会社 Mold
US11114313B2 (en) * 2019-05-16 2021-09-07 Taiwan Semiconductor Manufacturing Co., Ltd. Wafer level mold chase

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS618932A (en) 1984-06-25 1986-01-16 Fujitsu Ltd Method and apparatus for manufacturing semiconductor device
US4944908A (en) * 1988-10-28 1990-07-31 Eaton Corporation Method for forming a molded plastic article
JPH02297945A (en) 1989-05-12 1990-12-10 Denki Kagaku Kogyo Kk Manufacture of semiconductor element package
US5147821A (en) * 1990-09-28 1992-09-15 Motorola, Inc. Method for making a thermally enhanced semiconductor device by holding a leadframe against a heatsink through vacuum suction in a molding operation
JPH06232193A (en) 1993-02-02 1994-08-19 Hitachi Ltd Molding equipment and molding method using same
JP2524955B2 (en) * 1993-04-22 1996-08-14 トーワ株式会社 Method and apparatus for resin sealing molding of electronic parts
JP3214788B2 (en) 1994-11-21 2001-10-02 アピックヤマダ株式会社 Resin molding device and resin molding method
DE69501632T2 (en) * 1994-11-21 1998-07-23 Apic Yamada Corp Resin molding machine with release film
MY114536A (en) * 1994-11-24 2002-11-30 Apic Yamada Corp A resin molding machine and a method of resin molding
US5846477A (en) * 1994-12-08 1998-12-08 Nitto Denko Corporation Production method for encapsulating a semiconductor device
JP3631308B2 (en) 1995-10-25 2005-03-23 Towa株式会社 Resin sealing molding method for electronic parts
US6048483A (en) * 1996-07-23 2000-04-11 Apic Yamada Corporation Resin sealing method for chip-size packages
KR19980058464A (en) * 1996-12-30 1998-10-07 김영환 Molding method of semiconductor package
JP2971834B2 (en) * 1997-06-27 1999-11-08 松下電子工業株式会社 Method for manufacturing resin-encapsulated semiconductor device
JP3017470B2 (en) * 1997-07-11 2000-03-06 アピックヤマダ株式会社 Resin molding method and resin molding device
JPH1140593A (en) 1997-07-16 1999-02-12 Towa Kk Resin seal molding method of electronic component and metal die
TW421833B (en) * 1998-07-10 2001-02-11 Apic Yamada Corp Method of manufacturing semiconductor devices and resin molding machine
US6439869B1 (en) * 2000-08-16 2002-08-27 Micron Technology, Inc. Apparatus for molding semiconductor components

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002254481A (en) * 2001-03-01 2002-09-11 Nec Corp Resin mold die and method for manufacturing resin mold package
JP4658353B2 (en) * 2001-03-01 2011-03-23 ルネサスエレクトロニクス株式会社 Resin mold and resin mold package manufacturing method
US7288440B2 (en) 2003-09-26 2007-10-30 Renesas Technology Corp. Method of manufacturing a semiconductor device
US7445969B2 (en) 2003-09-26 2008-11-04 Renesas Technology Corp. Method of manufacturing a semiconductor device
JP2005150458A (en) * 2003-11-17 2005-06-09 Towa Corp Resin sealing and forming method of semiconductor chip and resin sealing and forming die
JP4583020B2 (en) * 2003-11-17 2010-11-17 Towa株式会社 Semiconductor chip resin sealing molding method and resin sealing molding die
US7465609B2 (en) 2004-08-31 2008-12-16 Renesas Technology Corp. Method of manufacturing semiconductor device
US7803660B2 (en) 2004-08-31 2010-09-28 Renesas Electronics Corporation Method of manufacturing semiconductor device
US10262879B2 (en) 2016-03-11 2019-04-16 Toshiba Memory Corporation Mold device

Also Published As

Publication number Publication date
KR100417182B1 (en) 2004-02-05
US6676885B2 (en) 2004-01-13
JP3510554B2 (en) 2004-03-29
US20010013674A1 (en) 2001-08-16
KR20010082113A (en) 2001-08-29
TW503497B (en) 2002-09-21

Similar Documents

Publication Publication Date Title
JP2001223229A (en) Resin molding method, metal mold for molding and wiring base material
US7520052B2 (en) Method of manufacturing a semiconductor device
US7377031B2 (en) Fabrication method of semiconductor integrated circuit device
TWI604576B (en) Resin moldimng apparatus and resin molding method
US7618573B2 (en) Resin sealing method for electronic part and mold used for the method
US20080187613A1 (en) Method of manufacturing wafer-level chip-size package and molding apparatus used in the method
WO2017081882A1 (en) Resin-sealing device and resin-sealing method
JP4454608B2 (en) Manufacturing method of semiconductor integrated circuit device
JP2001203227A (en) Resin encapusulation method and resin encapusulating device
WO2018211909A1 (en) Mold and resin molding method
US20050106786A1 (en) Method of manufacturing a semiconductor device
JP3793679B2 (en) Electronic component manufacturing method and manufacturing apparatus
JP3139981B2 (en) Resin sealing method and resin sealing device for chip size package
JP3955408B2 (en) Manufacturing method of semiconductor device
JP2000176967A (en) Resin sealing device
KR101089801B1 (en) Molding apparatus for manufacturing semi-conductor package
JPH1187433A (en) Semiconductor device and its manufacture
JP2007081232A (en) Method for manufacturing semiconductor device
JPH05267531A (en) Resin-sealed semiconductor device and manufacture thereof
JP2004050738A (en) Equipment and mold for sealing with resin
JP2001246640A (en) Method and mold for resin seal molding of electronic element
JPH08142116A (en) Resin molding method using release film, and wrapping resin used therefor

Legal Events

Date Code Title Description
A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20031225

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080109

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090109

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100109

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110109

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110109

Year of fee payment: 7

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110109

Year of fee payment: 7

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110109

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120109

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130109

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130109

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140109

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees