JP2001217144A - Laminated ceramic capacitor and method of manufacturing the same - Google Patents
Laminated ceramic capacitor and method of manufacturing the sameInfo
- Publication number
- JP2001217144A JP2001217144A JP2000021633A JP2000021633A JP2001217144A JP 2001217144 A JP2001217144 A JP 2001217144A JP 2000021633 A JP2000021633 A JP 2000021633A JP 2000021633 A JP2000021633 A JP 2000021633A JP 2001217144 A JP2001217144 A JP 2001217144A
- Authority
- JP
- Japan
- Prior art keywords
- dielectric ceramic
- laminate
- dielectric
- layer
- ceramic capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Inorganic Insulating Materials (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は積層セラミックコン
デンサ及びその製造方法に関するものである。The present invention relates to a multilayer ceramic capacitor and a method for manufacturing the same.
【０００２】[0002]
【従来の技術】積層セラミックコンデンサは、誘電体セ
ラミック層と内部電極層とを交互に積層して積層体を作
製し、焼成後両端面に外部電極を形成したものである。2. Description of the Related Art A multilayer ceramic capacitor is obtained by alternately laminating dielectric ceramic layers and internal electrode layers to form a laminate, and after firing, external electrodes are formed on both end faces.
【０００３】中高圧積層セラミックコンデンサでは、沿
面放電が発生しやすくなるため、積層体の上、下面に内
部電極層間に挟まれた誘電体セラミック層よりも誘電率
の低い誘電体セラミック層を設けて、積層体の上、下面
における沿面放電を防止していた。[0003] In a medium-to-high pressure multilayer ceramic capacitor, a surface discharge is easily generated. Therefore, a dielectric ceramic layer having a lower dielectric constant than a dielectric ceramic layer sandwiched between internal electrode layers is provided on the upper and lower surfaces of the laminate. Thus, creeping discharge on the upper and lower surfaces of the laminate was prevented.
【０００４】[0004]
【発明が解決しようとする課題】この構成によると、積
層体の側面における沿面放電を防止することができなか
った。According to this configuration, it is not possible to prevent creeping discharge on the side surface of the laminate.
【０００５】そこで本発明は積層体の上、下面だけでな
く側面においても沿面放電を防止し、高い沿面放電開始
電圧を有する積層セラミックコンデンサを提供すること
を目的とするものである。Accordingly, an object of the present invention is to provide a multilayer ceramic capacitor which prevents creeping discharge not only on the upper and lower surfaces but also on the side surfaces of the laminate and has a high creeping discharge starting voltage.
【０００６】[0006]
【課題を解決するための手段】この目的を達成するため
に本発明の積層セラミックコンデンサは、複数の第１の
誘電体セラミック層と複数の内部電極層とを交互に積層
した積層体と、この積層体の上、下面及び側面に設けた
第２の誘電体セラミック層と、前記積層体の両端面に設
けた外部電極とを備え、前記第２の誘電体セラミック層
は前記第１の誘電体セラミック層よりも低い誘電率を有
するものであり、上記目的を達成することができる。In order to achieve this object, a multilayer ceramic capacitor according to the present invention comprises: a multilayer body in which a plurality of first dielectric ceramic layers and a plurality of internal electrode layers are alternately stacked; A second dielectric ceramic layer provided on the upper, lower, and side surfaces of the multilayer body; and external electrodes provided on both end surfaces of the multilayer body. The second dielectric ceramic layer includes the first dielectric ceramic layer. It has a lower dielectric constant than the ceramic layer, and can achieve the above object.
【０００７】[0007]
【発明の実施の形態】本発明の請求項１に記載の発明
は、複数の第１の誘電体セラミック層と複数の内部電極
層とを交互に積層した積層体と、この積層体の上、下面
及び側面に設けた第２の誘電体セラミック層と、前記積
層体の両端面に設けた外部電極とを備え、前記第２の誘
電体セラミック層は前記第１の誘電体セラミック層より
も低い誘電率を有する積層セラミックコンデンサであ
り、沿面放電開始電圧の高いものである。BEST MODE FOR CARRYING OUT THE INVENTION The invention according to claim 1 of the present invention provides a laminate in which a plurality of first dielectric ceramic layers and a plurality of internal electrode layers are alternately laminated, A second dielectric ceramic layer provided on the lower surface and the side surfaces; and external electrodes provided on both end surfaces of the laminate, wherein the second dielectric ceramic layer is lower than the first dielectric ceramic layer. This is a multilayer ceramic capacitor having a dielectric constant, and has a high creeping discharge starting voltage.
【０００８】請求項２に記載の発明は、第１の誘電体セ
ラミック層はチタン酸バリウムを主成分とし、第２の誘
電体セラミック層はチタン酸ストロンチウムを主成分と
する請求項１に記載の積層セラミックコンデンサであ
り、沿面放電開始電圧の高いものである。According to a second aspect of the present invention, the first dielectric ceramic layer contains barium titanate as a main component, and the second dielectric ceramic layer contains strontium titanate as a main component. A multilayer ceramic capacitor having a high creeping discharge starting voltage.
【０００９】請求項３に記載の発明は、第１の誘電体セ
ラミック層はチタン酸バリウムを主成分とし、第２の誘
電体セラミック層はチタン酸カルシウムを主成分とする
請求項１に記載の積層セラミックコンデンサであり、沿
面放電開始電圧の高いものである。According to a third aspect of the present invention, the first dielectric ceramic layer contains barium titanate as a main component, and the second dielectric ceramic layer contains calcium titanate as a main component. A multilayer ceramic capacitor having a high creeping discharge starting voltage.
【００１０】請求項４に記載の発明は、支持体上に第１
の誘電体セラミック材料と第２の誘電体セラミック材料
とがストライプ状になったセラミックシートを作製する
第１工程と、次に前記第１の誘電体セラミック材料上に
内部電極層を形成する第２工程と、次いでこの内部電極
層上に前記セラミックシートを積層する第３工程と、そ
の後前記第２工程と前記第３工程とを繰返して積層体ブ
ロックを作製する第４工程と、次にこの積層体ブロック
を所望の形状の積層体に切断する第５工程と、次いで前
記積層体の両端面に外部電極を形成する第６工程とを備
え、前記第２の誘電体セラミック材料は前記第１の誘電
体セラミック材料よりも低い誘電率を有するものである
積層セラミックコンデンサの製造方法であり、上、下面
及び側面の沿面放電開始電圧の高い積層セラミックコン
デンサを得ることができる。According to a fourth aspect of the present invention, the first support is provided on a support.
A first step of preparing a ceramic sheet in which a dielectric ceramic material and a second dielectric ceramic material are striped, and a second step of forming an internal electrode layer on the first dielectric ceramic material. A third step of laminating the ceramic sheet on the internal electrode layer; a fourth step of repeating the second step and the third step to form a laminate block; A fifth step of cutting the body block into a laminate of a desired shape, and a sixth step of forming external electrodes on both end surfaces of the laminate, and wherein the second dielectric ceramic material comprises the first dielectric ceramic material. A method of manufacturing a multilayer ceramic capacitor having a dielectric constant lower than that of a dielectric ceramic material, and obtaining a multilayer ceramic capacitor having a high creeping discharge starting voltage on upper, lower, and side surfaces. It can be.
【００１１】請求項５に記載の発明は、第２の誘電体セ
ラミック層間に第１の誘電体セラミック層と内部電極層
とが交互に積層された積層体を作製する第１工程と、次
に前記積層体の側面に第２の誘電体セラミック層を形成
する第２工程と、次いで前記積層体の両端面に外部電極
を作製する第３工程とを備え、前記第２の誘電体セラミ
ック層は前記第１の誘電体セラミック層よりも低い誘電
率を有する積層セラミックコンデンサの製造方法であ
り、上、下面及び側面の沿面放電開始電圧の高い積層セ
ラミックコンデンサを得ることができる。According to a fifth aspect of the present invention, there is provided a first step of fabricating a laminate in which first dielectric ceramic layers and internal electrode layers are alternately laminated between second dielectric ceramic layers, and A second step of forming a second dielectric ceramic layer on a side surface of the multilayer body; and a third step of forming external electrodes on both end faces of the multilayer body. This is a method for manufacturing a multilayer ceramic capacitor having a dielectric constant lower than that of the first dielectric ceramic layer, and a multilayer ceramic capacitor having high creeping discharge starting voltages on the upper, lower, and side surfaces can be obtained.
【００１２】以下本発明の実施の形態について図面を参
照しながら説明する。Hereinafter, embodiments of the present invention will be described with reference to the drawings.
【００１３】（実施の形態１）以下、本発明の実施の形
態１における積層セラミックコンデンサについて、図１
〜図５を用いて説明する。Embodiment 1 Hereinafter, a multilayer ceramic capacitor according to Embodiment 1 of the present invention will be described with reference to FIG.
This will be described with reference to FIG.
【００１４】図１、図２に本発明の実施の形態１におけ
る積層セラミックコンデンサの横方向及び縦方向の断面
図を示す。１は第１の誘電体セラミック層、２は内部電
極層、３は第２の誘電体セラミック層、４は外部電極で
ある。この積層セラミックコンデンサの製造方法につい
て図３〜図５を用いて説明する。図３〜図５において１
０は第１の誘電体セラミックペースト、１１は第２の誘
電体セラミックペースト、１２は内部電極ペースト、１
３はセラミックシートである。FIGS. 1 and 2 are cross-sectional views in the horizontal and vertical directions of the multilayer ceramic capacitor according to the first embodiment of the present invention. 1 is a first dielectric ceramic layer, 2 is an internal electrode layer, 3 is a second dielectric ceramic layer, and 4 is an external electrode. A method for manufacturing the multilayer ceramic capacitor will be described with reference to FIGS. 3 to FIG.
0 is the first dielectric ceramic paste, 11 is the second dielectric ceramic paste, 12 is the internal electrode paste, 1
3 is a ceramic sheet.
【００１５】まず、キャリアフィルム上にチタン酸バリ
ウムを主成分とした第１の誘電体セラミックペースト１
０をスクリーン印刷により、ストライプ状に形成し、次
に、第１の誘電体セラミックペースト１０を印刷しなか
った部分にチタン酸ストロンチウムを主成分とした第２
の誘電体セラミックペースト１１をスクリーン印刷によ
りストライプ状に形成し、図３に示すようなセラミック
シート１３を構成した。次に図３のセラミックシート１
３上に図４に示すように内部電極ペースト１２をスクリ
ーン印刷により所定の形状に形成した。次に図５に示す
ような位置関係を持って図４に示す複数の内部電極ペー
スト１２を印刷したセラミックシート１３を積層した。
このように積層したセラミックシート１３の上側及び下
側に必要に応じて内部電極ペースト１２を印刷していな
いチタン酸ストロンチウムを主成分とした第２の誘電体
セラミックペースト１１で作製したセラミックシートを
所定枚数積層した。積層したセラミックシートはプレス
してお互いに圧着し、積層体を構成した。次に切断し、
焼成を行い、その後、内部電極層２の露出した端面に外
部電極４を塗布、焼き付けし、Ｎｉメッキ、Ｓｎ−Ｐｂ
メッキを行い、積層セラミックコンデンサとした。First, a first dielectric ceramic paste 1 containing barium titanate as a main component was formed on a carrier film.
No. 0 is formed in a stripe shape by screen printing, and a second dielectric material containing strontium titanate as a main component is formed in a portion where the first dielectric ceramic paste 10 is not printed.
The dielectric ceramic paste 11 was formed into a stripe shape by screen printing to form a ceramic sheet 13 as shown in FIG. Next, the ceramic sheet 1 shown in FIG.
4, an internal electrode paste 12 was formed in a predetermined shape by screen printing. Next, ceramic sheets 13 on which a plurality of internal electrode pastes 12 shown in FIG. 4 were printed in a positional relationship as shown in FIG. 5 were laminated.
A ceramic sheet made of the second dielectric ceramic paste 11 containing strontium titanate as a main component, on which the internal electrode paste 12 is not printed as necessary, is formed on the upper and lower sides of the ceramic sheet 13 thus laminated. A number of sheets were laminated. The laminated ceramic sheets were pressed and pressed together to form a laminate. Then cut,
After firing, the external electrode 4 is applied to the exposed end face of the internal electrode layer 2 and baked, and Ni plating, Sn-Pb
Plating was performed to obtain a multilayer ceramic capacitor.
【００１６】得られた積層セラミックコンデンサは長手
方向寸法Ｌが３．２mm、幅方向寸法Ｗが１．６mm、厚み
方向寸法が１．１５mm、静電容量１００００ｐＦ、ｔａ
ｎδ０．９％、絶縁抵抗１×１０11Ωであった。なお、
チタン酸バリウムを主成分とした第１の誘電体セラミッ
ク層１の比誘電率は２７００、チタン酸ストロンチウム
を主成分とした第２の誘電体セラミック層３の比誘電率
は２４０であった。The obtained multilayer ceramic capacitor has a longitudinal dimension L of 3.2 mm, a width dimension W of 1.6 mm, a thickness dimension of 1.15 mm, a capacitance of 10,000 pF and ta.
n δ 0.9% and insulation resistance 1 × 10 11 Ω. In addition,
The relative dielectric constant of the first dielectric ceramic layer 1 mainly containing barium titanate was 2700, and the relative dielectric constant of the second dielectric ceramic layer 3 mainly containing strontium titanate was 240.
【００１７】この積層セラミックコンデンサについて沿
面放電開始電圧を測定した結果を（表１）に示す。Table 1 shows the results of measuring the creeping discharge starting voltage of this multilayer ceramic capacitor.
【００１８】[0018]
【表１】 [Table 1]
【００１９】なお、沿面放電開始電圧はＤＣ電圧を昇圧
させていき、沿面放電が発生した電圧を示し、試験数は
３０個で行った。The creeping discharge starting voltage was obtained by increasing the DC voltage to indicate a voltage at which the creeping discharge occurred. The number of tests was 30.
【００２０】（実施の形態２）以下、本発明の実施の形
態２における積層セラミックコンデンサについて、図１
〜図５を用いて説明する。Embodiment 2 Hereinafter, a multilayer ceramic capacitor according to Embodiment 2 of the present invention will be described with reference to FIG.
This will be described with reference to FIG.
【００２１】まず、キャリアフィルム上にチタン酸バリ
ウムを主成分とした第１の誘電体セラミックペースト１
０をストライプ状にスクリーン印刷により形成し、次
に、第１の誘電体セラミックペースト１０を印刷しなか
った部分にチタン酸カルシウムを主成分とした第２の誘
電体セラミックペースト１１をストライプ状にスクリー
ン印刷により形成し、図３に示すようなセラミックシー
ト１３を構成した。次に図３のセラミックシートの第１
の誘電体セラミックペースト１０上に内部電極ペースト
１２をスクリーン印刷により所望の形状に形成し、図４
に示すように内部電極ペースト１２を有するセラミック
シート１３を構成した。次に図５に示すような位置関係
を持って図４に示す複数の内部電極ペースト１２を有す
るセラミックシート１３を積層した。このように積層し
たセラミックシート１３の上側及び下側に必要に応じて
内部電極ペースト１２が形成されていないチタン酸カル
シウムを主成分とした第２の誘電体セラミックペースト
１１で作製したセラミックシートを所定枚数積層した。
積層したセラミックシートはプレスしてお互いに圧着
し、積層体を構成した。次に切断し、焼成を行い、その
後、内部電極層２の露出した積層体の両端面に外部電極
４を塗布、焼き付けし、Ｎｉメッキ、Ｓｎ−Ｐｂメッキ
を行い、積層セラミックコンデンサとした。First, a first dielectric ceramic paste 1 containing barium titanate as a main component was formed on a carrier film.
0 is formed in a stripe shape by screen printing, and then a second dielectric ceramic paste 11 containing calcium titanate as a main component is screened in a portion where the first dielectric ceramic paste 10 is not printed. A ceramic sheet 13 as shown in FIG. 3 was formed by printing. Next, the first of the ceramic sheets of FIG.
The internal electrode paste 12 is formed into a desired shape by screen printing on the dielectric ceramic paste 10 of FIG.
The ceramic sheet 13 having the internal electrode paste 12 was formed as shown in FIG. Next, ceramic sheets 13 having a plurality of internal electrode pastes 12 shown in FIG. 4 were laminated in a positional relationship as shown in FIG. A ceramic sheet made of the second dielectric ceramic paste 11 containing calcium titanate as a main component and having no internal electrode paste 12 formed on the upper and lower sides of the ceramic sheet 13 thus laminated is provided as required. A number of sheets were laminated.
The laminated ceramic sheets were pressed and pressed together to form a laminate. Next, cutting and baking were performed, and thereafter, external electrodes 4 were applied and baked on both end surfaces of the laminated body where the internal electrode layer 2 was exposed, and Ni plating and Sn-Pb plating were performed to obtain a multilayer ceramic capacitor.
【００２２】得られた積層セラミックコンデンサは長手
方向寸法Ｌが３．２mm、幅方向寸法Ｗが１．６mm、厚み
方向寸法が１．１５mm、静電容量１００００ｐＦ、ｔａ
ｎδ０．９％、絶縁抵抗１×１０11Ωであった。なお、
チタン酸バリウムを主成分とした第１の誘電体セラミッ
ク層１の比誘電率は２７００、チタン酸カルシウムを主
成分とした第２の誘電体セラミック層３の比誘電率は１
２０であった。The obtained multilayer ceramic capacitor has a longitudinal dimension L of 3.2 mm, a width dimension W of 1.6 mm, a thickness dimension of 1.15 mm, a capacitance of 10,000 pF and ta.
n δ 0.9% and insulation resistance 1 × 10 11 Ω. In addition,
The relative dielectric constant of the first dielectric ceramic layer 1 mainly containing barium titanate is 2700, and the specific dielectric constant of the second dielectric ceramic layer 3 mainly containing calcium titanate is 1
20.
【００２３】この積層セラミックコンデンサについて沿
面放電開始電圧を測定した結果を（表１）に示す。Table 1 shows the results of measuring the creeping discharge starting voltage of this multilayer ceramic capacitor.
【００２４】（実施の形態３）以下、本発明の実施の形
態３における積層セラミックコンデンサについて、図６
〜図１０を用いて説明する。Embodiment 3 Hereinafter, a multilayer ceramic capacitor according to Embodiment 3 of the present invention will be described with reference to FIG.
This will be described with reference to FIG.
【００２５】図６、図７は本発明の実施の形態３におけ
る積層セラミックコンデンサの縦方向及び横方向の断面
図であり、図１、図２と同要素については同番号を付し
て説明を省略する。この積層セラミックコンデンサの製
造方法について図８〜図１０を用いて説明する。図８〜
図１０において、２０は第１の誘電体セラミックシー
ト、２１は内部電極ペースト、２２はセラミックシー
ト、２３は第２の誘電体セラミックペーストである。FIGS. 6 and 7 are vertical and horizontal cross-sectional views of a multilayer ceramic capacitor according to Embodiment 3 of the present invention. The same elements as those in FIGS. 1 and 2 are denoted by the same reference numerals. Omitted. A method for manufacturing the multilayer ceramic capacitor will be described with reference to FIGS. Fig. 8-
In FIG. 10, reference numeral 20 denotes a first dielectric ceramic sheet, 21 denotes an internal electrode paste, 22 denotes a ceramic sheet, and 23 denotes a second dielectric ceramic paste.
【００２６】まず、チタン酸バリウムを主成分とした第
１の誘電体セラミックシート２０を形成し、その上にス
トライプ状に内部電極ペースト２１をスクリーン印刷で
所定の形状に形成し、図８に示すように内部電極ペース
ト２１を有するセラミックシート２２を構成した。次に
図９に示すような位置関係を持って、図８に示す複数の
内部電極ペースト２１を有するセラミックシート２２を
積層した。このように積層したセラミックシート２２の
上側及び下側にチタン酸カルシウムを主成分とした第２
の誘電体セラミックペースト２３で作製した第２の誘電
体セラミックシートを図９に示すように所定枚数積層し
た。積層したセラミックシートはプレスしてお互いに圧
着し、切断を行い、積層体を構成した。積層体の側面に
チタン酸カルシウムを主成分とした第２の誘電体セラミ
ックペースト２３を塗布、乾燥した後、焼成を行い、そ
の後、積層体の内部電極層２の露出した両端面に外部電
極４を塗布、焼き付けし、Ｎｉメッキ、Ｓｎ−Ｐｂメッ
キを行い、積層セラミックコンデンサとした。First, a first dielectric ceramic sheet 20 containing barium titanate as a main component is formed, and an internal electrode paste 21 is formed on the first dielectric ceramic sheet 20 by screen printing in a predetermined shape, as shown in FIG. Thus, the ceramic sheet 22 having the internal electrode paste 21 was formed. Next, a ceramic sheet 22 having a plurality of internal electrode pastes 21 shown in FIG. 8 was laminated in a positional relationship as shown in FIG. On the upper and lower sides of the ceramic sheet 22 laminated in this manner, a second layer mainly composed of calcium titanate is formed.
A predetermined number of second dielectric ceramic sheets made of the dielectric ceramic paste 23 were laminated as shown in FIG. The laminated ceramic sheets were pressed, pressed together, and cut to form a laminate. A second dielectric ceramic paste 23 containing calcium titanate as a main component is applied to the side surface of the laminate, dried, and fired. Then, external electrodes 4 are applied to both exposed end surfaces of the internal electrode layer 2 of the laminate. Was applied and baked, and Ni plating and Sn-Pb plating were performed to obtain a multilayer ceramic capacitor.
【００２７】得られた積層セラミックコンデンサは長手
方向寸法Ｌが３．２mm、幅方向寸法Ｗが１．６mm、厚み
方向寸法が１．１５mm、静電容量１００００ｐＦ、ｔａ
ｎδ０．９％、絶縁抵抗１×１０11Ωであった。The obtained multilayer ceramic capacitor has a longitudinal dimension L of 3.2 mm, a width dimension W of 1.6 mm, a thickness dimension of 1.15 mm, a capacitance of 10,000 pF, ta
n δ 0.9% and insulation resistance 1 × 10 11 Ω.
【００２８】この積層セラミックコンデンサについて沿
面放電開始電圧を測定した結果を（表１）に示す。Table 1 shows the results of measuring the creeping discharge starting voltage of this multilayer ceramic capacitor.
【００２９】（比較例１）まず、チタン酸バリウムを主
成分とした誘電体セラミックシートを形成し、その上に
長方形状に内部電極をスクリーン印刷で形成し、これを
複数層積み重ね、このように積層したグリーンシートの
上側及び下側にチタン酸バリウムを主成分とした誘電体
セラミックシートを所定枚数積層した。積層したグリー
ンシートはプレスしてお互いに圧着し、切断を行い、積
層体を構成し、焼成を行い、その後、外部電極を塗布、
焼き付けし、Ｎｉメッキ、Ｓｎ−Ｐｂメッキを行い、積
層セラミックコンデンサとした。(Comparative Example 1) First, a dielectric ceramic sheet containing barium titanate as a main component was formed, and internal electrodes were formed in a rectangular shape on the dielectric ceramic sheet by screen printing. A predetermined number of dielectric ceramic sheets mainly composed of barium titanate were laminated on the upper and lower sides of the laminated green sheets. The laminated green sheets are pressed and pressed against each other, cut and cut, a laminated body is formed, firing is performed, and then external electrodes are applied.
After baking, Ni plating and Sn-Pb plating were performed to obtain a multilayer ceramic capacitor.
【００３０】得られた積層セラミックコンデンサは長手
方向寸法Ｌが３．２mm、幅方向寸法Ｗが１．６mm、厚み
方向寸法が１．１５mm、静電容量１００００ｐＦ、ｔａ
ｎδ０．９％、絶縁抵抗１×１０11Ωであった。The obtained multilayer ceramic capacitor has a longitudinal dimension L of 3.2 mm, a width dimension W of 1.6 mm, a thickness dimension of 1.15 mm, a capacitance of 10,000 pF, ta
n δ 0.9% and insulation resistance 1 × 10 11 Ω.
【００３１】この積層セラミックコンデンサについて沿
面放電開始電圧を測定した結果を（表１）に示す。Table 1 shows the results of measuring the creeping discharge starting voltage of this multilayer ceramic capacitor.
【００３２】（比較例２）まず、チタン酸バリウムを主
成分とした誘電体セラミックシートを形成し、その上に
長方形状に内部電極をスクリーン印刷で形成し、これを
複数層積み重ね、このように積層したグリーンシートの
上側及び下側にチタン酸ストロンチウムを主成分とした
誘電体セラミックシートを所定枚数積層した。積層した
グリーンシートはプレスしてお互いに圧着し、切断を行
い、積層体を構成し、焼成を行い、その後、外部電極を
塗布、焼き付けし、Ｎｉメッキ、Ｓｎ−Ｐｂメッキを行
い、積層セラミックコンデンサとした。(Comparative Example 2) First, a dielectric ceramic sheet containing barium titanate as a main component was formed, and internal electrodes were formed in a rectangular shape on the dielectric ceramic sheet by screen printing. A predetermined number of dielectric ceramic sheets containing strontium titanate as a main component were laminated on the upper and lower sides of the laminated green sheets. The laminated green sheets are pressed and pressed against each other, cut and cut to form a laminated body, fired, and then external electrodes are applied and baked, and Ni plating and Sn-Pb plating are performed to obtain a laminated ceramic capacitor. And
【００３３】得られた積層セラミックコンデンサは長手
方向寸法Ｌが３．２mm、幅方向寸法Ｗが１．６mm、厚み
方向寸法が１．１５mm、静電容量１００００ｐＦ、ｔａ
ｎδ０．９％、絶縁抵抗１×１０11Ωであった。The obtained multilayer ceramic capacitor has a longitudinal dimension L of 3.2 mm, a width dimension W of 1.6 mm, a thickness dimension of 1.15 mm, a capacitance of 10,000 pF, ta
n δ 0.9% and insulation resistance 1 × 10 11 Ω.
【００３４】この積層セラミックコンデンサについて沿
面放電開始電圧を測定した結果を（表１）に示す。Table 1 shows the results of measuring the creeping discharge starting voltage of this multilayer ceramic capacitor.
【００３５】この（表１）から明らかなように、本発明
の積層セラミックコンデンサは従来と比較すると沿面放
電開始電圧の非常に高いものである。As is apparent from Table 1, the multilayer ceramic capacitor of the present invention has a very high creeping discharge starting voltage as compared with the prior art.
【００３６】[0036]
【発明の効果】以上のように本発明によれば、積層セラ
ミックコンデンサの上面、下面及び側面において、誘電
体セラミック層の表面の電界集中が緩和されるため、沿
面放電開始電圧を向上させることができる。As described above, according to the present invention, the electric field concentration on the surface of the dielectric ceramic layer is reduced on the upper surface, the lower surface, and the side surface of the multilayer ceramic capacitor. it can.
【図１】本発明の実施の形態１，２における積層セラミ
ックコンデンサの横方向の断面図FIG. 1 is a lateral cross-sectional view of a multilayer ceramic capacitor according to first and second embodiments of the present invention.
【図２】本発明の実施の形態１，２における積層セラミ
ックコンデンサの縦方向の断面図FIG. 2 is a longitudinal sectional view of the multilayer ceramic capacitor according to the first and second embodiments of the present invention.
【図３】本発明の実施の形態１，２における積層セラミ
ックコンデンサを作製する過程においてグリーンシート
を作製した状態の平面図FIG. 3 is a plan view showing a state in which a green sheet is manufactured in a process of manufacturing the multilayer ceramic capacitor according to the first and second embodiments of the present invention.
【図４】本発明の実施の形態１，２における積層セラミ
ックコンデンサを作製する過程においてグリーンシート
上に内部電極を形成した状態の平面図FIG. 4 is a plan view showing a state in which an internal electrode is formed on a green sheet in the process of manufacturing the multilayer ceramic capacitor according to Embodiments 1 and 2 of the present invention.
【図５】本発明の実施の形態１，２における積層セラミ
ックコンデンサを作製する過程での積層状態を示す説明
図FIG. 5 is an explanatory diagram showing a laminated state in a process of manufacturing the multilayer ceramic capacitor according to the first and second embodiments of the present invention.
【図６】本発明の実施の形態３における積層セラミック
コンデンサの縦方向の断面図FIG. 6 is a longitudinal sectional view of a multilayer ceramic capacitor according to a third embodiment of the present invention.
【図７】本発明の実施の形態３における積層セラミック
コンデンサの横方向の断面図FIG. 7 is a lateral cross-sectional view of the multilayer ceramic capacitor according to the third embodiment of the present invention.
【図８】本発明の実施の形態３における積層セラミック
コンデンサを作製する過程においてグリーンシート上に
内部電極を形成した状態の一部拡大平面図FIG. 8 is a partially enlarged plan view showing a state in which an internal electrode is formed on a green sheet in a process of manufacturing a multilayer ceramic capacitor according to Embodiment 3 of the present invention.
【図９】本発明の実施の形態３における積層セラミック
コンデンサを作製する過程での積層体の縦方向の断面図FIG. 9 is a vertical cross-sectional view of a multilayer body in a process of manufacturing the multilayer ceramic capacitor according to Embodiment 3 of the present invention.
【図１０】本発明の実施の形態３における積層セラミッ
クコンデンサを作製する過程での積層体の横方向の断面
図FIG. 10 is a lateral cross-sectional view of the multilayer body in the process of manufacturing the multilayer ceramic capacitor according to the third embodiment of the present invention.
１ 第１の誘電体セラミック層 ２ 内部電極層 ３ 第２の誘電体セラミック層 ４ 外部電極 １０ 第１の誘電体セラミックペースト １１ 第２の誘電体セラミックペースト １２ 内部電極ペースト １３ セラミックシート ２０ 第１の誘電体セラミックシート ２１ 内部電極ペースト ２２ セラミックシート ２３ 第２の誘電体セラミックペースト Reference Signs List 1 first dielectric ceramic layer 2 internal electrode layer 3 second dielectric ceramic layer 4 external electrode 10 first dielectric ceramic paste 11 second dielectric ceramic paste 12 internal electrode paste 13 ceramic sheet 20 first Dielectric ceramic sheet 21 Internal electrode paste 22 Ceramic sheet 23 Second dielectric ceramic paste
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5E082 AB03 BC35 EE04 EE35 FF13 FG26 GG10 GG26 GG28 JJ03 JJ23 LL01 PP01 5G303 AA01 AB20 BA01 BA06 CA01 CB03 CB06 CB32 CB35 ──────────────────────────────────────────────────続 き Continued on the front page F term (reference) 5E082 AB03 BC35 EE04 EE35 FF13 FG26 GG10 GG26 GG28 JJ03 JJ23 LL01 PP01 5G303 AA01 AB20 BA01 BA06 CA01 CB03 CB06 CB32 CB35
Claims (5)
の内部電極層とを交互に積層した積層体と、この積層体
の上、下面及び側面に設けた第２の誘電体セラミック層
と、前記積層体の両端面に設けた外部電極とを備え、前
記第２の誘電体セラミック層は前記第１の誘電体セラミ
ック層よりも低い誘電率を有する積層セラミックコンデ
ンサ。1. A laminate in which a plurality of first dielectric ceramic layers and a plurality of internal electrode layers are alternately laminated, and second dielectric ceramic layers provided on the upper, lower, and side surfaces of the laminate. And external electrodes provided on both end surfaces of the multilayer body, wherein the second dielectric ceramic layer has a lower dielectric constant than the first dielectric ceramic layer.
リウムを主成分とし、第２の誘電体セラミック層はチタ
ン酸ストロンチウムを主成分とする請求項１に記載の積
層セラミックコンデンサ。2. The multilayer ceramic capacitor according to claim 1, wherein the first dielectric ceramic layer has barium titanate as a main component, and the second dielectric ceramic layer has strontium titanate as a main component.
リウムを主成分とし、第２の誘電体セラミック層はチタ
ン酸カルシウムを主成分とする請求項１に記載の積層セ
ラミックコンデンサ。3. The multilayer ceramic capacitor according to claim 1, wherein the first dielectric ceramic layer contains barium titanate as a main component, and the second dielectric ceramic layer contains calcium titanate as a main component.
と第２の誘電体セラミック材料とがストライプ状になっ
たセラミックシートを作製する第１工程と、次に前記第
１の誘電体セラミック材料上に内部電極層を形成する第
２工程と、次いでこの内部電極層上に前記セラミックシ
ートを積層する第３工程と、その後前記第２工程と前記
第３工程とを繰返して積層体ブロックを作製する第４工
程と、次にこの積層体ブロックを所望の形状の積層体に
切断する第５工程と、次いで前記積層体の両端面に外部
電極を形成する第６工程とを備え、前記第２の誘電体セ
ラミック材料は前記第１の誘電体セラミック材料よりも
低い誘電率を有するものである積層セラミックコンデン
サの製造方法。4. A first step of forming a ceramic sheet in which a first dielectric ceramic material and a second dielectric ceramic material are striped on a support, and then the first dielectric ceramic A second step of forming an internal electrode layer on the material, a third step of laminating the ceramic sheet on the internal electrode layer, and then repeating the second step and the third step to form a laminate block A fourth step of manufacturing, a fifth step of cutting the laminate block into a laminate of a desired shape, and a sixth step of forming external electrodes on both end surfaces of the laminate, and 2. The method of manufacturing a multilayer ceramic capacitor, wherein the dielectric ceramic material has a lower dielectric constant than the first dielectric ceramic material.
電体セラミック層と内部電極層とが交互に積層された積
層体を作製する第１工程と、次に前記積層体の側面に第
２の誘電体セラミック層を形成する第２工程と、次いで
前記積層体の両端面に外部電極を作製する第３工程とを
備え、前記第２の誘電体セラミック層は前記第１の誘電
体セラミック層よりも低い誘電率を有する積層セラミッ
クコンデンサの製造方法。5. A first step of producing a laminate in which first dielectric ceramic layers and internal electrode layers are alternately laminated between second dielectric ceramic layers, and then a step of forming a laminate on a side surface of the laminate. A second step of forming a second dielectric ceramic layer, and a third step of subsequently forming external electrodes on both end faces of the laminate, wherein the second dielectric ceramic layer is formed of the first dielectric ceramic layer. A method for manufacturing a multilayer ceramic capacitor having a lower dielectric constant than a layer.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000021633A JP2001217144A (en) | 2000-01-31 | 2000-01-31 | Laminated ceramic capacitor and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000021633A JP2001217144A (en) | 2000-01-31 | 2000-01-31 | Laminated ceramic capacitor and method of manufacturing the same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001217144A true JP2001217144A (en) | 2001-08-10 |
Family
ID=18548017
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000021633A Pending JP2001217144A (en) | 2000-01-31 | 2000-01-31 | Laminated ceramic capacitor and method of manufacturing the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001217144A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015019045A (en) * | 2013-07-15 | 2015-01-29 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | Array type multilayer ceramic electronic component and mounting substrate thereof |
| KR20150035909A (en) * | 2013-07-15 | 2015-04-07 | 삼성전기주식회사 | Array-type multi-layered ceramic electronic component and board for mounting the same |
-
2000
- 2000-01-31 JP JP2000021633A patent/JP2001217144A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015019045A (en) * | 2013-07-15 | 2015-01-29 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | Array type multilayer ceramic electronic component and mounting substrate thereof |
| KR20150035909A (en) * | 2013-07-15 | 2015-04-07 | 삼성전기주식회사 | Array-type multi-layered ceramic electronic component and board for mounting the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10535467B2 (en) | Multi-layer ceramic electronic component having side face external electrode and method of producing the same | |
| JP2012191164A (en) | Multilayer ceramic capacitor and manufacturing method for the same | |
| US7828033B2 (en) | Method of manufacturing multilayer capacitor and multilayer capacitor | |
| JP2000195754A (en) | Laminated ceramic chip capacitor array and its manufacture | |
| JP2002353068A (en) | Stacked capacitor and manufacturing method therefor | |
| JP2001217144A (en) | Laminated ceramic capacitor and method of manufacturing the same | |
| JP2006128283A (en) | Laminated ceramic capacitor | |
| JP2005327999A (en) | Laminated ceramic capacitor | |
| JPH10223470A (en) | Multilayer ceramic capacitor | |
| JP2004014668A (en) | Manufacturing method of laminated ceramic electronic part | |
| JP2998538B2 (en) | Multilayer ceramic capacitor and method of manufacturing the same | |
| JP3089956B2 (en) | Multilayer ceramic capacitors | |
| JP2004111608A (en) | Laminated ceramic capacitor and method of manufacturing the same | |
| JPH0935986A (en) | Ceramic laminated electronic component and its manufacture | |
| JP2004095687A (en) | Laminated ceramic capacitor and its manufacturing method | |
| JP2001185440A (en) | Laminated ceramic capacitor | |
| KR20140088804A (en) | Fabricating method for multi layer ceramic electronic device and multi layer ceramic electronic device using thereof | |
| JP2002118028A (en) | Laminated ceramic capacitor | |
| JPH10208971A (en) | Laminate ceramic capacitor | |
| JP3114523B2 (en) | Multilayer ceramic capacitors | |
| JP4450176B2 (en) | Dielectric paste for level difference elimination constituting laminated electronic parts and margins | |
| JP2003258332A (en) | Manufacturing method for ceramic laminate | |
| JP3334464B2 (en) | Multilayer ceramic capacitors | |
| JPH10199749A (en) | Method for manufacturing multilayer ceramic electronic part | |
| JPH0945573A (en) | Multilayer ceramic capacitor |