JP2001203247A - 重ね合わせ精度の測定制御装置および測定制御方法 - Google Patents

重ね合わせ精度の測定制御装置および測定制御方法

Info

Publication number
JP2001203247A
JP2001203247A JP2000010861A JP2000010861A JP2001203247A JP 2001203247 A JP2001203247 A JP 2001203247A JP 2000010861 A JP2000010861 A JP 2000010861A JP 2000010861 A JP2000010861 A JP 2000010861A JP 2001203247 A JP2001203247 A JP 2001203247A
Authority
JP
Japan
Prior art keywords
manufacturing process
lot
stable
determining
overlay accuracy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2000010861A
Other languages
English (en)
Inventor
Yoshikatsu Tomimatsu
喜克 富松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2000010861A priority Critical patent/JP2001203247A/ja
Publication of JP2001203247A publication Critical patent/JP2001203247A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】 【課題】 本発明は半導体製造プロセスにおいて重ね合
わせ精度の手法を制御する測定制御装置に関し、半導体
デバイスの品質を保証しつつ、重ね合わせ精度の検査効
率を高めることを目的とする。 【解決手段】 ロット単位で製造される半導体デバイス
の任意の層と、その上に形成されるレジストパターンと
の重ね合わせ精度を測定する。製造プロセスの安定時
に、そのプロセスの状態を表す特性値を検出し、その検
出値をホストデータとして記録する(ステップ11
2)。通常ロットの露光処理の際に、その段階で得られ
る特性値とホストデータとを比較する(ステップ11
4)。規格が満たされていれば抜き取り数を2枚として
重ね合わせ精度を検査する(ステップ116)。規格が
満たされていない場合は抜き取り数を3枚として重ね合
わせ精度を検査する(ステップ118)。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、重ね合わせ精度の
測定制御装置および測定制御方法に係り、特に、半導体
製造プロセスにおいて効率的に重ね合わせ精度を測定す
るうえで好適な測定制御装置および測定制御方法に関す
る。
【0002】
【従来の技術】近年、半導体デバイスの写真製版工程に
は、半導体デバイスの集積度の向上に伴って、ナノオー
ダーの重ね合わせ精度が要求されている。また、半導体
ウェハの生産性を確保する観点より、重ね合わせ精度の
検査工程の効率化も同時に要求されている。
【0003】写真製版の重ね合わせ精度は、ロットに含
まれる全ての半導体ウェハを精度測定の対象とする全数
検査、或いはロットから抜き出された数枚のウェハだけ
を精度測定の対象とする抜き取り検査により行うことが
できる。通常は、検査の効率化の要請により、抜き取り
検査が採用されている。
【0004】図6は、抜き取り検査による従来の精度測
定の手法を説明するための図を示す。図6において、符
号10は、同一工程で処理された複数(例えば24枚)
の半導体ウェハを含むロットを示す。それらの半導体ウ
ェハは、第nレイヤー上にフォトレジストがパターニン
グされるまで(フォトレジストが現像されるまで)加工
されている。
【0005】図6に示す従来の検査方法では、ロット1
0から3枚の半導体ウェハ12が抜き取られる。半導体
ウェハ12のフォトレジストは、所定の1ショット領域
毎に露光された後に現像処理に付される。図6におい
て、符号14は、その露光単位である1ショット領域を
示す。
【0006】図6に示す従来の検査方法では、半導体ウ
ェハ12上の所定の位置に配置される9つの1ショット
領域(*を付して表す領域)が重ね合わせ精度の測定対
象とされる。個々の1ショット領域nについては、その
4角のポイントが重ね合わせ精度の測定点と定められて
いる。従って、図6に示す従来の検査方法では、1枚の
半導体ウェハ12について36の測定点で重ね合わせ精
度が測定される。より具体的には、36の測定点で、下
層レイヤー(第nレイヤー)のパターンと、その上に形
成されたフォトレジストのパターンとの重ね合わせ誤差
が測定される。
【0007】従来の検査方法では、ロット内のばらつき
を考慮して、抜き取られた3枚の半導体ウェハ12の全
ての測定点(36×3点)における重ね合わせ誤差を基
礎として、(平均値Av)+3(標準偏差S)を求め
る。そして、そのAv+3Sが所定の規格値に収まって
いるか否かに応じて、ロットに含まれる全ての半導体ウ
ェハが規格を満たすか否かを判断する。
【0008】図7は、抜き取り検査で測定し得る重ね合
わせ精度と、全数検査で測定し得る重ね合わせ精度との
差を、抜き取り検査の抜き取り数をパラメータとして表
した図を示す。以下、図7に示す各要素の意味を具体的
に説明する。図7において、A−i、B−i(i=2〜
5)などにおける“A”、“B”、“C”および“D”
は、半導体製造ラインより任意に抜き取ったロットの種
類を示す。すなわち、図7に示す結果は、製造ラインか
ら任意に抜き取った4つのロットに関する結果である。
また、A−i、B−i(i=2〜5)などにおける
“i”は、個々のロットを対象とする抜き取り検査を行
う際にサンプルとして抜き取るウェハの数を示す。
【0009】図7において、例えばA−5に関する結果
は、以下の手順により求められたものである。 Aロットに含まれる全ての半導体ウェハを対象とし
て、かつ、それらの半導体ウェハに含まれる全ての1シ
ョット領域を対象として重ね合わせ誤差を測定し、それ
らの測定結果を基礎としてAv+3Sを求める。以下、
その値を「全数検査値」と称す。 Aロットから抜き取った5枚の半導体ウェハを対象と
して、従来の手法で、すなわち、ウェハ毎に36の測定
点を設定する手法で抜き取り検査を行い、その測定結果
を基礎としてAv+3Sを求める。以下、その値を「A
−5抜き取り検査値」と称す。 全数検査値とA−5抜き取り検査値とを比較し、両者
の差が5nm以上であるか否かを判定する。 抜き取った5枚のウェハをAロットに戻し、再び上記
およびの処理を行う。 上記の処理を200回繰り返し、両者の差が5nm以上
となった回数を計数する。このようにして計数された回
数が、図7に示すA−5に関する結果である。
【0010】A−i(i=2〜4)に関する結果や、B
−i、C−i、D=i(i=2〜5)に関する結果も、
A−5に関する結果と同様の手順で求めらたものであ
る。これらの結果は、通常の管理状態であれば、抜き取
り枚数が5枚〜2枚の何れであっても、Av+3Sに大
きな変化は生じないことを表している。
【0011】
【発明が解決しようとする課題】現存する装置を用いつ
つ検査効率を高めるためには、抜き取り検査における抜
き取り枚数を減らすことが有効である。この点、従来は
3枚に設定されていた抜き取り枚数を2枚とすること
は、検査精度を保ちつつ検査効率を高めるうえで有効な
手段である。
【0012】しかしながら、抜き取り検査における抜き
取り枚数の減少には、計測誤差の増大という危険が伴
う。このため、抜き取り枚数を安易に減少させると、通
常の管理状態が確保されていないような場合に、半導体
デバイスの重ね合わせ精度が規格から外れる事態が生じ
得る。
【0013】本発明は、上記のような課題を解決するた
めになされたもので、半導体デバイスの品質を保証しつ
つ、高い効率で重ね合わせ精度を検査することのできる
測定制御装置を提供することを第1の目的とする。ま
た、本発明は、半導体デバイスの品質を保証しつつ、高
い効率で重ね合わせ精度を検査することのできる測定制
御方法を提供することを第2の目的とする。
【0014】
【課題を解決するための手段】請求項1記載の発明は、
ロット単位で製造される半導体デバイスの任意の層と、
その上に形成されるレジストパターンとの重ね合わせ精
度を測定する手法を制御する測定制御装置であって、半
導体デバイスの製造プロセスの安定性を判定する手段
と、前記製造プロセスの安定性に基づいて、重ね合わせ
精度の測定対象として単一ロットから抜き取られるり半
導体ウェハの枚数を決定する手段と、を供えることを特
徴とするものである。
【0015】請求項2記載の発明は、請求項1記載の重
ね合わせ精度の測定制御装置であって、前記製造プロセ
スの安定性を判定する手段は、前記レジストパターンを
露光する露光装置の状態をモニタする手段を含むことを
特徴とするものである。
【0016】請求項3記載の発明は、請求項1または2
記載の重ね合わせ精度の測定制御装置であって、前記製
造プロセスの安定性を判定する手段は、製造プロセスの
安定時において、その製造プロセスの安定状態を表す特
性値を検出し、その特性値を基準データとして記録する
手段と、個々のロットが処理される際に前記特性値を検
出し、かつ、その特性値を前記基準データと比較する手
段と、その比較に結果に基づいて製造プロセスが安定し
ているか否かを判定する手段と、を含むことを特徴とす
るものである。
【0017】請求項4記載の発明は、請求項1乃至3の
何れか1項記載の重ね合わせ精度の測定制御装置であっ
て、半導体ウェハの抜き取り枚数を決定する前記手段
は、製造プロセスが安定していると判定される場合に前
記抜き取り枚数を2枚とし、製造プロセスが安定してい
ないと判定される場合に前記抜き取り枚数を3枚とする
手段を含むことを特徴とするものである。
【0018】請求項5記載の発明は、ロット単位で製造
される半導体デバイスの任意の層と、その上に形成され
るレジストパターンとの重ね合わせ精度を測定する手法
を制御する測定制御方法であって、半導体デバイスの製
造プロセスの安定性を判定するステップと、前記製造プ
ロセスの安定性に基づいて、重ね合わせ精度の測定対象
として単一ロットから抜き取られるり半導体ウェハの枚
数を決定するステップと、を含むことを特徴とするもの
である。
【0019】請求項6記載の発明は、請求項5記載の重
ね合わせ精度の測定制御方法であって、前記製造プロセ
スの安定性を判定するステップは、前記レジストパター
ンを露光する露光装置の状態をモニタするステップを含
むことを特徴とするものである。
【0020】請求項7記載の発明は、請求項5または6
記載の重ね合わせ精度の測定制御方法であって、前記製
造プロセスの安定性を判定するステップは、製造プロセ
スの安定時において、その製造プロセスの安定状態を表
す特性値を検出し、かつ、検出された特性値を基準デー
タとして記録するステップと、個々のロットが処理され
る際に、前記特性値を検出し、かつ、検出された特性値
を前記基準データと比較するステップと、その比較に結
果に基づいて製造プロセスが安定しているか否かを判定
するステップと、を含むことを特徴とするものである。
【0021】請求項8記載の発明は、請求項5乃至7の
何れか1項記載の重ね合わせ精度の測定制御方法であっ
て、半導体ウェハの抜き取り枚数を決定する前記ステッ
プは、製造プロセスが安定していると判定される場合に
前記抜き取り枚数を2枚とするステップと、製造プロセ
スが安定していないと判定される場合に前記抜き取り枚
数を3枚とするステップと、を含むことを特徴とするも
のである。
【0022】
【発明の実施の形態】以下、図面を参照してこの発明の
実施の形態について説明する。尚、各図において共通す
る要素には、同一の符号を付して重複する説明を省略す
る。
【0023】実施の形態1.図1は、本発明の実施の形
態1の半導体デバイス製造システムのブロック図を示
す。本実施形態のシステムは、ホストコンピュータ20
を供えている。ホストコンピュータ20には、露光装置
22、現像装置24、およびウェハ計測装置26が接続
されている。また、露光装置22およびウェハ計測装置
26には、本実施形態のシステムの要部である制御ユニ
ット28が接続されている。
【0024】ホストコンピュータ20は、半導体デバイ
スの製造工程を統括的に制御するためのコンピュータで
あり、製造システムに含まれる個々の製造装置に対し
て、個々のロットに応じた処理工程順序や処理条件プロ
グラムを提供する機能を有している。露光装置22は、
写真製版用マスクを介して半導体ウェハの局所領域、す
なわち、1ショット領域を順次露光するいわゆるステッ
パーなどで構成されている。露光装置22には、半導体
ウェハ上に予め形成されているアライメントマークを検
知して写真製版用マスクを半導体ウェハに精度良く重ね
合わせるためのアライメント調整機構をが設けられてい
る。
【0025】現像装置24は、露光装置22によって露
光されたフォトレジストを現像するための装置である。
現像装置24による現像が行われることにより、半導体
ウェハ上でフォトレジストが所望の形状にパターニング
される。ウェハ計測装置26は、半導体ウェハ上に所定
の測定点において、半導体ウェハ上の下層パターンと、
その上にパターニングされたレジストパターンとの重ね
合わせ誤差を検出する装置である。
【0026】制御ユニット28は、ホストコンピュータ
20に記録されている各種のデータや、露光装置22で
用いられる各種のパラメータ、或いはウェハ計測装置2
6で検出される重ね合わせ誤差の大きさなどを取得する
ことができる。制御ユニット28では、それらのデータ
に基づいて、重ね合わせ精度の測定を効率良く行うため
の処理が行われる。尚、図1では、便宜上制御ユニット
28を独立したブロックで表しているが、制御ユニット
28は、ホストコンピュータ20やウェハ計測装置26
に組み込んでもよい。
【0027】図2は、図1に示す製造システムを用いて
半導体デバイスを製造する際に実行される基本的な処理
の流れを説明するためのフローチャートを示す。図2に
示すルーチンは、半導体デバイスの製造プロセスにおい
て、例えば第nレイヤーの加工が終了した後に、その上
に第n+1レイヤーを形成するために実行される。
【0028】ステップ100では、図示しないレジスト
塗布装置によって、半導体ウェハの表面にフォトレジス
トが塗布される。ステップ102では、フォトレジスト
の塗布されたウェハが露光装置22にロードされる。
【0029】ステップ104では、露光装置22におい
て、例えば特開昭61−44429号公報などに開示さ
れる公知の手法で、ウェハアライメント、すなわち、半
導体ウェハと写真製版用マスクとを精度良く重ね合わせ
る処理が行われる。ステップ106では、上記のウェハ
アライメントで導出された位置を用いて露光処理が行わ
れる。
【0030】ステップ108では、露光装置22から現
像装置24へ半導体ウェハがロードされ、露光済みのフ
ォトレジストが現像される。ステップ110では、ウェ
ハ計測装置26によって、現像されたフォトレジスト
と、その下層のパターンとの重ね合わせ誤差が計測され
る。
【0031】次に、図3を参照して、半導体デバイスの
量産工場におけるロットの種類について説明する。図3
は、半導体デバイスの量産工場で処理される複数のロッ
トを示す。図3に示すように、半導体デバイスの量産工
場で処理されるロットは、1stロット30、先行ロット
32、および通常ロット34の3種類に分類することが
できる。
【0032】1stロット30は、工場に導入される新規
のデバイスの最初のロットである。従って、1stロット
30は、新規のデバイスが工場に導入される際に各工程
で発生する。先行ロット32は、1stロットから分割さ
れた数枚の半導体ウェハで構成されるロットである。先
行ロット32は、通常、最大で3枚である。通常ロット
34は、1stロット30の後に製造ラインを流れるロッ
トである。従って、通常ロット34には、時系列で処理
される複数のロットが含まれる。
【0033】次に、図4および図5を参照して、本実施
形態の製造システムで実行される重ね合わせ精度の測定
方法について説明する。本実施形態の製造システムで
は、先ず、1stロットの処理の際に、図4に示すステッ
プ112の処理が実行される。ステップ112では、先
行ロット32に含まれる全ての半導体ウェハ(最大3
枚)、または1stロット30から抜き取った3枚の半導
体ウェハについて、以下に説明する項目(1−1)、
(1−2)、(2−1)、(2−2)、(3−3)が検
出され、それらがホストデータとしてホストコンピュー
タに記録される。
【0034】(1−1)露光装置22による露光の際に
用いられた配列パラメータから解析された残留データの
3S。尚、残留データは、具体的には、以下の手順で求
めることができる。すなわち、EGA計測の結果を最小
二乗法で解析することにより0次(オフセット)および
1次(スケーリング、回転)の係数を求める。これらの
係数を用いて逆計算を行い、ここのデータの差分を導出
する。ここでは、それらのデータを残留データと呼ぶ。
フォトレジストの露光時には、ウェハ上に形成されてい
るアライメントマークの異常や、突発的な検出不良など
に起因して、マーク検出誤差が増大することがある。上
述した残留データの3Sは、そのようなマーク検出誤差
の増大をモニタするために検出される。
【0035】(1−2)露光装置22の内部で半導体ウ
ェハのステージが静停してから露光が開始されるまでの
時間(以下、「安定時間」と称す)の最大値。露光装置
22は、半導体ウェハと写真製版用マスクとの位置合わ
せを行う際に、ステージの高速移動、減速、静停を順次
行い、次いで、ステージ位置を目標位置に追い込み、適
正な位置合わせの完了が判断された時点で露光を開始す
る。ステージの調整が不適切であると、ステージの静停
に移行した後、最後の判断が下されるまでの時間、すな
わち、上述した安定時間が長期化する。つまり、本実施
形態において、上記の安定時間はステージ異常をモニタ
するために検出される。
【0036】(2−1)ウェハ計測装置26により重ね
合わせ検査が行われることにより検出されるオフセッ
ト、スケーリング、回転、ショット−回転、およびショ
ット倍率データ。半導体ウェハ上に形成されるアライメ
ントマークは、例えば、形成条件の変動などに起因して
膜厚が変化することがある。また、そのアライメントマ
ークは、エッチング異常や、CMPの影響で変形するこ
とがある。アライメントマークにこのような膜厚変化や
変形が生ずると、露光装置22によるマーク検出の際
に、大きな検出線形誤差が発生することがある。上記
(2−1)の項目は、そのようなマーク検出線形誤差の
増大をモニタするために検出される。
【0037】(2−2)ウェハ計測装置26により重ね
合わせ検査が行われることにより検出される残渣解析の
3S。残渣解析の3Sは、プロセスの非線形誤差の変動
をモニタするために検出される。
【0038】(3−1)ウェハ計測装置26による重ね
合わせ検査によって得られたオフセット、スケーリン
グ、回転、ショット−回転、およびショット倍率と、露
光装置22が露光処理の際に使ったオフセット、スケー
リング、回転、ショット−回転、およびショット倍率と
の差を表すデータ。本実施形態において、それらのデー
タは、露光装置22の変動線形誤差をモニタするために
検出される。
【0039】ところで、上述した各項目は、露光装置2
2や、その他のプロセス条件が安定した後にホストコン
ピュータに計上することが必要である。従って、製造シ
ステムに装置異常が生じたり、或いは、プロセス条件等
に変更が生じた後は、再びそれらの項目をホストコンピ
ュータに計上することが必要である。
【0040】次に、本実施形態の製造システムが通常ロ
ット34に対して行う一連の処理について説明する。通
常ロット34に対しては、図4に示すステップ114以
降の処理が実行される。ステップ114では、露光装置
22によって、通常ロットに属する半導体ウェハに塗布
されているフォトレジストの露光が行われる。また、本
ステップでは、通常ロットの半導体ウェハを露光する際
に用いられた配列パラメータから解析される残留データ
の3Sと、その露光の開始前に要した安定時間とが検出
される。それらの検出値(以下、「露光時取得データ」
と称す)は、ホストデータとして記録されている(1−
1)および(1−2)のデータと比較される。そして、
下記表1に示すNG判定表に従って、今回の検査対象で
ある通常ロット34が規格を満たしているか否かが判別
される。
【0041】
【表1】
【0042】上記ステップ114の処理により、露光時
取得データが規格を満たしていると判別される場合は、
通常ロット34の製造プロセスが安定しており、かつ、
露光装置22が安定していると判断できる。この場合、
以後、ロットからの抜き取り数を2枚とする検査(以
下、「2枚簡易検査」と称す)を進めるべく、ステップ
116の処理が行われる。
【0043】一方、上記ステップ114の処理により、
露光時取得データが規格を満たしていないと判別される
場合は、通常ロット34の製造プロセスが不安定である
と判断できる。この場合、現ロットについて抜き取り数
を3枚とする検査(以下、「3枚通常検査」と称す)を
行うべく、以後、ステップ118の処理が行われる(実
線と破線の矢印で示す経路参照)。また、この場合、後
続の通常ロットに対してはステップ122以降の処理が
実行される(実線の矢印で示す経路参照)。尚、上記ス
テップ114で処理された通常ロット34のように、検
査の過程で何らかのNG判定がなされたロットを、以
下、「NGロット」と称す。
【0044】ステップ116では、通常ロット34を対
象として2枚簡易検査が行われる。より具体的には、通
常ロット34から抜き出された2枚の半導体ウェハを対
象として、ウェハ計測装置26によって重ね合わせ精度
が検出される。そして、その測定値に基づくAv+3S
の値が予め定められている規格を満たすか否かが判別さ
れる。その結果、Av+3Sが規格を満たしていると判
別された場合は、次にステップ120の処理が実行され
る(実線の矢印で示す経路参照)。
【0045】一方、2枚簡易検査によって、現ロットの
重ね合わせ精度が規格外であると判別された場合は、そ
のNGロットについて3枚通常検査を行うべく、以後、
ステップ118の処理が行われる(実線と破線の矢印で
示す経路参照)。また、この場合、後続の通常ロットに
ついては、ステップ122以降の処理が実行される(実
線の矢印で示す経路参照)。
【0046】ステップ120では、2枚簡易検査でOK
と判断されたロットを対象として、上述した項目(2−
1)、(2−2)および(3−1)が検出される。それ
らの検出値(以下、「計測後取得データ」と称す)は、
それぞれ対応するホストデータと比較される(破線の矢
印で示す経路参照)。そして、下記表2に示すNG判定
表に従って、計測後取得データが規格を満たしているか
否かが判別される。
【0047】
【表2】
【0048】上記ステップ120の処理により、計測後
取得データが規格を満たしていると判別される場合は、
2枚簡易検査で品質保証が行える程度に通常ロット34
の製造プロセスが十分に安定していると判断できる。こ
の場合、後続の通常ロット34については、現ロットの
場合と同様の処理により、すなわち、ステップ114以
降の処理により、重ね合わせ精度の測定が行われる。一
方、計測後取得データが規格外であると判別される場合
は、後続の通常ロットについてはステップ122以降の
処理が実行される。
【0049】ステップ122では、後続の通常ロットの
中から、以下に示すまたはの条件を満たすロットが
検索される。それらの条件を満たす後続ロットに対して
はステップ124以降の処理が実行される。 上記ステップ114、116、または120でNGロ
ットと判断されたロットと品種が同じであり、かつ、そ
のNGロットと同じ工程を経て露光処理に到達したロッ
ト。 上記のNGロットを処理した露光装置22によって処
理された履歴を有するロット。
【0050】ステップ124では、後続ロットを対象と
して、上記ステップ114と同様の処理が実行される。
すなわち、後続ロットについての露光時取得データがホ
ストデータと比較され、上記表1に従ってOKまたはN
Gの判定が成される。その結果、露光時取得データが規
格を満たしていると判別される場合は、以後、ステップ
118以降の処理が実行される。一方、露光時取得デー
タが規格を満たしていないと判別される場合は、ロット
処理が中止され、異常原因の調査が行われる(ステップ
126)。
【0051】以下、図5を参照して、ステップ118の
処理、およびそれに続く処理の内容について説明する。
ステップ118では、通常ロット34を対象として3枚
通常検査が行われる。より具体的には、通常ロット34
から抜き出された3枚の半導体ウェハを対象として、ウ
ェハ計測装置26によって重ね合わせ精度が検出され
る。そして、その測定値に基づくAv+3Sの値が予め
定められている規格を満たすか否かが判別される。その
結果、Av+3Sが規格を満たしていると判別された場
合は、次にステップ128の処理が実行される。一方、
3枚通常検査によりNG判定が成された場合は、ロット
処理が中止され、異常原因の調査が行われる(ステップ
130)。
【0052】ステップ128では、半導体デバイスの製
造プロセスが正常であること、および露光装置22が正
常であることがホストコンピュータに計上される。以
下、上記の処理により計上されるデータを「OKデー
タ」と称す。本ステップでは、更に、今回の処理対象で
ある通常ロット34と品種および加工工程が同じロット
に関して連続して3回のOKデータが計上されたか否
か、および、今回の処理対象である通常ロット34を処
理した露光装置で処理された履歴のあるロットに関して
連続して3回のOKデータが計上されたか否かが判別さ
れる。そして、それらの条件が共に成立する場合は、後
続ロットの検査方法が2枚簡易検査とされる(ステップ
132)。
【0053】上述した重ね合わせ精度の測定方法によれ
ば、半導体デバイスの製造プロセスが安定しており、か
つ、露光装置22の状態が安定している場合には、通常
ロット34の重ね合わせ検査を2枚簡易検査で行うこと
ができる。また、製造プロセスや露光装置22に不安定
な傾向が見られる場合には、通常ロット34の重ね合わ
せ検査を3枚通常検査で行うことができる。このため、
本実施形態の測定方法によれば、通常ロット34に含ま
れる半導体ウェハの品質保証を確保しつつ、重ね合わせ
検査の効率を高めることができる。
【0054】
【発明の効果】この発明は以上説明したように構成され
ているので、以下に示すような効果を奏する。請求項1
または5記載の発明によれば、半導体デバイスの製造プ
ロセスが安定している場合には少ない抜き取り枚数で重
ね合わせの精度を測定し、かつ、その製造プロセスが安
定していない場合は、抜き取り枚数を増やして、より厳
密に重ね合わせの精度を測定することができる。従っ
て、本発明によれば、半導体デバイスの品質保証を確保
しつつ、効率よく重ね合わせ精度の測定を行うことがで
きる。
【0055】請求項2または6記載の発明によれば、半
導体ウェハの抜き取り枚数を、露光装置の状態を考慮し
たうえで決定することができる。
【0056】請求項3または7記載の発明によれば、製
造プロセスの安定時に検出された基準データと、個々の
ロットの処理時に検出された特性値とを比較すること
で、製造プロセスが安定しているか否かを容易かつ正確
に判定することができる。
【0057】請求項4または8記載の発明によれば、製
造プロセスの安定状態に応じて半導体ウェハの抜き取り
枚数を2枚或いは3枚とすることで、半導体デバイスの
品質保証と、重ね合わせ検査の効率化とを、適正に両立
させることができる。
【図面の簡単な説明】
【図1】 本発明の実施の形態1の半導体デバイス製造
システムのブロック図である。
【図2】 図1に示す製造システムを用いて半導体デバ
イスを製造する際に実行される基本的な処理の流れを説
明するためのフローチャートである。
【図3】 半導体デバイスの量産工場で処理されるロッ
トの種類を説明するための図である。
【図4】 図1に示す製造システムで実行される重ね合
わせ精度の測定方法の特徴部を説明するためのフローチ
ャート(その1)である。
【図5】 図1に示す製造システムで実行される重ね合
わせ精度の測定方法の特徴部を説明するためのフローチ
ャート(その2)である。
【図6】 ロット単位で製造される半導体デバイスの重
ね合わせ精度を測定する従来の抜き取り検査の手法を説
明するための図である。
【図7】 抜き取り検査で測定し得る重ね合わせ精度
と、全数検査で測定し得る重ね合わせ精度との差を、抜
き取り検査の抜き取り数をパラメータとして表した図で
ある。
【符号の説明】
20 ホストコンピュータ、 22 露光装置、
24 現像装置、26 ウェハ計測装置、 28 制
御ユニット、 30 1stロット、32 先行ロッ
ト、 34 通常ロット。

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】 ロット単位で製造される半導体デバイス
    の任意の層と、その上に形成されるレジストパターンと
    の重ね合わせ精度を測定する手法を制御する測定制御装
    置であって、 半導体デバイスの製造プロセスの安定性を判定する手段
    と、 前記製造プロセスの安定性に基づいて、重ね合わせ精度
    の測定対象として単一ロットから抜き取られる半導体ウ
    ェハの枚数を決定する手段と、 を供えることを特徴とする重ね合わせ精度の測定制御装
    置。
  2. 【請求項2】 前記製造プロセスの安定性を判定する手
    段は、前記レジストパターンを露光する露光装置の状態
    をモニタする手段を含むことを特徴とする請求項1記載
    の重ね合わせ精度の測定制御装置。
  3. 【請求項3】 前記製造プロセスの安定性を判定する手
    段は、 製造プロセスの安定時において、その製造プロセスの安
    定状態を表す特性値を検出し、その特性値を基準データ
    として記録する手段と、 個々のロットが処理される際に前記特性値を検出し、か
    つ、その特性値を前記基準データと比較する手段と、 その比較に結果に基づいて製造プロセスが安定している
    か否かを判定する手段と、 を含むことを特徴とする請求項1または2記載の重ね合
    わせ精度の測定制御装置。
  4. 【請求項4】 半導体ウェハの抜き取り枚数を決定する
    前記手段は、製造プロセスが安定していると判定される
    場合に前記抜き取り枚数を2枚とし、製造プロセスが安
    定していないと判定される場合に前記抜き取り枚数を3
    枚とする手段を含むことを特徴とする請求項1乃至3の
    何れか1項記載の重ね合わせ精度の測定制御装置。
  5. 【請求項5】 ロット単位で製造される半導体デバイス
    の任意の層と、その上に形成されるレジストパターンと
    の重ね合わせ精度を測定する手法を制御する測定制御方
    法であって、 半導体デバイスの製造プロセスの安定性を判定するステ
    ップと、 前記製造プロセスの安定性に基づいて、重ね合わせ精度
    の測定対象として単一ロットから抜き取られるり半導体
    ウェハの枚数を決定するステップと、 を含むことを特徴とする重ね合わせ精度の測定制御方
    法。
  6. 【請求項6】 前記製造プロセスの安定性を判定するス
    テップは、前記レジストパターンを露光する露光装置の
    状態をモニタするステップを含むことを特徴とする請求
    項5記載の重ね合わせ精度の測定制御方法。
  7. 【請求項7】 前記製造プロセスの安定性を判定するス
    テップは、 製造プロセスの安定時において、その製造プロセスの安
    定状態を表す特性値を検出し、かつ、検出された特性値
    を基準データとして記録するステップと、 個々のロットが処理される際に、前記特性値を検出し、
    かつ、検出された特性値を前記基準データと比較するス
    テップと、 その比較に結果に基づいて製造プロセスが安定している
    か否かを判定するステップと、 を含むことを特徴とする請求項5または6記載の重ね合
    わせ精度の測定制御方法。
  8. 【請求項8】 半導体ウェハの抜き取り枚数を決定する
    前記ステップは、製造プロセスが安定していると判定さ
    れる場合に前記抜き取り枚数を2枚とするステップと、 製造プロセスが安定していないと判定される場合に前記
    抜き取り枚数を3枚とするステップと、 を含むことを特徴とする請求項5乃至7の何れか1項記
    載の重ね合わせ精度の測定制御方法。
JP2000010861A 2000-01-19 2000-01-19 重ね合わせ精度の測定制御装置および測定制御方法 Withdrawn JP2001203247A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000010861A JP2001203247A (ja) 2000-01-19 2000-01-19 重ね合わせ精度の測定制御装置および測定制御方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000010861A JP2001203247A (ja) 2000-01-19 2000-01-19 重ね合わせ精度の測定制御装置および測定制御方法

Publications (1)

Publication Number Publication Date
JP2001203247A true JP2001203247A (ja) 2001-07-27

Family

ID=18538822

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000010861A Withdrawn JP2001203247A (ja) 2000-01-19 2000-01-19 重ね合わせ精度の測定制御装置および測定制御方法

Country Status (1)

Country Link
JP (1) JP2001203247A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8516145B2 (en) 2009-07-31 2013-08-20 Canon Kabushiki Kaisha Information processing method and information processing apparatus for transmitting data generated by device manufacturing apparatus

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8516145B2 (en) 2009-07-31 2013-08-20 Canon Kabushiki Kaisha Information processing method and information processing apparatus for transmitting data generated by device manufacturing apparatus

Similar Documents

Publication Publication Date Title
TWI755386B (zh) 計量系統及方法
US7089075B2 (en) Systems and methods for metrology recipe and model generation
JP5194800B2 (ja) 重ね合わせ管理方法及び装置、処理装置、測定装置及び露光装置、デバイス製造システム及びデバイス製造方法、並びにプログラム及び情報記録媒体
CN107039304B (zh) 用于评估半导体制造工艺的方法和装置
US8804137B2 (en) Unique mark and method to determine critical dimension uniformity and registration of reticles combined with wafer overlay capability
US8566756B2 (en) Processing condition determining method and apparatus, display method and apparatus, processing apparatus, measurement apparatus and exposure apparatus, substrate processing system, and program and information recording medium
US6458605B1 (en) Method and apparatus for controlling photolithography overlay registration
US6815232B2 (en) Method and apparatus for overlay control using multiple targets
US6614540B1 (en) Method and apparatus for determining feature characteristics using scatterometry
TWI709824B (zh) 最佳化微影製程之方法及裝置
US8180472B2 (en) Control method for semiconductor manufacturing apparatus, control system for semiconductor manufacturing apparatus, and manufacturing method for semiconductor device
JP2821441B2 (ja) 重ね合せずれ量の計測方法
JP2019519824A (ja) レコードを整合させる方法、保守のスケジュールを作成する方法、および装置
TW202105053A (zh) 程序控制之晶粒內度量衡方法及系統
US6617087B1 (en) Use of scatterometry to measure pattern accuracy
CN113366619A (zh) 使用组合光学与电子束技术的偏移测量
JP4117195B2 (ja) 少なくとも1つまたは2つの半導体ウエハを露出するための方法
JP2001203247A (ja) 重ね合わせ精度の測定制御装置および測定制御方法
US7312880B2 (en) Wafer edge structure measurement method
US7127359B2 (en) Real-time mathematical model for wafer spin defect detection and for misalignment analyses
JP4373564B2 (ja) 露光工程の診断方法および露光工程の制御方法
JPH11145029A (ja) 位置合わせ測定装置
JP2010232291A (ja) 情報処理方法、それを用いた露光処理システム、デバイスの製造方法、情報処理装置、及び情報処理プログラム
JPH10214877A (ja) アライメント精度向上法
JPH10270342A (ja) 半導体製造装置および半導体製造方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20070403