JP2001202252A

JP2001202252A - プログラム処理方法および記録媒体

Info

Publication number: JP2001202252A
Application number: JP2000014517A
Authority: JP
Inventors: Tetsuya Tanaka; 哲也田中; Takehito Heiji; 岳人瓶子
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2000-01-24
Filing date: 2000-01-24
Publication date: 2001-07-27
Anticipated expiration: 2020-01-24
Also published as: JP3692884B2

Abstract

(57)【要約】【課題】従来のプログラム処理方法では、具体的目的
機械を想定するステップが存在しておらず、また様々な
構成の目的機械の違いを目的機械モデルで吸収すること
にしているため、目的機械の違いを考慮した最適化を行
うことができないことが課題である。【解決手段】本発明のプログラム処理方法は、最適化
情報を用いて最適化する命令スケジューリング処理１０
２を備え、命令スケジューリング処理１０２が実行形式
コードを実行する目的機械の構成情報を抽出するハード
ウェア情報抽出ステップと、ハードウェア情報抽出ステ
ップにより得られたハードウェア情報を用いて命令を目
的機械における実行に好適になるように最適化するステ
ップを備える。これにより、目的機械のハードウェア資
源を最大限に使ったより実行時間の短いアセンブラコー
ドを得ることができるという有利な効果が得られる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、高級言語からオブ
ジェクトコードを生成するコンパイラ、複数のオブジェ
クトコードを連結編集し、実行形式コードを生成するリ
ンカを含むプログラム処理方法、処理装置および記録媒
体に関するものであり、特に、並列プロセッサ向けの最
適化技術に関する。

【０００２】

【従来の技術】従来のプログラム処理方法では、コンパ
イラが高級言語で記述されたソースコードを解析し、目
的機械向けに最適化を行い、オブジェクトコードとして
生成し、リンカが複数のオブジェクトコードを連結編集
して実行形式コードを生成していた。

【０００３】ソースコードはユーザが記述する際、目的
機械の具体的構成を想定して記述するのではなく図１２
に示す計算機モデルを想定していた。このモデルはプロ
セッサ１つに対し、メモリバスが１つ接続され主記憶と
しての記憶装置が接続されている。このモデルにおける
主記憶やメモリバスは概念上の構成であり、実際の構成
は例えば図１３に示す構成をとることもできる。図１３
では、プロセッサに３つのメモリバスが接続され、それ
ぞれのメモリバスには記憶装置が接続されているという
構成をとっている。

【０００４】従来のプログラム処理方法の動作につい
て、図１０に示すＣ言語で記述されたソースコードの具
体例を用いて簡単に説明する。図１０のソースコードの
場合、従来のプログラム処理方法では、図７に示すアセ
ンブリコードを生成する。すなわち、目的機械が図１３
のようにメモリアクセス命令（”ｌｄ”や”ｓｔ”命
令）を並列実行可能な場合があっても、図１２の目的機
械モデルを想定するのでメモリアクセス命令の並列実行
の可否を判定できない。

【０００５】

【発明が解決しようとする課題】上記した従来のプログ
ラム処理方法では、具体的目的機械を想定するステップ
が存在しておらず、また様々な構成の目的機械の違いを
目的機械モデルで吸収することにしているため、目的機
械の違いを考慮した最適化を行うことができないことが
課題である。

【０００６】また、従来のプログラム処理方法では、そ
れぞれ特性の異なるアプリケーションの特性を十分に用
いた最適化ができない。すなわち、従来のプログラム処
理装置では様々なアプリケーションの特性を目的機械モ
デルの構成の範囲内で表せる特性のみを用いて最適化し
ており、実際の目的機械の構成を活用するためのアプリ
ケーション情報を用いた最適化を行うことができないこ
とが課題である。

【０００７】本発明はかかる問題点に鑑みてなされたも
のであり、ソースコードを記述するユーザがアプリケー
ションの特性と目的機械の構成をプログラム処理におけ
る最適化に用いるステップが備わったプログラム処理方
法を提供することを目的とする。

【０００８】

【課題を解決するための手段】この課題を解決するため
に請求項１記載のプログラム処理方法は、高級言語で記
述された複数のソースコードからなるプログラムを実行
形式コードに変換する方法であって、前記ソースコード
を中間コード１に変換する変換ステップ１と、最適化情
報を用いて前記中間コード１を中間コード２に最適化す
る最適化ステップと、前記中間コード２を前記実行形式
コードに変換する変換ステップ２とを備える。

【０００９】また請求項２記載のプログラム処理方法
は、最適化ステップが実行形式コードを実行する目的機
械の構成情報を抽出するハードウェア情報抽出ステップ
と、ハードウェア情報抽出ステップにより得られたハー
ドウェア情報を用いて中間コード１の命令あるいは命令
列を目的機械における実行に好適になるように命令ある
いは命令列を置き換えあるいは並び替える命令最適化ス
テップを備える。

【００１０】また請求項３記載のプログラム処理方法
は、最適化ステップがソースコードからなるプログラム
で実現されるアプリケーションの特性情報を抽出するア
プリケーション情報抽出ステップと、アプリケーション
情報抽出ステップにより得られたアプリケーション情報
を用いて中間コード１の命令あるいは命令列を目的機械
における実行に好適になるように命令あるいは命令列を
置き換えあるいは並び替える命令最適化ステップを備え
る。

【００１１】また請求項８記載のプログラム処理方法
は、高級言語で記述された複数のソースコードからなる
プログラムを実行形式コードに変換する方法であって、
ソースコードを中間コード１に変換する変換ステップ１
と、最適化情報を用いて前記中間コード１を中間コード
２に最適化する最適化ステップと、中間コード２を実行
形式コードに変換する変換ステップ２とを備え、最適化
ステップが、実行形式コードを実行する目的機械の並列
アクセス可能なメモリの構成情報を抽出するハードウェ
ア情報抽出ステップと、ソースコードからプログラムで
実現されるアプリケーションのメモリ使用の特性情報を
抽出するアプリケーション情報と、命令間の並列実行可
否を判定におけるメモリ資源競合を判定するときハード
ウェア情報とアプリケーション情報の参照により互いに
並列アクセス可能なメモリへのアクセス命令であると判
明した場合はメモリ資源の競合がないと判定し、そうで
ない場合はメモリ資源の競合があると判定するメモリ資
源競合判定ステップを備える。

【００１２】また請求項１５記載のプログラム処理方法
は、変換ステップ２により得られた実行形式コードが目
的機械の構成である複数のメモリのうち少なくとも一つ
が使用されていないことを検出するメモリ未使用検出ス
テップと、前記実行形式コードの実行時に未使用である
と検出された目的機械のメモリを低消費電力状態に設定
するステップを備える。

【００１３】

【発明の実施の形態】以下、本発明の実施の形態につい
て、図１から図１３を参照しながら説明する。

【００１４】図１は本発明の実施の形態におけるプログ
ラム処理方法の処理の流れとファイルの入出力関係を示
すフローチャートである。

【００１５】コンパイラ上流処理１００は、ファイル形
式で保存されている高級言語ソースコード２００を読み
込み、構文解析および意味解析などを行って内部形式コ
ードを生成する。さらに必要に応じて、最終的に生成さ
れる実行形式コードの実行時間やコードサイズが短くな
るように内部形式コードを最適化する。なお、ソースコ
ード２００に後述する本発明特有のアプリケーション情
報が含まれる場合は読み飛ばされる。

【００１６】アセンブラコード生成処理１０１は、コン
パイラ上流処理１００で生成、最適化された内部形式コ
ードからアセンブラコードを生成する。

【００１７】コンパイラ上流処理１００およびアセンブ
ラコード生成処理１０１は、本発明の主眼ではなく、ま
た、前記したアプリケーション情報を読み飛ばすことを
除いて、従来のプログラム処理方法と同一であるので、
詳細は省略する。

【００１８】命令スケジューリング処理１０２は、アセ
ンブラコード生成処理１０１で生成されたアセンブラコ
ードに対し命令間の依存関係の解析、資源競合の解析に
基づき命令スケジューリング(命令順の並び替え)を行う
ことで、アセンブラコードを目的機械向けに並列化す
る。

【００１９】また、命令スケジューリング処理１０２は
アプリケーション情報をアプリケーション情報ファイル
２０１から読み取る。アプリケーション情報ファイル２
０１はソースコードあるいはソースコードとは異なるフ
ァイルのどちらの形式でも良い。本実施の形態では、ソ
ースコードにアプリケーション情報が記述されているも
のとする。図４にアプリケーション情報が含まれたソー
スコードの例を示す。

【００２０】図４において１〜２行目にアプリケーショ
ン情報が含まれる。１行目の”ｍ０：：ｉｎｔＧ０
［２］；”は２要素の整数配列Ｇ０を論理メモリｍ０に
割り当てることを示している。２行目も同様に配列Ｇ１
を論理メモリ間ｍ１に割り当てることを示している。論
理メモリについては後述する。

【００２１】さらに、命令スケジューリング処理１０２
はハードウェア情報をハードウェア情報ファイル２０２
から読み取る。ハードウェア情報ファイル２０２はソー
スコードあるいはソースコードとは異なるファイルのど
ちらの形式でもよい。本実施の形態では、ソースコード
とは異なるファイルにハードウェア情報が記述されてい
るものとする。図８にハードウェア情報ファイル２０２
の内容を示す。

【００２２】図８に示すハードウェア情報は図１１に示
すフォーマットで、目的機械ごとに用意される。本実施
の形態の図８のハードウェア情報は図１３に示した目的
機械に対応したものである。以下、ハードウェア情報内
の各要素について説明する。

【００２３】論理メモリは”：：”以降に示された属性
を示す名称であり、図４に示すように、ソースコードに
おける静的変数(メモリへの割当が決まる変数)に付与さ
れる。なお、論理メモリｓｔａｃｋは、自動変数アクセ
スなどのスタック操作の場合に自動的に付与され、論理
メモリｍａｉｎは上記以外のメモリアクセスの場合に自
動的に付与される。

【００２４】物理メモリは、目的機械がアクセス可能な
メモリを示しており、異なる名称はそれぞれ互いに並列
にアクセス可能であることを示している。本実施の形態
では図１０に示すようにプロセッサはＸメモリ(主記
憶)、Ｙメモリ、Ｚメモリの３つのメモリが接続されて
いる。これらのメモリは並列アクセスが可能なメモリで
あり、アクセスするための命令はそれぞれ異なるものと
する。なお、本実施の形態では命令によりどのメモリを
アクセスするかを命令で選択しているが、アドレスや並
列実行する際の命令位置により選択しても良い。

【００２５】Ｘメモリは主記憶として使用されキャッシ
ュを搭載する。周辺機器のレジスタはＸメモリにマッピ
ングされている。ＹメモリはＲＯＭで実装されており書
き込むことはできない。ＺメモリはＲＡＭで実装されて
いるが容量が小さいものとする。それぞれのメモリは独
立したアドレス空間を有するとしているが、他の方法と
して、一つのアドレス空間の一部をそれぞれのメモリに
割り当てても良い。

【００２６】アドレス範囲属性は、論理メモリに割り当
てられた変数が利用可能なアドレスの範囲を示してお
り、物理メモリで利用できるアドレス範囲を越えること
はない。アドレス範囲属性は、変数割り当て時のサイズ
チェックを行いコンパイル時にソースコードの誤りを検
出するのに用いる。

【００２７】アクセス単位属性は、論理メモリがアクセ
ス可能な単位を示しており、物理メモリのアクセス可能
なアクセス単位より小さくなることはない。一般に、あ
る単位のアクセスに限定したメモリは、複数のアクセス
単位をサポートするメモリより高速にアクセスできるか
あるいは低コストで実現できる。このようなアクセス単
位の限定されたメモリをサポートする目的機械向けに最
適化する場合に指定することができる。具体的には、変
数割り当て時のアラインやメモリアクセス命令のサイズ
指定に用いる。

【００２８】アクセス方法属性は、論理メモリに割り当
てられた変数が物理メモリをアクセスするときのアクセ
ス方法を示しており、ｃａｃｈｅ，ｕｎｃａｃｈｅ，ｓ
ｔｒｅａｍがある。物理メモリのサポートするアクセス
方法以外を指定することはできない。ｃａｃｈｅはキャ
ッシュが利用可能な場合はキャッシュに格納することを
命令中に指定し、ｕｎｃａｃｈｅはキャッシュが利用可
能であってもキャッシュに格納することはないように命
令中に指定する。ｓｔｒｅａｍはシーケンシャルなアク
セスを行う場合に効率が良くなるようにプリフェッチな
どを行うように命令中に指定する。

【００２９】リードライト属性は、論理メモリに割り当
てられた変数がリードおよびライト可能（ｒｗ）、リー
ドのみ可能（ｒｏ）、ライトのみ可能（ｗｏ）であるか
を指定する。物理メモリがＲＯＭの場合ｒｏを指定する
ことで、ＲＯＭ領域への書き込みをするソースコードの
誤りをコンパイル時に検出するのに用いる。

【００３０】命令スケジューリング処理１０２の詳細に
ついて図２、図３を参照しながら説明する。説明の簡単
化のために命令スケジューリングは基本ブロックを処理
単位とする。したがって、命令シーケンスは１パスのみ
存在する。図２は命令スケジューリング処理１０２の詳
細なフローチャートである。図２の各ステップについて
説明する。

【００３１】ステップ１１０は、未処理の命令のうち、
その時点での先頭の命令を選択し空の状態にある命令群
Ａに加えることで最初の要素とする。以降のステップ
で、命令群Ａに含まれる各命令と並列実行可能な命令を
残りの未処理命令から検索し命令群Ａに加える処理を行
う。

【００３２】なお、本実施の形態の目的機械は最大３命
令を並列実行可能なスーパスカラ構成のプロセッサシス
テムを想定しており、３命令のうち最大２つのメモリア
クセス命令を並列に実行可能であるとする。その際メモ
リアクセス命令はそれぞれ異なる物理メモリでなければ
ならないという制約がある。

【００３３】ステップ１１１は未処理の命令の中から命
令群Ａの各命令と並列実行するために、命令実行順を変
更可能な命令を複数選択し、候補とする。ステップ１１
２は候補の中から先頭の命令を選択し命令Ｂとする。

【００３４】ステップ１１３は命令群Ａの各命令と命令
Ｂの並列実行可否を判定する処理である。図３に並列実
行可否判定処理の詳細なフローチャートを示す。以降、
図３を参照しながら説明する。

【００３５】ステップ１３０は命令群Ａの各命令と命令
Ｂの間のデータ依存関係の有無を判定する。データ依存
関係とはある結果を定義する命令とその結果を参照する
命令間の関係であり、この関係にある命令は互いに並列
実行できない。データ依存関係にあると判定された場合
は、並列実行不可として並列実行可否判定処理を終了す
る。

【００３６】ステップ１３１は命令群Ａの各命令と命令
Ｂの間に目的機械の演算器資源に競合があるかを判定す
る。演算器資源に競合があると判定された場合は、並列
実行不可として並列実行可否判定処理を終了する。

【００３７】ステップ１３２は、命令群Ａの各命令と命
令Ｂの間に目的機械の物理メモリに競合があるかを判定
する。命令群Ａの各命令あるいは命令Ｂがメモリアクセ
ス命令の場合、その命令が生成された要因により処理が
異なる。

【００３８】メモリアクセス命令が静的変数へのアクセ
スにより生成された場合は、静的変数に付与された論理
メモリ（変数に付与したｍ０、ｍ１、ｉｏなど）を図４
に示したソースコードに含まれるアプリケーション情報
から読み取り、論理メモリに対応する物理メモリを図８
に示したハードウェア情報から読み取る。

【００３９】メモリアクセス命令が自動変数やスタック
退避、復帰から生成された場合は、論理メモリをｓｔａ
ｃｋとし、対応する物理メモリを図８に示したハードウ
ェア情報から読み取る。上記に属さないケースにより生
成された場合は、論理メモリをｍａｉｎとし、対応する
物理メモリを図８に示したハードウェア情報から読み取
る。

【００４０】命令群Ａの各命令で使用している物理メモ
リを命令Ｂが使用する場合は、並列実行不可として並列
実行可否判定処理を終了する。

【００４１】ステップ１３０でデータ依存がなく、ステ
ップ１３１で演算器資源競合がなく、ステップ１３２で
物理メモリの競合がないと判定された場合は並列実行可
として並列実行可否判定処理を終了する。

【００４２】図２に戻って、ステップ１１３の判定が並
列実行不可の場合はステップ１１４へ、並列実行可の場
合はステップ１１５へそれぞれ進む。ステップ１１４は
命令Ｂが命令群Ａの各命令と並列実行できないと判定さ
れたため、命令Ｂを候補から外す。そして、ステップ１
１７に進む。

【００４３】ステップ１１５では命令群Ａの各命令と命
令Ｂが並列実行可能と判定されたので命令Ｂを命令群Ａ
に加え、候補から外す。

【００４４】ステップ１１６では命令群Ａに含まれる命
令数が目的機械が並列実行できる最大の命令数に到達し
たことを判定し、到達した場合は、命令群Ａと並列実行
可能な命令の検索を終了するためステップ１１８に進
む。命令群Ａの命令数が最大命令数に到達していなけれ
ばステップ１１７に進む。

【００４５】ステップ１１７は候補がまだ存在するかを
判定する。存在する場合はステップ１１２に戻り次の候
補の並列実行可否判定を行う。候補が存在しない場合は
ステップ１１８に進む。

【００４６】ステップ１１８は命令群Ａに含まれる命令
を処理済とし、命令スケジューリング処理後のアセンブ
ラコードを生成する。なお、その際メモリアクセス命令
については、使用する物理メモリをアクセスする命令に
置き換える。同時に前記したアクセス方法属性すなわ
ち、ｃａｃｈｅ、ｕｎｃａｃｈｅ、ｓｔｒｅａｍを命令
中に指定する。

【００４７】また、メモリアクセス命令のアドレスを特
定できる場合は前記したアドレス範囲属性を超えていな
いことを確認し、超えている場合はエラー処理を行う。
さらに、メモリアクセス命令のアクセス単位が前記した
物理メモリのアクセス単位属性より小さかったり、２の
べき乗倍になっていない場合は、物理メモリのサポート
しないアクセスサイズなのでエラー処理を行う。前記リ
ードライト属性についてもメモリアクセス命令のアクセ
ス方向についてのエラー検出を行う。すなわち、物理メ
モリのリードライト属性が”ｒｏ”の物理メモリを使用
する命令がストア命令であったり、”ｗｏ”の物理メモ
リを使用する命令がロード命令である場合にエラー処理
を行う。

【００４８】ステップ１１９は、未処理命令が存在する
場合、ステップ１１０に戻り新たな命令群Ａについて並
列実行可能な命令の検索を行う。未処理命令が存在しな
い場合は命令スケジューリング処理を終了する。

【００４９】図１に戻って、オブジェクトコード生成処
理１０３は、命令スケジューリング処理１０２で生成し
たアセンブラコードをオブジェクトコードに変換し、オ
ブジェクトコードファイル２０３として出力する。連結
編集処理１０４は、複数のオブジェクトコードファイル
２０３を読み込み編集連結を行って実行形式コードファ
イル２０４を生成する。オブジェクトコード生成処理１
０３および連結編集処理１０４は本発明の主眼でなく、
また、従来のプログラム処理方法と同一であるので詳細
は省略する。

【００５０】（具体的動作の説明）次に、本プログラム
処理方法の特徴的な構成要素の動作について具体的なプ
ログラムを用いて説明する。図４は、本発明用に記述さ
れたソースコードであり、従来のＣ言語の仕様にアプリ
ケーション情報を追加した形になっている。

【００５１】図４において、１行目、２行目の”ｍ
０：：”、”ｍ１：：”がアプリケーション情報であ
り、整数配列Ｇ０，Ｇ１の論理メモリへの割り当てを表
している。アプリケーション情報はプログラマがアプリ
ケーションの特性を考慮して記述する。この場合、Ｇ０
とＧ１は異なる論理メモリに割り当てており、プログラ
マはＧ０とＧ１のアクセスを並列に行うことのできるア
プリケーションの特性を利用して、そのように動作する
ことを期待している。

【００５２】なお、図４においては整数配列が論理メモ
リへの割り当てされた例を示しているが、整数以外の型
であっても同様であることは言うまでもない。また、配
列でない通常変数やポインタであっても同様である。た
だし、ポインタの場合、ある論理メモリに割り当てられ
たポインタに他の論理メモリに割り当てられた変数のア
ドレスを代入すると論理メモリの参照先を間違えるの
で、エラーとすべきである。

【００５３】図４の関数ｆｕｎｃは整数引数ａ、ｂをと
り、グローバル整数配列Ｇ０のインデックス０の値と引
数ａの値を乗算し、グローバル整数配列Ｇ１のインデッ
クス０に格納し、グローバル整数配列Ｇ０のインデック
ス１の値と引数ｂの値を乗算し、グローバル整数配列Ｇ
１のインデックス１に格納するものである。図４のソー
スコードはソースコード２００にファイルとして格納さ
れている。

【００５４】図５はソースコード２００に格納された図
４のソースコードをコンパイラ上流処理１００およびア
センブラコード生成処理１０１の処理を終えた後のアセ
ンブラコードである。以下簡単に説明する。

【００５５】１行目は、関数ｆｕｎｃの先頭を表すラベ
ルである。

【００５６】２行目は、配列Ｇ０のアドレスをレジスタ
ｒ０に格納する。

【００５７】３行目は、配列Ｇ１のアドレスをレジスタ
ｒ１に格納する。

【００５８】４行目は、レジスタｒ０に格納されている
データをアドレスとしてメモリに格納されているデータ
を読み出しレジスタｒ２に格納する（Ｇ０［０］の
値）。

【００５９】５行目は、スタックポインタｓｐにオフセ
ット８を加えたデータをアドレスとしてメモリから読み
出しレジスタｒ３に格納する。図９にスタックフレーム
の構成図を示す。図９において関数ｆｕｎｃの処理中は
ｓｐは図の位置を示しており、引数ａ，ｂはそれぞれオ
フセット４、８の位置に格納されている。したがって、
５行目は引数ａの値をレジスタｒ３に格納していること
になる。

【００６０】６行目は、レジスタｒ２とレジスタｒ３の
値を乗算しレジスタｒ４に格納する。

【００６１】７行目は、レジスタｒ１に格納されている
データをアドレスとして、レジスタｒ４に格納されてい
るデータをメモリに格納する（Ｇ１［０］に格納）。

【００６２】８行目は、レジスタｒ０に格納されている
データにオフセット４を加えた値をアドレスとしてメモ
リに格納されているデータを読み出しレジスタｒ２に格
納する（Ｇ０［１］の値）。

【００６３】９行目は、スタックポインタｓｐにオフセ
ット４を加えたデータをアドレスとしてメモリから読み
出しレジスタｒ３に格納する（引数ｂの値）。

【００６４】１０行目は、レジスタｒ２とレジスタｒ３
の値を乗算しレジスタｒ４に格納する。

【００６５】１１行目は、レジスタｒ１に格納されてい
るデータにオフセット４を加えたデータをアドレスとし
て、レジスタｒ４に格納されているデータをメモリに格
納する（Ｇ１［１］に格納）。

【００６６】１２行目は、関数ｆｕｎｃから呼び出しプ
ログラムに復帰する。

【００６７】図５のアセンブラコードは命令スケジュー
リング処理１０２で最適化（並列化）され、図６のアセ
ンブラコードとなる。命令スケジューリング処理１０２
は図４のソースコードに含まれるアプリケーション情報
と図８のハードウェア情報を読み取り以下の最適化に用
いる。

【００６８】次に図２を参照しながら説明する。ステッ
プ１１０ではまず”２：ｍｏｖＧ０，ｒ０”が空の状
態の命令群Ａに加えられる。ここで、”２：”とは図５
の行番号を示している。以下も同様の表記をする。

【００６９】ステップ１１１では、”３：ｍｏｖＧ
１，ｒ１”、”５：ｌｄ（８，ｓｐ），ｒ３”が候補
として登録される。ステップ１１２では、まず”３：ｍ
ｏｖＧ１，ｒ１”が命令Ｂとされ、ステップ１１３で
並列実行可否判定処理が行われる。”２：ｍｏｖＧ
０，ｒ０”と”３：ｍｏｖＧ１，ｒ１”はデータ依存
関係、演算器資源競合、物理メモリ資源競合はないので
並列実行可と判定される。ステップ１１５で”３：ｍｏ
ｖＧ１，ｒ１”が命令群Ａに加えられ候補から外され
る。ステップ１１６では目的機械の最大並列実行数の３
に到達しておらず、ステップ１１７では候補がまだ存在
するのでステップ１１２に戻る。”５：ｌｄ（８，ｓ
ｐ），ｒ３”も同様に並列実行可能と判定され命令群Ａ
に加えられる。

【００７０】ステップ１１７で候補がなくなったので、
ステップ１１８で命令群Ａに含まれる命令をすべて処理
済とし、図６の２行目のアセンブラコードを生成する。
このとき”５：ｌｄ（８，ｓｐ），ｒ３”はメモリア
クセス命令であるので命令の置き換えがなされる。すな
わち、当該命令の生成要因は自動変数アクセスであるの
で論理メモリとしてｓｔａｃｋが割り当てられているこ
とがわかる。論理メモリｓｔａｃｋは図８のハードウェ
ア情報によると物理メモリとしてＸメモリを使用するの
で、Ｘメモリをアクセスするための命令を生成する。同
時に論理メモリｓｔａｃｋにはアクセス方法属性として
ｃａｃｈｅが指定されているのでキャッシュをアクセス
するための属性を命令に付与する。すなわち、”ｌｄ
ｃ，Ｘ（８，ｓｐ），ｒ３”が生成される。

【００７１】さらに、次のエラーチェックもなされる。

【００７２】アドレス範囲属性この場合スタックアクセスであるのでアドレスを特定す
ることができないためアドレス範囲のエラー検出は行わ
れない。

【００７３】アクセスサイズ属性命令が”ｌｄ”なので４バイトをロードする命令であ
る。論理メモリｓｔａｃｋは１バイト単位のアクセスが
可能であることが図８のハードウェア情報からわかり、
４バイトは１バイトの２のべき乗倍であるのでエラーと
はならない。

【００７４】リードライト属性命令はロード命令であり、論理メモリｓｔａｃｋは”ｒ
ｗ”（リードライト可能）であるので同様にエラーとな
らない。

【００７５】ステップ１１９では未処理命令がまだ存在
するので、ステップ１１０に戻る。

【００７６】ステップ１１０で、”４：ｌｄ（ｒ
０），ｒ２”が空の状態の命令群Ａに加えられる。ステ
ップ１１１では、候補を得るが、この場合候補がないの
でステップ１１８に進み、”４：ｌｄ（ｒ０），ｒ
２”を処理済とし、図６の３行目のアセンブラコードを
生成する。この場合、並列実行可能な命令は存在しな
い。このとき”４：ｌｄ（ｒ０），ｒ２”はメモリア
クセス命令であるので命令の置き換えがなされる。すな
わち、当該命令の生成要因は静的変数Ｇ０のアクセスで
あり、図４のアプリケーション情報からＧ０は論理メモ
リｍ０に割り当てられていることがわかる。論理メモリ
ｍ０は図８のハードウェア情報によると物理メモリとし
てＹメモリを使用するので、Ｙメモリをアクセスするた
めの命令を生成する。同時に論理メモリｍ０にはアクセ
ス方法属性としてｓｔｒｅａｍが指定されているのでス
トリームをアクセスするための属性を命令に付与する。
すなわち、”ｌｄｓ，Ｙ（ｒ０），ｒ２”が生成され
る。

【００７７】さらに、次のエラーチェックもなされる。

【００７８】アドレス範囲属性この場合、静的変数Ｇ０のアクセスであり、アドレスで
あるレジスタｒ０の内容はプログラムの流れからアドレ
スＧ０であることがわかる。図８において論理メモリＹ
のアドレス範囲属性は０ｘ０００〜０ｘＦＦＦ（０ｘは
１６進数を表す接頭辞）であり、アドレスＧ０はこの範
囲に置かれるのでエラーとならない。

【００７９】アクセスサイズ属性命令が”ｌｄ”なので４バイトをロードする命令であ
る。論理メモリｍ０は４バイト単位のアクセスが可能で
あることが図８のハードウェア情報からわかり、サイズ
は同じなのでエラーとはならない。

【００８０】リードライト属性命令はロード命令であり、論理メモリｍ０は”ｒｏ”
（リードオンリ）であるので同様にエラーとならない。

【００８１】ステップ１１９では未処理命令がまだ存在
するので、ステップ１１０に戻る。

【００８２】次にステップ１１０で”６：ｍｕｌｒ
２，ｒ３，ｒ４”を空の状態の命令群Ａに加える。ステ
ップ１１１で”８：ｌｄ（４，ｒ０），ｒ２”、”
９：ｌｄ（４，ｓｐ），ｒ３”を候補とする。ステップ
１１２で”８：ｌｄ（４，ｒ０），ｒ２”が命令Ｂと
され、ステップ１１３で並列実行可否判定処理が行われ
る。”６：ｍｕｌｒ２，ｒ３，ｒ４”と”８：ｌｄ
（４，ｒ０），ｒ２”はデータ依存関係、演算器資源競
合、物理メモリ資源競合は存在しないので並列実行可能
と判定される。ステップ１１５で”８：ｌｄ（４，ｒ
０），ｒ２”が命令群Ａに加えられ候補から外される。
ステップ１１６では目的機械の最大並列実行数の３に到
達しておらず、ステップ１１７では候補がまだ存在する
のでステップ１１２に戻る。

【００８３】次に、ステップ１１２で”９：ｌｄ
（４，ｓｐ），ｒ３”が命令Ｂとされ、ステップ１１３
で並列実行可否判定処理が行われる。”６：ｍｕｌｒ
２，ｒ３，ｒ４”と”９：ｌｄ（４，ｓｐ），ｒ３”
データ依存関係、演算器資源競合、物理メモリ資源競合
は存在しない。次に”８：ｌｄ（４，ｒ０），ｒ２”
と”９：ｌｄ（４，ｓｐ），ｒ３”ではデータ依存関
係、演算器資源競合は存在しないが、物理メモリの競合
の可能性がある。

【００８４】”８：ｌｄ（４，ｒ０），ｒ２”は図４
のソースコードにおける整数配列Ｇ０のインデックス１
のデータを読み出す命令である。配列Ｇ０は論理メモリ
ｍ０に割り当てられていることが図４のアプリケーショ
ン情報から知ることができる。図８のハードウェア情報
を参照すると論理メモリｍ０は物理メモリＹと対応付け
がなされている。一方、”９：ｌｄ（４，ｓｐ），ｒ
３”はスタックフレームアクセス命令であり、自動的に
論理メモリｓｔａｃｋに割り当てられ、論理メモリｓｔ
ａｃｋは物理メモリＸへ対応付けられている。したがっ
て、それぞれ使用する物理メモリが異なるので、物理メ
モリの競合を起しておらず並列実行可能であると判定さ
れる。

【００８５】従来のプログラム処理方法ではこの２命令
が同時にアクセス可能なメモリを使用していることを判
定する手段がないため、メモリ資源の競合を起している
と判定され、並列実行可能とされない。

【００８６】ステップ１１５で”９：ｌｄ（４，ｓ
ｐ），ｒ３”が命令群Ａに加えられ候補から外される。
ステップ１１６では目的機械の最大並列実行数の３に到
達したのでステップ１１８に進み、命令群Ａに含まれる
命令を処理済とし、図６の４行目のコードを生成する。
このとき”８：ｌｄ（４，ｒ０），ｒ２”、”９：ｌ
ｄ（４，ｓｐ），ｒ３”はメモリアクセス命令である
ので命令の置き換えがなされる。

【００８７】まず、”８：ｌｄ（４，ｒ０），ｒ２”
の生成要因は静的変数Ｇ０のアクセスであり、図４のア
プリケーション情報からＧ０は論理メモリｍ０に割り当
てられていることがわかる。論理メモリｍ０は図８のハ
ードウェア情報によると物理メモリとしてＹメモリを使
用するので、Ｙメモリをアクセスするための命令を生成
する。同時に論理メモリｍ０にはアクセス方法属性とし
てｓｔｒｅａｍが指定されているのでストリームをアク
セスするための属性を命令に付与する。すなわち、”ｌ
ｄｓ，Ｙ（４，ｒ０），ｒ２”が生成される。

【００８８】さらに、次のエラーチェックもなされる。

【００８９】アドレス範囲属性この場合、静的変数Ｇ０のアクセスであり、アドレスで
あるレジスタｒ０の内容はプログラムの流れからアドレ
スＧ０＋４であることがわかる。図８において論理メモ
リＹのアドレス範囲属性は０ｘ０００〜０ｘＦＦＦ（０
ｘは１６進数を表す接頭辞）であり、アドレスＧ０はこ
の範囲に置かれるのでエラーとならない。

【００９０】アクセスサイズ属性命令が”ｌｄ”なので４バイトをロードする命令であ
る。論理メモリｍ０は４バイト単位のアクセスが可能で
あることが図８のハードウェア情報からわかり、サイズ
は同じなのでエラーとはならない。

【００９１】リードライト属性命令はロード命令であり、論理メモリｍ０は”ｒｏ”
（リードオンリ）であるので同様にエラーとならない。

【００９２】次に、”９：ｌｄ（４，ｓｐ），ｒ３”
の生成要因は自動変数アクセスであるので論理メモリと
してｓｔａｃｋが割り当てられていることがわかる。論
理メモリｓｔａｃｋは図８のハードウェア情報によると
物理メモリとしてＸメモリを使用するので、Ｘメモリを
アクセスするための命令を生成する。同時に論理メモリ
ｓｔａｃｋにはアクセス方法属性としてｃａｃｈｅが指
定されているのでキャッシュをアクセスするための属性
を命令に付与する。すなわち、”ｌｄｃ，Ｘ（４，ｓ
ｐ），ｒ３”が生成される。

【００９３】さらに、次のエラーチェックもなされる。

【００９４】アドレス範囲属性この場合スタックアクセスであるのでアドレスを特定す
ることができないためアドレス範囲のエラー検出は行わ
れない。

【００９５】アクセスサイズ属性命令が”ｌｄ”なので４バイトをロードする命令であ
る。論理メモリｓｔａｃｋは１バイト単位のアクセスが
可能であることが図８のハードウェア情報からわかり、
４バイトは１バイトの２のべき乗倍であるのでエラーと
はならない。

【００９６】リードライト属性命令はロード命令であり、論理メモリｓｔａｃｋは”ｒ
ｗ”（リードライト可能）であるので同様にエラーとな
らない。

【００９７】以降、同様に図６の５行目、６行目が生成
される。

【００９８】図７に従来のプログラム処理方法で命令ス
ケジューリング処理した場合のアセンブラコードを示
す。図６のコードは図７のコードに対して３行少ない、
すなわち、より実行時間が短いことを示している。

【００９９】つまり、目的機械が並列実行可能な物理メ
モリを有し、論理メモリの定義とともにハードウェア情
報として提供され、また、プログラマがアプリケーショ
ンの特性と論理メモリを用いて適切にアプリケーション
情報を提供することで、プログラム処理方法における命
令スケジューリング処理でこれらを用いることで目的機
械のハードウェア資源を最大限に使ったより実行時間の
短いアセンブラコードを得ることができる。

【０１００】また、物理メモリにアドレス範囲、アクセ
スサイズ、リードライトなどの属性を与えることで、ソ
ースコードのエラーチェックを容易にすることができ、
ソフトウェアの生産性を向上することができる。さら
に、物理メモリにアクセス方法などの属性を与えること
で、ソフトウェアによるより細かいメモリアクセス方法
の指定ができ、目的機械をメモリ機能を最大限に活用し
たプログラミングができる。

【０１０１】なお、本実施の形態では物理メモリとして
Ｘメモリ、Ｙメモリ、Ｚメモリを搭載した目的機械を想
定したが、より多くのメモリを搭載した目的機械におい
ても同様に効果を出すことができる。

【０１０２】一方、本実施の形態における実行形式コー
ドではＸメモリ、Ｙメモリ、Ｚメモリの３つのメモリを
使用しているが、それ以上のメモリを使うことはないこ
とがわかる。したがって、４つ以上のメモリを搭載した
目的機械で使用しないメモリは電源供給やクロック供給
を止めることで低消費電力状態にすることで目的機械シ
ステムの低消費電力化にもなる。

【０１０３】

【発明の効果】以上説明したように本発明によれば、目
的機械が並列実行可能な物理メモリを有し、論理メモリ
の定義とともにハードウェア情報として提供され、ま
た、プログラマがアプリケーションの特性と論理メモリ
を用いて適切にアプリケーション情報を提供すること
で、プログラム処理方法における命令スケジューリング
処理にこれらを用いることで目的機械のハードウェア資
源を最大限に使ったより実行時間の短いアセンブラコー
ドを得ることができるという有利な効果が得られる。

【０１０４】また、物理メモリにアドレス範囲、アクセ
スサイズ、リードライトなどの属性を与えることで、ソ
ースコードのエラーチェックを容易にすることができ、
ソフトウェアの生産性を向上することができ、さらに、
物理メモリにアクセス方法などの属性を与えることで、
ソフトウェアによるより細かいメモリアクセス方法の指
定ができ、目的機械をメモリ機能を最大限に活用したプ
ログラミングができるという有利な効果が得られる。

【０１０５】また、目的機械で本発明により生成した実
行形式コードを実行する際、使用しないメモリがあれば
電力供給やクロック供給を停止することで目的機械シス
テムにおける低電力化ができるという有利な効果が得ら
れる。

【図面の簡単な説明】

【図１】本発明の実施の形態におけるプログラム処理方
法の処理の流れとファイルの入出力関係を示すフローチ
ャート

【図２】図１に示す本発明の実施の形態における命令ス
ケジューリング処理１０２の処理の流れを示すフローチ
ャート

【図３】図２に示す本発明の実施の形態における並列実
行可否判定処理１１３の処理の流れを示すフローチャー
ト

【図４】本発明の実施の形態における説明用のアプリケ
ーション情報を含んだＣ言語ソースコードを示す図

【図５】本発明の実施の形態における命令スケジューリ
ング処理を行う前のアセンブラコードを示す図

【図６】本発明の実施の形態における命令スケジューリ
ング処理後のアセンブラコードを示す図

【図７】本発明の従来のプログラム処理方法による命令
スケジューリング処理後のアセンブラコードを示す図

【図８】本発明の実施の形態の図１３の目的機械に対応
した説明用のハードウェア情報を示す図

【図９】本発明の実施の形態の説明用のスタックフレー
ム構成図

【図１０】本発明の実施の形態および従来のプログラム
処理方法における説明用のアプリケーション情報を含ま
ないＣ言語ソースコードを示す図

【図１１】本発明の実施の形態のハードウェア情報のフ
ォーマットを示す図

【図１２】本発明の従来のプログラム処理方法の目的機
械モデルを示す図

【図１３】本発明の実施の形態の説明用の目的機械を示
す図

【符号の説明】

１００コンパイラ上流処理１０１アセンブラコード生成処理１０２命令スケジューリング処理１０３オブジェクトコード生成処理１０４連結編集処理２００ソースコードファイル２０１アプリケーション情報ファイル２０２ハードウェア情報ファイル２０３オブジェクトコードファイル２０４実行形式コードファイル

Claims

【特許請求の範囲】

【請求項１】高級言語で記述された複数のソースコー
ドからなるプログラムを実行形式コードに変換する方法
であって、前記ソースコードを中間コード１に変換する
変換ステップ１と、最適化情報を用いて前記中間コード
１を中間コード２に最適化する最適化ステップと、前記
中間コード２を前記実行形式コードに変換する変換ステ
ップ２とを備えることを特徴とするプログラム処理方
法。
【請求項２】前記最適化ステップは、前記実行形式コ
ードを実行する目的機械の構成情報を抽出するハードウ
ェア情報抽出ステップと、前記ハードウェア情報抽出ス
テップにより得られたハードウェア情報を用いて中間コ
ード１の命令あるいは命令列を目的機械における実行に
好適になるように命令あるいは命令列を置き換えあるい
は並び替える命令最適化ステップを備えることを特徴と
する請求項１記載のプログラム処理方法。
【請求項３】前記最適化ステップは、前記ソースコー
ドからなるプログラムで実現されるアプリケーションの
特性情報を抽出するアプリケーション情報抽出ステップ
と、前記アプリケーション情報抽出ステップにより得ら
れたアプリケーション情報を用いて中間コード１の命令
あるいは命令列を目的機械における実行に好適になるよ
うに命令あるいは命令列を置き換えあるいは並び替える
命令最適化ステップを備えることを特徴とする請求項１
記載のプログラム処理方法。
【請求項４】前記ハードウェア情報抽出ステップは前
記ソースコードから抽出するステップを含むことを特徴
とする請求項２記載のプログラム処理方法。
【請求項５】前記ハードウェア情報抽出ステップは前
記ソースコードとは異なるファイルから抽出するステッ
プを含むことを特徴とする請求項２記載のプログラム処
理方法。
【請求項６】前記アプリケーション情報抽出ステップ
は前記ソースコードから抽出するステップを含むことを
特徴とする請求項３記載のプログラム処理方法。
【請求項７】前記アプリケーション情報抽出ステップ
は前記ソースコードとは異なるファイルから抽出するス
テップを含むことを特徴とする請求項３記載のプログラ
ム処理方法。
【請求項８】高級言語で記述された複数のソースコー
ドからなるプログラムを実行形式コードに変換する方法
であって、前記ソースコードを中間コード１に変換する
変換ステップ１と、最適化情報を用いて前記中間コード
１を中間コード２に最適化する最適化ステップと、前記
中間コード２を前記実行形式コードに変換する変換ステ
ップ２とを備え、前記最適化ステップが、前記実行形式
コードを実行する目的機械の並列アクセス可能なメモリ
の構成情報を抽出するハードウェア情報抽出ステップ
と、前記ソースコードからプログラムで実現されるアプ
リケーションのメモリ使用の特性情報を抽出するアプリ
ケーション情報と、命令間の並列実行可否を判定におけ
るメモリ資源競合を判定するとき前記ハードウェア情報
と前記アプリケーション情報の参照により互いに並列ア
クセス可能なメモリへのアクセス命令であると判明した
場合はメモリ資源の競合がないと判定し、そうでない場
合はメモリ資源の競合があると判定するメモリ資源競合
判定ステップを備えたことを特徴とするプログラム処理
方法。
【請求項９】前記ハードウェア情報が、並列アクセス
可能なメモリを識別するメモリ名であり、前記メモリ資
源競合判定ステップが前記メモリ名の一致／不一致で判
定するステップであることを特徴とする請求項８記載の
プログラム処理方法。
【請求項１０】前記ハードウェア情報に目的機械の構
成であるメモリの指定可能なアドレス範囲属性を含み、
前記最適化ステップにメモリアクセス命令のアドレスが
前記メモリアクセス命令のアクセスするメモリの前記ア
ドレス範囲属性で示されたアドレス範囲外にあるエラー
を検出するアドレス範囲エラー検出ステップと、前記ア
ドレス範囲エラー検出ステップでメモリアクセス命令の
アドレスが前記アドレス範囲外にある場合はエラー処理
を行うアドレス範囲エラー処理ステップを含むことを特
徴とする請求項８記載のプログラム処理方法。
【請求項１１】前記ハードウェア情報に目的機械の構
成であるメモリのアクセス可能なアクセス単位属性を含
み、前記最適化ステップにメモリアクセス命令のアクセ
ス単位が前記メモリアクセス命令のアクセスするメモリ
の前記アクセス単位属性で示されたアクセス単位より小
さいかあるいは２のベキ乗倍でないというエラーを検出
するアクセス単位エラー検出ステップと、前記アクセス
単位エラー検出ステップでエラー検出された場合はエラ
ー処理を行うアクセス単位エラー処理ステップを含むこ
とを特徴とする請求項８記載のプログラム処理方法。
【請求項１２】前記ハードウェア情報に目的機械の構
成であるメモリのアクセス可能なリードライト属性を含
み、前記最適化ステップに前記リードライト属性でリー
ド不可と示されたメモリに対するメモリアクセス命令が
リード命令であるか、前記リードライト属性でライト不
可と示されたメモリに対するメモリアクセス命令がライ
ト命令であるというエラーを検出するリードライト属性
エラー検出ステップと、前記リードライト属性エラー検
出ステップでエラーが検出された場合はエラー処理を行
うリードライト属性エラー検出ステップを含むことを特
徴とする請求項８記載のプログラム処理方法。
【請求項１３】前記ハードウェア情報に目的機械の構
成であるメモリのアクセス方法属性を含み、前記最適化
ステップに前記アクセス方法属性の示されたメモリをア
クセスするメモリアクセス命令を前記アクセス方法属性
で示すアクセス方法を指定したメモリアクセス命令に置
き換えるアクセス方法属性命令置換ステップを含むこと
を特徴とする請求項８記載のプログラム処理方法。
【請求項１４】前記ハードウェア情報に前記メモリ名
と前記アドレス範囲属性、前記アクセス単位属性、前記
リードライト属性、アクセス方法属性のいずれかを含ん
だ集合情報を識別する論理メモリ名を含み、前記メモリ
資源競合判定ステップに前記論理メモリ名からメモリ名
を検索し一致／不一致の判定に用いるステップを含み、
前記アドレス範囲エラー検出ステップ、前記アクセス単
位エラー検出ステップ、前記リードライト属性エラー検
出ステップ、前記アクセス方法属性命令置換ステップの
いずれかのステップに前記論理メモリ名からアドレス範
囲属性、アクセス単位属性、リードライト属性、アクセ
ス方法属性のいずれかを検索し使用するステップを含む
ことを特徴とする請求項８〜１３のいずれか１項に記載
のプログラム処理方法。
【請求項１５】前記変換ステップ２により得られた実
行形式コードが目的機械の構成である複数のメモリのう
ち少なくとも一つが使用されていないことを検出するメ
モリ未使用検出ステップと、前記実行形式コードの実行
時に未使用であると検出された目的機械のメモリを低消
費電力状態に設定するステップを備えることを特徴とす
る請求項８記載のプログラム処理方法。
【請求項１６】高級言語で記述された複数のソースコ
ードからなるプログラムを実行形式コードに変換する方
法であって、前記ソースコードを中間コード１に変換す
る変換ステップ１と、最適化情報を用いて前記中間コー
ド１を中間コード２に最適化する最適化ステップと、前
記中間コード２を前記実行形式コードに変換する変換ス
テップ２とを備えることを特徴とする請求項１記載のプ
ログラムを記録したコンピュータ読み取り可能な記録媒
体。
【請求項１７】前記最適化ステップは、前記実行形式
コードを実行する目的機械の構成情報を抽出するハード
ウェア情報抽出ステップと、前記ハードウェア情報抽出
ステップにより得られたハードウェア情報を用いて中間
コード１の命令あるいは命令列を目的機械における実行
に好適になるように命令あるいは命令列を置き換えある
いは並び替える命令最適化ステップを備えることを特徴
とする請求項１６記載のプログラムを記録したコンピュ
ータ読み取り可能な記録媒体。
【請求項１８】前記最適化ステップは、前記ソースコ
ードからなるプログラムで実現されるアプリケーション
の特性情報を抽出するアプリケーション情報抽出ステッ
プと、前記アプリケーション情報抽出ステップにより得
られたアプリケーション情報を用いて中間コード１の命
令あるいは命令列を目的機械における実行に好適になる
ように命令あるいは命令列を置き換えあるいは並び替え
る命令最適化ステップを備えることを特徴とする請求項
１６記載のプログラムを記録したコンピュータ読み取り
可能な記録媒体。
【請求項１９】高級言語で記述された複数のソースコ
ードからなるプログラムを実行形式コードに変換する方
法であって、前記ソースコードを中間コード１に変換す
る変換ステップ１と、最適化情報を用いて前記中間コー
ド１を中間コード２に最適化する最適化ステップと、前
記中間コード２を前記実行形式コードに変換する変換ス
テップ２とを備え、前記最適化ステップが、前記実行形
式コードを実行する目的機械の並列アクセス可能なメモ
リの構成情報を抽出するハードウェア情報抽出ステップ
と、前記ソースコードからプログラムで実現されるアプ
リケーションのメモリ使用の特性情報を抽出するアプリ
ケーション情報と、命令間の並列実行可否を判定におけ
るメモリ資源競合を判定するとき前記ハードウェア情報
と前記アプリケーション情報の参照により互いに並列ア
クセス可能なメモリへのアクセス命令であると判明した
場合はメモリ資源の競合がないと判定し、そうでない場
合はメモリ資源の競合があると判定するメモリ資源競合
判定ステップを備えたことを特徴とするプログラムを記
録したコンピュータ読み取り可能な記録媒体。
【請求項２０】前記ハードウェア情報に前記メモリ名
と前記アドレス範囲属性、前記アクセス単位属性、前記
リードライト属性、アクセス方法属性のいずれかを含ん
だ集合情報を識別する論理メモリ名を含み、前記メモリ
資源競合判定ステップに前記論理メモリ名からメモリ名
を検索し一致／不一致の判定に用いるステップを含み、
前記アドレス範囲エラー検出ステップ、前記アクセス単
位エラー検出ステップ、前記リードライト属性エラー検
出ステップ、前記アクセス方法属性命令置換ステップの
いずれかのステップに前記論理メモリ名からアドレス範
囲属性、アクセス単位属性、リードライト属性、アクセ
ス方法属性のいずれかを検索し使用するステップを含む
ことを特徴とする請求項８〜１３のいずれか１項に記載
のプログラムを記録したコンピュータ読み取り可能な記
録媒体。
【請求項２１】前記変換ステップ２により得られた実
行形式コードが目的機械の構成である複数のメモリのう
ち少なくとも一つが使用されていないことを検出するメ
モリ未使用検出ステップと前記実行形式コードの実行時
に未使用であると検出された目的機械のメモリを低消費
電力状態に設定するステップを有することを特徴とする
請求項８記載のプログラムを記録したコンピュータ読み
取り可能な記録媒体。
【請求項２２】前記請求項２、４〜５、８〜１５のい
ずれか１項に記載のハードウェア情報を記録したコンピ
ュータ読み取り可能な記録媒体。
【請求項２３】前記請求項３、６〜７、８〜１５のい
ずれか１項に記載のアプリケーション情報を記録したコ
ンピュータ読み取り可能な記録媒体。