JPH09212369A - 記憶域割り付け装置 - Google Patents
記憶域割り付け装置Info
- Publication number
- JPH09212369A JPH09212369A JP8330111A JP33011196A JPH09212369A JP H09212369 A JPH09212369 A JP H09212369A JP 8330111 A JP8330111 A JP 8330111A JP 33011196 A JP33011196 A JP 33011196A JP H09212369 A JPH09212369 A JP H09212369A
- Authority
- JP
- Japan
- Prior art keywords
- storage
- node
- storage area
- size
- allocation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F8/00—Arrangements for software engineering
- G06F8/40—Transformation of program code
- G06F8/41—Compilation
- G06F8/43—Checking; Contextual analysis
- G06F8/436—Semantic checking
- G06F8/437—Type checking
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F8/00—Arrangements for software engineering
- G06F8/40—Transformation of program code
- G06F8/41—Compilation
- G06F8/44—Encoding
- G06F8/443—Optimisation
- G06F8/4441—Reducing the execution time required by the program code
- G06F8/4442—Reducing the number of cache misses; Data prefetching
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F8/00—Arrangements for software engineering
- G06F8/40—Transformation of program code
- G06F8/41—Compilation
- G06F8/44—Encoding
- G06F8/447—Target code generation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
- G06F11/3409—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment for performance assessment
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
- G06F2201/885—Monitoring specific for caches
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computational Linguistics (AREA)
- Devices For Executing Special Programs (AREA)
Abstract
(57)【要約】
【課題】一般的に使用される記憶域割り付け順序を変更
することによって、実行コードに関するコンパイラ性能
の向上を実現するコンパイラ手段を提供する。 【解決手段】最小サイズの(変数等の)記憶域項目を活性
化レコードの基底アドレスに最も隣接した位置に割り付
ける手段、変数のアライメントに基づく順序に従って割
り付ける手段、記憶域項目に対するアクセスを予備的に
計測して、アクセス数の大きい項目を活性化レコードの
基底アドレスに近い位置に配置する手段、または、アク
セスが互いに時間的に接近している複数項目を同一キャ
ッシュ線上に割り付ける手段を設けてコンパイラ性能を
向上させる。
することによって、実行コードに関するコンパイラ性能
の向上を実現するコンパイラ手段を提供する。 【解決手段】最小サイズの(変数等の)記憶域項目を活性
化レコードの基底アドレスに最も隣接した位置に割り付
ける手段、変数のアライメントに基づく順序に従って割
り付ける手段、記憶域項目に対するアクセスを予備的に
計測して、アクセス数の大きい項目を活性化レコードの
基底アドレスに近い位置に配置する手段、または、アク
セスが互いに時間的に接近している複数項目を同一キャ
ッシュ線上に割り付ける手段を設けてコンパイラ性能を
向上させる。
Description
【０００１】
【発明の属する技術分野】本発明は、コンピュータに関
するもので、特に、ユーザ・プログラムにおいて宣言さ
れる自動変数のメモリ配置の改善を行うコンパイラ技
術、すなわち一般的に記憶領域割り付けと呼ばれる技術
に関するものである。
するもので、特に、ユーザ・プログラムにおいて宣言さ
れる自動変数のメモリ配置の改善を行うコンパイラ技
術、すなわち一般的に記憶領域割り付けと呼ばれる技術
に関するものである。
【０００２】
【従来の技術】コンパイラによる変数記憶領域割り付け
に対する従来技術の解決策は、変数がソース・プログラ
ムに現れる順序通りに変数をメモリに割り付けるという
ものであった。このアプローチは、変数のアドレス指定
順序を簡単に決定できるという利点を持つ。いくつかの
特許が、このような標準的記憶領域割り付け技術に対す
る改良を記載している。以下にあげる特許は、実行時に
動的情報に対して作用する記憶領域割り付け技術を開示
している。
に対する従来技術の解決策は、変数がソース・プログラ
ムに現れる順序通りに変数をメモリに割り付けるという
ものであった。このアプローチは、変数のアドレス指定
順序を簡単に決定できるという利点を持つ。いくつかの
特許が、このような標準的記憶領域割り付け技術に対す
る改良を記載している。以下にあげる特許は、実行時に
動的情報に対して作用する記憶領域割り付け技術を開示
している。
【０００３】１９９４年１１月２２日付けでS. Wei氏に
付与された米国特許第5,367,637号は、アプリケーショ
ンとリアルタイム・コンピュータ・システムの間に１つ
の層を挿入して、アプリケーションの仮想記憶域要求す
なわちバッファ要求を充足させるための２層構造を形成
する専用リアルタイム・コンピュータ・システムにおけ
る仮想記憶域管理の自己調整方法を記載している。この
方法は、１リアルタイム・ピリオドの間にすべての他の
バッファの作成を保証するために(第２層である)リアル
タイム・システムの割り付けが遅くなるという結果を生
む。自己調整層(第１層)がバッファ要求を充足するよう
に先ずチェックされ、一方第１層がバッファ要求充足に
失敗した時未調整の第２層がバッファ作成を開始する。
第２層のバッファ作成開始はモニタ機構によってモニタ
され、次の初期状態設定時に第１層を調整するため、新
しい事前割り付け定義がシステム使用履歴に基づいて引
き出される。
付与された米国特許第5,367,637号は、アプリケーショ
ンとリアルタイム・コンピュータ・システムの間に１つ
の層を挿入して、アプリケーションの仮想記憶域要求す
なわちバッファ要求を充足させるための２層構造を形成
する専用リアルタイム・コンピュータ・システムにおけ
る仮想記憶域管理の自己調整方法を記載している。この
方法は、１リアルタイム・ピリオドの間にすべての他の
バッファの作成を保証するために(第２層である)リアル
タイム・システムの割り付けが遅くなるという結果を生
む。自己調整層(第１層)がバッファ要求を充足するよう
に先ずチェックされ、一方第１層がバッファ要求充足に
失敗した時未調整の第２層がバッファ作成を開始する。
第２層のバッファ作成開始はモニタ機構によってモニタ
され、次の初期状態設定時に第１層を調整するため、新
しい事前割り付け定義がシステム使用履歴に基づいて引
き出される。
【０００４】１９９４年９月１３日付けでK. Karrick氏
に付与された米国特許第5,347,540号は、論理的分析の
ためデータの同期取得および非同期同時取得の間の対話
を提供しながらメモリ資源を節約する動的記憶域割り付
け方式を記載している。
に付与された米国特許第5,347,540号は、論理的分析の
ためデータの同期取得および非同期同時取得の間の対話
を提供しながらメモリ資源を節約する動的記憶域割り付
け方式を記載している。
【０００５】１９９３年９月２１日付けでW. Ashcraft,
G. Woodside Ill, G. Currington,K. Robb各氏に付与
された米国特許第5,247,660号は、光ディスクのような
１回書き込み型媒体の複数ボリュームを含むデータ処理
装置の大容量記憶装置における情報の記憶を管理する方
法を記載している。ボリュームは、各々が少くとも１つ
のファイル・セットを含むボリューム・セットに分類さ
れる。ファイル記憶の間に必要に応じてファイル・セッ
トおよびボリューム・セットのサイズは動的に増加され
る。
G. Woodside Ill, G. Currington,K. Robb各氏に付与
された米国特許第5,247,660号は、光ディスクのような
１回書き込み型媒体の複数ボリュームを含むデータ処理
装置の大容量記憶装置における情報の記憶を管理する方
法を記載している。ボリュームは、各々が少くとも１つ
のファイル・セットを含むボリューム・セットに分類さ
れる。ファイル記憶の間に必要に応じてファイル・セッ
トおよびボリューム・セットのサイズは動的に増加され
る。
【０００６】以下の特許は、不要部分回収システム環境
において動作する記憶域割り付け技術、すなわち余分な
データを排除する空間最適化手法を記載している。その
ようなアプローチは、本来的に動的なものであるので、
アプリケーションの静的コンパイルは対象としていな
い。
において動作する記憶域割り付け技術、すなわち余分な
データを排除する空間最適化手法を記載している。その
ようなアプローチは、本来的に動的なものであるので、
アプリケーションの静的コンパイルは対象としていな
い。
【０００７】１９９１年６月１８日付けでJ. Gurdおよ
びK. Kawakami両氏に付与の米国特許第5,025,367号は、
記憶域セクションにおける使用可能な空間の各々をそれ
ぞれの割り付けルーチンに関連づける並列記憶領域割り
付け方法を記載している。該方法は、それぞれの割り付
けルーチンに関する識別子を記憶する。使用されていな
い割り付けルーチンを識別するデータが記憶され、使用
可能な空間に関連づけられた割り付けルーチンのリスト
が維持される。ある１つの記憶空間がもはや使用されな
くなるとその都度、既にフリーとなっている空間で、今
未使用となった記憶空間と結合することができる空間の
割り付けルーチン識別子を決定する検査が実行される。
未使用割り付けルーチンに対応する第１の識別子および
既にフリーとなっている空間で今未使用となった記憶空
間と結合することができる空間に対応する第２の識別子
を含むフリー空間トークンが生成される。
びK. Kawakami両氏に付与の米国特許第5,025,367号は、
記憶域セクションにおける使用可能な空間の各々をそれ
ぞれの割り付けルーチンに関連づける並列記憶領域割り
付け方法を記載している。該方法は、それぞれの割り付
けルーチンに関する識別子を記憶する。使用されていな
い割り付けルーチンを識別するデータが記憶され、使用
可能な空間に関連づけられた割り付けルーチンのリスト
が維持される。ある１つの記憶空間がもはや使用されな
くなるとその都度、既にフリーとなっている空間で、今
未使用となった記憶空間と結合することができる空間の
割り付けルーチン識別子を決定する検査が実行される。
未使用割り付けルーチンに対応する第１の識別子および
既にフリーとなっている空間で今未使用となった記憶空
間と結合することができる空間に対応する第２の識別子
を含むフリー空間トークンが生成される。
【０００８】以下の特許および文献は、補助記憶装置に
関して作用する記憶領域割り付け技術を記載している。
１９９２年５月１２日付けでH. PenningsおよびH. Wijg
en両氏に付与された米国特許第5,113,509号は、１アト
ミック入出力操作中に直接アクセス記憶装置上のアクセ
ス状態レコードのデータを検査して変更する入出力検査
／設定操作を記載している。１９８２年１月１２日付け
で R. CliftonおよびR. Phares両氏に付与された米国
特許第4,310,883号は、アドレス可能なデータを含む複
数の記憶装置ボリュームを有する大容量記憶システムに
おいて、新たに受け取られたデータ・セットと最もよく
合致する記憶装置ボリュームを決定することによって新
たに受け取られたデータ・セットを最適の記憶装置ボリ
ュームに割り当てる方法を記載している。
関して作用する記憶領域割り付け技術を記載している。
１９９２年５月１２日付けでH. PenningsおよびH. Wijg
en両氏に付与された米国特許第5,113,509号は、１アト
ミック入出力操作中に直接アクセス記憶装置上のアクセ
ス状態レコードのデータを検査して変更する入出力検査
／設定操作を記載している。１９８２年１月１２日付け
で R. CliftonおよびR. Phares両氏に付与された米国
特許第4,310,883号は、アドレス可能なデータを含む複
数の記憶装置ボリュームを有する大容量記憶システムに
おいて、新たに受け取られたデータ・セットと最もよく
合致する記憶装置ボリュームを決定することによって新
たに受け取られたデータ・セットを最適の記憶装置ボリ
ュームに割り当てる方法を記載している。
【０００９】１９８７年２月１０日付Research Disclos
ure No. RD 274,059 (Derwent WPIAcc.No. 87077601/1
1)"Dynamic Reorganization of Disc Storage Allocati
onUsing Controller to Periodically Move Data Most
Frequently Accessed to Portion of Disc With Shorte
st Access Time"は、論理的シリンダが一層活発になっ
たか否かを決定する動的使用情報を周期的に検査するよ
うにプログラムされたデバイス制御機構を記載してい
る。シリンダが一層活発になったとすれば、その情報の
内容が、高活動性のための記憶装置ディスク上の好まし
い領域にコピーされる。
ure No. RD 274,059 (Derwent WPIAcc.No. 87077601/1
1)"Dynamic Reorganization of Disc Storage Allocati
onUsing Controller to Periodically Move Data Most
Frequently Accessed to Portion of Disc With Shorte
st Access Time"は、論理的シリンダが一層活発になっ
たか否かを決定する動的使用情報を周期的に検査するよ
うにプログラムされたデバイス制御機構を記載してい
る。シリンダが一層活発になったとすれば、その情報の
内容が、高活動性のための記憶装置ディスク上の好まし
い領域にコピーされる。
【００１０】R. R. Oldehoeftおよび S. J. Allan両氏
著Adaptive exact-fitstorage management,Communicati
ons of the ACM, vol. 21, no. 5は、(ランタイム時に)
動的情報に関して作用する記憶領域割り付け技術を記載
している。C. A. Eisenbeis氏著Strategy For Array Ma
nagement in Local Memory, Inst.Nat.Recherche Inf.A
utom., LeChesnay, Franceは、アレイおよびマトリック
スの部分をローカル記憶域に対し読み書きすべき時間お
よびプロセッサ干渉を管理する方法の決定を支援する管
理戦略方式を記載している。Aho, Seth, Ullman各氏共
著のCompilers, Principles, Techniques, and Tools,A
ddison-Wesley Publishing Company (1985)およびM. E.
Wolf氏著のImprovingLocality and Parallelism in Ne
sted Loops, Technical Report:CSL-TR-92538,CSL, Dep
t. of EE and CS, Stanford Universityにも動的記憶域
管理方法が記載されている。
著Adaptive exact-fitstorage management,Communicati
ons of the ACM, vol. 21, no. 5は、(ランタイム時に)
動的情報に関して作用する記憶領域割り付け技術を記載
している。C. A. Eisenbeis氏著Strategy For Array Ma
nagement in Local Memory, Inst.Nat.Recherche Inf.A
utom., LeChesnay, Franceは、アレイおよびマトリック
スの部分をローカル記憶域に対し読み書きすべき時間お
よびプロセッサ干渉を管理する方法の決定を支援する管
理戦略方式を記載している。Aho, Seth, Ullman各氏共
著のCompilers, Principles, Techniques, and Tools,A
ddison-Wesley Publishing Company (1985)およびM. E.
Wolf氏著のImprovingLocality and Parallelism in Ne
sted Loops, Technical Report:CSL-TR-92538,CSL, Dep
t. of EE and CS, Stanford Universityにも動的記憶域
管理方法が記載されている。
【００１１】
【発明が解決しようとする課題】プログラムの正確性に
対する妥協を行うことなく処理性能向上を達成すること
が求められている。更に、(コンパイル時に)静的情報を
取り扱い、プログラム・ソース言語の種類に関係なく自
動変数全体を対象とする解決策を提供できる技術が存在
すれば、特に有用である。
対する妥協を行うことなく処理性能向上を達成すること
が求められている。更に、(コンパイル時に)静的情報を
取り扱い、プログラム・ソース言語の種類に関係なく自
動変数全体を対象とする解決策を提供できる技術が存在
すれば、特に有用である。
【００１２】
【課題を解決するための手段】本発明は、従来技術にお
いて一般的に使用される記憶域割り付け順序を変更する
ことによって、プログラムの正確性に対する妥協を行う
ことなく、コンパイラによって生成される実行時コード
のコンパイラ性能の向上を実現する。本発明の方法およ
び装置は、以下の利点を生み出す効率的記憶領域割り付
けを提供する。 ＊一層小さいスタック・フレーム(活性化レコード）、 ＊一層少ないヒープ空間(静的データ記憶域)、 ＊空間局所性の改善による変数アクセス時間の向上、お
よび ＊キャッシュ・ヒット率の向上。
いて一般的に使用される記憶域割り付け順序を変更する
ことによって、プログラムの正確性に対する妥協を行う
ことなく、コンパイラによって生成される実行時コード
のコンパイラ性能の向上を実現する。本発明の方法およ
び装置は、以下の利点を生み出す効率的記憶領域割り付
けを提供する。 ＊一層小さいスタック・フレーム(活性化レコード）、 ＊一層少ないヒープ空間(静的データ記憶域)、 ＊空間局所性の改善による変数アクセス時間の向上、お
よび ＊キャッシュ・ヒット率の向上。
【００１３】本発明の１つの局面は、最適サイズ空間記
憶領域割り付けを提供する。すなわち、本発明は、デー
タ・アクセス各々毎に必要とされる命令をより少なくさ
せるように実行時コードを最適化させる。本発明は、ま
た、活性化レコードの一部である局所領域を可能な限り
小さくさせる。プロシージャまたは関数呼び出しが行わ
れる時は必ず、システム・スタック上にもう１つの活性
化レコードを追加する必要がある。局所領域が大きくな
れば、実行時に再帰的に呼び出すことができるルーチン
の数は減少する。局所領域が小さければ、ネストのレベ
ル数は大きくなり、百万のルーチンをも相互の上に呼び
出すことができる。活性化レコードが大きすぎれば、呼
び出すことができるルーチンの数は劇的に減少する。更
に、活性化レコードが小さければ、キャッシュ局所性の
向上が可能である。従って、記憶域の１項目をキャッシ
ュに入れる時、その直後に一時的局所性を持つ他の項目
をそのすぐ後に置くことができる機会が増加する。この
ようにして、活性化レコードが小さければ、活性化レコ
ードを表すために必要なキャッシュ線は少なくてすむ。
本発明は、また、可能な限り少ないスタック・フレーム
が提供されるように、アラインメントに基づく改良され
たソート方法を提供する。
憶領域割り付けを提供する。すなわち、本発明は、デー
タ・アクセス各々毎に必要とされる命令をより少なくさ
せるように実行時コードを最適化させる。本発明は、ま
た、活性化レコードの一部である局所領域を可能な限り
小さくさせる。プロシージャまたは関数呼び出しが行わ
れる時は必ず、システム・スタック上にもう１つの活性
化レコードを追加する必要がある。局所領域が大きくな
れば、実行時に再帰的に呼び出すことができるルーチン
の数は減少する。局所領域が小さければ、ネストのレベ
ル数は大きくなり、百万のルーチンをも相互の上に呼び
出すことができる。活性化レコードが大きすぎれば、呼
び出すことができるルーチンの数は劇的に減少する。更
に、活性化レコードが小さければ、キャッシュ局所性の
向上が可能である。従って、記憶域の１項目をキャッシ
ュに入れる時、その直後に一時的局所性を持つ他の項目
をそのすぐ後に置くことができる機会が増加する。この
ようにして、活性化レコードが小さければ、活性化レコ
ードを表すために必要なキャッシュ線は少なくてすむ。
本発明は、また、可能な限り少ないスタック・フレーム
が提供されるように、アラインメントに基づく改良され
たソート方法を提供する。
【００１４】本発明の別の局面は、プロファイルに基づ
く最適化方法を提供する。この方法は、次の記憶領域割
り付けパスの間に記憶域を最適に順序づけ配置する方法
を決定するために使用されるプログラム行動様態に関す
る情報を収集する。活性化レコードは、レコードのサイ
ズが増加する場合ある特定の項目をアクセスするため少
なくとも２つのＲＩＳＣ命令を必要とする可能性がある
ので、最も頻繁にアクセスされる項目を活性化レコード
の基底の近傍に記憶すれば、ＲＩＳＣプロセッサにおけ
る命令はただ１つで済む可能性が高い。
く最適化方法を提供する。この方法は、次の記憶領域割
り付けパスの間に記憶域を最適に順序づけ配置する方法
を決定するために使用されるプログラム行動様態に関す
る情報を収集する。活性化レコードは、レコードのサイ
ズが増加する場合ある特定の項目をアクセスするため少
なくとも２つのＲＩＳＣ命令を必要とする可能性がある
ので、最も頻繁にアクセスされる項目を活性化レコード
の基底の近傍に記憶すれば、ＲＩＳＣプロセッサにおけ
る命令はただ１つで済む可能性が高い。
【００１５】本発明のまた別の局面は一時的局所性に関
するもので、計測手段を与えてプログラムを予備的に実
行させ、その結果を基に、どんな変数がどのような順序
でアクセスされるべきか決定する。本発明は、変数のす
べてを表すグラフを構築する。グラフは、変数相互の直
前または直後に各変数がアクセスされる回数によって加
重される。時間的に互いに接近して一時的にアクセスさ
れる変数が同一のキャッシュ線上に割り当てられるよう
な順序形態で変数が配置される。１つの変数をサービス
するキャッシュ線がキャッシュに持ち込まれる時、次に
アクセスされるべき変数も、同一のキャッシュ線に割り
当てられているので、そのキャッシュに自動的に持ち込
まれる。従って、追加のキャッシュ線を取り出す必要性
が大幅に減少する。本発明の更に別の局面は、ヒープ割
り当てされる静的定義データに関連する静的持続記憶を
提供する。
するもので、計測手段を与えてプログラムを予備的に実
行させ、その結果を基に、どんな変数がどのような順序
でアクセスされるべきか決定する。本発明は、変数のす
べてを表すグラフを構築する。グラフは、変数相互の直
前または直後に各変数がアクセスされる回数によって加
重される。時間的に互いに接近して一時的にアクセスさ
れる変数が同一のキャッシュ線上に割り当てられるよう
な順序形態で変数が配置される。１つの変数をサービス
するキャッシュ線がキャッシュに持ち込まれる時、次に
アクセスされるべき変数も、同一のキャッシュ線に割り
当てられているので、そのキャッシュに自動的に持ち込
まれる。従って、追加のキャッシュ線を取り出す必要性
が大幅に減少する。本発明の更に別の局面は、ヒープ割
り当てされる静的定義データに関連する静的持続記憶を
提供する。
【００１６】本発明は、発明の課題を解決する手段とし
て、コード生成機構において自動変数の記憶域割り付け
を行う装置を含む。該装置は、型を宣言する手段、上記
自動変数を含む記憶域エンティティに上記型の１つを結
合して型結合記憶域エンティティを作成する手段、変数
記憶域エンティティを参照することによって変数記憶域
への読み書きを可能にする手段、を備え、特定言語に依
存しないコード中間表現を使用して記憶域割り付けを実
行する。
て、コード生成機構において自動変数の記憶域割り付け
を行う装置を含む。該装置は、型を宣言する手段、上記
自動変数を含む記憶域エンティティに上記型の１つを結
合して型結合記憶域エンティティを作成する手段、変数
記憶域エンティティを参照することによって変数記憶域
への読み書きを可能にする手段、を備え、特定言語に依
存しないコード中間表現を使用して記憶域割り付けを実
行する。
【００１７】
【発明の実施の形態】図１は、プロセッサ・キャッシュ
を含むユニプロセッサ・コンピュータのアーキテクチャ
１０を示すブロック図である。図１において、プロセッ
サ１１は、システム・バス１５と交信するキャッシュ１
２を含む。また、システム・メモリ１３および１つまた
は複数の入出力装置１４がシステム・バスと交信する。
を含むユニプロセッサ・コンピュータのアーキテクチャ
１０を示すブロック図である。図１において、プロセッ
サ１１は、システム・バス１５と交信するキャッシュ１
２を含む。また、システム・メモリ１３および１つまた
は複数の入出力装置１４がシステム・バスと交信する。
【００１８】図２は、コンパイラ３０構成の機能の概要
を示す図である。Ｃ３１、フォートラン３２およびパス
カル３３のような言語における種々のフロント・エンド
が同じバックエンド３６とインターフェースする。(集
合的に符号３４で表されている)フロントエンドは、バ
ックエンドによって使用される機械独立的中間表示(int
ermediate representationの頭文字をとって以下ＩＲと
略称する場合がある)を生成する。バックエンド３６が
コード生成機構３７を使用して、ＩＲ３５をマシン・コ
ード３８に変換し、変換されたマシン・コードがリンク
およびロードの後コンピュータ１０上で実行される。こ
の一般的モデルにおいて、ＩＲは、現在時活性化レコー
ドのあらかじめ定義された位置からのオフセットをアク
セスすることによって(局所変数としても知られる)自動
変数の読み書きを可能にする。このような方法は、しば
しばＳＰ基準アクセス(すなわちスタック・ポインタ基
底からのオフセットによるアクセス)と呼ばれる。
を示す図である。Ｃ３１、フォートラン３２およびパス
カル３３のような言語における種々のフロント・エンド
が同じバックエンド３６とインターフェースする。(集
合的に符号３４で表されている)フロントエンドは、バ
ックエンドによって使用される機械独立的中間表示(int
ermediate representationの頭文字をとって以下ＩＲと
略称する場合がある)を生成する。バックエンド３６が
コード生成機構３７を使用して、ＩＲ３５をマシン・コ
ード３８に変換し、変換されたマシン・コードがリンク
およびロードの後コンピュータ１０上で実行される。こ
の一般的モデルにおいて、ＩＲは、現在時活性化レコー
ドのあらかじめ定義された位置からのオフセットをアク
セスすることによって(局所変数としても知られる)自動
変数の読み書きを可能にする。このような方法は、しば
しばＳＰ基準アクセス(すなわちスタック・ポインタ基
底からのオフセットによるアクセス)と呼ばれる。
【００１９】図２は、コード生成機構において、低水準
ＲＩＳＣコード、すなわちＲＩＳＣ型プロセッサによっ
て実行されるコードが生成される様態を示している。コ
ード生成機構は、コードを取り出し、コード生成機構が
コードを理解するのに役立つ補助データ構造を生成し、
次に、最適化された最終的命令ストリームが目標プロセ
ッサ・アーキテクチャ上で可能な限り迅速に実行するよ
うにコードの変換またはコードの修正を開始する。
ＲＩＳＣコード、すなわちＲＩＳＣ型プロセッサによっ
て実行されるコードが生成される様態を示している。コ
ード生成機構は、コードを取り出し、コード生成機構が
コードを理解するのに役立つ補助データ構造を生成し、
次に、最適化された最終的命令ストリームが目標プロセ
ッサ・アーキテクチャ上で可能な限り迅速に実行するよ
うにコードの変換またはコードの修正を開始する。
【００２０】本明細書に記述されるコード生成機構は、
(本発明の好ましい実施形態においては、米国カリフォ
ルニア州パロアルト所在のヒューレット・パッカード社
によって所有されるＰＡ−ＲＩＳＣアーキテクチャであ
る)特定のＲＩＳＣアーキテクチャの固有の特性を理解
する機械依存型最適化プログラムを用いて実施されてい
る。本発明が特定のコード生成機構との関連をもって記
述されてはいるが、本発明が、ソース・コード・レベル
においてソース・コードを見るプリプロセッサ例えば高
水準最適化プログラムとしても容易に適用できることは
認められるべきである。しかし、そのようなアプリケー
ションが機械固有のコード生成機構のための特定のコー
ド・シーケンスに限定されるので、バックエンド・コー
ド生成機構において本発明を実施する方が一般的には望
ましい。本発明のコード生成機構は、本明細書が教示す
る各種強化を適用するのが有益である場合また適用しな
い方が有益である場合について適切な知識を持つものと
みなされる。
(本発明の好ましい実施形態においては、米国カリフォ
ルニア州パロアルト所在のヒューレット・パッカード社
によって所有されるＰＡ−ＲＩＳＣアーキテクチャであ
る)特定のＲＩＳＣアーキテクチャの固有の特性を理解
する機械依存型最適化プログラムを用いて実施されてい
る。本発明が特定のコード生成機構との関連をもって記
述されてはいるが、本発明が、ソース・コード・レベル
においてソース・コードを見るプリプロセッサ例えば高
水準最適化プログラムとしても容易に適用できることは
認められるべきである。しかし、そのようなアプリケー
ションが機械固有のコード生成機構のための特定のコー
ド・シーケンスに限定されるので、バックエンド・コー
ド生成機構において本発明を実施する方が一般的には望
ましい。本発明のコード生成機構は、本明細書が教示す
る各種強化を適用するのが有益である場合また適用しな
い方が有益である場合について適切な知識を持つものと
みなされる。
【００２１】本発明が特定言語から独立した技術を提供
することを可能にするため、標準的に認められている自
動変数の記憶領域割り付けの位置を変更することが先ず
必要である。このタスクは、典型的にはフロントエンド
によって実行されるが、本発明は、コード生成機構の段
階までこの操作を延期する手段を提供する。図３は、本
発明に従って中間表示ＩＲを拡大させる様態を示してい
る。ＩＲ３５は次のように拡大されなければならない。 １. 変数の型の記述を可能にするようにＩＲを拡大す
る。型情報は、変数のサイズおよびその他の特性を含
む。これは、ＩＲにおける型の宣言(ステップ４１)と呼
ばれる。 ２. (変数などの)記憶域エンティティすなわち記憶域項
目が既に宣言された一定の型を持つことを示す手段を提
供するようにＩＲを拡大する。これは、記憶域項目に対
する型の結合(ステップ４２)と呼ばれる。この結果、今
や、変数は、型結合記憶域項目である。 ３. ＳＰに対する位置ではなく記憶域項目を参照するこ
とによって変数が読み書きされる(ステップ４３)ように
ＩＲを拡大する。一旦ＩＲ拡大が実施されれば、記憶領
域割り付け(ステップ４４)は、フロントエンド３４では
なくコード生成機構３７によって実行することが可能と
なる。これによって、ＩＲ３５を生成するあらゆるフロ
ントエンドが同じ利益を享受することが可能になり、Ｉ
Ｒは、言語独立的となる(各フロントエンドが異なるソ
ース言語コードを同じＩＲに変換する)。
することを可能にするため、標準的に認められている自
動変数の記憶領域割り付けの位置を変更することが先ず
必要である。このタスクは、典型的にはフロントエンド
によって実行されるが、本発明は、コード生成機構の段
階までこの操作を延期する手段を提供する。図３は、本
発明に従って中間表示ＩＲを拡大させる様態を示してい
る。ＩＲ３５は次のように拡大されなければならない。 １. 変数の型の記述を可能にするようにＩＲを拡大す
る。型情報は、変数のサイズおよびその他の特性を含
む。これは、ＩＲにおける型の宣言(ステップ４１)と呼
ばれる。 ２. (変数などの)記憶域エンティティすなわち記憶域項
目が既に宣言された一定の型を持つことを示す手段を提
供するようにＩＲを拡大する。これは、記憶域項目に対
する型の結合(ステップ４２)と呼ばれる。この結果、今
や、変数は、型結合記憶域項目である。 ３. ＳＰに対する位置ではなく記憶域項目を参照するこ
とによって変数が読み書きされる(ステップ４３)ように
ＩＲを拡大する。一旦ＩＲ拡大が実施されれば、記憶領
域割り付け(ステップ４４)は、フロントエンド３４では
なくコード生成機構３７によって実行することが可能と
なる。これによって、ＩＲ３５を生成するあらゆるフロ
ントエンドが同じ利益を享受することが可能になり、Ｉ
Ｒは、言語独立的となる(各フロントエンドが異なるソ
ース言語コードを同じＩＲに変換する)。
【００２２】図４は、本発明に従った、サイズに基づく
最適記憶領域割り付け４４を示している。今や、記憶領
域割り付けの責任は、コード生成機構３７にある。コー
ド生成機構は、すべての型結合記憶域項目を収集して
(ステップ５１)、それらをサイズに基づいてソートする
(ステップ５２)。型によって定まるものであるが、最小
サイズを持つ記憶域項目が先頭にソートされ、最大サイ
ズの記憶域項目が末尾にソートされる。サイズに基づく
割り付けアルゴリズムは次の通りである。 BEGIN(開始):割り当てられるべき項目がなお存在する場
合、以下を実行： ａ. そのサイズの記憶域項目がなくなる(ステップ５３)
まで、 最小サイズを持つ記憶域項目を割り付ける(ステ
ップ５２)。 ｂ. 次に最も小さいサイズの項目を選択する(ステップ
５４)。 ｃ. BEGINへ戻る。
最適記憶領域割り付け４４を示している。今や、記憶領
域割り付けの責任は、コード生成機構３７にある。コー
ド生成機構は、すべての型結合記憶域項目を収集して
(ステップ５１)、それらをサイズに基づいてソートする
(ステップ５２)。型によって定まるものであるが、最小
サイズを持つ記憶域項目が先頭にソートされ、最大サイ
ズの記憶域項目が末尾にソートされる。サイズに基づく
割り付けアルゴリズムは次の通りである。 BEGIN(開始):割り当てられるべき項目がなお存在する場
合、以下を実行： ａ. そのサイズの記憶域項目がなくなる(ステップ５３)
まで、 最小サイズを持つ記憶域項目を割り付ける(ステ
ップ５２)。 ｂ. 次に最も小さいサイズの項目を選択する(ステップ
５４)。 ｃ. BEGINへ戻る。
【００２３】記憶領域割り付けがコード生成機構で行わ
れる時、最も小さい記憶域項目が、活性化レコードの基
底アドレスにできる限り近い位置に割り当てられ、最も
大きい記憶域項目が、活性化レコードの基底アドレスか
ら最も離れている位置に割り当てられる。その結果、活
性化レコードの基底アドレスからの記憶域項目すべての
オフセット値の総和が最小に保たれる。これによって以
下のような多数の利点が生まれる。
れる時、最も小さい記憶域項目が、活性化レコードの基
底アドレスにできる限り近い位置に割り当てられ、最も
大きい記憶域項目が、活性化レコードの基底アドレスか
ら最も離れている位置に割り当てられる。その結果、活
性化レコードの基底アドレスからの記憶域項目すべての
オフセット値の総和が最小に保たれる。これによって以
下のような多数の利点が生まれる。
【００２４】１. アクセスあたりの命令数の減少 ＲＩＳＣアーキテクチャにおいては、BASE_REGISTER+OF
FSETアクセスを復号する命令は、アドレス範囲(すなわ
ち命令において復号されることができるオフセットの許
容サイズ)が限られている。例えば、ＰＡ−ＲＩＳＣに
おいては、このオフセットは、１４ビット(２14＝１６
３８４)に限られている。従って、基底レジスタの値か
ら１６３８４記憶単位(バイト)以上離れている変数はい
ずれも１つの命令でアクセスすることができない。この
サイズ制限の範囲内に置かれる記憶域項目の数を増加さ
せることによって、一層多数の記憶域項目を単一のＲＩ
ＳＣ命令でアクセスすることができる。これによって、
すべての記憶域項目をアクセスするために必要なすべて
の命令の総和が減り、処理速度が向上し、実行プログラ
ム・サイズが減少する。
FSETアクセスを復号する命令は、アドレス範囲(すなわ
ち命令において復号されることができるオフセットの許
容サイズ)が限られている。例えば、ＰＡ−ＲＩＳＣに
おいては、このオフセットは、１４ビット(２14＝１６
３８４)に限られている。従って、基底レジスタの値か
ら１６３８４記憶単位(バイト)以上離れている変数はい
ずれも１つの命令でアクセスすることができない。この
サイズ制限の範囲内に置かれる記憶域項目の数を増加さ
せることによって、一層多数の記憶域項目を単一のＲＩ
ＳＣ命令でアクセスすることができる。これによって、
すべての記憶域項目をアクセスするために必要なすべて
の命令の総和が減り、処理速度が向上し、実行プログラ
ム・サイズが減少する。
【００２５】２. 局所的記憶領域(従って活性化レコー
ド)の大きさの減少 一般的に、所与の型の記憶域項目は、アラインメント制
約を持つ。例えば、サイズが３２ビットの型の記憶域項
目は３２ビット境界の記憶位置に割り付けられ(４バイ
ト・アライメントとも呼ばれる)、また、１６ビット・
記憶域項目は１６ビット境界(２バイト・アライメント)
に、６４ビット・記憶域項目は６４ビット境界(８バイ
ト・アライメント)に、それぞれ割り付けられねばなら
ない。記憶領域割り付けの間に、次の使用可能バイト位
置が記憶域項目の型の要求に合わない場合、埋め込みビ
ットが埋められる。この埋込みは無駄な、使われない空
間である。
ド)の大きさの減少 一般的に、所与の型の記憶域項目は、アラインメント制
約を持つ。例えば、サイズが３２ビットの型の記憶域項
目は３２ビット境界の記憶位置に割り付けられ(４バイ
ト・アライメントとも呼ばれる)、また、１６ビット・
記憶域項目は１６ビット境界(２バイト・アライメント)
に、６４ビット・記憶域項目は６４ビット境界(８バイ
ト・アライメント)に、それぞれ割り付けられねばなら
ない。記憶領域割り付けの間に、次の使用可能バイト位
置が記憶域項目の型の要求に合わない場合、埋め込みビ
ットが埋められる。この埋込みは無駄な、使われない空
間である。
【００２６】サイズに基づいて記憶域項目をソートする
ことによって、同じアラインメント要求を持つ記憶域項
目が相互に隣接するように割り付けられ、そのため埋込
みの必要性は大幅に減少する。この結果、埋込みによっ
て無駄になる記憶空間量が減少し、従って、スタック・
フレーム全体のサイズが減少する。スタック・フレーム
・サイズが減少すれば、一層多くの記憶域項目が上述の
アドレス範囲内に入ることが可能になり、すべての記憶
域項目をアクセスするために必要とされる命令の総和が
減少し(アクセス当たりの命令数が減少し)、また、動的
に割り当てされるスタック・フレームの数が増加し、各
スタック・フレームのサイズの減少によって動的実行時
ネスト数の最大値が増加する。
ことによって、同じアラインメント要求を持つ記憶域項
目が相互に隣接するように割り付けられ、そのため埋込
みの必要性は大幅に減少する。この結果、埋込みによっ
て無駄になる記憶空間量が減少し、従って、スタック・
フレーム全体のサイズが減少する。スタック・フレーム
・サイズが減少すれば、一層多くの記憶域項目が上述の
アドレス範囲内に入ることが可能になり、すべての記憶
域項目をアクセスするために必要とされる命令の総和が
減少し(アクセス当たりの命令数が減少し)、また、動的
に割り当てされるスタック・フレームの数が増加し、各
スタック・フレームのサイズの減少によって動的実行時
ネスト数の最大値が増加する。
【００２７】事例：本例における型サイズおよびアライ
メント制約は次の表１の通りである。
メント制約は次の表１の通りである。
【００２８】
【表１】型 サイズ アライメント制約 char １バイト 少なくとも１バイトにアライメントされること short ２バイト 少なくとも２バイトにアライメントされること int ４バイト 少なくとも４バイトにアライメントされること
【００２９】
【表２】 procedure() { char c1; int i1; char c2; short s1; }
【００３０】標準的記憶領域割り付け技術は、次の表３
のように、宣言の順序で割り付けるので、結果として、
割り付けられる型の制約のため不必要な埋込みが行われ
る。
のように、宣言の順序で割り付けるので、結果として、
割り付けられる型の制約のため不必要な埋込みが行われ
る。
【００３１】
【表３】 offset 0: c1 offset 1: <埋め込み> offset 2: <埋め込み> offset 3: <埋め込み> offset 4: i1 offset 5: i1 offset 6: i1 offset 7: i1 offset 8: c2 offset 9: <埋め込み> offset 10: s1 offset 11: s1
【００３２】上記局所記憶領域を表するために必要とさ
れる１２バイトのうち４バイトが無駄な埋み込みであ
る。各記憶域項目に関する基底局所記憶領域ポインタか
らの平均オフセット(offset)は、(０＋４＋８＋１０)／
４＝５.５バイトである。
れる１２バイトのうち４バイトが無駄な埋み込みであ
る。各記憶域項目に関する基底局所記憶領域ポインタか
らの平均オフセット(offset)は、(０＋４＋８＋１０)／
４＝５.５バイトである。
【００３３】次の表４は、上述のサイズに基づく割り付
けアルゴリズムを使用した割り付けである。
けアルゴリズムを使用した割り付けである。
【００３４】
【表４】 offset 0: c1 offset 1: c2 offset 2: s1 offset 3: s1 offset 4: i1 offset 5: i1 offset 6: i1 offset 7: i1
【００３５】この例はわずかに８バイトだけが必要とさ
れ、無駄なバイトは１つもない。各記憶域項目に関する
平均オフセットは、(０＋１＋２＋４)／４＝１.７５バ
イトであり、従来技術の方法の５.５バイトに比較して
顕著な改善である。
れ、無駄なバイトは１つもない。各記憶域項目に関する
平均オフセットは、(０＋１＋２＋４)／４＝１.７５バ
イトであり、従来技術の方法の５.５バイトに比較して
顕著な改善である。
【００３６】ユーザ宣言の順序に基づく記憶領域割り付
けという従来技術の方法は、本発明によって提供される
改善の観点からもはや必要ではないので、以下、その他
の最適化基準のいくつかの使用を考察する。これらの各
々はそれぞれ異なる利点を持ち、ユーザはコンパイル時
オプションの使用によってそれぞれを使用することがで
きる。
けという従来技術の方法は、本発明によって提供される
改善の観点からもはや必要ではないので、以下、その他
の最適化基準のいくつかの使用を考察する。これらの各
々はそれぞれ異なる利点を持ち、ユーザはコンパイル時
オプションの使用によってそれぞれを使用することがで
きる。
【００３７】１. 最小局所記憶領域(アラインメントに
基づくソート) 図５は、本発明に従ったアラインメントに基づく割り付
け方法を示す流れ図である。アラインメントは記憶領域
割り付けを実行する時に考慮されるポイントである。ま
た、アラインメント制約のために必要とされる埋め込み
の付加を除去することによって、全スタック・フレーム
・サイズが減少する。自動変数のために使用されるスタ
ック・フレームの部分は、局所的記憶領域と呼ばれる。
相対的に大きいアラインメント制約を持つ記憶域項目を
先ず割り当て、次に小さいアライメント制約を持つ項目
で埋め込み穴を埋めることによって、局所的記憶領域の
サイズを最小限に保つことができる。これは、サイズに
基づく割り当ての実行と相反するものである。従って、
上述のソート・アルゴリズムは次のように修正される。
基づくソート) 図５は、本発明に従ったアラインメントに基づく割り付
け方法を示す流れ図である。アラインメントは記憶領域
割り付けを実行する時に考慮されるポイントである。ま
た、アラインメント制約のために必要とされる埋め込み
の付加を除去することによって、全スタック・フレーム
・サイズが減少する。自動変数のために使用されるスタ
ック・フレームの部分は、局所的記憶領域と呼ばれる。
相対的に大きいアラインメント制約を持つ記憶域項目を
先ず割り当て、次に小さいアライメント制約を持つ項目
で埋め込み穴を埋めることによって、局所的記憶領域の
サイズを最小限に保つことができる。これは、サイズに
基づく割り当ての実行と相反するものである。従って、
上述のソート・アルゴリズムは次のように修正される。
【００３８】アラインメントに基づく割り付けアルゴリ
ズム BEGIN:割り付けられるべき項目がなおある場合(ステッ
プ６０)、以下を実行： ａ. 次の記憶域項目を割り付けるため埋め込み穴が必要
とされるまで、最大アライメント制約を持つ記憶域項目
を割り付ける(ステップ６２) ｂ. 埋め込み穴が必要とされる時、次の使用可能アドレ
スに割り付けできる最大アライメント制約を持つ項目を
特定する(ステップ６３)。 ｃ. その項目を割り付ける(ステップ６４)。 ｄ. BEGINへ戻る。
ズム BEGIN:割り付けられるべき項目がなおある場合(ステッ
プ６０)、以下を実行： ａ. 次の記憶域項目を割り付けるため埋め込み穴が必要
とされるまで、最大アライメント制約を持つ記憶域項目
を割り付ける(ステップ６２) ｂ. 埋め込み穴が必要とされる時、次の使用可能アドレ
スに割り付けできる最大アライメント制約を持つ項目を
特定する(ステップ６３)。 ｃ. その項目を割り付ける(ステップ６４)。 ｄ. BEGINへ戻る。
【００３９】２. アクセス数考慮 図６は、本発明に従ったプロファイルに基づく最適化方
法の流れ図である。プロファイルに基づく方法は、プロ
グラムに計測手段を与え、プログラム行動様態に関する
動的情報を収集しながらプログラムが予備的に実行する
ことを可能にさせる。プログラムはこの新しい情報を用
いて再コンパイルされる。このプロファイル型最適化ア
プローチでは、最も頻繁にアクセスされる記憶域項目を
局所記憶領域の基底アドレスに最も近い位置に割り付け
ることによって記憶領域割り付けが行われる。このアプ
ローチの目標は、記憶域項目に対するアクセスの最大数
が最も少ない命令で実行されることを保証することであ
る。プロファイル作成のための予備的実行の間にほとん
どアクセスされない記憶域項目は、基底アドレスから最
も離れた位置に割り付けられ、上述のアドレス範囲の制
約のため付加的命令が必要となる可能性がある。
法の流れ図である。プロファイルに基づく方法は、プロ
グラムに計測手段を与え、プログラム行動様態に関する
動的情報を収集しながらプログラムが予備的に実行する
ことを可能にさせる。プログラムはこの新しい情報を用
いて再コンパイルされる。このプロファイル型最適化ア
プローチでは、最も頻繁にアクセスされる記憶域項目を
局所記憶領域の基底アドレスに最も近い位置に割り付け
ることによって記憶領域割り付けが行われる。このアプ
ローチの目標は、記憶域項目に対するアクセスの最大数
が最も少ない命令で実行されることを保証することであ
る。プロファイル作成のための予備的実行の間にほとん
どアクセスされない記憶域項目は、基底アドレスから最
も離れた位置に割り付けられ、上述のアドレス範囲の制
約のため付加的命令が必要となる可能性がある。
【００４０】アクセス数アルゴリズム PRELIMINARY(予備段階): ａ. プロファイルに基づく計測の仕組みを与えてプログ
ラムをコンパイルする(ステップ１００)。 ｂ. 共通使用を表す入力ストリーム(テスト・データ)を
用いて、上記コンパイルされたプログラムを実行する
(ステップ１０１)。各記憶域項目に対する総アクセス数
を記録する(ステップ１０２)。 ｃ. 収集したアクセス行動様態を使用してプログラムを
再コンパイルする。 BEGIN:割り付けるべき項目がある(ステップ１０４)間、
以下を実行する： ｄ. 計測ランの間に最大アクセス数を記録した項目を特
定する(ステップ１０５)。 ｅ. その項目を次に使用可能な位置(すなわち局所記憶
領域の基底アドレスに最も近い使用可能位置)に割り付
ける(ステップ１０６) ｆ. BEGINへ戻る。
ラムをコンパイルする(ステップ１００)。 ｂ. 共通使用を表す入力ストリーム(テスト・データ)を
用いて、上記コンパイルされたプログラムを実行する
(ステップ１０１)。各記憶域項目に対する総アクセス数
を記録する(ステップ１０２)。 ｃ. 収集したアクセス行動様態を使用してプログラムを
再コンパイルする。 BEGIN:割り付けるべき項目がある(ステップ１０４)間、
以下を実行する： ｄ. 計測ランの間に最大アクセス数を記録した項目を特
定する(ステップ１０５)。 ｅ. その項目を次に使用可能な位置(すなわち局所記憶
領域の基底アドレスに最も近い使用可能位置)に割り付
ける(ステップ１０６) ｆ. BEGINへ戻る。
【００４１】３. 一時的局地性考慮(キャッシュ線考慮) 図７は、本発明に従った一時的局所性アルゴリズムを示
す流れ図である。この技術の目標は、一時的に近接して
すなわち時間的に互いに近接してアクセスされる記憶域
項目を同一キャッシュ線上に割り付けることによって、
キャッシュ・ヒット率を向上させることである。次々と
連続してアクセスされる記憶域項目が同一キャッシュ線
上に位置づけられているので、この方法はキャッシュ・
ヒット率を向上させる。
す流れ図である。この技術の目標は、一時的に近接して
すなわち時間的に互いに近接してアクセスされる記憶域
項目を同一キャッシュ線上に割り付けることによって、
キャッシュ・ヒット率を向上させることである。次々と
連続してアクセスされる記憶域項目が同一キャッシュ線
上に位置づけられているので、この方法はキャッシュ・
ヒット率を向上させる。
【００４２】このアプローチはグラフを活用する。当該
グラフにおいて、各記憶域項目はノードとして表され、
各ノードの間の辺が、その前後の記憶域項目との直前ま
たは直後にアクセスされた回数を示す値を持つ。すなわ
ち、グラフは一時的局所性の大きさを表現する。次に、
このグラフに基づいて、最大の一時的局所性を持つ記憶
域項目が同一キャッシュ線上に割り付けられる。記憶空
間キャッシュ先取り手法がコンパイラに組み込まれる場
合、このアルゴリズムの利点は増幅する。記憶空間キャ
ッシュ先取り手法は、取り出されつつある現在時キャッ
シュ線にすぐ続く１つまたは複数のキャッシュ線をメモ
りから取り出す技術である。
グラフにおいて、各記憶域項目はノードとして表され、
各ノードの間の辺が、その前後の記憶域項目との直前ま
たは直後にアクセスされた回数を示す値を持つ。すなわ
ち、グラフは一時的局所性の大きさを表現する。次に、
このグラフに基づいて、最大の一時的局所性を持つ記憶
域項目が同一キャッシュ線上に割り付けられる。記憶空
間キャッシュ先取り手法がコンパイラに組み込まれる場
合、このアルゴリズムの利点は増幅する。記憶空間キャ
ッシュ先取り手法は、取り出されつつある現在時キャッ
シュ線にすぐ続く１つまたは複数のキャッシュ線をメモ
りから取り出す技術である。
【００４３】アレイまたはマトリックスのアクセス局地
性ではなく、変数(記憶域項目)間の一時的局地性情報を
使用してアプリケーション処理性能を向上させる技術は
以下の記述の通りである。以下は、記憶域割り付けを実
行する場合に一時的局地性を考慮するアルゴリズムの一
例である。これは、商用コンパイラにおいて効率的に実
行することができる低複雑性オーバーヘッド・アルゴリ
ズム(N logN)である。アルゴリズムは、最適な一時的局
所性を提供するように意図されてなく、単に最適化され
た一時的局地性を提供するだけである。
性ではなく、変数(記憶域項目)間の一時的局地性情報を
使用してアプリケーション処理性能を向上させる技術は
以下の記述の通りである。以下は、記憶域割り付けを実
行する場合に一時的局地性を考慮するアルゴリズムの一
例である。これは、商用コンパイラにおいて効率的に実
行することができる低複雑性オーバーヘッド・アルゴリ
ズム(N logN)である。アルゴリズムは、最適な一時的局
所性を提供するように意図されてなく、単に最適化され
た一時的局地性を提供するだけである。
【００４４】一時的局所性アルゴリズム PRELIMINARY(予備段階): ａ. 当該アーキテクチャのキャッシュ線サイズの倍数の
境界制約に基づいて各スタック・フレームが割り当てら
れていることを確認する(ステップ１２０)。これは、割
り付け機構が自動変数をキャッシュ線境界内に静的に割
り付けることを可能にするために必要である。 ｂ. 共通使用を表す入力ストリーム(テスト・データ)を
用いて、計測仕組みを組み入れられたプログラムを実行
する(ステップ１２１)。プログラムの実行とともに上記
のような重みを持つグラフを作成する(ステップ１２
２)。各記憶域項目がアクセスされる都度、グラフの該
当する辺に１を加える(ステップ１２３)。そのノードの
両側が現在時記憶域項目および最後にアクセスされた項
目を表す辺が選択される。各ノードを未割り付けとして
マークする(ステップ１２４)。 ｃ. 上記ステップｂで収集したアクセス行動様態を用い
てプログラムを再コンパイルする(ステップ１２５)。 BEGIN:割り付けされるべき項目がなお存在する(ステッ
プ１２６)限り、以下を実行する： ｄ. 最も大きい重みを持つ辺を特定する(ステップ１２
７)。その辺の両側のノードをノード１およびノード２
とする。 ｅ. ノード１およびノード２が割り付け済とマークされ
ていれば(ステップ１２８)、その辺をグラフから消去し
(ステップ１３８)、BEGINへ戻る。割り付けされていな
ければ、ｆへ進む。 ｆ. 片方のノードが割り付け済で他方が未割り付けとマ
ークされていれば(ステップ１２９)、未割り付けとマー
クされているノードを次の使用可能位置に割り付け、そ
のノードを割り付け済とマークして(ステップ１３０)、
MERGEへ進む。両方が未割り付けであれば、ｇへ進む。 ｇ. ２つの未割り付け記憶域項目を次の使用可能位置に
割り付け、それらを割り付け済とマークして(ステップ
１３１)、MERGEへ進む。 MERGE:ここまでのステップで割り付けられた２つの記憶
域項目を１つにマージする。 ｈ. ノード１およびノード２の結合を表す新しいノード
を作成する(１３２)。この新しいノードをNode.Newと呼
ぶ。Node.Newを割り付け済とマークする。 ｉ. グラフの中でノード１が一方の側にあるすべての辺
について、 ｉ.１)その辺の他方のノードをNode.Otherと呼ぶ。 ｉ.２)Node.NewとNode.Otherの間に新しい辺を作成す
る。その重みは初期的にノード１とNode.Otherとの間の
辺の重みを与える。 ｉ.３)ノード２とNode.Otherの間の辺があれば、その重
みをNode.NewとNode.Otherの間の辺に加える。 ｉ.４)ノード１とNode.Otherの間の辺を削除する。 ｉ.５)ノード２とNode.Otherの間の辺があればそれを削
除する。 ｊ. ノード１をグラフから削除する(ステップ１３５)。 ｋ. 一方にノード２をもつすべての辺について下記を実
行する(ステップ１３６)。 ｋ.１)この辺のもう一方のその他のノードをNode.Other
と呼ぶ。 ｋ.２)Node.NewとNode.Otherの間の辺を作成する。この
辺の重みにはノード２とNode.Otherの間の辺の重みを与
える。 ｋ.３)ノード２とNode.Otherの間の辺をグラフから削除
する。 ｌ. ノード２をグラフから削除する。 ｍ. BEGINへ戻る。
境界制約に基づいて各スタック・フレームが割り当てら
れていることを確認する(ステップ１２０)。これは、割
り付け機構が自動変数をキャッシュ線境界内に静的に割
り付けることを可能にするために必要である。 ｂ. 共通使用を表す入力ストリーム(テスト・データ)を
用いて、計測仕組みを組み入れられたプログラムを実行
する(ステップ１２１)。プログラムの実行とともに上記
のような重みを持つグラフを作成する(ステップ１２
２)。各記憶域項目がアクセスされる都度、グラフの該
当する辺に１を加える(ステップ１２３)。そのノードの
両側が現在時記憶域項目および最後にアクセスされた項
目を表す辺が選択される。各ノードを未割り付けとして
マークする(ステップ１２４)。 ｃ. 上記ステップｂで収集したアクセス行動様態を用い
てプログラムを再コンパイルする(ステップ１２５)。 BEGIN:割り付けされるべき項目がなお存在する(ステッ
プ１２６)限り、以下を実行する： ｄ. 最も大きい重みを持つ辺を特定する(ステップ１２
７)。その辺の両側のノードをノード１およびノード２
とする。 ｅ. ノード１およびノード２が割り付け済とマークされ
ていれば(ステップ１２８)、その辺をグラフから消去し
(ステップ１３８)、BEGINへ戻る。割り付けされていな
ければ、ｆへ進む。 ｆ. 片方のノードが割り付け済で他方が未割り付けとマ
ークされていれば(ステップ１２９)、未割り付けとマー
クされているノードを次の使用可能位置に割り付け、そ
のノードを割り付け済とマークして(ステップ１３０)、
MERGEへ進む。両方が未割り付けであれば、ｇへ進む。 ｇ. ２つの未割り付け記憶域項目を次の使用可能位置に
割り付け、それらを割り付け済とマークして(ステップ
１３１)、MERGEへ進む。 MERGE:ここまでのステップで割り付けられた２つの記憶
域項目を１つにマージする。 ｈ. ノード１およびノード２の結合を表す新しいノード
を作成する(１３２)。この新しいノードをNode.Newと呼
ぶ。Node.Newを割り付け済とマークする。 ｉ. グラフの中でノード１が一方の側にあるすべての辺
について、 ｉ.１)その辺の他方のノードをNode.Otherと呼ぶ。 ｉ.２)Node.NewとNode.Otherの間に新しい辺を作成す
る。その重みは初期的にノード１とNode.Otherとの間の
辺の重みを与える。 ｉ.３)ノード２とNode.Otherの間の辺があれば、その重
みをNode.NewとNode.Otherの間の辺に加える。 ｉ.４)ノード１とNode.Otherの間の辺を削除する。 ｉ.５)ノード２とNode.Otherの間の辺があればそれを削
除する。 ｊ. ノード１をグラフから削除する(ステップ１３５)。 ｋ. 一方にノード２をもつすべての辺について下記を実
行する(ステップ１３６)。 ｋ.１)この辺のもう一方のその他のノードをNode.Other
と呼ぶ。 ｋ.２)Node.NewとNode.Otherの間の辺を作成する。この
辺の重みにはノード２とNode.Otherの間の辺の重みを与
える。 ｋ.３)ノード２とNode.Otherの間の辺をグラフから削除
する。 ｌ. ノード２をグラフから削除する。 ｍ. BEGINへ戻る。
【００４５】本発明は、また、静的に定義されるデータ
(すなわちヒープ割り付け)にも適用できる。バックエン
ドは、データ・ポインタからのオフセットに基づいて静
的なデータを配置する。この割り付けは、自動変数に関
して上述したものと同じ方法で実行される。この結果、
必要ヒープ空間が減少し、上述のプロファイルに基づく
技術によって提供される参照アクセス・カウントを用い
た場合と同様なキャッシュ・ヒット率向上を実現するこ
とができる。
(すなわちヒープ割り付け)にも適用できる。バックエン
ドは、データ・ポインタからのオフセットに基づいて静
的なデータを配置する。この割り付けは、自動変数に関
して上述したものと同じ方法で実行される。この結果、
必要ヒープ空間が減少し、上述のプロファイルに基づく
技術によって提供される参照アクセス・カウントを用い
た場合と同様なキャッシュ・ヒット率向上を実現するこ
とができる。
【００４６】以上、本発明は好ましい実施形態を用いて
記述されたが、本発明の精神および有効範囲を逸脱する
ことなくその他の応用が可能である点は当業者によって
認められることであろう。
記述されたが、本発明の精神および有効範囲を逸脱する
ことなくその他の応用が可能である点は当業者によって
認められることであろう。
【００４７】本発明には、例として次のような実施様態
が含まれる。 （１）コード生成機構において自動変数の記憶域割り付
けを行う装置であって、型を宣言する手段と、上記自動
変数を含む記憶域エンティティに上記型の１つを結合し
て型結合記憶域エンティティを作成する手段と、変数記
憶域エンティティを参照することによって変数記憶域へ
の読み書きを可能にする手段と、を備え、特定言語に依
存しないコード中間表現を使用して記憶域割り付けを実
行する、記憶域割り付け装置。 （２）上記型結合記憶域エンティティを収集する手段
と、最小サイズの記憶エンティティが先頭にまた最大サ
イズの記憶エンティティが末尾に置かれるように、上記
型結合記憶域エンティティをそのサイズでソートする手
段と、を更に備える、上記（１）に記載の記憶域割り付
け装置。 （３）最小のサイズを持つ記憶域エンティティの記憶域
割り付けをそのサイズの記憶エンティティがなくなるま
で実行する手段と、次に最も小さいサイズの記憶域エン
ティティを選択する手段と、を更に備え、最小サイズの
記憶域エンティティが活性化レコードの基底アドレスに
最も隣接した位置に割り付けられ、最大サイズの記憶域
エンティティが上記活性化レコードの基底アドレスから
最も離れた位置に割り付けられ、その結果すべての記憶
域エンティティの上記基底アドレスからのオフセット値
の総和が最小に保たれる、上記（１）および（２）に記
載の記憶域割り付け装置。 （４）最大のアライメント制約を持つ記憶域エンティテ
ィに対する記憶域割り付けを、次の記憶域エンティティ
に対する割り付けを行うために埋め込み穴が必要となる
まで、実行する手段と、上記埋め込み穴が必要となった
時次に使用可能なアドレスに割り付けできる最大のアラ
イメント制約を持つ記憶域エンティティを特定する手段
と、上記特定した最大のアライメント制約を持つ記憶域
エンティティに記憶域を割り付ける手段と、を更に備え
る上記（１）、（２）または（３）に記載の記憶域割り
付け装置。 （５）データ・ポイントからのオフセットに基づいて静
的データを配置する手段を更に備える、上記（１）、
（２）、（３）または（４）に記載の記憶域割り付け装
置。
が含まれる。 （１）コード生成機構において自動変数の記憶域割り付
けを行う装置であって、型を宣言する手段と、上記自動
変数を含む記憶域エンティティに上記型の１つを結合し
て型結合記憶域エンティティを作成する手段と、変数記
憶域エンティティを参照することによって変数記憶域へ
の読み書きを可能にする手段と、を備え、特定言語に依
存しないコード中間表現を使用して記憶域割り付けを実
行する、記憶域割り付け装置。 （２）上記型結合記憶域エンティティを収集する手段
と、最小サイズの記憶エンティティが先頭にまた最大サ
イズの記憶エンティティが末尾に置かれるように、上記
型結合記憶域エンティティをそのサイズでソートする手
段と、を更に備える、上記（１）に記載の記憶域割り付
け装置。 （３）最小のサイズを持つ記憶域エンティティの記憶域
割り付けをそのサイズの記憶エンティティがなくなるま
で実行する手段と、次に最も小さいサイズの記憶域エン
ティティを選択する手段と、を更に備え、最小サイズの
記憶域エンティティが活性化レコードの基底アドレスに
最も隣接した位置に割り付けられ、最大サイズの記憶域
エンティティが上記活性化レコードの基底アドレスから
最も離れた位置に割り付けられ、その結果すべての記憶
域エンティティの上記基底アドレスからのオフセット値
の総和が最小に保たれる、上記（１）および（２）に記
載の記憶域割り付け装置。 （４）最大のアライメント制約を持つ記憶域エンティテ
ィに対する記憶域割り付けを、次の記憶域エンティティ
に対する割り付けを行うために埋め込み穴が必要となる
まで、実行する手段と、上記埋め込み穴が必要となった
時次に使用可能なアドレスに割り付けできる最大のアラ
イメント制約を持つ記憶域エンティティを特定する手段
と、上記特定した最大のアライメント制約を持つ記憶域
エンティティに記憶域を割り付ける手段と、を更に備え
る上記（１）、（２）または（３）に記載の記憶域割り
付け装置。 （５）データ・ポイントからのオフセットに基づいて静
的データを配置する手段を更に備える、上記（１）、
（２）、（３）または（４）に記載の記憶域割り付け装
置。
【００４８】（６）記憶域エンティティに対する最大ア
クセス回数が最小数の命令で実行されることが保証され
るように局所領域の基底アドレスに最も隣接した位置に
最も頻繁にアクセスされる記憶域エンティティを割り付
ける装置であって、プロファイルに基づく計測の仕組み
が組み入れられようにプログラムをコンパイルするコン
パイラと、共通使用を表す入力ストリームを用いて上記
コンパイルされたプログラムを実行するプロセッサと、
各記憶域エンティティに対するアクセス総回数を記録す
るメモリと、を備え、上記プログラムの実行の間に収集
されたアクセス様態を使用して上記コンパイラが上記プ
ログラムを再コンパイルする、記憶域割り付け装置。 （７）データ・ポイントからのオフセットに基づいて静
的データを配置する手段を更に備える、上記（６）に記
載の記憶域割り付け装置。 （８）上記プログラムの実行の間のアクセス回数が最大
の記憶域エンティティを特定する手段と、上記特定した
記憶域エンティティに、局所領域基底アドレスに最も近
接した次に使用可能な記憶位置を割り付ける手段と、を
更に備える上記（６）および（７）に記載の記憶域割り
付け装置。
クセス回数が最小数の命令で実行されることが保証され
るように局所領域の基底アドレスに最も隣接した位置に
最も頻繁にアクセスされる記憶域エンティティを割り付
ける装置であって、プロファイルに基づく計測の仕組み
が組み入れられようにプログラムをコンパイルするコン
パイラと、共通使用を表す入力ストリームを用いて上記
コンパイルされたプログラムを実行するプロセッサと、
各記憶域エンティティに対するアクセス総回数を記録す
るメモリと、を備え、上記プログラムの実行の間に収集
されたアクセス様態を使用して上記コンパイラが上記プ
ログラムを再コンパイルする、記憶域割り付け装置。 （７）データ・ポイントからのオフセットに基づいて静
的データを配置する手段を更に備える、上記（６）に記
載の記憶域割り付け装置。 （８）上記プログラムの実行の間のアクセス回数が最大
の記憶域エンティティを特定する手段と、上記特定した
記憶域エンティティに、局所領域基底アドレスに最も近
接した次に使用可能な記憶位置を割り付ける手段と、を
更に備える上記（６）および（７）に記載の記憶域割り
付け装置。
【００４９】（９）互いに時間的に接近してアクセスさ
れる記憶域エンティティを同一キャッシュ線上に割り付
けることによってキャッシュ・ヒット率を向上させる記
憶域割り付け装置であって、一時的局所性の大きさを表
すため各記憶域エンティティがノードとして示されるグ
ラフを作成して、２つのノードの間の辺に、一方のノー
ドのアクセスの直後に別の一方のノードがアクセスされ
た回数の累計を表す値を持たせる手段と、最大の一時的
局所性を持つ記憶エンティテイを同一キャッシュ線上に
割り付ける手段と、を備える記憶域割り付け装置。 （１０）キャッシュの読み出しをキャッシュ線の単位で
逐次行う、上記（９）に記載の記憶域割り付け装置。 （１１）自動変数が上記キャッシュ線上に静的に割り付
けられるように、当該アーキテクチャのキャッシュ線サ
イズの倍数の境界制約内にスタック・フレームの各々を
割り付ける手段を、更に備える上記（９）および（１
０）に記載の記憶域割り付け装置。 （１２）共通使用を表す入力ストリームを用いて、プロ
ファイルに基づく計測の仕組みが組み入れられようにコ
ンパイルされたプログラムを実行するプロセッサと、上
記プログラムの実行と共に上記グラフを作成する手段
と、各記憶域エンティティがアクセスされる毎に上記グ
ラフの該当する辺に１を加算して、上記辺の一方のノー
ドが現在時記憶域エンティティを表し他方が最後にアク
セスされた記憶域エンティティを表す辺であることを判
断する手段と、すべてのノードを未割り付けノードとマ
ークする手段と、上記プログラムの実行の間に収集され
たアクセス様態を使用して上記プログラムを再コンパイ
ルするコンパイラと、を更に備える上記（９）、（１
０）または（１１）に記載の記憶域割り付け装置。
れる記憶域エンティティを同一キャッシュ線上に割り付
けることによってキャッシュ・ヒット率を向上させる記
憶域割り付け装置であって、一時的局所性の大きさを表
すため各記憶域エンティティがノードとして示されるグ
ラフを作成して、２つのノードの間の辺に、一方のノー
ドのアクセスの直後に別の一方のノードがアクセスされ
た回数の累計を表す値を持たせる手段と、最大の一時的
局所性を持つ記憶エンティテイを同一キャッシュ線上に
割り付ける手段と、を備える記憶域割り付け装置。 （１０）キャッシュの読み出しをキャッシュ線の単位で
逐次行う、上記（９）に記載の記憶域割り付け装置。 （１１）自動変数が上記キャッシュ線上に静的に割り付
けられるように、当該アーキテクチャのキャッシュ線サ
イズの倍数の境界制約内にスタック・フレームの各々を
割り付ける手段を、更に備える上記（９）および（１
０）に記載の記憶域割り付け装置。 （１２）共通使用を表す入力ストリームを用いて、プロ
ファイルに基づく計測の仕組みが組み入れられようにコ
ンパイルされたプログラムを実行するプロセッサと、上
記プログラムの実行と共に上記グラフを作成する手段
と、各記憶域エンティティがアクセスされる毎に上記グ
ラフの該当する辺に１を加算して、上記辺の一方のノー
ドが現在時記憶域エンティティを表し他方が最後にアク
セスされた記憶域エンティティを表す辺であることを判
断する手段と、すべてのノードを未割り付けノードとマ
ークする手段と、上記プログラムの実行の間に収集され
たアクセス様態を使用して上記プログラムを再コンパイ
ルするコンパイラと、を更に備える上記（９）、（１
０）または（１１）に記載の記憶域割り付け装置。
【００５０】（１３）上記辺の中から最大値を持つ辺を
特定する手段と、上記特定した辺の両側のノードをノー
ド１およびノード２と命名する手段と、上記ノード１お
よびノード２が共に割り付け済とマークされていればそ
の辺をグラフから消去する手段と、片方のノードが割り
付け済で他方が未割り付けとマークされていれば、未割
り付けとマークされているノードを次の使用可能位置に
割り付け、そのノードを割り付け済とマークする手段
と、を更に備える上記（９）、（１０）、（１１）また
は（１２）に記載の記憶域割り付け装置。 （１４）上記ノード１およびノード２によって表される
上記２つの記憶域エンティティを次の使用可能位置に割
り付け、それらノードを割り付け済とマークする手段
と、を更に備える上記（９）、（１０）、（１１）、
（１２）または（１３）に記載の記憶域割り付け装置。 （１５）ノード１およびノード２の結合を表す新しいノ
ードすなわちNode.Newを作成する手段と、上記Node.New
を割り付け済とマークする手段と、上記グラフの中でノ
ード１が一方の側にあるすべての辺について、当該辺の
他方のノードをNode.Otherと命名し、Node.NewとNode.O
therの間に新しい辺を作成し、その辺の初期的大きさに
ノード１とNode.Otherとの間の辺の大きさを割り当て、
ノード２とNode.Otherの間の辺があれば、その辺の大き
さをNode.NewとNode.Otherの間の辺に加算し、ノード１
とNode.Otherの間の上記辺を削除し、ノード２とNode.O
therの間の辺があればそれを削除する手段と、ノード１
を上記グラフから削除する手段と、一方にノード２をも
つすべての辺について、当該辺のもう一方のその他のノ
ードをNode.Otherと命名し、Node.NewとNode.Otherの間
の新しい辺を作成し、この辺の大きさにノード２とNod
e.Otherの間の辺の大きさを割り当て、ノード２とNode.
Otherの間の辺を上記グラフから削除する手段と、ノー
ド２を上記グラフから削除する手段と、を更に備える上
記（９）、（１０）、（１１）、（１２）、（１３）ま
たは（１４）に記載の記憶域割り付け装置。
特定する手段と、上記特定した辺の両側のノードをノー
ド１およびノード２と命名する手段と、上記ノード１お
よびノード２が共に割り付け済とマークされていればそ
の辺をグラフから消去する手段と、片方のノードが割り
付け済で他方が未割り付けとマークされていれば、未割
り付けとマークされているノードを次の使用可能位置に
割り付け、そのノードを割り付け済とマークする手段
と、を更に備える上記（９）、（１０）、（１１）また
は（１２）に記載の記憶域割り付け装置。 （１４）上記ノード１およびノード２によって表される
上記２つの記憶域エンティティを次の使用可能位置に割
り付け、それらノードを割り付け済とマークする手段
と、を更に備える上記（９）、（１０）、（１１）、
（１２）または（１３）に記載の記憶域割り付け装置。 （１５）ノード１およびノード２の結合を表す新しいノ
ードすなわちNode.Newを作成する手段と、上記Node.New
を割り付け済とマークする手段と、上記グラフの中でノ
ード１が一方の側にあるすべての辺について、当該辺の
他方のノードをNode.Otherと命名し、Node.NewとNode.O
therの間に新しい辺を作成し、その辺の初期的大きさに
ノード１とNode.Otherとの間の辺の大きさを割り当て、
ノード２とNode.Otherの間の辺があれば、その辺の大き
さをNode.NewとNode.Otherの間の辺に加算し、ノード１
とNode.Otherの間の上記辺を削除し、ノード２とNode.O
therの間の辺があればそれを削除する手段と、ノード１
を上記グラフから削除する手段と、一方にノード２をも
つすべての辺について、当該辺のもう一方のその他のノ
ードをNode.Otherと命名し、Node.NewとNode.Otherの間
の新しい辺を作成し、この辺の大きさにノード２とNod
e.Otherの間の辺の大きさを割り当て、ノード２とNode.
Otherの間の辺を上記グラフから削除する手段と、ノー
ド２を上記グラフから削除する手段と、を更に備える上
記（９）、（１０）、（１１）、（１２）、（１３）ま
たは（１４）に記載の記憶域割り付け装置。
【００５１】
【発明の効果】本発明によって、プログラム実行コード
生成段階において、一層小さいスタック・フレームすな
わち活性化レコード、一層少ないヒープ空間すなわち静
的データ記憶域、空間局所性の改善による変数アクセス
時間の向上、およびキャッシュ・ヒット率の向上が実現
し、そのためプログラム実行性能の向上および必要記憶
域の節減という顕著な効果が奏される。
生成段階において、一層小さいスタック・フレームすな
わち活性化レコード、一層少ないヒープ空間すなわち静
的データ記憶域、空間局所性の改善による変数アクセス
時間の向上、およびキャッシュ・ヒット率の向上が実現
し、そのためプログラム実行性能の向上および必要記憶
域の節減という顕著な効果が奏される。
【図１】プロセッサ・キャッシュを含むユニプロセッサ
・コンピュータ・アーキテクチャを示すブロック図であ
る。
・コンピュータ・アーキテクチャを示すブロック図であ
る。
【図２】例えば図１で示されたコンピュータ・アーキテ
クチャと連係して使用される可能性のあるソフトウェア
・コンパイラを示すブロック図である。
クチャと連係して使用される可能性のあるソフトウェア
・コンパイラを示すブロック図である。
【図３】本発明に従って中間表示が拡大される様態を示
すブロック図である。
すブロック図である。
【図４】本発明に従ったサイズに基づく最適記憶域割り
付けを示す流れ図である。
付けを示す流れ図である。
【図５】本発明に従ったアライメントに基づく最適記憶
域割り付けを示す流れ図である。
域割り付けを示す流れ図である。
【図６】本発明に従ったプロファイルに基づく最適記憶
域割り付けを示す流れ図である。
域割り付けを示す流れ図である。
【図７】本発明の一時的局所性アルゴリズムを示す流れ
図である。
図である。
【図８】図７の続きとして、本発明の一時的局所性アル
ゴリズムを示す流れ図である。
ゴリズムを示す流れ図である。
１０ ユニプロセッサ・コンピュータ １１ プロセッサ １２ キャッシュ １３ メモリ １４ 入出力 １５ システム・バス ３１ Ｃ ３２ フォートラン ３３ パスカル ３４ フロントエンド ３５ 中間表現(ＩＲ) ３６ バックエンド ３７ コード生成機構 ３８ 機械コード
Claims (1)
- 【請求項１】コード生成機構において自動変数の記憶域
割り付けを行う装置であって、 型を宣言する手段と、 上記自動変数を含む記憶域エンティティに上記型の１つ
を結合して型結合記憶域エンティティを作成する手段
と、 変数記憶域エンティティを参照することによって変数記
憶域への読み書きを可能にする手段と、 を備え、 特定言語に依存しないコード中間表現を使用して記憶域
割り付けを実行する、 記憶域割り付け装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US589,907 | 1996-01-23 | ||
| US08/589,907 US5940621A (en) | 1996-01-23 | 1996-01-23 | Language independent optimal size-based storage allocation |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09212369A true JPH09212369A (ja) | 1997-08-15 |
Family
ID=24360046
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8330111A Withdrawn JPH09212369A (ja) | 1996-01-23 | 1996-12-11 | 記憶域割り付け装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5940621A (ja) |
| JP (1) | JPH09212369A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000322315A (ja) * | 1999-04-23 | 2000-11-24 | Internatl Business Mach Corp <Ibm> | データを管理する方法及び装置 |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6059840A (en) * | 1997-03-17 | 2000-05-09 | Motorola, Inc. | Automatic scheduling of instructions to reduce code size |
| US6240500B1 (en) * | 1998-06-08 | 2001-05-29 | Compaq Computer Corporation | Method for dynamically placing procedures of a program in a memory |
| US6134710A (en) * | 1998-06-26 | 2000-10-17 | International Business Machines Corp. | Adaptive method and system to minimize the effect of long cache misses |
| US6662274B2 (en) * | 2001-06-20 | 2003-12-09 | Intel Corporation | Method for using cache prefetch feature to improve garbage collection algorithm |
| US7299467B2 (en) * | 2002-12-23 | 2007-11-20 | Hewlett-Packard Development Company, L.P. | Method and system for minimizing memory access latency in a computer system |
| US7340493B2 (en) | 2003-07-02 | 2008-03-04 | International Business Machines Corporation | System and method for reducing memory leaks in virtual machine programs |
| US7185326B2 (en) * | 2003-07-30 | 2007-02-27 | Hewlett-Packard Development Company, L.P. | Automatically reordering variables as a part of compiling and linking source code |
| US8200869B2 (en) * | 2006-02-07 | 2012-06-12 | Seagate Technology Llc | Storage system with alterable background behaviors |
| GB0911099D0 (en) * | 2009-06-26 | 2009-08-12 | Codeplay Software Ltd | Processing method |
| US8458677B2 (en) * | 2009-08-20 | 2013-06-04 | International Business Machines Corporation | Generating code adapted for interlinking legacy scalar code and extended vector code |
| US8479055B2 (en) | 2010-05-16 | 2013-07-02 | International Business Machines Corporation | Detecting and optimizing false sharing |
| US8819382B2 (en) | 2012-08-09 | 2014-08-26 | Apple Inc. | Split heap garbage collection |
| US9213531B2 (en) * | 2014-05-01 | 2015-12-15 | Google Inc. | Methods to eliminate extra memory loads while accessing global variables in position independent code |
| US10324741B2 (en) * | 2014-08-30 | 2019-06-18 | Oracle International Corporation | Speeding up dynamic language execution on a virtual machine with type speculation |
| US10515430B2 (en) * | 2015-11-03 | 2019-12-24 | International Business Machines Corporation | Allocating device buffer on GPGPU for an object with metadata using access boundary alignment |
| CN115543350A (zh) * | 2021-06-30 | 2022-12-30 | 华为技术有限公司 | 一种编译优化方法和装置 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4310883A (en) * | 1978-02-13 | 1982-01-12 | International Business Machines Corporation | Method and apparatus for assigning data sets to virtual volumes in a mass store |
| JPS58203558A (ja) * | 1982-05-21 | 1983-11-28 | Hitachi Ltd | 計算機・記憶装置へのフアイル割り当て方式 |
| DE3688136T2 (de) * | 1986-04-04 | 1993-10-07 | Ibm | Verfahren zum Testen und Setzen von Daten in einen Datensatz auf einer Platte in eine atomaren Ein/Ausgabeoperation. |
| GB8613069D0 (en) * | 1986-05-29 | 1986-07-02 | Univ Manchester | Parallel storage allocation |
| US5247600A (en) * | 1990-01-03 | 1993-09-21 | Williams Charles M | Fiber optic data/graphic display screen |
| US5367637A (en) * | 1992-03-26 | 1994-11-22 | International Business Machines Corporation | Self-tuning virtual storage management for dedicated real-time computer system |
| US5347540A (en) * | 1992-07-08 | 1994-09-13 | Tektronix, Inc. | Dynamic storage allocation in a logic analyzer |
| US5452457A (en) * | 1993-01-29 | 1995-09-19 | International Business Machines Corporation | Program construct and methods/systems for optimizing assembled code for execution |
| US5537573A (en) * | 1993-05-28 | 1996-07-16 | Rambus, Inc. | Cache system and method for prefetching of data |
| JPH06348595A (ja) * | 1993-06-07 | 1994-12-22 | Hitachi Ltd | キャッシュ装置 |
| US5452440A (en) * | 1993-07-16 | 1995-09-19 | Zitel Corporation | Method and structure for evaluating and enhancing the performance of cache memory systems |
-
1996
- 1996-01-23 US US08/589,907 patent/US5940621A/en not_active Expired - Fee Related
- 1996-12-11 JP JP8330111A patent/JPH09212369A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000322315A (ja) * | 1999-04-23 | 2000-11-24 | Internatl Business Mach Corp <Ibm> | データを管理する方法及び装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5940621A (en) | 1999-08-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100384905B1 (ko) | 컴퓨터 메모리에서 데이터 관리 방법, 장치 및 기록매체 | |
| US7500077B2 (en) | Use of region-oriented memory profiling to detect heap fragmentation and sparse memory utilization | |
| JPH09212369A (ja) | 記憶域割り付け装置 | |
| US5815720A (en) | Use of dynamic translation to collect and exploit run-time information in an optimizing compilation system | |
| US6434663B1 (en) | Disk block allocation optimization methodology with accommodation for file system cluster size greater than operating system memory page size | |
| US7210133B2 (en) | Program code conversion | |
| US7992141B2 (en) | Method and apparatus for building executable computer programs using compiled program libraries | |
| US6049667A (en) | Computer system, method of compiling and method of accessing address space with pointer of different width therefrom | |
| US6363522B1 (en) | Method and apparatus for handling exceptions as normal control flow | |
| US7089389B2 (en) | System and method for the discovery and use of repetitively accessed data | |
| US20060048114A1 (en) | Method and apparatus for dynamic compilation of selective code blocks of computer programming code to different memory locations | |
| US7036118B1 (en) | System for executing computer programs on a limited-memory computing machine | |
| WO1984002013A1 (en) | Adaptive domain partitioning of cache memory space | |
| US20040003377A1 (en) | Converting byte code instructions to a new instruction set | |
| US7386843B2 (en) | Method and system for register allocation | |
| US8056061B2 (en) | Data processing device and method using predesignated register | |
| US6609249B2 (en) | Determining maximum number of live registers by recording relevant events of the execution of a computer program | |
| US6829760B1 (en) | Runtime symbol table for computer programs | |
| US7086044B2 (en) | Method, article of manufacture and apparatus for performing automatic intermodule call linkage optimization | |
| US20070300210A1 (en) | Compiling device, list vector area assignment optimization method, and computer-readable recording medium having compiler program recorded thereon | |
| US7356812B2 (en) | Passing parameters by implicit reference | |
| US20040205320A1 (en) | Method and apparatus for refining an alias set of address taken variables | |
| US6253296B1 (en) | Disk block allocation optimization methodology and applications | |
| JP2000353097A (ja) | 低密回の干渉グラフを生成する方法および装置 | |
| JP3264901B2 (ja) | コンパイル装置及びコンパイル方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20060320 |