JP2001199127A - データ変換方法、データ変換回路および該回路を有する記録装置 - Google Patents

Abstract

(57)【要約】 【課題】 ＨＶ変換等のデータの配列を変換する処理を
高速化する。 【解決手段】 入力されたラスタ形式のデータを記録ヘ
ッドの記録素子の配列に合わせた形式に変換して出力す
るＨＶ変換器を少なくとも２つ用意し、デュアルポート
ＲＡＭ１０３からＨＶ変換器Ａ １０６へラスタ形式の
データが入力される期間内に、ＨＶ変換器Ｂ １０５か
ら記録素子の配列に合わせた形式のデータが出力されて
ＤＲＡＭ１０４へ格納されるように２つのＨＶ変換器の
動作を制御して、データ配列形式の変換に係る処理時間
を短縮する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、データ変換方法、
データ変換回路および該回路を有する記録装置に関し、
特に、所定方向に配列された複数の記録素子を有する記
録ヘッドを、前記記録素子の配列方向と略直交する方向
に記録媒体上で走査させて記録を行うシリアルスキャン
型の記録装置において、入力されたラスタ形式の画像デ
ータを記録素子の配列に合わせた形式のデータに変換す
るデータ変換回路に関するものである。

【０００２】

【従来の技術】例えばワードプロセッサ、パーソナルコ
ンピュータ、ファクシミリ等に於ける情報出力装置とし
て、所望される文字や画像等の情報を用紙やフィルム等
シート状の記録媒体に記録を行うプリンタがある。

【０００３】プリンタの記録方式としてはドットインパ
クト方式、サーマル方式、インクジェット方式等があ
り、その構成としては、複数の記録素子が所定方向に配
列された記録ヘッドを備え、記録媒体の搬送方向と直行
する方向に記録ヘッドを往復移動させて記録ヘッドの幅
に相当する分の記録を行った後に、記録された分だけ記
録媒体の搬送を行う動作を繰り返して記録する、所謂シ
リアルスキャン方式が一般的である。

【０００４】シリアルスキャン方式のプリンタでは、記
録素子の配列に合わせた形式で記録ヘッドにデータが転
送され、記録ヘッドが１画素に相当する距離を移動する
度に記録素子が駆動されて、画像が記録される。

【０００５】しかしながら、通常ホストコンピュータか
らプリンタに送られてくる画像データの形式は、画素デ
ータをラスタ（水平）方向に連続した形式で表わす、所
謂ラスタ形式である場合が多い。従って、水平方向のデ
ータを縦方向のデータに変換する（以後ＨＶ変換と記
す）必要がある。

【０００６】ＨＶ変換については、特開平８−１９７７
８５号公報等により知られている。以下図８Ａおよび８
Ｂを用いて従来のＨＶ変換について簡単に説明する。

【０００７】図８Ａに示したように、従来例においてＨ
Ｖ変換を行う構成としては、ＨＶ変換器８０３と、一時
的にラスタ形式の画像データ（以下ラスタデータと称す
る）を格納すると共にＨＶ変換されたデータを格納する
ＤＲＡＭ８０２とがある。ＨＯＳＴ８０１から送信され
たラスタデータは、一旦ＤＲＡＭ８０２に入力されて格
納される。ＨＶ変換できるだけのラスタデータが、ＤＲ
ＡＭ８０２に入力されると、ＤＲＡＭ８０２よりデータ
が読み出されてＨＶ変換器８０３に入力される。そして
変換されたデータは、ＨＶ変換器８０３からＤＲＡＭ８
０２のもとのアドレスに入力される。

【０００８】次に図８Ｂを用いてＨＶ変換の様子を説明
する。ここでは、分かりやすくするために、４×４ドッ
トの変換を行う場合を例に説明する。４×４のドットの
ＨＶ変換を行うＨＶ変換器８０３は、縦に４個、横に４
個のレジスタで構成される。ＤＲＡＭ８０２内部には、
ホストコンピュータから送信されたラスタデータが一時
的に４ｂｉｔのデータ幅で横方向に書込まれている。そ
して４ライン分のラスタデータの書込みが終了したら、
図中太い線で示した４ワード（１ワード４ｂｉｔ）単位
で、ＤＲＡＭ８０２からデータを読み出してＨＶ変換器
８０３に入力する。そしてＨＶ変換器８０３から出力す
るときは、縦の方向にデータを取り出してＤＲＡＭ８０
２のもとのアドレスに入力することでＨＶ変換が行われ
る。

【０００９】以上のように従来例では、ラスタデータを
一旦ＤＲＡＭに入力してＨＶ変換ができるだけの量のデ
ータが入力されたら、ラスタデータをＤＲＡＭより取り
出しＨＶ変換器に入力し、ＨＶ変換器より縦方向にデー
タを取り出してＤＲＡＭの元のアドレスに入力すること
でＨＶ変換が行われる。

【００１０】

【発明が解決しようとする課題】しかしながら上記のよ
うな従来の構成では、ＨＶ変換の３つの工程、すなわ
ち、ラスタデータの入力、ＨＶ変換器への入力、および
ＨＶ変換器からのデータの取り出しとＤＲＡＭへの再入
力、の３つの工程は、すべてメモリの入出力に関する工
程であり、更に、このうち２つの工程は同じＨＶ変換器
に対する入出力工程であるので、これら３つの工程を順
番に処理する必要があり、このため処理を高速に行うこ
とができないという問題が生じる。

【００１１】本発明は以上のような状況を鑑みてなされ
たものであり、ＨＶ変換等のデータの配列を変換する処
理を高速に行うことができるデータ変換方法、データ変
換回路および該回路を有する記録装置を提供することを
目的とする。

【００１２】

【課題を解決するための手段】上記目的を達成するため
に、本発明のデータ変換方法は、所定方向に配列された
複数の記録素子を有する記録ヘッドを、前記記録素子の
配列方向と略直交する方向に記録媒体上で走査させて記
録を行う場合のデータ変換方法であって、入力されたラ
スタ形式のデータを前記記録素子の配列に合わせた形式
に変換して出力する変換手段を少なくとも２つ用意し、
一つの変換手段への前記ラスタ形式のデータの入力と、
他の変換手段から前記記録素子の配列に合わせた形式の
データの出力とが同時に行われるように前記変換手段の
動作を制御することを特徴とする。

【００１３】また、上記目的を達成する本発明のデータ
変換回路は、所定方向に配列された複数の記録素子を有
する記録ヘッドを、前記記録素子の配列方向と略直交す
る方向に記録媒体上で走査させて記録を行う記録装置の
データ変換回路であって、入力されたラスタ形式のデー
タを前記記録素子の配列に合わせた形式に変換して出力
する少なくとも２つの変換手段と、一つの変換手段への
前記ラスタ形式のデータの入力と、他の変換手段から前
記記録素子の配列に合わせた形式のデータの出力とが同
時に行われるように前記変換手段の動作を制御する制御
手段とを備えている。

【００１４】更に、上記データ変換回路を有する記録装
置によっても本発明の目的は達成される。

【００１５】すなわち、本発明では、入力されたラスタ
形式のデータを記録ヘッドの記録素子の配列に合わせた
形式に変換して出力する変換手段を少なくとも２つ用意
し、一つの変換手段へラスタ形式のデータが入力される
期間内に、他の変換手段から記録素子の配列に合わせた
形式のデータが出力されるように変換手段の動作を制御
して、データ配列形式の変換に係る処理時間を短縮する
ものである。

【００１６】

【発明の実施の形態】以下添付図面を参照して本発明の
好適な実施形態について詳細に説明する。

【００１７】図９は、本発明のデータ変換回路を有する
記録装置の代表的な実施の形態であるインクジェットプ
リンタＩＪＲＡの構成の概要を示す外観斜視図である。
図９において、駆動モータ５０１３の正逆回転に連動し
て駆動力伝達ギア５００９〜５０１１を介して回転する
リードスクリュー５００５の螺旋溝５００４に対して係
合するキャリッジＨＣはピン（不図示）を有し、ガイド
レール５００３に支持されて矢印ａ，ｂ方向を往復移動
する。キャリッジＨＣには、記録ヘッドＩＪＨとインク
タンクＩＴとを内蔵した一体型インクジェットカートリ
ッジＩＪＣが搭載されている。

【００１８】５００２は紙押え板であり、キャリッジＨ
Ｃの移動方向に亙って記録用紙Ｐをプラテン５０００に
対して押圧する。５００７，５００８はフォトカプラ
で、キャリッジのレバー５００６のこの域での存在を確
認して、モータ５０１３の回転方向切り換え等を行うた
めのホームポジション検知器である。

【００１９】５０１６は記録ヘッドＩＪＨの前面をキャ
ップするキャップ部材５０２２を支持する部材で、５０
１５はこのキャップ内を吸引する吸引器で、キャップ内
開口５０２３を介して記録ヘッドの吸引回復を行う。５
０１７はクリーニングブレードで、５０１９はこのブレ
ードを前後方向に移動可能にする部材であり、本体支持
板５０１８にこれらが支持されている。ブレードは、こ
の形態でなく周知のクリーニングブレードが本例に適用
できることは言うまでもない。

【００２０】又、５０２１は、吸引回復の吸引を開始す
るためのレバーで、キャリッジと係合するカム５０２０
の移動に伴って移動し、駆動モータからの駆動力がクラ
ッチ切り換え等の公知の伝達機構で移動制御される。

【００２１】これらのキャッピング、クリーニング、吸
引回復は、キャリッジがホームポジション側の領域に来
た時にリードスクリュー５００５の作用によってそれら
の対応位置で所望の処理が行えるように構成されている
が、周知のタイミングで所望の動作を行うようにすれ
ば、本例にはいずれも適用できる。

【００２２】次に、上述したインクジェットプリンタＩ
ＪＲＡの記録制御を実行するための制御構成について説
明する。

【００２３】図１０はインクジェットプリンタＩＪＲＡ
の制御回路の構成を示すブロック図である。制御回路を
示す同図において、１０２はホストコンピュータから画
像信号が入力されるインタフェース、１０１はＣＰＵ、
１７０２はＣＰＵ１０１が実行する制御プログラムを格
納するＲＯＭ、１０４は各種データ（上記記録信号やヘ
ッドに供給される記録データ等）を保存しておくＤＲＡ
Ｍである。１７０４は記録ヘッドＩＪＨに対する記録デ
ータの供給制御を行うゲートアレイ（Ｇ．Ａ．）であ
り、インタフェース１０２、ＣＰＵ１０１、ＤＲＡＭ１
０４間のデータ転送制御も行う。１７１０は記録ヘッド
ＩＪＨを搬送するためのキャリアモータ、１７０９は記
録紙搬送のための搬送モータである。１７０５は記録ヘ
ッドを駆動するヘッドドライバ、１７０６，１７０７は
それぞれ搬送モータ１７０９、キャリアモータ１７１０
を駆動するためのモータドライバである。

【００２４】上記制御構成の動作を説明すると、インタ
フェース１０２に画像信号が入力されるとゲートアレイ
１７０４とＣＰＵ１０１との間で、後で詳述するように
ＨＶ変換が行われ画像信号がプリント用の記録データに
変換される。そして、モータドライバ１７０６、１７０
７が駆動されると共に、ヘッドドライバ１７０５に送ら
れた記録データに従って記録ヘッドが駆動され、記録が
行われる。

【００２５】ここでは、ＣＰＵ１０１が実行する制御プ
ログラムをＲＯＭ１７０２に格納するものとしたが、Ｅ
ＥＰＲＯＭ等の消去／書き込みが可能な記憶媒体を更に
追加して、インクジェットプリンタＩＪＲＡと接続され
たホストコンピュータから制御プログラムを変更できる
ように構成することもできる。

【００２６】なお、上述のように、インクタンクＩＴと
記録ヘッドＩＪＨとは一体的に形成されて交換可能なイ
ンクカートリッジＩＪＣを構成しても良いが、これらイ
ンクタンクＩＴと記録ヘッドＩＪＨとを分離可能に構成
して、インクがなくなったときにインクタンクＩＴだけ
を交換できるようにしても良い。

【００２７】図１１は、インクタンクとヘッドとが分離
可能なインクカートリッジＩＪＣの構成を示す外観斜視
図である。インクカートリッジＩＪＣは、図１１に示す
ように、境界線Ｋの位置でインクタンクＩＴと記録ヘッ
ドＩＪＨとが分離可能である。インクカートリッジＩＪ
ＣにはこれがキャリッジＨＣに搭載されたときには、キ
ャリッジＨＣ側から供給される電気信号を受け取るため
の電極（不図示）が設けられており、この電気信号によ
って、前述のように記録ヘッドＩＪＨが駆動されてイン
クが吐出される。

【００２８】なお、図１１において、５００はインク吐
出口列である。また、インクタンクＩＴにはインクを保
持するために繊維質状もしくは多孔質状のインク吸収体
が設けられており、そのインク吸収体によってインクが
保持される。

【００２９】以下、上記インクジェットプリンタＩＪＲ
Ａで行われる画像データ変換処理について、図面を参照
して詳細に説明する。

【００３０】図１は、上記インクジェットプリンタＩＪ
ＲＡにおける、画像データ変換処理としてのＨＶ変換に
関する第１の実施形態の構成を示すブロック図である。

【００３１】図中ＣＰＵ１０１、インターフェース１０
２、およびＤＲＡＭ１０４については、図１０に関して
上記で説明したのでここでは説明を省略する。これ以外
の構成要素であるデュアルポートＲＡＭ１０３、ＨＶ変
換器１０５および１０６、アドレスカウンタ１０７〜１
０９、アドレス変換器１１０、ＨＶＲ／Ｗ切替器１１１
およびＨＶアドレスデコード回路１１２は、図１０のゲ
ートアレイ（Ｇ．Ａ）１７０４を構成する内部回路ある
いは対応する部分であると理解されたい。

【００３２】デュアルポートＲＡＭ１０３は、それぞれ
独立非同期にアクセスすることができる入力および出力
を２系統備えており、本実施形態ではインタフェース１
０２を介して入力されたラスタデータを一時的に格納
し、ＨＶ変換器へ出力している。２つのＨＶ変換器１０
５，１０６は１６×１６ドット分のラスタデータをＨＶ
変換し、一方にラスタデータが入力されているとき他方
からは変換されたデータが出力される。３つのアドレス
カウンタ１０７，１０８，１０９は、それぞれデュアル
ポートＲＡＭ１０３の入力、出力、ＤＲＡＭ１０４の入
力のアドレスを、ＣＰＵ１０１から指定された初期アド
レス、およびアドレス変換器１１０より出力される初期
アドレスに基づいて算出して出力する。

【００３３】また、アドレス変換器１１０は、デュアル
ポートＲＡＭの入力初期アドレスを、デュアルポートＲ
ＡＭの出力およびＤＲＡＭの入力初期アドレスに変換す
る。ＨＶＲ／Ｗ切替器１１１は、１６×１６のラスタデ
ータの入力、および変換データの読み出しが終了する毎
に２つのＨＶ変換器１０５および１０６の動作を切り替
える。ＨＶアドレスデコード回路１１２は、アドレスカ
ウンタ１０８より出力されるＲＡＳアドレスの下位４ｂ
ｉｔから１６段あるＨＶ変換器の入力先、及び読み出し
先アドレスをデコードする。

【００３４】次に、図１の構成におけるＨＶ変換動作に
ついて説明する。ホストコンピュータから１ラインのラ
スタデータが入力されると、インターフェース１０２は
ＣＰＵ１０１とコマンド通信を行い、色毎に１ライン分
のラスタデータ（ＤＡＴＡ１）を１６ビットずつ送信す
る。ＣＰＵ１０１は送信されるラスタデータの色および
何本目のラインかにより初期入力アドレス（Ｓ＿ＡＤ）
を設定し、アドレスカウンタ１０７およびアドレス変換
器１１０に送信する。

【００３５】アドレス変換器１１０は、入力された初期
アドレスをデュアルポートＲＡＭ１０３から読み出すデ
ータの初期アドレス（Ｓ＿ＡＤ２）に変換し、アドレス
カウンタ１０８およびアドレスカウンタ１０９に送信す
る。

【００３６】以上のような設定が終了したら、まずホス
トコンピュータから送信されたラスタデータは、デュア
ルポートＲＡＭ１０３のアドレスカウンタ１ １０７に
より出力されたアドレスに入力される。そして１６ｂｉ
ｔのラスタデータが入力される毎に初期アドレス（Ｓ＿
ＡＤ）がインクリメントされ、アドレスカウンタ１１０
７よりアドレス（ＡＤ１）が出力されてラスタデータが
入力されていく。

【００３７】本実施形態のＨＶ変換器１０５および１０
６は、１６×１６のデータのＨＶ変換を行うので、１６
ライン分のラスタデータが入力されるとＨＶ変換を行う
ことができる。従って、１６ライン分のラスタデータが
入力されると、デュアルポートＲＡＭ１０３の出力より
アドレスカウンタ２ １０８より出力されるアドレス
（ＡＤ２）に格納されたデータを読み出して、ＨＶ変換
器Ａ １０６の、ＨＶアドレスデコード回路 １１２よ
り出力されるアドレスＨＶＡＤ［０−１５］（後述）に
ラスタデータを格納する。

【００３８】この時ＨＶＲ／Ｗ１１１より出力されるＨ
Ｖ変換器の状態を切替る信号であるＲ／Ｗ信号は、初期
設定としてＨＶ変換器Ａ １０６が入力、ＨＶ変換器Ｂ
１０５が出力となっている。なおＨＶ変換器Ｂ １０
５には、まだラスタデータの入力が行われていないので
ＤＲＡＭ１０４への入力は行われない。

【００３９】そしてアドレスカウンタ２ １０８をイン
クリメントしながら１６×１６のラスタデータをＨＶ変
換器Ａ １０６に入力する。１６×１６のラスタデータ
のＨＶ変換器Ａ １０６への入力が終了したら、ＨＶＲ
／Ｗ１１１より出力されるＲ／Ｗ信号を切り替えて、Ｈ
Ｖ変換器Ａ １０６を出力、ＨＶ変換器Ｂ １０５を入
力にする。そしてＨＶ変換器Ａ １０５の、ＨＶアドレ
スデコード回路１１２より出力されるアドレスＨＶＡＤ
［０−１５］（後述）より変換後のデータを読み出し、
ＤＲＡＭ１０４のアドレスカウンタ３ １０９より出力
されるアドレス（ＡＤ３）に入力する。

【００４０】同様にしてアドレスカウンタ３ １０９の
アドレスをインクリメントさせて１６×１６の変換後の
データを、ＨＶ変換器Ａ １０６から読み出してＤＲＡ
Ｍ１０４に入力する。またこのときＨＶ変換器Ａ １０
６から変換後のデータをＤＲＡＭ１０４に入力するのと
同期して、デュアルポートＲＡＭ１０３の出力からＨＶ
変換器Ｂ １０５に１６×１６のラスタデータを入力す
る。

【００４１】そして１６×１６のラスタデータに対する
処理が終了したら、同様にＨＶ変換器Ｂ １０５よりＤ
ＲＡＭ１０４に１６×１６の変換後データを入力し、そ
れに同期して、デュアルポートＲＡＭ１０３の出力から
１６×１６のラスタデータをＨＶ変換器Ａ １０６に入
力する動作を行う。

【００４２】このように、本実施形態ではＨＶ変換器を
２つ用いてＨＶ変換器へのラスタデータ入力と、ＨＶ変
換器からの変換後のデータのＤＲＡＭへの入力を並列に
行う。このときデュアルポートＲＡＭ１０３は、それぞ
れ独立してアクセス可能な入出力系統を２つ持っている
ので、ＨＶ変換の入出力処理とホストコンピュータより
出力されるラスタデータの入力を並列処理することがで
きる。

【００４３】次に図２を用いて、本実施形態におけるデ
ータの動きを説明する。図中上部はデュアルポートＲＡ
Ｍ１０３の一部を示しており、１色分、３２ライン分の
画像データに対応するメモリ領域でありデータ幅は１６
ビットである。Ｃｏｌｕｍｎ方向に画像データ横幅分
（例えばＡ４サイズであれば長い方の幅分）、Ｒａｗ方
向に画像データ３２ライン分のアドレスを割り当てる。
そしてＲａｗ方向に１６ラインずつ、Ａ，Ｂの２つの領
域に分け、そしてＡ，Ｂの領域に交互に入出力を行う。

【００４４】すなわちＡの領域にラスタデータを入力し
ているときには、既にラスタデータの入力が終了してい
るＢの領域よりラスタデータを読み出してＨＶ変換器に
入力を行い、逆にＢの領域にラスタデータを入力してい
るときには、Ａの領域からラスタデータを読み出してＨ
Ｖ変換器に入力する。

【００４５】図中下方にはＤＲＡＭ１０４の一色分の画
像データメモリ領域を示している。Ｃｏｌｕｍｎ方向に
画像データの横幅分（例えばＡ４サイズであれば長い方
の幅分）、Ｒａｗ方向に５１２ライン分のアドレスを割
り当てる。

【００４６】デュアルポートＲＡＭ１０３にデータを入
力する時には、インターフェース１０２とＣＰＵ１０１
がコマンドの送受信を行い初期アドレス（Ｓ＿ＡＤ１）
を設定する。Ａの領域の１ライン目にデータを入力する
と想定すると、初期アドレスはＣｏｌｕｍｎ Ｘ００
０、Ｒａｗ Ｘ００となり、このアドレスがアドレスカ
ウンタ１ １０７に入力される。なお１ライン毎に初期
アドレス（Ｓ＿ＡＤ）を設定しにいくので、初期のＣｏ
ｌｕｍｎアドレスは必ずＸ０００である。

【００４７】はじめはＡの領域にラスタデータが入力さ
れるので、Ｂの領域からＨＶ変換器への入力を行う。ア
ドレス変換器１１０に入力された初期アドレスをＢの領
域の読み出し開始位置に変換し、アドレスカウンタ２
１０８，アドレスカウンタ３１０９に入力する。この場
合はＣｏｌｕｍｎ Ｘ０００、Ｒａｗ Ｘ１０であり、
読み出しは１６ワード（１６×１６ビット）毎におこな
われるので、Ｒａｗアドレスは、Ａの領域より読み出す
場合はＸ００、Ｂの領域より読み出す場合はＸ１０であ
る。またＣｏｌｕｍｎアドレスは、後述するようにアド
レス変換器１１０に入力される初期アドレスのＲａｗア
ドレスで決定される。

【００４８】図に示すように、インターフェース１０２
から送信されるラスタデータを、アドレスカウンタ１
１０７をＣｏｌｕｍｎ方向にインクリメントさせて１６
ビットずつデュアルポートＲＡＭ１０３へ入力してい
く。それと同期してアドレスカウンタ２ １０８より出
力されるアドレスをＲａｗ方向にインクリメント（ただ
し１６ワード入力したらＣｏｌｕｍｎを一回インクリメ
ントする）させながら、ラスタデータを読み出してＨＶ
変換器Ａ １０６に入力する。すなわち、図中で示さ
れた２つの処理が同期して行われる。

【００４９】１６ワードのラスタデータのデュアルポー
トＲＡＭ１０３への入力、およびＨＶ変換器Ａ １０６
への入力が終わると、ＨＶＲ／Ｗ１１１からの切り替え
信号によりＨＶ変換器Ｂ １０５にラスタデータを入力
する。これと同期して次の１６ワードのラスタデータの
デュアルポートＲＡＭ１０３への入力、およびＨＶ変換
器Ａ １０６に入力された画像データが、上記のアドレ
スカウンタ２と同じようにアドレスカウンタ３ １０９
をインクリメントさせながらＨＶ変換後のデータとして
ＤＲＡＭ１０３へ入力される。すなわち、図中で示さ
れた３つの処理が同期して行われる。

【００５０】次に再びで示した処理が行われる時に
は、ＨＶ変換器Ｂ １０５に入力された画像データが、
アドレスカウンタ３ １０９をインクリメントさせなが
らＨＶ変換後のデータとしてＤＲＡＭ１０３へ入力され
る、で示した処理も同期して行われる。

【００５１】以上のように（および）の処理との
処理とを交互に繰り返して、１ライン分の画像データの
入力と６４ブロックのＨＶ変換とを並列に行う。次のラ
インのラスタデータが入力されたときも同様に並列処理
を行う。

【００５２】次に図３Ａを用いてアドレス変換器１１
０、ＨＶアドレスデコード回路１１２、ＨＶＲ／Ｗ１１
１での処理を説明する。

【００５３】アドレス変換器１１０は、図３（ａ）に示
したように、ＣＰＵ１０１からのラスタデータ初期アド
レス（Ｓ＿ＡＤ）のＲａｗアドレスをもとに、デュアル
ポートＲＡＭ１０３から出力する初期アドレス（Ｓ＿Ａ
Ｄ２）に変換し出力する。

【００５４】図３Ａ（ｂ）は、デュアルポートＲＡＭ１
０３のＡの領域にラスタデータを入力し、Ｂの領域より
データを読み出しＨＶ変換器へ入力する場合の例を示し
ている。この場合、まずデュアルポートＲＡＭ１０３の
Ａの領域のの部分（ＲａｗＸ００、ＣｏｌｕｍｎＸ０
００）に、Ｓ＿ＡＤがアドレスカウンタ１に設定される
と、Ｓ＿ＡＤ２はＢの領域のの場所（ＲａｗＸ１０、
ＣｏｌｕｍｎＸ０００）であるので、アドレス変換器よ
りＲａｗＸ１０、ＣｏｌｕｍｎＸ０００が出力（Ｓ＿Ａ
Ｄ２）されてアドレスカウンタ２、および３に入力さ
れ、そのアドレスをもとにアドレスをカウントしてい
く。

【００５５】アドレスカウンタ１はＡの領域に１６ｂｉ
ｔのラスタデータを入力する毎に、Ｃｏｌｕｍｎ方向に
矢印のようにアドレスをインクリメントして入力して行
く。一方、アドレスカウンタ２は、Ｓ＿ＡＤ２をもとに
Ｂの領域のＲａｗ方向のアドレスをインクリメントさ
せ、Ｒａｗ Ｘ１Ｆまで入力したら破線矢印のようにＲ
ａｗをＸ００に戻し、Ｃｏｌｕｍｎを１つインクリメン
トさせ、図のようにラスタデータを読み出してＨＶ変換
器へ入力していく。

【００５６】Ａの領域に１ライン分のデータを入力し終
わると（すなわち、ＡＤ１のＣｏｌｕｍｎアドレスがＸ
３ＦＦとなると）、Ｂの領域においては６４回、ＡＤ２
のＣｏｌｕｍｎがインクリメントされたこととなるの
で、次のＳ＿ＡＤ１はの場所すなわち、Ｒａｗ Ｘ０
１ Ｃｏｌｕｍｎ Ｘ０００に設定され、Ｓ＿ＡＤ２は
Ｂの領域におけるの場所すなわち、Ｒａｗ Ｘ１０、
Ｃｏｌｕｍｎ Ｘ０４０に設定される。同様にＡの領域
において１６番目の場所（Ｒａｗ Ｘ０Ｆ）に設定され
ると、Ｓ＿ＡＤ２はＢの領域の１６番目の位置（Ｒａｗ
Ｘ１０、Ｃｏｌｕｍｎ Ｘ３Ｃ０）に設定される。同
様にＡの領域から読み出し、Ｂの領域にラスタデータを
入力する場合にも、Ｓ＿ＡＤ２はＣｏｌｕｍｎ方向に６
４ブロックおきに変換される。

【００５７】ＨＶアドレスデコード回路１１２は、図３
Ａ（ｃ）に示すように、ＡＤＤ２のＲａｗアドレスの下
位４ｂｉｔより入出力用のＨＶ変換器の読み出し位置、
および入力位置を決めるＨＶ［０−１６］を出力する。

【００５８】またＨＶＲ／Ｗ１１１は、図３Ａ（ｄ）に
示すように、２つのＨＶ変換器の動作を読み出しと入力
とに切替える。ＨＶＡＤ［１５］のときのデータの出力
及び読み出しが終わると、２つのＨＶ変換器から１６×
１６のデータに対する読み出しおよび入力が終了したこ
ととなるので、ＨＶＲ／Ｗ１１１は、ＨＶＡＤ［１５］
からＨＶＡＤ［０］に変化したときに、２つのＨＶ変換
器の動作を切り替える信号を出力する。

【００５９】図３Ｂは２つのＨＶ変換器１０５および１
０６の内部構造を例示的に示す図である。図３Ｂ（ａ）
は入力時の状態を示し、図３Ｂ（ｂ）は読み出し（出
力）時の状態を示している。本実施形態のＨＶ変換器
は、１６×１６のレジスタで構成され、図示したように
１６ｂｉｔ単位で入力および出力を行う。ＡＤ２の下位
４ｂｉｔがＸ０のときは（ａ）に示したようにＨＶ変換
器のＨＶＡＤ［０］の列に入力し、（ｂ）に示すように
ＨＶ変換器のＨＶＡＤ［０］の行より出力する。同様に
ＡＤ２の下位４ｂｉｔがＸ１のときは、（ａ）のＨＶＡ
Ｄ［１］より入力され、（ｂ）のＨＶＡＤ［１］より出
力される。以上のようにしてＨＶＡＤ［０−１５］に対
する入出力が行われる。

【００６０】次に図４を用いてアドレスカウンタ３ １
０９の動作を説明する。図４（ａ）はアドレスカウンタ
３の信号の流れを示し、図４（ｂ）はＤＲＡＭ１０４内
部でのアドレスカウンタ３から出力されたアドレス位置
の変化を示している。アドレス変換器１１０から出力さ
れた信号Ｓ＿ＡＤ２がアドレスカウンタに入力されイン
クリメントされる。

【００６１】図２に関して上記で説明したように、１６
×１６のデータは、ＤＲＡＭ１０４のデュアルポートＲ
ＡＭ１０３と同じＣｏｌｕｍｎアドレスにそのまま移さ
れる。ここで、ＡＤ２は次のブロックのデータをＨＶ変
換器へ入力するアドレスを出力しているので、ＡＤ３は
ＡＤ２より１つ遅れたＣｏｌｕｍｎのアドレスが出力さ
れる。すなわち、ＡＤ２のＣｏｌｕｍｎ Ｘ００１の１
６ｂｉｔのデータをＨＶ変換器に入力しているとき、Ａ
Ｄ３はＣｏｌｕｍｎ Ｘ０００に変換後データを入力し
ている。同様にＡＤ３がＸ００２のときはＡＤ２はＸ０
０３である。ＡＤ３のＲＡＳアドレスの下位４ｂｉｔは
共通であるが、それより上位ｂｉｔはＣｏｌｕｍｎがＸ
３ＦＦまでの入力が終わると、図４（ｂ）に矢印で示す
ようにＲａｗを１つインクリメントして入力されてい
く。

【００６２】次に、図５のタイミングチャートを用いて
ラスタデータ、および変換後のデータの入出力のタイミ
ングを説明する。なお、図５はＨＶ変換器Ａ １０６に
ラスタデータを入力し、ＨＶ変換器Ｂ １０５から変換
後のデータを読み出す場合を示している。

【００６３】ＲＡＳ、ＣＡＳはデュアルポートＲＡＭ、
およびＤＲＡＭの制御信号発生装置（不図示）より出力
される制御信号であり、ＡＤ１，ＡＤ２，ＡＤ３はアド
レスカウンタ１，２，３より出力されるアドレス、ＨＶ
ＡＤは、ＨＶアドレスデコード回路１１２より出力され
るＨＶ変換器のアドレスを示す信号、ＤＡＴＡ１は、イ
ンターフェース１０２より出力されるラスタデータ、Ｄ
ＡＴＡ２はデュアルポートＲＡＭ１０３より出力される
ラスタデータ、ＤＡＴＡ３は読み出し用ＨＶ変換器より
出力される変換後のデータである。

【００６４】このタイミングチャートに示されているよ
うに、ＲＡＳおよびＣＡＳが立ち下がるタイミングで、
ＡＤ１に出力されるアドレスにＤＡＴＡ１を入力し、Ａ
Ｄ２より出力されるアドレスからＤＡＴＡ２を読み出
す。また、ＣＡＳの立ち上がるタイミングで、ＨＶ変換
器Ａ １０６のＨＶＡＤより出力される位置にデータを
入力する。そしてＨＶ変換器Ｂ １０５のＨＶＡＤより
出力される位置からデータを読み出す。ＲＡＳおよびＣ
ＡＳが立ち下がるタイミングでＤＲＡＭ１０４のＡＤ３
より出力されるアドレスに変換後のデータを入力する。

【００６５】以上の動作を同期して行う。アドレスは前
述したようにＡＤ１についてはＣｏｌｕｍｎがインクリ
メントされ、ＡＤ２およびＡＤ３はＲａｗがインクリメ
ントされる。また前述したようにＡＤ２とＡＤ３のＣｏ
ｌｕｍｎは１つずれながらインクリメントされる。

【００６６】以上のように本実施形態によればラスタデ
ータの入力、ＨＶ変換器へのラスタデータ入力および変
換後のデータ出力を並列に処理することができ、ＨＶ変
換をより高速に行うことができる。なお本実施形態では
ＨＶ変換器を２つ用いた構成を説明したが、３個以上用
いても同様な効果が得られる。

【００６７】以下、本発明のデータ変換回路の第２の実
施形態について説明する。

【００６８】図６は画像データ変換処理としてのＨＶ変
換に関する第２の実施形態の構成を示すブロック図であ
る。第１の実施形態と異なるのは、デュアルポートＲＡ
Ｍ１０３を使用する替わりに通常のＤＲＡＭ１０４ａを
利用している点と、ＣＰＵ１０１からＤＲＡＭ１０４ａ
のＷＥ（ライト・イネーブル）信号を出力している点で
ある。

【００６９】ＤＲＡＭには入出力は１系統しかないの
で、上記第１の実施形態と異なりラスタデータの入力と
ＨＶ変換の並列処理はできない。この点以外の動作は上
記第１の実施形態と同様である。ＣＰＵ１０１から出力
されるＷＥ信号は、ＤＲＡＭ１０４ａにラスタデータを
入力する際にはＬＯＷとなり、ＤＲＡＭ１０４ａからラ
スタデータを読み出す際にはＨＩＧＨとなる。

【００７０】次に、図７のタイミングチャートを用いて
本実施形態のデータの入出力のタイミングを説明する。
なお、図７はＨＶ変換器Ａ １０６にラスタデータを入
力し、ＨＶ変換器Ｂ １０５から変換後のデータを読み
出す場合を示している。

【００７１】ＲＡＳ１およびＣＡＳ１はインターフェー
ス１０２からのラスタデータの入力のタイミング信号で
あり、ＲＡＳ２およびＣＡＳ２はＨＶ変換への入出力の
タイミング信号である。図に示すようにラスタデータの
入力が終了したら、２つのＨＶ変換器の入出力が並列に
処理される。

【００７２】以上のように第２の実施形態によれば、Ｈ
Ｖ変換器へのデータの入出力を並列処理することによ
り、ＨＶ変換を高速に処理することが可能となる。なお
本実施形態ではＨＶ変換器を２つ用いた構成を説明した
が、３個以上用いても同様な効果が得られる。

【００７３】［他の実施形態］なお、以上の実施形態に
おいて、記録ヘッドから吐出される液滴はインクである
として説明し、さらにインクタンクに収容される液体は
インクであるとして説明したが、その収容物はインクに
限定されるものではない。例えば、記録画像の定着性や
耐水性を高めたり、その画像品質を高めたりするために
記録媒体に対して吐出される処理液のようなものがイン
クタンクに収容されていても良い。

【００７４】以上の実施形態は、特にインクジェット記
録方式の中でも、インク吐出を行わせるために利用され
るエネルギーとして熱エネルギーを発生する手段（例え
ば電気熱変換体やレーザ光等）を備え、前記熱エネルギ
ーによりインクの状態変化を生起させる方式を用いるこ
とにより記録の高密度化、高精細化が達成できる。

【００７５】その代表的な構成や原理については、例え
ば、米国特許第４７２３１２９号明細書、同第４７４０
７９６号明細書に開示されている基本的な原理を用いて
行うものが好ましい。この方式はいわゆるオンデマンド
型、コンティニュアス型のいずれにも適用可能である
が、特に、オンデマンド型の場合には、液体（インク）
が保持されているシートや液路に対応して配置されてい
る電気熱変換体に、記録情報に対応していて核沸騰を越
える急激な温度上昇を与える少なくとも１つの駆動信号
を印加することによって、電気熱変換体に熱エネルギー
を発生せしめ、記録ヘッドの熱作用面に膜沸騰を生じさ
せて、結果的にこの駆動信号に１対１で対応した液体
（インク）内の気泡を形成できるので有効である。

【００７６】この気泡の成長、収縮により吐出用開口を
介して液体（インク）を吐出させて、少なくとも１つの
滴を形成する。この駆動信号をパルス形状とすると、即
時適切に気泡の成長収縮が行われるので、特に応答性に
優れた液体（インク）の吐出が達成でき、より好まし
い。

【００７７】このパルス形状の駆動信号としては、米国
特許第４４６３３５９号明細書、同第４３４５２６２号
明細書に記載されているようなものが適している。な
お、上記熱作用面の温度上昇率に関する発明の米国特許
第４３１３１２４号明細書に記載されている条件を採用
すると、さらに優れた記録を行うことができる。

【００７８】記録ヘッドの構成としては、上述の各明細
書に開示されているような吐出口、液路、電気熱変換体
の組み合わせ構成（直線状液流路または直角液流路）の
他に熱作用面が屈曲する領域に配置されている構成を開
示する米国特許第４５５８３３３号明細書、米国特許第
４４５９６００号明細書に記載された構成も本発明に含
まれるものである。加えて、複数の電気熱変換体に対し
て、共通するスロットを電気熱変換体の吐出部とする構
成を開示する特開昭５９−１２３６７０号公報や熱エネ
ルギーの圧力波を吸収する開口を吐出部に対応させる構
成を開示する特開昭５９−１３８４６１号公報に基づい
た構成としても良い。

【００７９】さらに、記録装置が記録できる最大記録媒
体の幅に対応した長さを有するフルラインタイプの記録
ヘッドとしては、上述した明細書に開示されているよう
な複数記録ヘッドの組み合わせによってその長さを満た
す構成や、一体的に形成された１個の記録ヘッドとして
の構成のいずれでもよい。

【００８０】加えて、上記の実施形態で説明した記録ヘ
ッド自体に一体的にインクタンクが設けられたカートリ
ッジタイプの記録ヘッドのみならず、装置本体に装着さ
れることで、装置本体との電気的な接続や装置本体から
のインクの供給が可能になる交換自在のチップタイプの
記録ヘッドを用いてもよい。

【００８１】また、以上説明した記録装置の構成に、記
録ヘッドに対する回復手段、予備的な手段等を付加する
ことは記録動作を一層安定にできるので好ましいもので
ある。これらを具体的に挙げれば、記録ヘッドに対して
のキャッピング手段、クリーニング手段、加圧あるいは
吸引手段、電気熱変換体あるいはこれとは別の加熱素子
あるいはこれらの組み合わせによる予備加熱手段などが
ある。また、記録とは別の吐出を行う予備吐出モードを
備えることも安定した記録を行うために有効である。

【００８２】さらに、記録装置の記録モードとしては黒
色等の主流色のみの記録モードだけではなく、記録ヘッ
ドを一体的に構成するか複数個の組み合わせによってで
も良いが、異なる色の複色カラー、または混色によるフ
ルカラーの少なくとも１つを備えた装置とすることもで
きる。

【００８３】以上説明した実施の形態においては、イン
クが液体であることを前提として説明しているが、室温
やそれ以下で固化するインクであっても、室温で軟化も
しくは液化するものを用いても良く、あるいはインクジ
ェット方式ではインク自体を３０°Ｃ以上７０°Ｃ以下
の範囲内で温度調整を行ってインクの粘性を安定吐出範
囲にあるように温度制御するものが一般的であるから、
使用記録信号付与時にインクが液状をなすものであれば
よい。

【００８４】加えて、積極的に熱エネルギーによる昇温
をインクの固形状態から液体状態への状態変化のエネル
ギーとして使用せしめることで積極的に防止するため、
またはインクの蒸発を防止するため、放置状態で固化し
加熱によって液化するインクを用いても良い。いずれに
しても熱エネルギーの記録信号に応じた付与によってイ
ンクが液化し、液状インクが吐出されるものや、記録媒
体に到達する時点では既に固化し始めるもの等のよう
な、熱エネルギーの付与によって初めて液化する性質の
インクを使用する場合も本発明は適用可能である。

【００８５】このような場合インクは、特開昭５４−５
６８４７号公報あるいは特開昭６０−７１２６０号公報
に記載されるような、多孔質シート凹部または貫通孔に
液状または固形物として保持された状態で、電気熱変換
体に対して対向するような形態としてもよい。本発明に
おいては、上述した各インクに対して最も有効なもの
は、上述した膜沸騰方式を実行するものである。

【００８６】なお、本発明は、複数の機器（例えばホス
トコンピュータ、インタフェイス機器、リーダ、プリン
タなど）から構成されるシステムに適用しても、一つの
機器からなる装置（例えば、複写機、ファクシミリ装置
など）に適用してもよい。

【００８７】また、本発明の目的は、前述した実施形態
の機能を実現するソフトウェアのプログラムコードを記
録した記憶媒体（または記録媒体）を、システムあるい
は装置に供給し、そのシステムあるいは装置のコンピュ
ータ（またはCPUやMPU）が記憶媒体に格納されたプログ
ラムコードを読み出し実行することによっても、達成さ
れることは言うまでもない。この場合、記憶媒体から読
み出されたプログラムコード自体が前述した実施形態の
機能を実現することになり、そのプログラムコードを記
憶した記憶媒体は本発明を構成することになる。また、
コンピュータが読み出したプログラムコードを実行する
ことにより、前述した実施形態の機能が実現されるだけ
でなく、そのプログラムコードの指示に基づき、コンピ
ュータ上で稼働しているオペレーティングシステム(OS)
などが実際の処理の一部または全部を行い、その処理に
よって前述した実施形態の機能が実現される場合も含ま
れることは言うまでもない。

【００８８】さらに、記憶媒体から読み出されたプログ
ラムコードが、コンピュータに挿入された機能拡張カー
ドやコンピュータに接続された機能拡張ユニットに備わ
るメモリに書込まれた後、そのプログラムコードの指示
に基づき、その機能拡張カードや機能拡張ユニットに備
わるCPUなどが実際の処理の一部または全部を行い、そ
の処理によって前述した実施形態の機能が実現される場
合も含まれることは言うまでもない。

【００８９】本発明を上記記憶媒体に適用する場合、そ
の記憶媒体には、先に説明した（図５および/または図
７に示す）タイミングチャートに対応するプログラムコ
ードが格納されることになる。

【００９０】

【発明の効果】以上詳細に説明したように、本発明によ
れば、入力されたラスタ形式のデータを記録ヘッドの記
録素子の配列に合わせた形式に変換して出力する変換手
段を少なくとも２つ用意し、一つの変換手段へラスタ形
式のデータが入力される期間内に、他の変換手段から記
録素子の配列に合わせた形式のデータが出力されるよう
に変換手段の動作を制御して、データの入力と出力とを
並列に処理することができるので、データ配列形式の変
換に係る処理時間を短縮することができるという効果が
ある。

【００９１】この場合、変換手段に入力すべきラスタ形
式のデータを一時的に記憶するメモリにデュアルポート
ＲＡＭを用いると、インタフェースなどから第１のメモ
リへの入力と、第１のメモリから変換手段への出力も同
時に行うことができるので、より一層処理時間を短縮す
ることができる。

【図面の簡単な説明】

【図１】本発明のデータ変換回路の第１の実施形態の構
成を示すブロック図である。

【図２】図１の回路におけるデータの入出力を説明する
ための図である。

【図３Ａ】図１の各部の動作を説明するための図であ
る。

【図３Ｂ】ＨＶ変換器の動作を説明するための図であ
る。

【図４】アドレスカウンタ３の動作を説明するための図
である。

【図５】第１の実施形態のデータの入出力に関するタイ
ミングチャートである。

【図６】本発明のデータ変換回路の第２の実施形態の構
成を示すブロック図である。

【図７】第２の実施形態のデータの入出力に関するタイ
ミングチャートである。

【図８Ａ】従来のデータ変換回路のブロック図である。

【図８Ｂ】従来のデータ変換回路の動作を説明するため
の図である。

【図９】本発明が適用される記録装置の構成の概要を示
す外観斜視図である。

【図１０】図９の記録装置の制御構成を示すブロック図
である。

【図１１】図９の記録装置のインクカートリッジの構成
を示す外観斜視図である。

【符号の説明】

１０１ ＣＰＵ １０２ インターフェース １０３ デュアルポートＲＡＭ １０４ ＤＲＡＭ １０５ ＨＶ変換器Ａ １０６ ＨＶ変換器Ｂ １０７ アドレスカウンタ１ １０８ アドレスカウンタ２ １０９ アドレスカウンタ３ １１０ アドレス変換器 １１１ ＨＶ−Ｒ／Ｗ切替器 １１２ ＨＶアドレスデコード回路

───────────────────────────────────────────────────── フロントページの続き (72)発明者 松山 眞一 東京都大田区下丸子３丁目30番２号 キヤ ノン株式会社内 Ｆターム(参考） 2C061 AP03 AP04 AQ05 AR01 HJ06 HN15

Claims (11)

【特許請求の範囲】
1. 【請求項１】 所定方向に配列された複数の記録素子を
   有する記録ヘッドを、前記記録素子の配列方向と略直交
   する方向に記録媒体上で走査させて記録を行う場合のデ
   ータ変換方法であって、 入力されたラスタ形式のデータを前記記録素子の配列に
   合わせた形式に変換して出力する変換手段を少なくとも
   ２つ用意し、 一つの変換手段への前記ラスタ形式のデータの入力と、
   他の変換手段から前記記録素子の配列に合わせた形式の
   データの出力とが同時に行われるように前記変換手段の
   動作を制御することを特徴とするデータ変換方法。
2. 【請求項２】 前記制御は、各変換手段に入力動作と出
   力動作との切替えを指示する切替信号を送信する工程を
   含むことを特徴とする請求項１に記載のデータ変換方
   法。
3. 【請求項３】 前記変換手段に入力すべきラスタ形式の
   データを一時的に記憶する第１のメモリ工程と、前記変
   換手段から出力された前記記録素子の配列に合わせた形
   式のデータを記憶する第２のメモリ工程とを更に備える
   ことを特徴とする請求項１または２に記載のデータ変換
   方法。
4. 【請求項４】 前記第１のメモリ工程に、デュアルポー
   トＲＡＭを用いることを特徴とする請求項３に記載のデ
   ータ変換方法。
5. 【請求項５】 所定方向に配列された複数の記録素子を
   有する記録ヘッドを、前記記録素子の配列方向と略直交
   する方向に記録媒体上で走査させて記録を行う記録装置
   のデータ変換回路であって、 入力されたラスタ形式のデータを前記記録素子の配列に
   合わせた形式に変換して出力する少なくとも２つの変換
   手段と、 一つの変換手段への前記ラスタ形式のデータの入力と、
   他の変換手段から前記記録素子の配列に合わせた形式の
   データの出力とが同時に行われるように前記変換手段の
   動作を制御する制御手段とを備えたことを特徴とするデ
   ータ変換回路。
6. 【請求項６】 前記制御手段は、各変換手段に入力動作
   と出力動作との切替えを指示する切替信号を送信する手
   段を含むことを特徴とする請求項５に記載のデータ変換
   回路。
7. 【請求項７】 前記変換手段に入力すべきラスタ形式の
   データを一時的に記憶する第１のメモリ手段と、前記変
   換手段から出力された前記記録素子の配列に合わせた形
   式のデータを記憶する第２のメモリ手段とを更に備える
   ことを特徴とする請求項５または６に記載のデータ変換
   回路。
8. 【請求項８】 前記第１のメモリ手段が、デュアルポー
   トＲＡＭであることを特徴とする請求項７に記載のデー
   タ変換回路。
9. 【請求項９】 前記変換手段は、縦横それぞれに前記記
   録素子の数のドットデータを格納するレジスタであるこ
   とを特徴とする請求項５から８のいずれかに記載のデー
   タ変換回路。
10. 【請求項１０】 請求項５から９のいずれかに記載のデ
    ータ変換回路を有する記録装置であって、前記記録ヘッ
    ドは、インクを吐出して記録を行うインクジェット記録
    ヘッドであることを特徴とする記録装置。
11. 【請求項１１】 前記記録ヘッドは、熱エネルギーを利
    用してインクを吐出する記録ヘッドであって、インクに
    与える熱エネルギーを発生するための熱エネルギー変換
    体を備えていることを特徴とする請求項１０に記載の記
    録装置。