JP2001196572A - Photoelectric conversion device - Google Patents
Photoelectric conversion deviceInfo
- Publication number
- JP2001196572A JP2001196572A JP2000004729A JP2000004729A JP2001196572A JP 2001196572 A JP2001196572 A JP 2001196572A JP 2000004729 A JP2000004729 A JP 2000004729A JP 2000004729 A JP2000004729 A JP 2000004729A JP 2001196572 A JP2001196572 A JP 2001196572A
- Authority
- JP
- Japan
- Prior art keywords
- photoelectric conversion
- conversion device
- type
- conductor
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、蓄積型の光電変換
装置において、受光部にて暗時に発生する電流を抑制し
た光電変換装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a storage-type photoelectric conversion device in which a current generated in a light receiving portion in a dark state is suppressed.
【0002】[0002]
【従来の技術】デジタルスチルカメラ、デジタルビデオ
カメラなどに用いられているCCD、および近年開発、
商品化が進められているアクティブ・ピクセル・センサ
(たとえばCMOSイメージセンサ)など、固体撮像素
子を用いた光電変換装置(イメージセンサ)において
は、暗時電流の低減というものが最重要課題の一つにあ
げられる。2. Description of the Related Art CCDs used in digital still cameras and digital video cameras, and recently developed CCDs,
In a photoelectric conversion device (image sensor) using a solid-state imaging device such as an active pixel sensor (for example, a CMOS image sensor) that is being commercialized, reduction of dark current is one of the most important issues. Is given.
【0003】以下、さまざまな光電変換装置について、
現在ほぼ主流である蓄積型のフォトダイオード、つまり
フォトダイオードのPN接合を逆バイアス状態にして光
励起された電荷を一定時間蓄積し、光電変換を行うもの
について、従来の技術の問題点を説明する。Hereinafter, various photoelectric conversion devices will be described.
The problems of the prior art will be described with respect to a storage type photodiode which is almost the mainstream at present, that is, a type in which a PN junction of the photodiode is reverse-biased to accumulate photoexcited charges for a certain period of time and perform photoelectric conversion.
【0004】図15は従来の光電変換装置のうち、CC
Dを説明する図である。主にフォトダイオードと電荷転
送手段となる垂直転送部から構成される画素101を、
縦横に規則的に配列してエリア状のセンサアレイを形成
している。開口部102に入射された光は、一定の電荷
蓄積時間Tacc が経過した後、自身の垂直転送部に転送
され、逐次水平転送部へ送られていく。FIG. 15 shows a conventional photoelectric conversion device,
It is a figure explaining D. A pixel 101 mainly composed of a photodiode and a vertical transfer unit serving as a charge transfer unit is
An area-shaped sensor array is formed by regularly arranging the sensor array vertically and horizontally. The light incident on the opening 102 is transferred to its own vertical transfer unit after a certain charge accumulation time Tacc has elapsed, and is sequentially sent to the horizontal transfer unit.
【0005】103に示すA−A′線の断面が図16で
ある。なお図16では説明に必要な部位のみ示してい
る。FIG. 16 is a sectional view taken along the line AA ′ shown in FIG. Note that FIG. 16 shows only parts necessary for explanation.
【0006】画素101は、主に光を受け、受けたフォ
トンを電荷に交換し、それを蓄積する役目を持つ開口部
102に設けられたフォトダイオード201と、蓄積さ
れた電荷を転送するための電荷転送手段202からなっ
ている。電荷のもつ移動度などの理由から、CCDでは
蓄積する電荷に電子を選んでおり、そのためにフォトダ
イオード201、電荷転送手段202はpウエルを持つ
基板203に形成される。電荷転送手段202はいわゆ
るMIS構造のキャパシタとなっており、ゲート電極2
04に与える電圧でゲート電極下205のポテンシャル
を制御し、電荷蓄積、および転送を行う。[0006] The pixel 101 mainly receives light, exchanges the received photons for electric charge, and stores a photodiode 201 provided in the opening 102 having a function of accumulating the light. It comprises charge transfer means 202. In the CCD, electrons are selected as charges to be accumulated for reasons such as mobility of the charges. For this reason, the photodiode 201 and the charge transfer means 202 are formed on a substrate 203 having a p-well. The charge transfer means 202 is a capacitor having a so-called MIS structure, and has a gate electrode 2
The potential applied to the lower part of the gate electrode 205 is controlled by the voltage applied to the transistor 04 to perform charge accumulation and transfer.
【0007】電荷転送手段202のゲート電極直下20
5においては、欠陥に起因する発生電流206が生じ、
それがフォトダイオード201に到達することで暗電流
といわれるものを生み出す。このような発生電流はすべ
てのMISキャパシタでも生ずるものであるが、電荷転
送手段202のMISキャパシタは特にフォトダイオー
ド201に隣接しているという特殊な構造上、固有の問
題をもたらす。暗電流はセンサ出力においてはノイズと
なり、低減することが求められる。CCDにおいて、電
荷転送手段202のMIS構造のキャパシタは、p基板
−n+ ポリシリコンで作られており、光電荷蓄積中にゲ
ート電極204には基板電圧(通常0V)よりも低い電
圧をかけることでゲート電極下部での発生電流を抑制し
ている。[0007] 20 just below the gate electrode of the charge transfer means 202
5, a current 206 generated due to the defect occurs.
When it reaches the photodiode 201, it generates what is called a dark current. Although such a generated current is generated in all MIS capacitors, the MIS capacitor of the charge transfer means 202 causes an inherent problem due to a special structure in which the MIS capacitor is particularly adjacent to the photodiode 201. The dark current becomes noise in the sensor output and needs to be reduced. In the CCD, the capacitor having the MIS structure of the charge transfer means 202 is made of p-substrate-n + polysilicon, and a voltage lower than the substrate voltage (normally 0 V) is applied to the gate electrode 204 during photocharge accumulation. This suppresses the current generated below the gate electrode.
【0008】しかし、ゲート電極204に負の電圧をか
けるということは、ゲート電極204に印加される電圧
の振幅が大きくなるということであり、容量の充放電に
よる消費電力の増加が問題になる。従ってゲート電極2
04には負の電圧をかけないことが望ましいが、ゲート
電極204に0Vを印加しただけではゲート電極下は弱
反転状態となり、暗電流を抑制するための強い蓄積状態
にはなり得ない。However, applying a negative voltage to the gate electrode 204 means that the amplitude of the voltage applied to the gate electrode 204 becomes large, and there is a problem of an increase in power consumption due to charge and discharge of the capacitance. Therefore, the gate electrode 2
It is desirable not to apply a negative voltage to the gate electrode 04, but if only 0 V is applied to the gate electrode 204, the region under the gate electrode will be in a weak inversion state, and cannot be in a strong accumulation state for suppressing dark current.
【0009】ここで、ゲート電極204に負の電圧を印
加せずに電荷転送手段での蓄積中の発生電流を抑制する
方法として、ゲート電極下のシリコンの不純物濃度を増
加させるという方法がある。不純物濃度を増加させるこ
とでMISキャパシタの反転しきい値を上昇させ、実効
的に0Vを印加している時にゲート下を強い蓄積態様に
することができる。Here, as a method of suppressing a current generated during accumulation in the charge transfer means without applying a negative voltage to the gate electrode 204, there is a method of increasing the impurity concentration of silicon below the gate electrode. By increasing the impurity concentration, the inversion threshold value of the MIS capacitor can be increased, and a strong accumulation mode can be provided under the gate when 0 V is applied effectively.
【0010】しかし、われわれは、この方法は理論的に
は可能であるが、実際に現在ある半導体工程での不純物
注入技術、たとえばイオン注入や拡散では、基板最表面
の不純物濃度を、発生電流を抑制するまでに濃くするこ
とは困難であるという知見をえた。n+ ポリシリコンを
ゲート材料として用い、ゲート電極に0Vを印加した時
に、MISキャパシタの基板側最表面での発生電流を抑
えることが可能な基板濃度を、不純物注入技術で実現す
ることは困難である。このことが従来の問題点である。[0010] However, although this method is theoretically feasible, in actuality, an impurity implantation technique in the current semiconductor process, for example, ion implantation or diffusion, determines the impurity concentration on the outermost surface of the substrate and the generated current. It was found that it was difficult to increase the density before suppression. It is difficult to achieve a substrate concentration that can suppress the current generated on the outermost surface of the MIS capacitor on the substrate side when n + polysilicon is used as a gate material and 0 V is applied to the gate electrode by the impurity implantation technique. is there. This is a conventional problem.
【0011】つぎに、もう一つの代表的なイメージセン
サである、CMOSイメージセンサについても述べる。Next, a CMOS image sensor, which is another typical image sensor, will be described.
【0012】図17はCMOSセンサの画素構造を示す
模式図、図18はCMOSセンサの画素構造の模式的断
面図である。なお、図18はCMOSセンサの各構成要
素の断面構造と接続関係を模式的に示したものであり、
実際の画素の断面を示したものではない。CMOSイメ
ージセンサとして、光電変換部となるフォトダイオード
301、フォトダイオード301から信号電荷を転送す
る電荷転送手段となる転送MOSトランジスタ302、
転送された信号電荷が蓄積される、ソースフォロアトラ
ンジスタの入力部となるフローティングディフュージョ
ン303、フローティングディフュージョン303の電
圧を初期化するリセット手段となるリセットMOSトラ
ンジスタ304、フローティングディフュージョン30
3の電圧を読み出す増幅手段となるソースフォロアトラ
ンジスタ305、ソースフォロアを選択する選択手段と
なる選択トランジスタ306からなるものをここでは例
として挙げている。これらのMOSトランジスタはp形
の伝導形のシリコン基体307にあり、すべてnMOS
トランジスタで構成されている。CMOSイメージセン
サはロジックプロセスを流用することを特徴としてお
り、nMOSトランジスタのゲート電極はすべてn+ ポ
リシリコンである。ここですべてのMOSトランジスタ
のゲート電極直下においてはCCDの説明と同様、発生
電流が生じているが、転送MOSトランジスタ302に
おいてはフォトダイオード301に隣接している位置的
固有性から、転送MOSトランジスタ302のゲート電
極下307で蓄積時に発生する発生電流が問題となる。FIG. 17 is a schematic diagram showing the pixel structure of a CMOS sensor, and FIG. 18 is a schematic sectional view of the pixel structure of a CMOS sensor. FIG. 18 schematically shows the cross-sectional structure and connection relationship of each component of the CMOS sensor.
It does not show a cross section of an actual pixel. As a CMOS image sensor, a photodiode 301 serving as a photoelectric conversion unit, a transfer MOS transistor 302 serving as charge transfer means for transferring signal charges from the photodiode 301,
The floating diffusion 303 serving as an input part of the source follower transistor, the reset MOS transistor 304 serving as reset means for initializing the voltage of the floating diffusion 303, and the floating diffusion 30 in which the transferred signal charges are stored.
3, a source follower transistor 305 serving as amplifying means for reading the voltage and a selection transistor 306 serving as a selecting means for selecting the source follower are given as examples here. These MOS transistors are on a p-type conductive silicon substrate 307, and are all nMOS
It is composed of transistors. The CMOS image sensor is characterized by utilizing a logic process, and the gate electrodes of the nMOS transistors are all n + polysilicon. Here, a generated current is generated immediately below the gate electrodes of all the MOS transistors, as in the description of the CCD. However, in the transfer MOS transistor 302, the transfer MOS transistor 302 The current generated at the time of accumulation under the gate electrode 307 becomes a problem.
【0013】CMOSイメージセンサにおけるnMOS
トランジスタはゲート電極にn+ ポリシリコンを用いて
おり、前述の問題点同様、ゲート電極に0Vを印加した
条件で、不純物注入技術を用いて発生電流を抑制するこ
とは困難である。NMOS in CMOS image sensor
Since the transistor uses n + polysilicon for the gate electrode, similarly to the above-described problem, it is difficult to suppress the generated current by using an impurity implantation technique under the condition that 0 V is applied to the gate electrode.
【0014】[0014]
【発明が解決しようとする課題】上述したように、フォ
トダイオードに隣接する電荷転送手段は、暗電流低減と
いう、他のMIS構造の素子とは異なった設計時の要件
を考慮しなくてはならない。本発明においては、負の電
圧を印加すること無しに、電荷転送手段での発生電流を
抑制することを目的としている。As described above, the charge transfer means adjacent to the photodiode must take into account the requirement of a dark current reduction, which is a design requirement different from other MIS devices. . An object of the present invention is to suppress a current generated in a charge transfer unit without applying a negative voltage.
【0015】[0015]
【課題を解決するための手段】かかる問題をうけ、本発
明においては、少なくとも、光励起によって電荷を発生
させ該電荷を蓄積する光電変換部と、該光電変換部と隣
接する電荷転送手段とを有し、前記電荷転送手段が、p
形又はn形の伝導形の半導体基体と、該半導体基体上に
設けられた絶縁膜と、該絶縁膜上に設けられた導電体と
からなる光電変換装置において、前記導電体の仕事関数
の値が、少なくとも前記半導体基体と同一材料の半導体
の真性多結晶半導体のもつ仕事関数の値以上又は以下で
あることを特徴とする。In view of the above problems, the present invention has at least a photoelectric conversion unit for generating a charge by photoexcitation and storing the charge, and a charge transfer unit adjacent to the photoelectric conversion unit. And the charge transfer means is p
In a photoelectric conversion device including a semiconductor substrate of a conductivity type of n-type or n-type, an insulating film provided on the semiconductor substrate, and a conductor provided on the insulating film, a work function value of the conductor Is at least equal to or less than the work function of an intrinsic polycrystalline semiconductor of a semiconductor of the same material as the semiconductor substrate.
【0016】また本発明においては、少なくとも、光励
起によって電荷を発生させ該電荷を蓄積する光電変換部
と、該光電変換部と隣接する電荷転送手段と、該電荷が
入力部に転送され該入力部に生ずる電圧を増幅する増幅
手段と、該増幅手段を選択的に活性化させる選択手段
と、該入力部に生ずる電圧を初期化するリセット手段
と、を有する画素を複数有し、前記電荷転送手段が、p
形又はn形の伝導形の半導体基体と、該半導体基体上に
設けられた絶縁膜と、該絶縁膜上に設けられた導電体と
からなる光電変換装置において、前記導電体の仕事関数
の値が、少なくとも前記半導体基体と同一材料の半導体
の真性多結晶半導体のもつ仕事関数の値以上又は以下で
あることを特徴とする。Further, in the present invention, at least a photoelectric conversion unit that generates a charge by photoexcitation and stores the charge, a charge transfer unit adjacent to the photoelectric conversion unit, and a charge transfer unit that transfers the charge to the input unit. Wherein said charge transfer means comprises a plurality of pixels each having: an amplifying means for amplifying a voltage generated in said input means; a selecting means for selectively activating said amplifying means; and a reset means for initializing a voltage generated in said input section. Is p
In a photoelectric conversion device including a semiconductor substrate of a conductivity type of n-type or n-type, an insulating film provided on the semiconductor substrate, and a conductor provided on the insulating film, a work function value of the conductor Is at least equal to or less than the work function of an intrinsic polycrystalline semiconductor of a semiconductor of the same material as the semiconductor substrate.
【0017】また本発明においては、少なくとも、光励
起によって電荷を発生させ該電荷を蓄積する光電変換部
と、該光電変換部と隣接する電荷転送手段とを有し、前
記電荷転送手段が、第一の伝導形の半導体基体と、該半
導体基体に設けられた絶縁膜と、該絶縁膜上に設けられ
た第二の伝導形の多結晶半導体とからなる光電変換装置
において、前記第一の伝導形と前記第二の伝導形とは同
一であり、かつ電荷転送手段の反転領域前記半導体基体
の表面に形成されることを特徴とする。Further, according to the present invention, at least a photoelectric conversion unit for generating a charge by photoexcitation and storing the charge, and a charge transfer unit adjacent to the photoelectric conversion unit, wherein the charge transfer unit is a first charge transfer unit. A photoelectric conversion device comprising a semiconductor substrate of the first conductivity type, an insulating film provided on the semiconductor substrate, and a polycrystalline semiconductor of the second conductivity type provided on the insulating film. And the second conductivity type are the same, and are formed on the surface of the semiconductor substrate where the charge transfer means is inverted.
【0018】[0018]
【実施例】以下、本発明の実施例について図面を用いて
説明する。Embodiments of the present invention will be described below with reference to the drawings.
【0019】(第1の実施例)本発明の第1の実施例は
図15及び図16に示したCCDに本発明を適用したも
のである。図1は本発明の第1実施例に係わるCCDの
模式的断面図である。なお図16と同等の部位には同じ
番号を付している。p形の伝導形の基体401中に形成
されるフォトダイオード201に隣接する電荷転送手段
202のゲート電極402の材料に、仕事関数が真性ポ
リシリコン以上になるような、p+ の伝導形のポリシリ
コンを用いたことが本実施例の特徴である。この構造を
用いることで、ゲート電極に基体401と同じ電圧(通
常0V)を加えて光電荷の蓄積を行った条件においてゲ
ート電極下に起因する暗電流を、従来の構造にくらべて
検出限界以下の0%まで低減することができた。(First Embodiment) In a first embodiment of the present invention, the present invention is applied to the CCD shown in FIGS. FIG. 1 is a schematic sectional view of a CCD according to a first embodiment of the present invention. The same parts as those in FIG. 16 are denoted by the same reference numerals. The material of the gate electrode 402 of the charge transfer means 202 adjacent to the photodiode 201 formed in the p-type conduction type substrate 401 is made of p + conduction type poly such that the work function is higher than intrinsic polysilicon. The use of silicon is a feature of this embodiment. By using this structure, the dark current caused under the gate electrode can be reduced below the detection limit compared with the conventional structure under the condition that the same voltage (normally 0 V) as that of the base 401 is applied to the gate electrode to accumulate photocharges. Was reduced to 0%.
【0020】ここで、図12は横軸にp形の伝導形の基
板とゲート電極の仕事関数差、縦軸に暗電流をプロット
したグラフである。温度は室温、基板濃度は1×1016
/cm3である。ここでゲート電極には基板と同じ電圧
を与えている。仕事関数差が0以下の場合、基板側は蓄
積状態にあり、暗電流は生じない。仕事関数差が0から
更に正に進むにつれて、急激に暗電流が増加していく。
従来のように、ゲート材料にn+ ポリシリコンを用いて
いた場合の暗電流を1とし、その暗電流を一桁(10
%)まで改善した場合の境界線が(A)であるが、少な
くとも真性ポリシリコンをゲート材料として選択するこ
とで、従来の暗電流の値を一桁低減することが可能とな
った。より好ましい材料として、本実施例においては表
面を完全に蓄積状態にすることができるp+ ポリシリコ
ンを用いた。本結果はあくまで一例であり、温度、基板
濃度などの変化による基板側の仕事関数の変化により多
少値が増減するが、実用的な範囲においては高々0.1
eV程度であり、本質的に本発明の効果を否定するもの
ではない。FIG. 12 is a graph plotting the work function difference between the p-type substrate and the gate electrode on the horizontal axis and the dark current on the vertical axis. Temperature is room temperature, substrate concentration is 1 × 10 16
/ Cm 3 . Here, the same voltage as that of the substrate is applied to the gate electrode. When the work function difference is 0 or less, the substrate side is in an accumulation state, and no dark current is generated. As the work function difference progresses more positively from 0, the dark current sharply increases.
As in the conventional case, when the gate material is made of n + polysilicon, the dark current is set to 1, and the dark current is reduced by one digit (10
%), The boundary line is (A). By selecting at least intrinsic polysilicon as the gate material, the conventional dark current value can be reduced by one digit. As a more preferable material, p + polysilicon capable of completely accumulating the surface is used in this embodiment. This result is merely an example, and the value slightly increases or decreases due to a change in the work function on the substrate side due to a change in temperature, substrate concentration, or the like.
It is about eV, and does not essentially deny the effect of the present invention.
【0021】また、ここでMISキャパシタを構成して
いる電荷転送手段の絶縁膜403には、シリコンの熱酸
化膜を使用した。基体のシリコンを酸素雰囲気中で反応
させ、SiO2 の絶縁体の薄膜を構成することで、シリ
コン−酸化膜界面での欠陥密度を減らし、暗電流を低減
させた。ここで絶縁膜403はシリコン熱酸化膜に限定
されず、たとえばシリコン窒化膜、シリコン窒化膜とシ
リコン酸化膜を積層させたON膜、シリコン窒化膜をシ
リコン酸化膜でサンドイッチ状に挟んだONO膜などで
もよい。本発明の効果は、仕事関数の制御により得られ
るものであり、それは間に挟まれる絶縁体の組成によら
ないことも明らかである。Here, a thermal oxide film of silicon was used for the insulating film 403 of the charge transfer means constituting the MIS capacitor. By reacting the silicon of the base in an oxygen atmosphere to form a thin film of an insulator of SiO 2 , the defect density at the silicon-oxide film interface was reduced, and the dark current was reduced. Here, the insulating film 403 is not limited to the silicon thermal oxide film, and is, for example, a silicon nitride film, an ON film in which a silicon nitride film and a silicon oxide film are stacked, an ONO film in which a silicon nitride film is sandwiched between silicon oxide films, and the like. May be. The effect of the present invention is obtained by controlling the work function, and it is apparent that the effect does not depend on the composition of the insulator interposed therebetween.
【0022】ここで、基体401はp形の伝導形の基体
としているが、たとえばp形のシリコン基板でも良く、
シリコン基板中に作られるp形のウェルでもよい。また
基体はシリコン基板には限定されず、他の化合物半導体
を用いた基板でもよい。本実施例は基体の構造に限定さ
れない。Here, the substrate 401 is a p-type conductive substrate, but may be a p-type silicon substrate, for example.
It may be a p-type well formed in a silicon substrate. The substrate is not limited to a silicon substrate, but may be a substrate using another compound semiconductor. This embodiment is not limited to the structure of the base.
【0023】またフォトダイオード201の構造は、た
とえばPIN接合のフォトダイオードでも良く、PN接
合のフォトダイオードでも良いし、また、たとえばフォ
トゲートでも良い。本発明の目的は電荷転送手段で発生
する暗電流を低減することであり、フォトダイオードの
構造にはよらない。The structure of the photodiode 201 may be, for example, a PIN junction photodiode, a PN junction photodiode, or, for example, a photogate. An object of the present invention is to reduce dark current generated in the charge transfer means, and does not depend on the structure of the photodiode.
【0024】また、電荷転送手段のゲート電極402は
単一のp+ ポリシリコンで構成されているが、これには
限定されない。基板とゲート電極の仕事関数の差を決定
する、絶縁膜に接している一部が上記の構造であれば良
く、たとえばある程度の厚さのp+ シリコンの上に、ゲ
ート電極の抵抗を低減するためにアルミニウムやタンタ
ルを積層してもよい。または絶縁膜に接している部分
は、後述するような不純物を与えないポリシリコン、も
しくは他の金属でもよい。Although the gate electrode 402 of the charge transfer means is made of a single p + polysilicon, the invention is not limited to this. The part in contact with the insulating film, which determines the difference in work function between the substrate and the gate electrode, may have any of the above structures. For example, the resistance of the gate electrode is reduced on p + silicon having a certain thickness. For this purpose, aluminum or tantalum may be laminated. Alternatively, a portion in contact with the insulating film may be polysilicon which does not give an impurity as described later, or another metal.
【0025】(第2の実施例)本発明の第2の実施例を
図2を用いて説明する。図2は本発明の第2実施例に係
わるCCDの模式的断面図である。なお図1と同等の部
位には同じ番号を付している。第1の実施例と異なる点
は、ゲート電極501の材料に、不純物を加えていない
ポリシリコンを用いていることである。図12からもわ
かるように、この構造によりゲート電極501に基体4
01と同じ電圧(通常0V)を加えて光電荷の蓄積を行
った条件において、フォトダイオードとゲート電極下に
起因する暗電流を、従来の一桁以下の6%まで低減する
ことができた。(Second Embodiment) A second embodiment of the present invention will be described with reference to FIG. FIG. 2 is a schematic sectional view of a CCD according to a second embodiment of the present invention. The same parts as those in FIG. 1 are denoted by the same reference numerals. The difference from the first embodiment is that the gate electrode 501 is made of polysilicon to which no impurities are added. As can be seen from FIG. 12, the gate electrode 501 has
Under the condition that the same voltage as that of 01 (normally 0 V) was applied to accumulate the photocharge, the dark current caused by the portion under the photodiode and the gate electrode could be reduced to 6% which is one digit or less of the related art.
【0026】(第3の実施例)本発明の第3の実施例を
図3を用いて説明する。図3は本発明の第3実施例に係
わるCCDの模式的断面図である。なお図1と同等の部
位には同じ番号を付している。第1の実施例と異なる本
実施例の特徴は、ゲート電極601が、p+ ポリシリコ
ン602と、その上に積層する金属との合金603の2
層構造からなっていることである。ゲート電極下の蓄積
/反転状態を決定する仕事関数差は、絶縁膜に接してい
る部分に依存し、その上に積層する合金にはよらない。
この構造を用いることで、ゲート電極下に起因する暗電
流を、第1の実施例と同様に、従来の構造にくらべて0
%まで低減することができた。合金の形成方法である
が、たとえば従来用いられているシリサイデーション技
術を用いれば良い。合金の金属であるが、ゲート形成後
の熱工程を考慮するとモリブデンかタンタルが望ましい
が、その他ゲート形成後の熱工程に耐えられる材料であ
ればいかなる材料でもよい。この構造を用いることで、
第1の実施例の効果である暗電流の低減とあわせて、ゲ
ート材料の低抵抗化を図ることができ、高速駆動が可能
となった。(Third Embodiment) A third embodiment of the present invention will be described with reference to FIG. FIG. 3 is a schematic sectional view of a CCD according to a third embodiment of the present invention. The same parts as those in FIG. 1 are denoted by the same reference numerals. The feature of the present embodiment, which is different from the first embodiment, is that the gate electrode 601 is formed of an alloy 603 of p + polysilicon 602 and a metal laminated thereon.
It has a layered structure. The work function difference that determines the accumulation / reversal state under the gate electrode depends on the portion in contact with the insulating film, and does not depend on the alloy laminated thereon.
By using this structure, the dark current caused under the gate electrode can be reduced by 0% as compared with the conventional structure, as in the first embodiment.
% Could be reduced. As for the method of forming the alloy, for example, a silicidation technique conventionally used may be used. Although it is an alloy metal, molybdenum or tantalum is preferable in consideration of the heat process after the gate is formed, but any other material that can withstand the heat process after the gate is formed may be used. By using this structure,
Along with the effect of the first embodiment, that is, the reduction of dark current, the resistance of the gate material can be reduced, and high-speed driving has become possible.
【0027】(第4の実施例)本発明の第4の実施例を
図4を用いて説明する。図4は本発明の第4実施例に係
わるCCDの模式的断面図である。なお第3実施例を示
す図3と同等の部位には同じ番号を付している。第3の
実施例と異なる本実施例の特徴は、ゲート電極701が
不純物を加えていないポリシリコン702と、その上に
積層する金属との合金703から構成される点である。
この構造により、フォトダイオードとゲート電極下に起
因する暗電流を、第2の実施例と同様に、6%まで低減
することができた。合金の生成方法、材料については第
3の実施例と同様である。不純物を加えないポリシリコ
ンは抵抗が高く、この構造を採用することで、第2の実
施例の効果である暗電流の低減とあわせて、ゲート材料
の低抵抗化を図ることができ、高速駆動が可能となっ
た。(Fourth Embodiment) A fourth embodiment of the present invention will be described with reference to FIG. FIG. 4 is a schematic sectional view of a CCD according to a fourth embodiment of the present invention. The same parts as those in FIG. 3 showing the third embodiment are denoted by the same reference numerals. The feature of the present embodiment, which is different from the third embodiment, is that the gate electrode 701 is composed of an alloy 703 of polysilicon 702 to which impurities are not added and a metal laminated thereon.
With this structure, the dark current caused by the portion under the photodiode and the gate electrode could be reduced to 6% as in the second embodiment. The method and material for forming the alloy are the same as in the third embodiment. Polysilicon to which no impurity is added has a high resistance, and by adopting this structure, the gate material can be reduced in resistance in addition to the effect of the second embodiment, that is, the dark current can be reduced. Became possible.
【0028】(第5の実施例)本発明の第5の実施例を
図5を用いて説明する。図5は本発明の第5実施例に係
わるCCDの模式的断面図である。なお第1実施例を示
す図1と同等の部位には同じ番号を付している。本実施
例においては、n形の伝導形のシリコンの基体801を
用いており、フォトダイオードに蓄積される電荷は正孔
であるということである。基板の伝導形によらず、電荷
転送手段802のゲート電極下では暗電流が発生する
が、ゲート電極803の材料として仕事関数が真性ポリ
シリコンの持つ値以下となるn+ ポリシリコンを選択す
ることで、ゲート電極に基体801と同じ電圧(通常電
源電圧)を加えて光電荷の蓄積を行っても、従来に比べ
て暗電流を検出限界以下の0%まで低減することができ
た。(Fifth Embodiment) A fifth embodiment of the present invention will be described with reference to FIG. FIG. 5 is a schematic sectional view of a CCD according to a fifth embodiment of the present invention. The same parts as those in FIG. 1 showing the first embodiment are denoted by the same reference numerals. In this embodiment, an n-type conductive silicon substrate 801 is used, and the charges stored in the photodiode are holes. Dark current is generated under the gate electrode of the charge transfer means 802 irrespective of the conductivity type of the substrate, but n + polysilicon whose work function is equal to or less than that of intrinsic polysilicon should be selected as the material of the gate electrode 803. Thus, even when the same voltage (normal power supply voltage) as that of the base 801 was applied to the gate electrode to accumulate photocharges, the dark current could be reduced to 0% which is below the detection limit as compared with the conventional case.
【0029】ここで、図13は、n形の基板において、
横軸に仕事関数差Φms、縦軸に暗電流をとったグラフ
である。仕事関数差が0以上の場合、基板側は蓄積状態
にあり、暗電流は生じない。仕事関数差が0から更に正
に進むにつれて、急激に暗電流が増加していく。従来の
ように、ゲート材料にp+ ポリシリコンを用いていた場
合の暗電流を1とし、その暗電流を一桁(10%)まで
改善した場合の境界線が(A)であるが、少なくとも真
性ポリシリコンをゲート材料として選択することで、従
来の暗電流の値を一桁低減することが可能となった。よ
り好ましい材料として、本実施例においては表面を完全
に蓄積状態にすることができるn+ ポリシリコンを用い
た。本結果はあくまで一例であり、温度、基板濃度など
の変化による基板側の仕事関数の変化により多少、値が
増減するが、実用的な範囲においては高々0.1eV程
度であり、本質的に本発明の効果を否定するものではな
い。FIG. 13 shows an n-type substrate.
It is a graph in which the horizontal axis represents the work function difference Φms and the vertical axis represents the dark current. When the work function difference is 0 or more, the substrate side is in an accumulation state, and no dark current occurs. As the work function difference progresses more positively from 0, the dark current sharply increases. As in the conventional case, the dark current when p + polysilicon is used as the gate material is 1, and the boundary line when the dark current is improved by one digit (10%) is (A). By selecting intrinsic polysilicon as the gate material, the value of the conventional dark current can be reduced by one digit. In this embodiment, as a more preferable material, n + polysilicon capable of completely accumulating the surface is used. This result is merely an example, and the value slightly increases or decreases due to a change in the work function on the substrate side due to a change in the temperature, the substrate concentration, etc., but at most about 0.1 eV in a practical range. It does not deny the effects of the invention.
【0030】(第6の実施例)本発明の第6の実施例を
図6を用いて説明する。図6は本発明の第6実施例に係
わるCCDの模式的断面図である。なお第5実施例を示
す図5と同等の部位には同じ番号を付している。本実施
例においては、電荷転送手段802に用いられているゲ
ート電極802の材料に、真性ポリシリコンを用いるこ
とで、ゲート電極に基体801と同じ電圧(通常電源電
圧)を加えて光電荷の蓄積を行っても、従来に比べて電
荷転送手段に起因する暗電流を一桁以下の6%まで低減
することができた。(Sixth Embodiment) A sixth embodiment of the present invention will be described with reference to FIG. FIG. 6 is a schematic sectional view of a CCD according to a sixth embodiment of the present invention. The same parts as those in FIG. 5 showing the fifth embodiment are denoted by the same reference numerals. In this embodiment, intrinsic polysilicon is used as the material of the gate electrode 802 used for the charge transfer means 802, so that the same voltage (normal power supply voltage) as that of the base 801 is applied to the gate electrode to accumulate photocharges. However, the dark current caused by the charge transfer means could be reduced to one digit or less, that is, 6% as compared with the conventional method.
【0031】(第7の実施例)本発明の第7の実施例を
図7を用いて説明する。図7は本発明の第7実施例に係
わるCCDの模式的断面図である。なお第5実施例を示
す図5と同等の部位には同じ番号を付している。本実施
例においては、電荷転送手段1001を構成するゲート
電極1002が、絶縁膜1003の上に堆積するうすい
n+ ポリシリコン1004と、その上に堆積する合金1
005からなることである。合金の組成、製法は第3の
実施例と同様である。(Seventh Embodiment) A seventh embodiment of the present invention will be described with reference to FIG. FIG. 7 is a schematic sectional view of a CCD according to a seventh embodiment of the present invention. The same parts as those in FIG. 5 showing the fifth embodiment are denoted by the same reference numerals. In this embodiment, the gate electrode 1002 constituting the charge transfer means 1001 is composed of a thin n + polysilicon 1004 deposited on the insulating film 1003 and an alloy 1 deposited thereon.
005. The composition and manufacturing method of the alloy are the same as in the third embodiment.
【0032】このようにすることで、第5の実施例と同
様に暗電流を0%まで低減すると同時に、ゲート抵抗の
低減を図ることができ、回路の高速化が可能となった。By doing so, the dark current can be reduced to 0% as in the fifth embodiment, and at the same time, the gate resistance can be reduced and the circuit can be speeded up.
【0033】(第8の実施例)本発明の第8の実施例を
図8を用いて説明する。図8は本発明の第8実施例に係
わるCCDの模式的断面図である。なお第6実施例を示
す図6と同等の部位には同じ番号を付している。本実施
例においては、電荷転送手段1101を構成するゲート
電極1102が、絶縁膜1103の上に堆積する、薄
い、不純物を加えていないポリシリコン1104と、そ
の上に堆積する合金1105からなることである。合金
の組成、製法は第3の実施例と同様である。(Eighth Embodiment) An eighth embodiment of the present invention will be described with reference to FIG. FIG. 8 is a schematic sectional view of a CCD according to an eighth embodiment of the present invention. The same parts as those in FIG. 6 showing the sixth embodiment are denoted by the same reference numerals. In this embodiment, the gate electrode 1102 constituting the charge transfer means 1101 is made of a thin, undoped polysilicon 1104 deposited on the insulating film 1103 and an alloy 1105 deposited thereon. is there. The composition and manufacturing method of the alloy are the same as in the third embodiment.
【0034】このようにすることで、第6の実施例と同
様に暗電流を6%まで低減すると同時に、ゲート抵抗の
低減を図ることができ、回路の高速化が可能となった。In this manner, as in the sixth embodiment, the dark current can be reduced to 6%, the gate resistance can be reduced, and the circuit can be operated at higher speed.
【0035】(第9の実施例)本発明の第9の実施例を
図9を用いて説明する。本実施例は本発明をCMOSセ
ンサに適用したものである。図9は本発明の第9実施例
に係わるCMOSセンサの模式的断面図である。本実施
例の特徴は、転送MOSトランジスタ302のゲート電
極1201に、p+ の伝導形のポリシリコンを用いたこ
とである。本実施例において、第1の実施例と同様に、
暗電流を4%まで低減することができた。(Ninth Embodiment) A ninth embodiment of the present invention will be described with reference to FIG. In this embodiment, the present invention is applied to a CMOS sensor. FIG. 9 is a schematic sectional view of a CMOS sensor according to a ninth embodiment of the present invention. A feature of this embodiment is that p + conductive type polysilicon is used for the gate electrode 1201 of the transfer MOS transistor 302. In this embodiment, similar to the first embodiment,
The dark current could be reduced to 4%.
【0036】(第10の実施例)本発明の第10の実施
例を図9を用いて説明する。ゲート電極1201には、
第2の実施例と同様に、真性ポリシリコンを用いた。第
2の実施例と同様に、暗電流を6%まで低減することが
できた。(Tenth Embodiment) A tenth embodiment of the present invention will be described with reference to FIG. The gate electrode 1201 includes
As in the second embodiment, intrinsic polysilicon was used. As in the second embodiment, the dark current could be reduced to 6%.
【0037】(第11の実施例)本発明の第11の実施
例を図9を用いて説明する。ゲート電極1201には、
第3の実施例と同様に、p+ポリシリコンと、その上に
堆積するシリコンとの合金を用いた。第1の実施例と同
様に、暗電流を0%まで低減することができ、あわせて
ゲート抵抗も低減できた。(Eleventh Embodiment) An eleventh embodiment of the present invention will be described with reference to FIG. The gate electrode 1201 includes
As in the third embodiment, an alloy of p + polysilicon and silicon deposited thereon was used. As in the first embodiment, the dark current was reduced to 0%, and the gate resistance was also reduced.
【0038】(第12の実施例)本発明の第12の実施
例を図9を用いて説明する。ゲート電極1201には、
第4の実施例と同様、真性ポリシリコンと、その上に堆
積するシリコンとの合金を用いた。第2の実施例と同様
に、暗電流を6%まで低減することができ、あわせてゲ
ート抵抗も低減できた。(Twelfth Embodiment) A twelfth embodiment of the present invention will be described with reference to FIG. The gate electrode 1201 includes
As in the fourth embodiment, an alloy of intrinsic polysilicon and silicon deposited thereon was used. As in the second embodiment, the dark current was reduced to 6%, and the gate resistance was also reduced.
【0039】(第13の実施例)本発明の第13の実施
例を図10を用いて説明する。図10は本発明の第13
の実施例に係わるCMOSセンサの模式的断面図であ
る。n形の伝導形のシリコン基体1301の上に、ホー
ル蓄積型のフォトダイオード1302、転送MOSトラ
ンジスタ1303、フローティングディフュージョン1
304、リセットスイッチトランジスタ1305、ソー
スフォロアトランジスタ1306、セレクトトランジス
タ1307が構成されており、各トランジスタはすべて
pMOSトランジスタである。(Thirteenth Embodiment) A thirteenth embodiment of the present invention will be described with reference to FIG. FIG. 10 shows a thirteenth embodiment of the present invention.
FIG. 3 is a schematic cross-sectional view of a CMOS sensor according to the example of FIG. A hole accumulation type photodiode 1302, a transfer MOS transistor 1303, and a floating diffusion 1 are formed on an n-type conductive silicon substrate 1301.
304, a reset switch transistor 1305, a source follower transistor 1306, and a select transistor 1307, all of which are pMOS transistors.
【0040】本実施例の従来と異なる点は、転送MOS
トランジスタ1303のゲート電極1308に、n+ の
伝導形のポリシリコンを用いたことが本実施例の特徴で
ある。第5の実施例と同様に、暗電流を0%まで低減す
ることができた。The difference of this embodiment from the conventional one is that the transfer MOS
This embodiment is characterized in that n + conductive type polysilicon is used for the gate electrode 1308 of the transistor 1303. As in the fifth embodiment, the dark current could be reduced to 0%.
【0041】(第14の実施例)本発明の第14の実施
例を図10を用いて説明する。ゲート電極1308に
は、第6の実施例と同様に、不純物を用いないポリシリ
コンを用いた。第6の実施例と同様に、暗電流を6%ま
で低減することができた。(Fourteenth Embodiment) A fourteenth embodiment of the present invention will be described with reference to FIG. As the gate electrode 1308, as in the sixth embodiment, polysilicon without using impurities was used. As in the sixth embodiment, the dark current could be reduced to 6%.
【0042】(第15の実施例)本発明の第15の実施
例を図10を用いて説明する。ゲート電極1308に
は、第7の実施例と同様に、n+ ポリシリコンと、その
上に堆積する金属とシリコンの合金を用いた。第7の実
施例と同様に、暗電流を0%まで低減することができ、
かつゲート抵抗の低減を図ることができた。(Fifteenth Embodiment) A fifteenth embodiment of the present invention will be described with reference to FIG. As in the seventh embodiment, n + polysilicon and an alloy of metal and silicon deposited thereon were used for the gate electrode 1308. As in the seventh embodiment, the dark current can be reduced to 0%,
In addition, the gate resistance could be reduced.
【0043】(第16の実施例)本発明の第16の実施
例を図10を用いて説明する。ゲート電極1308に
は、第8の実施例と同様に、不純物を用いないポリシリ
コンと、その上に堆積する金属とシリコンの合金を用い
た。第8の実施例と同様に、暗電流を6%まで低減する
ことができ、かつゲート抵抗の低減を図ることができ
た。(Sixteenth Embodiment) A sixteenth embodiment of the present invention will be described with reference to FIG. As in the eighth embodiment, polysilicon without using impurities and an alloy of metal and silicon deposited thereon are used for the gate electrode 1308. As in the eighth embodiment, the dark current can be reduced to 6%, and the gate resistance can be reduced.
【0044】(第17の実施例)本発明の第17の実施
例を図11を用いて説明する。図11は本発明の第17
の実施例に係わるCMOSセンサの模式的断面図であ
る。なお第9実施例を示す図9と同等の部位には同じ番
号を付している。本実施例の特徴は、各MOSトランジ
スタ302,304,306,305のゲート電極17
01,1702,1703,1704の構造を、すべて
同じ組成にしているところである。本実施例ではp+ ポ
リシリコンを用いており、第1の実施例と同様に、暗電
流を0%まで低減することができた。(Seventeenth Embodiment) A seventeenth embodiment of the present invention will be described with reference to FIG. FIG. 11 shows a seventeenth embodiment of the present invention.
FIG. 3 is a schematic cross-sectional view of a CMOS sensor according to the example of FIG. The same parts as those in FIG. 9 showing the ninth embodiment are denoted by the same reference numerals. This embodiment is characterized in that the gate electrode 17 of each of the MOS transistors 302, 304, 306, and 305 is provided.
The structures 01, 1702, 1703, and 1704 are all of the same composition. In this embodiment, p + polysilicon is used, and the dark current can be reduced to 0% as in the first embodiment.
【0045】ゲート電極はp+ ポリシリコンに限らず、
たとえば第2、3、4の実施例で示したように、不純物
を加えないポリシリコンや、p+ ポリシリコン/不純物
を加えないポリシリコンと金属の合金などを用いても良
い。The gate electrode is not limited to p + polysilicon,
For example, as shown in the second, third, and fourth embodiments, polysilicon to which no impurity is added, or p + polysilicon / polysilicon and metal alloy to which no impurity is added may be used.
【0046】本実施例の効果は、暗電流の低減に加え
て、ゲート電極膜を一種類の層で済ませることができ、
プロセス工程の簡略化をはかれるということである。よ
ってゲート電極の種類はポリシリコンに限定されず、上
記実施例で説明した暗電流抑制が可能なゲート材料を選
べば、他のいかなる材料でも本実施例の効果を得られ
る。The effect of this embodiment is that, in addition to the reduction of dark current, the gate electrode film can be made of one kind of layer.
This means that the process steps can be simplified. Therefore, the type of the gate electrode is not limited to polysilicon, and if the gate material capable of suppressing the dark current described in the above embodiment is selected, the effect of this embodiment can be obtained with any other material.
【0047】また、本実施例はたとえばCMOSセンサ
などを想定しており、CMOSセンサにおいては受光素
子、いわゆる画素が集合している領域と、画素から得ら
れる信号を処理(たとえばノイズ除去、増幅器、A/D
変換など)する周辺部が一つのチップに集積できるいう
メリットが有る。それら周辺部のMOSトランジスタの
ゲート電極に用いる材料は本発明においては限定されな
いので、本実施例においては電荷転送手段と同様の伝導
形でよい。In this embodiment, for example, a CMOS sensor is assumed. In the CMOS sensor, a light receiving element, that is, a region where pixels are gathered, and a signal obtained from the pixel are processed (for example, noise removal, an amplifier, A / D
There is an advantage that the peripheral part to be converted can be integrated on one chip. Since the material used for the gate electrodes of the MOS transistors in the peripheral portion is not limited in the present invention, it may be of the same conductivity type as the charge transfer means in the present embodiment.
【0048】本実施例においては基板307の伝導形は
p形であるが、p形に限定されず、n形でも良い。第1
3〜15の実施例で説明されているゲート構造を選択す
ることで、MOSトランジスタがpMOSで形成されて
いたとしても同様に暗電流の低減をはかれる。In this embodiment, the conductivity type of the substrate 307 is p-type, but is not limited to p-type and may be n-type. First
By selecting the gate structure described in the third to fifteenth embodiments, the dark current can be similarly reduced even if the MOS transistor is formed of pMOS.
【0049】(第18の実施例)本発明の第18の実施
例を図11を用いて説明する。本実施例の特徴は、転送
MOSトランジスタ302のゲート電極1701の構造
と、その他のMOSトランジスタ304,306,30
5のゲート電極1702,1703,1704の構造を
異なるようにさせたことである。上述した各実施例にお
いて、転送MOSトランジスタ、もしくは電荷転送手段
のゲート材料は、暗電流を抑制する目的のみで選択され
てきた。しかし他のMOSトランジスタにおいては暗電
流を抑制するということは必要事項ではない。むしろ電
流−電圧特性などを考えた場合は従来どおりその他のM
OSトランジスタはn+ ポリシリコンをゲートとして用
いることが好ましい。本実施例においては、転送MOS
トランジスタのゲート電極1701は暗電流の低減のた
めにp+ ポリシリコンを、その他のゲート電極にはn +
ポリシリコンを用いることを特徴としている。本実施例
において、最適な電流−電圧特性と暗電流の低減を両立
させることが可能となった。(Eighteenth Embodiment) Eighteenth Embodiment of the Present Invention
An example will be described with reference to FIG. The feature of this embodiment is that
Structure of gate electrode 1701 of MOS transistor 302
And other MOS transistors 304, 306, 30
5 gate electrodes 1702, 1703 and 1704
It is different. In each of the embodiments described above,
Transfer MOS transistor or charge transfer means
Gate material is selected only for the purpose of suppressing dark current.
Have been. However, in other MOS transistors,
It is not necessary to control the flow. Rather
When considering current-voltage characteristics, other M
OS transistor is n+Use polysilicon as gate
Is preferred. In this embodiment, the transfer MOS
The gate electrode 1701 of the transistor is used to reduce dark current.
P+Polysilicon and n for the other gate electrodes +
It is characterized by using polysilicon. This embodiment
Optimizes current-voltage characteristics and reduces dark current
It became possible to make it.
【0050】転送MOSトランジスタのゲート電極はp
+ ポリシリコンに限らず、たとえば第2,3,4の実施
例で示したように、不純物を加えないポリシリコンや、
p+ポリシリコン/不純物を加えないポリシリコンと金
属の合金などを用いても良い。The gate electrode of the transfer MOS transistor is p
+ Not limited to polysilicon, for example, as shown in the second, third, and fourth embodiments, polysilicon without adding impurities,
p + polysilicon / polysilicon and metal alloy to which no impurity is added may be used.
【0051】ここで、ゲート電極の構造を複数持たせる
方法であるが、たとえば2層ポリシリコンプロセスにお
いて、一層目のポリシリコンはn+ ポリシリコンとして
その他のMOSトランジスタ形成に用い、二層目のポリ
シリコンはp+ ポリシリコンとして転送MOSトランジ
スタの形成に用いることで実現できた。一層目と二層目
の順番は逆でも良いことは言うまでもない。また、たと
えば全面に不純物を加えていないポリシリコンの層を形
成し、フォトレジストによるマスキングをもちいて転送
MOSトランジスタを構成する部位には選択的にp形の
不純物を、その他の部位にはn形の不純物を選択的にイ
オン注入するという方法でも良い。Here, a method of providing a plurality of gate electrode structures is described. For example, in a two-layer polysilicon process, the first-layer polysilicon is used for forming other MOS transistors as n + polysilicon, and the second-layer polysilicon is formed. Polysilicon was realized by using it as p + polysilicon for forming a transfer MOS transistor. It goes without saying that the order of the first and second layers may be reversed. Further, for example, a polysilicon layer to which no impurity is added is formed on the entire surface, and a p-type impurity is selectively formed in a portion constituting the transfer MOS transistor using masking with a photoresist, and an n-type impurity is formed in other portions. May be selectively implanted.
【0052】また、本実施例はたとえばCMOSセンサ
などを想定しており、CMOSセンサにおいては受光素
子、いわゆる画素が集合している領域と、画素から得ら
れる信号を処理(たとえばノイズ除去、増幅器、A/D
変換など)する周辺部が一つのチップに集積できるいう
メリットが有る。それら周辺部のMOSトランジスタの
ゲート電極に用いる材料は本発明においては限定されな
いので、本実施例においては電荷転送手段と同様の伝導
形でよいし、電荷転送手段と反対の伝導形(たとえばn
形とp形、のように相反するもの)でもよいし、もしく
は伝導形が決定されない金属のようなものでも良い。本
発明の効果はあくまで転送手段の暗電流抑制であること
から、たとえば増幅手段やAD変換手段にはその機能に
見合ったゲート電極を独立に選択すればよく、周辺部の
MOSトランジスタのゲート電極はいかなるものでも良
い。In this embodiment, for example, a CMOS sensor is assumed. In the CMOS sensor, a light receiving element, that is, a region where pixels are gathered, and a signal obtained from the pixel are processed (for example, noise removal, an amplifier, A / D
There is an advantage that the peripheral part to be converted can be integrated on one chip. Since the material used for the gate electrodes of the MOS transistors at the peripheral portions is not limited in the present invention, the present embodiment may have the same conductivity type as the charge transfer means, or the opposite conductivity type (for example, n) to the charge transfer means.
(Contrary to each other, such as shape and p-type), or a metal whose conductivity type is not determined. Since the effect of the present invention is only the suppression of the dark current of the transfer means, for example, the gate electrode corresponding to the function may be independently selected for the amplifying means and the AD conversion means, and the gate electrode of the peripheral MOS transistor may be selected. Anything is fine.
【0053】本実施例の効果が、転送MOSトランジス
タとその他のMOSトランジスタの性質の違いを考慮
し、それぞれに適したゲート電極を構成するということ
によって生まれることからも、ゲート材料はポリシリコ
ンにのみ限定されるわけではなく、転送MOSトランジ
スタには暗電流抑制が可能なゲート材料を、その他のM
OSトランジスタには電流−電圧特性を考慮したゲート
材料を選べば、他のいかなる材料、製造方法でも良い。The effect of the present embodiment is obtained by considering the difference in properties between the transfer MOS transistor and the other MOS transistors and by forming gate electrodes suitable for each of them. The transfer MOS transistor is not limited to a gate material capable of suppressing dark current, and other M
For the OS transistor, any other material or manufacturing method may be used as long as a gate material is selected in consideration of current-voltage characteristics.
【0054】本実施例においては基板307の伝導形は
p形であるが、p形に限定されず、n形でも良い。第1
3〜15の実施例で説明されているゲート構造を選択
し、適宜伝導形の極性を変更することで、同様に暗電流
の低減をはかれる。In this embodiment, the conductivity type of the substrate 307 is p-type, but is not limited to p-type and may be n-type. First
The dark current can be similarly reduced by selecting the gate structure described in the embodiments 3 to 15 and appropriately changing the polarity of the conductivity type.
【0055】さらに、上述したCMOSセンサの構成の
変形例として、図14に示すような、2つの光電変換部
301−1,301−2、各光電変換部301−1,3
01−2に対応して設けられた電荷転送手段となる2つ
の転送MOSトランジスタ302−1,302−2、リ
セット手段となるMOSトランジスタ304と選択手段
となるMOSトランジスタ306とソースフォロア入力
となるMOSトランジスタ305とをそれぞれ一づつ設
けた共通回路部、から構成される単位セルを有し、各光
電変換素部301−1,301−2らの信号を一つのソ
ースフォロア入力となるMOSトランジスタ305のゲ
ートに順次転送することでアンプを共通化した共通アン
プ方式の光電変換装置にも本発明を適用でき、この場
合、単位セルは2つの画素の集まりと考えられる。もち
ろん、光電変換部と電荷転送手段をそれぞれ3つ以上設
けて共通アンプ方式の光電変換装置を構成してもよい。Further, as a modified example of the configuration of the CMOS sensor described above, as shown in FIG. 14, two photoelectric conversion units 301-1 and 301-2, and each of the photoelectric conversion units 301-1 and 301-3.
0-2, two transfer MOS transistors 302-1 and 302-2 serving as charge transfer means, a MOS transistor 304 serving as reset means, a MOS transistor 306 serving as selection means, and a MOS serving as a source follower input. And a common circuit unit provided with a single transistor 305, and a MOS transistor 305 which receives signals from the photoelectric conversion units 301-1 and 301-2 as one source follower input. The present invention can be applied to a photoelectric conversion device of a common amplifier system in which an amplifier is shared by sequentially transferring data to a gate. In this case, a unit cell is considered to be a group of two pixels. Of course, a common amplifier type photoelectric conversion device may be configured by providing three or more photoelectric conversion units and three or more charge transfer units.
【0056】[0056]
【発明の効果】以上説明したように、本発明によれば上
述したように、光電変換部に隣接する電荷転送手段での
発生を抑制し、光電変換部での暗時電流の低減又は抑制
することができる。As described above, according to the present invention, as described above, generation at the charge transfer means adjacent to the photoelectric conversion unit is suppressed, and the dark current in the photoelectric conversion unit is reduced or suppressed. be able to.
【図1】本発明の第1実施例に係わるCCDの模式的断
面図である。FIG. 1 is a schematic sectional view of a CCD according to a first embodiment of the present invention.
【図2】本発明の第2実施例に係わるCCDの模式的断
面図である。FIG. 2 is a schematic sectional view of a CCD according to a second embodiment of the present invention.
【図3】本発明の第3実施例に係わるCCDの模式的断
面図である。FIG. 3 is a schematic sectional view of a CCD according to a third embodiment of the present invention.
【図4】本発明の第4実施例に係わるCCDの模式的断
面図である。FIG. 4 is a schematic sectional view of a CCD according to a fourth embodiment of the present invention.
【図5】本発明の第5実施例に係わるCCDの模式的断
面図である。FIG. 5 is a schematic sectional view of a CCD according to a fifth embodiment of the present invention.
【図6】本発明の第6実施例に係わるCCDの模式的断
面図である。FIG. 6 is a schematic sectional view of a CCD according to a sixth embodiment of the present invention.
【図7】本発明の第7実施例に係わるCCDの模式的断
面図である。FIG. 7 is a schematic sectional view of a CCD according to a seventh embodiment of the present invention.
【図8】本発明の第8実施例に係わるCCDの模式的断
面図である。FIG. 8 is a schematic sectional view of a CCD according to an eighth embodiment of the present invention.
【図9】本発明の第9実施例に係わるCMOSセンサの
模式的断面図である。FIG. 9 is a schematic sectional view of a CMOS sensor according to a ninth embodiment of the present invention.
【図10】本発明の第13の実施例に係わるCMOSセ
ンサの模式的断面図である。FIG. 10 is a schematic sectional view of a CMOS sensor according to a thirteenth embodiment of the present invention.
【図11】本発明の第17の実施例に係わるCMOSセ
ンサの模式的断面図である。FIG. 11 is a schematic sectional view of a CMOS sensor according to a seventeenth embodiment of the present invention.
【図12】p形の基板において、横軸にゲート電極の仕
事関数差、縦軸に暗電流をプロットしたグラフである。FIG. 12 is a graph in which a horizontal axis represents a work function difference of a gate electrode and a vertical axis represents a dark current in a p-type substrate.
【図13】n形の基板において、横軸にゲート電極の仕
事関数差、縦軸に暗電流をプロットしたグラフである。FIG. 13 is a graph plotting a work function difference of a gate electrode on a horizontal axis and a dark current on a vertical axis in an n-type substrate.
【図14】CMOSセンサの構成の変形例を示す模式図
である。FIG. 14 is a schematic diagram showing a modification of the configuration of the CMOS sensor.
【図15】CCDの構成を示す模式的平面図である。FIG. 15 is a schematic plan view showing a configuration of a CCD.
【図16】図15のA−A′線の断面図である。FIG. 16 is a sectional view taken along line AA ′ of FIG.
【図17】CMOSセンサの画素構造を示す模式図であ
る。FIG. 17 is a schematic diagram showing a pixel structure of a CMOS sensor.
【図18】CMOSセンサの画素構造の模式的断面図で
ある。FIG. 18 is a schematic sectional view of a pixel structure of a CMOS sensor.
101 画素 102 開口部 201,301 フォトダイオード 202,802,1001,1101 電荷転送手段 203,307,401,801,1301 基板 204 ゲート電極 302 転送MOSトランジスタ(電荷転送手段) 303 フローティングディフュージョン 304 リセットMOSトランジスタ(リセット手段) 305 ソースフォロアトランジスタ(増幅手段) 306 選択トランジスタ(選択手段) 101 pixel 102 opening 201, 301 photodiode 202, 802, 1001, 1101 charge transfer means 203, 307, 401, 801, 1301 substrate 204 gate electrode 302 transfer MOS transistor (charge transfer means) 303 floating diffusion 304 reset MOS transistor ( Reset means) 305 source follower transistor (amplification means) 306 selection transistor (selection means)
Claims (45)
させ該電荷を蓄積する光電変換部と、該光電変換部と隣
接する電荷転送手段とを有し、 前記電荷転送手段が、p形の伝導形の半導体基体と、該
半導体基体上に設けられた絶縁膜と、該絶縁膜上に設け
られた導電体とからなる光電変換装置において、 前記導電体の仕事関数の値が、少なくとも前記半導体基
体と同一材料の半導体の真性多結晶半導体のもつ仕事関
数の値以上であることを特徴とする光電変換装置。1. At least a photoelectric conversion unit that generates a charge by photoexcitation and stores the charge, and a charge transfer unit adjacent to the photoelectric conversion unit, wherein the charge transfer unit has a p-type conductivity. In a photoelectric conversion device including a semiconductor substrate, an insulating film provided on the semiconductor substrate, and a conductor provided on the insulating film, a work function value of the conductor is at least the same as that of the semiconductor substrate. A photoelectric conversion device characterized by having a work function that is equal to or higher than a work function of an intrinsic polycrystalline semiconductor of a material semiconductor.
膜と接する部分にp形の伝導形の多結晶半導体を用いた
ことを特徴とする請求項1に記載の光電変換装置。2. The photoelectric conversion device according to claim 1, wherein a p-type conductivity type polycrystalline semiconductor is used at least in a portion in contact with the insulating film as the conductor.
導形の多結晶半導体と、該p形の伝導形の多結晶半導体
上の、金属と該p形の伝導形の多結晶半導体との合金
と、を用いたことを特徴とする請求項1に記載の光電変
換装置。3. An alloy of at least a p-type conduction type polycrystalline semiconductor as said conductor and a metal and said p-type conduction type polycrystalline semiconductor on said p-type conduction type polycrystalline semiconductor. The photoelectric conversion device according to claim 1, wherein:
膜と接する部分に真性多結晶半導体を用いたことを特徴
とする請求項1に記載の光電変換装置。4. The photoelectric conversion device according to claim 1, wherein an intrinsic polycrystalline semiconductor is used as at least a portion in contact with the insulating film as the conductor.
結晶半導体と、該真性多結晶半導体上の、金属と該真性
多結晶半導体との合金と、を用いたことを特徴とする請
求項1に記載の光電変換装置。5. The method according to claim 1, wherein at least the intrinsic polycrystalline semiconductor and an alloy of a metal and the intrinsic polycrystalline semiconductor on the intrinsic polycrystalline semiconductor are used as the conductor. The photoelectric conversion device as described in the above.
ことを特徴とする請求項3に記載の光電変換装置。6. The photoelectric conversion device according to claim 3, wherein tungsten is used as the metal.
とを特徴とする請求項3に記載の光電変換装置。7. The photoelectric conversion device according to claim 3, wherein molybdenum is used as the metal.
ことを特徴とする請求項5に記載の光電変換装置。8. The photoelectric conversion device according to claim 5, wherein tungsten is used as the metal.
とを特徴とする請求項5に記載の光電変換装置。9. The photoelectric conversion device according to claim 5, wherein molybdenum is used as said metal.
用いたことを特徴とする請求項1に記載の光電変換装
置。10. The photoelectric conversion device according to claim 1, wherein a silicon oxide film is used as the insulating film.
生させ該電荷を蓄積する光電変換部と、該光電変換部と
隣接する電荷転送手段とを有し、 前記電荷転送手段が、n形の伝導形の半導体基体と、該
半導体基体上に設けられた絶縁膜と、該絶縁膜上に設け
られた導電体とからなる光電変換装置において、 前記導電体の仕事関数の値が、少なくとも前記半導体基
体と同一材料の半導体の真性多結晶半導体のもつ仕事関
数の値以下であることを特徴とする光電変換装置。11. At least a photoelectric conversion unit that generates a charge by photoexcitation and stores the charge, and a charge transfer unit adjacent to the photoelectric conversion unit, wherein the charge transfer unit has an n-type conductivity type. In a photoelectric conversion device including a semiconductor substrate, an insulating film provided on the semiconductor substrate, and a conductor provided on the insulating film, a work function value of the conductor is at least the same as that of the semiconductor substrate. A photoelectric conversion device characterized in that the work function is equal to or less than a work function of an intrinsic polycrystalline semiconductor of a material semiconductor.
縁膜と接する部分にn形の伝導形の多結晶半導体を用い
たことを特徴とする請求項11に記載の光電変換装置。12. The photoelectric conversion device according to claim 11, wherein an n-type conductivity type polycrystalline semiconductor is used at least in a portion in contact with the insulating film as the conductor.
伝導形の多結晶半導体と、該n形の伝導形の多結晶半導
体上の、金属と該n形の伝導形の多結晶半導体との合金
と、を用いたことを特徴とする請求項11に記載の光電
変換装置。13. An n-type polycrystalline semiconductor having at least an n-type conductive type as said conductor, and an alloy of a metal and said n-type conductive type polycrystalline semiconductor on said n-type conductive type polycrystalline semiconductor The photoelectric conversion device according to claim 11, wherein:
縁膜と接する部分に真性多結晶半導体を用いたことを特
徴とする請求項11に記載の光電変換装置。14. The photoelectric conversion device according to claim 11, wherein an intrinsic polycrystalline semiconductor is used as the conductor at least in a portion in contact with the insulating film.
多結晶半導体と、該真性多結晶半導体上の、金属と該真
性多結晶半導体との合金と、を用いたことを特徴とする
請求項11に記載の光電変換装置。15. The semiconductor device according to claim 11, wherein at least the intrinsic polycrystalline semiconductor and an alloy of a metal and the intrinsic polycrystalline semiconductor on the intrinsic polycrystalline semiconductor are used as the conductor. The photoelectric conversion device as described in the above.
たことを特徴とする請求項13に記載の光電変換装置。16. The photoelectric conversion device according to claim 13, wherein tungsten is used as said metal.
ことを特徴とする請求項13に記載の光電変換装置。17. The photoelectric conversion device according to claim 13, wherein molybdenum is used as said metal.
たことを特徴とする請求項15に記載の光電変換装置。18. The photoelectric conversion device according to claim 15, wherein tungsten is used as said metal.
ことを特徴とする請求項15に記載の光電変換装置。19. The photoelectric conversion device according to claim 15, wherein molybdenum is used as said metal.
用いたことを特徴とする請求項11に記載の光電変換装
置。20. The photoelectric conversion device according to claim 11, wherein a silicon oxide film is used as said insulating film.
生させ該電荷を蓄積する光電変換部と、該光電変換部と
隣接する電荷転送手段と、該電荷が入力部に転送され該
入力部に生ずる電圧を増幅する増幅手段と、該増幅手段
を選択的に活性化させる選択手段と、該入力部に生ずる
電圧を初期化するリセット手段と、を有する画素を複数
有し、 前記電荷転送手段が、p形の伝導形の半導体基体と、該
半導体基体上に設けられた絶縁膜と、該絶縁膜上に設け
られた導電体とからなる光電変換装置において、 前記導電体の仕事関数の値が、少なくとも前記半導体基
体と同一材料の半導体の真性多結晶半導体のもつ仕事関
数の値以上であることを特徴とする光電変換装置。21. At least a photoelectric conversion unit for generating a charge by photoexcitation and storing the charge, a charge transfer unit adjacent to the photoelectric conversion unit, and a voltage for transferring the charge to an input unit and generating a voltage at the input unit. A plurality of pixels having amplifying means for amplifying, selecting means for selectively activating the amplifying means, and reset means for initializing a voltage generated at the input section, wherein the charge transfer means is a p-type In a photoelectric conversion device comprising a semiconductor substrate of the conductivity type, an insulating film provided on the semiconductor substrate, and a conductor provided on the insulating film, the work function value of the conductor is at least the A photoelectric conversion device having a work function that is equal to or higher than a work function of an intrinsic polycrystalline semiconductor of a semiconductor made of the same material as a semiconductor substrate.
縁膜と接する部分にp形の伝導形の多結晶半導体を用い
たことを特徴とする請求項21に記載の光電変換装置。22. The photoelectric conversion device according to claim 21, wherein a p-type conduction type polycrystalline semiconductor is used at least in a portion in contact with the insulating film as the conductor.
伝導形の多結晶半導体と、該p形の伝導形の多結晶半導
体上の、金属と該p形の伝導形の多結晶半導体との合金
と、を用いたことを特徴とする請求項21に記載の光電
変換装置。23. An alloy of at least a p-type conductive polycrystalline semiconductor and a metal and a p-type conductive polycrystalline semiconductor on the p-type conductive polycrystalline semiconductor as the conductor. 22. The photoelectric conversion device according to claim 21, wherein:
縁膜と接する部分に真性多結晶半導体を用いたことを特
徴とする請求項21に記載の光電変換装置。24. The photoelectric conversion device according to claim 21, wherein an intrinsic polycrystalline semiconductor is used as at least a portion in contact with the insulating film as the conductor.
多結晶半導体と、該真性多結晶半導体上の、金属と該真
性多結晶半導体との合金と、を用いたことを特徴とする
請求項21に記載の光電変換装置。25. The method according to claim 21, wherein at least the intrinsic polycrystalline semiconductor and an alloy of a metal and the intrinsic polycrystalline semiconductor on the intrinsic polycrystalline semiconductor are used as the conductor. The photoelectric conversion device as described in the above.
たことを特徴とする請求項23に記載の光電変換装置。26. The photoelectric conversion device according to claim 23, wherein tungsten is used as the metal.
ことを特徴とする請求項23に記載の光電変換装置。27. The photoelectric conversion device according to claim 23, wherein molybdenum is used as said metal.
たことを特徴とする請求項25に記載の光電変換装置。28. The photoelectric conversion device according to claim 25, wherein tungsten is used as the metal.
ことを特徴とする請求項25に記載の光電変換装置。29. The photoelectric conversion device according to claim 25, wherein molybdenum is used as said metal.
用いたことを特徴とする請求項21に記載の光電変換装
置。30. The photoelectric conversion device according to claim 21, wherein a silicon oxide film is used as the insulating film.
記選択手段のうち少なくともひとつは、前記p形の伝導
形の半導体基体と、該半導体基体上に設けられた絶縁膜
と、該絶縁膜上に設けられた導電体とから構成され、 前記増幅手段、前記リセット手段、前記選択手段のうち
少なくともひとつを構成する前記導電体は、前記電荷転
送手段を構成する前記導電体と同一の組成からなること
を特徴とする請求項21に記載の光電変換装置。31. At least one of the amplifying means, the reset means, and the selecting means includes a semiconductor substrate of p-type conductivity, an insulating film provided on the semiconductor substrate, and The conductor constituting at least one of the amplifying unit, the resetting unit, and the selecting unit has the same composition as the conductor constituting the charge transfer unit. The photoelectric conversion device according to claim 21, wherein:
記選択手段のうち少なくともひとつは、前記p形の伝導
形の半導体基体と、該半導体基体上に設けられた絶縁膜
と、該絶縁膜上に設けられた導電体とから構成され、 前記増幅手段、前記リセット手段、前記選択手段のうち
少なくともひとつを構成する前記導電体は、前記電荷転
送手段を構成する前記導電体と異なる組成からなること
を特徴とする請求項21に記載の光電変換装置。32. At least one of the amplifying means, the reset means, and the selecting means includes a semiconductor substrate of p-type conductivity, an insulating film provided on the semiconductor substrate, and A conductor provided in the amplifying unit, the reset unit, and the selecting unit, wherein the conductor constituting at least one of the selecting unit has a different composition from the conductor constituting the charge transfer unit. 22. The photoelectric conversion device according to claim 21, wherein
生させ該電荷を蓄積する光電変換部と、該光電変換部と
隣接する電荷転送手段と、該電荷が入力部に転送され該
入力部に生ずる電圧を増幅する増幅手段と、該増幅手段
を選択的に活性化させる選択手段と、該入力部に生ずる
電圧を初期化するリセット手段と、を有する画素を複数
有し、 前記電荷転送手段が、n形の伝導形の半導体基体、該半
導体基体上に設けられた絶縁膜と、該絶縁膜上に設けら
れた導電体とからなる光電変換装置において、 前記導電体の仕事関数の値が、少なくとも前記半導体基
体と同一材料の半導体の真性多結晶半導体のもつ仕事関
数の値以下であることを特徴とする光電変換装置。33. A photoelectric conversion unit for generating a charge by photoexcitation and accumulating the charge, a charge transfer unit adjacent to the photoelectric conversion unit, and a voltage generated at the input unit when the charge is transferred to the input unit. A plurality of pixels each including an amplifying unit for amplifying, a selecting unit for selectively activating the amplifying unit, and a reset unit for initializing a voltage generated at the input unit, wherein the charge transfer unit is an n-type. A conductive type semiconductor substrate, an insulating film provided on the semiconductor substrate, and a conductor provided on the insulating film, wherein the work function value of the conductor is at least the semiconductor A photoelectric conversion device having a work function value equal to or less than a work function of an intrinsic polycrystalline semiconductor of a semiconductor of the same material as a base.
縁膜と接する部分にn形の伝導形の多結晶半導体を用い
たことを特徴とする請求項33に記載の光電変換装置。34. The photoelectric conversion device according to claim 33, wherein an n-type conduction type polycrystalline semiconductor is used at least in a portion in contact with the insulating film as the conductor.
伝導形の多結晶半導体と、該n形の伝導形の多結晶半導
体上の、金属と該n形の伝導形の多結晶半導体との合金
と、を用いたことを特徴とする請求項33に記載の光電
変換装置。35. An n-type polycrystalline semiconductor having at least an n-type conductive type as the conductor, and an alloy of a metal and the n-type conductive type polycrystalline semiconductor on the n-type conductive type polycrystalline semiconductor 34. The photoelectric conversion device according to claim 33, wherein:
縁膜と接する部分に真性多結晶半導体を用いたことを特
徴とする請求項33に記載の光電変換装置。36. The photoelectric conversion device according to claim 33, wherein an intrinsic polycrystalline semiconductor is used as at least a portion in contact with the insulating film as the conductor.
多結晶半導体と、該真性多結晶半導体上の、金属と該真
性多結晶半導体との合金と、を用いたことを特徴とする
請求項33に記載の光電変換装置。37. The method according to claim 33, wherein at least the intrinsic polycrystalline semiconductor and an alloy of a metal and the intrinsic polycrystalline semiconductor on the intrinsic polycrystalline semiconductor are used as the conductor. The photoelectric conversion device as described in the above.
たことを特徴とする請求項35に記載の光電変換装置。38. The photoelectric conversion device according to claim 35, wherein tungsten is used as the metal.
ことを特徴とする請求項35に記載の光電変換装置。39. The photoelectric conversion device according to claim 35, wherein molybdenum is used as said metal.
たことを特徴とする請求項37に記載の光電変換装置。40. The photoelectric conversion device according to claim 37, wherein tungsten is used as the metal.
ことを特徴とする請求項37に記載の光電変換装置。41. The photoelectric conversion device according to claim 37, wherein molybdenum is used as said metal.
用いたことを特徴とする前記請求項33に記載の光電変
換装置。42. The photoelectric conversion device according to claim 33, wherein a silicon oxide film is used as said insulating film.
記選択手段のうち少なくともひとつは、前記n形の伝導
形の半導体基体と、該半導体基体上に設けられた絶縁膜
と、該絶縁膜上に設けられた導電体とから構成され、 前記増幅手段、前記リセット手段、前記選択手段のうち
少なくともひとつを構成する前記導電体は、前記電荷転
送手段を構成する前記導電体と同一の組成からなること
を特徴とする請求項33に記載の光電変換装置。43. At least one of the amplifying means, the reset means, and the selecting means includes: an n-type conductive semiconductor substrate; an insulating film provided on the semiconductor substrate; The conductor constituting at least one of the amplifying unit, the resetting unit, and the selecting unit has the same composition as the conductor constituting the charge transfer unit. The photoelectric conversion device according to claim 33, wherein:
記選択手段のうち少なくともひとつは、前記n形の伝導
形の半導体基体と、該半導体基体上に設けられた絶縁膜
と、該絶縁膜上に設けられた導電体とから構成され、 前記増幅手段、前記リセット手段、前記選択手段のうち
少なくともひとつを構成する前記導電体は、前記電荷転
送手段を構成する前記導電体と異なる組成からなること
を特徴とする請求項33に記載の光電変換装置。44. At least one of the amplifying unit, the reset unit, and the selecting unit includes: an n-type conductive semiconductor substrate; an insulating film provided on the semiconductor substrate; A conductor provided in the amplifying unit, the reset unit, and the selecting unit, wherein the conductor constituting at least one of the selecting unit has a different composition from the conductor constituting the charge transfer unit. 34. The photoelectric conversion device according to claim 33, wherein:
生させ該電荷を蓄積する光電変換部と、該光電変換部と
隣接する電荷転送手段とを有し、 前記電荷転送手段が、第一の伝導形の半導体基体と、該
半導体基体に設けられた絶縁膜と、該絶縁膜上に設けら
れた第二の伝導形の多結晶半導体とからなる光電変換装
置において、 前記第一の伝導形と前記第二の伝導形とは同一であり、
かつ電荷転送手段の反転領域前記半導体基体の表面に形
成されることを特徴とする光電変換装置。45. At least a photoelectric conversion unit that generates a charge by photoexcitation and accumulates the charge, and a charge transfer unit adjacent to the photoelectric conversion unit, wherein the charge transfer unit has a first conductivity type. In a photoelectric conversion device including a semiconductor substrate, an insulating film provided on the semiconductor substrate, and a polycrystalline semiconductor of a second conductivity type provided on the insulating film, the first conductivity type and the second conductivity type Is the same as the conduction type of
And an inversion region of the charge transfer means formed on the surface of the semiconductor substrate.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000004729A JP2001196572A (en) | 2000-01-13 | 2000-01-13 | Photoelectric conversion device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000004729A JP2001196572A (en) | 2000-01-13 | 2000-01-13 | Photoelectric conversion device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2001196572A true JP2001196572A (en) | 2001-07-19 |
Family
ID=18533483
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000004729A Pending JP2001196572A (en) | 2000-01-13 | 2000-01-13 | Photoelectric conversion device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2001196572A (en) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005142503A (en) * | 2003-11-10 | 2005-06-02 | Canon Inc | Photoelectric converter and imaging apparatus |
EP1675182A2 (en) | 2004-12-22 | 2006-06-28 | OmniVision Technologies, Inc. | Image sensor pixel having a transfer gate formed from P+ or N+ doped polysilicon |
JP2007525003A (en) * | 2003-06-25 | 2007-08-30 | マイクロン テクノロジー インコーポレイテッド | Method for adjusting gate work function in image sensor |
US7365380B2 (en) | 2004-09-01 | 2008-04-29 | Canon Kabushiki Kaisha | Photoelectric conversion device, method for manufacturing the same and image pickup system |
JP2010192917A (en) * | 2010-04-05 | 2010-09-02 | Sony Corp | Solid-state image pickup device |
US7872218B2 (en) | 2004-05-18 | 2011-01-18 | Canon Kabushiki Kaisha | Radiation image pickup apparatus and its control method |
US7993952B2 (en) | 2007-03-30 | 2011-08-09 | Renesas Electronics Corporation | Charge transfer device |
US8493653B2 (en) | 2006-03-31 | 2013-07-23 | Megaopto Co., Ltd. | Multi-stage optical fiber amplifier with high gain and low duty cycle |
CN107195645A (en) * | 2016-03-14 | 2017-09-22 | 松下知识产权经营株式会社 | Camera device |
-
2000
- 2000-01-13 JP JP2000004729A patent/JP2001196572A/en active Pending
Cited By (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007525003A (en) * | 2003-06-25 | 2007-08-30 | マイクロン テクノロジー インコーポレイテッド | Method for adjusting gate work function in image sensor |
JP4514188B2 (en) * | 2003-11-10 | 2010-07-28 | キヤノン株式会社 | Photoelectric conversion device and imaging device |
JP2005142503A (en) * | 2003-11-10 | 2005-06-02 | Canon Inc | Photoelectric converter and imaging apparatus |
US7872218B2 (en) | 2004-05-18 | 2011-01-18 | Canon Kabushiki Kaisha | Radiation image pickup apparatus and its control method |
US7994552B2 (en) | 2004-09-01 | 2011-08-09 | Canon Kabushiki Kaisha | Photoelectric conversion device, method for manufacturing the same and image pickup system |
US7365380B2 (en) | 2004-09-01 | 2008-04-29 | Canon Kabushiki Kaisha | Photoelectric conversion device, method for manufacturing the same and image pickup system |
US8309997B2 (en) | 2004-09-01 | 2012-11-13 | Canon Kabushiki Kaisha | Photoelectric conversion device, method for manufacturing the same and image pickup system |
EP1675182A2 (en) | 2004-12-22 | 2006-06-28 | OmniVision Technologies, Inc. | Image sensor pixel having a transfer gate formed from P+ or N+ doped polysilicon |
EP1675182B1 (en) * | 2004-12-22 | 2013-02-27 | OmniVision Technologies, Inc. | Image sensor pixel having a transfer gate formed from P+ or N+ doped polysilicon |
US8493653B2 (en) | 2006-03-31 | 2013-07-23 | Megaopto Co., Ltd. | Multi-stage optical fiber amplifier with high gain and low duty cycle |
US7993952B2 (en) | 2007-03-30 | 2011-08-09 | Renesas Electronics Corporation | Charge transfer device |
JP2010192917A (en) * | 2010-04-05 | 2010-09-02 | Sony Corp | Solid-state image pickup device |
CN107195645A (en) * | 2016-03-14 | 2017-09-22 | 松下知识产权经营株式会社 | Camera device |
JP2021073688A (en) * | 2016-03-14 | 2021-05-13 | パナソニックIpマネジメント株式会社 | Imaging apparatus |
JP7336709B2 (en) | 2016-03-14 | 2023-09-01 | パナソニックIpマネジメント株式会社 | Imaging device |
CN107195645B (en) * | 2016-03-14 | 2023-10-03 | 松下知识产权经营株式会社 | Image pickup apparatus |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7687832B2 (en) | Method of fabricating a storage gate pixel design | |
US20130341491A1 (en) | Solid-state imaging device | |
US7217967B2 (en) | CMOS image sensor and method for manufacturing the same | |
JP4397105B2 (en) | Solid-state imaging device | |
US8895382B2 (en) | Solid-state imaging device | |
US7166879B2 (en) | Photogate for use in an imaging device | |
JPH09246514A (en) | Amplification type solid-state image sensing device | |
JP2011204797A (en) | Solid-state imaging apparatus, method of manufacturing the same, and electronic equipment | |
CN206272737U (en) | Image sensor pixel and imaging system | |
US20110241080A1 (en) | Solid-state imaging device, method for manufacturing the same, and electronic apparatus | |
JP4472236B2 (en) | CMOS image sensor | |
JP2012147169A (en) | Solid state image pickup device | |
KR102067296B1 (en) | Solid-state imaging element and electronic device | |
CN110459549B (en) | Floating diffusion of image sensor with low leakage current | |
US20180184019A1 (en) | Imaging apparatus and imaging system | |
US6762441B1 (en) | Imager cell with pinned transfer gate | |
US7411234B2 (en) | CMOS image sensor having impurity diffusion region separated from isolation region | |
JPH08250697A (en) | Amplifying type photoelectric converter and amplifying type solid-state image sensor using the same | |
JP3833027B2 (en) | Solid-state imaging device and image input device | |
JP2001196572A (en) | Photoelectric conversion device | |
JP2006108497A (en) | Solid state imaging apparatus | |
Roy et al. | Low noise global shutter image sensor working in the charge domain | |
US7586140B2 (en) | CMOS image sensors including pickup regions | |
US20100297807A1 (en) | Cmos imager having a nitride dielectric | |
JPH11345957A (en) | Solid-state image sensor |