JP2001196500A - Semiconductor package - Google Patents

Semiconductor package

Info

Publication number
JP2001196500A
JP2001196500A JP2000002594A JP2000002594A JP2001196500A JP 2001196500 A JP2001196500 A JP 2001196500A JP 2000002594 A JP2000002594 A JP 2000002594A JP 2000002594 A JP2000002594 A JP 2000002594A JP 2001196500 A JP2001196500 A JP 2001196500A
Authority
JP
Japan
Prior art keywords
cavity
holes
semiconductor package
back conductive
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000002594A
Other languages
Japanese (ja)
Other versions
JP2001196500A5 (en
JP4013432B2 (en
Inventor
Tsutomu Tamaki
努 田牧
Teruo Furuya
輝雄 古屋
Yoshihiro Tsubota
吉弘 坪田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2000002594A priority Critical patent/JP4013432B2/en
Publication of JP2001196500A publication Critical patent/JP2001196500A/en
Publication of JP2001196500A5 publication Critical patent/JP2001196500A5/ja
Application granted granted Critical
Publication of JP4013432B2 publication Critical patent/JP4013432B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Microwave Amplifiers (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor package where abnormal oscillation and destruction do not occur even if the semiconductor circuit of a high gain is mounted. SOLUTION: A plurality of through holes where resistance films are formed by leaving the interval of the almost 1/4 transmission wavelength of a signal frequency in a cavity direction or the peripheral direction of a cavity from a plurality of surface/rear continuity through holes disposed for forming the cavity in a laminated dielectric substrate are arranged.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、高周波数帯で動
作するマイクロ波、ミリ波集積回路を封止するパッケー
ジに関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a package for sealing a microwave or millimeter wave integrated circuit operating in a high frequency band.

【0002】[0002]

【従来の技術】図6、図7、図8は従来の半導体パッケ
ージを示す図である。図において、1は金属製の箱体、
2は入出力端子、3はキャップ、4は半導体素子及び誘
電体回路基板、5は抵抗体である。
2. Description of the Related Art FIGS. 6, 7 and 8 show a conventional semiconductor package. In the figure, 1 is a metal box,
2 is an input / output terminal, 3 is a cap, 4 is a semiconductor element and a dielectric circuit board, and 5 is a resistor.

【0003】また、図9は従来の半導体パッケージの特
性を示す図である。図において、曲線a1,a2は図6
のようにキャビティ内に抵抗体5を設けない場合、曲線
b1,b2は図7のようにキャビティ側壁に抵抗体5を
設けた場合、曲線c1,c2は図8のようにキャップ3
の裏面に抵抗体5を設けた場合、の入出力端子2におけ
る反射特性及びキャビティ内空間伝播特性である。
FIG. 9 is a diagram showing characteristics of a conventional semiconductor package. In the figure, curves a1 and a2 correspond to FIG.
When the resistor 5 is not provided in the cavity as shown in FIG. 7, the curves b1 and b2 are for the case where the resistor 5 is provided on the side wall of the cavity as shown in FIG. 7, and the curves c1 and c2 are for the cap 3 as shown in FIG.
In the case where the resistor 5 is provided on the back surface, the reflection characteristics and the space propagation characteristics at the input / output terminal 2 are shown.

【0004】次に、従来の半導体パッケージの動作及び
特性について説明する。従来の半導体パッケージは、図
6、図7、図8のように箱体1に形成したキャビティに
半導体素子及び誘電体回路基板4を配置し、出力端子2
を設けて、パッケージ内部に配置した半導体素子及び誘
電体回路基板4と外部とを電気的に接続する。さらにキ
ャップ3で封止することにより気密構造とする。このよ
うな半導体パッケージでは、キャビティ内寸法により、
遮断周波数の決まる導波管伝送モード及び共振周波数の
決まる導波管共振モードが存在し、この共振周波数を有
する信号がこのキャビティに蓄えられる。この信号が、
半導体素子及び誘電体回路基板4に結合した場合、異常
発振や破壊を招き、外部の回路等にも悪影響を与える。
したがって、従来のパッケージでは、図7及び図8のよ
うに、キャビティ内に抵抗体5を設けることにより、共
振を抑圧していた。
Next, the operation and characteristics of the conventional semiconductor package will be described. In a conventional semiconductor package, a semiconductor element and a dielectric circuit board 4 are arranged in a cavity formed in a box 1 as shown in FIGS.
To electrically connect the semiconductor element and the dielectric circuit board 4 disposed inside the package to the outside. Furthermore, an airtight structure is obtained by sealing with a cap 3. In such a semiconductor package, depending on the dimensions in the cavity,
There are a waveguide transmission mode in which the cutoff frequency is determined and a waveguide resonance mode in which the resonance frequency is determined, and a signal having this resonance frequency is stored in the cavity. This signal
When coupled to the semiconductor element and the dielectric circuit board 4, abnormal oscillation and destruction are caused, and adversely affect external circuits and the like.
Therefore, in the conventional package, the resonance was suppressed by providing the resistor 5 in the cavity as shown in FIGS.

【0005】次に、従来の半導体パッケージの特性につ
いて補足する。従来の各半導体パッケージの入出力端子
2における反射特性は、図9の曲線a1、曲線b1及び
曲線c1のようになり、キャビティに抵抗体5がない場
合(図6の場合、曲線a1)は共振周波数を有し、キャ
ビティ抵抗体5がある場合(図7及び図8の場合、曲線
b1及びc1)は共振を抑えることが可能になる。ま
た、従来の各半導体パッケージの空間伝播特性は図9の
曲線a2、曲線b2及び曲線c2のようになり、キャビ
ティに抵抗体5がない場合(図6の場合、曲線a2)は
異常発振が起こり、キャビティに抵抗体5がある場合
(図7及び図8の場合、曲線b2及びc2)でも高い空
間アイソレーションが確保できない(伝播特性の損失を
大きくできない)ため、半導体素子及び誘電体回路基板
4の利得が高い場合、または安定性が低い場合、空間ア
イソレーションの低い周波数帯と結合すると異常発振、
破壊等が起こる可能性がある。このように、従来の半導
体パッケージでは、キャビティ内に抵抗体5を設けるこ
とで共振を抑圧していたが、高い空間アイソレーション
を確保できないため、高利得の半導体回路等を実装した
場合、異常発振、破壊等が起こる可能性があり、問題と
なっていた。
Next, the characteristics of the conventional semiconductor package will be supplemented. The reflection characteristics at the input / output terminal 2 of each conventional semiconductor package are as shown by curves a1, b1, and c1 in FIG. 9, and when there is no resistor 5 in the cavity (curve a1 in FIG. 6), resonance occurs. In the case of having a frequency and having the cavity resistor 5 (curves b1 and c1 in FIGS. 7 and 8), resonance can be suppressed. Further, the spatial propagation characteristics of each conventional semiconductor package are as shown by curves a2, b2 and c2 in FIG. 9, and when there is no resistor 5 in the cavity (curve a2 in FIG. 6), abnormal oscillation occurs. Even when the cavity has the resistor 5 (curves b2 and c2 in FIGS. 7 and 8), high spatial isolation cannot be ensured (loss of propagation characteristics cannot be increased), so that the semiconductor element and the dielectric circuit board 4 When the gain is high or the stability is low, abnormal oscillation occurs when coupled to a frequency band with low spatial isolation,
Destruction may occur. As described above, in the conventional semiconductor package, the resonance is suppressed by providing the resistor 5 in the cavity. However, since high spatial isolation cannot be secured, when a high-gain semiconductor circuit or the like is mounted, abnormal oscillation occurs. , Destruction, etc. may occur, which has been a problem.

【0006】[0006]

【発明が解決しようとする課題】上記のように、従来の
半導体パッケージでは、キャビティ内に抵抗体を設ける
ことで共振を抑圧していたが、高い空間アイソレーショ
ンを確保できないため、高利得の半導体回路等を実装し
た場合、異常発振、破壊等が起こる可能性があり、課題
となっていた。
As described above, in the conventional semiconductor package, resonance is suppressed by providing a resistor in the cavity, but high spatial isolation cannot be ensured, so that a high-gain semiconductor When a circuit or the like is mounted, abnormal oscillation, destruction, or the like may occur, which has been a problem.

【0007】この発明はかかる課題を解決するためにな
されたものであり、高利得の半導体回路等を実装した場
合でも、異常発振、破壊等を抑圧することが可能な半導
体パッケージを提供するものである。
The present invention has been made to solve such a problem, and provides a semiconductor package capable of suppressing abnormal oscillation and destruction even when a high-gain semiconductor circuit or the like is mounted. is there.

【0008】[0008]

【課題を解決するための手段】第1の発明による半導体
パッケージは、積層した誘電体基板内にキャビティを形
成する際に設ける複数の表裏導通スルーホールから、キ
ャビティ方向に信号周波数の概略1/4伝送波長の間隔
をもって、抵抗膜を形成した複数のスルーホールを配置
したものである。
According to a first aspect of the present invention, there is provided a semiconductor package comprising a plurality of front and back conductive through holes provided when a cavity is formed in a laminated dielectric substrate, and a signal frequency of about 1/4 in the direction of the cavity. A plurality of through holes each having a resistive film are arranged at intervals of a transmission wavelength.

【0009】また、第2の発明による半導体パッケージ
は、積層した誘電体基板内にキャビティを形成する際に
設ける複数の表裏導通スルーホールから、キャビティの
周囲方向に信号周波数の概略1/4伝送波長の間隔をも
って、抵抗膜を形成した複数のスルーホールを配置した
ものである。
In the semiconductor package according to the second aspect of the present invention, a plurality of front and back conductive through-holes provided when forming a cavity in the laminated dielectric substrate are used to transmit approximately 1/4 of the signal frequency in the peripheral direction of the cavity. A plurality of through holes in which a resistance film is formed are arranged at intervals of.

【0010】第3の発明による半導体パッケージは、積
層した誘電体基板内にキャビティを形成する際に設ける
複数の表裏導通スルーホールから、キャビティ方向及び
キャビティの周囲方向の2方向に信号周波数の概略1/
4伝送波長の間隔をもって、抵抗膜を形成した複数のス
ルーホールを配置したものである。
In the semiconductor package according to a third aspect of the present invention, a plurality of front and back conductive through holes provided when a cavity is formed in a laminated dielectric substrate are used to substantially reduce the signal frequency in two directions, a cavity direction and a peripheral direction of the cavity. /
A plurality of through holes each having a resistive film are arranged at intervals of four transmission wavelengths.

【0011】また、第4の発明による半導体パッケージ
は、積層した誘電体基板内にキャビティを形成する際に
設ける複数の表裏導通スルーホールから、キャビティ方
向に信号周波数の概略1/4伝送波長の間隔をもって、
抵抗膜を形成した長さの異なる複数のスルーホールを配
置したものである。
Further, in the semiconductor package according to the fourth aspect of the present invention, an interval of approximately 1/4 transmission wavelength in the cavity direction from a plurality of front and back conductive through holes provided when a cavity is formed in the laminated dielectric substrate. With
A plurality of through holes having different lengths on which a resistance film is formed are arranged.

【0012】[0012]

【発明の実施の形態】実施の形態1.図1は、この発明
の実施の形態1を示す半導体パッケージの構成図であ
り、図において、2は入出力端子、3はキャップ、4は
半導体素子及び誘電体回路基板、7はベース、8a〜8
eは積層してキャビティを構成する誘電体基板、9は表
裏導通スルーホール、10はシールリング、11は抵抗
膜を形成したスルーホールである。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiment 1 FIG. 1 is a configuration diagram of a semiconductor package according to a first embodiment of the present invention. In the drawing, reference numeral 2 denotes an input / output terminal, 3 denotes a cap, 4 denotes a semiconductor element and a dielectric circuit board, 7 denotes a base, and 8a to 8a. 8
"e" denotes a dielectric substrate which forms a cavity by lamination, "9" denotes a front and back conductive through hole, "10" denotes a seal ring, and "11" denotes a through hole in which a resistive film is formed.

【0013】また、図2はこの発明の半導体パッケージ
の特性を示す図である。図において、曲線a1,a2,
b1,b2,c1,c2は図9と同様であり、曲線d
1,d2はこの発明の半導体パッケージの入出力端子2
における反射特性及びキャビティ内空間伝播特性であ
る。
FIG. 2 is a diagram showing characteristics of the semiconductor package of the present invention. In the figure, curves a1, a2,
b1, b2, c1, c2 are the same as in FIG.
1 and d2 are input / output terminals 2 of the semiconductor package of the present invention.
Are the reflection characteristic and the space propagation characteristic in the cavity.

【0014】次に、動作及び特性について説明する。図
1のようにベース7の上に誘電体基板8a〜8eを積層
し表裏導通スルーホール9によってキャビティを形成す
る。また、出力端子2を設けてパッケージ内部に配置し
た半導体素子及び誘電体回路基板4と外部とを電気的に
接続する。さらにシールリング10とキャップ3とで封
止することにより気密構造とする。抵抗膜を形成したス
ルーホール11は、表裏導通スルーホール9からキャビ
ティ方向に、信号周波数F0の概略1/4伝送波長の間
隔tをもって配置され、このキャビティにおける共振を
抑圧する。
Next, the operation and characteristics will be described. As shown in FIG. 1, dielectric substrates 8 a to 8 e are stacked on a base 7, and a cavity is formed by front and back conductive through holes 9. Further, the output terminals 2 are provided to electrically connect the semiconductor element and the dielectric circuit board 4 disposed inside the package to the outside. Further, the airtight structure is obtained by sealing with the seal ring 10 and the cap 3. The through-hole 11 on which the resistive film is formed is arranged in the cavity direction from the front / back conduction through-hole 9 with an interval t of approximately 1/4 transmission wavelength of the signal frequency F0, and suppresses resonance in the cavity.

【0015】次に、この発明の半導体パッケージの特性
について補足する。図2において、曲線a1,a2,b
1,b2,c1,c2は、従来の技術(図9)にて説明
したとおりである。曲線d1は、この発明の半導体パッ
ケージの入出力端子2における反射特性であり、曲線d
2はキャビティ内の空間伝播特性である。図のように、
この半導体パッケージによると、キャビティ内寸法によ
る共振を抑えることができ、空間伝播特性についても、
高い空間アイソレーションを確保することができるた
め、高利得の半導体回路等を実装した場合でも、異常発
振、破壊等を抑圧することが可能になる。
Next, the characteristics of the semiconductor package of the present invention will be supplemented. In FIG. 2, curves a1, a2, b
1, b2, c1, and c2 are as described in the related art (FIG. 9). A curve d1 is a reflection characteristic at the input / output terminal 2 of the semiconductor package of the present invention.
2 is a space propagation characteristic in the cavity. As shown
According to this semiconductor package, resonance due to the dimensions in the cavity can be suppressed, and the spatial propagation characteristics can also be reduced.
Since high spatial isolation can be ensured, abnormal oscillation and destruction can be suppressed even when a high-gain semiconductor circuit or the like is mounted.

【0016】また、抵抗膜を形成した複数のスルーホー
ル11の配置間隔により、空間伝播特性の調整が可能で
ある。
Further, the space propagation characteristics can be adjusted by the arrangement interval of the plurality of through holes 11 on which the resistive films are formed.

【0017】なお、ベース7及びシールリング10のな
い半導体パッケージにおいても、上記と同等の効果が得
られる。
The same effect as described above can be obtained even in a semiconductor package without the base 7 and the seal ring 10.

【0018】実施の形態2.図3は、この発明の実施の
形態2を示す半導体パッケージの構成図であり、図にお
いて、3はキャップ、4は半導体素子及び誘電体回路基
板、7はベース、8a〜8eは積層してキャビティを構
成する誘電体基板、9は表裏導通スルーホール、10は
シールリング、11は抵抗膜を形成したスルーホールで
ある。
Embodiment 2 FIG. FIG. 3 is a configuration diagram of a semiconductor package according to a second embodiment of the present invention. In the figure, 3 is a cap, 4 is a semiconductor element and a dielectric circuit board, 7 is a base, and 8a to 8e are laminated cavities. , 9 is a front and back conduction through hole, 10 is a seal ring, and 11 is a through hole on which a resistive film is formed.

【0019】次に、動作及び特性について説明する。図
3のようにベース7の上に誘電体基板8a〜8eを積層
し表裏導通スルーホール9によってキャビティを形成す
る。また、出力端子(図中では省略)を設けてパッケー
ジ内部に配置した半導体素子及び誘電体回路基板4と外
部とを電気的に接続する。さらにシールリング10とキ
ャップ3とで封止することにより気密構造とする。抵抗
膜を形成したスルーホール11は、表裏導通スルーホー
ル9からキャビティの周囲方向に、信号周波数F0の概
略1/4伝送波長の間隔tをもって配置され、図2の曲
線d1および曲線d2のように、このキャビティにおけ
る共振を抑圧し、また空間伝播特性についても、高い空
間アイソレーションを確保することができる。したがっ
て、この半導体パッケージによると、キャビティ内部に
高利得の半導体回路等を実装した場合でも、異常発振、
破壊等を抑圧することが可能になる。
Next, the operation and characteristics will be described. As shown in FIG. 3, dielectric substrates 8 a to 8 e are stacked on a base 7, and a cavity is formed by front and back conductive through holes 9. Further, an output terminal (omitted in the drawing) is provided to electrically connect the semiconductor element and the dielectric circuit board 4 disposed inside the package to the outside. Further, the airtight structure is obtained by sealing with the seal ring 10 and the cap 3. The through-holes 11 formed with the resistive film are arranged from the front and back conductive through-holes 9 in the circumferential direction of the cavity with an interval t of about 1/4 transmission wavelength of the signal frequency F0, as shown by the curves d1 and d2 in FIG. Thus, resonance in the cavity can be suppressed, and high spatial isolation can be ensured for the space propagation characteristics. Therefore, according to this semiconductor package, even when a high gain semiconductor circuit or the like is mounted inside the cavity, abnormal oscillation,
Destruction can be suppressed.

【0020】実施の形態3.図4は、この発明の実施の
形態3を示す半導体パッケージの構成図であり、図にお
いて、3はキャップ、4は半導体素子及び誘電体回路基
板、7はベース、8a〜8eは積層してキャビティを構
成する誘電体基板、9は表裏導通スルーホール、10は
シールリング、11は抵抗膜を形成したスルーホールで
ある。
Embodiment 3 FIG. 4 is a configuration diagram of a semiconductor package according to a third embodiment of the present invention, in which 3 is a cap, 4 is a semiconductor element and a dielectric circuit board, 7 is a base, and 8a to 8e are laminated cavities. , 9 is a front and back conduction through hole, 10 is a seal ring, and 11 is a through hole on which a resistive film is formed.

【0021】次に、動作及び特性について説明する。図
4のようにベース7の上に誘電体基板8a〜8eを積層
し表裏導通スルーホール9によってキャビティを形成す
る。また、出力端子(図中では省略)を設けてパッケー
ジ内部に配置した半導体素子及び誘電体回路基板4と外
部とを電気的に接続する。さらにシールリング10とキ
ャップ3とで封止することにより気密構造とする。抵抗
膜を形成したスルーホール11は、表裏導通スルーホー
ル9からキャビティ方向及びキャビティの周囲方向の2
方向に、信号周波数F0の概略1/4伝送波長の間隔t
をもって配置され、図2の曲線d1および曲線d2のよ
うに、このキャビティにおける共振を抑圧し、また空間
伝播特性についても、高い空間アイソレーションを確保
することができる。したがって、この半導体パッケージ
によると、キャビティ内部に高利得の半導体回路等を実
装した場合でも、異常発振、破壊等を抑圧することが可
能になる。また、複数のキャビティが隣接した場合で
も、キャビティの周囲方向に設けた、抵抗膜を形成した
スルーホール11によって、隣接したキャビティへの信
号の漏れ出しを抑圧することができる。
Next, the operation and characteristics will be described. As shown in FIG. 4, dielectric substrates 8 a to 8 e are stacked on a base 7, and a cavity is formed by front and back conductive through holes 9. Further, an output terminal (omitted in the drawing) is provided to electrically connect the semiconductor element and the dielectric circuit board 4 disposed inside the package to the outside. Further, the airtight structure is obtained by sealing with the seal ring 10 and the cap 3. The through hole 11 on which the resistive film is formed is separated from the front and back conductive through hole 9 by two in the direction of the cavity and in the direction around the cavity.
In the direction, the interval t of the transmission wavelength approximately 1/4 of the signal frequency F0
As shown by curves d1 and d2 in FIG. 2, resonance in this cavity can be suppressed, and high spatial isolation can be ensured also in the space propagation characteristics. Therefore, according to this semiconductor package, even when a high-gain semiconductor circuit or the like is mounted inside the cavity, abnormal oscillation and destruction can be suppressed. Further, even when a plurality of cavities are adjacent to each other, leakage of signals to the adjacent cavities can be suppressed by the through-holes 11 formed in the peripheral direction of the cavities and formed with a resistive film.

【0022】実施の形態4.図5は、この発明の実施の
形態4を示す半導体パッケージの構成図であり、3はキ
ャップ、4は半導体素子及び誘電体回路基板、7はベー
ス、8a〜8eは積層してキャビティを構成する誘電体
基板、9は表裏導通スルーホール、10はシールリン
グ、11は抵抗膜を形成したスルーホールである。
Embodiment 4 FIG. 5 is a configuration diagram of a semiconductor package according to a fourth embodiment of the present invention, wherein 3 is a cap, 4 is a semiconductor element and a dielectric circuit board, 7 is a base, and 8a to 8e are stacked to form a cavity. A dielectric substrate, 9 is a front and back conduction through hole, 10 is a seal ring, and 11 is a through hole in which a resistive film is formed.

【0023】次に、動作及び特性について説明する。図
5のようにベース7の上に誘電体基板8a〜8eを積層
し表裏導通スルーホール9によってキャビティを形成す
る。また、出力端子(図中では省略)を設けてパッケー
ジ内部に配置した半導体素子及び誘電体回路基板4と外
部とを電気的に接続する。さらにシールリング10とキ
ャップ3とで封止することにより気密構造とする。抵抗
膜を形成したスルーホール11は、表裏導通スルーホー
ル9からキャビティ方向に、信号周波数F0の概略1/
4伝送波長の間隔tをもって配置され、図2の曲線d1
および曲線d2のように、このキャビティにおける共振
を抑圧し、また空間伝播特性についても、高い空間アイ
ソレーションを確保することができる。したがって、こ
の半導体パッケージによると、キャビティ内部に高利得
の半導体回路等を実装した場合でも、異常発振、破壊等
を抑圧することが可能になる。
Next, the operation and characteristics will be described. As shown in FIG. 5, dielectric substrates 8a to 8e are stacked on a base 7 and a cavity is formed by front and back conductive through holes 9. Further, an output terminal (omitted in the drawing) is provided to electrically connect the semiconductor element and the dielectric circuit board 4 disposed inside the package to the outside. Further, the airtight structure is obtained by sealing with the seal ring 10 and the cap 3. The through hole 11 on which the resistive film is formed is approximately 1/1 of the signal frequency F0 from the front / back conduction through hole 9 toward the cavity.
The curves are arranged at an interval t of four transmission wavelengths and are represented by a curve d1 in FIG.
As shown by the curve d2, resonance in the cavity can be suppressed, and high spatial isolation can be ensured also in the space propagation characteristics. Therefore, according to the semiconductor package, even when a high-gain semiconductor circuit or the like is mounted inside the cavity, abnormal oscillation and destruction can be suppressed.

【0024】また、実施の形態1〜3では、抵抗膜を形
成した複数のスルーホール11によって囲まれる誘電体
を含む空間の寸法により、新たに導波管伝送モード及び
導波管共振モードが発生するため、共振を発生する可能
性がある。しかし、本実施の形態4の半導体パッケージ
によると、抵抗膜を形成した複数のスルーホール11の
長さが異なるため、この抵抗膜を形成した複数のスルー
ホール11によって囲まれる空間を形成せず、新たに導
波管伝送モード及び導波管共振モードが発生しない。し
たがって、この半導体パッケージによると、キャビティ
における共振の抑圧、高い空間アイソレーションの確保
が、より効果的に達成できる。
In the first to third embodiments, a waveguide transmission mode and a waveguide resonance mode are newly generated depending on the size of the space including the dielectric surrounded by the plurality of through holes 11 on which the resistive films are formed. Therefore, resonance may occur. However, according to the semiconductor package of the fourth embodiment, since the lengths of the plurality of through holes 11 on which the resistive films are formed are different, a space surrounded by the plurality of through holes 11 on which the resistive films are formed is not formed. No new waveguide transmission mode and new waveguide resonance mode occur. Therefore, according to this semiconductor package, suppression of resonance in the cavity and securing of high spatial isolation can be more effectively achieved.

【0025】[0025]

【発明の効果】第1の発明によれば、積層した誘電体基
板内にキャビティを形成するために設ける複数の表裏導
通スルーホールから、キャビティ方向に信号周波数の概
略1/4伝送波長の間隔をもって、抵抗膜を形成した複
数のスルーホールを配置したことにより、キャビティ内
寸法による共振を抑えることができ、空間伝播特性につ
いても、高い空間アイソレーションを確保することがで
きるため、高利得の半導体回路等を実装した場合でも、
異常発振、破壊等を抑圧することが可能になる。
According to the first aspect of the present invention, a plurality of conductive through-holes provided for forming a cavity in a laminated dielectric substrate are spaced from each other by approximately 1/4 transmission wavelength of a signal frequency in the direction of the cavity. By arranging a plurality of through-holes formed with a resistive film, it is possible to suppress the resonance due to the dimensions in the cavity, and to secure high spatial isolation with respect to the space propagation characteristics, so that a high-gain semiconductor circuit is provided. Even if you implement
Abnormal oscillation, destruction, and the like can be suppressed.

【0026】また、第2の発明によれば、積層した誘電
体基板内にキャビティを形成するために設ける複数の表
裏導通スルーホールから、キャビティの周囲方向に信号
周波数の概略1/4伝送波長の間隔をもって、抵抗膜を
形成した複数のスルーホールを配置したことにより、キ
ャビティ内寸法による共振を抑えることができ、空間伝
播特性についても、高い空間アイソレーションを確保す
ることができるため、高利得の半導体回路等を実装した
場合でも、異常発振、破壊等を抑圧することが可能にな
る。
According to the second aspect of the present invention, a plurality of front and back conductive through holes provided for forming a cavity in the laminated dielectric substrate provide a signal having a transmission wavelength of approximately 1/4 of the signal frequency in a direction around the cavity. By arranging a plurality of through-holes with a resistive film at intervals, resonance due to cavity size can be suppressed, and high spatial isolation can be ensured for the space propagation characteristics, resulting in high gain. Even when a semiconductor circuit or the like is mounted, abnormal oscillation and destruction can be suppressed.

【0027】第3の発明によれば、積層した誘電体基板
内にキャビティを形成するために設ける複数の表裏導通
スルーホールから、キャビティ方向及びキャビティの周
囲方向の2方向に信号周波数の概略1/4伝送波長の間
隔をもって、抵抗膜を形成した複数のスルーホールを配
置したことにより、キャビティ内寸法による共振を抑え
ることができ、空間伝播特性についても、高い空間アイ
ソレーションを確保することができるため、高利得の半
導体回路等を実装した場合でも、異常発振、破壊等を抑
圧することが可能になる。また、複数のキャビティが隣
接した場合でも、隣接したキャビティへの信号の漏れ出
しを抑圧することができる。
According to the third aspect of the invention, the signal frequency is reduced to approximately 1 / in two directions, that is, the direction of the cavity and the direction of the periphery of the cavity, from the plurality of through-holes provided for forming the cavity in the laminated dielectric substrate. By arranging a plurality of through-holes formed with a resistive film at intervals of four transmission wavelengths, resonance due to dimensions in the cavity can be suppressed, and high spatial isolation can be ensured for the spatial propagation characteristics. Even when a high-gain semiconductor circuit or the like is mounted, abnormal oscillation and destruction can be suppressed. Further, even when a plurality of cavities are adjacent to each other, it is possible to suppress signal leakage to the adjacent cavities.

【0028】また、第4の発明によれば、積層した誘電
体基板内にキャビティを形成するために設ける複数の表
裏導通スルーホールから、キャビティ方向に信号周波数
の概略1/4伝送波長の間隔をもって、抵抗膜を形成し
た長さの異なる複数のスルーホールを配置したことによ
り、第1〜第3の発明よりも、効果的にキャビティ内寸
法による共振を抑えることができ、空間伝播特性につい
ても、高い空間アイソレーションを確保することができ
るため、高利得の半導体回路等を実装した場合でも、異
常発振、破壊等を抑圧することが可能になる。
According to the fourth aspect of the present invention, a plurality of front and back conductive through holes provided for forming a cavity in the laminated dielectric substrate are spaced from each other by approximately 1 / transmission wavelength of the signal frequency in the direction of the cavity. By arranging a plurality of through-holes having different lengths on which the resistive films are formed, it is possible to more effectively suppress the resonance due to the size in the cavity than the first to third inventions, and to improve the space propagation characteristics. Since high spatial isolation can be ensured, abnormal oscillation and destruction can be suppressed even when a high-gain semiconductor circuit or the like is mounted.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 この発明による半導体パッケージの実施の形
態1を示す図である。
FIG. 1 is a diagram showing a first embodiment of a semiconductor package according to the present invention;

【図2】 この発明による半導体パッケージの特性を示
す図である。
FIG. 2 is a diagram showing characteristics of a semiconductor package according to the present invention.

【図3】 この発明による半導体パッケージの実施の形
態2を示す図である。
FIG. 3 is a view showing a semiconductor package according to a second embodiment of the present invention;

【図4】 この発明による半導体パッケージの実施の形
態3を示す図である。
FIG. 4 is a view showing a semiconductor package according to a third embodiment of the present invention;

【図5】 この発明による半導体パッケージの実施の形
態4を示す図である。
FIG. 5 is a diagram showing a fourth embodiment of a semiconductor package according to the present invention;

【図6】 従来の半導体パッケージの一例を示す図であ
る。
FIG. 6 is a diagram illustrating an example of a conventional semiconductor package.

【図7】 従来の半導体パッケージの一例を示す図であ
る。
FIG. 7 is a diagram illustrating an example of a conventional semiconductor package.

【図8】 従来の半導体パッケージの一例を示す図であ
る。
FIG. 8 is a diagram illustrating an example of a conventional semiconductor package.

【図9】 従来の半導体パッケージの特性を示す図であ
る。
FIG. 9 is a diagram showing characteristics of a conventional semiconductor package.

【符号の説明】[Explanation of symbols]

7 ベース、8a 誘電体基板、8b 誘電体基板、8
c 誘電体基板、8d誘電体基板、8e 誘電体基板、
9 表裏導通スルーホール、10 シールリング、11
抵抗膜を形成したスルーホール。
7 base, 8a dielectric substrate, 8b dielectric substrate, 8
c dielectric substrate, 8d dielectric substrate, 8e dielectric substrate,
9 Front and back conduction through holes, 10 seal rings, 11
Through hole with resistance film formed.

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 表裏導通スルーホールを有する誘電体基
板を積層して形成したキャビティ内に半導体素子及び誘
電体回路基板を搭載した半導体パッケージにおいて、上
記キャビティを形成する複数の上記表裏導通スルーホー
ルから上記キャビティ方向に信号周波数の概略1/4伝
送波長の間隔をもって、抵抗膜を形成した複数のスルー
ホールを配置したことを特徴とする半導体パッケージ。
In a semiconductor package in which a semiconductor element and a dielectric circuit board are mounted in a cavity formed by laminating dielectric substrates having front and back conductive through holes, a plurality of front and back conductive through holes forming the cavity are provided. A semiconductor package comprising a plurality of through-holes each having a resistive film formed at an interval of approximately 1/4 transmission wavelength of a signal frequency in the cavity direction.
【請求項2】 表裏導通スルーホールを有する誘電体基
板を積層して形成したキャビティ内に半導体素子及び誘
電体回路基板を搭載した半導体パッケージにおいて、上
記キャビティを形成する複数の上記表裏導通スルーホー
ルから上記キャビティの周囲方向に信号周波数の概略1
/4伝送波長の間隔をもって、抵抗膜を形成した複数の
スルーホールを配置したことを特徴とする半導体パッケ
ージ。
2. In a semiconductor package having a semiconductor element and a dielectric circuit board mounted in a cavity formed by laminating dielectric substrates having front and back conductive through holes, a plurality of front and back conductive through holes forming the cavity are provided. The signal frequency is approximately 1 in the direction around the cavity.
A semiconductor package comprising a plurality of through-holes having a resistance film formed at intervals of / 4 transmission wavelength.
【請求項3】 表裏導通スルーホールを有する誘電体基
板を積層して形成したキャビティ内に半導体素子及び誘
電体回路基板を搭載した半導体パッケージにおいて、上
記キャビティを形成する複数の上記表裏導通スルーホー
ルから上記キャビティ方向及び上記キャビティの周囲方
向に信号周波数の概略1/4伝送波長の間隔をもって、
抵抗膜を形成した複数のスルーホールを配置したことを
特徴とする半導体パッケージ。
3. A semiconductor package in which a semiconductor element and a dielectric circuit board are mounted in a cavity formed by laminating dielectric substrates having front and back conductive through holes, wherein a plurality of front and back conductive through holes forming the cavity are provided. With an interval of approximately 1/4 transmission wavelength of the signal frequency in the cavity direction and the peripheral direction of the cavity,
A semiconductor package comprising a plurality of through holes having a resistance film formed thereon.
【請求項4】 表裏導通スルーホールを有する誘電体基
板を積層して形成したキャビティ内に半導体素子及び誘
電体回路基板を搭載した半導体パッケージにおいて、抵
抗膜を形成した、長さの異なる複数のスルーホールを配
置したことを特徴とする請求項1〜3のいずれかに記載
の半導体パッケージ。
4. A semiconductor package in which a semiconductor element and a dielectric circuit board are mounted in a cavity formed by laminating dielectric substrates having front and back conductive through-holes, wherein a plurality of through holes of different lengths each having a resistive film are formed. 4. The semiconductor package according to claim 1, wherein holes are arranged.
JP2000002594A 2000-01-11 2000-01-11 Semiconductor package Expired - Fee Related JP4013432B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000002594A JP4013432B2 (en) 2000-01-11 2000-01-11 Semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000002594A JP4013432B2 (en) 2000-01-11 2000-01-11 Semiconductor package

Publications (3)

Publication Number Publication Date
JP2001196500A true JP2001196500A (en) 2001-07-19
JP2001196500A5 JP2001196500A5 (en) 2006-12-21
JP4013432B2 JP4013432B2 (en) 2007-11-28

Family

ID=18531684

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000002594A Expired - Fee Related JP4013432B2 (en) 2000-01-11 2000-01-11 Semiconductor package

Country Status (1)

Country Link
JP (1) JP4013432B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006001389A1 (en) * 2004-06-28 2006-01-05 Mitsubishi Denki Kabushiki Kaisha Multilayer dielectric substrate and semiconductor package
KR100650732B1 (en) 2004-12-28 2006-11-27 주식회사 하이닉스반도체 stacked chip package
WO2009116403A1 (en) * 2008-03-17 2009-09-24 三菱電機株式会社 Multilayer dielectric substrate, and semiconductor package
US8159311B2 (en) 2008-09-08 2012-04-17 Kabushiki Kaisha Toshiba High frequency package and manufacturing method thereof

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006001389A1 (en) * 2004-06-28 2006-01-05 Mitsubishi Denki Kabushiki Kaisha Multilayer dielectric substrate and semiconductor package
US7504710B2 (en) 2004-06-28 2009-03-17 Mitsubishi Electric Corporation Multilayer dielectric substrate and semiconductor package
KR100650732B1 (en) 2004-12-28 2006-11-27 주식회사 하이닉스반도체 stacked chip package
WO2009116403A1 (en) * 2008-03-17 2009-09-24 三菱電機株式会社 Multilayer dielectric substrate, and semiconductor package
US8222976B2 (en) 2008-03-17 2012-07-17 Mitsubishi Electric Corporation Multilayer dielectric substrate and semiconductor package
CN101971327B (en) * 2008-03-17 2012-07-18 三菱电机株式会社 Multilayer dielectric substrate, and semiconductor package
JP5132760B2 (en) * 2008-03-17 2013-01-30 三菱電機株式会社 Multilayer dielectric substrate and semiconductor package
US8159311B2 (en) 2008-09-08 2012-04-17 Kabushiki Kaisha Toshiba High frequency package and manufacturing method thereof

Also Published As

Publication number Publication date
JP4013432B2 (en) 2007-11-28

Similar Documents

Publication Publication Date Title
JP2000323601A (en) Electronic part and package therefor
JP3255118B2 (en) Transmission line and transmission line resonator
TW418552B (en) Dielectric filter, transmitting/receiving device and communication device
JP5342995B2 (en) High frequency module
JPH09321501A (en) Multilayer high frequency circuit board
JP4013432B2 (en) Semiconductor package
JP4944024B2 (en) Transceiver
US20230216478A1 (en) Bulk acoustic wave resonator with integrated capacitor
JP2571029B2 (en) Microwave integrated circuit
JP2603310B2 (en) High frequency integrated circuit package
JPH05335815A (en) Waveguide-microstrip converter
JP5478585B2 (en) Power distribution and synthesis circuit
JP2001196502A (en) Semiconductor package
JP2003309423A (en) Antenna integrated high frequency circuit module
JP2010272585A (en) Flip-chip mounting structure
JP5677146B2 (en) Microwave circuit
JP3932920B2 (en) Antenna integrated high-frequency circuit module
JP2001053508A (en) Mounting structure for high-frequency circuit component
JP2003229711A (en) Antenna integrated high-frequency circuit module
JP3916988B2 (en) High frequency module
KR20200131522A (en) Internally matched semiconductor package
JP3752290B2 (en) High frequency package
JPS5923910A (en) Multistage connection monolithic filter
JP2001102821A (en) High frequency package
JP2001177012A (en) Wiring board for high frequency

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060830

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060830

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20060906

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061101

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070307

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070522

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070719

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070821

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070903

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100921

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100921

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110921

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110921

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120921

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130921

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees