JP2001195889A - 記憶装置の書き込み／消去方法 - Google Patents

Abstract

(57)【要約】 【課題】 上書きができず、また、バイト単位で消去す
ることができないメモリの消去を効率的に行うこと。 【解決手段】 本体処理装置２から記憶装置１に書き込
みデータが送られてくると、制御手段１ｂはデータを一
次記憶媒体１ｃに格納し、記憶領域１ａの新たなセクタ
もしくはブロックに書き込む。また、ブロック毎に書き
込みの有無を示すフラグＦ１を設けて、データを消去す
る際、フラグＦ１を参照して、書き込まれたデータを消
去する。さらに、全記憶領域を消去する際、書き込みの
有無を示すフラグＦ１を参照して、書き込みの有るブロ
ックのみを消去する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はパソコンの外部記憶装置
等に使用されるフラッシュ・メモリ等の上書きのできな
い記憶装置の書き込み／消去方法に関する。

【０００２】

【従来の技術】近年、パソコン等の外部記憶装置とし
て、フラッシュ・メモリを使った外部記憶装置が注目を
あびている。フラッシュ・メモリは、不揮発性のためバ
ックアップ電源が不要であり、電気的に書き換えること
ができ、しかも安価であるが、次のような問題点を持っ
ている。 データを消去してからでなければ、データの書き込
みはできず、また、消去の単位はバイト単位は不可能で
あり、セクタ、ブロックもしくはチップ単位となる。こ
のため、通常のメモリのように、バイト単位でデータを
書き換えることはできず、読み出し速度に対して、書き
込み速度あるいは消去速度が遅い。 消去回数に制限があり、通常、消去回数が１０万〜
１００万回程度で消去不能となるといわれている。この
ため、セクタ、もしくはブロックの消去回数が平均化す
るように使用しないと、消去回数の多い部分が先に不良
となり、使用可能領域が減少する。フラッシュ・メモリ
は上記のような問題点をもっているため、フラッシュ・
メモリを使用するにあたっては、データの退避領域を用
意し、データの書き換え時にデータを退避したり、管理
テーブルを設けてデータの書き込み／消去を管理した
り、さらに、不良セクタ、ブロック等が発生した場合に
救済措置を講ずるなど、種々の方策が講じる必要があ
る。

【０００３】

【発明が解決しようとする課題】フラッシュ・メモリは
不揮発性で電気的に書き換えることができる等の長所を
持っている反面、上記のように多くの問題点を持ってお
り、従来から使用されているＤＲＡＭ、ＳＲＡＭ等の半
導体メモリとは異なり、その使用にあたって解決しなけ
ればならない問題点も多い。本発明は上記した問題点に
鑑みなされたものであって、本発明の目的は、フラッシ
ュ・メモリ等のように上書きができず、また、バイト単
位で消去することができないメモリの消去を効率的に行
うことである。

【０００４】

【課題を解決するための手段】図１は本発明の全体の概
略構成を示す原理図、図２〜図４は本発明の概要を示す
原理図である。図１ないし図４において、１は記憶装
置、１ａは上書きすることができず、また、セクタ、ブ
ロック等の所定の単位でしかデータを消去することがで
きない、例えばフラッシュ・メモリ等から構成される記
憶領域、１ｂは記憶領域１ａへのデータの書き込み等を
制御したり、記憶領域１ａの消去等を行う制御手段、１
ｃは記憶領域１ａへのデータの書き込み時に一時的にデ
ータを格納したり、また、記憶領域１ａのデータを退避
するための一次記憶媒体、１ｄ，１ｅは記憶領域１ａの
アドレスをデコードするためのデコードテーブル、２は
本体処理装置である。

【０００５】前記課題を解決するため、本発明の請求項
１の発明は、記憶領域１ａが複数のブロック１ａ−１，
…，１ａ−Ｎから構成され、書き込まれたデータをブロ
ック単位で消去する記憶装置１において、図３（ｂ）に
示すようにブロック毎に書き込みの有無を示すフラグＦ
１を設けて、フラグＦ１を参照して、書き込まれたデー
タを消去するようにしたものである。本発明の請求項２
の発明は、請求項１の発明において、全記憶領域を消去
する際、書き込みの有無を示すフラグＦ１を参照して、
書き込みの有るブロックのみ消去するようにしたもので
ある。

【０００６】

【作用】図１において、本体処理装置２から記憶装置１
に書き込みデータが送られてくると、制御手段１ｂはデ
ータを一次記憶媒体１ｃに格納する。そして、デコード
・テーブル１ｄ（１ｅ）を参照してアドレスをデコード
し、一次記憶媒体１ｃに格納されたデータを記憶領域１
ａの新たなセクタもしくはブロックに書き込む。その
際、書き込むデータの論理アドレスと同一の論理アドレ
スのデータが記憶領域１ａに既に存在している場合に
は、そのデータを消去したり、そのデータを格納した領
域に消去可能フラグを立てる。また、データを格納した
領域に消去フラグを立てた場合には、制御手段１ｂは所
定の時期に所定の単位で、消去不可のデータを一次記憶
媒体１ｃに退避して記憶領域１ａを消去し、一次記憶媒
体１ｃに退避したデータを記憶領域１ａに書き戻す等の
処理を行い、空き領域の作成等を行う。さらに、制御手
段１ｂは記憶領域１ａの一部が不良になった場合には、
デコード・テーブル１ｄ（１ｅ）を書き換えるなどし
て、不良部分を予備領域で代替する。

【０００７】図２（ａ）に示す記憶領域１ａが複数のブ
ロック１ａ−１，…，１ａ−Ｎと、該ブロックを区切っ
たセクタから構成され、書き込まれたデータをブロック
単位で消去する記憶装置、図４に示す記憶領域が上書き
できない複数のセクタで構成され、セクタに書き込まれ
たデータをセクタ単位で消去する記憶装置において、デ
ータの書き込み／消去は次のように行われる。 (1) 記憶領域１ａが複数のブロック１ａ−１，…，１ａ
−Ｎと、該ブロックを区切ったセクタから構成され、書
き込まれたデータをブロック単位で消去する記憶装置１
において、ブロック１ａ−１，…，１ａ−Ｎ内の消去不
可のデータを空きセクタがある他のブロックに退避する
に際して、図２（ｂ）に示すように消去可能なセクタ数
が多いブロックからｍブロックと、消去可能が少ないブ
ロックからｎブロック（ｍ，ｎは任意の整数）を選択
し、選択されたブロックを同時に空きセクタがある他の
ブロックに、セクタを散在させて均一に、退避する。こ
れにより、空きブロックを作成することができるととも
に、結果的に各ブロックに書き換えが多いセクタと書き
換えが少ないセクタが混在することとなり、ブロックの
消去回数を平均化することができる。 (2) 記憶領域１ａが、退避領域を含む複数のブロック１
ａ−１，…，１ａ−Ｎから構成され、書き込まれたデー
タをブロック単位で消去する記憶装置において、、図２
（ｃ）に示すように消去可能なデータを含むブロック１
ａ−１，…，１ａ−Ｎのデータの内、消去不可のデータ
のみを退避領域に移動したのち、上記ブロックのデータ
を消去し、消去したブロックを新たな退避領域として、
空き領域を作成する。これにより、消去可能データをな
くすことができ、本処理を予め行っておくことにより、
書き込み時間を短縮することができる。 (3) データの書き込み方向に対して、退避領域の反対側
のブロックの消去不可のデータのみを退避領域に移動し
たのち、上記ブロックのデータを消去し、消去したブロ
ックを新たな退避領域とする。これにより、書き込み場
所を示す書き込みポインタと退避領域の間に全ての空き
領域を存在させることができる。したがって、処理の中
断があっても、書き込みポインタの示す位置からデータ
を書き込むことができ、処理中断後に必要とする処理量
を少なくすることができる。

【０００８】(4) 記憶領域１ａが、予備領域を含む複数
のブロック１ａ−１，…，１ａ−Ｎから構成され、書き
込まれたデータをブロック単位で消去する記憶装置にお
いて、図２（ａ）、図３（ａ）に示すように書き込みポ
イントを予備領域に設定し、データが書き込まれたブロ
ックの消去不可のデータを予備領域に移動したのち、上
記ブロックのデータを消去する処理を繰り返し、最後に
消去したブロック以外のブロックの空きセクタ数が予備
領域にあるセクタ数と等しいか、もしくは、大きくなっ
たとき、予備領域のデータを最後に消去したブロック以
外のブロックに移動する。これにより、空き領域を作成
することができる。また、空きブロックが使用不可にな
ったとき、使用不可となったブロックを救済して空きブ
ロックを作成することができる。さらに、予備領域のデ
ータを、データを最後に消去したブロック以外のブロッ
クに移動する際、移動先の書き込みポイントを、データ
を最後に消去したブロックの後のブロックから検索して
予備領域のデータを移動するようにすることにより、最
後に消去をかけたブロックと書き込みポインタの間に全
ての空きセクタを存在させることができ、処理中断後の
処理を簡単にすることができる。またさらに、処理中断
後、処理を再開したとき、予備領域に消去可能なデータ
があるか、あるいは、消去不可のデータのみがあるかに
応じて、処理中断時点を判断することができ、処理中断
時点の判断を単純化することができる。 (5) 図４に示すように、記憶領域１が上書きできない複
数のセクタで構成され、セクタに書き込まれたデータを
セクタ単位で消去する記憶装置において、同一のセクタ
番号を持つセクタを少なくとも２個用意し、同一番号が
付されたセクタのいずれか一方にデータがあった場合、
他方のセクタにデータを書き込むと同時に、一方のセク
タのデータを消去する。これにより、書き込み速度を向
上することができる。 (6) 図４に示す記憶装置において、書き込みするセクタ
にデータがある場合、データを一次記憶装置１ｃに転送
している間に、上記セクタのデータを消去し、データの
消去完了後、もしくは、データ転送の終了後、上記セク
タにデータを書き込む。これにより書き込み速度を向上
することができる。 (7) 図４に示す記憶装置において、不良なセクタを代替
する予備の領域１ｂ−１，１ｂ−２と、書き込みセクタ
を管理する書き換え可能なデコード・テーブル１ｄを設
け、不良なセクタが発生したとき、上記デコード・テー
ブル１ｄを書き換えることにより、予備の領域１ｂ−
１，１ｂ−２に書き込みセクタを変更し、予備の領域１
ｂ−１，１ｂ−２がなくなつたとき、デコード・テーブ
ル１ｄを書き換えてセクタを再構成するようにしたの
で、不良セクタ発生時の救済を行うことができる。 (8) 図４に示す記憶装置において、Ｎ個のセクタ番号に
対してＮ＋１個のセクタを設けるとともに、Ｎ＋１個の
各セクタをＮ個のセクタ番号で共有し、データをセクタ
へ書き込む際、データをＮ＋１個のセクタの内の空いて
いるセクタに書き込む。これにより、書き込み速度を向
上することができるとともに、余分に用意するセクタの
数を少なくすることができ、コストダウンを図ることが
できる。また、不良なセクタを代替する予備の領域１ｂ
−１，１ｂ−２を設け、不良なセクタが発生したとき、
デコード・テーブル１ｄを書き換え、予備の領域１ｂ−
１，１ｂ−２に書き込みブロックあるいはセクタを変更
するようにしたり、デコード・テーブル１ｄを再編成す
る。これにより、不良セクタ発生時の救済を行うことが
できる。 (9) 読み書きが可能で、かつ、記憶領域の一部が破壊す
る可能性のある記憶領域１ａと、記憶領域１ａ中のデー
タが記憶されている場所を示す書き換え可能なデコーダ
１ｄとを備えた記憶装置において、図４に示すようにデ
コーダを２段設け、記憶装置１の記憶領域１ａの一部が
破壊したとき、もしくは、デコータ１ｄ，１ｅの一部が
破壊したとき、２段のデコーダ１ｄ，１ｅのいずれか一
方、もくしは、両方を書き換えることにより、破壊した
部分へのデコードが行われないようにする。これによ
り、デコーダとして、ＥＥＰＲＯＭ、フラッシュメモリ
等のその一部が破壊する可能性のある記憶媒体を用いた
場合においても、アドレスがエラーとなる確率を著しく
減少させることができ、信頼性を確保することができ
る。 (10)記憶領域１ａが複数に分割されており、分割された
チップ内に複数のブロックが設けられ、チップ内のブロ
ックにデータを書き込む際、新たなブロックにデータを
書き込み、書き込んだデータがチップ内に既に存在して
いる場合には、そのデータをブロック単位で消去する記
憶装置において、データを書き込むチップを、書き込む
データに対応させて固定する。これにより、制御手段１
ｂは各チップ内のデータのみを管理すればよく、全領域
を管理する必要がない。このため、制御手段１ｂにおけ
る管理テーブルを簡単にすることができ、書き込み速度
を向上させることができる。また、各チップ内にデータ
を書き込むための複数のワークブロックを設けることに
より、ワークブロックに不良が発生した場合に、不良と
なったワークブロックを救済することができる。

【０００９】本発明の請求項１，２の発明は、上述の記
憶領域１ａが複数のブロック１ａ−１，…，１ａ−Ｎか
ら構成され、書き込まれたデータをブロック単位で消去
する記憶装置１において、ブロック毎に書き込みの有無
を示すフラグＦ１を設けて、図３（ｂ）に示すように、
フラグＦ１を参照して書き込まれたデータを消去するよ
うにしたので、不要な消去を避けることができ、消去時
間の短縮を図ることができるとともに、記憶媒体の寿命
を延ばすことができる。なお、記憶領域１ａ上に同一の
機能に対応した複数ビットのフラグを記録し、該フラグ
の論理積によりフラグの判定を行うようにすれば、全ビ
ットが不良にならない限り、正しい判定値を常に出力す
ることができ、システムの信頼性を向上させることがで
きる。

【００１０】

【実施例】次に、本発明の実施例を説明する。 Ａ．本発明の前提となる記憶装置の構成。図５は本発明
の前提となるフラッシュ・メモリを使用した記憶装置の
構成を示すブロック図である。同図において、２０は例
えばメモリ・カード等の記憶装置、２１はフラッシュ・
メモリのデータの書換え、消去等を制御するコントロー
ラＬＳＩ、２２はプロセッサ、２３は各種テーブルを格
納したり、データの書き込み時のデータ・バッファある
いは退避バッファとして使用されるＳＲＡＭ、２４はク
ロック発振器、２５−１〜２５−５はフラッシュ・メモ
リである。同図において、本体よりＳＲＡＭ２３に転送
されたデータをフラッシュ・メモリ２５−１〜２５−５
に書き込む際、前記したようにフラッシュ・メモリは上
書きができないので、データを書き込み場合には、新た
な領域にデータを書き込む。また、データ更新の場合に
は、旧データに消去フラグを立てる等の措置を講ずる。
そして、旧データに消去フラグが立てられている場合に
は、所定の時期に、消去フラグが付されていないデータ
のみを所定の単位でＳＲＡＭ２３の退避領域に退避し、
フラッシュ・メモリの書き込むべき領域を消去したの
ち、データを書き戻すことによりデータの整理を行う。

【００１１】図６は上記したＳＲＡＭ２３の内容を示す
図であり、同図に示すように、ＳＲＭ２３には下記のデ
ータが格納される。 (1) 消去回数テーブル フラッシュ・メモリの各ブロックの消去回数を保持して
いる。 (2) 消去可能セクタ数テーブル 各ブロックの消去可能セクタ・フラグの立っている総数
値を保持する。 (3) 書き込みポインタ フラッシュ・メモリに書き込みを開始するチップNo. ，
ブロックNo. ，セクタ・アドレスNo. を保持する。 (4) ＷＯＲＫ−ＢＬＯＣＫ−No. 現在のＷＯＲＫ−ＢＬＯＣＫ−No. を示し、チップNo.
，ブロックNo. を保持する。 (5) 整理ポインタ 現在、整理をしているチップNo. ，ブロックNo. ，セク
タ・アドレスNo. を保持する。 (6) 書き換え有無 現在、書き込みするデータが新規であるかどうかを示
す。 (7) 書き込み回数 整理時の本体書き込み回数を管理する。 (8) 退避カウンタ 整理時の退避動作のセクタ数を管理する。 (9) チップ数 カードの搭載フラッシュ−チップ数を保持する。 (10)セクタマップ・テーブル 論理アドレスの変換用にチップNo. ，ブロックNo. ，セ
クタ・アドレスNo. を保持する。

【００１２】図７、図８はフラッシュ・メモリ２５−１
〜２５−５の内容を示す図であり、フラッシュ・メモリ
の各セクタには、次の(1) から(5) に示す制御情報、デ
ータ等が格納されている。なお、この例においては、セ
クタが１２６設けられており、各セクタには、(1) から
(5) の管理情報等とデータが格納され、１２６番目のセ
クタの後に、次の(6) から(14)の管理情報等が格納され
ている。 (1) 不良フラグ このセクタの状態を示し、使用不可の場合に、ここに書
き込みを行う。 (2) 消去フラグ このセクタのデータの状態を示し、書き換え等で無効に
なった場合に、ここに書き込みを行う。 (3) 論理アドレス このセクタの論理アドレスを示す。 (4) データ このセクタに書き込まれたデータ。 (5) チェックサム 書き込んだデータのチェックサム (6) 不良セクタ・メモリ 整理対象ブロックの中の不良セクタを示す。 (7) 整理元消去回数 整理対象ブロックの消去回数。 (8) 退避ブロックNo. データを退避してくるチップNo. ，ブロックNo. (9) 消去Ｓｔａｒｔ 整理対象ブロックの消去を開始する時に立てる。 (10)消去Ｅｎｄ 整理対象ブロックの消去を終了するときに立てる。 (11)Ａｌｌ Ｅｒａｓｅ対象 Ａｌｌ Ｅｒａｓｅ時に消去対象として確定した時に立
てる。 (12)空きブロック ブロック内にデータがあるかを示し、データがある場合
に立てられる。 (13)ブロック・ステータス このブロックの状態を示し、使用不可になった場合に立
てる。

【００１３】図９ないし図１３はフラッシュ・メモリ２
５−１から２５−５へのデータ書き込み時のプロセッサ
２２における処理を示すフローチャートであり、同図を
参照して書き込み時の動作を詳細に説明する。図９のス
テップＳ１において、ＳＲＡＭ２３の、現在書き込みを
するデータが新規であるか否かを示す「書き換えの有
無」（図６参照）を０として、ステップＳ２において、
整理中であるか否かを判別する。整理中でない場合に
は、ステップＳ５に行き、ＳＲＡＭ２３の、整理時の本
体書き込み回数を管理する「書き込み回数」を０にしス
テップＳ７に行く。また、整理中の場合には、ステップ
Ｓ３に行き、「書き込み回数」に１を加え、ステップＳ
４において、書き込み回数が６であるか否かを判別す
る。書き込み回数が６の場合には、ステップＳ６に行
き、書き込み回数を１にする。また、書き込み回数が６
でない場合には、ステップＳ７に行く。

【００１４】上記処理は、後述するように、書き込み回
数が２〜５の場合には整理動作を行わないようし、書き
込み回数が１の時のみ整理動作を行うことにより、頻繁
な整理動作を避けるためであり、上記のように書き込み
回数を設定することにより、５回に１回整理動作を行う
こととなる。ステップＳ７において、書き込むデータの
論理アドレスがオーバーしているか否かを判別し、オー
バーしている場合には、エラー処理を行う。論理アドレ
スがオーバーしていない場合には、ステップＳ８に行
き、旧データかあるか否か、すなわち、現在書き込むデ
ータが新規なデータであるか否か判別し、新規なデータ
でない場合には、ステップＳ９において、ＳＲＡＭ２３
の「書き換えの有無」を１にしてステップＳ１１に行
く。また、新規なデータの場合には、ステップＳ１０に
おいて、ＳＲＡＭ２３の「書き換えの有無」を０にして
ステップＳ１１に行く。

【００１５】ついで、ステップＳ１１において、本体か
らデータをＳＲＡＭに転送し、ステップＳ１２において
転送エラーがあるか否かを判別する。転送エラーがある
場合にはエラー処理を行う。転送エラーがない場合に
は、図１０のステップＳ１３に行き、書き換えの有無、
すなわち、新規データであるかどうか判別し、新規デー
タでない場合には、データの更新であるので、ステップ
Ｓ１４において旧データのあるセクタに消去ビットを書
き込み、ステップＳ１５に行く。ステップＳ１５におい
て、ＳＲＡＭ２３の整理時の書き込み回数を管理する
「書き込み回数」が１であるか否かを判別し、「書き込
み回数」が１の場合には、ステップＳ１６以降でフラッ
シュ・メモリの整理を行う。また、「書き込み回数」が
１でない場合には、図１３のステップＳ４６に行き、ス
テップＳ４６以降で、ＳＲＡＭ２３のデータをフラッシ
ュ・メモリへ書き込む。

【００１６】ステップＳ１６において、ＳＲＡＭ２３上
の整理時における退避動作のセクタ数を管理する「退避
カウンタ」を０にして、ステップＳ１７において、現在
整理をしているセクタアドレスNo. を示す「整理ポイン
タ」（セクタアドレス）が１２６セクタより多いか否か
を判別し、１２６より小さくない場合には、整理が終了
したものとして、図１２のステップＳ３８に行く。ま
た、「整理ポインタ」（セクタアドレス）が１２６セク
タより少ない場合には、ステップＳ１８に行き、整理ポ
インタが０であるか否かを判別し、整理ポインタが０で
ない場合にはステップＳ２２に行く。整理ポインタが０
の場合には、ステップＳ１９において、各ブロックの消
去回数や消去可能セクタ数をＳＲＡＭ２３のテーブルか
ら求め、それをもとにして、整理対象を選択する。つい
で、ステップＳ２０において、フラッシュ・メモリ上の
ＷＯＲＫ−ＢＬＯＣＫの退避ブロックNo. （図８参照）
に整理対象のチップNo. ，ブロックNo. を書き込む。

【００１７】ステップＳ２１において、書き込みエラー
があるか否か判別し、書き込みエラーがある場合には、
エラー処理を行い、書き込みエラーがない場合には、ス
テップＳ２２に行く。ステップＳ２２において、退避す
るデータを検索する。すなわち、フラッシュ・メモリの
データに消去フラグ（図７参照）が書き込まれている場
合には、次のセクタに行く。また、論理アドレスが無い
場合には消去フラグを書き込み、次のセクタに行き、論
理アドレスが異常のものは消去フラグと不良フラグを書
き込み、次のセクタに行く。次いで、図１１のステップ
Ｓ２３に行き、書き込みエラーがあるか否かを判別し、
書き込みエラーがない場合には、ステップＳ２４におい
て、整理ポインタ（セクタアドレス）が１２６番目のセ
クタを指しているか否かを判別し、整理ポインタが１２
６である場合には、整理が終わったものとして、図１２
のステップＳ３８に行く。

【００１８】整理ポインタが１２６でない場合には、ス
テップＳ２５に行き、退避するデータをフラッシュ・メ
モリからＳＲＡＭ２３に移動し、ステップＳ２６におい
て、生成したチェックサムがフラッシュ・メモリ上のチ
ェックサム（図７参照）と一致するか否かを判別する。
一致しない場合には、ステップＳ２７において、チェッ
クサムがＦＦｈであるか否かを判別する。そして、チェ
ックサムがＦＦｈでない場合には、ステップＳ２８にい
き、フラッシュ・メモリ上のチェックサムをＦＦｈと
し、データ退避元のセクタの不良フラグを書き込み、ス
テップＳ２９に行く。ステップＳ２９において、書き込
みエラーが有るか否か判別し、ステップＳ３０に行く。
また、ステップＳ２６において、チェックサムが一致す
るか、Ｓ２７において、チェックサムがＦＦｈの場合に
は、ステップＳ３０に行き、書き込みポインタが示すセ
クタから書き込めるセクタを探し、ステップＳ３１にお
いて、書き込み可能セクタがあるか否かを判別する。書
き込み可能セクタがない場合には、エラー処理を行い、
書き込み可能セクタがある場合には、ステップＳ３２に
行き、ＳＲＡＭ２３上のデータをフラッシュ・メモリに
移動する。ステップＳ３３において、書き込みエラーが
有るか否かを判別し、書き込みエラーがある場合には、
ステップＳ３０に戻る。書き込みエラーがない場合に
は、図１２のステップＳ３４に行き、データ退避元のセ
クタの消去フラグを書き込む。

【００１９】そして、ステップＳ３５において、書き込
みエラーがあるか否かを判別し、書き込みエラーがない
場合には、ステップＳ３６において、ＳＲＡＭ２３上の
セクタマップテーブルを書き換えるとともに、退避カウ
ンタに１を加える。ついで、ステップＳ３８において、
退避動作が予め定められた所定回数（この場合には６０
回）行われたか否かを判別し、退避動作が６０回になっ
た場合には、ひとまずフラッシュメモリの整理を終えて
ステップＳ３８に行く。また、退避動作が６０回になっ
ていない場合には、図１０のステップＳ２２に戻り上記
処理を繰り返す。退避カウンタが６０になっているか、
前記した図１０のステップＳ１７において、整理ポイン
タが１２６より小さくないと判別された場合には、ステ
ップＳ３８に行き、退避カウンタが０であるか否か判別
する。そして、退避カウンタが０である場合、つまり、
整理ポインタが１２６より小さくない場合であって、か
つ、退避動作が行われていない場合には、ステップＳ３
９に行き、ステップＳ３９以降で、不良フラグの情報を
不良セクタメモリに書き込む等の処理を行う。

【００２０】すなわち、退避カウンタが０である場合に
は、処理時間が短かかったので、Ｓ３９以降の不良フラ
グの情報を不良セクタメモリに書き込む等の処理を行
い、また、退避カウンタが０でない場合には、図１３の
ステップＳ４６に行き、ＳＲＡＭ２３上のデータをフラ
ッシュ・メモリに移動する等の処理を行う。ステップＳ
３９において、退避したブロックの不良フラグの情報を
書き込み先（書き込み先はＷＯＲＫ−ＢＬＯＣＫ）の不
良セクタ・メモリ（図８参照）に書き込み、また、消去
回数を整理元消去回数欄（図８参照）に書き込む。ステ
ップＳ４０において、書き込みエラーがあるか否かを判
別し、書き込みエラーがない場合には、ステップＳ４１
に行き、整理したブロックを消去する。ステップＳ４２
において、消去エラーがあるか否か判別し、消去エラー
がない場合には、図１３のステップＳ４３に行き、消去
したブロックに不良セクタメモリから不良フラグ情報を
戻し、整理元消去回数に１を加えて、消去回数に書き込
む。

【００２１】ついで、ステップＳ４４において、消去し
たブロックに対応するテーブルの消去回数に１を加え、
消去可能セクタ数を０にする。ステップＳ４５におい
て、整理ポインタをＷＯＲＫ−ＢＬＯＣＫに入れ、整理
ポインタを０とする。次にステップＳ４６に行き、書き
込みポインタの示すセクタから書き込めるセクタを探
し、ステップＳ４７において書き込み可能セクタが有る
か否かを判別する。書き込み可能セクタがある場合に
は、ステップＳ４８に行き、ＳＲＡＭ２３上のデータを
フラッシュ・メモリに移動し、ステップＳ４９におい
て、書き込みエラーがあるか否かを判別する。書き込み
エラーが有る場合には、ステップＳ４６に戻り、書き込
みエラーがない場合には、ステップＳ５０に行く。ステ
ップＳ５０において、書き換え有無が１であるか否か、
すなわち、書き込みするデータが新規であるか否か判別
し、書き換えの有無が１の場合には、ステップＳ５１で
消去フラグを書き込んだセクタに対応する消去可能セク
タ数テーブル（図６参照）の値に１を加え、ステップＳ
５２に行く。ステップＳ５０において、書き換え有無が
０である場合には、ステップ５２において、セクタマッ
プテーブル（図６参照）を書き換え、ステップＳ５３に
おいて、次の書き込みに備えて、書き込みポインタの示
すセクタから書き込めるセクタを探しておき終了する。

【００２２】Ｂ．書き込み／消去処理。前記したよう
に、フラッシュ・メモリは、消去回数に制限があり、全
てのメモリを有効に活用するためには、消去回数を平均
化する必要がある。また、フラッシュ・メモリは上書き
をすることができず、データを書き換える場合には、新
たなセクタにデータを書き込んで、旧データに消去可能
フラグを立ておくなどの措置を講じ、適宜の時点で消去
可能フラグが立っているセクタを消去する必要がある。
このため、消去可能なデータを消去してデータを書き込
むための空き領域を確保する必要があるとともに、上記
空き領域が、不良ブロックが発生するなどの原因により
使えなくなったとき、救済措置を講じて新たな空き領域
を作成する必要がある。

【００２３】以下に、上記した消去回数の平均化（実施
例１）、消去可能なデータを消去して空き領域を確保す
る空き領域の作成（実施例２）、不良ブロック発生時の
空き領域作成のための救済措置（実施例３）等の領域処
理についての本発明の実施例を示す。 （１）実施例１（消去回数の平均化） 前記したように、フラッシュ・メモリは、消去回数に制
限があり、全てのメモリを有効に活用するためには、消
去回数を平均化する必要がある。本実施例は、各ブロッ
クの消去回数を意識することなく、消去回数のバラツキ
を抑えることが可能な実施例を示しており、本実施例に
おいては、セクタ単位で追記書き込み、ブロック単位で
消去するメモリにおいて、ブロックをセクタ単位で区切
り、以下に示すように、消化可能なセクタが多いブロッ
クと、消去可能なセクタが少ないブロックとを混ぜ合わ
せて新しいブロックに書き込むことにより、消去回数を
平均化している。

【００２４】次に本実施例について説明する。図１４な
いし図１８は本実施例における書き込み処理を示す図で
あり、本実施例においては、６セクタを持つ６ブロック
のフラッシュ・メモリにＡからＯの論理セクタを書き込
む例を示している。また、以下の説明においては、ブロ
ック内の空きセクタの数がＮ個（本実施例では２個）に
なった場合にＭ個のブロック（本実施例では２個）に退
避動作を行うこととし、また、消去可能セクタ数が多い
方からｍブロック（本実施例では１ブロック）と消去可
能セクタの少ない方からｎブロック（本実施例では１ブ
ロック）を選択して、同時に退避する。なお、退避動作
を行う場合には、前記したように、消去可能フラグが立
っていないセクタを読み出して、図５に示すＳＲＡＭ２
３に移動し、ついで、ＳＲＡＭ２３に移動したセクタを
新たなブロックに書き込む。

【００２５】図１４の（ａ）において、同一のセクタが
ないので、ブロック１とブロック２にセクタＡ，Ｂ，
Ｃ，Ｄ，Ｅ，Ｆ，Ｇ，Ｈ，Ｉを、最初のセクタから順番
に書き込む。（ｂ）において、セクタＣ，Ｄを書き込
む。この場合には、同一のセクタＣ，Ｄがあるので、既
にＣ，Ｄが書き込まれているセクタに消去可能フラグを
立て、新しいセクタＣ，Ｄを書き込む。ついで、図１５
の（ｃ）において、セクタＪ，Ｋ，Ｌ，Ｍ，Ｎ，Ｏを書
き込む。この場合にも、（ａ）の場合と同様、同一のセ
クタがないので、既に書き込まれたセクタの後に順番に
書き込む。（ｄ）において、セクタＨ，Ｉ，Ｊ，Ｋ，
Ｍ，Ｎを書き込む。同一セクタが書き込まれているの
で、消去可能フラグを立て、新しいセクタＨ，Ｉ，Ｊ，
Ｋ，Ｍ，Ｎを書き込む。

【００２６】図１６（ｅ−１），（ｅ−２）において、
セクタＣ，Ｄを書き込む。その際、空きブロックの数が
２個になっているので、退避動作を行う。すなわち、図
１５の（ｄ）において、消去可能なセクタが最も多いブ
ロック３と、消去可能セクタが最も少ないブロック４を
選択し、ブロック３のセクタとブロック４のセクタを混
在させ、退避先の各ブロックのセクタ数が均一になるよ
うに、空きブロック５と６に書き込む。その結果、図１
６（ｅ−１）に示すように、セクタＯ，Ｉ，Ｋ，Ｍがブ
ロック５に、また、セクタＨ，Ｊ，Ｌ，Ｎがブロック６
に書き込まれ、ブロック３と４が空きブロックとなる。
この状態で、既にＣ，Ｄが書き込まれたブロック２に消
去可能フラグを立て、セクタＣ，Ｄを図１６（ｅ−２）
に示すようにブロック５に書き込む。

【００２７】図１７（ｆ−１）において、セクタＨ，
Ｉ，Ｊを書き込む。この場合にも、同一のセクタが既に
あるので、ブロック５とブロック６に消去可能フラグを
立て、ブロック６にセクタＨ，Ｉを書き込むが、セクタ
Ｊを書き込む時点で空きブロックが２個になったので、
前記と同様退避動作を行う。すなわち、（ｆ−２）に示
すように、消去可能なセクタが最も多いブロック２と、
消去可能セクタが最も少ないブロック６を選択し、ブロ
ック２のセクタとブロック６のセクタを混在させ、退避
先の各ブロックのセクタ数が均一になるように、空きな
ブロック３と４に書き込む。ついで、（ｆ−３）に示す
ように、セクタＪを書き込む。この場合にも同一セクタ
があるので、既に書き込まれているブロック４のセクタ
に消去可能フラグを立て、ブロック３にセクタＪを書き
込む。図１８（ｇ）において、セクタＥ，Ｆ，Ｇを書き
込む。この場合にも同一セクタがあるので、既に書き込
まれているブロック１，３のセクタに消去可能フラグを
立て、ブロック３と４にセクタＥ，Ｆ，Ｇを書き込む。

【００２８】図１９は本実施例の処理を示すフローチャ
ートであり、同図により本実施例の処理について説明す
る。ステップＳ１において、本体よりデータを受け取る
と、ステップＳ２のおいて、空きセクタ有りのブロック
数がＮ以下であるか否か判別する。空きセクタ有りのブ
ロック数がＮ以下でない場合には、ステップＳ７に行
く。空きセクタ有りのブロック数がＮ以下の場合には、
ステップＳ３において、消去可能セクタ数が多いブロッ
クからｍブロックを退避対象とし、ステップＳ４におい
て、消去可能セクタ数が少ないブロックからｎブロック
を退避対象とする。ステップＳ５において、退避対象の
ブロックからデータを空きブロックに移動する。その際
の書き込み方は、データを移動する毎に書き込みブロッ
クを変え、Ｍ個のブロックに書き込んだら最初に書き込
んだブロックに戻る。ついで、ステップＳ６において、
退避対象のブロックを消去する。ステップＳ７におい
て、同一論理セクタがあれば、既に書き込まれている物
理セクタに消去可能フラグを立て、ステップＳ８におい
て、本体から受け取ったデータをフラッシュ・メモリに
書き込む。

【００２９】ところで、一般にセクタには、システム・
プログラムのように殆ど書き換えが行われないデータを
格納したセクタと、常時書き換えが行われるデータを格
納したセクタがあり、普通にデータの書き込み／退避を
おこなっていると、殆ど書き換えが行われないセクタが
多いブロックは消去回数が少なくなる。したがって、上
記のように、消去可能なセクタが多いブロック（常時書
き換えが行われるセクタが多いブロック）と、消去可能
なセクタが少ないブロック（殆ど書き換えが行われない
セクタが多いブロック）とを混ぜ合わせて新しいブロッ
クに書き込むことにより、結果的に各ブロックに書き換
えが多いセクタと書き換えが少ないセクタが混在するこ
ととなり、ブロックの消去回数を平均化することができ
る。

【００３０】本実施例においては、上記のような原理に
基づき書き込み処理をおこなっているので、各ブロック
の消去回数を意識することなく、消去回数のバラツキを
抑えることができ、フラッシュ・メモリのように消去回
数が有限なメモリの寿命を延ばすことが可能となる。ま
た、消去回数をカウントすることなく消去回数のバラツ
キを抑えることができるので、消去回数をカウントする
ための領域を設けることなく、メモリの管理を行うこと
も可能となる。

【００３１】（２）実施例２（消去可能データの消去に
よる空き領域の作成） 前記したように、フラッシュ・メモリは上書きをするこ
とができず、消去した後でなければ書き込みを行うこと
ができない。このため、書き込み時、同一のセクタがあ
る場合には消去可能フラグを立て、適宜の時点で消去可
能フラグが立っているセクタを消去する必要がある。本
実施例は、上記のように、消去フラグがたっている消去
可能なデータを記憶媒体上からなくすための領域処理を
示しており、本実施例による領域処理を処理の空き時間
などに予め行っておくことにより、書き込みできる領域
を確保でき、書き込み時間を短縮することができる。

【００３２】図２０から図２３は本実施例における書き
込み／消去処理を示す図であり、同図により本実施例を
説明する。なお、本実施例においては、次の点を前提と
している。 ブロック数が６個で、１ブロックあたり、６個のセ
クタがあり、リード／ライトはセクタ単位で行い、消去
はブロック単位で行う。 書き込み方式は追記書き込み方式であり、同じアド
レスの論理セクタを書き込むときは、旧論理セクタに格
納されている物理セクタに消去可能フラグを立てる。 追記のために書き込み領域を５ブロック＋退避領域
１ブロック（ブロック１〜ブロック６）とする。 書き込み領域がなくなった場合には、消去可能フラ
グが立っている物理セクタが一番多いブロックの消去不
可の物理セクタのデータを退避領域に移動して、移動元
のブロックを消去する。そして、そのブロックを退避領
域として使用し、今までの退避領域を書き込み領域とす
る（この一連の動作を退避動作と呼ぶ）。 本体から送られて来るセクタのアドレスはＡからＰ
とする。 ブロック中に消去可能なデータがｍ以上あるとき、
本実施例における領域処理の対象とする（図２０から図
２３の例においては、ｍ＝１としている）。なお、図２
０から図２３中のブロックの右に付された矢印は書き込
み場所を示す書き込みポインタの位置である。

【００３３】図２０（ａ）において、論理セクタＡ〜Ｇ
を書き込む。この場合には、同一アドレスの論理セクタ
がないので、書き込みポインタが指す位置から順番に書
き込む。（ｂ）において、論理セクタＡ，Ｄ〜Ｇを書き
込む。この場合には、同アドレスの論理セクタ（Ａ，
Ｄ，Ｅ，Ｆ，Ｇ）があるので、消去可能フラグを立てた
後に、（ａ）と同様に書き込む。（ｃ）において、論理
セクタＨ〜Ｎを書き込む。この場合には、同一アドレス
の論理セクタがないので、そのまま書き込む。図２１
（ｄ）において、Ａ，Ｇ〜Ｌを書き込む。この場合に
は、同アドレスの論理セクタ（Ａ，Ｇ，Ｈ，Ｉ，Ｊ，
Ｋ，Ｌ）があるので、消去可能フラグを立てた後に書き
込む。（ｅ）において、Ａ，Ｈ〜Ｊを書き込む。この場
合にも、同アドレスの論理セクタ（Ａ，Ｈ，Ｉ，Ｊ，）
があるので、消去可能フラグを立てた後に書き込む。
（ｆ−１）において、Ａ，Ｉ〜Ｌの書き込みを行おうと
するが書き込み領域がないので、退避動作をを行う。す
なわち、消去可能フラグが立っている物理セクタが一番
多いブロック（ブロック３）のデータを退避領域（ブロ
ック６）に移動して、移動元のブロックを消去する。そ
して、そのブロック（ブロック３）を退避領域として使
用し、今までの退避領域（ブロック６）を書き込み領域
とする。その結果、（ｆ−１）のようになる。

【００３４】ついで、図２２（ｆ−２）に示すように、
Ａ，Ｉ〜Ｌを書き込む。この場合には、同アドレスの論
理セクタがあるので、消去可能フラグを立てた後にＡ，
Ｉ〜Ｌを書き込む。この時、書き込みポインタは退避領
域（ブロック６）の先頭にある。以上のよう書き込むこ
とにより、消去可能なデータを増えたので、本実施例に
よる領域処理を行う。すなわち、退避領域（ブロック
３）から見て、書き込み方向に対して一つ反対方向のブ
ロック（ブロック２）を処理対象として、ブロック２と
３で退避動作を行う。その結果、図２２（ｇ−１）に示
すように、ブロック２が退避領域となり、ブロック３に
ブロック２の消去不可のデータが移される。

【００３５】次に上記と同様に、ブロック１とブロック
２で退避動作を行う。その結果（ｇ−２）に示すよう
に、ブロック１が退避領域となり、ブロック２にブロッ
ク１の消去不可のデータが移される。ついで、上記と同
様にブロック５と１で退避動作を行う。その結果、図２
３（ｇ−３）に示すように、ブロック５が退避領域とな
り、ブロック１にブロック５の消去不可のデータが移さ
れる。なお、ブロック６には消去可能のデータがないの
で、領域処理の対象としない。同様にブロック４と５で
退避動作を行う。その結果、（ｇ−４）に示すように、
ブロック４が退避領域となり、ブロック５にブロック４
の消去不可のデータが移される。そして、退避領域の位
置が処理を行う前の退避領域の位置まできたので、領域
処理を終わる。以上のような処理を行うことにより、消
去可能データは記憶媒体上からなくなる。

【００３６】次に（ｈ）に示すように、Ａ，Ｈ〜Ｊを書
き込む。この場合にも、同アドレスの論理セクタがある
ので、消去可能フラグを立てたのち書き込む。図２４は
本実施例の処理を示すフローチャートであり、同図によ
り本実施例の処理を説明する。ステップＳ１において、
現在の退避領域のブロックNo. を記憶し、ステップＳ２
において、退避領域を処理対象とする。ステップＳ３に
おいて、処理対象を書き込み方向とは反対方向に一つ進
める。ステップＳ４において、処理対象とステップＳ１
において保存した保存ブロックNo. を比較し、同じであ
れば処理を終了する。処理対象と保存ブロックNo. が異
なる場合には、ステップＳ５に行き、処理対象の消去可
能セクタ数を所定値ｍと比較し、消去可能セクタ数がｍ
以下の場合には、ステップＳ３に戻り、上記処理を繰り
返す。消去可能セクタ数がｍより大きい場合には、ステ
ップＳ６に行き、処理対象を退避対象として、ステップ
Ｓ７において、書き込みポインタを退避領域の先頭に移
動する。ステップＳ８において、退避対象のブロックか
らデータを移動する。ステップＳ９において、退避対象
のブロックを消去し、ステップＳ１０において、退避対
象のブロックを退避領域とし、ステップＳ３に戻り上記
処理を繰り返す。

【００３７】本実施例においては、上記のようにして領
域処理を行っているので消去可能データを無くすことが
でき、本実施例の領域処理を予めおこなっておくことに
より、書き込み時間の短縮を図ることができる。また、
領域処理の対象となるブロックを書き込み方向とは反対
方向に進めているので、書き込み場所を示している書き
込みポインタと退避領域の間に全ての空き領域を存在さ
せることができる。その結果、どのような場合に処理の
中断がおこっても、書き込みポインタの示す位置からデ
ータを書き込んで行くことができ、処理中断後に必要と
する処理を少なくすることができ、また、処理を全てお
えていなくても、支障がない。

【００３８】（３）実施例３（空き領域の作成のための
救済措置） 前記したように、フラッシュ・メモリはデータ書込みの
ため、メモリ中に空き領域を確保しておく必要がある
が、本実施例は、上記空き領域が、不良ブロックが発生
するなどの原因により使えなくなったとき、救済措置を
講じて新たな空き領域を作成する実施例を示している。
図２５から図３１は本実施例の空き領域の作成処理を示
す図であり、同図により本実施例を説明す。なお、本実
施例においては、次の点を前提としている。 ブロック数が７個で、１ブロックあたり、６個のセ
クタがあり、リード／ライトはセクタ単位で行い、消去
はブロック単位で行う。 書き込み方式は追記書き込み方式であり、同じアド
レスの論理セクタを書き込むときは、旧論理セクタに格
納されている物理セクタに消去可能フラグを立てる。 障害時の救済用に１ブロックの予備領域（ブロック
０）を確保し、追記のために書き込み領域を５ブロック
＋退避領域１ブロック（ブロック１〜ブロック６）とす
る。 書き込み領域がなくなった場合には、消去可能フラ
グが立っている物理セクタが一番多いブロックの消去不
可の物理セクタのデータを退避領域に移動して、移動元
のブロックを消去する。そして、そのブロックを退避領
域として使用し、今までの退避領域を書き込み領域とす
る（この一連の動作を退避動作と呼ぶ）。 本体から送られて来るセクタのアドレスはＡからＰ
とする。

【００３９】図２５（ａ）において、セクタＡ〜Ｇを書
き込む。この場合には、同じ論理セクタがないので、そ
のまま、ブロック１から書き込む。（ｂ）において、セ
クタＡ，Ｄ〜Ｇを書き込む。この場合には、セクタＡ，
Ｄ〜Ｇと同一論理セクタがあるので、同一の論理セクタ
に消去可能フラグを立てたのち書き込む。（ｃ）におい
て、セクタＨ〜Ｎを書き込む。この場合には、同じ論理
セクタがないので、そのまま書き込む。図２６（ｄ）に
おいて、セクタＡ，Ｇ〜Ｌを書き込む。この場合、セク
タＡ，Ｇ〜Ｌと同一論理セクタがあるので、同一の論理
セクタに消去可能フラグを立てたのち書き込む。（ｅ）
において、セクタＡ，Ｈ〜Ｊを書き込む。この場合、セ
クタＡ，Ｈ〜Ｊと同一論理セクタがあるので、同一の論
理セクタに消去可能フラグを立てたのち書き込む。

【００４０】図２７（ｆ−１）において、セクタＡ，Ｉ
〜Ｌを書き込むが、この場合には、書き込み領域がない
ので、退避動作を行った後書き込み処理を行う。すなわ
ち、消去可能フラグが立っているデータが最も多いブロ
ック（ブロック３）の消去可能でないデータを退避領域
（ブロック６）に移動して、移動元のブロックを消去す
る。そして、そのブロック（ブロック３）を退避領域と
して使用し、今までの退避領域を書き込み領域とする。
ついで、（ｆ−２）において、セクタＡ，Ｉ〜Ｌを書き
込み領域となったブロック６に書き込む。次に、（ｇ）
において、Ａ，Ｍ，Ｎを書き込みを行うが、上記（ｆ）
と同様書き込み領域がないので、まず、退避動作を行
う。すなわち、消去可能フラグが立っているデータが最
も多いブロック（ブロック５）の消去可能でないデータ
を退避領域（ブロック３）に移動して、移動元のブロッ
クを消去する。そして、そのブロック（ブロック５）を
退避領域として使用し、今までの退避領域を書き込み領
域とする。

【００４１】ここで、ブロック５が消去失敗により使用
不可となったとすると、退避領域がなくなるので救済措
置を行う。そこで、図２８（ｈ）に示すように、予備ブ
ロック０を仮の退避領域として退避動作を行う。すなわ
ち、図２７（ｇ）において、消去可能でないデータが最
も多いブロック（ブロック１）の消去可能でないデータ
を仮の退避領域（ブロック０）に移動して、移動元のブ
ロックを消去する。そして、そのブロック（ブロック
１）を退避領域として使用する。ついで、（ｉ）に示す
ように、予備ブロック（ブロック０）の退避動作を行
う。すなわち、仮の退避領域として用いた予備領域（ブ
ロック０）の論理セクタＢ，Ｃをブロック３に移動す
る。これで、予備領域と退避領域が作成されたので、
（ｊ）において、論理セクタＡ，Ｍ，Ｎをブロック３に
書き込む。次に、セクタＡ，Ｇ，Ｈ，Ｏ，Ｐを書き込も
うとするが、書き込み領域がないので、図２９（ｋ−
１）に示すように退避動作を行う。すなわち、消去可能
なデータが最も多いブロック（ブロック４）の消去可能
でないデータを退避領域（ブロック１）に移動して、移
動元のブロックを消去する。そして、そのブロック（ブ
ロック４）を退避領域として使用する。

【００４２】ついで、（ｋ−２）に示すように、セクタ
Ａ，Ｇ，Ｈ，Ｏ，Ｐを書き込むが、セクタＡ，Ｇ，Ｈに
ついては同じアドレスの論理セクタがあるので、消去フ
ラグを立てたのちブロック１に書き込み、セクタＯ，Ｐ
については、そのまま、書き込む。次に、（ｌ）におい
て、セクタＡを書き込もうとするが、書き込み領域がな
いので、退避動作を行う。その結果、ブロック２が退避
領域となり、ブロック２にあったセクタＤ，Ｅ，Ｆがブ
ロック４に移動する。ここで、ブロック２が消失失敗で
使用不可になったとすると、退避領域がなくなるので、
救済措置を行う。すなわち、消去可能なデータが最も多
いブロック（ブロック３）のデータを仮の退避領域（ブ
ロック０）に移動して、移動元のブロックを消去する。
そして、そのブロック（ブロック３）を退避領域として
使用する。その結果、図３０（ｍ）に示すようになる。

【００４３】なお、この状態で、電力不足などにより、
処理に一旦ストップをかけたすると、処理を再開したと
き、装置側は予備領域に消去可能なセクタがなく、デー
タがあるので、空き領域作成中と判断できる。続いて、
空き領域作成のための救済措置を行い、ブロック６のセ
クタＩ，Ｊを予備領域（ブロック０）に移動し、ブロッ
ク６のセクタＫ，Ｌをブロック３に移動する。その結果
図３０（ｎ）に示すようになる。ここで、退避領域のセ
クタを除いた空きセクタ数が、予備領域（ブロック０）
にあるデータの数以上なので、書き込みポイントを退避
領域の後ろから検索し、空いている領域に、予備領域
（ブロック０）からデータを移動する。その際、図３１
（ｏ）に示すように、予備領域（ブロック０）のセクタ
Ｂ，Ｃ，Ｍ，Ｎを移動した段階で、本体側が電力不足等
により一旦処理にストップをかけたとする。この場合に
は、処理を再開した時に、装置側は予備領域に消去可能
なセクタがあるので、空きブロック作成中の予備領域の
データ移動中と判断できる。続いて、図３１（ｐ）に示
すように、予備領域（ブロック０）の論理セクタＩ，Ｊ
をブロック４に移動して処理を終了する。

【００４４】図３２は本実施例における空き領域作成処
理を示すフローチャートであり、同図により、本実施例
の処理を説明する。ステップＳ１において、予備領域に
消去可能セクタが有るか否かを判別し、ある場合には、
ステップＳ１１に行く。ない場合には、ステップＳ２に
行き、書き込みポインタを予備領域の先頭とし、ステッ
プＳ３において予備領域にデータがあるか否かを判別す
る。予備領域にデータがある場合には、ステップＳ１０
に行き、ない場合にはステップＳ４に行き、退避領域を
予備領域とする。ステップＳ５において、書き込み領域
の各ブロックに消去可能セクタがない場合には、空き領
域を作成できないので処理を放棄（Abort ）する。消去
可能セクタがある場合には、ステップＳ６に行き、消去
可能セクタの一番多いブロックを退避対象とし、ステッ
プＳ７において、退避対象のブロックからデータを予備
領域に移動する。ステップＳ８において退避対象となる
ブロックを消去し、ステップＳ９において、退避対象の
ブロックを退避領域にする。ステップＳ１０において、
予備領域のデータ数が退避領域以外の空きセクタ数
より多いか否か判別し、＞の場合には、ステップＳ
５に戻り、上記処理を繰り返す。また、≦の場合に
は、ステップＳ１１に行き、書き込みポインタを退避領
域の次から書き込み方向に対して検索し、ステップＳ１
２において、空きセクタに予備領域からデータを移動す
る。ステップＳ１３において、予備領域を消去して終了
する。

【００４５】本実施例においては、上記のように空き領
域を作成しているので、記憶媒体中に使用不可のブロッ
クが発生しても、救済措置により空き領域を作成するこ
とができ、記憶装置して使用不可能となることを避ける
ことができる。また、処理途中で、本体側の電力不足な
どにより処理が中断しても、どの段階で処理が中断した
かを容易に判断することができ、処理中断における処理
段階の判断を単純化することが可能となる。

【００４６】Ｃ．消去処理の効率化 次に、本発明の請求項１，２の発明の実施例について説
明する。フラッシュ・メモリは前記したように上書きを
することができず、消去した後でなければ書き込みを行
うことができない。本実施例は、上記のようなフラッシ
ュ・メモリにおいて、書き込み有無を示すフラグと、全
空間消去処理を実行中であることを示す実行中フラグを
設けることにより、全記憶空間を消去する際の消去処理
を効率良く行うとともに、消去中に何らかの原因で処理
が中断された場合においても、処理再開をすることがで
きるようにしたものである。次に図３３、図３４により
本実施例の処理を説明する。なお、本実施例においは、
ブロック数は６個とし、各ブロックに書き込みフラグを
書き込む領域を設け、ブロック６に全空間消去処理を実
行中であることを示す実行中フラグを書き込む領域を設
けている。

【００４７】図３３（ａ）において、ブロック１，２，
４の書き込み前に、ブロック１，２，４に書き込み有無
フラグを書き込む。ついで、全空間をクリアする初期化
処理に当たり、（ｂ−１）に示すように、ブロック６に
実行中フラグを書き込む。（ｂ−２）において、書き込
み有無フラグが書き込まれたブロック１を消去し、書き
込む有無フラグを消す。図３３（ｂ−３）において、書
き込み有無フラグが書き込まれたブロック２を消去し、
書き込む有無フラグを消す。ここで、ブロック２の消去
後、何らかの原因により、ストップ・シーケンスに移
り、その後立ち上がった場合でも、ブロック６に実行中
フラグが書き込まれているので、直ちに初期化動作中と
判断し、初期化動作に移ることができる。（ｂ−４）に
おいて、ブロック１〜３には書き込み有無フラグに書き
込まれていないため、ブロック４を消去し、書き込む有
無フラグを消す。（ｂ−５）において、ブロック１〜５
には書き込み有無フラグに書き込まれていないため、ブ
ロック６を消去し、実行中フラグを消す。

【００４８】図３５は本実施例の処理を示すフローチャ
ートであり、同図により本実施例を説明する。ステップ
Ｓ１において、実行中フラグの書き込みがあるか否かを
判別し、有る場合には、ステップＳ３に行き、ない場合
にはステップＳ２において、最終処理ブロックに実行中
フラグを書き込む。ステップＳ３において、処理対象を
クリアし、ステップＳ４において、処理対象に書き込み
有無フラグがあるか否かを判別する。書き込み有無フラ
グがない場合には、ステップＳ６に行き、有る場合に
は、ステップＳ５において、処理対象を消去し、ステッ
プＳ６において、処理対象を次に進める。ステップＳ７
において、実行中フラグの書き込みかあるか否か判別
し、ある場合には、ステップＳ４に戻り上記処理を繰り
返す。また、実行中フラグがない場合には、終了する。
本実施例においては、上記のように書き込み有無フラグ
を設けているので、不要な消去を避けることができ、消
去時間を短縮することができるとともに、媒体の寿命を
延ばすことができる。また、初期化実行中であることを
示す実行中フラグを設けているので、不意の中断に対応
することができる。

【００４９】Ｄ．書き込み速度の向上、および、不良セ
クタ発生時の予備領域の割り当て 前記したように、フラッシュ・メモリは上書きをするこ
とができず、消去した後でなければセクタの書き込みを
行うことができない。このため、前記したように、書き
込み時、同一のセクタがある場合には消去可能フラグを
立て、適宜の時点で消去可能フラグが立っているセクタ
を消去する必要があり、書込みの時間が掛かる。また、
前記したように、フラッシュ・メモリは、消去回数に制
限があり、所定回数以上消去を行うと消去が出来なくな
る。このため、不良セクタが発生した場合には、予備の
領域を割り当て救済措置を講ずる必要があり、以下に示
す実施例は、上書きができず、セクタ単位で消去可能な
メモリにおいて、上記した書き込み時のタイムラグをな
くし、書き込み速度を向上するとともに、不良セクタが
発生した場合に予備領域を割り当てる実施例を示してい
る。

【００５０】図３６は本実施例のシステム構成を示す図
であり、図５に示したシステムに、ＥＥＰＲＯＭ２６が
付加されており、その他の構成は図５に示したものと同
一である。ＥＥＰＲＯＭ２６にはアドレス変換を行うデ
コード・テーブルが格納されており、上記ＥＥＰＲＯＭ
２６によりアドレスのデコードが行われる。そして、フ
ラッシュ・メモリの一部が不良になったとき、ＥＥＰＲ
ＯＭ２６を書き換えて、救済措置を行う。なお、図３６
には、ＥＥＰＲＯＭ２６が例示されているが、デコード
・テーブルを格納した記憶媒体としては、書き換えが可
能な記憶媒体であればよく、その他フラッシュ・メモリ
等を用いることができる。

【００５１】（１）実施例１ 図３７、図３８は本実施例の構成を示す図であり、図３
７において、２６１はＥＥＰＲＯＭ２６（もしくはフラ
ッシュ・メモリ等の書き換え可能なＲＯＭ）から構成さ
れるセクタ変換部である。２５はフラッシュ・メモリで
あり、フラッシュ・メモリは第１の領域Ａ、第２の領域
Ｂ、および予備領域Ｃが設けられ、第１の領域Ａ、第２
の領域Ｂには、それぞれ、１〜４の４個のセクタが設け
られている。図３７において、データをセクタ１に書き
込む場合には、第１の領域Ａと第２の領域Ｂを見て、既
に第１の領域Ａにデータが有る場合には、第２の領域Ｂ
にデータを書き込む。また、上記データを書き込んでい
る間に、第１の領域Ａのセクタ１−Ａを消去する。その
際、書き込みエラーが発生した場合には、予備領域Ｃを
代替セクタとして割り当てる。すなわち、第１の領域Ａ
のセクタ１−Ａに書き込みエラーが発生した場合には、
予備領域Ｃをセクタ１−Ａの代替とするため、セクタ変
換部２６１のＲＯＭを書き換え、図３８に示すように、
セクタ１−Ａとして、予備領域Ｃを割り当てる。以上の
ように、書き込みエラーが発生した場合、予備がある限
り予備領域のセクタを割り当て、予備がなくなった場合
には、データを全て図３６に示したＳＲＡＭ２３等の外
部の領域に退避し、セクタ変換部２６１のＲＯＭを再編
成し、データの空間と予備の空間に分ける。また、その
時、セクタは、システムの構成に応じて、昇順、また
は、降順で初期状態と同様に割り当てていくが、不良セ
クタは除外する。

【００５２】本実施例においては、上記のように、書き
込みと同時に消去を行っているので、書き込み時のタイ
ムラグをなくすことができ、書き込み速度を向上させる
ことができる。また、予備領域を設け、不良セクタが発
生した場合に、予備領域に代替しているので、不良セク
タが発生した際の救済を行うことができる。

【００５３】（２）実施例２ 図３９、図４０は本実施例の構成を示す図であり、図３
９において、２６１はＥＥＰＲＯＭ、もしくは、フラッ
シュ・メモリ等の書き換え可能なＲＯＭから構成される
セクタ変換部、２５はフラッシュ・メモリであり、フラ
ッシュ・メモリは第１の領域Ａ、予備領域Ｃが設けら
れ、第１の領域Ａには１〜４の４個のセクタが設けられ
ている。また、２３１は図３６に示したＳＲＡＭ２３等
のデータの一次記憶媒体である。図３９において、デー
タの書き込み時、一次媒体２３１にデータを転送してい
る間に、書き込むセクタを調べ、書き込むべきセクタに
データがあった場合には、そのセクタを消去する。な
お、転送が早く終了した場合には、消去終了までまち、
また、転送が遅い場合には、転送終了後、データを書き
込む。また、書き込みエラーが発生した場合には、セク
タ変換部２６１のＲＯＭの書き換えをおこなって、図４
０に示すように（セクタ１−Ａにエラーが発生した場合
を示している）、予備領域Ｃにセクタ１−Ａの書き込み
を行う。なお、通常のセクタがエラーにならない限り、
予備領域Ｃへの書き込みは行わない。

【００５４】本実施例においては、上記のように、デー
タを一次記憶媒体２３１に転送している間に、書き込む
べきセクタにデータがあった場合、消去を行っているの
で、第１の実施例と同様、書き込み時のタイムラグをな
くすことができ、書き込み速度を向上させることができ
る。また、予備領域を設け、不良セクタが発生した場合
に、予備領域に代替しているので、不良セクタが発生し
た際の救済を行うことができる。

【００５５】（３）実施例３ 図４１、図４２は本実施例の構成を示す図であり、図４
１において、２６１はＥＥＰＲＯＭ、もしくは、フラッ
シュ・メモリ等の書き換え可能なＲＯＭから構成される
セクタ変換部、２５はフラッシュ・メモリであり、フラ
ッシュ・メモリはブロック１，ブロック２，予備ブロッ
ク１，予備ブロック２が設けられ、各ブロックには、ブ
ロック１，ブロック２には、セクタ１〜３Ａ，１〜３
Ｂ，…，１〜３Ｄ、４〜６Ａ，４〜６Ｂ，…，４〜６Ｄ
が設けられている。そして、セクタ１〜３Ａ，１〜３
Ｂ，…，１〜３Ｄは物理アドレスとしてはそれぞれ１セ
クタであり、ここに論理アドレス１，２または３のデー
タを書き込むことができる。すなわち、論理アドレス
１，２または３のデータを書き込む領域がＡ〜Ｄの４セ
クタ分設けられており、データを書き込む場合には、Ａ
〜Ｄの内の空いている領域に書き込む。同様に、セクタ
４〜６Ａ，４〜６Ｂ，…，４〜６Ｄも上記と同様であ
り、論理アドレス４，５または６のデータを書き込む場
合には、Ａ〜Ｄの内の空いている領域に書き込む。以上
のように、本実施例においては、ｎ＋１（この実施例に
おいてはｎ＝３）セクタ単位でブロック化されており、
書き込む論理アドレスに対して、１セクタの空きが設け
られている。

【００５６】図４１において、データをセクタ１に書き
込む際、セクタ１〜３Ａ，１〜３Ｂ，…，１〜３Ｄを見
て、これらの中にセクタ１が既に存在する場合には、そ
のセクタを消去する。また、セクタには必ず空いている
セクタが存在するので、上記した消去と同時に、空いて
いるセクタに書き込みを行う。書き込み時、書き込みエ
ラーが発生した場合には、代替ブロックとして予備ブロ
ックを割り当てる。例えば、セクタ１〜３Ａが不良とな
った場合には、図４２に示すように、予備ブロック１を
代替ブロックとして割り当てる。そして、セクタ変換部
２６１のＲＯＭを書き換えて、エラーのあったブロック
１を予備ブロック１に割り当てる代替処理を行う。これ
により予備ブロック１がブロック１となる。予備がある
限り上記のような処理を行い、予備がなくなった場合に
は、データを全て図３６に示したＳＲＡＭ２３等の外部
の領域に退避し、セクタ変換部２６１のＲＯＭを再編成
し、データの空間と予備の空間に分ける。また、その
時、セクタは、システムの構成に応じて、昇順、また
は、降順で初期状態と同様に割り当てていくが、不良セ
クタは除外する。セクタ変換部２６１は、論理セクタか
ら物理セクタへの変換時、上記したように、ｎ＋１セク
タ単位でブロック化し、デコードするセクタ１に対し
て、書き込み可能なｎ＋１のセクタが存在するように構
成する。そして、一部のセクタが不良となった場合に
は、上記セクタ変換部２６１のテーブルを書き換えるこ
とにより、書き込みブロックを移動して、常にｎ＋１の
セクタのブロックを作成する。

【００５７】本実施例においては、上記のように、ｎ＋
１セクタ単位でブロック化し、１セクタを空けておき、
書き込みと同時に消去を行っているので、実施例１，２
と同様、書き込み時のタイムラグをなくすことができ、
書き込み速度を向上させることができる。また、予備領
域を設け、不良セクタが発生した場合に、予備領域に代
替しているので、不良セクタが発生した際の救済を行う
ことができる。

【００５８】（４）実施例４ 図４３、図４４は本実施例の構成を示す図であり、図４
３において、２６１はＥＥＰＲＯＭ、もしくは、フラッ
シュ・メモリ等の書き換え可能なＲＯＭから構成される
セクタ変換部、２５はフラッシュ・メモリであり、フラ
ッシュ・メモリはブロック１，ブロック２，予備１Ａ〜
１Ｄが設けられ、ブロック１，ブロック２には、それぞ
れ、セクタ１〜３Ａ，１〜３Ｂ，…，１〜３Ｄ，４〜６
Ａ，４〜６Ｂ，…，４〜６Ｄが設けられている。また、
本実施例においては、実施例３と同様、ｎ＋１（この実
施例においてはｎ＝３）セクタ単位でブロック化し、１
セクタを空けておく。

【００５９】図４３において、データをセクタ１に書き
込む際、セクタ１〜３Ａ，１〜３Ｂ，…，１〜３Ｄを見
て、これらの中にセクタ１が既に存在する場合には、そ
のセクタを消去する。また、セクタには必ず空いている
セクタが存在するので、上記した消去と同時に、空いて
いるセクタに書き込みを行う。書き込み時、書き込みエ
ラーが発生した場合には、代替セクタとして予備１Ａ〜
１Ｄを割り当てる。例えば、セクタ１〜３Ａが不良とな
った場合には、図４４に示すように、予備１Ａ〜１Ｄが
ブロック１となり、セクタ１〜３Ａに対して予備１Ａを
割り当て、セクタ変換部２６１のＲＯＭを書き換えて代
替処理を行う。これにより予備セクタ１Ａがセクタ１〜
３Ａとなり、予備１Ｂ〜１Ｄはブロック１の予備とな
る。予備がある限り上記のような処理を行い、予備がな
くなった場合には、データを全て図３６に示したＳＲＡ
Ｍ２３等の外部の領域に退避し、セクタ変換部２６１の
ＲＯＭを再編成し、データの空間と予備の空間に分け
る。また、その時、セクタは、システムの構成に応じ
て、昇順、または、降順で初期状態と同様に割り当てて
いくが、不良セクタは除外する。セクタ変換部２６１
は、論理セクタから物理セクタへの変換時、上記したよ
うに、ｎ＋１セクタ単位でブロック化し、デコード時に
は、そのデコード・データよりアドレス変換するテーブ
ルを設けセクタ１に対して書き込み可能なｎ＋１のセク
タが存在するように構成する。そして、一部のセクタが
不良となった場合には、上記セクタ変換部２６１のテー
ブルを書き換えることにより、常にｎ＋１のセクタのブ
ロックを作成する。

【００６０】本実施例においては、上記のように、ｎ＋
１セクタ単位でブロック化し、１セクタを空けておき、
書き込みと同時に消去を行っているので、実施例１，
２，３と同様、書き込み時のタイムラグをなくすことが
でき、書き込み速度を向上させることができる。また、
予備領域を設け、不良セクタが発生した場合に、予備領
域に代替しているので、不良セクタが発生した際の救済
を行うことができる。

【００６１】（５）実施例５ 図４５、図４６は本実施例の構成を示す図であり、図４
５，図４６において、図３７、図３８に示したものと同
一のものには同一の符号が付されており、２６１はＥＥ
ＰＲＯＭ、もしくは、フラッシュ・メモリ等の書き換え
可能なＲＯＭから構成されるセクタ変換部、２５はフラ
ッシュ・メモリであり、フラッシュ・メモリはブロック
１，ブロック２，予備ブロック１，予備ブロック２が設
けられ、ブロック１，ブロック２、セクタ１〜３Ａ，１
〜３Ｂ，…，１〜３Ｄ，４〜６Ａ，４〜６Ｂ，…，４〜
６Ｄが設けられている。また、本実施例においては、実
施例３と同様、ｎ＋１（この実施例においてはｎ＝３）
セクタ単位でブロック化し、１セクタを空けておく。

【００６２】図４５において、データをセクタ１に書き
込む際、セクタ１〜３Ａ，１〜３Ｂ，…，１〜３Ｄを見
て、これらの中にセクタ１が既に存在する場合には、そ
のセクタを消去する。また、必ず空いているセクタが存
在するので、上記した消去と同時に、空いているセクタ
に書き込みを行う。書き込み時、書き込みエラーが発生
した場合には、代替セクタとして予備セクタを割り当て
る。例えば、セクタ１〜３Ａが不良となった場合には、
予備ブロック１を割り当て、セクタ変換部２６１のＲＯ
Ｍを書き換えて、代替処理を行う。これにより、図４６
に示すように、予備ブロックのセクタ１，ｎ，ｍＡがセ
クタ１に置き変わり、予備ブロックにセクタ１が存在す
ることとなり、元のブロックにはセクタ２，３がそのま
ま残る。すなわち、この実施例においては、ブロックの
構成は続きセクタでなくてもよく、元のブロックの構成
数を変更する。予備がある限り上記のような処理を行
い、予備がなくなった場合には、データを全て図３６に
示したＳＲＡＭ２３等の外部の領域に退避し、セクタ変
換部１１のＲＯＭを再編成し、データの空間と予備の空
間に分ける。また、その時、セクタは、システムの構成
に応じて、昇順、または、降順で初期状態と同様に割り
当てていくが、不良セクタは除外する。

【００６３】本実施例においては、上記のように、ｎ＋
１セクタ単位でブロック化し、１セクタを空けておき、
書き込みと同時に消去を行っているので、実施例１，
２，３，４と同様、書き込み時のタイムラグをなくすこ
とができ、書き込み速度を向上させることができる。ま
た、予備領域を設け、不良セクタが発生した場合に、予
備領域に代替しているので、不良セクタが発生した際の
救済を行うことができる。

【００６４】図４７〜図４９は上記実施例における処理
を示すフローチャートであり、図３６に示したシステム
における本実施例の処理を説明する。ステップＳ１にお
いて、本体からセクタデータの書き込み要求があると、
ステップＳ２において、ＣＰＵ２２はコントローラＬＳ
Ｉ２１からの通知によりデータの書き込み要求があるこ
とを認識する。なお、コントローラＬＳＩ２１がＣＰＵ
２２に割り込みをかけて、データの書き込み要求を通知
してもよい。ステップＳ３において、ＣＰＵ２２はＥＥ
ＰＲＯＭ２６のデータを読み込み、その書き込み場所を
認識し、セクタデータが書かれているか否かをチェック
するため、フラッシュ・メモリ２５−１，…，２５−５
をアクセスし、ＥＣＣデータ、あるいは、フラッシュ・
メモリに格納された管理情報等を参照する。そして、ス
テップＳ５において、フラッシュ・メモリにデータが書
かれているか否かを判断し、データが書かれていない場
合には、図４８のステップＳ８に行く。また、データが
書かれている場合には、ステップＳ６において、第２の
セクタにデータを書き込むための情報を読み込むため、
ＣＰＵ２２はＥＥＰＲＯＭ２６をアクセスし、データを
得る。ついで、ステップＳ７において、フラッシュ・メ
モリのデータを消去し（効率を上げるためエラーチェッ
クは後で行う）、図４８のステップＳ８に行く。

【００６５】ステップＳ８において、本体よりデータを
ＳＲＡＭ２３にデータを転送し、終了を待つ。ステップ
Ｓ９において、フラッシュ・メモリにデータを書き込む
ため、ＣＰＵ２２はコントローラＬＳＩ２１に対してデ
ータの書き込みを通知し、コントローラＬＳＩ２１はＳ
ＲＡＭ２３よりフラッシュ・メモリにデータを書き込
む。ついで、ステップＳ１０において、ＣＰＵ２２はコ
ントローラＬＳＩ２１よりデータ書き込み終了の通知を
受け、ステップＳ１１において、データの書き込みエラ
ーがあったか否かを判断する。データの書き込みエラー
がなかった場合には終了し、書き込みエラーがあった場
合には、ステップＳ１２において、代替用セクタが有る
か否かを判断し、代替用セクタがある場合には、ステッ
プＳ１３に行き、セクタアドレスを変更するため、ＥＥ
ＰＲＯＭ２６をアクセスしてデータを変更し、ステップ
Ｓ９に戻る。また、代替用セクタがない場合には、図４
９のステップＳ１４に行き、消去中のフラッシュ・メモ
リがあるか否かを判断し、消去中のフラッシュ・メモリ
がある場合には、ステップＳ１５に行き、消去終了まで
待って、消去したセクタにデータを書き込み終了する。
ステップＳ１４において、消去中のフラッシュ・メモリ
がないと判断された場合には、ステップＳ１６におい
て、本体側にエラーを通知する。

【００６６】本体側では、ステップＳ１７において、デ
ータを吸い上げＥＥＰＲＯＭ２６を再編成するコマンド
を送る。記憶装置側では、本体側からのコマンドに応じ
て、ＥＥＰＲＯＭ２６を再編成し、本体から送られる１
論理セクタに対して、２セクタ以上の選択ができるよう
にする。これにより、少し容量は減るが記憶装置として
使用可能となる。なお、上記処理においては、ＳＲＡＭ
２３にデータを転送し、フラッシュ・メモリにデータを
書き込む場合について説明したが、ＳＲＡＭ２３を設け
ず、直接フラッシュ・メモリにデータを書き込むことも
できる（この場合には、上記フローチャートのステップ
Ｓ８，Ｓ９は一処理となる）。

【００６７】Ｅ．アドレス変換用デコード部の信頼性の
向上 論理アドレスを物理アドレスに変換するための変換テー
ブルとしてＲＯＭが使用されることがある。また、ＲＯ
Ｍの代わりに、フラッシュＥＥＰＲＯＭ、ＥＥＰＲＯＭ
等を使用することも可能であるが、通常はデコード部を
可変にする必要がないため、使用されることが少ない。
一方、フラッシュ・メモリは、その媒体の性質上、消去
回数に制限があり、不良になると、不良になったアドレ
スが使用出来なくなる。そこで、前記したＤ．の実施例
（１）〜（５）に示すように、論理アドレスを物理アド
レスに変換するための変換テーブルとして、フラッシュ
ＥＥＰＲＯＭ、ＥＥＰＲＯＭなどの書き換え可能なデコ
ード部を用い、不良のセクタが発生した場合、デコード
部を書き換え、不良アドレスがないように見せかける方
法が用いられる。しかしながら、変換テーブルとして、
フラッシュＥＥＰＲＯＭ、ＥＥＰＲＯＭなどを用いた場
合、これらのフラッシュＥＥＰＲＯＭ、ＥＥＰＲＯＭな
どにも、消去回数に制限があり、所定回数以上消去を行
うと不良が発生する。本実施例は、上記のように、デコ
ード部としてフラッシュＥＥＰＲＯＭ、ＥＥＰＲＯＭな
どの書き換え可能な記憶媒体が使用されている場合にお
いて、前記図４に示したようにデコード部を２段化とす
ることにより、デコード部の寿命を延ばし、アドレス変
換用デコード部の信頼性を向上させる実施例を示してい
る。

【００６８】図５０は本実施例のデコード部の構成を示
す図であり、同図（ａ）は通常の場合、（ｂ）はセクタ
が不良になった場合、（ｃ）はデコード部が不良になっ
た場合を示しており、３０１は１次デコード部、３０２
は２次デコード部、３０３はフラッシュ・メモリのセク
タを示している。同図において、フラッシュ・メモリの
セクタが正常な場合には、（ａ）に示すように、１次デ
コード部３０１がセクタ０のアドレスのデコード値とし
てアドレス「００００ｈ」を出力し、２次デコード部３
０２が「００００ｈ」のデコード値として物理アドレス
「５５５５ｈ」を出力し、フラッシュ・メモリのセクタ
０の物理アドレスを指定している。ここで、フラッシュ
・メモリの消去回数が制限値を越えてセクタが不良とな
り、セクタ０の物理アドレスをアドレス８８８８ｈの予
備のセクタに切り替える場合には、同図（ｂ）に示すよ
うに、２次デコード部３０２を書き換えて、「００００
ｈ」のデコード値を「５５５５ｈ」から「８８８８ｈ」
に切り替える。これにより、セクタ０として物理アドレ
ス「８８８８ｈ」が割り当てられる。

【００６９】上記のようにして、２次デコード部（もし
くは１次デコード部）を何度か書き換えることにより書
き換え制限値以上になり、２次デコード部に不良になる
と、同図（ｃ）に示すように、一次デコード部３０１を
書き換えてそのデコード値をずらし、２次デコード部３
０２がデコード値として「８８８８ｈ」を出力する「２
２２２ｈ」をデコード値として出力するように書き換え
る。これにより、２次デコード部３０２が不良になって
も、物理アドレス「８８８８ｈ」をデコード値として出
力することができる。以上のように、デコード部を２段
化し、一方のデコード部が不良になった場合に、他方の
デコード部を書き換えることにより、デコード部の寿命
を２乗化することができる。例えば、セクタが不良にな
るまでの回数をＬ回（書き換え制限値）、２次デコード
部が不良になるまでの回数をＭ回（書き換え制限値）、
１次デコード部が不良になるまでの回数をＮ回（書き換
え制限値）とすると、アドレスがエラーになるまでの回
数はＮ×Ｍ×Ｌ回となる。基本的に書き換え制限値はフ
ラッシュＥＥＰＲＯＭで１０万〜１００万回、ＥＥＰＲ
ＯＭで１万回程度といわれているので、事実上、デコー
ド部を２段化するだけで、信頼性を十分確保することが
できる。

【００７０】Ｆ．書き込み時間の推定処理 フラッシュ・メモリにおいては、データの書き込みに
際、退避処理等を行う必要があり、通常の半導体メモリ
の場合より書き込みに時間がかかる。本実施例は、フラ
ッシュ・メモリへの書き込み時間の推定を行い、消費電
力の推定、異常の検出等を行う実施例を示している。図
５１に本実施例のシステム全体の概略構成を示す。１は
記憶装置、１ａは上書きすることができず、また、セク
タ、ブロック等の所定の単位でしかデータを消去するこ
とができない、例えばフラッシュ・メモリ等から構成さ
れる記憶領域、１ｂはコントローラ、２は本体処理装置
である。

【００７１】次に本実施例について説明する。今、記憶
装置が図５２に示すような状態になっている場合に、３
セクタのデータを書き込む場合を考える。まず、前記し
た図５の本体よりプロセッサ２２に書き込むセクタ数を
送る。書き込むセクタ数がプロセッサ２２に送られる
と、プロセッサは書き込むセクタ数により書き込み時間
を求める。ここで、図５２のように書き込むブロックが
無い場合には、退避動作が行われるので、書き込み時間
ｔは次のようにして求められる。 ｔ＝〔１セクタの書き込みに掛かる時間〕×３＋〔データの退避時間〕（秒） プロセッサ２２は上記のようにして書き込み時間を計算
し、本体へ返す。本体は、上記書き込み時間を元に、次
の式により書き込み動作時の消費電力Ｗ１を求める。 Ｗ１＝ｔ÷３６００×〔書き込み動作の消費電力〕（Ｗ） また、本体はその電源部から残りの電力Ｗ２を読み取
り、得られた書き込み電力と比較し、Ｗ２＞Ｗ１ならデ
ータの書き込みを行う。一方、本体は上記のようにして
得た書き込み時間ｔと実際の書き込み時間を比較し、上
記書き込み時間ｔを越えても書き込みが終了しない場合
には、記憶装置の異常と判断し、例えば、ユーザに通知
したり、書き込み処理をストップ等の措置を行う。

【００７２】図５３は本実施例における本体の処理を示
すフローチャートであり、同図により本実施例を説明す
る。ステップＳ１において、これから書き込むデータの
サイズを記憶装置に送り、書き込みにかかる時間を得
る。ステップＳ２において、書き込みにかかる時間と、
時間当たりの消費電力をかけて書き込みにかかる電力を
得る。ステップＳ３において、残り電力と書き込みで使
用する電力を比較し、残り電力の方が少ない場合には、
異常処理を行う。また、残り電力の方が多い場合には、
ステップＳ４に行きデータを書き込み、ステップＳ５に
おいて、実際の書き込み時間が予想した時間より多いか
否か判別し、多い場合には、異常処理を行う。また、書
き込み時間が予想した時間以内の場合には、ステップＳ
６に行き、書き込み終了か否かを判別し、書き込み終了
でない場合にはステップＳ５に戻り、書き込み終了の場
合には、終了する。

【００７３】以上のように、本実施例においては、書き
込み時間を求めることにより、書き込みに要する電力を
推定しているので、残り電力量で書き込みができるかど
うかの判断を行うことができる。このため、電池駆動等
のシステムにおいて、書き込み中に電力がなくなり書き
込みが途中で中断することを避けることができ、システ
ムの信頼性を向上させることができる。また、実際の書
き込み時間と推定した書き込み時間を比較することによ
り、記憶装置の異常を検出することができ、また、書き
込み時間を表示するなどしてユーザに知らせることによ
り、ユーザが記憶装置の異常を判断することが可能とな
る。

【００７４】Ｇ．フラグ判定処理における信頼性の向上 フラグの判定は、通常、１ビットを１機能に割り当て判
定している場合が多い。しかしながら、フラッシュ・メ
モリは過剰消去により消去不能になるという、致命的不
良原因を構造的にもっており、これが発生したセルはハ
イレベルのままで、ローレベルに戻らない状態に陥る。
このため、フラッシュ・メモリ上のフラグを１ビット１
機能に対応させた場合には、そのビットが不良になった
とき、フラグの有効性がなくなってしまう。本実施例
は、フラッシュ・メモリ上の消去フラグ、不良フラグ、
パリテイー等に対して、フラグを複数用意することによ
り、上記したフラッシュ・メモリの構造的欠点に対処
し、前記図５１に示したように、論理積によりフラグ判
定を行うことにより、フラグ判定の信頼性を向上させた
実施例を示している。

【００７５】（１）実施例１ 図５４は実施例１を示す図であり、同図（ａ）はフラグ
レジスタ、（ｂ）は判定のための論理積回路、（ｃ）は
真理値表を示している。本実施例においては、同図
（ａ）に示すように、一つの機能に対してフラグｂ0 ，
ｂ4 を用意してフラグレジスタに格納する。そして、フ
ラグ判定を行う場合には、（ｂ）に示すように、これら
のフラグの論理積を求めることにより、最終的な判定結
果を得る。上記のように判定しているので、同図（ｃ）
の行番号２のようにビットｂ0 がハイレベルで固定にな
っても、その論理積結果としては、正しい結果を得るこ
とができる。同様に、行番号３のように、ビットｂ4 が
ハイレベルで固定になっても、その論理積結果として
は、正しい結果を得ることができる。

【００７６】（２）実施例２ 図５５は実施例２を示す図であり、同図（ａ）は第１の
フラグレジスタ、（ｂ）は第２のフラグレジスタ、
（ｃ）はフラグ判定を行う論理積回路を示している。本
実施例は同一機能に対するフラグを別々のフラグレジス
タに格納するようにしたものであり、同図（ａ）に示す
第１のフラグレジスタのビットｂ0 にフラグを格納し、
同図（ｂ）に示す第２のフラグレジスタのビットｂ0 と
ビットｂ2 に第１のフラグレジスタに格納したフラグと
同一の機能に対応するフラグを格納している。そして、
フラグを判定する場合には、同図（ｃ）に示す論理積回
路により上記フラグの論理積を求める。本実施例におい
ても、実施例１と同様、フラグの一部がハイレベルで固
定しても、正しい判定結果を得ることができる。以上の
ように、本実施例においては、フラグの判定を複数ビッ
トで行うようにしているので、全てのビットが不良にな
らない限り、正しい判定値を常に出力することができ、
フラグ判定の信頼性を向上することができる。

【００７７】Ｈ．管理テーブルの節約 本実施例は記憶装置が複数チップで構成され、各チップ
内に複数のブロックが設けられたフラッシュ・メモリ・
システムにおいて、管理テーブルを簡単化するととも
に、各ブロックを平均的に使用することができる実施例
を示している。以上示した実施例においては、データを
書き込むチップ、ブロックに制約がなく、データは全ブ
ロックのセクタに書き込むことができたため、全領域を
管理するテーブルを設ける必要があったが、本実施例に
おいては、各チップ内に書き込むデータを固定とし、チ
ップ内において書き込むブロックを移動して書き込んで
いくことにより、全領域を管理することなくデータの書
き込みができるようにし、フラッシュ・メモリの管理を
簡単化するとともに、各ブロックの使用を平均化してい
る。また、本実施例においては、チップ内に書き込まれ
るデータをチップの全容量より一定量少なくし、この一
定量のブロックをワークブロックと不良ブロック発生時
の救済ブロックに当てている。そして、ブロック内のデ
ータの並びは固定とし、データを書き換える場合、すで
に旧ブロックに有効なデータが存在している場合には、
そのデータを前記した図５のＳＲＡＭ２３に退避して、
新データと一緒にして空いている領域に書き込み、書き
込みが成功したら旧データのブロックを消去するように
している。

【００７８】次に本実施例を説明する。図５６は本実施
例におけるチップ、ブロック、セクタ内構成を示す図で
あり、同図に示すように、チップは2Mbyteであり、チッ
プ内は１ブロック4KbyteのＮｏ．０００〜Ｎｏ．５１１
の５１２個のブロックに分割され、各ブロック内には、
１セクタ528byte のＮｏ．００〜Ｎｏ．０７の８個のセ
クタが設けられている。なお、同図のブロックＮｏ．お
よびセクタＮｏ．は物理アドレスを示している。さら
に、セクタ内には、同図に示すように、256byte の実デ
ータ領域、Ｌｏｎｇ命令用のＥＣＣ領域、不良データフ
ラグ、不良ブロックフラグ、ブロックアドレス、256byt
e の実データ用領域ＥＣＣ領域が設けられている。ブロ
ック・アドレスは、ＳＲＡＭ２３に格納されているブロ
ック・ポインタのアドレス値を示し、ブロック・アドレ
スには、実データなしと判断したセクタも書き込むこと
としている。このようにすることにより、活線抜き差し
時、セクタアドレス数が多い物が正常データと判断する
ことができる。なお、セクタアドレス数が等しい場合は
ＥＣＣ・チェックサムの正誤で判断する。

【００７９】不良ブロックフラグは、ブロックのコンデ
ィションを示しており、ＦＦｈで正常ブロック、≠ＦＦ
ｈで不良ブロックとしている。不良データフラグは、デ
ータのコンディションを示しており、ＦＦｈで正常デー
タ、≠ＦＦｈで不良データとしている。Ｌｏｎｇ命令用
のＥＣＣ領域は最大4byte である。ＥＣＣ領域は、実デ
ータのコンディションを示しており、この領域の値によ
りデータの訂正および誤り検出を行う。

【００８０】図５７〜図６１は本実施例における書き込
み処理を示す図であり、同図により本実施例を説明す
る。本実施例においては、チップがＮｏ．００〜Ｎｏ．
０４の５個で、各チップにワークブロックを４個設けた
場合の書き込みおよび管理方式を示している。図５７は
全ブロックを消去した状態を示しており、同図に示すよ
うに、各チップにはワークブロックがｗｏｒｋ０１〜０
４の４個設けられており、データは上記ワークブロック
ｗｏｒｋ０１〜０４に書き込まれる。書き込みはセクタ
単位で可能であるが、セクタ００５の書き込み後にセク
タ００４を書き込むなど、上位のセクタの書き込み後に
は下位のセクタの書き込みはできない。また、チップを
越えてデータが移動することはなく、ブロック内のセク
タの順番は不動である。さらに、例えば、論理ブロック
アドレス００にセクタ０００〜００５のみを書き込む場
合のように、書き込みデータが８セクタ全てを満たさな
い場合には、セクタ０００〜００５のデータを書き込み
後、セクタ００６，００７にブロックアドレスのみを書
き込む。なお、この場合、１ブロックが８セクタであ
り、また、チップが５個であるので、論理アドレスｎの
データは、（論理アドレスｎ÷８）の商をさらに５で割
ったときに得られた余りのチップに書き込まれる。例え
ば、ｎ＝１２１の場合には、１２１÷８は１５で余り１
であり、１５÷５は５で余りが０なので、Ｎｏ．００の
チップに書き込まれる。

【００８１】本実施例におけるデータの書き込み処理は
次のように行われる。まず、図５７に示す全ブロックを
消去した状態からセクタＮｏ．０００〜０３９（論理ア
ドレス）の４０セクタを連続書き込みすると、図５８に
示すように各チップのｗｏｒｋ０１にデータが書き込ま
れる。すなわち、最初に書き込まれるセクタＮｏ．００
０〜００７は論理ブロックアドレスが００なので、本体
からＳＲＡＭ２３にセクタＮｏ．０００〜００７のデー
タを転送して、チップＮｏ．００の書き込みポインタが
指すｗｏｒｋ０１からデータを書き込む。なお、論理ブ
ロックアドレスはチップ単位で管理される。そして、こ
の場合には論理ブロックアドレス００が過去の存在しな
いので、チップＮｏ．００のｗｏｒｋ０１はｗｏｒｋ０
４の次の空き領域に移動する。８セクタ分の書き込みが
終了したら、書き込みポインタをチップＮｏ．０１のｗ
ｏｒｋ０１に移動し、上記と同様にセクタＮｏ．００８
〜０１５のデータをｗｏｒｋ０１に書き込む。

【００８２】以上のようにして、書き込みがチップＮ
ｏ．０４まで完了したら、書き込みポインタをチップＮ
ｏ．００のｗｏｒｋ０２に移動する。次に、図５８の状
態から、図５９に示すようにセクタＮｏ．１２０〜１９
１（論理アドレス）の７２セクタの連続書き込みをす
る。上記と同様、本体からＳＲＡＭ２３にセクタＮｏ．
１２０〜１２７のデータを転送して、セクタＮｏ．１２
０〜１２７は論理ブロックアドレスが０３なので、チッ
プＮｏ．００の書き込みポインタが指すｗｏｒｋ０２か
らデータを書き込む。そして、上記と同様、チップＮ
ｏ．００のｗｏｒｋ０２、ｗｏｒｋ０３はｗｏｒｋ０１
の次の空き領域に移動する。以下同様に、セクタＮｏ．
１２８〜１９１のデータをチップＮｏ．００〜Ｎｏ．０
４に書き込む。

【００８３】ここで、図５９の状態から、セクタＮｏ．
００２〜００３の２セクタを連続書き込みすると、図６
０に示すようになる。まず、ＳＲＡＭ２３にセクタＮ
ｏ．００２〜００３のデータを転送する。この場合、書
き込みデータがセクタＮｏ．００２〜００３なので、論
理ブロックアドレス００が指定され、これは過去に存在
するので、旧データの退避が必要と判断される。また、
書き込みデータがセクタＮｏ．００２〜００３で、論理
ブロックアドレス００の最初から書き込まれないので、
旧論理ブロックアドレス００のデータをＳＲＡＭ２３に
退避する。なお、書き込みデータが論理ブロックアドレ
スの先頭より２セクタ分のときには、書き込みデータを
先に処理した後に旧論理ブロックアドレスのデータの退
避動作を行う。

【００８４】次に、ＳＲＡＭ２３に退避した旧データ０
００，００１，００４，００５，００６，００７と新デ
ータ００２，００３を書き込みポインタが指すチップＮ
ｏ．００のｗｏｒｋ０４に書き込む。その際、書き込み
は０００，００１，００２，００３，００４，００５，
００６，００７の順番に書き込む。ついで、論理ブロッ
クアドレス００がすでに存在しているので、旧論理ブロ
ックアドレスの消去を行う。また、ｗｏｒｋ０４を旧論
理ブロックアドレス００に移動する。上記のように２セ
クタ連続書き込みを行ったのち、電源がＯＦＦになり、
再びＯＮにすると、図６１に示すように、ワークブロッ
クは使われているブロックの次より指定される。また、
上記のようにワークブロックを指定していき、チップの
最後まで検索してもワークブロックを全部指定できなく
なった場合には、チップの最初に戻り、ワークブロック
を指定する。

【００８５】上記の処理において、ブロック消去エラー
が発生した場合には、不良フラグに００ｈを設定し、そ
のブロックは書き込みおよび読み出し不可とする。すな
わち、ワークブロックを一つ潰すことにより対処し、ワ
ークブロックがなくなったら、そのシステムは書き込み
不可とする。また、データ退避途中にエラーが発生した
場合には、不良データフラグを立てたのちにデータを書
き込む。なお、読み出し動作ではそのブロックにエラー
が検出されても、そのブロックを不良ブロックとしては
扱わない。データ書き込みエラーが発生した場合には、
そのブロックを不良ブロックとする。不良フラグの立て
方は、一度書かれているデータを退避し、不良ブロック
フラグのみを立てて、再度書き込む。不良ブロックフラ
グも通常書き込みと同様、該当ブロック全てのセクタに
対して立てる。データ消去途中でエラーが検出された場
合には、そのブロックは不良ブロックとする。不良ブロ
ックフラグの立て方は、不良ブロックフラグのみを立て
るのではなく、実データを含め全てＡＬＬ

〔００〕を書
き込む。不良処理は該当ブロック全てのセクタに対して
行う。

【００８６】以上のように、本実施例においては、各チ
ップ内に書き込むデータを固定とし、チップ内において
書き込むブロックを移動して書き込んでいくので、全領
域を管理する必要がない。このため、データを各チップ
内でのみ管理すればよく、管理テーブルを節約すること
ができ、また、書き込み動作の高速化を図ることができ
る。また、ワークブロックにデータを書き込み、ワーク
ブロックをチップ内で移動させるように構成したので、
各ブロックを平均的に使用することができる。

【００８７】

【発明の効果】以上説明したように、本発明において
は、記憶領域が複数のブロックと、該ブロックを区切っ
たセクタから構成され、書き込まれたデータをブロック
単位で消去する記憶装置において、ブロック毎に書き込
みの有無を示すフラグを設けて、書き込みの有無を示す
フラグを参照して、書き込まれたデータを消去するよう
にしたので、不要な消去を避けることができ、消去時間
の短縮を図ることができるとともに、記憶媒体の寿命を
延ばすことができる。

【図面の簡単な説明】

【図１】本発明の全体の概略構成を示す原理図である。

【図２】本発明の原理を示す原理図（１）である。

【図３】本発明の原理を示す原理図（２）である。

【図４】本発明の原理を示す原理図（３）である。

【図５】本発明の前提となる記憶装置の構成を示すブロ
ック図である。

【図６】記憶装置におけるＳＲＡＭの内容を示す図であ
る。

【図７】記憶装置におけるフラッシュ・メモリの内容を
示す図である。

【図８】記憶装置におけるフラッシュ・メモリの内容を
示す図（続き）である。

【図９】記憶装置における書き込み時の処理を示すフロ
ーチャートである。

【図１０】記憶装置における書き込み時の処理を示すフ
ローチャート（続き）である。

【図１１】記憶装置における書き込み時の処理を示すフ
ローチャート（続き）である。

【図１２】記憶装置における書き込み時の処理を示すフ
ローチャート（続き）である。

【図１３】記憶装置における書き込み時の処理を示すフ
ローチャート（続き）である。

【図１４】消去回数のバラツキを抑える実施例を示す図
である。

【図１５】消去回数のバラツキを抑える実施例を示す図
（続き）である。

【図１６】消去回数のバラツキを抑える実施例を示す図
（続き）である。

【図１７】消去回数のバラツキを抑える実施例を示す図
（続き）である。

【図１８】消去回数のバラツキを抑える実施例を示す図
（続き）である。

【図１９】消去回数のバラツキを抑える実施例の処理を
示すフローチャートである。

【図２０】消去可能データをなくす処理の実施例を示す
図である。

【図２１】消去可能データをなくす処理の実施例を示す
図（続き）である。

【図２２】消去可能データをなくす処理の実施例を示す
図（続き）である。

【図２３】消去可能データをなくす処理の実施例を示す
図（続き）である。

【図２４】消去可能データをなくす処理の実施例を示す
フローチャートである。

【図２５】空き領域の作成処理の実施例を示す図であ
る。

【図２６】空き領域の作成処理の実施例を示す図（続
き）である。

【図２７】空き領域の作成処理の実施例を示す図（続
き）である。

【図２８】空き領域の作成処理の実施例を示す図（続
き）である。

【図２９】空き領域の作成処理の実施例を示す図（続
き）である。

【図３０】空き領域の作成処理の実施例を示す図（続
き）である。

【図３１】空き領域の作成処理の実施例を示す図（続
き）である。

【図３２】空き領域の作成処理の実施例のフローチャー
トである。

【図３３】消去処理の実施例を示す図である。

【図３４】消去処理の実施例を示す図（続き）である。

【図３５】消去処理の実施例のフローチャートである。

【図３６】書き込み速度の向上を図る実施例のシステム
構成を示す図である。

【図３７】書き込み速度の向上を図る第１の実施例を示
す図である。

【図３８】書き込み速度の向上を図る第１の実施例を示
す図（続き）である。

【図３９】書き込み速度の向上を図る第２の実施例を示
す図である。

【図４０】書き込み速度の向上を図る第２の実施例を示
す図（続き）である。

【図４１】書き込み速度の向上を図る第３の実施例を示
す図である。

【図４２】書き込み速度の向上を図る第３の実施例を示
す図（続き）である。

【図４３】書き込み速度の向上を図る第４の実施例を示
す図である。

【図４４】書き込み速度の向上を図る第４の実施例を示
す図（続き）である。

【図４５】書き込み速度の向上を図る第５の実施例を示
す図である。

【図４６】書き込み速度の向上を図る第５の実施例を示
す図（続き）である。

【図４７】書き込み速度の向上を図る実施例のフローチ
ャートである。

【図４８】書き込み速度の向上を図る実施例のフローチ
ャート（続き）である。

【図４９】書き込み速度の向上を図る実施例のフローチ
ャート（続き）である。

【図５０】アドレス変換用デコード部を２段とした実施
例を示す図である。

【図５１】書き込み時間推定処理を行うシステムの全体
の概略構成を示す図である。

【図５２】書き込み時間推定処理の実施例における記憶
領域の状態を示す図である。

【図５３】書き込み時間推定処理の実施例のフローチャ
ートである。

【図５４】フラグ判定処理の第１の実施例を示す図であ
る。

【図５５】フラグ判定処理の第２の実施例を示す図であ
る。

【図５６】管理テーブルを節約する実施例における記憶
領域の構成を示す図である。

【図５７】管理テーブルを節約する実施例を示す図であ
る。

【図５８】管理テーブルを節約する実施例を示す図（続
き）である。

【図５９】管理テーブルを節約する実施例を示す図（続
き）である。

【図６０】管理テーブルを節約する実施例を示す図（続
き）である。

【図６１】管理テーブルを節約する実施例を示す図（続
き）である。

【符号の説明】

１，２０ 記憶装置 １ａ 記憶領域 １ｂ 一次記憶媒体 １ｃ 制御手段 １ｄ，１ｅ デコード・テーブル ２ 本体処理装置 ２１ コントローラＬＳＩ ２２ プロセッサ ２３ ＳＲＡＭ ２４ クロック発振器 ２５−１〜２５−５ フラッシュ・メモリ ２６ ＥＥＰＲＯＭ ２６１ セクタ変換部 ３０１ １次デコード部 ３０２ ２次デコード部

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｇ１１Ｃ 29/00 ６７１ Ｇ１１Ｃ 17/00 ６０１Ｂ ６０１Ｅ ６３９Ａ ６３９Ｃ (72)発明者 林 朋弘 神奈川県横浜市中区本町４丁目36番地 株 式会社富士通コンピュータテクノロジ内 (72)発明者 柴崎 省吾 神奈川県横浜市中区本町４丁目36番地 株 式会社富士通コンピュータテクノロジ内 (72)発明者 伊藤 裕之 神奈川県横浜市中区本町４丁目36番地 株 式会社富士通コンピュータテクノロジ内 (72)発明者 竹原 勝 神奈川県横浜市中区本町４丁目36番地 株 式会社富士通コンピュータテクノロジ内

Claims (2)

【特許請求の範囲】
1. 【請求項１】 記憶領域(1a)が複数のブロック(1a-1,
   …,1a-N)から構成され、書き込まれたデータをブロック
   単位で消去する記憶装置(1) の書き込み／消去方法にお
   いて、 ブロック毎に書き込みの有無を示すフラグ(F1)を設け、
   フラグ(F1)を参照して書き込まれたデータを消去するこ
   とを特徴とする記憶装置の書き込み／消去方法。
2. 【請求項２】 全記憶領域を消去する際、書き込みの有
   無を示すフラグ(F1)を参照して、書き込みの有るブロッ
   クのみ消去することを特徴とする請求項１の記憶装置の
   書き込み／消去方法。