JP2001167044A - ケーブル監視回路 - Google Patents
ケーブル監視回路Info
- Publication number
- JP2001167044A JP2001167044A JP34940599A JP34940599A JP2001167044A JP 2001167044 A JP2001167044 A JP 2001167044A JP 34940599 A JP34940599 A JP 34940599A JP 34940599 A JP34940599 A JP 34940599A JP 2001167044 A JP2001167044 A JP 2001167044A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- transistor
- connector
- monitoring circuit
- cable
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 ケーブルの接続もれを監視する。
【解決手段】 一端が電源に接続された抵抗Ｒ１，Ｒ４
と、一端が接地され他端が抵抗Ｒ１の他端と定電圧ダイ
オードＺ１のカソードと抵抗Ｒ３の一端に接続されたス
イッチＳＷ１と、ベースが定電圧ダイオードＺ１のアノ
ードに接続されエミッタが接地されコレクタが抵抗Ｒ２
の一端に接続されたトランジスタＱ１と、アノードが抵
抗Ｒ４の他端に接続された発光ダイオードＤ１と、ベー
スが抵抗Ｒ２の他端に接続されエミッタが発光ダイオー
ドＤ１のカソードに接続されコレクタがコネクタ５０の
第１のピンに接続されたトランジスタＱ２と、ベースが
抵抗Ｒ３の他端に接続されエミッタがコネクタ５０の第
１のピンに接続されコネクタが抵抗Ｒ５の一端に接続さ
れたトランジスタＱ３と、アノードが抵抗Ｒ５の他端に
接続されカソードが接地された発光ダイオードＤ１とを
備える。
と、一端が接地され他端が抵抗Ｒ１の他端と定電圧ダイ
オードＺ１のカソードと抵抗Ｒ３の一端に接続されたス
イッチＳＷ１と、ベースが定電圧ダイオードＺ１のアノ
ードに接続されエミッタが接地されコレクタが抵抗Ｒ２
の一端に接続されたトランジスタＱ１と、アノードが抵
抗Ｒ４の他端に接続された発光ダイオードＤ１と、ベー
スが抵抗Ｒ２の他端に接続されエミッタが発光ダイオー
ドＤ１のカソードに接続されコレクタがコネクタ５０の
第１のピンに接続されたトランジスタＱ２と、ベースが
抵抗Ｒ３の他端に接続されエミッタがコネクタ５０の第
１のピンに接続されコネクタが抵抗Ｒ５の一端に接続さ
れたトランジスタＱ３と、アノードが抵抗Ｒ５の他端に
接続されカソードが接地された発光ダイオードＤ１とを
備える。
Description
【０００１】
【発明の属する技術分野】本発明はケーブル監視回路、
特に、第１の装置および第２の装置の２装置間でマイク
ロプロセッサの双方向データバスの通信に使用される通
信ケーブルが正常に接続されていることを監視するケー
ブル監視回路に関する。
特に、第１の装置および第２の装置の２装置間でマイク
ロプロセッサの双方向データバスの通信に使用される通
信ケーブルが正常に接続されていることを監視するケー
ブル監視回路に関する。
【０００２】さらに、詳しくは、上述の通信ケーブルの
両端に設けられたコネクタの接栓が両装置の接栓座に正
しく挿入されているか否かを、第１の装置側からでけで
なく第２の装置側からも同時に監視できるケーブル監視
回路に関する。
両端に設けられたコネクタの接栓が両装置の接栓座に正
しく挿入されているか否かを、第１の装置側からでけで
なく第２の装置側からも同時に監視できるケーブル監視
回路に関する。
【０００３】
【従来の技術】従来の技術について図面を参照して詳細
に説明する。
に説明する。
【０００４】図４（ａ），（ｂ）は第１の従来例を示す
回路図である。（例えば、特開平０６−０６１６６３号
公報参照）。
回路図である。（例えば、特開平０６−０６１６６３号
公報参照）。
【０００５】図４（ａ）のように、接続確認装置は、サ
ーキットボードが接続されるバックボード１０１とバッ
クボード１０１に接続正常に接続されることで正常動作
するサーキットボード１０２とサーキットボード１０２
上に取り付けられ、かつ、サーキットボード挿入時外部
から目視で確認できる位置に取り付けられたＬＥＤ素子
１０３にて構成される。
ーキットボードが接続されるバックボード１０１とバッ
クボード１０１に接続正常に接続されることで正常動作
するサーキットボード１０２とサーキットボード１０２
上に取り付けられ、かつ、サーキットボード挿入時外部
から目視で確認できる位置に取り付けられたＬＥＤ素子
１０３にて構成される。
【０００６】ここでバックボード１０１とサーキットボ
ード１０２との接続はボードの左端から右端まで取り付
けられた何列かのピンとソケットからなるコネクタを使
用して接続される機構となっているとする。
ード１０２との接続はボードの左端から右端まで取り付
けられた何列かのピンとソケットからなるコネクタを使
用して接続される機構となっているとする。
【０００７】この時バックボード１０１の接続コネクタ
の最右端ピン１０７をバックボード１０１上でＧＮＤに
接続する。次にこの最右端ピン１０７と相対するサーキ
ットボード１０２のソケットピン１１０を同じサーキッ
トボード１０２の最左端ソケットピン１１２から２番目
のソケットピン１１１とサーキットボード１０２上で布
線する。そしてその最左端ソケットピン１１２から２番
目のソケットピン１１１に相対するバックボード１０１
側のピン１０８を同じバックボード１０１上の最左端の
ピン１０９と布線する。その上でサーキットボード１０
２上の最左端ソケットピン１１２を、サーキットボード
１０２端に取り付けたＬＥＤ素子１０３の一端に接続す
る。またＬＥＤ素子１０３の他の一端はＬＥＤ素子１０
３が点灯可能な程度の電流をサーキットボード１０２上
から供給できるように接続する。以上のようにしてサー
キットボード１０２がバックボード１０１と正常に接続
されている限りＬＥＤ素子１０３を通して電流が流れる
事となり、ＬＥＤ素子１０３は点灯することになる。
の最右端ピン１０７をバックボード１０１上でＧＮＤに
接続する。次にこの最右端ピン１０７と相対するサーキ
ットボード１０２のソケットピン１１０を同じサーキッ
トボード１０２の最左端ソケットピン１１２から２番目
のソケットピン１１１とサーキットボード１０２上で布
線する。そしてその最左端ソケットピン１１２から２番
目のソケットピン１１１に相対するバックボード１０１
側のピン１０８を同じバックボード１０１上の最左端の
ピン１０９と布線する。その上でサーキットボード１０
２上の最左端ソケットピン１１２を、サーキットボード
１０２端に取り付けたＬＥＤ素子１０３の一端に接続す
る。またＬＥＤ素子１０３の他の一端はＬＥＤ素子１０
３が点灯可能な程度の電流をサーキットボード１０２上
から供給できるように接続する。以上のようにしてサー
キットボード１０２がバックボード１０１と正常に接続
されている限りＬＥＤ素子１０３を通して電流が流れる
事となり、ＬＥＤ素子１０３は点灯することになる。
【０００８】またサーキットボード１０２が図４（ｂ）
の様に斜めに挿入された場合は最左端で回路が断たれる
ためＬＥＤ素子１０３に電流が流れず、ＬＥＤ素子１０
３は点灯しない。このように、挿入するサーキットボー
ドの最左右端の接続状態を検出するよう回路を設けれ
ば、目視では、確認できない電気的接続状態をＬＥＤ素
子１０３にて表示仕分けることが可能となりサーキット
ボード接続時に外部から容易に目視確認可能となる。ま
た、接続するコネクタの両端の接続を検出が可能であれ
ばその間の接続は問題無いと考えられる。
の様に斜めに挿入された場合は最左端で回路が断たれる
ためＬＥＤ素子１０３に電流が流れず、ＬＥＤ素子１０
３は点灯しない。このように、挿入するサーキットボー
ドの最左右端の接続状態を検出するよう回路を設けれ
ば、目視では、確認できない電気的接続状態をＬＥＤ素
子１０３にて表示仕分けることが可能となりサーキット
ボード接続時に外部から容易に目視確認可能となる。ま
た、接続するコネクタの両端の接続を検出が可能であれ
ばその間の接続は問題無いと考えられる。
【０００９】図５は第２の従来例を示す回路図である。
（例えば、特開平０６−１３１０７９号公報参照）。
（例えば、特開平０６−１３１０７９号公報参照）。
【００１０】メモリカード２０１の内部メモリ２０２へ
の電源ライン２０３は、装置２０４の内部側のメモリカ
ード用電源ライン２０５とメモリカードコネクタ２０６
を介して接続される。装置２０４の内部側のメモリカー
ド用電源ライン２０５に直列に抵抗２０７が接続されて
おり、この抵抗２０７のプラス側から取り出されたリー
ド２０８はオペアンプ２１０のプラス入力端子に接続さ
れ、抵抗２０７のマイナス側から取り出されたリード２
０９とオペアンプ２１０の出力側とは抵抗２１１，２１
２を介して接続され、抵抗２１１と２１２の中点から取
り出されたリードはオペアンプ２１０のマイナス入力端
子に接続されている。
の電源ライン２０３は、装置２０４の内部側のメモリカ
ード用電源ライン２０５とメモリカードコネクタ２０６
を介して接続される。装置２０４の内部側のメモリカー
ド用電源ライン２０５に直列に抵抗２０７が接続されて
おり、この抵抗２０７のプラス側から取り出されたリー
ド２０８はオペアンプ２１０のプラス入力端子に接続さ
れ、抵抗２０７のマイナス側から取り出されたリード２
０９とオペアンプ２１０の出力側とは抵抗２１１，２１
２を介して接続され、抵抗２１１と２１２の中点から取
り出されたリードはオペアンプ２１０のマイナス入力端
子に接続されている。
【００１１】メモリカード２０１が装置２０４に装着さ
れていないときは、メモリカード用電源ライン２０５に
は電流が流れず、オペアンプ２１０の出力側のリード端
子２１３と抵抗２０７のマイナス側から取り出されたリ
ードの端子２１４との間の検出電圧はゼロである。
れていないときは、メモリカード用電源ライン２０５に
は電流が流れず、オペアンプ２１０の出力側のリード端
子２１３と抵抗２０７のマイナス側から取り出されたリ
ードの端子２１４との間の検出電圧はゼロである。
【００１２】メモリカード２０１が装置２０４のメモリ
カードコネクタ２０６に差し込まれて、メモリカード２
０１の内部メモリ２０２への電源ライン２０３が装置２
０４の内部側のメモリカード用電源ライン２０５に接続
されると、メモリカード２０１の内部メモリ２０２の消
費電流Ｉがメモリカード用電源ライン２０５に流れ、こ
のときの抵抗２０７両端間の電圧を端子２１３と端子２
１４との間の検出電圧として検出することにより、メモ
リカードコネクタ２０６に差し込まれたメモリカード２
０１の装置２０４への接続を検出することができる。
カードコネクタ２０６に差し込まれて、メモリカード２
０１の内部メモリ２０２への電源ライン２０３が装置２
０４の内部側のメモリカード用電源ライン２０５に接続
されると、メモリカード２０１の内部メモリ２０２の消
費電流Ｉがメモリカード用電源ライン２０５に流れ、こ
のときの抵抗２０７両端間の電圧を端子２１３と端子２
１４との間の検出電圧として検出することにより、メモ
リカードコネクタ２０６に差し込まれたメモリカード２
０１の装置２０４への接続を検出することができる。
【００１３】第１の従来技術は、親装置の接栓座に子装
置の接栓が正しく挿入されているか否かを子装置側で監
視するものであり、第２の従来技術は、親装置の接栓座
に子装置の接栓が正しく挿入されているか否かを親装置
側で監視するものである。
置の接栓が正しく挿入されているか否かを子装置側で監
視するものであり、第２の従来技術は、親装置の接栓座
に子装置の接栓が正しく挿入されているか否かを親装置
側で監視するものである。
【００１４】図６は第３の従来例を示すブロック図であ
る。装置９１，９２は、同じ構成の対等な装置であり、
両方に同一回路を有するケーブル接続監視回路８１，８
２を備えている。ケーブル接続監視回路８１，８２を形
成する技術は、基本的に第１または第２の従来技術と同
様なものである。各ケーブル接続監視回路は、それぞれ
２本の監視ケーブル（計４本）を占有するが、グランド
ラインを共有させれば計３本のケーブルでも監視でき
る。
る。装置９１，９２は、同じ構成の対等な装置であり、
両方に同一回路を有するケーブル接続監視回路８１，８
２を備えている。ケーブル接続監視回路８１，８２を形
成する技術は、基本的に第１または第２の従来技術と同
様なものである。各ケーブル接続監視回路は、それぞれ
２本の監視ケーブル（計４本）を占有するが、グランド
ラインを共有させれば計３本のケーブルでも監視でき
る。
【００１５】
【発明が解決しようとする課題】上述した従来のケーブ
ル監視回路は、折り返し信号を使用したものであった
が、この場合、信号線が３〜４本必要となり、ケーブル
のピン数に制約がある場合、問題であった。また、ＩＤ
の誤設定が認識できない為に、ＩＤの誤設定による装置
の異常を事前に検証できないという問題があった。
ル監視回路は、折り返し信号を使用したものであった
が、この場合、信号線が３〜４本必要となり、ケーブル
のピン数に制約がある場合、問題であった。また、ＩＤ
の誤設定が認識できない為に、ＩＤの誤設定による装置
の異常を事前に検証できないという問題があった。
【００１６】
【課題を解決するための手段】第１の発明のケーブル監
視回路は、装置ＩＤ設定手段にもとづいて、２つの装置
間のトランジスタを排他的にＯＮ／ＯＦＦするＯＮ／Ｏ
ＦＦ手段を動作させて、装置ＩＤの誤設定とケーブルの
接続もれを回避する。
視回路は、装置ＩＤ設定手段にもとづいて、２つの装置
間のトランジスタを排他的にＯＮ／ＯＦＦするＯＮ／Ｏ
ＦＦ手段を動作させて、装置ＩＤの誤設定とケーブルの
接続もれを回避する。
【００１７】第２の発明のケーブル監視回路は、第１と
第２のトランジスタを縦続接続させ、縦続接続点をケー
ブル用コネクタの第１のピンに接続させ、第１と第２の
トランジスタのうち任意の一方をＯＮにさせるスイッチ
を備える。
第２のトランジスタを縦続接続させ、縦続接続点をケー
ブル用コネクタの第１のピンに接続させ、第１と第２の
トランジスタのうち任意の一方をＯＮにさせるスイッチ
を備える。
【００１８】第３の発明のケーブル監視回路は、第２の
発明において、前記第１と第２のトランジスタがＮＰＮ
トランジスタである。
発明において、前記第１と第２のトランジスタがＮＰＮ
トランジスタである。
【００１９】第４の発明のケーブル監視回路は、第２の
発明において、前記第１と第２のトランジスタがＰＮＰ
トランジスタである。
発明において、前記第１と第２のトランジスタがＰＮＰ
トランジスタである。
【００２０】第５の発明のケーブル監視回路は、第２の
発明において、前記第１と第２のトランジスタが電界効
果型トランジスタである。
発明において、前記第１と第２のトランジスタが電界効
果型トランジスタである。
【００２１】第６の発明のケーブル監視回路は、一端が
電源（Ｖｃｃ）に接続された抵抗（Ｒ１），（Ｒ４）
と、一端が接地され他端が抵抗（Ｒ１）の他端と定電圧
ダイオード（Ｚ１）のカソードと抵抗（Ｒ３）の一端に
接続されたスイッチ（ＳＷ１）と、ベースが定電圧ダイ
オード（Ｚ１）のアノードに接続されエミッタが接地さ
れコレクタが抵抗（Ｒ２）の一端に接続されたトランジ
スタ（Ｑ１）と、アノードが抵抗（Ｒ４）の他端に接続
された発光ダイオード（Ｄ１）と、ベースが抵抗（Ｒ
２）の他端に接続されエミッタが発光ダイオード（Ｄ
１）のカソードに接続されコレクタがコネクタ（５０）
の第１のピンに接続されたトランジスタ（Ｑ２）と、ベ
ースが抵抗（Ｒ３）の他端に接続されエミッタがコネク
タ（５０）の第１のピンに接続されコネクタが抵抗（Ｒ
５）の一端に接続されたトランジスタ（Ｑ３）と、アノ
ードが抵抗（Ｒ５）の他端に接続されカソードが接地さ
れた発光ダイオード（Ｄ１）とを備え、スイッチ（ＳＷ
１）がＯＦＦのときに監視電流をコネクタ（５０）に向
けて送出し、スイッチ（ＳＷ１）がＯＮのときに監視電
流をコネクタ（５０）から受けとること。
電源（Ｖｃｃ）に接続された抵抗（Ｒ１），（Ｒ４）
と、一端が接地され他端が抵抗（Ｒ１）の他端と定電圧
ダイオード（Ｚ１）のカソードと抵抗（Ｒ３）の一端に
接続されたスイッチ（ＳＷ１）と、ベースが定電圧ダイ
オード（Ｚ１）のアノードに接続されエミッタが接地さ
れコレクタが抵抗（Ｒ２）の一端に接続されたトランジ
スタ（Ｑ１）と、アノードが抵抗（Ｒ４）の他端に接続
された発光ダイオード（Ｄ１）と、ベースが抵抗（Ｒ
２）の他端に接続されエミッタが発光ダイオード（Ｄ
１）のカソードに接続されコレクタがコネクタ（５０）
の第１のピンに接続されたトランジスタ（Ｑ２）と、ベ
ースが抵抗（Ｒ３）の他端に接続されエミッタがコネク
タ（５０）の第１のピンに接続されコネクタが抵抗（Ｒ
５）の一端に接続されたトランジスタ（Ｑ３）と、アノ
ードが抵抗（Ｒ５）の他端に接続されカソードが接地さ
れた発光ダイオード（Ｄ１）とを備え、スイッチ（ＳＷ
１）がＯＦＦのときに監視電流をコネクタ（５０）に向
けて送出し、スイッチ（ＳＷ１）がＯＮのときに監視電
流をコネクタ（５０）から受けとること。
【００２２】第７の発明のケーブル監視回路は、第６の
発明において、入力端が定電圧ダイオード（Ｚ１）のア
ノードに接続され、スイッチ（ＳＷ１）のＯＮ／ＯＦＦ
状態信号ａをマイクロプロセッサに向けて送出するレジ
スタ（６３）を有する。
発明において、入力端が定電圧ダイオード（Ｚ１）のア
ノードに接続され、スイッチ（ＳＷ１）のＯＮ／ＯＦＦ
状態信号ａをマイクロプロセッサに向けて送出するレジ
スタ（６３）を有する。
【００２３】第８の発明のケーブル監視回路は、第６の
発明において、一端が電源Ｖｃｃに接続された抵抗（Ｒ
６）と、ベースがコネクタ（５０）の第１のピンに接続
されエミッタが抵抗（Ｒ６）の他端に接続されコレクタ
が接地されたトランジスタ（Ｑ４）と、入力端がトラン
ジスタ（Ｑ４）のコレクタに接続されコネクタ（５０）
の第１のピンの電位情報をマイクロプロセッサに向けて
送出するレジスタ（６５）を有する。
発明において、一端が電源Ｖｃｃに接続された抵抗（Ｒ
６）と、ベースがコネクタ（５０）の第１のピンに接続
されエミッタが抵抗（Ｒ６）の他端に接続されコレクタ
が接地されたトランジスタ（Ｑ４）と、入力端がトラン
ジスタ（Ｑ４）のコレクタに接続されコネクタ（５０）
の第１のピンの電位情報をマイクロプロセッサに向けて
送出するレジスタ（６５）を有する。
【００２４】
【発明の実施の形態】次に、本発明について図面を参照
して詳細に説明する。
して詳細に説明する。
【００２５】図１は本発明の第１の実施形態を示す回路
図である。図１に示すケーブル監視回路は、ケーブル３
によってコネクタ端子５０を介して接続される。尚、ケ
ーブル監視回路１とケーブル監視回路２は同一回路であ
る。
図である。図１に示すケーブル監視回路は、ケーブル３
によってコネクタ端子５０を介して接続される。尚、ケ
ーブル監視回路１とケーブル監視回路２は同一回路であ
る。
【００２６】ケーブル監視回路１は、抵抗Ｒ１を介して
電源電圧（以下ＶＣＣと呼ぶ）にカソード端子を接続し
た定電圧ダイオードＺ１と、定電圧ダイオードＺ１のア
ノード端子にベース端子が接続されたＮＰＮトランジス
タＱ１と、接点端子の一端をＮＰＮトランジスタＱ１の
ベース端子に接続し、接点端子の他端をグランドに接続
したディップ型スイッチＳＷ１と、ＮＰＮトランジスタ
Ｑ１のエミッタ端子はグランドに接続され、抵抗Ｒ２を
介してＮＰＮトランジスタＱ１のコレクタ端子にベース
端子を接続したＰＮＰトランジスタＱ２と、抵抗Ｒ３を
介して定電圧ダイオードのカソード端子にベース端子を
接続したＰＮＰトランジスタＱ３と、ＰＮＰトランジス
タＱ２のコレクタ端子とＰＮＰトランジスタＱ３のエミ
ッタ端子に接続したコネクタ端子５０と、アノード端子
を抵抗Ｒ４を介してＶＣＣに接続し、カソード端子をＰ
ＮＰトランジスタのエミッタ端子に接続した発光ダイオ
ードＤ１と、カソード端子をグランドに接続し、アノー
ド端子を抵抗Ｒ５を介して、ＰＮＰトランジスタＱ３の
コレクタ端子に接続した発光ダイオードＤ２からなる。
ディップ型スイッチＳＷ１は、装置１と装置２のマイク
ロプロセッサ間の双方向データバス通信において主にＩ
／Ｏを識別する為の信号に用いられ（以下、ＩＤと呼
ぶ）、排他的に設定される。装置１のディップ型スイッ
チＳＷ１がＯＦＦ状態の場合（ＩＤ＝１）には、ＰＮＰ
トランジスタＱ２がＯＮ状態となり、ＰＮＰトランジス
タＱ３がＯＦＦ状態となる。一方、装置２のディップ型
スイッチＳＷ１がＯＮ状態の場合（ＩＤ＝０）には、Ｐ
ＮＰトランジスタＱ２がＯＦＦ状態となり、ＰＮＰトラ
ンジスタＱ３がＯＮ状態となる。コネクタ端子５０がケ
ーブルで接続されている場合は、装置１は発光ダイオー
ドＤ１が発光し、装置２は発光ダイオードＤ２が発光す
ることによって、ケーブルが接続されていることを確認
することができ、さらにＩＤが排他的に設定されている
ことを確認することができる。尚、ディップ型スイッチ
ＳＷ１の一端はレジスタ１に接続され、またレジスタ１
はマイクロプロセッサに接続される。レジスタ６３，６
４はマイクロプロセッサが装置のＩＤを認識する為のＩ
Ｄ確認用のレジスタである。
電源電圧（以下ＶＣＣと呼ぶ）にカソード端子を接続し
た定電圧ダイオードＺ１と、定電圧ダイオードＺ１のア
ノード端子にベース端子が接続されたＮＰＮトランジス
タＱ１と、接点端子の一端をＮＰＮトランジスタＱ１の
ベース端子に接続し、接点端子の他端をグランドに接続
したディップ型スイッチＳＷ１と、ＮＰＮトランジスタ
Ｑ１のエミッタ端子はグランドに接続され、抵抗Ｒ２を
介してＮＰＮトランジスタＱ１のコレクタ端子にベース
端子を接続したＰＮＰトランジスタＱ２と、抵抗Ｒ３を
介して定電圧ダイオードのカソード端子にベース端子を
接続したＰＮＰトランジスタＱ３と、ＰＮＰトランジス
タＱ２のコレクタ端子とＰＮＰトランジスタＱ３のエミ
ッタ端子に接続したコネクタ端子５０と、アノード端子
を抵抗Ｒ４を介してＶＣＣに接続し、カソード端子をＰ
ＮＰトランジスタのエミッタ端子に接続した発光ダイオ
ードＤ１と、カソード端子をグランドに接続し、アノー
ド端子を抵抗Ｒ５を介して、ＰＮＰトランジスタＱ３の
コレクタ端子に接続した発光ダイオードＤ２からなる。
ディップ型スイッチＳＷ１は、装置１と装置２のマイク
ロプロセッサ間の双方向データバス通信において主にＩ
／Ｏを識別する為の信号に用いられ（以下、ＩＤと呼
ぶ）、排他的に設定される。装置１のディップ型スイッ
チＳＷ１がＯＦＦ状態の場合（ＩＤ＝１）には、ＰＮＰ
トランジスタＱ２がＯＮ状態となり、ＰＮＰトランジス
タＱ３がＯＦＦ状態となる。一方、装置２のディップ型
スイッチＳＷ１がＯＮ状態の場合（ＩＤ＝０）には、Ｐ
ＮＰトランジスタＱ２がＯＦＦ状態となり、ＰＮＰトラ
ンジスタＱ３がＯＮ状態となる。コネクタ端子５０がケ
ーブルで接続されている場合は、装置１は発光ダイオー
ドＤ１が発光し、装置２は発光ダイオードＤ２が発光す
ることによって、ケーブルが接続されていることを確認
することができ、さらにＩＤが排他的に設定されている
ことを確認することができる。尚、ディップ型スイッチ
ＳＷ１の一端はレジスタ１に接続され、またレジスタ１
はマイクロプロセッサに接続される。レジスタ６３，６
４はマイクロプロセッサが装置のＩＤを認識する為のＩ
Ｄ確認用のレジスタである。
【００２７】次に、動作について説明する。装置１のデ
ィップ型スイッチＳＷ１をＯＦＦに設定（ＩＤ＝１）
し、装置２のディップ型スイッチＳＷ１をＯＮに設定
（ＩＤ＝０）した場合の動作について説明する。まず装
置１は抵抗Ｒ１を介してＮＰＮトランジスタＱ１にベー
ス電流が流れて、装置１のＮＰＮトランジスタＱ１はＯ
Ｎする。装置１のＮＰＮトランジスタＱ１がＯＮする
と、装置１の抵抗Ｒ２を介して装置１のＰＮＰトランジ
スタＱ２にベース電流が流れて、装置１のＰＮＰトラン
ジスタＱ２がＯＮする。このとき装置１のＰＮＰトラン
ジスタＱ３は装置１のディップ型スイッチＳＷ１がＯＦ
Ｆ状態の為、装置１の抵抗Ｒ３を介してベース電流が流
れず、装置１のＰＮＰトランジスタＱ３はＯＦＦ状態と
なる。このとき、装置１の定電圧ダイオードＺ１は、装
置１の抵抗Ｒ３を介したベース電流が装置１のＮＰＮト
ランジスタＱ１に流れ込み、装置１のＰＮＰトランジス
タＱ１がＯＮするのを防ぐ為のものである。また装置２
はディップ型スイッチＳＷ１がＯＮ状態の為、装置２の
ＮＰＮトランジスタＱ１のベース・エミッタ間電圧が０
Ｖとなり、装置２のＮＰＮトランジスタＱ１はＯＦＦの
ままとなる。装置２のＮＰＮトランジスタＱ１がＯＦＦ
状態であれば、装置２のＰＮＰトランジスタＱ２にベー
ス電流が流れず、装置２のＰＮＰトランジスタＱ２はＯ
ＦＦする。装置１のＰＮＰトランジスタＱ２がＯＮ状態
の為、ケーブル３を介して、装置２のＰＮＰトランジス
タＱ３に装置２の抵抗Ｒ３を介したベース電流が流れ
て、装置２のＰＮＰトランジスタＱ３がＯＮする。この
とき、装置２の定電圧ダイオードＺ１は、装置２の抵抗
Ｒ３を介したベース電流が装置２のＮＰＮトランジスタ
Ｑ１に流れ込み、装置２のＮＰＮトランジスタＱ１がＯ
Ｎするのを防ぐ為のものである。従って、装置１の発光
ダイオードＤ１と、装置２の発光ダイオードＤ２が発光
する。このときケーブルが未接続であると、通電状態と
ならず２つの発光ダイオードＤ１、Ｄ２は発光しない。
また、例えば、装置１と装置２のＩＤ設定がともにＩＤ
＝０の場合は、装置１および装置２のＰＮＰトランジス
タＱ３が共にＯＮ状態、またＰＮＰトランジスタＱ２が
共にＯＦＦ状態となり、装置１、装置２の発光ダイオー
ドＤ１、Ｄ２は何れも発光しない。また、装置１と装置
２のＩＤ設定が共にＩＤ＝１の場合は、装置１および装
置２のＰＮＰトランジスタＱ２が共にＯＮ状態、またＰ
ＮＰトランジスタＱ３が共にＯＦＦ状態となり、装置
１、装置２の発光ダイオードＤ１、Ｄ２は何れも発光し
ない。従って発光ダイオードの発光を確認することによ
って、ケーブルが正しく接続されていること確認するこ
とができ、さらにＩＤが排他的に設定されていることが
確認できることによって、装置１と装置２のマイクロプ
ロセッサ間通信の正常性を検証することができる。図２
は本発明の第２の実施形態を示す回路図である。
ィップ型スイッチＳＷ１をＯＦＦに設定（ＩＤ＝１）
し、装置２のディップ型スイッチＳＷ１をＯＮに設定
（ＩＤ＝０）した場合の動作について説明する。まず装
置１は抵抗Ｒ１を介してＮＰＮトランジスタＱ１にベー
ス電流が流れて、装置１のＮＰＮトランジスタＱ１はＯ
Ｎする。装置１のＮＰＮトランジスタＱ１がＯＮする
と、装置１の抵抗Ｒ２を介して装置１のＰＮＰトランジ
スタＱ２にベース電流が流れて、装置１のＰＮＰトラン
ジスタＱ２がＯＮする。このとき装置１のＰＮＰトラン
ジスタＱ３は装置１のディップ型スイッチＳＷ１がＯＦ
Ｆ状態の為、装置１の抵抗Ｒ３を介してベース電流が流
れず、装置１のＰＮＰトランジスタＱ３はＯＦＦ状態と
なる。このとき、装置１の定電圧ダイオードＺ１は、装
置１の抵抗Ｒ３を介したベース電流が装置１のＮＰＮト
ランジスタＱ１に流れ込み、装置１のＰＮＰトランジス
タＱ１がＯＮするのを防ぐ為のものである。また装置２
はディップ型スイッチＳＷ１がＯＮ状態の為、装置２の
ＮＰＮトランジスタＱ１のベース・エミッタ間電圧が０
Ｖとなり、装置２のＮＰＮトランジスタＱ１はＯＦＦの
ままとなる。装置２のＮＰＮトランジスタＱ１がＯＦＦ
状態であれば、装置２のＰＮＰトランジスタＱ２にベー
ス電流が流れず、装置２のＰＮＰトランジスタＱ２はＯ
ＦＦする。装置１のＰＮＰトランジスタＱ２がＯＮ状態
の為、ケーブル３を介して、装置２のＰＮＰトランジス
タＱ３に装置２の抵抗Ｒ３を介したベース電流が流れ
て、装置２のＰＮＰトランジスタＱ３がＯＮする。この
とき、装置２の定電圧ダイオードＺ１は、装置２の抵抗
Ｒ３を介したベース電流が装置２のＮＰＮトランジスタ
Ｑ１に流れ込み、装置２のＮＰＮトランジスタＱ１がＯ
Ｎするのを防ぐ為のものである。従って、装置１の発光
ダイオードＤ１と、装置２の発光ダイオードＤ２が発光
する。このときケーブルが未接続であると、通電状態と
ならず２つの発光ダイオードＤ１、Ｄ２は発光しない。
また、例えば、装置１と装置２のＩＤ設定がともにＩＤ
＝０の場合は、装置１および装置２のＰＮＰトランジス
タＱ３が共にＯＮ状態、またＰＮＰトランジスタＱ２が
共にＯＦＦ状態となり、装置１、装置２の発光ダイオー
ドＤ１、Ｄ２は何れも発光しない。また、装置１と装置
２のＩＤ設定が共にＩＤ＝１の場合は、装置１および装
置２のＰＮＰトランジスタＱ２が共にＯＮ状態、またＰ
ＮＰトランジスタＱ３が共にＯＦＦ状態となり、装置
１、装置２の発光ダイオードＤ１、Ｄ２は何れも発光し
ない。従って発光ダイオードの発光を確認することによ
って、ケーブルが正しく接続されていること確認するこ
とができ、さらにＩＤが排他的に設定されていることが
確認できることによって、装置１と装置２のマイクロプ
ロセッサ間通信の正常性を検証することができる。図２
は本発明の第２の実施形態を示す回路図である。
【００２８】ＰＮＰトランジスタＱ２のコレクタ端子に
ベース端子を接続したＰＮＰトランジスタＱ４と、ＰＮ
ＰトランジスタＱ４のコレクタ端子に接続したレジスタ
２を追加し、ケーブルが接続されていない場合、または
ＩＤが排他的に設定されていない場合は、ＰＮＰトラン
ジスタＱ２のコレクタ端子とグランド間の電圧がオープ
ンとなり、ＰＮＰトランジスタＱ４のベース電流が流れ
ず、ＰＮＰトランジスタはＯＦＦとなり、レジスタ２に
グランド電圧値”０”がセットされる。ケーブルが接続
され、ＩＤのが排他的に設定されていれば、ＰＮＰトラ
ンジスタＱ３を介して、ＰＮＰトランジスタＱ４にベー
ス電流が流れて、ＰＮＰトランジスタＱ４はＯＮし、レ
ジスタ６５，６６に抵抗Ｒ６を介したＶＣＣ電圧値”
１”がセットされる。レジスタ６５，６６はマイクロプ
ロセッサに接続され、マイクロプロセッサでのケーブル
接続漏れの検証を可能とする。
ベース端子を接続したＰＮＰトランジスタＱ４と、ＰＮ
ＰトランジスタＱ４のコレクタ端子に接続したレジスタ
２を追加し、ケーブルが接続されていない場合、または
ＩＤが排他的に設定されていない場合は、ＰＮＰトラン
ジスタＱ２のコレクタ端子とグランド間の電圧がオープ
ンとなり、ＰＮＰトランジスタＱ４のベース電流が流れ
ず、ＰＮＰトランジスタはＯＦＦとなり、レジスタ２に
グランド電圧値”０”がセットされる。ケーブルが接続
され、ＩＤのが排他的に設定されていれば、ＰＮＰトラ
ンジスタＱ３を介して、ＰＮＰトランジスタＱ４にベー
ス電流が流れて、ＰＮＰトランジスタＱ４はＯＮし、レ
ジスタ６５，６６に抵抗Ｒ６を介したＶＣＣ電圧値”
１”がセットされる。レジスタ６５，６６はマイクロプ
ロセッサに接続され、マイクロプロセッサでのケーブル
接続漏れの検証を可能とする。
【００２９】図３は本発明の一使用例を示すプロック図
である。ケーブル監視回路１のレジスタ６３，６５の状
態信号ａ，ｃは、マイクロプロセッサ６１に与えられ、
ケーブル監視回路２のレジスタ６４，６６の状態信号
ｂ，ｄは、マイクロプロセッサ６２に与えられる。
である。ケーブル監視回路１のレジスタ６３，６５の状
態信号ａ，ｃは、マイクロプロセッサ６１に与えられ、
ケーブル監視回路２のレジスタ６４，６６の状態信号
ｂ，ｄは、マイクロプロセッサ６２に与えられる。
【００３０】
【発明の効果】本発明のケーブル監視回路は、２装置間
のマイクロプロセッサ間通信において、ケーブルの接続
もれ、またはＩＤの誤設定を監視することによって、マ
イクロプロセッサ通信の正常性の確認および通信異常を
事前に検証することができるという効果がある。
のマイクロプロセッサ間通信において、ケーブルの接続
もれ、またはＩＤの誤設定を監視することによって、マ
イクロプロセッサ通信の正常性の確認および通信異常を
事前に検証することができるという効果がある。
【図１】本発明の第１の実施形態を示す回路図である。
【図２】本発明の第２の実施形態を示す回路図である。
【図３】本発明の一使用例を示すプロック図である。
【図４】（ａ），（ｂ）は第１の従来例を示す回路図で
ある。
ある。
【図５】第２の従来例を示す回路図である。
【図６】第３の従来例を示すブロック図である。
１ ケーブル監視回路 ２ ケーブル監視回路 ３ ケーブル ５０ コネクタ ６３ レジスタ ６４ レジスタ
Claims (8)
- 【請求項１】 装置ＩＤ設定手段にもとづいて、２つの
装置間のトランジスタを排他的にＯＮ／ＯＦＦするＯＮ
／ＯＦＦ手段を動作させて、装置ＩＤの誤設定とケーブ
ルの接続もれを回避することを特徴とするケーブル監視
回路。 - 【請求項２】 第１と第２のトランジスタを縦続接続さ
せ、縦続接続点をケーブル用コネクタの第１のピンに接
続させ、第１と第２のトランジスタのうち任意の一方を
ＯＮにさせるスイッチを備えることを特徴とするケーブ
ル監視回路。 - 【請求項３】 前記第１と第２のトランジスタがＮＰＮ
トランジスタである請求項２記載のケーブル監視回路。 - 【請求項４】 前記第１と第２のトランジスタがＰＮＰ
トランジスタである請求項２記載のケーブル監視回路。 - 【請求項５】 前記第１と第２のトランジスタが電界効
果型トランジスタである請求項２記載のケーブル監視回
路。 - 【請求項６】 一端が電源（Ｖｃｃ）に接続された抵抗
（Ｒ１），（Ｒ４）と、一端が接地され他端が抵抗（Ｒ
１）の他端と定電圧ダイオード（Ｚ１）のカソードと抵
抗（Ｒ３）の一端に接続されたスイッチ（ＳＷ１）と、
ベースが定電圧ダイオード（Ｚ１）のアノードに接続さ
れエミッタが接地されコレクタが抵抗（Ｒ２）の一端に
接続されたトランジスタ（Ｑ１）と、アノードが抵抗
（Ｒ４）の他端に接続された発光ダイオード（Ｄ１）
と、ベースが抵抗（Ｒ２）の他端に接続されエミッタが
発光ダイオード（Ｄ１）のカソードに接続されコレクタ
がコネクタ（５０）の第１のピンに接続されたトランジ
スタ（Ｑ２）と、ベースが抵抗（Ｒ３）の他端に接続さ
れエミッタがコネクタ（５０）の第１のピンに接続され
コネクタが抵抗（Ｒ５）の一端に接続されたトランジス
タ（Ｑ３）と、アノードが抵抗（Ｒ５）の他端に接続さ
れカソードが接地された発光ダイオード（Ｄ１）とを備
え、スイッチ（ＳＷ１）がＯＦＦのときに監視電流をコ
ネクタ（５０）に向けて送出し、スイッチ（ＳＷ１）が
ＯＮのときに監視電流をコネクタ（５０）から受けとる
ことを特徴とするケーブル監視回路。 - 【請求項７】 入力端が定電圧ダイオード（Ｚ１）のア
ノードに接続され、スイッチ（ＳＷ１）のＯＮ／ＯＦＦ
状態信号ａをマイクロプロセッサに向けて送出するレジ
スタ（６３）を有する請求項６記載のケーブル監視回
路。 - 【請求項８】 一端が電源Ｖｃｃに接続された抵抗（Ｒ
６）と、ベースがコネクタ（５０）の第１のピンに接続
されエミッタが抵抗（Ｒ６）の他端に接続されコレクタ
が接地されたトランジスタ（Ｑ４）と、入力端がトラン
ジスタ（Ｑ４）のコレクタに接続されコネクタ（５０）
の第１のピンの電位情報をマイクロプロセッサに向けて
送出するレジスタ（６５）を有する請求項６記載のケー
ブル監視回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34940599A JP2001167044A (ja) | 1999-12-08 | 1999-12-08 | ケーブル監視回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34940599A JP2001167044A (ja) | 1999-12-08 | 1999-12-08 | ケーブル監視回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001167044A true JP2001167044A (ja) | 2001-06-22 |
Family
ID=18403535
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34940599A Pending JP2001167044A (ja) | 1999-12-08 | 1999-12-08 | ケーブル監視回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001167044A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100690581B1 (ko) | 2005-06-29 | 2007-03-09 | 삼성전자주식회사 | 디스플레이장치 |
-
1999
- 1999-12-08 JP JP34940599A patent/JP2001167044A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100690581B1 (ko) | 2005-06-29 | 2007-03-09 | 삼성전자주식회사 | 디스플레이장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7294786B2 (en) | System and method for managing a cable in a server system | |
| US20130018624A1 (en) | System For Manufacturing Cables | |
| US7880734B2 (en) | Comprehensive control system | |
| US20130030729A1 (en) | Motherboard alarm system test circuit | |
| KR101080973B1 (ko) | 조명장치를 위한 자가진단 시스템 | |
| JP2008072168A (ja) | ワンワイヤ通信のモニタ回路 | |
| US11256050B2 (en) | Optical communication module | |
| JP2001167044A (ja) | ケーブル監視回路 | |
| US7485809B2 (en) | System and method for implementing a cable system | |
| JPH0725404U (ja) | フィールド接点入力用定電流源 | |
| JP6579382B2 (ja) | 断線検知回路及び電気接続箱 | |
| TWI798721B (zh) | 電腦系統的開機控制電路 | |
| CN100407511C (zh) | 一种防止单板误插的方法及其实现装置 | |
| JP3838037B2 (ja) | 通信子局及び制御装置 | |
| US20130073918A1 (en) | Circuitry testing module and circuitry testing device | |
| JPH0794878A (ja) | プラグインユニットの電源接続装置 | |
| JP3409111B2 (ja) | 信号出力機器、信号入力機器および機器間の信号入出力システム | |
| JPH05134790A (ja) | ケーブルの誤接続防止回路 | |
| JPS5835390B2 (ja) | パツケ−ジの誤插入検出方式 | |
| KR100331747B1 (ko) | 도전선 테스트장치 | |
| JPH10239380A (ja) | コネクタ結合検知装置 | |
| JP2003100391A (ja) | 電源供給装置及び方法 | |
| JP2000049202A (ja) | 半導体集積回路装置およびその回路選択方法 | |
| JPH08153998A (ja) | パッケージ誤挿入検出装置 | |
| KR20000010949U (ko) | 오디오/비디오 시스템의 신호 입력단자 그룹 확인 장치 |