JP2001160610A - 半導体装置の製法と半導体装置用リードフレームの管理法 - Google Patents
半導体装置の製法と半導体装置用リードフレームの管理法Info
- Publication number
- JP2001160610A JP2001160610A JP34334399A JP34334399A JP2001160610A JP 2001160610 A JP2001160610 A JP 2001160610A JP 34334399 A JP34334399 A JP 34334399A JP 34334399 A JP34334399 A JP 34334399A JP 2001160610 A JP2001160610 A JP 2001160610A
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- oxide film
- semiconductor device
- thickness
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】ＣｕまたはＣｕ合金リードフレームと半導体素
子の半田付け不良を無くし、半導体装置の歩留りを向上
させる。 【解決手段】ＣｕまたはＣｕ合金から成るリードフレー
ム表面に半導体素子を半田付けする半導体装置の製法に
おいて、半田付け工程前に前記リードフレーム表面の酸
化膜の厚さを測定し、所望の酸化膜の厚さのものについ
て還元性雰囲気中で加熱し、所望の酸化膜の厚さにした
後、前記半田付けを行なうことを特徴とする半導体装置
の製法。
子の半田付け不良を無くし、半導体装置の歩留りを向上
させる。 【解決手段】ＣｕまたはＣｕ合金から成るリードフレー
ム表面に半導体素子を半田付けする半導体装置の製法に
おいて、半田付け工程前に前記リードフレーム表面の酸
化膜の厚さを測定し、所望の酸化膜の厚さのものについ
て還元性雰囲気中で加熱し、所望の酸化膜の厚さにした
後、前記半田付けを行なうことを特徴とする半導体装置
の製法。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置に関し、
特に、ＣｕまたはＣｕ合金から成る半導体用リードフレ
ームの製法、並びに、半導体素子を半田部材を介して上
記リードフレームに半田付けした半導体装置の製法、並
びに、半導体装置用リードフレームの管理法に関する。
特に、ＣｕまたはＣｕ合金から成る半導体用リードフレ
ームの製法、並びに、半導体素子を半田部材を介して上
記リードフレームに半田付けした半導体装置の製法、並
びに、半導体装置用リードフレームの管理法に関する。
【０００２】
【従来の技術】トランジスタやＩＣ等のリードフレーム
は、従来ＣｕまたはＣｕ合金材料にＮｉめっき等を施し
た後、プレス加工を経て所望の形状に打ち抜く方法で作
成されてきた。
は、従来ＣｕまたはＣｕ合金材料にＮｉめっき等を施し
た後、プレス加工を経て所望の形状に打ち抜く方法で作
成されてきた。
【０００３】最近、製造工程の短縮化、並びに、コスト
低減を目的として製造工程中のＮｉめっきを省略し、Ｃ
ｕまたはＣｕ合金材料に直接半導体素子を半田付けする
方法が検討されている。しかし、ＣｕまたはＣｕ合金材
料は、Ｎｉめっきに比較して酸化皮膜を形成し易く、酸
化皮膜が形成されると半田付け性が極端に悪くなる。
低減を目的として製造工程中のＮｉめっきを省略し、Ｃ
ｕまたはＣｕ合金材料に直接半導体素子を半田付けする
方法が検討されている。しかし、ＣｕまたはＣｕ合金材
料は、Ｎｉめっきに比較して酸化皮膜を形成し易く、酸
化皮膜が形成されると半田付け性が極端に悪くなる。
【０００４】従来、リードフレームの半田付けに関する
ものは、半導体素子とリードフレームを機械的に接続す
るペレット付け機に関するものが多く、例えば、特開平
３−１１６８４３号公報に記載されるように、ペレット
が半田部材を介してリードフレーム上に半田付けされる
ペレットボンディングステージの前段階において、リー
ドフレームを還元する還元ステージを設けることによ
り、ＣｕまたはＣｕ合金材料の半田濡れ性を高める方法
が提案されている。
ものは、半導体素子とリードフレームを機械的に接続す
るペレット付け機に関するものが多く、例えば、特開平
３−１１６８４３号公報に記載されるように、ペレット
が半田部材を介してリードフレーム上に半田付けされる
ペレットボンディングステージの前段階において、リー
ドフレームを還元する還元ステージを設けることによ
り、ＣｕまたはＣｕ合金材料の半田濡れ性を高める方法
が提案されている。
【０００５】また、特開平１１−１３９５５号公報に記
載されるように、ペレットボンディングステージ内のフ
ォーミングガス中のＨ2濃度およびＯ2濃度を測定し、ス
テージ内が還元雰囲気の場合のみ、ペレットボンディン
グする方法等が提案されている。
載されるように、ペレットボンディングステージ内のフ
ォーミングガス中のＨ2濃度およびＯ2濃度を測定し、ス
テージ内が還元雰囲気の場合のみ、ペレットボンディン
グする方法等が提案されている。
【０００６】
【発明が解決しようとする課題】しかしながら、前記の
従来技術は、リードフレーム上に半導体素子を半田付け
するペレット付け機に関するものであり、リードフレー
ム上の酸化膜の厚さ、特に、ＣｕまたはＣｕ合金リード
フレームの酸化膜の厚さについては言及しておらず、半
田付け工程における信頼性の向上を達成するには至って
いない。特に、酸化の進み易いＣｕまたはＣｕ合金リー
ドフレームに、半田付けする方法については全く言及し
ていない。
従来技術は、リードフレーム上に半導体素子を半田付け
するペレット付け機に関するものであり、リードフレー
ム上の酸化膜の厚さ、特に、ＣｕまたはＣｕ合金リード
フレームの酸化膜の厚さについては言及しておらず、半
田付け工程における信頼性の向上を達成するには至って
いない。特に、酸化の進み易いＣｕまたはＣｕ合金リー
ドフレームに、半田付けする方法については全く言及し
ていない。
【０００７】従って、半田付け工程前にＣｕまたはＣｕ
合金リードフレームの酸化膜の厚さを規制し、半田濡れ
性が良いと判断される表面のみに半田付けする技術の開
発が望まれている。
合金リードフレームの酸化膜の厚さを規制し、半田濡れ
性が良いと判断される表面のみに半田付けする技術の開
発が望まれている。
【０００８】本発明の目的は、ＣｕまたはＣｕ合金リー
ドフレームと半導体素子との半田付けの不良を無くし、
半導体装置の歩留りを向上させることにある。
ドフレームと半導体素子との半田付けの不良を無くし、
半導体装置の歩留りを向上させることにある。
【０００９】
【課題を解決するための手段】上記目的を達成する本発
明の要旨は、次のとおりである。
明の要旨は、次のとおりである。
【００１０】〔１〕 ＣｕまたはＣｕ合金から成るリー
ドフレーム表面に半導体素子を半田付けする半導体装置
の製法において、半田付け工程前に前記リードフレーム
表面の酸化膜の厚さを測定し、所望の酸化膜の厚さのも
のについて還元性雰囲気中で加熱し、所望の酸化膜の厚
さにした後、前記半田付けを行なうことを特徴とする半
導体装置の製法にある。
ドフレーム表面に半導体素子を半田付けする半導体装置
の製法において、半田付け工程前に前記リードフレーム
表面の酸化膜の厚さを測定し、所望の酸化膜の厚さのも
のについて還元性雰囲気中で加熱し、所望の酸化膜の厚
さにした後、前記半田付けを行なうことを特徴とする半
導体装置の製法にある。
【００１１】〔２〕 前記リードフレームは、その表面
にめっきが施されていないものを用いる前記の半導体装
置の製法にある。
にめっきが施されていないものを用いる前記の半導体装
置の製法にある。
【００１２】〔３〕 前記還元性雰囲気は、Ｈ2が５〜
２０体積％、残りが実質的にＮ2である還元性ガスであ
る前記の半導体装置の製法にある。
２０体積％、残りが実質的にＮ2である還元性ガスであ
る前記の半導体装置の製法にある。
【００１３】前記の半田付け工程導入前のリードフレー
ム表面の酸化膜厚が６０Å以下のものを選択することが
望ましい。酸化膜厚が６０Åよりも膜厚の場合には、該
膜を還元処理するなどして６０Å以下にするのがよい。
ム表面の酸化膜厚が６０Å以下のものを選択することが
望ましい。酸化膜厚が６０Åよりも膜厚の場合には、該
膜を還元処理するなどして６０Å以下にするのがよい。
【００１４】なお、上記のＣｕまたはＣｕ合金から成る
リードフレームは、温度２５±５℃、湿度６０％ＲＨ以
下の環境下で保管することが望ましい。また、前記リー
ドフレームはベンゾトリアゾールによる酸化防止処理を
施して保管することが、より望ましい。
リードフレームは、温度２５±５℃、湿度６０％ＲＨ以
下の環境下で保管することが望ましい。また、前記リー
ドフレームはベンゾトリアゾールによる酸化防止処理を
施して保管することが、より望ましい。
【００１５】
【発明の実施の形態】以下、本発明の実施例を図により
説明する。図１は本発明の実施例の工程を説明するフロ
ーチャートである。
説明する。図１は本発明の実施例の工程を説明するフロ
ーチャートである。
【００１６】図１に示すように、通常の半導体装置の製
造プロセスに従って、ＣｕまたはＣｕ合金材をリードフ
レーム形状に打ち抜き加工するプレス加工、および、プ
レス時に付着した油分を除去する洗浄工程を経た後、半
田付け工程の前にカソード還元法によるリードフレーム
表面の酸化膜の厚さを測定する酸化膜厚検査工程を設け
る。
造プロセスに従って、ＣｕまたはＣｕ合金材をリードフ
レーム形状に打ち抜き加工するプレス加工、および、プ
レス時に付着した油分を除去する洗浄工程を経た後、半
田付け工程の前にカソード還元法によるリードフレーム
表面の酸化膜の厚さを測定する酸化膜厚検査工程を設け
る。
【００１７】ここで、表面の酸化膜の厚さが所定膜厚
（６０Å以下）である場合には、通常の工程であるリー
ドフレームに半導体素子を半田付けする工程に進み、ワ
イヤボンディング工程、樹脂モールド工程等を経て半導
体製品となる。
（６０Å以下）である場合には、通常の工程であるリー
ドフレームに半導体素子を半田付けする工程に進み、ワ
イヤボンディング工程、樹脂モールド工程等を経て半導
体製品となる。
【００１８】もし、酸化膜の厚さが所定の膜厚を超える
場合には、そのリードフレームは半田付けに供しない
か、該リードフレームを還元処理し、再度酸化膜の厚さ
を測定後、所定の膜厚以下であることを確認してから、
通常の製造工程に進む。
場合には、そのリードフレームは半田付けに供しない
か、該リードフレームを還元処理し、再度酸化膜の厚さ
を測定後、所定の膜厚以下であることを確認してから、
通常の製造工程に進む。
【００１９】図２は本発明により製造されたパワートラ
ンジスタの一実施例を示す模式断面図で、（ａ）は平面
断面図、（ｂ）は正面断面図である。
ンジスタの一実施例を示す模式断面図で、（ａ）は平面
断面図、（ｂ）は正面断面図である。
【００２０】また、図３はその製法に使用されるリード
フレーム、ペレット（半導体素子）およびワイヤの組み
立て体を示す模式図で、（ａ）は平面図、（ｂ）は側面
図である。
フレーム、ペレット（半導体素子）およびワイヤの組み
立て体を示す模式図で、（ａ）は平面図、（ｂ）は側面
図である。
【００２１】本実施例の半導体装置の製法は、ヘッダ付
き樹脂封止パッケージを備えたパワートランジスタを製
造するのに使用されており、パワートランジスタは、図
２に示すように構成されている。そして、本発明に係わ
るパワートランジスタの製法には、ペレットが半田接合
される基板としてのヘッダを形成するのにリードフレー
ムが使用されている。
き樹脂封止パッケージを備えたパワートランジスタを製
造するのに使用されており、パワートランジスタは、図
２に示すように構成されている。そして、本発明に係わ
るパワートランジスタの製法には、ペレットが半田接合
される基板としてのヘッダを形成するのにリードフレー
ムが使用されている。
【００２２】まず、パワートランジスタの製法の一工程
であるリードフレームの製造工程を図３について説明す
る。
であるリードフレームの製造工程を図３について説明す
る。
【００２３】リードフレーム１は銅系材料（Ｃｕまたは
Ｃｕ合金）のような導電性の良好な材料が使用され、プ
レス加工によって一体成形されている。実際にはリード
フレーム１は単位リードフレームが一列に連結された多
連リードフレーム構造に形成される。但し、以下の説明
および図においては、一単位のみを示した。
Ｃｕ合金）のような導電性の良好な材料が使用され、プ
レス加工によって一体成形されている。実際にはリード
フレーム１は単位リードフレームが一列に連結された多
連リードフレーム構造に形成される。但し、以下の説明
および図においては、一単位のみを示した。
【００２４】リードフレーム１の外枠２には、位置決め
孔２ａが開設されている。外枠２とダム部材３との間に
は第１アウターリード４、第２アウターリード５および
第３アウターリード６が等間隔に配され、その直角方向
にそれぞれ架設されている。
孔２ａが開設されている。外枠２とダム部材３との間に
は第１アウターリード４、第２アウターリード５および
第３アウターリード６が等間隔に配され、その直角方向
にそれぞれ架設されている。
【００２５】ダム部材３には、第１インナリード７およ
び第２インナリード８が、左右の両端に位置する第１ア
ウタリード４および第２アウタリード５と反対側位置
で、一体的に連続するように形成されており、両インナ
リード７，８は、その一部がダム部材３と平行に延設さ
れている。
び第２インナリード８が、左右の両端に位置する第１ア
ウタリード４および第２アウタリード５と反対側位置
で、一体的に連続するように形成されており、両インナ
リード７，８は、その一部がダム部材３と平行に延設さ
れている。
【００２６】また、ダム部材３には、ヘッダ吊りリード
９が中央に位置する第３アウタリード６の反対側の位置
で、一体的に連続するように形成されており、このヘッ
ダ吊りリード９には、ペレットが半田接合される基板と
してのヘッダ１０が一体的に形成されている。
９が中央に位置する第３アウタリード６の反対側の位置
で、一体的に連続するように形成されており、このヘッ
ダ吊りリード９には、ペレットが半田接合される基板と
してのヘッダ１０が一体的に形成されている。
【００２７】リードフレーム１は、ヘッダ１０の厚さが
その他の部分に対して厚く（例えば２倍以上）なるよう
に異なる厚さの板材が使用され、プレス加工によって一
体的に成形されている。即ち、ヘッダ１０は、リードフ
レーム１の他の部分よりも厚いほぼ正方形の板形状に一
体成形されている。
その他の部分に対して厚く（例えば２倍以上）なるよう
に異なる厚さの板材が使用され、プレス加工によって一
体的に成形されている。即ち、ヘッダ１０は、リードフ
レーム１の他の部分よりも厚いほぼ正方形の板形状に一
体成形されている。
【００２８】また、ヘッダ吊りリード９には、クランク
形状の屈曲部１１が形成されており、この屈曲部１１に
よって、ヘッダ１０の高さはペレットの概略厚さ分だけ
インナリード７，８の高さよりも低く下げられている。
形状の屈曲部１１が形成されており、この屈曲部１１に
よって、ヘッダ１０の高さはペレットの概略厚さ分だけ
インナリード７，８の高さよりも低く下げられている。
【００２９】以上のように構成されたリードフレーム１
には、ペレットボンディング工程において図３に示すよ
うに、ヘッダ１０にペレット１２が半田層１３を介して
ボンディングされる。
には、ペレットボンディング工程において図３に示すよ
うに、ヘッダ１０にペレット１２が半田層１３を介して
ボンディングされる。
【００３０】本実施例では、ペレットがボンディングさ
れるヘッダ部１０の酸化膜の厚さをカソード還元法を用
いて測定した。なお、カソード還元法による酸化膜厚の
測定法を図１０で説明する。
れるヘッダ部１０の酸化膜の厚さをカソード還元法を用
いて測定した。なお、カソード還元法による酸化膜厚の
測定法を図１０で説明する。
【００３１】Ｃｕの表面には一般的に図１０（ａ）に示
すようにＣｕ／Ｃｕ2Ｏ／ＣｕＯの構造の酸化皮膜が形
成される。これを電界中で一定カソード電流ｉ（ｍＡ／
ｃｍ2）を与えながら電位を測定すると、図１０（ｂ）
に示すように、最初にＣｕ2ＯがＣｕに、次いで、Ｃｕ
ＯがＣｕに還元される電位の応答曲線が観測される。
すようにＣｕ／Ｃｕ2Ｏ／ＣｕＯの構造の酸化皮膜が形
成される。これを電界中で一定カソード電流ｉ（ｍＡ／
ｃｍ2）を与えながら電位を測定すると、図１０（ｂ）
に示すように、最初にＣｕ2ＯがＣｕに、次いで、Ｃｕ
ＯがＣｕに還元される電位の応答曲線が観測される。
【００３２】還元電位は、ファラデーの奉仕区に従うの
で、還元終了時間ｔ（秒）から次式により厚さｄ（Å）
が求められる。
で、還元終了時間ｔ（秒）から次式により厚さｄ（Å）
が求められる。
【００３３】
【数１】 ｄ(Ｃｕ2Ｏ)＝１２.３６ｉｔ1（Å） …〔１〕 ｄ(ＣｕＯ) ＝ ６.３９ｉｔ2（Å） …〔２〕 なお、電解液には脱気した０.１ｍｏｌ／ｌKOH，対極に
はＰｔ板を用い、ポテンショスタットにより０.５ｍＡ
／ｃｍ2のカソード電流を試料に与えて、Ａｇ／ＡｇＣ
ｌ参照電極を基準とし、電位を測定した。
はＰｔ板を用い、ポテンショスタットにより０.５ｍＡ
／ｃｍ2のカソード電流を試料に与えて、Ａｇ／ＡｇＣ
ｌ参照電極を基準とし、電位を測定した。
【００３４】図４は、半田ペレット付け機のＣｕリード
フレームの還元能力を示す。これは初期の酸化膜の厚さ
を変えたリードフレームをペレット付け機に投入後、ペ
レット付け機から出てきた直後の該リードフレームの酸
化膜の厚さを測定したものである。
フレームの還元能力を示す。これは初期の酸化膜の厚さ
を変えたリードフレームをペレット付け機に投入後、ペ
レット付け機から出てきた直後の該リードフレームの酸
化膜の厚さを測定したものである。
【００３５】ここで、リードフレームの材料にはＣｕ−
０.１２％Ｓｎ（略称１２ＳｎＯＦＣ）を用い、ペレッ
ト付け機の温度は、ペレット付けの条件を模擬して４０
０℃に設定し、雰囲気ガスはＮ2：Ｈ2＝４：１（体積
比）のフォーミングガス中、２〜３分で行った。
０.１２％Ｓｎ（略称１２ＳｎＯＦＣ）を用い、ペレッ
ト付け機の温度は、ペレット付けの条件を模擬して４０
０℃に設定し、雰囲気ガスはＮ2：Ｈ2＝４：１（体積
比）のフォーミングガス中、２〜３分で行った。
【００３６】初期リードフレームの酸化膜の厚さが６０
Å以下であるなら、ペレット付け機通過後の酸化膜の厚
さは１０Åとなり、ペレット付け機内の雰囲気ガスで還
元されることが分かった。
Å以下であるなら、ペレット付け機通過後の酸化膜の厚
さは１０Åとなり、ペレット付け機内の雰囲気ガスで還
元されることが分かった。
【００３７】そこで、ペレット付け機通過後の酸化膜の
厚さ１０Åの場合の半田濡れ性について調べた。
厚さ１０Åの場合の半田濡れ性について調べた。
【００３８】図５は、Ｃｕリードフレームの酸化膜厚と
半田濡れ広がりの関係を示す。酸化膜厚が増加するに伴
ない、半田濡れ広がりの大きさは低下し、酸化膜厚と半
田濡れ広がりの間には相関性が認められる。ペレット付
け機を通過したフレームは、初期フレームおよび酸化処
理したフレームよりも半田濡れ広がりが良い。なお、本
実施例における半田濡れ広がりは、滴下された溶融半田
の広がりの縦幅をａ，横幅をｂとし（ａ＋ｂ）／２で示
す。
半田濡れ広がりの関係を示す。酸化膜厚が増加するに伴
ない、半田濡れ広がりの大きさは低下し、酸化膜厚と半
田濡れ広がりの間には相関性が認められる。ペレット付
け機を通過したフレームは、初期フレームおよび酸化処
理したフレームよりも半田濡れ広がりが良い。なお、本
実施例における半田濡れ広がりは、滴下された溶融半田
の広がりの縦幅をａ，横幅をｂとし（ａ＋ｂ）／２で示
す。
【００３９】図６は、Ｃｕリードフレームの酸化膜厚
と、ペレット付け後の半田ボイド発生率の関係を示す。
酸化膜の厚さが増加するに伴ない、半田ボイド発生率が
高くなり、酸化膜厚と半田ボイド発生率の間には相関性
がある。
と、ペレット付け後の半田ボイド発生率の関係を示す。
酸化膜の厚さが増加するに伴ない、半田ボイド発生率が
高くなり、酸化膜厚と半田ボイド発生率の間には相関性
がある。
【００４０】即ち、半田濡れ広がりの場合と同様に半田
ボイド発生率は、ペレット付け機を通過したフレームで
は初期フレームおよび酸化処理したフレームよりもその
発生率が低い。
ボイド発生率は、ペレット付け機を通過したフレームで
は初期フレームおよび酸化処理したフレームよりもその
発生率が低い。
【００４１】このように、初期フレームの酸化膜厚が６
０Å以下なら、ペレット付け機を通過した後の膜厚が１
０Å程度となり、良好な半田濡れ性を示すことが分かっ
た。
０Å以下なら、ペレット付け機を通過した後の膜厚が１
０Å程度となり、良好な半田濡れ性を示すことが分かっ
た。
【００４２】上記の結果から、ＣｕおよびＣｕ合金リー
ドフレームは、初期フレームの酸化膜厚を６０Å以下と
することで、ペレット付け機通過直後の酸化膜厚を１０
Å程度とすることができ、良好な半田濡れ性を有するこ
とが明らかとなった。
ドフレームは、初期フレームの酸化膜厚を６０Å以下と
することで、ペレット付け機通過直後の酸化膜厚を１０
Å程度とすることができ、良好な半田濡れ性を有するこ
とが明らかとなった。
【００４３】また、ＣｕおよびＣｕ合金リードフレーム
の保管について検討した。図７は、Ｃｕリードフレーム
の３０℃における相対湿度と保管期間との関係を示すグ
ラフである。
の保管について検討した。図７は、Ｃｕリードフレーム
の３０℃における相対湿度と保管期間との関係を示すグ
ラフである。
【００４４】いずれの湿度条件でも酸化膜は放物線則に
従って成長している。４０％ＲＨでは、酸化膜は時間が
経過してもほとんど成長しないが、６０％ＲＨ以上の湿
度では、時間と共に酸化膜が厚くなっている。図７か
ら、ペレット付け機で還元できるＣｕ酸化膜厚６０Å以
下の場合は６０％ＲＨ以下である。この結果から、リー
ドフレームの保管条件として、温度２５±５℃、湿度６
０％ＲＨの環境下に保管するのがよいことが分かった。
従って成長している。４０％ＲＨでは、酸化膜は時間が
経過してもほとんど成長しないが、６０％ＲＨ以上の湿
度では、時間と共に酸化膜が厚くなっている。図７か
ら、ペレット付け機で還元できるＣｕ酸化膜厚６０Å以
下の場合は６０％ＲＨ以下である。この結果から、リー
ドフレームの保管条件として、温度２５±５℃、湿度６
０％ＲＨの環境下に保管するのがよいことが分かった。
【００４５】図８は有機系インヒビタ溶液で処理したＣ
ｕリードフレームの酸化膜厚の経時変化を示す。ここ
で、インヒビタ処理は、ベンゾトリアゾール（ＢＴＡ）
およびトリアゾールの０.１ｍｏｌ／ｌ水溶液（液温６
０℃）中に１分間浸漬し、処理後、水洗乾燥したものを
酸化試験に供し、その酸化抑制効果を調べた。
ｕリードフレームの酸化膜厚の経時変化を示す。ここ
で、インヒビタ処理は、ベンゾトリアゾール（ＢＴＡ）
およびトリアゾールの０.１ｍｏｌ／ｌ水溶液（液温６
０℃）中に１分間浸漬し、処理後、水洗乾燥したものを
酸化試験に供し、その酸化抑制効果を調べた。
【００４６】インヒビタ処理したものは、無処理のもの
に比べて酸化が抑制されている。特に、ＢＴＡ処理した
ものの酸化抑制効果が大きい。図８から、ペレット付け
機で還元されなくなる酸化膜厚６０Å以下のものではＢ
ＴＡのみである。この結果から、Ｃｕリードフレームの
酸化抑制のためＢＴＡ処理を施してから保管するのがよ
いことが分かる。
に比べて酸化が抑制されている。特に、ＢＴＡ処理した
ものの酸化抑制効果が大きい。図８から、ペレット付け
機で還元されなくなる酸化膜厚６０Å以下のものではＢ
ＴＡのみである。この結果から、Ｃｕリードフレームの
酸化抑制のためＢＴＡ処理を施してから保管するのがよ
いことが分かる。
【００４７】次に、製造工程におけるＣｕリードフレー
ムのペレット付け機内での酸化膜厚の変化を調べた。
ムのペレット付け機内での酸化膜厚の変化を調べた。
【００４８】図９はペレット付け機の雰囲気ガス（Ｎ2
−Ｈ2ガス）組成と、Ｃｕリードフレームの酸化膜厚の
関係を示すグラフである。ペレット付け機の温度を３７
０℃に設定し、雰囲気ガス流量は総量で３０ｌ／分とし
た。
−Ｈ2ガス）組成と、Ｃｕリードフレームの酸化膜厚の
関係を示すグラフである。ペレット付け機の温度を３７
０℃に設定し、雰囲気ガス流量は総量で３０ｌ／分とし
た。
【００４９】ペレット付け機通過後の酸化膜厚は、いず
れのガス組成中においても約１０Å程度で、雰囲気ガス
組成による有意差はほとんど無い。通常の半田ペレット
付けプロセスでは雰囲気ガス組成をＮ2／２０％Ｈ2で行
っているが、この結果から、Ｈ2ガスの割合が５％付近
まで低下してもＣｕリードフレームに対するペレット付
け機の還元力は十分あることが分かった。
れのガス組成中においても約１０Å程度で、雰囲気ガス
組成による有意差はほとんど無い。通常の半田ペレット
付けプロセスでは雰囲気ガス組成をＮ2／２０％Ｈ2で行
っているが、この結果から、Ｈ2ガスの割合が５％付近
まで低下してもＣｕリードフレームに対するペレット付
け機の還元力は十分あることが分かった。
【００５０】この結果から、半導体装置の製造工程にお
けるペレット付け機の雰囲気ガスは、Ｈ2ガスが５〜２
０％で残りが実質的にＮ2ガスよりなる還元性ガスがよ
いことが分かった。
けるペレット付け機の雰囲気ガスは、Ｈ2ガスが５〜２
０％で残りが実質的にＮ2ガスよりなる還元性ガスがよ
いことが分かった。
【００５１】以上本発明の一実施例に基ずき説明した
が、例えば、ペレットが半田接合される基板はヘッダに
限らず、一般的なリードフレームにおけるタブであって
もよく、また、気密封止パッケージにおけるベース、あ
るいは、ハイブリッドＩＣ等におけるモジュール基板や
プリント配線基板等の実装基板であってもよい。
が、例えば、ペレットが半田接合される基板はヘッダに
限らず、一般的なリードフレームにおけるタブであって
もよく、また、気密封止パッケージにおけるベース、あ
るいは、ハイブリッドＩＣ等におけるモジュール基板や
プリント配線基板等の実装基板であってもよい。
【００５２】また、以上の説明では、パワートランジス
タに適用した場合で説明したが、パワーＩＣや一般的な
ＩＣ、ハイブリッドＩＣ等の半導体装置全般に適用する
ことができる。
タに適用した場合で説明したが、パワーＩＣや一般的な
ＩＣ、ハイブリッドＩＣ等の半導体装置全般に適用する
ことができる。
【００５３】
【発明の効果】本発明によれば、ＣｕまたはＣｕ合金か
らなる半導体用リードフレーム表面の酸化膜厚を半田付
け工程導入前に測定し、前記で規定した膜厚のリードフ
レーム表面に半田付けすることによって、リードフレー
ムと半導体素子の半田付け不良を無くすことができ、半
導体装置の半田ペレット付け時における歩留りを向上す
ることができる。
らなる半導体用リードフレーム表面の酸化膜厚を半田付
け工程導入前に測定し、前記で規定した膜厚のリードフ
レーム表面に半田付けすることによって、リードフレー
ムと半導体素子の半田付け不良を無くすことができ、半
導体装置の半田ペレット付け時における歩留りを向上す
ることができる。
【図１】本発明の実施例の製造工程を説明するフローチ
ャートである。
ャートである。
【図２】本発明の一実施例であるパワートランジスタの
模式断面図である。
模式断面図である。
【図３】本発明の一実施例であるパワートランジスタに
使用されるリードフレーム、ペレットおよびワイヤの組
み立て体の模式図である。
使用されるリードフレーム、ペレットおよびワイヤの組
み立て体の模式図である。
【図４】本発明の半田ペレット付け機のＣｕ合金リード
フレームの還元能力を示すグラフである。
フレームの還元能力を示すグラフである。
【図５】本発明のリードフレームのＣｕ酸化膜厚と半田
濡れ広がりの関係を示すグラフである。
濡れ広がりの関係を示すグラフである。
【図６】本発明のリードフレームのＣｕ酸化膜厚とペレ
ット付け後の半田ボイド率の関係を示すグラフである。
ット付け後の半田ボイド率の関係を示すグラフである。
【図７】本発明の３０℃における各相対湿度での保管期
間とリードフレームのＣｕ酸化膜厚の関係を示すグラフ
である。
間とリードフレームのＣｕ酸化膜厚の関係を示すグラフ
である。
【図８】本発明のインヒビタ処理したリードフレームの
Ｃｕ酸化膜厚の経時変化を示すグラフである。
Ｃｕ酸化膜厚の経時変化を示すグラフである。
【図９】本発明のペレット付け機の雰囲気ガス組成とリ
ードフレームのＣｕ酸化膜厚の関係を示すグラフであ
る。
ードフレームのＣｕ酸化膜厚の関係を示すグラフであ
る。
【図１０】カソード還元法による酸化膜厚の測定法の説
明図である。
明図である。
１…リードフレーム、２…外枠、２ａ…位置決め孔、３
…ダム部材、４，５，６…アウタリード、７，８…イン
ナリード、９…ヘッダ吊りリード、１０…ヘッダ（基
板）、１１…屈曲部、１２…ペレット、１３…半田層、
２１…ワイヤ、２２…樹脂封止体。
…ダム部材、４，５，６…アウタリード、７，８…イン
ナリード、９…ヘッダ吊りリード、１０…ヘッダ（基
板）、１１…屈曲部、１２…ペレット、１３…半田層、
２１…ワイヤ、２２…樹脂封止体。
フロントページの続き (72)発明者 羽鳥 和夫 群馬県高崎市西横手町111番地 株式会社 日立製作所半導体グループ内 Ｆターム(参考） 5F067 AB01 AB10 BD01 BE04 CA04 EA04
Claims (5)
- 【請求項１】 ＣｕまたはＣｕ合金から成るリードフレ
ーム表面に半導体素子を半田付けする半導体装置の製法
において、半田付け工程前に前記リードフレーム表面の
酸化膜の厚さを測定し、所望の酸化膜の厚さのものにつ
いて還元性雰囲気中で加熱し、所望の酸化膜の厚さにし
た後、前記半田付けを行なうことを特徴とする半導体装
置の製法。 - 【請求項２】 前記リードフレームは、その表面にめっ
きが施されていないものを用いる請求項１に記載の半導
体装置の製法。 - 【請求項３】 前記還元性雰囲気は、Ｈ2が５〜２０体
積％、残りが実質的にＮ2である還元性ガスである請求
項１または２に記載の半導体装置の製法。 - 【請求項４】 ＣｕまたはＣｕ合金から成るリードフレ
ーム表面に半導体素子を半田付けする半導体装置用リー
ドフレームの管理法において、前記リードフレームは、
温度２５±５℃、湿度６０％ＲＨ以下の環境下で保管す
ることを特徴とする半導体装置用リードフレームの管理
法。 - 【請求項５】 ＣｕまたはＣｕ合金から成るリードフレ
ーム表面に半導体素子を半田付けする半導体装置用リー
ドフレームの管理法において、前記リードフレームは、
ベンゾトリアゾール処理による酸化防止処理を施してか
ら保管することを特徴とする半導体装置用リードフレー
ムの管理法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34334399A JP2001160610A (ja) | 1999-12-02 | 1999-12-02 | 半導体装置の製法と半導体装置用リードフレームの管理法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34334399A JP2001160610A (ja) | 1999-12-02 | 1999-12-02 | 半導体装置の製法と半導体装置用リードフレームの管理法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001160610A true JP2001160610A (ja) | 2001-06-12 |
Family
ID=18360795
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34334399A Pending JP2001160610A (ja) | 1999-12-02 | 1999-12-02 | 半導体装置の製法と半導体装置用リードフレームの管理法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001160610A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006247740A (ja) * | 2005-03-14 | 2006-09-21 | Kobe Steel Ltd | プレス加工用銅又は銅合金板条 |
| CN102403223A (zh) * | 2011-10-25 | 2012-04-04 | 丹东安顺微电子有限公司 | 改善贮存时间Ts一致性的功率晶体管制造方法 |
-
1999
- 1999-12-02 JP JP34334399A patent/JP2001160610A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006247740A (ja) * | 2005-03-14 | 2006-09-21 | Kobe Steel Ltd | プレス加工用銅又は銅合金板条 |
| JP4603394B2 (ja) * | 2005-03-14 | 2010-12-22 | 株式会社神戸製鋼所 | プレス加工用銅又は銅合金板条 |
| CN102403223A (zh) * | 2011-10-25 | 2012-04-04 | 丹东安顺微电子有限公司 | 改善贮存时间Ts一致性的功率晶体管制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5675177A (en) | Ultra-thin noble metal coatings for electronic packaging | |
| CN100433300C (zh) | 封装组件和半导体封装 | |
| US6593643B1 (en) | Semiconductor device lead frame | |
| US6933614B2 (en) | Integrated circuit die having a copper contact and method therefor | |
| JP2543619B2 (ja) | 半導体装置用リ―ドフレ―ム | |
| US6664175B2 (en) | Method of forming ruthenium interconnect for an integrated circuit | |
| JP2009526381A (ja) | 半導体ｑｆｎ／ｓｏｎデバイス用のアルミニウム・リードフレーム | |
| JP2005203781A (ja) | メッキされた導電リード上の成長形成を減少させるための方法および装置 | |
| JP2003197847A (ja) | 半導体装置およびその製造方法 | |
| JPH09503102A (ja) | 電子部品パッケージを組立てる方法 | |
| US5780931A (en) | Surface mounting semiconductor device and semiconductor mounting component | |
| KR100702956B1 (ko) | 반도체 팩키지용 리드프레임 및 그 제조 방법 | |
| JPS59155161A (ja) | 半導体素子のボンデイング用ワイヤ | |
| JPH07326701A (ja) | 電気電子部品用導電材、リードフレ−ム及びそれを使用した半導体集積回路 | |
| JP2003197827A (ja) | 半導体装置およびその製造方法 | |
| JP2001160610A (ja) | 半導体装置の製法と半導体装置用リードフレームの管理法 | |
| JP7032239B2 (ja) | リードフレーム材およびその製造方法ならびに半導体パッケージ | |
| JPS6349382B2 (ja) | ||
| US20060255437A1 (en) | Lead-free semiconductor device | |
| JP2009016608A (ja) | 半導体装置及びその製造方法 | |
| JP3402228B2 (ja) | 鉛を含まない錫ベース半田皮膜を有する半導体装置 | |
| US20230096480A1 (en) | Anti-whisker counter measure using a method for multiple layer plating of a lead frame | |
| JP3481448B2 (ja) | リードフレーム | |
| JPS59139661A (ja) | 半導体装置 | |
| JPH08153843A (ja) | 半導体チップ実装用リードフレーム |