JP2001159614A - パターン検査方法及びパターン検査装置 - Google Patents
パターン検査方法及びパターン検査装置Info
- Publication number
- JP2001159614A JP2001159614A JP34476099A JP34476099A JP2001159614A JP 2001159614 A JP2001159614 A JP 2001159614A JP 34476099 A JP34476099 A JP 34476099A JP 34476099 A JP34476099 A JP 34476099A JP 2001159614 A JP2001159614 A JP 2001159614A
- Authority
- JP
- Japan
- Prior art keywords
- inspection
- pattern
- circuit
- inspected
- algorithm
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Length Measuring Devices By Optical Means (AREA)
- Length Measuring Devices With Unspecified Measuring Means (AREA)
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
Abstract
(57)【要約】
【課題】 被検査体のロットが変更された場合や、難し
いとされているOPCパターンの検査でも、それぞれに
適切な検査アルゴリズムを選択することにより、被検査
体の欠陥を確実に検出できるようにしたパターン検査方
法と装置を提供すること。 【解決手段】 被検査体に形成されたパターンとそのパ
ターンの設計データとを検査アルゴリズム3a、3b…
3n、33a、33b…33nにより比較して、パター
ンの欠陥検査をおこなうに際し、検査アルゴリズムは、
記憶手段に複数個格納されているものから選択されてタ
ーゲット基板2、32に伝送して用いる。
いとされているOPCパターンの検査でも、それぞれに
適切な検査アルゴリズムを選択することにより、被検査
体の欠陥を確実に検出できるようにしたパターン検査方
法と装置を提供すること。 【解決手段】 被検査体に形成されたパターンとそのパ
ターンの設計データとを検査アルゴリズム3a、3b…
3n、33a、33b…33nにより比較して、パター
ンの欠陥検査をおこなうに際し、検査アルゴリズムは、
記憶手段に複数個格納されているものから選択されてタ
ーゲット基板2、32に伝送して用いる。
Description
【0001】
【発明の属する技術分野】本発明は、半導体ウエハにパ
ターンを形成する際に用いるマスクやレチクル等の被検
査体の欠陥検査技術に係わり、特に、検査に用いる複数
のアルゴリズム回路を任意に切り替えることができる被
検査体の欠陥検査技術に関する。
ターンを形成する際に用いるマスクやレチクル等の被検
査体の欠陥検査技術に係わり、特に、検査に用いる複数
のアルゴリズム回路を任意に切り替えることができる被
検査体の欠陥検査技術に関する。
【0002】
【従来の技術】半導体ウエハのパターンを形成する際に
用いるマスクやレチクルの欠陥検査に用いるパターン欠
陥検査装置は、例えば、特開平6−341959号公報
に開示されている装置が用いられている。すなわち、パ
ターン欠陥検査装置の概略構成について図5を参照して
説明すると、同図において、51は磁気テープを示し、
半導体集積回路の製造工程等で用いられるマスクの設計
パターンは、個々の形状と位置とが数値で表現される細
かな単位図形の集合(図形データ)として現わされて、
通常、磁気テープ51などの媒体を介して供給される。
用いるマスクやレチクルの欠陥検査に用いるパターン欠
陥検査装置は、例えば、特開平6−341959号公報
に開示されている装置が用いられている。すなわち、パ
ターン欠陥検査装置の概略構成について図5を参照して
説明すると、同図において、51は磁気テープを示し、
半導体集積回路の製造工程等で用いられるマスクの設計
パターンは、個々の形状と位置とが数値で表現される細
かな単位図形の集合(図形データ)として現わされて、
通常、磁気テープ51などの媒体を介して供給される。
【0003】供給された図形データは、磁気ディスク5
2に記憶され、CPU(中央処理装置)53もしくはC
PU53によって制御される図示しないDMA装置等の
周辺装置を介してビット展開回路54に送られ、このビ
ット展開回路54でビットデータに変換された後にビッ
トマップメモリ55に記憶される。
2に記憶され、CPU(中央処理装置)53もしくはC
PU53によって制御される図示しないDMA装置等の
周辺装置を介してビット展開回路54に送られ、このビ
ット展開回路54でビットデータに変換された後にビッ
トマップメモリ55に記憶される。
【0004】ビットマップメモリ55に記憶された設計
パターンデーダは、後述するリサイズ処理回路56を介
して読出し回路57によって読み出された後に分布関数
回路58に入力される。なお、リサイズ処理回路56
は、リアルタイムのリサイズ機能を有している。
パターンデーダは、後述するリサイズ処理回路56を介
して読出し回路57によって読み出された後に分布関数
回路58に入力される。なお、リサイズ処理回路56
は、リアルタイムのリサイズ機能を有している。
【0005】分布関数回路58は、後述する検出光学系
65の解像性能を示す点広がり関数を用いて設計パター
ンデータを重み付け加算し、多値化して基準データを作
り出し、これを比較回路59に供給する。
65の解像性能を示す点広がり関数を用いて設計パター
ンデータを重み付け加算し、多値化して基準データを作
り出し、これを比較回路59に供給する。
【0006】一方、被検査パターンを走査して画像情報
を得るための画像情報取得装置60が設けられている。
この画像情報取得装置60は、パターンの描かれた被検
査マスク61を支持するX−Yステージ62と、このX
−Yステージ62上の被検査マスク61を照明する照明
光源63および照明光学系64と、被検査マスク61を
透過した光を検出光学系65を介して受光する一次元セ
ンサアレイ66とで構成されている。
を得るための画像情報取得装置60が設けられている。
この画像情報取得装置60は、パターンの描かれた被検
査マスク61を支持するX−Yステージ62と、このX
−Yステージ62上の被検査マスク61を照明する照明
光源63および照明光学系64と、被検査マスク61を
透過した光を検出光学系65を介して受光する一次元セ
ンサアレイ66とで構成されている。
【0007】X−Yステージ62は、ステージ駆動回路
67を介してCPU53の指令にしたがって駆動され
る。また、ステージ駆動回路67は、その実際の移動量
を検出する。そして、この位置情報に基いてタイミング
回路68が各部の動作を規定するタイミング信号を作成
する。一次元センサアレイ66の出力は、タイミング回
路68から与えられたタイミング信号で読み出される。
この読み出された信号は、センサ信号処理回路69でデ
ジタル化され、観測データとして比較回路59に供給さ
れる。
67を介してCPU53の指令にしたがって駆動され
る。また、ステージ駆動回路67は、その実際の移動量
を検出する。そして、この位置情報に基いてタイミング
回路68が各部の動作を規定するタイミング信号を作成
する。一次元センサアレイ66の出力は、タイミング回
路68から与えられたタイミング信号で読み出される。
この読み出された信号は、センサ信号処理回路69でデ
ジタル化され、観測データとして比較回路59に供給さ
れる。
【0008】比較回路59は、分布関数回路58から供
給された設計パターンデータ(実際にはリサイズ処理回
路56でリサイズ処理されたパターンデータ)とセンサ
信号処理回路69から与えられた観測テータとを、所定
のさまざまなアルゴリズムにしたがって比較照合して差
異を検出し、予め設定されている閾値を越えた差異を発
見した場合には、これを欠陥としてCPU53に入力す
る。CPU53に入力された欠陥情報は記憶される。こ
の欠陥情報は、後にその座標位置が表示されたり、たと
えばマスク修正装置へ入力されたりして各種の形態で利
用される。
給された設計パターンデータ(実際にはリサイズ処理回
路56でリサイズ処理されたパターンデータ)とセンサ
信号処理回路69から与えられた観測テータとを、所定
のさまざまなアルゴリズムにしたがって比較照合して差
異を検出し、予め設定されている閾値を越えた差異を発
見した場合には、これを欠陥としてCPU53に入力す
る。CPU53に入力された欠陥情報は記憶される。こ
の欠陥情報は、後にその座標位置が表示されたり、たと
えばマスク修正装置へ入力されたりして各種の形態で利
用される。
【0009】なお、比較回路で用いられているアルゴリ
ズムは、既知の微分処理、パターンの膨張・縮退および
特定微分方向以外の線分検出等が用いられる。また、こ
れらのアルゴリズムを応用して高速に処理するために、
ハードウエア回路で実現している。そのためにアルゴリ
ズムは固定された回路で実現されている。
ズムは、既知の微分処理、パターンの膨張・縮退および
特定微分方向以外の線分検出等が用いられる。また、こ
れらのアルゴリズムを応用して高速に処理するために、
ハードウエア回路で実現している。そのためにアルゴリ
ズムは固定された回路で実現されている。
【0010】
【発明が解決しようとする課題】一般に、被検査体であ
るレチクルやマスクの欠陥の種類は図6に示すように、
パターンの切断(断線)71、橋かけ(短絡)72、凹
み73、突起74、白点(ピンホール)75および黒点
76等が知られている。また、場合によってはパターン
の太りや細りも検査することもある。これらの欠陥は、
設計された回路パターンのパターン形状によって発生の
状況が異なる。
るレチクルやマスクの欠陥の種類は図6に示すように、
パターンの切断(断線)71、橋かけ(短絡)72、凹
み73、突起74、白点(ピンホール)75および黒点
76等が知られている。また、場合によってはパターン
の太りや細りも検査することもある。これらの欠陥は、
設計された回路パターンのパターン形状によって発生の
状況が異なる。
【0011】これらの欠陥の検出に際しては、検出部の
走査によって位置情報を時間情報に変え、面情報を線情
報に変えて検出して処理部(不図示)に伝達して処理し
ている。この場合、微細な欠陥を検出しようとすると検
出する画素サイズを小さくしなければならない。しか
し、画素サイズが小さくなると、その二乗に反比例して
検出すべき情報量が増加する。さらに、画素サイズが小
さくなると、その二乗に比例して検出に利用できる単位
時間当りの光または電子の量が少なくなる。
走査によって位置情報を時間情報に変え、面情報を線情
報に変えて検出して処理部(不図示)に伝達して処理し
ている。この場合、微細な欠陥を検出しようとすると検
出する画素サイズを小さくしなければならない。しか
し、画素サイズが小さくなると、その二乗に反比例して
検出すべき情報量が増加する。さらに、画素サイズが小
さくなると、その二乗に比例して検出に利用できる単位
時間当りの光または電子の量が少なくなる。
【0012】それらによる情報量の増加は、情報の伝達
速度および処理速度を上げることで、また、単位時間の
光または電子の量の減少は、それぞれのスポットの輝度
を上げることである程度は解決することが可能である
が、情報量が二乗に比例して変化するため、実際問題と
して回路パターンの全域に亘って全ての欠陥を検出する
ことは極めて困難である。
速度および処理速度を上げることで、また、単位時間の
光または電子の量の減少は、それぞれのスポットの輝度
を上げることである程度は解決することが可能である
が、情報量が二乗に比例して変化するため、実際問題と
して回路パターンの全域に亘って全ての欠陥を検出する
ことは極めて困難である。
【0013】そのため、回路パターンに応じて、例え
ば、着目パターン等を定めてそれぞれそれに対応した検
査項目を行う場合があるが、この場合も、検査項目毎に
固定された検査アルゴリズムによって行っているため、
被検査体のロットが変わる度に検査アルゴリズムを交換
する必要がある。そのため、様々なロットが混在して流
されてくる場合の、実際の検査工程では極めて検査効率
が悪い。
ば、着目パターン等を定めてそれぞれそれに対応した検
査項目を行う場合があるが、この場合も、検査項目毎に
固定された検査アルゴリズムによって行っているため、
被検査体のロットが変わる度に検査アルゴリズムを交換
する必要がある。そのため、様々なロットが混在して流
されてくる場合の、実際の検査工程では極めて検査効率
が悪い。
【0014】また、年々、半導体ウエハ上に転写される
回路パターンは微細化してきており、そのため、露光装
置の解像力の限界によって、転写された回路パターンの
コーナーやエッジ部では図7に示すように、丸く鈍った
ように焼き付けられてしまう場合が発生している。
回路パターンは微細化してきており、そのため、露光装
置の解像力の限界によって、転写された回路パターンの
コーナーやエッジ部では図7に示すように、丸く鈍った
ように焼き付けられてしまう場合が発生している。
【0015】そこで、設計通りのパターンにするため
に、予め回路パターンに合わせた1つまたは複数の補助
パターンであるOPC(OPC:Optica1 Pr
oximty Correction Patter
n)を設けるようになってきている。それらは例えば、
特開平10−187977号公報に開示されているよう
に、矩形の回路パターンの周辺部であるコーナ部の近く
に、四辺形に近い補助パターンを追加して配置してい
る。
に、予め回路パターンに合わせた1つまたは複数の補助
パターンであるOPC(OPC:Optica1 Pr
oximty Correction Patter
n)を設けるようになってきている。それらは例えば、
特開平10−187977号公報に開示されているよう
に、矩形の回路パターンの周辺部であるコーナ部の近く
に、四辺形に近い補助パターンを追加して配置してい
る。
【0016】しかしながら、これら補助パターンが形成
されているマスクやレチクルを検査するためには、極小
の位置合わせが必要になり、従来の検査アルゴリズで
は、特に、回路パターンのコーナーやエッジ部の欠陥検
出精度が低下する傾向にあることが知れており対応でき
ない。また、回路パターンを撮像して得た実パターンの
分解能もパターン幅に近づいてきているため、従来の固
定された検査アルゴリズムでは、それらに適切に対応で
きなくなってきている。
されているマスクやレチクルを検査するためには、極小
の位置合わせが必要になり、従来の検査アルゴリズで
は、特に、回路パターンのコーナーやエッジ部の欠陥検
出精度が低下する傾向にあることが知れており対応でき
ない。また、回路パターンを撮像して得た実パターンの
分解能もパターン幅に近づいてきているため、従来の固
定された検査アルゴリズムでは、それらに適切に対応で
きなくなってきている。
【0017】本発明は上記課題を解決するためになされ
たものであり、被検査体のロットが変更された場合や、
難しいとされているOPCパターンの検査でも、それぞ
れに適切な検査アルゴリズムを選択することにより、被
検査体の欠陥を確実に検出できるようにしたパターン検
査方法と装置を提供することを目的としている。
たものであり、被検査体のロットが変更された場合や、
難しいとされているOPCパターンの検査でも、それぞ
れに適切な検査アルゴリズムを選択することにより、被
検査体の欠陥を確実に検出できるようにしたパターン検
査方法と装置を提供することを目的としている。
【0018】
【課題を解決するための手段】請求項1の発明による手
段によれば、被検査体に形成されたパターンと該パター
ンの設計データとを検査アルゴリズムにより比較して前
記パターンの欠陥検査をおこなうパターン検査方法にお
いて、前記検査アルゴリズムは、記憶手段に複数個格納
されているものから選択されてターゲット基板に伝送さ
れて用いられることを特徴とするパターン検査方法であ
る。
段によれば、被検査体に形成されたパターンと該パター
ンの設計データとを検査アルゴリズムにより比較して前
記パターンの欠陥検査をおこなうパターン検査方法にお
いて、前記検査アルゴリズムは、記憶手段に複数個格納
されているものから選択されてターゲット基板に伝送さ
れて用いられることを特徴とするパターン検査方法であ
る。
【0019】また請求項2の発明による手段によれば、
前記検査アルゴリズムは、前記被検査体を検査する際に
複数の前記検査アルゴリズムが切り替えられながら用い
られることを特徴とするパターン検査方法である。
前記検査アルゴリズムは、前記被検査体を検査する際に
複数の前記検査アルゴリズムが切り替えられながら用い
られることを特徴とするパターン検査方法である。
【0020】また前記検査アルゴリズムは、予め前記被
検査体に対して最適な検査アルゴリズムが設定されてい
る場合は、該検査アルゴリズムが用いられることを特徴
とするパターン検査方法である。
検査体に対して最適な検査アルゴリズムが設定されてい
る場合は、該検査アルゴリズムが用いられることを特徴
とするパターン検査方法である。
【0021】また請求項3の発明による手段によれば、
装置の制御プログラムや被検査体の検査アルゴリズムが
格納されている上位コンピュータと、この上位コンピュ
ータに接続され前記上位コンピュータから伝送された検
査アルゴリズムにより前記被検査体のパターン検査を行
うターゲット基板とを有することを特徴とするパターン
検査装置である。
装置の制御プログラムや被検査体の検査アルゴリズムが
格納されている上位コンピュータと、この上位コンピュ
ータに接続され前記上位コンピュータから伝送された検
査アルゴリズムにより前記被検査体のパターン検査を行
うターゲット基板とを有することを特徴とするパターン
検査装置である。
【0022】また請求項4の発明による手段によれば、
前記ターゲット基板は、前記被検査体に応じて前記検査
アルゴリズムを選択する選択回路と、この選択回路に接
続し前記検査アルゴリズムにより前記被検査体に対して
欠陥検査を行う検査回路とを有することを特徴とするパ
ターン検査装置である。
前記ターゲット基板は、前記被検査体に応じて前記検査
アルゴリズムを選択する選択回路と、この選択回路に接
続し前記検査アルゴリズムにより前記被検査体に対して
欠陥検査を行う検査回路とを有することを特徴とするパ
ターン検査装置である。
【0023】また請求項5の発明による手段によれば、
前記ターゲット基板は、前記被検査体に応じて前記検査
アルゴリズムを選択するロジック回路と、このロジック
回路に接続し再構築可能な可変論理集積回路とを有する
ことを特徴とするパターン検査装置である。
前記ターゲット基板は、前記被検査体に応じて前記検査
アルゴリズムを選択するロジック回路と、このロジック
回路に接続し再構築可能な可変論理集積回路とを有する
ことを特徴とするパターン検査装置である。
【0024】また、前記可変論理集積回路は、相互に接
続されたPLD回路とスイッチマトリックス回路とを有
することを特徴とするパターン検査装置である。
続されたPLD回路とスイッチマトリックス回路とを有
することを特徴とするパターン検査装置である。
【0025】
【発明の実施の形態】以下、本発明の実施の形態をレチ
クル検査装置にて適用した一例を、図面を参照して説明
する。
クル検査装置にて適用した一例を、図面を参照して説明
する。
【0026】図1はレチクル検査装置の検査機能部の基
本構成を示すブロック図である。すなわち、検査機能部
は大別すると、上位コンピュータ1とターゲット基板2
に大別することができる。上位コンピュータ1には後述
するレチクル検査装置への被検査体(不図示)のローデ
ィングやアンローディングを制御するプログラム等と共
に、ファイルに被検査体のロット毎に対応した検査アル
ゴリズム3a、3b…3nや、補助パターンであるOP
Cに対応した検査アルゴリズム3a、3b…3n等が格
納されている。
本構成を示すブロック図である。すなわち、検査機能部
は大別すると、上位コンピュータ1とターゲット基板2
に大別することができる。上位コンピュータ1には後述
するレチクル検査装置への被検査体(不図示)のローデ
ィングやアンローディングを制御するプログラム等と共
に、ファイルに被検査体のロット毎に対応した検査アル
ゴリズム3a、3b…3nや、補助パターンであるOP
Cに対応した検査アルゴリズム3a、3b…3n等が格
納されている。
【0027】ターゲット基板2には、上位コンピュータ
1に接続された選択回路4とこの選択回路4に接続した
検査回路5が収納されている。選択回路4は被検査体毎
に入力手段(不図示)から入力され入力情報に応じて、
上位コンピュータ1に格納されている検査アルゴリズム
3a、3b…3nを選択して検査回路5に伝達するする
機能を有している。また、検査回路5は選択回路4によ
り伝達された検査アルゴリズム3a、3b…3nを実行
して被検査体に対しての所定の検査を行う機能を有して
いる。
1に接続された選択回路4とこの選択回路4に接続した
検査回路5が収納されている。選択回路4は被検査体毎
に入力手段(不図示)から入力され入力情報に応じて、
上位コンピュータ1に格納されている検査アルゴリズム
3a、3b…3nを選択して検査回路5に伝達するする
機能を有している。また、検査回路5は選択回路4によ
り伝達された検査アルゴリズム3a、3b…3nを実行
して被検査体に対しての所定の検査を行う機能を有して
いる。
【0028】これらの構成で、被検査体が特定されると
入力手段(不図示)が被検査体の情報を選択回路4に入
力する。入力手段は例えば被検査体に予め設けられてい
る識別マークを光学的に読み取って被検査体を識別す
る。この識別結果に応じて入力手段から被検査体の識別
情報が入力された選択回路4は、予め被検査体に対応し
て定められている検査アルゴリズム3a、3b…3nを
上位コンピュータ1に格納されている検査アルゴリズム
3a、3b…3nの中から選択して検査回路5に伝達す
る。
入力手段(不図示)が被検査体の情報を選択回路4に入
力する。入力手段は例えば被検査体に予め設けられてい
る識別マークを光学的に読み取って被検査体を識別す
る。この識別結果に応じて入力手段から被検査体の識別
情報が入力された選択回路4は、予め被検査体に対応し
て定められている検査アルゴリズム3a、3b…3nを
上位コンピュータ1に格納されている検査アルゴリズム
3a、3b…3nの中から選択して検査回路5に伝達す
る。
【0029】つまり、上位コンピュータ1はターゲット
基板2をホールド状態にして、ターゲット基板2がダウ
ンロードできる状態にする。この状態で上位コンピュー
タ1は格納している複数の検査アルゴリズム3a、3b
…3nのファイルの中から被検査体に対応した検査アル
ゴリズム3a、3b…3nのファイルをターゲット基板
2の検査回路5に転送する。転送にあたってのタイミン
グとコントロールは選択回路4が行う。転送が完了する
と検査回路5では検査アルゴリズム3a、3b…3nに
したがって、検査アルゴリズム3a、3b…3nを順
次、切換えながら被検査体に対して検査を行う。
基板2をホールド状態にして、ターゲット基板2がダウ
ンロードできる状態にする。この状態で上位コンピュー
タ1は格納している複数の検査アルゴリズム3a、3b
…3nのファイルの中から被検査体に対応した検査アル
ゴリズム3a、3b…3nのファイルをターゲット基板
2の検査回路5に転送する。転送にあたってのタイミン
グとコントロールは選択回路4が行う。転送が完了する
と検査回路5では検査アルゴリズム3a、3b…3nに
したがって、検査アルゴリズム3a、3b…3nを順
次、切換えながら被検査体に対して検査を行う。
【0030】この場合、従来のようにターゲット基板2
内に固定の検査アルゴリズム3a、3b…3nを収納し
たものに比べると、上述の実施の形態では、検査アルゴ
リズム3a、3b…3nの格納に上位コンピュータ1の
メモリを用いている。上位コンピュータ1のメモリは、
その記憶容量が十分な大きさであるため、様々な検査ア
ルゴリズム3a、3b…3nの全てを一括してファイル
に格納しておくことができる。
内に固定の検査アルゴリズム3a、3b…3nを収納し
たものに比べると、上述の実施の形態では、検査アルゴ
リズム3a、3b…3nの格納に上位コンピュータ1の
メモリを用いている。上位コンピュータ1のメモリは、
その記憶容量が十分な大きさであるため、様々な検査ア
ルゴリズム3a、3b…3nの全てを一括してファイル
に格納しておくことができる。
【0031】したがって、被検査体のロットが変更した
場合でも、また、被検査体に補助パターン等が形成され
ているものの検査でも、それぞれに対応した検査アルゴ
リズム3a、3b…3nによって、正確な検査を行うこ
とができる。
場合でも、また、被検査体に補助パターン等が形成され
ているものの検査でも、それぞれに対応した検査アルゴ
リズム3a、3b…3nによって、正確な検査を行うこ
とができる。
【0032】次に、上述の検査機能部を有するレチクル
検査装置の実施の形態の一例を図2を参照して説明す
る。図2は本発明のレチクル検査装置の一例を示す構成
図である。
検査装置の実施の形態の一例を図2を参照して説明す
る。図2は本発明のレチクル検査装置の一例を示す構成
図である。
【0033】すなわち、レチクル検査装置は、レチクル
に形成されている被検査パターンの画像データ(センサ
データ)と、この画像パターンを設計する際に用いる設
計データ等の参照データとを比較して、被検査パターン
の欠陥を検出している。
に形成されている被検査パターンの画像データ(センサ
データ)と、この画像パターンを設計する際に用いる設
計データ等の参照データとを比較して、被検査パターン
の欠陥を検出している。
【0034】したがってその構成は、センサデータ作成
のために、被検査体の被検査パターンを走査して画像情
報を得るための画像情報取得部11と、この画像情報取
得部11で取得した画像信号をA/D変換してセンサデ
ータを生成するA/D変換器12を具備している。
のために、被検査体の被検査パターンを走査して画像情
報を得るための画像情報取得部11と、この画像情報取
得部11で取得した画像信号をA/D変換してセンサデ
ータを生成するA/D変換器12を具備している。
【0035】画像情報取得部11は、パターンの描かれ
た被検査体13を支持するX−Yステージ14と、この
X−Yステージ14上の被検査体13を照明する照明光
源15および照明光学系l6と、被検査体13を透過し
た光を検出光学系17を介して受光する一次元センサア
レイ18とで構成されている。
た被検査体13を支持するX−Yステージ14と、この
X−Yステージ14上の被検査体13を照明する照明光
源15および照明光学系l6と、被検査体13を透過し
た光を検出光学系17を介して受光する一次元センサア
レイ18とで構成されている。
【0036】X−Yステージ14は、ステージ駆動回路
19を介して上位コンピュータ1の指令にしたがって駆
動され、また、ステージ駆動回路19によりその実際の
移動量を検出し位置情報を特定する。そして、その位置
情報に基づいてタイミング回路20が各部の動作を規定
するタイミング信号を作成する。一次元センサアレイ1
8の出力は、タイミング回路20から与えられたタイミ
ング信号で読み出される。この読み出された信号は、A
/D変換器12でデジタル化され、センサデータとして
後述する比較回路21に供給される。
19を介して上位コンピュータ1の指令にしたがって駆
動され、また、ステージ駆動回路19によりその実際の
移動量を検出し位置情報を特定する。そして、その位置
情報に基づいてタイミング回路20が各部の動作を規定
するタイミング信号を作成する。一次元センサアレイ1
8の出力は、タイミング回路20から与えられたタイミ
ング信号で読み出される。この読み出された信号は、A
/D変換器12でデジタル化され、センサデータとして
後述する比較回路21に供給される。
【0037】また、参照データを生成するための、設計
データをビットパターンに展開し、かつ、画像情報取得
部11による画像の取り込み位置に対応する位置データ
を入力し、この位置データを用いて検査するパターンに
対応する参照データを発生する参照データ発生回路22
が設けられている。
データをビットパターンに展開し、かつ、画像情報取得
部11による画像の取り込み位置に対応する位置データ
を入力し、この位置データを用いて検査するパターンに
対応する参照データを発生する参照データ発生回路22
が設けられている。
【0038】これらの、センサデータと参照データとは
比較回路21で比較されて、被検査体13のパターン欠
陥が検出される。
比較回路21で比較されて、被検査体13のパターン欠
陥が検出される。
【0039】比較回路21は、参照データ発生回路22
で生成された参照データを一定の領域で切出す領域切出
し回路23と、この領域切出し回路23に接続され、領
域切出し回路23で切出された領域内の参照データの光
量を積算する光量積算回路24と、この光量積算回路2
4に接続され、領域切出し回路23で切出された領域内
の参照データの光量積算結果により、参照データのレべ
ルをレベル変換テーブル25に収納されている変換デー
タを選択してレべル変換するレベル変換回路26を具備
している。なお、レベル変換回路26に接続されたレベ
ル変換テーブル25に収納されている変換データは、予
め実験結果により作成されている。
で生成された参照データを一定の領域で切出す領域切出
し回路23と、この領域切出し回路23に接続され、領
域切出し回路23で切出された領域内の参照データの光
量を積算する光量積算回路24と、この光量積算回路2
4に接続され、領域切出し回路23で切出された領域内
の参照データの光量積算結果により、参照データのレべ
ルをレベル変換テーブル25に収納されている変換デー
タを選択してレべル変換するレベル変換回路26を具備
している。なお、レベル変換回路26に接続されたレベ
ル変換テーブル25に収納されている変換データは、予
め実験結果により作成されている。
【0040】また、レベル変換回路26の出力側にはレ
ベル比較回路27が接続されている。なお、このレベル
比較回路27にはA/D変換器12の出力側も接続され
ている。したがって、レベル比較回路27では、A/D
変換器12から入力されるセンサデータと、レベル変換
回路26でレべル変換されて入力される参照データとが
比較されて、それらのレべル差を求める差演算が行われ
る。
ベル比較回路27が接続されている。なお、このレベル
比較回路27にはA/D変換器12の出力側も接続され
ている。したがって、レベル比較回路27では、A/D
変換器12から入力されるセンサデータと、レベル変換
回路26でレべル変換されて入力される参照データとが
比較されて、それらのレべル差を求める差演算が行われ
る。
【0041】また、レベル比較回路27の出力側には、
レベル比較回路27の出力結果を、予め設定してある閾
値と比較して、欠陥部を検出する判定回路28が設けら
れている。
レベル比較回路27の出力結果を、予め設定してある閾
値と比較して、欠陥部を検出する判定回路28が設けら
れている。
【0042】これらの構成により、参照データと設計デ
ータとは精密に比較されて、被検査体にパターンの欠陥
である切断(断線)、橋かけ(短絡)、凹み、突起、白
点(ピンホール)および黒点等が存在する場合には確実
に検出される。
ータとは精密に比較されて、被検査体にパターンの欠陥
である切断(断線)、橋かけ(短絡)、凹み、突起、白
点(ピンホール)および黒点等が存在する場合には確実
に検出される。
【0043】また、これらの検査により得られたコーナ
ーに補助パターンが設けられたレチクルを用いて半導体
ウエハにパターンを露光して焼き付けた結果、図3に示
すような良好な焼付けが得られた。
ーに補助パターンが設けられたレチクルを用いて半導体
ウエハにパターンを露光して焼き付けた結果、図3に示
すような良好な焼付けが得られた。
【0044】次に、本発明の第2の実施の形態を図4を
参照して説明する。
参照して説明する。
【0045】図4はレチクル検査装置の検査機能部の基
本構成を示すブロック図である。すなわち、検査機能部
は大別すると、上位コンピュータ31とターゲット基板
32に大別することができる。
本構成を示すブロック図である。すなわち、検査機能部
は大別すると、上位コンピュータ31とターゲット基板
32に大別することができる。
【0046】上位コンピュータ31にはレチクル検査装
置への被検査体のローディングやアンローディングを制
御するプログラム等と共に、ファイルとして被検査体の
ロット毎に対応した検査アルゴリズム33a、33b…
33nや、補助パターンであるOPCに対応した検査ア
ルゴリズム33a、33b…33n等が格納されてい
る。これらのファイルはターゲット基板32に転送でき
るようになっている。
置への被検査体のローディングやアンローディングを制
御するプログラム等と共に、ファイルとして被検査体の
ロット毎に対応した検査アルゴリズム33a、33b…
33nや、補助パターンであるOPCに対応した検査ア
ルゴリズム33a、33b…33n等が格納されてい
る。これらのファイルはターゲット基板32に転送でき
るようになっている。
【0047】ターゲット基板32には、上位コンピュー
タ31に接続されたロジック回路部34と、このロジッ
ク回路部34にそれぞれ接続されている再構築可能なP
LD回路部35とスイッチマトリックス回路部36が設
けられている。また、PLD回路部35とスイッチマト
リックス回路部36とは相互に接続されている。
タ31に接続されたロジック回路部34と、このロジッ
ク回路部34にそれぞれ接続されている再構築可能なP
LD回路部35とスイッチマトリックス回路部36が設
けられている。また、PLD回路部35とスイッチマト
リックス回路部36とは相互に接続されている。
【0048】ロジック回路部34は、PLD回路部35
とスイッチマトリックス回路部36との2つの回路部に
上位コンピュータ1からダウンロードして検査アルゴリ
ズム33a、33b…33nの回路を再構築する機能を
有している。
とスイッチマトリックス回路部36との2つの回路部に
上位コンピュータ1からダウンロードして検査アルゴリ
ズム33a、33b…33nの回路を再構築する機能を
有している。
【0049】PLD回路部35とスイッチマトリックス
回路部36とは相互に接続され、PLD回路部35には
プログラマブルロジックデバイス(PLD)、例えばフ
イールドプログラマブルゲートアレイ(FPGA)を用
いて構成している。FPGAでは、プログラマブルロジ
ックセルが格子状に配列され、プログラマブルロジック
セル間に縦及び横の配線が敷設され、この配線とプログ
ラマブルロジックアレイの入出力端とが接続され、これ
ら縦及び横の配線の交差部にスイッチマトリックス回路
部36のマトリックススイッチが配設されている。SR
AM型FPGAでは、プログラマブルロジックアレイの
機能及びマトリックススイッチのオン/オフを内蔵SR
AMの内容で定めることが可能になっている。
回路部36とは相互に接続され、PLD回路部35には
プログラマブルロジックデバイス(PLD)、例えばフ
イールドプログラマブルゲートアレイ(FPGA)を用
いて構成している。FPGAでは、プログラマブルロジ
ックセルが格子状に配列され、プログラマブルロジック
セル間に縦及び横の配線が敷設され、この配線とプログ
ラマブルロジックアレイの入出力端とが接続され、これ
ら縦及び横の配線の交差部にスイッチマトリックス回路
部36のマトリックススイッチが配設されている。SR
AM型FPGAでは、プログラマブルロジックアレイの
機能及びマトリックススイッチのオン/オフを内蔵SR
AMの内容で定めることが可能になっている。
【0050】これらの構成により、上位コンピュータ3
1に保存されている複数の検査アルゴリズム33a、3
3b…33nのファイルの中から一つのファイルを取り
出して、ターゲット基板32にダウンロードする。
1に保存されている複数の検査アルゴリズム33a、3
3b…33nのファイルの中から一つのファイルを取り
出して、ターゲット基板32にダウンロードする。
【0051】それらの流れを詳細に説明すると、まず、
上位コンピュータ31はターゲット基板32をホールド
状態にして、ターゲット基板32がダウンロードできる
状態にする。この状態で上位コンピュータ31は、被検
査体に対応して保存されている複数の検査アルゴリズム
33a、33b…33nの路ファイルの中から任意のフ
ァイルをターゲット基板32にダウンロードする。な
お、ファイルは1つの検査アルゴリズム33a、33b
…33nに対して、PLD回路部35とスイッチマトリ
ックス回路部36との各回路部用に2個備えており、そ
れぞれの回路部35、36に転送される。転送にあたっ
てのタイミングとコントロールはロジック回路部34が
行う。
上位コンピュータ31はターゲット基板32をホールド
状態にして、ターゲット基板32がダウンロードできる
状態にする。この状態で上位コンピュータ31は、被検
査体に対応して保存されている複数の検査アルゴリズム
33a、33b…33nの路ファイルの中から任意のフ
ァイルをターゲット基板32にダウンロードする。な
お、ファイルは1つの検査アルゴリズム33a、33b
…33nに対して、PLD回路部35とスイッチマトリ
ックス回路部36との各回路部用に2個備えており、そ
れぞれの回路部35、36に転送される。転送にあたっ
てのタイミングとコントロールはロジック回路部34が
行う。
【0052】PLD回路部35とスイッチマトリックス
回路部36へのファイルの転送が完了すると、スイッチ
マトリックス回路部36とPLD回路部35は上位コン
ピュータ31からの指令でそれぞれの回路35、36が
作動し、被検査体(不図示)に対して検査アルゴリズム
3a、3b3nを実行し、所定の処理を行ってレチクル
の欠陥の有無を判定する。
回路部36へのファイルの転送が完了すると、スイッチ
マトリックス回路部36とPLD回路部35は上位コン
ピュータ31からの指令でそれぞれの回路35、36が
作動し、被検査体(不図示)に対して検査アルゴリズム
3a、3b3nを実行し、所定の処理を行ってレチクル
の欠陥の有無を判定する。
【0053】それにより、検査精度が低い被検査体のコ
ーナーやエッジ部やOPCでも確実に検査することがで
きる。
ーナーやエッジ部やOPCでも確実に検査することがで
きる。
【0054】なお、これらのレチクル検査装置の検査機
能部を用いたレチクル検査装置全体の構成は、上述の第
1の実施の形態で説明したレチクル検査装置の構成と同
様であるので、重複を避けるために説明は省略する。
能部を用いたレチクル検査装置全体の構成は、上述の第
1の実施の形態で説明したレチクル検査装置の構成と同
様であるので、重複を避けるために説明は省略する。
【0055】また、上記の各実施の形態では、被検査体
の検査中に複数の検査アルゴリズム順次切り替えるよう
にしたが、被検査体に対して最適な検査アルゴリズムが
決定している場合には、その最適な検査アルゴリズムで
被検査体の欠陥検査を行えばよく、その場合には、被検
査体の検査中に検査アルゴリズムを切り替えなくてよ
い。
の検査中に複数の検査アルゴリズム順次切り替えるよう
にしたが、被検査体に対して最適な検査アルゴリズムが
決定している場合には、その最適な検査アルゴリズムで
被検査体の欠陥検査を行えばよく、その場合には、被検
査体の検査中に検査アルゴリズムを切り替えなくてよ
い。
【0056】また、上述の実施の形態では、ファイルの
転送にあたってのタイミングとコントロールを選択回路
又はロジック回路部で行ったが、ターゲット基板にEE
ROMを搭載して、上位コンピュータからEEROMに
転送した後、転送を受けたEEROMからスイッチマト
リックス回路部とPLD回路部に転送するようにしても
よい。
転送にあたってのタイミングとコントロールを選択回路
又はロジック回路部で行ったが、ターゲット基板にEE
ROMを搭載して、上位コンピュータからEEROMに
転送した後、転送を受けたEEROMからスイッチマト
リックス回路部とPLD回路部に転送するようにしても
よい。
【0057】
【発明の効果】本発明によれば、被検査体のロットが変
更された場合や、コーナーやエッジ部や画素分解能に近
い複数の形状で構成されたOPCパターンの検査でも、
それぞれに適切な検査アルゴリズムを選択することによ
り、被検査体の欠陥を確実に検出できる。
更された場合や、コーナーやエッジ部や画素分解能に近
い複数の形状で構成されたOPCパターンの検査でも、
それぞれに適切な検査アルゴリズムを選択することによ
り、被検査体の欠陥を確実に検出できる。
【図1】レチクル検査装置の検査機能部の基本構成を示
すブロック図。
すブロック図。
【図2】本発明のレチクル検査装置の一例を示す構成
図。
図。
【図3】半導体ウエハにパターンを露光して焼き付けた
結果の説明図。
結果の説明図。
【図4】本発明の第2の実施の形態のレチクル検査装置
の検査機能部の基本構成を示すブロック図。
の検査機能部の基本構成を示すブロック図。
【図5】従来のパターン欠陥検査装置の概略構成図。
【図6】レチクルやマスクの欠陥の種類の説明図。
【図7】パターンのコーナーが焼付けで丸くなった説明
図。
図。
1、31…上位コンピュータ、2、32…ターゲット基
板、3a、3b…3n、33a、33b…33n…検査
アルゴリズム、4…選択回路、5…検査回路、34…ロ
ジック回路部、35…PLD回路部、36…スイッチマ
トリックス回路部
板、3a、3b…3n、33a、33b…33n…検査
アルゴリズム、4…選択回路、5…検査回路、34…ロ
ジック回路部、35…PLD回路部、36…スイッチマ
トリックス回路部
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 2F065 AA49 BB18 BB27 CC18 CC19 DD03 FF01 HH04 JJ02 JJ25 LL04 MM03 PP12 PP22 QQ03 QQ25 RR05 2F069 AA60 BB15 BB40 GG04 GG07 GG45 GG72 GG77 JJ14 MM24 NN00 NN08 2G051 AA56 AB11 CA03 CB02 DA07 EA08 EA11 EA14 EA16 EB01 EB05 ED04
Claims (5)
- 【請求項1】 被検査体に形成されたパターンと該パタ
ーンの設計データとを検査アルゴリズムにより比較して
前記パターンの欠陥検査をおこなうパターン検査方法に
おいて、 前記検査アルゴリズムは、記憶手段に複数個格納されて
いるものから選択されてターゲット基板に伝送されて用
いられることを特徴とするパターン検査方法。 - 【請求項2】 前記検査アルゴリズムは、前記被検査体
を検査する際に複数の前記検査アルゴリズムが切り替え
られながら用いられることを特徴とする請求項1記載の
パターン検査方法。 - 【請求項3】 装置の制御プログラムや被検査体の検査
アルゴリズムが格納されている上位コンピュータと、こ
の上位コンピュータに接続され前記上位コンピュータか
ら伝送された検査アルゴリズムにより前記被検査体のパ
ターン検査を行うターゲット基板とを有することを特徴
とするパターン検査装置。 - 【請求項4】 前記ターゲット基板は、前記被検査体に
応じて前記検査アルゴリズムを選択する選択回路と、こ
の選択回路に接続し前記検査アルゴリズムにより前記被
検査体に対して欠陥検査を行う検査回路とを有すること
を特徴とする請求項3記載のパターン検査装置。 - 【請求項5】 前記ターゲット基板は、前記被検査体に
応じて前記検査アルゴリズムを選択するロジック回路
と、このロジック回路に接続し再構築可能な可変論理集
積回路とを有することを特徴とする請求項3記載のパタ
ーン検査装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP34476099A JP2001159614A (ja) | 1999-12-03 | 1999-12-03 | パターン検査方法及びパターン検査装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP34476099A JP2001159614A (ja) | 1999-12-03 | 1999-12-03 | パターン検査方法及びパターン検査装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2001159614A true JP2001159614A (ja) | 2001-06-12 |
Family
ID=18371774
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP34476099A Pending JP2001159614A (ja) | 1999-12-03 | 1999-12-03 | パターン検査方法及びパターン検査装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2001159614A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007327848A (ja) * | 2006-06-07 | 2007-12-20 | Omron Corp | 検査制御装置、検査制御方法、検査システム、制御プログラム、および、記録媒体 |
-
1999
- 1999-12-03 JP JP34476099A patent/JP2001159614A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007327848A (ja) * | 2006-06-07 | 2007-12-20 | Omron Corp | 検査制御装置、検査制御方法、検査システム、制御プログラム、および、記録媒体 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3668215B2 (ja) | パターン検査装置 | |
US6198529B1 (en) | Automated inspection system for metallic surfaces | |
US7106895B1 (en) | Method and apparatus for inspecting reticles implementing parallel processing | |
TWI606235B (zh) | 用於檢測一光微影光罩之方法、檢測系統及電腦可讀媒體 | |
CN101251496A (zh) | 缺陷检测装置和缺陷检测方法 | |
US20070047799A1 (en) | Pattern inspection apparatus, pattern inspection method, and program-recorded readable recording medium | |
JP2003035680A (ja) | 半導体デバイスの検査方法 | |
JP4266971B2 (ja) | パターン検査装置、パターン検査方法、及び検査対象試料 | |
US20070172111A1 (en) | Inspection apparatus of object to be inspected | |
JP2015022192A (ja) | 検査装置 | |
US20080040064A1 (en) | Surface inspection apparatus and surface inspection method | |
US7113629B2 (en) | Pattern inspecting apparatus and method | |
JP2001159614A (ja) | パターン検査方法及びパターン検査装置 | |
US20070053578A1 (en) | Pattern inspection apparatus and method and reticle for use therein | |
JP2008014650A (ja) | 表面欠陥検査装置 | |
JP3219094B2 (ja) | チップサイズ検出方法およびチップピッチ検出方法およびチップ配列データ自動作成方法ならびにそれを用いた半導体基板の検査方法および装置 | |
JP2010085145A (ja) | 検査装置及び検査方法 | |
JP2004212218A (ja) | 試料検査方法及び検査装置 | |
JP3233205B2 (ja) | 回路検査方法および装置 | |
JP4199759B2 (ja) | インデックス情報作成装置、試料検査装置、レビュー装置、インデックス情報作成方法及びプログラム | |
JP3017839B2 (ja) | 欠陥検査方法及び検査装置 | |
KR970007974B1 (ko) | 반도체 공정결함 검사방법 | |
JP4288415B2 (ja) | レチクル検査装置評価用欠陥データ作り込み方法、システム、装置、及びプログラム | |
JPS6366446A (ja) | 異物検査装置 | |
JP2008128866A (ja) | 基板検査装置および基板検査方法 |