JP2001144205A - Multi-terminal device and printed wiring board - Google Patents
Multi-terminal device and printed wiring boardInfo
- Publication number
- JP2001144205A JP2001144205A JP31958199A JP31958199A JP2001144205A JP 2001144205 A JP2001144205 A JP 2001144205A JP 31958199 A JP31958199 A JP 31958199A JP 31958199 A JP31958199 A JP 31958199A JP 2001144205 A JP2001144205 A JP 2001144205A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- printed wiring
- ground
- terminal
- lands
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、多端子素子及びプ
リント配線板に関し、特に、多数の端子が平面状に配列
された多端子素子、及び多端子素子が実装されるプリン
ト配線板に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a multi-terminal element and a printed wiring board, and more particularly to a multi-terminal element having a large number of terminals arranged in a plane and a printed wiring board on which the multi-terminal element is mounted.
【０００２】上記多端子素子は、例えばグリッドアレイ
パッケージタイプのＩＣであり、多端子素子のピン配
置、並びにプリント配線板のランド及びパターンの配置
を工夫することにより、プリント配線板の電子回路の安
定動作と低放射ノイズ特性とを実現するものである。The above-mentioned multi-terminal element is, for example, an IC of a grid array package type. By devising the pin arrangement of the multi-terminal element and the arrangement of lands and patterns on the printed wiring board, the electronic circuit of the printed wiring board can be stabilized. Operation and low radiation noise characteristics are realized.
【０００３】[0003]
【従来の技術】近年、ＩＣの高集積化に伴い１チップ当
たりのピン数が増大し、そのため、グリッドアレイパッ
ケージが多く使用されるようになっている。2. Description of the Related Art In recent years, the number of pins per chip has increased with the increase in the degree of integration of ICs. For this reason, grid array packages have been widely used.
【０００４】通常グリッドアレイパッケージは、グリッ
ド上に均等間隔で真円の電極ピン（接合ランド）を並べ
た構造になっており、電極ピンはボールが付くものとボ
ールが付かないものとがある。またグリッドアレイパッ
ケージには、エリア内の全てのグリッドにピンを配置し
たフルグリッドタイプと、外周の複数列のグリッドにピ
ンが配置され、内側のグリッドにはピンが配置されない
ペリフェラルタイプとがある。何れのタイプも、ピンが
１．２７ｍｍや０．８ｍｍの一定の間隔で並んでいるこ
とと、接合に用いられるランド形状が真円であることが
共通する。[0004] Usually, the grid array package has a structure in which electrode pins (junction lands) of a perfect circle are arranged at equal intervals on a grid, and there are two types of electrode pins, with and without balls. The grid array package includes a full grid type in which pins are arranged on all grids in an area, and a peripheral type in which pins are arranged in a plurality of outer rows of grids and no pins are arranged in an inner grid. Both types have in common that pins are arranged at a constant interval of 1.27 mm or 0.8 mm and that the land shape used for bonding is a perfect circle.
【０００５】[0005]
【発明が解決しようとする課題】ところで、グリッドア
レイパッケージにおいて、この様にピンが均等間隔で何
列にも渡って並んでいると、該グリッドアレイパッケー
ジが実装されるプリント配線板において、該基板に設け
られた各実装ランドからプリント配線板上を外部に引き
出される信号パターンが、実装ランド間を埋め尽くして
しまうことになる。By the way, in the grid array package, if the pins are arranged in a number of rows at equal intervals as described above, the printed circuit board on which the grid array package is mounted is not covered by the substrate. The signal patterns drawn out from the mounting lands provided on the printed wiring board to the outside will fill the space between the mounting lands.
【０００６】一方、ペリフェラルタイプのグリッドアレ
イパッケージにおけるピン群の内側でピンのない領域が
対向するプリント配線板上の領域には第１のグラウンド
パターン（以下「ＧＮＤパターン」という）が設けられ
る。この第１のＧＮＤパターンは、ＩＣチップ内のグラ
ウンドと最も強く結合する部分である。また、グリッド
アレイパッケージのピン群の外側領域が対向するプリン
ト配線板上の領域に第２のＧＮＤパターンが設けられ
る。この第２のＧＮＤパターンの周辺には信号パターン
が引き出されて、第２のＧＮＤパターンの間を通過す
る。On the other hand, a first ground pattern (hereinafter, referred to as a "GND pattern") is provided in a region on a printed wiring board where a region without pins is opposed inside a group of pins in a peripheral type grid array package. The first GND pattern is a portion that is most strongly coupled to the ground in the IC chip. Further, a second GND pattern is provided in a region on the printed wiring board where the outside region of the pin group of the grid array package faces. A signal pattern is drawn out around the second GND pattern and passes between the second GND patterns.
【０００７】上述のように、信号パターンが実装ランド
間を埋め尽くしてしまうと、第１のＧＮＤパターンと第
２のＧＮＤパターンとを接続するパターンを設けること
が難しくなる。第１のＧＮＤパターンと第２のＧＮＤパ
ターンとの接続が行われないと、電源／ＧＮＤの安定性
を損なうおそれがあり、ＩＣ回路が誤動作したり、規格
値をオーバーした放射ノイズが発生する可能性がある。As described above, when the signal pattern completely fills the space between the mounting lands, it becomes difficult to provide a pattern for connecting the first GND pattern and the second GND pattern. If the connection between the first GND pattern and the second GND pattern is not performed, the stability of the power supply / GND may be impaired, and the IC circuit may malfunction or radiation noise exceeding the standard value may be generated. There is.
【０００８】本発明はこのような問題点に鑑みてなされ
たものであって、多端子素子がプリント配線板に実装さ
れたときに、電源／ＧＮＤの安定性を保持し、回路の誤
動作や、大きな放射ノイズの発生の防止を図った多端子
素子及びプリント配線板を提供することを目的とする。The present invention has been made in view of such a problem, and when a multi-terminal element is mounted on a printed wiring board, the stability of the power supply / GND is maintained, and a malfunction of the circuit, It is an object of the present invention to provide a multi-terminal element and a printed wiring board in which generation of large radiation noise is prevented.
【０００９】[0009]
【課題を解決するための手段】上記目的を達成するため
に、請求項１記載の発明によれば、多数の端子が平面状
に配列された多端子素子において、前記多数の端子のう
ち前記多端子素子内のグラウンドにそれぞれ接続される
複数のグラウンド端子が少なくとも１列、放射列状に配
列されることを特徴とする。According to the first aspect of the present invention, there is provided a multi-terminal device in which a large number of terminals are arranged in a plane. A plurality of ground terminals respectively connected to the ground in the terminal element are arranged in at least one row in a radial row.
【００１０】また、請求項９記載の発明によれば、多数
の端子を平面状に配列した多端子素子が実装されるプリ
ント配線板において、前記多端子素子が実装される前記
プリント配線板の平面領域に設けられ、少なくとも１
列、放射列状に配列され、前記多端子素子の複数のグラ
ウンド端子がそれぞれ実装される複数のグラウンドラン
ドと、前記複数のグラウンドランドを接続するグラウン
ドパターンとを有することを特徴とする。According to the ninth aspect of the present invention, in a printed wiring board on which a multi-terminal element having a large number of terminals arranged in a plane is mounted, the plane of the printed wiring board on which the multi-terminal element is mounted is provided. Provided in the area, at least one
A plurality of ground lands are arranged in a row and a radial row, and a plurality of ground terminals of the multi-terminal element are mounted thereon, respectively, and a ground pattern connecting the plurality of ground lands is provided.
【００１１】[0011]
【発明の実施の形態】以下、本発明の実施の形態を、図
面を参照して説明する。Embodiments of the present invention will be described below with reference to the drawings.
【００１２】（第１の実施の形態）図１は、本発明の第
１の実施形態に係るグリッドアレイパッケージを搭載し
たプリント配線板を示す図である。(First Embodiment) FIG. 1 is a view showing a printed wiring board on which a grid array package according to a first embodiment of the present invention is mounted.
【００１３】図中、プリント配線板上のグリッドアレイ
パッケージが搭載されるエリア１には、グリッドアレイ
パッケージの信号ピンが実装される多数の信号ピン実装
ランド（例えば２）、グリッドアレイパッケージの電源
ピンが実装される多数の電源ピン実装ランド（例えば
３）、グリッドアレイパッケージのＧＮＤピンが実装さ
れる多数のＧＮＤピン実装ランド（例えば４）が設けら
れる。なお予め、グリッドアレイパッケージ側では、こ
れらの信号ピン実装ランド、電源ピン実装ランド、ＧＮ
Ｄピン実装ランドに対応する各位置に、信号ピン、電源
ピン、ＧＮＤピンがそれぞれ設けられているものとす
る。In the figure, an area 1 on a printed wiring board on which a grid array package is mounted has a number of signal pin mounting lands (for example, 2) on which signal pins of the grid array package are mounted, and power supply pins of the grid array package. Are provided, and a plurality of GND pin mounting lands (for example, 4) on which the GND pins of the grid array package are mounted are provided. On the grid array package side, these signal pin mounting lands, power pin mounting lands, and GN
It is assumed that a signal pin, a power supply pin, and a GND pin are provided at respective positions corresponding to the D pin mounting lands.
【００１４】ＧＮＤピン実装ランド（例えば４）は、グ
リッドアレイパッケージの四隅および各辺中央に略放射
状に、列をなして配置されており、この配列に沿って太
いＧＮＤパターン（例えば６）が略放射状に配置されて
いる。また、電源ピン実装ランド（例えば３）も各辺中
央で放射列状に配置され、この配列に沿って太い電源パ
ターン（例えば５）が略放射状に配置されている。電源
パターンは更に、四隅にあるＧＮＤパターンの内端及び
外端の付近に位置する電源ピン実装ランドにも配置され
る。The GND pin mounting lands (for example, 4) are arranged in a row in a substantially radial manner at the four corners and the center of each side of the grid array package, and a thick GND pattern (for example, 6) is generally formed along this arrangement. They are arranged radially. Further, power supply pin mounting lands (for example, 3) are also arranged in a radial array at the center of each side, and a thick power supply pattern (for example, 5) is arranged substantially radially along this arrangement. The power supply pattern is further arranged on power supply pin mounting lands located near the inner and outer ends of the GND pattern at the four corners.
【００１５】さらに、グリッドアレイパッケージの外側
領域における電源パターン及びＧＮＤパターンの各々に
は、両者間にバイパスコンデンサ（例えば７）が実装さ
れる。これらのバイパスコンデンサは、プリント配線板
のグリッドアレイパッケージ搭載面側に実装される。ま
た、グリッドアレイパッケージの内側領域における電源
パターン及びＧＮＤパターンの各々には、バイアホール
（例えば９）を介して両者間にバイパスコンデンサ（例
えば８）が実装される。これらのバイパスコンデンサ
は、プリント配線板のグリッドアレイパッケージ搭載面
と反対側に実装される。Further, a bypass capacitor (for example, 7) is mounted between each of the power supply pattern and the GND pattern in the outer region of the grid array package. These bypass capacitors are mounted on the printed wiring board on the grid array package mounting surface side. Also, a bypass capacitor (for example, 8) is mounted between each of the power supply pattern and the GND pattern in the inner region of the grid array package via a via hole (for example, 9). These bypass capacitors are mounted on the printed wiring board on the side opposite to the grid array package mounting surface.
【００１６】図６は、図１に示すプリント配線板の一部
を拡大して模式的に示した図である。すなわち、信号ピ
ン実装ランド（例えば２）からそれぞれ信号パターン
（例えば１０）がプリント配線板上のグリッドアレイの
外側領域（図６の下側）へ引き出されており、信号ピン
実装ランド間を抜けるように配線されている。電源ピン
実装ランド（例えば３）及びＧＮＤピン実装ランド（例
えば４）は放射列状に配置されているため、充分太いパ
ターン幅の電源パターン５及びＧＮＤパターン６が、プ
リント配線板上のグリッドアレイパッケージ搭載面で、
グリッドアレイパッケージの内側領域（図６の上側）と
外側領域とを接続している。さらに電源パターン５とＧ
ＮＤパターン６との間には、グリッドアレイパッケージ
の内側領域及び外側領域においてそれぞれ、バイパスコ
ンデンサの実装ランド（例えば１１，１２）が配置され
ている。FIG. 6 is a diagram schematically showing an enlarged part of the printed wiring board shown in FIG. That is, the signal patterns (for example, 10) are respectively drawn from the signal pin mounting lands (for example, 2) to the outside area (the lower side in FIG. 6) of the grid array on the printed wiring board, and pass through between the signal pin mounting lands. It is wired to. Since the power supply pin mounting lands (for example, 3) and the GND pin mounting lands (for example, 4) are arranged in a radial array, the power supply pattern 5 and the GND pattern 6 having a sufficiently large pattern width are formed on the grid array package on the printed wiring board. In terms of mounting,
The inner region (upper side in FIG. 6) of the grid array package is connected to the outer region. Power supply pattern 5 and G
Between the ND pattern 6 and the inner and outer regions of the grid array package, mounting lands (for example, 11 and 12) for bypass capacitors are arranged.
【００１７】これによって、グリッドアレイパッケージ
の内側領域と外側領域との電源／ＧＮＤに関する接続
を、信号パターンのバイアホールによって切れ切れにな
った他層の電源／ＧＮＤパターンを頼ることなく、プリ
ント配線板のグリッドアレイパッケージ搭載面において
良好に確保でき、且つバイパスコンデンサと電源／ＧＮ
Ｄピンとの間のインダクタンス成分を小さくすることが
でき、放射ノイズの低減を十分に行うことができる。Thus, the connection of the power supply / GND between the inner region and the outer region of the grid array package can be performed on the printed wiring board without relying on the power supply / GND pattern of another layer cut off by the via hole of the signal pattern. Good on the grid array package mounting surface, bypass capacitor and power supply / GN
The inductance component with the D pin can be reduced, and the radiation noise can be sufficiently reduced.
【００１８】さらに、充分太いＧＮＤパターン６に沿う
ようにクロック信号パターン１３を配置することがで
き、これによって、ＧＮＤパターン６がクロック信号パ
ターン１３に対してガードＧＮＤとして作用し、放射ノ
イズの発生を防止している。Furthermore, the clock signal pattern 13 can be arranged along the sufficiently thick GND pattern 6, so that the GND pattern 6 acts as a guard GND for the clock signal pattern 13 to reduce the generation of radiation noise. Preventing.
【００１９】これに対して、図２に示すような従来のグ
リッドアレイパッケージ搭載用プリント配線板では、電
源ピン実装ランド（例えば１０３）及びＧＮＤピン実装
ランド（例えば１０４）が放射列状に連なって配置され
ていないため、プリント配線板上のグリッドアレイパッ
ケージを搭載する領域１０１に配置される電源パターン
（例えば１０５）及びＧＮＤパターン（例えば１０６）
は、信号ピン実装ランド（例えば１０２）間を細々と配
線されることになり、グリッドアレイパッケージの内側
領域と外側領域との接続性を充分確保できないことにな
る。また同時に、電源／ＧＮＤピンとバイパスコンデン
サとの間の配線も細くなる傾向にあり、その結果、それ
らの経路で大きなインダクタンス成分を持ってしまい、
放射ノイズの低減を十分にできなくなる可能性がある。On the other hand, in the conventional printed wiring board for mounting a grid array package as shown in FIG. 2, a power pin mounting land (for example, 103) and a GND pin mounting land (for example, 104) are connected in a radial array. Since they are not arranged, a power supply pattern (for example, 105) and a GND pattern (for example, 106) arranged in the area 101 on which the grid array package is mounted on the printed wiring board
In this case, the wiring is finely arranged between the signal pin mounting lands (for example, 102), and the connectivity between the inner region and the outer region of the grid array package cannot be sufficiently secured. At the same time, the wiring between the power supply / GND pin and the bypass capacitor also tends to be thin, and as a result, these paths have a large inductance component,
The radiation noise may not be sufficiently reduced.
【００２０】なお、図２において、１０７，１０８はバ
イパスコンデンサ、１０９はバイアホールである。In FIG. 2, 107 and 108 are bypass capacitors, and 109 is a via hole.
【００２１】（第２の実施の形態）図３は、本発明の第
２の実施形態に係るグリッドアレイパッケージを搭載し
たプリント配線板を示す図である。(Second Embodiment) FIG. 3 is a view showing a printed wiring board on which a grid array package according to a second embodiment of the present invention is mounted.
【００２２】図中、プリント配線板上のグリッドアレイ
パッケージが搭載されるエリア２１には、グリッドアレ
イパッケージの信号ピンが実装される多数の信号ピン実
装ランド（例えば２２）、グリッドアレイパッケージの
電源ピンが実装される多数の電源ピン実装ランド（例え
ば２３）、グリッドアレイパッケージのＧＮＤピンが実
装される多数のＧＮＤピン実装ランド（例えば２４）が
設けられる。なお予め、グリッドアレイパッケージ側で
は、これらの信号ピン実装ランド、電源ピン実装ラン
ド、ＧＮＤピン実装ランドに対応する各位置に、信号ピ
ン、電源ピン、ＧＮＤピンがそれぞれ設けられているも
のとする。In the figure, an area 21 on a printed wiring board on which a grid array package is mounted has a number of signal pin mounting lands (for example, 22) on which signal pins of the grid array package are mounted, and power supply pins of the grid array package. Are provided, and a plurality of GND pin mounting lands (for example, 24) on which the GND pins of the grid array package are mounted are provided. In the grid array package, signal pins, power supply pins, and GND pins are provided in advance at respective positions corresponding to the signal pin mounting lands, the power pin mounting lands, and the GND pin mounting lands.
【００２３】電源ピン実装ランド（例えば２３）及びＧ
ＮＤピン実装ランド（例えば２４）は各々、グリッドア
レイパッケージの各辺中央に略放射状に、列をなして配
置されており、これらの配列に沿って太い電源パターン
（例えば２５）及びＧＮＤパターン（例えば２６）が略
放射状に配置されている。また、グリッドアレイパッケ
ージの外側領域における電源パターン及びＧＮＤパター
ンの各々には、両者間にバイパスコンデンサ（例えば２
７）が実装される。これらのバイパスコンデンサは、プ
リント配線板のグリッドアレイパッケージ搭載面側に実
装される。また、グリッドアレイパッケージの内側領域
における電源パターン及びＧＮＤパターンの各々には、
バイアホール（例えば２９）を介して両者間にバイパス
コンデンサ（例えば２８）が実装される。これらのバイ
パスコンデンサは、プリント配線板のグリッドアレイパ
ッケージ搭載面と反対側に実装される。A power pin mounting land (for example, 23) and G
Each of the ND pin mounting lands (for example, 24) is arranged in a substantially radial line at the center of each side of the grid array package, and a thick power supply pattern (for example, 25) and a GND pattern (for example, 24) are arranged along these arrangements. 26) are arranged substantially radially. Each of the power supply pattern and the GND pattern in the outer region of the grid array package has a bypass capacitor (for example, 2
7) is implemented. These bypass capacitors are mounted on the printed wiring board on the grid array package mounting surface side. Also, each of the power supply pattern and the GND pattern in the inner area of the grid array package includes:
A bypass capacitor (for example, 28) is mounted between the two via a via hole (for example, 29). These bypass capacitors are mounted on the printed wiring board on the side opposite to the grid array package mounting surface.
【００２４】第２の実施の形態においても、充分太いパ
ターン幅の電源パターン（例えば２５）及びＧＮＤパタ
ーン（例えば２６）が、プリント配線板上のグリッドア
レイパッケージ搭載面で、グリッドアレイパッケージの
内側領域と外側領域とを接続している。さらに電源パタ
ーン（例えば２５）とＧＮＤパターン（例えば２６）と
の間には、グリッドアレイパッケージの内側領域及び外
側領域においてそれぞれ、バイパスコンデンサ（例えば
２８，２７）が配置されている。Also in the second embodiment, a power supply pattern (for example, 25) and a GND pattern (for example, 26) having a sufficiently large pattern width are provided on the surface of the printed wiring board on which the grid array package is mounted. And the outer region. Further, between the power supply pattern (for example, 25) and the GND pattern (for example, 26), bypass capacitors (for example, 28 and 27) are arranged in the inner region and the outer region of the grid array package, respectively.
【００２５】これによって、グリッドアレイパッケージ
の内側領域と外側領域との電源／ＧＮＤに関する接続
を、プリント配線板のグリッドアレイパッケージ搭載面
において良好に確保でき、且つバイパスコンデンサと電
源／ＧＮＤピンとの間のインダクタンス成分を小さくす
ることができ、放射ノイズの低減を十分に行うことがで
きる。Thus, the connection between the inner region and the outer region of the grid array package with respect to the power supply / GND can be sufficiently ensured on the grid array package mounting surface of the printed wiring board, and between the bypass capacitor and the power supply / GND pin. The inductance component can be reduced, and the radiation noise can be sufficiently reduced.
【００２６】図７は、第２の実施形態におけるグリッド
アレイパッケージ、プリント配線板、及びバイパスコン
デンサの相互の位置関係を示す俯瞰図である。FIG. 7 is a bird's-eye view showing the mutual positional relationship between the grid array package, the printed wiring board, and the bypass capacitor in the second embodiment.
【００２７】図中、１５はグリッドアレイパッケージの
べース基板であり、１７はプリント配線板である。べー
ス基板１５の上面にはＩＣチップ１４が配され、プリン
ト配線板１７と向かい合うべース基板１５の下面には多
数の接続ランド（例えば１６、破線表示）が配されてい
る。In the figure, reference numeral 15 denotes a base substrate of a grid array package, and 17 denotes a printed wiring board. The IC chip 14 is disposed on the upper surface of the base substrate 15, and a number of connection lands (for example, 16 and indicated by broken lines) are disposed on the lower surface of the base substrate 15 facing the printed wiring board 17.
【００２８】こうしたグリッドアレイパッケージがプリ
ント配線板１７に搭載され、各接続ランド（例えば１
６）が実装ランド（例えば２３，２４）に実装される。
グリッドアレイパッケージの外側領域にあるバイパスコ
ンデンサ（例えば２７）はプリント配線板１７の上側面
に、グリッドアレイパッケージの内側領域にあるバイパ
スコンデンサ（例えば２８、破線表示）はプリント配線
板１７の下側面に実装される。Such a grid array package is mounted on the printed wiring board 17, and each connection land (for example, 1
6) is mounted on mounting lands (for example, 23 and 24).
The bypass capacitor (for example, 27) in the outer region of the grid array package is on the upper surface of the printed wiring board 17, and the bypass capacitor (for example, 28, indicated by a broken line) in the inner region of the grid array package is on the lower surface of the printed wiring board 17. Implemented.
【００２９】（第３の実施の形態）図４は、本発明の第
３の実施形態に係るグリッドアレイパッケージを搭載し
たプリント配線板を示す図である。(Third Embodiment) FIG. 4 is a view showing a printed wiring board on which a grid array package according to a third embodiment of the present invention is mounted.
【００３０】図中、プリント配線板上のグリッドアレイ
パッケージが搭載されるエリア３１には、グリッドアレ
イパッケージの信号ピンが実装される多数の信号ピン実
装ランド（例えば３２）、グリッドアレイパッケージの
電源ピンが実装される多数の電源ピン実装ランド（例え
ば３３）、グリッドアレイパッケージのＧＮＤピンが実
装される多数のＧＮＤピン実装ランド（例えば３４）が
設けられる。なお予め、グリッドアレイパッケージ側で
は、これらの信号ピン実装ランド、電源ピン実装ラン
ド、ＧＮＤピン実装ランドに対応する各位置に、信号ピ
ン、電源ピン、ＧＮＤピンがそれぞれ設けられているも
のとする。In the figure, an area 31 on the printed wiring board on which the grid array package is mounted has a number of signal pin mounting lands (for example, 32) on which signal pins of the grid array package are mounted, and power supply pins of the grid array package. Are provided, and a number of GND pin mounting lands (for example, 34) on which the GND pins of the grid array package are mounted are provided. In the grid array package, signal pins, power supply pins, and GND pins are provided in advance at respective positions corresponding to the signal pin mounting lands, the power pin mounting lands, and the GND pin mounting lands.
【００３１】ＧＮＤピン実装ランド（例えば３４）は、
グリッドアレイパッケージの四隅に略放射状に、列をな
して配置されており、この配列に沿って太いＧＮＤパタ
ーン（例えば３６）が略放射状に配置されている。ま
た、グリッドアレイパッケージの四隅にあるＧＮＤパタ
ーン（例えば３６）の内端及び外端の付近に位置する電
源ピン実装ランドに、太い電源パターン（例えば３５）
が配置される。The GND pin mounting land (for example, 34)
The four corners of the grid array package are arranged substantially radially in rows, and a thick GND pattern (for example, 36) is arranged substantially radially along this arrangement. In addition, thick power supply patterns (for example, 35) are provided on power supply pin mounting lands located near the inner end and outer end of the GND pattern (for example, 36) at the four corners of the grid array package.
Is arranged.
【００３２】さらに、グリッドアレイパッケージの外側
領域における電源パターン及びＧＮＤパターンの各々に
は、両者間にバイパスコンデンサ（例えば３７）が実装
される。これらのバイパスコンデンサは、プリント配線
板のグリッドアレイパッケージ搭載面側に実装される。
また、グリッドアレイパッケージの内側領域における電
源パターン及びＧＮＤパターンの各々には、バイアホー
ル（例えば３９）を介して両者間にバイパスコンデンサ
（例えば３８）が実装される。これらのバイパスコンデ
ンサは、プリント配線板のグリッドアレイパッケージ搭
載面と反対側に実装される。Further, a bypass capacitor (for example, 37) is mounted between each of the power supply pattern and the GND pattern in the outer region of the grid array package. These bypass capacitors are mounted on the printed wiring board on the grid array package mounting surface side.
In addition, a bypass capacitor (for example, 38) is mounted between each of the power supply pattern and the GND pattern in the inner region of the grid array package via a via hole (for example, 39). These bypass capacitors are mounted on the printed wiring board on the side opposite to the grid array package mounting surface.
【００３３】第３の実施の形態においても、充分太いパ
ターン幅のＧＮＤパターン（例えば３６）が、プリント
配線板上のグリッドアレイパッケージ搭載面で、グリッ
ドアレイパッケージの内側領域と外側領域とを接続して
いる。さらに電源パターン（例えば３５）とＧＮＤパタ
ーン（例えば３６）との間には、グリッドアレイパッケ
ージの内側領域及び外側領域においてそれぞれ、バイパ
スコンデンサ（例えば３８，３７）が配置されている。Also in the third embodiment, a GND pattern (for example, 36) having a sufficiently large pattern width connects the inner region and the outer region of the grid array package on the grid array package mounting surface on the printed wiring board. ing. Furthermore, between the power supply pattern (for example, 35) and the GND pattern (for example, 36), bypass capacitors (for example, 38 and 37) are arranged in the inner region and the outer region of the grid array package.
【００３４】これによって、グリッドアレイパッケージ
の内側領域と外側領域とのＧＮＤに関する接続を、プリ
ント配線板のグリッドアレイパッケージ搭載面において
良好に確保でき、且つバイパスコンデンサと電源／ＧＮ
Ｄピンとの間のインダクタンス成分を小さくすることが
でき、放射ノイズの低減を十分に行うことができる。With this arrangement, the GND connection between the inner region and the outer region of the grid array package can be ensured well on the surface of the printed wiring board on which the grid array package is mounted, and the bypass capacitor and the power supply / GN
The inductance component with the D pin can be reduced, and the radiation noise can be sufficiently reduced.
【００３５】（第４の実施の形態）図５は、本発明の第
４の実施形態に係るグリッドアレイパッケージを搭載し
たプリント配線板を示す図である。第４の実施形態の構
成は、基本的に第１の実施形態の構成と同じであるの
で、同一構成部分には同一の参照符号を付して、その説
明を省略する。(Fourth Embodiment) FIG. 5 is a view showing a printed wiring board on which a grid array package according to a fourth embodiment of the present invention is mounted. Since the configuration of the fourth embodiment is basically the same as the configuration of the first embodiment, the same components are denoted by the same reference characters and description thereof is omitted.
【００３６】第４の実施形態では、グリッドアレイパッ
ケージの内側領域に対向するプリント配線板上の領域の
中央付近に、複数のＧＮＤピン実装ランド（例えば１
８）を新たに設ける。なお予め、グリッドアレイパッケ
ージ側では、これらのＧＮＤピン実装ランドに対応する
各位置にＧＮＤピンが設けられているものとする。ＧＮ
Ｄピンは、グリッドアレイパッケージ内のＩＣチップ上
のＧＮＤパターンと直結する。In the fourth embodiment, a plurality of GND pin mounting lands (for example, one land) are provided near the center of the area on the printed wiring board facing the inner area of the grid array package.
8) is newly provided. Note that, in advance, on the grid array package side, GND pins are provided at respective positions corresponding to these GND pin mounting lands. GN
The D pin is directly connected to the GND pattern on the IC chip in the grid array package.
【００３７】これらのＧＮＤピン実装ランド（例えば１
８）は、図示を省略するが、ＧＮＤパターン（例えば
６）に接続されるものとする。These GND pin mounting lands (for example, 1
8) is not shown, but is assumed to be connected to a GND pattern (for example, 6).
【００３８】これにより、ＩＣチップ上のＧＮＤパター
ンとグリッドアレイパッケージ外側のプリント配線板上
に位置するＧＮＤパターンとがより強く接続されること
になる。As a result, the GND pattern on the IC chip and the GND pattern located on the printed wiring board outside the grid array package are more strongly connected.
【００３９】（第５の実施の形態）図８は、本発明の第
５の実施形態に係るグリッドアレイパッケージを搭載し
たプリント配線板を示す図である。(Fifth Embodiment) FIG. 8 is a view showing a printed wiring board on which a grid array package according to a fifth embodiment of the present invention is mounted.
【００４０】第５の実施形態の構成は、基本的に第１の
実施形態の構成と類似する。すなわち、第５の実施形態
におけるエリア４１、信号ピン実装ランド（例えば４
２）、電源ピン実装ランド（例えば４３）、ＧＮＤピン
実装ランド（例えば４４）、電源パターン（例えば４
５）、ＧＮＤパターン（例えば４６）、バイパスコンデ
ンサ（例えば４７，４８）、バイアホール（例えば４
９）は、第１の実施形態におけるエリア１、信号ピン実
装ランド（例えば２）、電源ピン実装ランド（例えば
３）、ＧＮＤピン実装ランド（例えば４）、電源パター
ン（例えば５）、ＧＮＤパターン（例えば６）、バイパ
スコンデンサ（例えば７，８）、バイアホール（例えば
９）にそれぞれ対応し、作用効果も同じである。The configuration of the fifth embodiment is basically similar to the configuration of the first embodiment. That is, the area 41 and the signal pin mounting land (for example, 4
2), power pin mounting land (for example, 43), GND pin mounting land (for example, 44), power supply pattern (for example, 4)
5), GND pattern (eg, 46), bypass capacitor (eg, 47, 48), via hole (eg, 4
9) is the area 1, the signal pin mounting land (for example, 2), the power pin mounting land (for example, 3), the GND pin mounting land (for example, 4), the power supply pattern (for example, 5), the GND pattern (for example, in the first embodiment). For example, 6), a bypass capacitor (for example, 7 and 8), and a via hole (for example, 9) respectively correspond, and the operation and effect are the same.
【００４１】ただし、第５の実施形態では、電源ピン実
装ランド（例えば４３）及びＧＮＤピン実装ランド（例
えば４４）の各配列間隔を、信号ピン実装ランド（例え
ば４２）に比べて狭くして多くのランドを配列してい
る。また、グリッドアレイパッケージの各辺の中央部分
に設けられる電源ピン実装ランド（例えば４３）及びＧ
ＮＤピン実装ランド（例えば４４）に関してはランドの
サイズを小さくして、より多くのランドを配列できるよ
うにしている。なお予め、グリッドアレイパッケージ側
では、これらの電源ピン実装ランド、ＧＮＤピン実装ラ
ンドに対応する各位置に、電源ピン、ＧＮＤピンがそれ
ぞれ設けられているものとする。However, in the fifth embodiment, the arrangement intervals of the power supply pin mounting lands (for example, 43) and the GND pin mounting lands (for example, 44) are made narrower than the signal pin mounting lands (for example, 42). Lands are arranged. Also, a power pin mounting land (for example, 43) provided at the center of each side of the grid array package and G
Regarding the ND pin mounting land (for example, 44), the size of the land is reduced so that more lands can be arranged. In the grid array package side, it is assumed that a power supply pin and a GND pin are provided at respective positions corresponding to the power supply pin mounting land and the GND pin mounting land.
【００４２】このように、電源ピン及びＧＮＤピンの数
を多くすることにより、ＩＣチップ上の電源／ＧＮＤパ
ターンとプリント配線板上の電源／ＧＮＤパターンとの
接続性を高めることが可能となる。As described above, by increasing the number of power supply pins and GND pins, it is possible to enhance the connectivity between the power supply / GND pattern on the IC chip and the power supply / GND pattern on the printed wiring board.
【００４３】なお、実装ランド（またはピン）の配列間
隔を狭くすると、通常は半田等の接続材がブリッジして
回路的問題となるが、電源ピン実装ランド（または電源
ピン）及びＧＮＤピン実装ランド（またはＧＮＤピン）
では、配列間隔を狭くしてブリッジが発生しても、そう
した問題は発生しない。When the arrangement interval of the mounting lands (or pins) is narrowed, a connection material such as solder usually bridges and causes a circuit problem. However, the power supply pin mounting lands (or power supply pins) and the GND pin mounting lands. (Or GND pin)
However, such a problem does not occur even if a bridge is generated by reducing the arrangement interval.
【００４４】[0044]
【発明の効果】以上詳述したように本発明によれば、多
数の端子が平面状に配列された多端子素子において、多
端子素子内のグラウンドにそれぞれ接続される複数のグ
ラウンド端子が少なくとも１列、放射列状に配列され
る。As described above in detail, according to the present invention, in a multi-terminal device having a large number of terminals arranged in a plane, at least one ground terminal connected to the ground in the multi-terminal device has at least one ground terminal. Rows, arranged in a radial row.
【００４５】また、こうした多端子素子が実装されるプ
リント配線板において、多端子素子の複数のグラウンド
端子がそれぞれ実装される複数のグラウンドランドが、
少なくとも１列、放射列状にプリント配線板の平面領域
に配列され、それらの複数のグラウンドランドを接続す
るグラウンドパターンが、該プリント配線板の平面領域
に設けられる。In a printed wiring board on which such a multi-terminal element is mounted, a plurality of ground lands on which a plurality of ground terminals of the multi-terminal element are mounted, respectively.
At least one row and a radial pattern are arranged in a plane area of the printed wiring board, and a ground pattern connecting the plurality of ground lands is provided in the plane area of the printed wiring board.
【００４６】これにより、プリント配線板における多端
子素子が実装される平面領域の外側に位置するグラウン
ドパターンと内側に位置するグラウンドパターンとの接
続性が向上する。As a result, the connectivity between the ground pattern located outside the plane area where the multi-terminal element is mounted on the printed wiring board and the ground pattern located inside is improved.
【００４７】また、多端子素子において、放射列状に配
列されグラウンド端子列に沿って電源端子列を設け、プ
リント配線板においても、電源端子列に対応する電源ラ
ンド列及び該電源ランド列を接続する電源パターンを設
ける。Further, in the multi-terminal element, a power supply terminal row is provided along the ground terminal row arranged in a radial row, and also in the printed wiring board, the power supply land row corresponding to the power supply terminal row and the power supply land row are connected. A power supply pattern is provided.
【００４８】これにより、プリント配線板における多端
子素子が実装される平面領域の外側に位置する電源パタ
ーンと内側に位置する電源パターンとの接続性が向上す
る。As a result, the connectivity between the power supply pattern located outside the plane area where the multi-terminal element is mounted on the printed wiring board and the power supply pattern located inside the printed wiring board is improved.
【００４９】こうした多端子素子が実装される平面領域
の内外におけるグラウンド及び電源の良好な接続性は、
デジタル信号の伝送波形の安定性を確保することに役立
つ。The good connection between the ground and the power supply inside and outside the plane area where such a multi-terminal device is mounted is as follows.
This is useful for ensuring the stability of the transmission waveform of the digital signal.
【００５０】また、多端子素子が実装される平面領域の
外側において、電源パターンとグラウンドパターンとの
間にバイパスコンデンサを実装し、一方、多端子素子が
実装される平面領域の内側であって、多端子素子実装面
と反対側において、電源パターンとグラウンドパターン
との間にバイパスコンデンサを実装する。Further, a bypass capacitor is mounted between the power supply pattern and the ground pattern outside the plane area where the multi-terminal element is mounted, and inside the plane area where the multi-terminal element is mounted, On the side opposite to the multi-terminal element mounting surface, a bypass capacitor is mounted between the power supply pattern and the ground pattern.
【００５１】これにより、放射ノイズ抑制用のバイパス
コンデンサを効果的に作用させられる。Thus, the bypass capacitor for suppressing the radiation noise can be effectively operated.
【００５２】かくして、多端子素子を搭載する場合はプ
リント配線板を多層構成にしなければならないという常
識を覆し、２層板や片面板でも充分多端子素子を搭載で
き、安定した動作を確保すると共に、高い品質も保証し
得るものである。Thus, when mounting a multi-terminal element, the common sense that the printed wiring board must have a multilayer structure is reversed, and a multi-layer element or a single-sided board can be mounted with a sufficient number of terminal elements to ensure stable operation and High quality can be guaranteed.
【図１】本発明の第１の実施形態に係るグリッドアレイ
パッケージを搭載したプリント配線板を示す図である。FIG. 1 is a view showing a printed wiring board on which a grid array package according to a first embodiment of the present invention is mounted.
【図２】従来のグリッドアレイパッケージ搭載用プリン
ト配線板を示す図である。FIG. 2 is a view showing a conventional printed wiring board for mounting a grid array package.
【図３】本発明の第２の実施形態に係るグリッドアレイ
パッケージを搭載したプリント配線板を示す図である。FIG. 3 is a view showing a printed wiring board on which a grid array package according to a second embodiment of the present invention is mounted.
【図４】本発明の第３の実施形態に係るグリッドアレイ
パッケージを搭載したプリント配線板を示す図である。FIG. 4 is a view showing a printed wiring board on which a grid array package according to a third embodiment of the present invention is mounted.
【図５】本発明の第４の実施形態に係るグリッドアレイ
パッケージを搭載したプリント配線板を示す図である。FIG. 5 is a view showing a printed wiring board on which a grid array package according to a fourth embodiment of the present invention is mounted.
【図６】図１に示すプリント配線板の一部を拡大して模
式的に示した図である。6 is a diagram schematically showing an enlarged part of the printed wiring board shown in FIG. 1;
【図７】第２の実施形態におけるグリッドアレイパッケ
ージ、プリント配線板、及びバイパスコンデンサの相互
の位置関係を示す俯瞰図である。FIG. 7 is an overhead view showing a mutual positional relationship between a grid array package, a printed wiring board, and a bypass capacitor according to the second embodiment.
【図８】本発明の第５の実施形態に係るグリッドアレイ
パッケージを搭載したプリント配線板を示す図である。FIG. 8 is a view showing a printed wiring board on which a grid array package according to a fifth embodiment of the present invention is mounted.
１ エリア ２ 信号ピン実装ランド ３ 電源ピン実装ランド ４ ＧＮＤピン実装ランド ５ 電源パターン ６ ＧＮＤパターン ７ バイパスコンデンサ ８ バイパスコンデンサ ９ バイアホール Reference Signs List 1 area 2 signal pin mounting land 3 power pin mounting land 4 GND pin mounting land 5 power supply pattern 6 GND pattern 7 bypass capacitor 8 bypass capacitor 9 via hole
Claims (24)
素子において、 前記多数の端子のうち前記多端子素子内のグラウンドに
それぞれ接続される複数のグラウンド端子が少なくとも
１列、放射列状に配列されることを特徴とする多端子素
子。1. A multi-terminal device in which a large number of terminals are arranged in a plane, wherein at least one of a plurality of ground terminals connected to the ground in the multi-terminal device is at least one in a radial row. A multi-terminal device characterized by being arranged in a multi-terminal device.
おいて放射列状に配列されることを特徴とする請求項１
記載の多端子素子。2. The substrate of the multi-terminal device has a quadrilateral shape, and the plurality of ground terminals are arranged in a radial array near the center of the four sides of the substrate.
The multi-terminal element as described in the above.
状に配列されたグラウンド端子列に沿って、前記多数の
端子のうち前記多端子素子に電源を供給するための複数
の電源端子が、放射列状に配列されることを特徴とする
請求項２記載の多端子素子。3. A plurality of power terminals for supplying power to the multi-terminal element among the plurality of terminals are arranged along a ground terminal row arranged in a radial row near the center of four sides of the substrate. 3. The multi-terminal device according to claim 2, wherein the multi-terminal device is arranged in a row.
放射列状に配列された電源端子列の列間隔が、前記多端
子素子が備える複数の信号端子の端子間隔よりも狭いこ
とを特徴とする請求項３記載の多端子素子。4. The multi-terminal device according to claim 1, wherein a row interval between the ground terminal rows and / or the power supply terminal rows arranged in the radial row is smaller than a terminal interval between a plurality of signal terminals included in the multi-terminal element. Item 4. The multi-terminal element according to Item 3.
射列状に配列されることを特徴とする請求項１記載の多
端子素子。5. The multi-terminal device according to claim 1, wherein the substrate of the multi-terminal device has a quadrilateral shape, and the plurality of ground terminals are arranged in a radial array at four corners of the substrate.
されたグラウンド端子列の各両端付近に、前記多数の端
子のうち前記多端子素子に電源を供給するための複数の
電源端子が配列されることを特徴とする請求項５記載の
多端子素子。6. A plurality of power supply terminals for supplying power to the multi-terminal device among the plurality of terminals are arranged near each end of a ground terminal array arranged in a radial array at four corners of the substrate. The multi-terminal element according to claim 5, wherein:
されたグラウンド端子列の列間隔が、前記多端子素子が
備える複数の信号端子の端子間隔よりも狭いことを特徴
とする請求項５記載の多端子素子。7. The multi-terminal device according to claim 5, wherein a row interval between the ground terminal rows arranged in a radial row at four corners of the substrate is smaller than a terminal interval between a plurality of signal terminals provided in the multi-terminal element. Multi-terminal element.
に、前記多端子素子内のグラウンドに接続される少なく
とも１つのグラウンド端子が設けられることを特徴とす
る請求項１乃至請求項７のいずれかに記載の多端子素
子。8. The multi-terminal element according to claim 1, wherein at least one ground terminal connected to a ground in the multi-terminal element is provided near a center of a plane of the substrate of the multi-terminal element. A multi-terminal element according to any one of the above.
子が実装されるプリント配線板において、 前記多端子素子が実装される前記プリント配線板の平面
領域に設けられ、少なくとも１列、放射列状に配列さ
れ、前記多端子素子の複数のグラウンド端子がそれぞれ
実装される複数のグラウンドランドと、 前記複数のグラウンドランドを接続するグラウンドパタ
ーンとを有することを特徴とするプリント配線板。9. A printed wiring board on which a multi-terminal element having a large number of terminals arranged in a plane is mounted, provided in a plane area of the printed wiring board on which the multi-terminal element is mounted, and at least one row is provided. A printed wiring board, comprising: a plurality of ground lands arranged in a row, on which a plurality of ground terminals of the multi-terminal element are respectively mounted; and a ground pattern connecting the plurality of ground lands.
付近において放射列状に配列されることを特徴とする請
求項９記載のプリント配線板。10. The printed wiring board according to claim 9, wherein the plane area forms a quadrilateral, and the plurality of ground lands are arranged in a radial array near the center of the four sides of the plane area.
放射列状に配列された前記グラウンドランド列に沿って
放射列状に配列された、前記多端子素子に電源を供給す
るための複数の電源ランドと、 前記複数の電源ランドを接続する電源パターンとを、更
に有することを特徴とする請求項１０記載のプリント配
線板。11. A plurality of power lands for supplying power to the multi-terminal element, arranged in a radial array along the ground land array arranged in a radial array near the center of four sides of the plane area. The printed wiring board according to claim 10, further comprising: a power supply pattern connecting the plurality of power supply lands.
前記電源ランド列の列間隔が、前記多端子素子の備える
信号端子が実装される信号用ランドの間隔よりも狭いこ
とを特徴とする請求項１１記載のプリント配線板。12. The multi-terminal element according to claim 11, wherein a row interval between the ground land rows and / or the power land rows is smaller than a signal land on which signal terminals of the multi-terminal element are mounted. Printed wiring board.
前記電源ランド列のランドサイズが、前記多端子素子の
備える信号端子が実装される信号用ランドのランドサイ
ズよりも小さいことを特徴とする請求項１１または請求
項１２記載のプリント配線板。13. A land size of the ground land row and / or the power supply land row is smaller than a land size of a signal land on which a signal terminal included in the multi-terminal element is mounted. Or the printed wiring board according to claim 12.
いて放射列状に配列されることを特徴とする請求項９記
載のプリント配線板。14. The printed wiring board according to claim 9, wherein the plane area forms a quadrilateral, and the plurality of ground lands are arranged in a radial array at four corners of the plane area.
に配列された前記グラウンドランド列の各両端付近に配
列された、前記多端子素子に電源を供給するための複数
の電源ランドを、更に有することを特徴とする請求項１
４記載のプリント配線板。15. A plurality of power supply lands for supplying power to the multi-terminal element, the power supply lands being arranged near both ends of the ground land row arranged in a radial row at four corners of the plane area. 2. The method according to claim 1, wherein
4. The printed wiring board according to 4.
に配列された前記グラウンドランド列の列間隔が、前記
多端子素子の備える信号端子が実装される信号用ランド
の間隔よりも狭いことを特徴とする請求項１４記載のプ
リント配線板。16. The space between the ground lands arranged in a radial array at four corners of the plane area is smaller than the space between signal lands on which signal terminals of the multi-terminal element are mounted. The printed wiring board according to claim 14, wherein
前記多端子素子の少なくとも１つのグラウンド端子が実
装される少なくとも１つのグラウンドランドを、更に有
することを特徴とする請求項９乃至請求項１６のいずれ
かに記載のプリント配線板。17. A semiconductor device provided near the center of the plane area,
17. The printed wiring board according to claim 9, further comprising at least one ground land on which at least one ground terminal of the multi-terminal element is mounted.
された前記グラウンドランド列の少なくとも両端付近に
配置された、前記多端子素子に電源を供給するための複
数の電源ランドと、 前記平面領域の外縁側にそれぞれ位置する前記グラウン
ドランド列の端部ランド及び前記複数の電源ランドの１
つに接続された、バイパスコンデンサを実装するための
２つのランドとを更に有することを特徴とする請求項９
記載のプリント配線板。18. A plurality of power lands for supplying power to the multi-terminal element, which are arranged at least near both ends of the ground land row arranged in a radial row in the plane area; One of the end lands of the ground land row and the plurality of power supply lands located on the outer edge side, respectively.
10. The method according to claim 9, further comprising two lands connected to each other for mounting a bypass capacitor.
The printed wiring board as described.
ント配線板の前記多端子素子が実装される面側に実装さ
れることを特徴とする請求項１８記載のプリント配線
板。19. The printed wiring board according to claim 18, wherein the bypass capacitor is mounted on a surface of the printed wiring board on which the multi-terminal element is mounted.
された前記グラウンドランド列の少なくとも両端付近に
配置された、前記多端子素子に電源を供給するための複
数の電源ランドと、 前記平面領域の内側にそれぞれ位置する前記グラウンド
ランド列の端部ランド及び前記複数の電源ランドの１つ
に接続された２つの貫通接続手段と、 前記平面領域の裏側に設けられ、前記２つの貫通接続手
段にそれぞれ接続された、バイパスコンデンサを実装す
るための２つのランドとを更に有することを特徴とする
請求項９記載のプリント配線板。20. A plurality of power lands for supplying power to the multi-terminal device, the power lands being arranged at least near both ends of the ground land row arranged in a radial row in the plane area; Two through connection means connected to one of the end lands of the ground land row and one of the plurality of power lands respectively located inside; and two through connection means provided on the back side of the plane area, respectively. The printed wiring board according to claim 9, further comprising two lands connected to each other for mounting a bypass capacitor.
ント配線板の前記多端子素子が実装される面と反対側に
実装されることを特徴とする請求項２０記載のプリント
配線板。21. The printed wiring board according to claim 20, wherein the bypass capacitor is mounted on a side of the printed wiring board opposite to a surface on which the multi-terminal element is mounted.
ウンドパターンに沿って設けられた信号パターンを、更
に有することを特徴とする請求項９記載のプリント配線
板。22. The printed wiring board according to claim 9, further comprising a signal pattern provided at least in the plane area along the ground pattern.
るパターンであることを特徴とする請求項２２記載のプ
リント配線板。23. The printed wiring board according to claim 22, wherein the signal pattern is a pattern for transmitting a high-speed signal.
る請求項９乃至請求項２３のいずれかに記載のプリント
配線板。24. The printed wiring board according to claim 9, which is mounted on an electronic device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31958199A JP3745176B2 (en) | 1999-11-10 | 1999-11-10 | Printed wiring board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31958199A JP3745176B2 (en) | 1999-11-10 | 1999-11-10 | Printed wiring board |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001144205A true JP2001144205A (en) | 2001-05-25 |
| JP3745176B2 JP3745176B2 (en) | 2006-02-15 |
Family
ID=18111875
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31958199A Expired - Lifetime JP3745176B2 (en) | 1999-11-10 | 1999-11-10 | Printed wiring board |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3745176B2 (en) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007250928A (en) * | 2006-03-17 | 2007-09-27 | Mitsubishi Electric Corp | Multilayer printed wiring board |
| JP2009111138A (en) * | 2007-10-30 | 2009-05-21 | Mitsubishi Electric Corp | Semiconductor integrated circuit package and circuit substrate |
| KR100929620B1 (en) * | 2001-10-18 | 2009-12-03 | 가부시키가이샤 히타치세이사쿠쇼 | Semiconductor device and electronic device |
| US8286124B2 (en) | 2009-06-22 | 2012-10-09 | Fujitsu Limited | Printed circuit board design assisting method, printed circuit board design assisting device, and storage medium |
| JPWO2010137379A1 (en) * | 2009-05-26 | 2012-11-12 | 株式会社村田製作所 | 3-terminal capacitor and 3-terminal capacitor mounting structure |
| JP2012256752A (en) * | 2011-06-09 | 2012-12-27 | Ngk Spark Plug Co Ltd | Multilayer wiring board and method for manufacturing the same |
| WO2015040727A1 (en) * | 2013-09-20 | 2015-03-26 | 株式会社日立製作所 | Semiconductor integrated circuit device |
| US9006580B2 (en) | 2011-06-09 | 2015-04-14 | Ngk Spark Plug Co., Ltd. | Method of manufacturing multilayer wiring substrate, and multilayer wiring substrate |
| JP2016134543A (en) * | 2015-01-21 | 2016-07-25 | セイコーエプソン株式会社 | Semiconductor module, semiconductor device, and electro-optic device |
| JP2019192887A (en) * | 2018-04-27 | 2019-10-31 | ラピスセミコンダクタ株式会社 | Electronic apparatus and wiring substrate |
-
1999
- 1999-11-10 JP JP31958199A patent/JP3745176B2/en not_active Expired - Lifetime
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100929620B1 (en) * | 2001-10-18 | 2009-12-03 | 가부시키가이샤 히타치세이사쿠쇼 | Semiconductor device and electronic device |
| JP2007250928A (en) * | 2006-03-17 | 2007-09-27 | Mitsubishi Electric Corp | Multilayer printed wiring board |
| JP2009111138A (en) * | 2007-10-30 | 2009-05-21 | Mitsubishi Electric Corp | Semiconductor integrated circuit package and circuit substrate |
| JPWO2010137379A1 (en) * | 2009-05-26 | 2012-11-12 | 株式会社村田製作所 | 3-terminal capacitor and 3-terminal capacitor mounting structure |
| JP5534566B2 (en) * | 2009-05-26 | 2014-07-02 | 株式会社村田製作所 | 3-terminal capacitor mounting structure |
| US8286124B2 (en) | 2009-06-22 | 2012-10-09 | Fujitsu Limited | Printed circuit board design assisting method, printed circuit board design assisting device, and storage medium |
| JP2012256752A (en) * | 2011-06-09 | 2012-12-27 | Ngk Spark Plug Co Ltd | Multilayer wiring board and method for manufacturing the same |
| US9006580B2 (en) | 2011-06-09 | 2015-04-14 | Ngk Spark Plug Co., Ltd. | Method of manufacturing multilayer wiring substrate, and multilayer wiring substrate |
| WO2015040727A1 (en) * | 2013-09-20 | 2015-03-26 | 株式会社日立製作所 | Semiconductor integrated circuit device |
| JP2016134543A (en) * | 2015-01-21 | 2016-07-25 | セイコーエプソン株式会社 | Semiconductor module, semiconductor device, and electro-optic device |
| JP2019192887A (en) * | 2018-04-27 | 2019-10-31 | ラピスセミコンダクタ株式会社 | Electronic apparatus and wiring substrate |
| JP7226899B2 (en) | 2018-04-27 | 2023-02-21 | ラピスセミコンダクタ株式会社 | Electronic equipment and wiring boards |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3745176B2 (en) | 2006-02-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6888240B2 (en) | High performance, low cost microelectronic circuit package with interposer | |
| US5903050A (en) | Semiconductor package having capacitive extension spokes and method for making the same | |
| JP4746770B2 (en) | Semiconductor device | |
| JP3111053B2 (en) | Multilayer circuit board with primary and secondary through holes | |
| US20100181668A1 (en) | Semiconductor Device and Electronic Apparatus Equipped with the Semiconductor Device | |
| US7738259B2 (en) | Shared via decoupling for area arrays components | |
| JPH09148476A (en) | Bga-type semiconductor device, and parts for it and electronic device | |
| JP3287673B2 (en) | Semiconductor device | |
| JPH09223861A (en) | Semiconductor integrated circuit and printed wiring board | |
| JP2001144205A (en) | Multi-terminal device and printed wiring board | |
| KR100850286B1 (en) | Semiconductor chip package attached electronic device and integrated circuit module having the same | |
| US6246121B1 (en) | High performance flip-chip semiconductor device | |
| JPH08288626A (en) | Ic and printed wiring board | |
| US5691569A (en) | Integrated circuit package that has a plurality of staggered pins | |
| US6501664B1 (en) | Decoupling structure and method for printed circuit board component | |
| US8120162B2 (en) | Package with improved connection of a decoupling capacitor | |
| JP3166490B2 (en) | BGA type semiconductor device | |
| JP3330468B2 (en) | Wiring board and semiconductor device | |
| JP2001177226A (en) | Printed-wiring board and/or back-surface electrode type electrical component and electrical component device provided with printed-wiring board | |
| JP2935356B2 (en) | Semiconductor device and substrate, and mounting structure of semiconductor device | |
| JPH10150120A (en) | Printed wiring board, bga type lsi package and electronic device | |
| JP3008887U (en) | IC pitch conversion board | |
| JP2010010413A (en) | Multilayer printed wiring board, and multilayer printed wiring board device | |
| JPH05211276A (en) | Multichip package | |
| JP2605489B2 (en) | Printed wiring board |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040420 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050301 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050425 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051115 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051116 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3745176 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091202 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091202 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101202 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111202 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121202 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131202 Year of fee payment: 8 |
|
| EXPY | Cancellation because of completion of term |