JP2001142437A - Liquid crystal panel display device - Google Patents
Liquid crystal panel display deviceInfo
- Publication number
- JP2001142437A JP2001142437A JP32516399A JP32516399A JP2001142437A JP 2001142437 A JP2001142437 A JP 2001142437A JP 32516399 A JP32516399 A JP 32516399A JP 32516399 A JP32516399 A JP 32516399A JP 2001142437 A JP2001142437 A JP 2001142437A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- liquid crystal
- crystal panel
- display device
- input video
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は液晶パネル表示装置
に関し、特に入力の映像信号の画像データのビット数を
液晶パネルの入力に見合ったビット数に削減して表示す
るとともに、ＦＲＣ処理を行うことにより液晶パネルの
中間階調制御を行う液晶パネル表示装置に関するもので
ある。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal panel display device, and more particularly, to a method of reducing the number of bits of image data of an input video signal to a number of bits corresponding to the input of the liquid crystal panel and displaying the data, and performing FRC processing. The present invention relates to a liquid crystal panel display device that controls the halftone of a liquid crystal panel by using the same.
【０００２】[0002]
【従来の技術】現在、液晶パネルを用いて映像を表示す
る場合、液晶パネルの入力のビット数はＲ、Ｇ、Ｂそれ
ぞれ６ビットが主流である。したがって、入力映像信号
の画像データのビット数が６ビットよりも多い場合、そ
のビット数を削減する必要が生じる。この場合、単純に
入力映像信号の画像データの下位のビットから削減する
方法をとると、削減されたビットが本来持っていた階調
の情報が失われてしまう。そこで、一般には、ビット数
を削減する際にはＦＲＣ（Ｆｒａｍｅ ＲａｔｅＣｏｎ
ｔｒｏｌ）という処理を同時に行なっている。2. Description of the Related Art At present, when displaying an image using a liquid crystal panel, the number of input bits of the liquid crystal panel is mainly 6 bits for each of R, G and B. Therefore, when the number of bits of the image data of the input video signal is larger than 6 bits, it is necessary to reduce the number of bits. In this case, if a method of simply reducing the lower bits of the image data of the input video signal is employed, the information of the gradation originally possessed by the reduced bits is lost. Therefore, in general, when reducing the number of bits, FRC (Frame Rate Con
(control).
【０００３】このＦＲＣ技術は、いくつかのフレーム間
で表示データを制御して液晶駆動電圧の実効値を変える
ことにより、液晶パネルで中間階調表示を行うようにす
るものである（例えば、１９９１年発行、「フラットパ
ネル・ディスプレイ’９１」頁１７３〜頁１８０日経エ
レクトロニクス、日経マイクロデバイス編など参照）。
しかし、従来のように入力映像信号の画像データのビッ
ト数を削減する際に、常時、ＦＲＣ処理を行なうと、画
像の動きによっては画質を劣化させる場合もあるため、
その画像の動きに見合ったＦＲＣ処理を行うことが要求
されている。The FRC technique controls the display data between several frames to change the effective value of the liquid crystal drive voltage so that the liquid crystal panel performs an intermediate gradation display (for example, 1991). Published in “Flat Panel Display '91”, pages 173 to 180, Nikkei Electronics, Nikkei Microdevice, etc.).
However, when reducing the number of bits of the image data of the input video signal as in the related art, if the FRC process is always performed, the image quality may be degraded depending on the motion of the image.
It is required to perform FRC processing that matches the movement of the image.
【０００４】従来、入力映像信号が静止画であるか動画
であるかを判別してそれぞれに見合ったＦＲＣ処理を行
い、入力映像信号の階調数以上の階調数でフラットパネ
ルに表示するという技術が提案されている（例えば、特
開平７−３３４１３１号公報など参照）。また、プラズ
マディスプレイパネルにおいて、入力映像信号のビット
数をより少ないビット数に変換する際に、入力映像信号
の動きを検出して誤差拡散回路を制御し、動きのある場
合には誤差拡散を行い、動きのない場合には誤差拡散を
行わないようにするという技術が提案がされている（例
えば、特開平１０−２０７４２５号公報など参照）。Conventionally, it is determined whether an input video signal is a still image or a moving image, and an FRC process appropriate for each is performed, and the input video signal is displayed on a flat panel with the number of tones greater than the number of tones of the input video signal. Techniques have been proposed (for example, see Japanese Patent Application Laid-Open No. 7-334131). In the plasma display panel, when converting the number of bits of the input video signal to a smaller number of bits, the motion of the input video signal is detected and the error diffusion circuit is controlled, and if there is motion, the error diffusion is performed. A technique has been proposed in which error diffusion is not performed when there is no motion (for example, see Japanese Patent Application Laid-Open No. 10-207425).
【０００５】[0005]
【発明が解決しようとする課題】このような従来の技術
のうち、後者によれば、その誤差拡散処理は、同じフレ
ーム内で垂直方向と水平方向に誤差を拡散するという動
作となるため、動画に対しても追従が容易である。した
がって、後者および前者の技術を組み合わせることよ
り、画像の動きに見合ったＦＲＣ処理を行う構成が考え
られる。すなわち、後者の誤差拡散処理の代わりに前者
のＦＲＣ処理を用いて画像データのビット数を削減し液
晶パネルに表示する構成である。According to the latter technique of the prior art, the error diffusion processing is an operation of diffusing an error in a vertical direction and a horizontal direction in the same frame. Is easy to follow. Therefore, a configuration is conceivable in which FRC processing is performed in accordance with the movement of an image by combining the latter and former techniques. That is, instead of the latter error diffusion processing, the former FRC processing is used to reduce the number of bits of image data and display the image data on a liquid crystal panel.
【０００６】しかしながら、このような構成は、元々、
ＦＲＣ処理がいくつかのフレーム間内において誤差を拡
散する方法であるため、動きのある映像にＦＲＣ処理を
行うと、逆にＳＮ比が劣化してしまうという問題が生じ
る。さらには、画像の動きの検出を垂直同期信号に同期
して行っているため、フレームごとに静止画なのか動画
なのかが判断されてしまい、１つのフレーム内の画素単
位で静止画の処理と動画の処理を同時に行うことが不可
能となるという問題もある。[0006] However, such a configuration originally had
Since the FRC processing is a method of diffusing an error between several frames, performing the FRC processing on a moving image causes a problem that the SN ratio is deteriorated. Furthermore, since the detection of the motion of the image is performed in synchronization with the vertical synchronization signal, it is determined whether the image is a still image or a moving image for each frame. There is also a problem that it is impossible to simultaneously process moving images.
【０００７】本発明はこのような課題を解決するための
ものであり、画像データのビット数を液晶パネルの入力
に見合ったビット数に削減して表示する際に、入力映像
信号の動きに応じた最適な処理を行うことができるとと
もに、ＳＮ比の劣化を回避でき高品質で映像を表示でき
る液晶パネル表示装置を提供することを目的としてい
る。SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problem, and when the number of bits of image data is reduced to the number of bits corresponding to the input of the liquid crystal panel and displayed, the number of bits of the image data depends on the movement of the input video signal. It is an object of the present invention to provide a liquid crystal panel display device capable of performing optimal processing, avoiding deterioration of the SN ratio, and displaying a high-quality image.
【０００８】[0008]
【課題を解決するための手段】このような目的を達成す
るために、本発明による液晶パネル表示装置は、入力映
像信号から画像の動きが検出された場合のみ、入力映像
信号の画像データを分離して得た下位ビットが持つ階調
情報を残りの上位ビットに盛り込んだＦＲＣ処理信号を
生成して液晶パネルへ出力するようにしたものである。
より詳細には、入力映像信号の画像データを下位ビット
と上位ビットに分離し、その上位ビットからなるビット
削減信号を出力するビット分離手段と、このビット分離
手段で分離された下位ビットからなる残余ビット信号が
持つ階調情報をビット削減信号に盛り込んだＦＲＣ処理
信号を出力するＦＲＣ手段と、入力映像信号から画像の
動きの有無を検出し、その検出結果に基づき切替制御信
号を出力する動き検出手段と、切替制御信号に応じてビ
ット削減信号とＦＲＣ処理信号のいずれかを液晶パネル
へ選択出力するスイッチ手段とを備えるものである。In order to achieve the above object, a liquid crystal panel display according to the present invention separates image data of an input video signal only when motion of an image is detected from the input video signal. The FRC processing signal in which the gradation information of the lower bits obtained in this way is incorporated in the remaining upper bits is generated and output to the liquid crystal panel.
More specifically, a bit separation unit that separates the image data of the input video signal into lower bits and upper bits, and outputs a bit reduction signal including the upper bits, and a residual unit that includes the lower bits separated by the bit separation unit. FRC means for outputting an FRC processing signal in which gradation information of the bit signal is included in the bit reduction signal, and motion detection for detecting the presence or absence of image motion from the input video signal and outputting a switching control signal based on the detection result Means, and switch means for selectively outputting either the bit reduction signal or the FRC processing signal to the liquid crystal panel according to the switching control signal.
【０００９】具体的には、動き検出手段で、入力映像信
号から画像の動きが検出された場合は、ビット削減信号
を選択指示する旨の切替制御信号を出力し、また、入力
映像信号から画像の動きが検出されなかった場合は、Ｆ
ＲＣ処理信号を選択指示する旨の切替制御信号を出力す
るものである。なお、動き検出手段については、入力映
像信号の画像データのうち異なるフレーム間、例えば隣
接するフレーム間の差分に基づき画像の動きの有無を検
出するようにしてもよく、異なるフレーム間の差分を画
素単位で検出し、各画素ごとの差分から統計処理して得
た統計値と所定のしきい値とを比較して画像の動きの有
無を検出するようにしてもよい。Specifically, when the motion detecting means detects the motion of the image from the input video signal, it outputs a switching control signal for instructing the selection of a bit reduction signal. If no motion is detected, F
A switching control signal for instructing selection of an RC processing signal is output. The motion detection means may detect the presence or absence of motion of an image based on a difference between different frames, for example, between adjacent frames, of the image data of the input video signal. Alternatively, the presence / absence of image motion may be detected by comparing a statistical value obtained by performing statistical processing based on a difference for each pixel with a predetermined threshold value.
【００１０】[0010]
【発明の実施の形態】次に、本発明について図面を参照
して説明する。図１は本発明の一実施の形態である液晶
パネル表示装置のブロック図であり、同図において、本
発明の液晶パネル表示装置は、Ｌ（Ｌは２以上の整数）
ビットの入力映像信号７のＲ、Ｇ、Ｂ信号の下位Ｎ（Ｎ
はＬより小さい正整数）ビットが切り捨てられた上位Ｍ
（Ｍ＝Ｌ−Ｎ）ビットだけからなるビット削減信号２Ａ
と、入力映像信号７のＲ、Ｇ、Ｂ信号をＦＲＣ（Ｆｒａ
ｍｅ Ｒａｔｅ Ｃｏｎｔｒｏｌ）処理して下位Ｎビッ
ト分の階調情報を含むＦＲＣ処理信号３Ａとを生成し、
切替制御信号６Ａに基づきそのいずれかを出力するビッ
ト数削減回路１と、入力映像信号７から画像の動きの有
無を検出し切替制御信号６Ａを出力する動き検出回路と
から構成されている。Next, the present invention will be described with reference to the drawings. FIG. 1 is a block diagram of a liquid crystal panel display device according to an embodiment of the present invention. In FIG. 1, a liquid crystal panel display device of the present invention has L (L is an integer of 2 or more).
Lower N (N) of the R, G, B signals of the input video signal 7
Is a positive integer smaller than L) the upper M bits are truncated
Bit reduction signal 2A consisting of only (M = LN) bits
And the R, G, and B signals of the input video signal 7 are converted to FRC (Fra
me Rate Control) processing to generate a FRC processing signal 3A including gradation information of lower N bits,
It comprises a bit number reduction circuit 1 for outputting any one of them based on the switching control signal 6A, and a motion detection circuit for detecting the presence or absence of image motion from the input video signal 7 and outputting the switching control signal 6A.
【００１１】ビット数削減回路１は、ビット分離回路
２、ＦＲＣ回路３、およびスイッチ４を有している。分
離回路２は、入力映像信号７のＲ、Ｇ、Ｂ信号（Ｌビッ
ト）の上位ビットから、液晶パネルに入力するときの映
像信号のビット数Ｍの信号すなわちビット削減信号２Ａ
と残りの下位のビット数Ｎの信号すなわち残余ビット信
号２Ｂに分離する。The bit number reduction circuit 1 has a bit separation circuit 2, an FRC circuit 3, and a switch 4. The separation circuit 2 starts from the upper bits of the R, G, B signals (L bits) of the input video signal 7 and outputs a signal of the number M of video signals when input to the liquid crystal panel, that is, the bit reduction signal 2A
And the remaining lower-order bit number N signal, that is, the remaining bit signal 2B.
【００１２】ＦＲＣ回路３は、ビット分離回路２から出
力されたビット削減信号２Ａと残余ビット信号２Ｂ、入
力映像信号７に対応した水平同期信号８と垂直同期信号
９、および水平同期信号８に同期したドットクロック１
０の各信号に基づいてＦＲＣ処理を行い、下位Ｎビット
のＲ、Ｇ、Ｂ信号が持つ階調の情報を上位Ｍビットの
Ｒ、Ｇ、Ｂ信号に含むＭビットのＲ、Ｇ、Ｂ信号すなわ
ちＦＲＣ処理信号３Ａを出力する。スイッチ４は、ビッ
ト分離回路２から出力されたＭビットのＲ、Ｇ、Ｂ信号
とＦＲＣ回路３から出力されたＭビットのＲ、Ｇ、Ｂ信
号のいずれかを、動き検出回路６から出力された制御信
号６Ａによって切り替え、液晶パネル５に出力する。The FRC circuit 3 synchronizes with the bit reduction signal 2A and the residual bit signal 2B output from the bit separation circuit 2, the horizontal synchronization signal 8 and the vertical synchronization signal 9 corresponding to the input video signal 7, and the horizontal synchronization signal 8. Dot clock 1
FRC processing is performed based on each signal of 0, and M-bit R, G, B signals that include gradation information of lower N-bit R, G, B signals in upper M-bit R, G, B signals That is, it outputs the FRC processing signal 3A. The switch 4 outputs one of the M-bit R, G, B signal output from the bit separation circuit 2 and the M-bit R, G, B signal output from the FRC circuit 3 from the motion detection circuit 6. The control signal is switched by the control signal 6A and output to the liquid crystal panel 5.
【００１３】図２は、本発明の実施の形態における動き
検出回路６の構成例を示すブロック図である。同図にお
いて、動き検出回路６は、フレームメモリ１１と差分回
路１２から構成される。フレームメモリ１１は、水平同
期信号８に同期したドットクロック１０を用いて、１つ
のフレーム内のすべての画素に対応する入力映像信号７
のＲ、Ｇ、Ｂ信号の画像データを一時記憶する記憶装置
である。FIG. 2 is a block diagram showing a configuration example of the motion detection circuit 6 according to the embodiment of the present invention. In the figure, the motion detection circuit 6 includes a frame memory 11 and a difference circuit 12. The frame memory 11 uses the dot clock 10 synchronized with the horizontal synchronization signal 8 to control the input video signal 7 corresponding to all the pixels in one frame.
Is a storage device for temporarily storing image data of R, G, and B signals.
【００１４】差分回路１２は、入力映像信号７の現在の
Ｒ、Ｇ、Ｂ信号の画像データと、フレームメモリ１１に
一時記憶しておいた１つ前のフレームにおけるＲ、Ｇ、
Ｂ信号の画像データとを比較する。そして、その差分が
所定のしきい値以上であるか否かに応じて切替制御信号
を出力する。これにより、スイッチ４では、差分がしき
い値以上の場合、ビット分離回路２から出力されたＦＲ
Ｃ処理されていないＦＲＣ処理信号２Ａが選択出力さ
れ、差分がしきい値を下回った場合、ＦＲＣ回路３でＦ
ＲＣ処理されたＦＲＣ処理信号３Ａが選択出力される。The difference circuit 12 calculates the current R, G, and B image data of the input video signal 7 and the R, G, and B signals of the immediately preceding frame temporarily stored in the frame memory 11.
A comparison is made with the image data of the B signal. Then, a switching control signal is output according to whether or not the difference is equal to or greater than a predetermined threshold. Thus, when the difference is equal to or larger than the threshold value, the switch 4 outputs the FR output from the bit separation circuit 2.
The FRC processing signal 2A that has not been subjected to the C processing is selectively output, and when the difference falls below the threshold, the FRC circuit 3
The FRC processing signal 3A subjected to the RC processing is selectively output.
【００１５】次に、図１を参照して、本発明の動作につ
いて説明する。入力映像信号７は、それぞれＲ、Ｇ、Ｂ
信号を示す３つのＬビットの画像データから構成されて
おり、ビット分離回路２および動き検出回路６に入力さ
れる。ビット分離回路２では、入力映像信号７の３つの
画像データに対して、液晶パネル５の入力のビット数に
見合った上位Ｍビットの画像データすなわちビット削減
信号２Ａと、それ以外の下位Ｎビットの画像データすな
わち残余ビット信号２Ｂとに分離される。この時、ビッ
ト数Ｌ、Ｍ、Ｎの関係は、Ｌ＝Ｍ＋Ｎ、Ｍ＞Ｎとなる。Next, the operation of the present invention will be described with reference to FIG. The input video signal 7 is R, G, B
It is composed of three L-bit image data indicating a signal, and is input to the bit separation circuit 2 and the motion detection circuit 6. In the bit separation circuit 2, for the three image data of the input video signal 7, the upper M bits of image data corresponding to the number of input bits of the liquid crystal panel 5, that is, the bit reduction signal 2A, and the other lower N bits of N bits It is separated into image data, that is, a residual bit signal 2B. At this time, the relationship among the bit numbers L, M, and N is L = M + N, M> N.
【００１６】ビット削減信号２Ａは、スイッチ４および
ＦＲＣ回路３に送られ、残余ビット信号２ＢはＦＲＣ回
路３のみに送られる。ＦＲＣ回路３は、ビット分離回路
２から出力されたビット削減信号２Ａと残余ビット信
号、入力映像信号７に対応した水平同期信号８と垂直同
期信号９、水平同期信号８に同期したドットクロック１
０を用いてＦＲＣ処理を行い、残余ビット信号２Ｂの持
つ階調の情報がビット削減信号２Ａに含まれたＦＲＣ処
理信号３Ａをスイッチ４に出力する。The bit reduction signal 2A is sent to the switch 4 and the FRC circuit 3, and the remaining bit signal 2B is sent only to the FRC circuit 3. The FRC circuit 3 includes a bit reduction signal 2A and a residual bit signal output from the bit separation circuit 2, a horizontal synchronization signal 8 and a vertical synchronization signal 9 corresponding to the input video signal 7, and a dot clock 1 synchronized with the horizontal synchronization signal 8.
The FRC processing is performed using 0, and the FRC processing signal 3A in which the gradation information of the residual bit signal 2B is included in the bit reduction signal 2A is output to the switch 4.
【００１７】ＦＲＣ処理は、例えばある１つの画素に対
応する画像データの下位Ｎビット分のデータが持つ階調
の情報にもとづき、２N個のフレーム間内において、そ
の画素に対応する画像データの上位Ｍビット分のデータ
を１つだけインクリメントさせるかさせないかを制御し
て、２N個のフレーム間の平均（積分）を人間の目によ
ってとることにより、その画素に対応する画像データの
下位Ｎビット分のデータが持つ階調の情報を上位Ｍビッ
トの画像データに盛り込んでいく方法である。したがっ
て、映像の動きの激しい箇所においてこのＦＲＣ処理を
行うと、映像のＳＮ比が劣化することになる。In the FRC process, for example, based on the gradation information of the lower N bits of the image data corresponding to a certain pixel, the image data corresponding to the pixel is determined within 2 N frames. By controlling whether or not the data of the upper M bits is incremented by one, and taking the average (integration) between 2 N frames by the human eye, the lower N of the image data corresponding to the pixel is obtained. This is a method in which information on the gradation of the data for the bits is incorporated into the image data of the upper M bits. Therefore, if this FRC processing is performed in a location where the motion of the video is rapid, the SN ratio of the video will be degraded.
【００１８】スイッチ４は、ビット分離回路２から出力
されたビット削減信号２ＡとＦＲＣ回路３から出力され
たＦＲＣ処理信号３Ａタが持つ階調の情報を盛り込んだ
上位ＭビットのＲ、Ｇ、Ｂ信号の画像データとを動き検
出回路６から出力された制御信号によって切り替え、液
晶パネル５に出力する。The switch 4 includes upper M bits of R, G, B including gradation information included in the bit reduction signal 2A output from the bit separation circuit 2 and the FRC processing signal 3A output from the FRC circuit 3. The image data of the signal is switched by the control signal output from the motion detection circuit 6 and output to the liquid crystal panel 5.
【００１９】このように、本発明では、ビット数を削減
する処理において、処理方法１として、単純にＬビット
の入力映像信号７から液晶パネル５の入力のビット数に
見合ったビット数Ｍになるように下位ビットを削減して
ビット削減信号２Ａを生成するとともに、処理方法２と
して、ＦＲＣ処理によりビット分離回路２から出力され
る残余ビット信号２Ｂが持つ階調の情報をビット削減信
号２Ａに盛り込んだＦＲＣ処理信号３Ａを生成し、動き
検出回路６にて入力映像信号７の３本のＲ、Ｇ、Ｂ信号
から動きを検出して、ビット削減信号２ＡとＦＲＣ処理
信号３Ａのいずれかを選択出力するようにしたものであ
る。As described above, according to the present invention, in the processing for reducing the number of bits, as the processing method 1, the input video signal 7 of L bits is simply converted into the number M of bits corresponding to the number of input bits of the liquid crystal panel 5. As described above, the bit reduction signal 2A is generated by reducing the lower bits, and as the processing method 2, the information of the gradation of the residual bit signal 2B output from the bit separation circuit 2 by the FRC processing is included in the bit reduction signal 2A. The FRC processing signal 3A is generated, the motion is detected from the three R, G, B signals of the input video signal 7 by the motion detection circuit 6, and either the bit reduction signal 2A or the FRC processing signal 3A is selected. This is to output.
【００２０】したがって、動き検出回路６にて入力映像
信号７から画像の動きが検出された場合は、処理方法１
によるビット削減信号２Ａを選択出力し、画像の動きが
検出されない場合はＦＲＣ処理信号３Ａを選択出力する
ことにより、画像データのビット数を液晶パネルの入力
に見合ったビット数に削減して表示する際に、入力映像
信号の動きに応じた最適な処理を行うことができるとと
もに、ＳＮ比の劣化を回避でき高品質で映像を表示でき
る。Therefore, when the motion of the image is detected from the input video signal 7 by the motion detection circuit 6, the processing method 1
The bit number of the image data is reduced to the number of bits corresponding to the input of the liquid crystal panel and displayed by selectively outputting the bit reduction signal 2A due to the above, and selectively outputting the FRC processing signal 3A when the motion of the image is not detected. At this time, it is possible to perform optimal processing according to the movement of the input video signal, to avoid deterioration of the SN ratio, and to display a video with high quality.
【００２１】すなわち、入力映像信号７の動きを動き検
出回路６において検出することによって、動きのある映
像に対してはＦＲＣ処理をさせないようにするため、動
きのある映像に対してＦＲＣ処理を行った時に生じる映
像のＳＮ比の劣化を回避できる。また、入力映像信号７
の動きを動き検出回路６において検出することによっ
て、動きの少ない映像に対してはＦＲＣ回路３のおいて
ＦＲＣ処理を行うようにするため、削除された下位ビッ
トの信号がもつ階調の情報を上位ビットの信号に盛り込
むことかでき、入力映像信号７が持つ階調を最大限に液
晶パネルに表示することかできる。That is, by detecting the movement of the input video signal 7 in the motion detection circuit 6, the FRC processing is performed on the moving image so that the FRC processing is not performed on the moving image. The degradation of the S / N ratio of the video that occurs when the image is displayed can be avoided. Also, the input video signal 7
Is detected by the motion detection circuit 6 so that the FRC circuit 3 performs the FRC processing on the video with little motion. It can be included in the upper bit signal, and the gradation of the input video signal 7 can be displayed on the liquid crystal panel to the maximum extent.
【００２２】次に、図２を参照して、動き検出回路６の
動作について説明する。入力映像信号７の３本のＲ、
Ｇ、Ｂ信号の画像データは、動き検出回路６内のフレー
ムメモリ１１と差分回路１２に送られる。フレームメモ
リ１１は、水平同期信号８に同期したドットクロック１
０を用いて、１つのフレーム内のすべての画素に対応す
る入力映像信号７のＲ、Ｇ、Ｂ信号の画像データを１フ
レーム分だけ一時的に記憶し、現在のフレームにおける
それぞれの画素に対応した1つ前のフレームのＲ、Ｇ、
Ｂ信号の画像データすなわち遅延画像データ１１Ａを差
分回路１２に出力する。Next, the operation of the motion detection circuit 6 will be described with reference to FIG. Three Rs of the input video signal 7,
The image data of the G and B signals is sent to the frame memory 11 and the difference circuit 12 in the motion detection circuit 6. The frame memory 11 stores the dot clock 1 synchronized with the horizontal synchronization signal 8.
0, the image data of the R, G, and B signals of the input video signal 7 corresponding to all the pixels in one frame is temporarily stored for one frame, and corresponds to each pixel in the current frame. R, G, of the previous frame
The image data of the B signal, that is, the delayed image data 11A is output to the difference circuit 12.
【００２３】差分回路１２では、入力映像信号７の現在
のフレームにおけるＲ、Ｇ、Ｂ信号の画像データとフレ
ームメモリ１１に一時記憶しておいた１つ前のフレーム
の画像データを示す遅延画像データ１１Ａとを画素単位
で比較する。そして、その差分から得られる統計量、例
えば合計値あるいは平均値が所定のしきい値以上であっ
た場合は、入力映像信号７の画像に動きがあると判断し
て、ＦＲＣ処理されていないビット削減信号２Ａを選択
指示する切替制御信号６Ａを出力し、差分がしきい値を
下回った場合は、ＦＲＣ処理信号３Ａを選択指示する切
替制御信号６Ａを出力する。In the difference circuit 12, the image data of the R, G, and B signals in the current frame of the input video signal 7 and the delayed image data indicating the image data of the immediately preceding frame temporarily stored in the frame memory 11. 11A is compared for each pixel. If a statistic obtained from the difference, for example, a total value or an average value is equal to or more than a predetermined threshold value, it is determined that there is a motion in the image of the input video signal 7, and the bit not subjected to the FRC processing is determined. A switching control signal 6A for selecting and instructing the reduction signal 2A is output, and when the difference falls below the threshold value, a switching control signal 6A for selecting and instructing the FRC processing signal 3A is output.
【００２４】このように、入力映像信号７の動きを画素
ごとに検出しているため、フレームごとにＦＲＣ処理を
させたりさせなかったりするのではなく、同じフレーム
内で動きのある箇所と動きの少ない箇所を検出すること
ができ、同じフレーム内で動きのある箇所おいてはＦＲ
Ｃ処理を行わず、動きの少ない箇所においてはＦＲＣ処
理を行うことができる。したがって、精度よく画像の動
きを検出できる。なお、本発明が上記各実施例に限定さ
れず、本発明の技術思想の範囲内において、各実施例は
適宜変更され得ることは明らかである。As described above, since the movement of the input video signal 7 is detected for each pixel, the FRC processing is not performed for each frame, and the moving part and the movement in the same frame are not detected. A small number of points can be detected, and FR
The FRC processing can be performed in a portion with little movement without performing the C processing. Therefore, the motion of the image can be accurately detected. It should be noted that the present invention is not limited to the above embodiments, and it is obvious that the embodiments can be appropriately modified within the scope of the technical idea of the present invention.
【００２５】[0025]
【発明の効果】以上説明したように、本願発明によれ
ば、次のような効果が得られる。第1の効果は、動きの
ある映像に対してＦＲＣ処理を行った時に生じる映像の
ＳＮ比の劣化を防止することができる。その理由は、入
力の映像信号の動きを検出することによって、動きのあ
る映像に対してはＦＲＣ処理をさせないためである。第
２の効果は、動きの少ない映像に対しては削除された下
位ビットの信号がもつ階調を上位ビットの信号に盛り込
むことができ、入力の映像信号が持つ階調を最大限に表
示することができる。その理由は、入力の映像信号の動
きを検出することによって、動きの少ない映像に対して
はＦＲＣ処理を行い、削除された下位ビットの信号がも
つ階調の情報を上位ビットの信号に盛り込むためであ
る。As described above, according to the present invention, the following effects can be obtained. The first effect is that it is possible to prevent the deterioration of the S / N ratio of a video that occurs when the FRC process is performed on a moving video. The reason is that FRC processing is not performed on a moving image by detecting the movement of the input video signal. The second effect is that the gray level of the deleted lower bit signal can be included in the upper bit signal for the video with little motion, and the gray level of the input video signal is displayed to the maximum. be able to. The reason is that by detecting the movement of the input video signal, the FRC processing is performed on the video with little motion, and the gradation information of the deleted lower bit signal is included in the upper bit signal. It is.
【００２６】第３の効果は、同じフレーム内で動きのあ
る箇所おいてはＦＲＣ処理を行わず、動きの少ない箇所
においてはＦＲＣ処理を行うことができる。その理由
は、入力の映像信号の動きを画素ごとに検出しているた
め、フレームごとにＦＲＣ処理をさせたりさせなかった
りするのではなく、同じフレーム内で動きのある箇所と
動きの少ない箇所を検出することができるからである。The third effect is that the FRC processing is not performed at a moving part in the same frame, and the FRC processing can be performed at a small moving part. The reason is that the motion of the input video signal is detected for each pixel, so that the FRC processing is not performed for each frame or not, and the portions where there is motion and the portions where the motion is small in the same frame are not detected. This is because it can be detected.
【図１】 本発明の一実施の形態による液晶パネル表示
装置のブロック図である。FIG. 1 is a block diagram of a liquid crystal panel display device according to an embodiment of the present invention.
【図２】 動き検出回路の構成例を示すブロック図であ
る。FIG. 2 is a block diagram illustrating a configuration example of a motion detection circuit.
１…ビット数削減回路、２…ビット分離回路、２Ａ…ビ
ット削減信号、２Ｂ…残余ビット信号、３…ＦＲＣ回
路、３Ａ…ＦＲＣ処理信号、４…スイッチ、５…液晶パ
ネル、６…動き検出回路、７…入力映像信号（Ｒ、Ｇ、
Ｂの３本）、８…水平同期信号、９…垂直同期信号、１
０…ドットクロック、１１…フレームメモリ、１２…差
分回路。DESCRIPTION OF SYMBOLS 1 ... Bit number reduction circuit, 2 ... Bit separation circuit, 2A ... Bit reduction signal, 2B ... Remaining bit signal, 3 ... FRC circuit, 3A ... FRC processing signal, 4 ... Switch, 5 ... Liquid crystal panel, 6 ... Motion detection circuit , 7 ... input video signals (R, G,
B), 8 ... horizontal synchronization signal, 9 ... vertical synchronization signal, 1
0: dot clock, 11: frame memory, 12: difference circuit.
フロントページの続き Ｆターム(参考） 2H093 NC13 NC14 NC16 NC29 NC49 NC51 ND20 ND32 5C006 AA14 AA22 AB03 AF19 AF44 AF45 AF46 BB11 BC12 BC16 BF02 BF28 FA31 FA56 5C080 AA10 BB05 CC03 DD12 DD30 EE29 EE32 GG13 JJ02 KK02Continued on the front page F-term (reference) 2H093 NC13 NC14 NC16 NC29 NC49 NC51 ND20 ND32 5C006 AA14 AA22 AB03 AF19 AF44 AF45 AF46 BB11 BC12 BC16 BF02 BF28 FA31 FA56 5C080 AA10 BB05 CC03 DD12 DD30 EE29 EE32 GG13 JJ02 KK13
Claims (7)
の入力に見合ったビット数に削減して表示する液晶パネ
ル表示装置において、 入力映像信号から画像の動きが検出された場合のみ、入
力映像信号の画像データを分離して得た下位ビットが持
つ階調情報を残りの上位ビットに盛り込んだＦＲＣ処理
信号を生成して液晶パネルへ出力することを特徴とする
液晶パネル表示装置。1. A liquid crystal panel display device for displaying image data of an input video signal by reducing the number of bits corresponding to the input of the liquid crystal panel and displaying the input video signal only when motion of an image is detected from the input video signal. A liquid crystal panel display device which generates an FRC processing signal in which gradation information of lower bits obtained by separating the image data of the above is included in the remaining upper bits, and outputs the generated signal to a liquid crystal panel.
の入力に見合ったビット数に削減して表示して映像を表
示する液晶パネル表示装置において、 入力映像信号の画像データを下位ビットと上位ビットに
分離し、その上位ビットからなるビット削減信号を出力
するビット分離手段と、 このビット分離手段で分離された前記下位ビットからな
る残余ビット信号が持つ階調情報を前記ビット削減信号
に盛り込んだＦＲＣ処理信号を出力するＦＲＣ手段と、 前記入力映像信号から画像の動きの有無を検出し、その
検出結果に基づき切替制御信号を出力する動き検出手段
と、 前記切替制御信号に応じて前記ビット削減信号と前記Ｆ
ＲＣ処理信号のいずれかを液晶パネルへ選択出力するス
イッチ手段とを備えることを特徴とする液晶パネル表示
装置。2. A liquid crystal panel display device for displaying an image by reducing and displaying image data of an input video signal to a number of bits corresponding to the input of the liquid crystal panel. And a FRC that incorporates, in the bit reduction signal, gradation information of the residual bit signal composed of the lower bits separated by the bit separation means. FRC means for outputting a processing signal; motion detection means for detecting the presence or absence of image motion from the input video signal; and outputting a switching control signal based on the detection result; and the bit reduction signal according to the switching control signal. And the F
Switch means for selectively outputting any one of the RC processing signals to the liquid crystal panel.
いて、 前記動き検出手段は、前記入力映像信号から画像の動き
が検出された場合は、前記ビット削減信号を選択指示す
る旨の切替制御信号を出力することを特徴とする液晶パ
ネル表示装置。3. The liquid crystal panel display device according to claim 2, wherein the motion detecting means is configured to switch and select the bit reduction signal when a motion of an image is detected from the input video signal. A liquid crystal panel display device characterized by outputting the following.
いて、 前記動き検出手段は、前記入力映像信号から画像の動き
が検出されなかった場合は、前記ＦＲＣ処理信号を選択
指示する旨の切替制御信号を出力することを特徴とする
液晶パネル表示装置。4. The liquid crystal panel display device according to claim 2, wherein the motion detection means selects and selects the FRC processing signal when no motion of an image is detected from the input video signal. A liquid crystal panel display device for outputting a signal.
いて、 前記動き検出手段は、前記入力映像信号の画像データの
うち異なるフレーム間の差分に基づき画像の動きの有無
を検出することを特徴とする液晶パネル表示装置。5. The liquid crystal panel display device according to claim 2, wherein the motion detecting means detects the presence or absence of image motion based on a difference between different frames in the image data of the input video signal. Liquid crystal panel display device.
いて、 前記動き検出手段は、前記入力映像信号の画像データの
うち隣接するフレーム間の差分に基づき画像の動きの有
無を検出することを特徴とする液晶パネル表示装置。6. The liquid crystal panel display device according to claim 2, wherein the motion detecting means detects the presence or absence of an image motion based on a difference between adjacent frames in the image data of the input video signal. Liquid crystal panel display device.
いて、 前記動き検出手段は、異なるフレーム間の差分を画素単
位で検出し、各画素ごとの差分から統計処理して得た統
計値と所定のしきい値とを比較して画像の動きの有無を
検出することを特徴とする液晶パネル表示装置。7. The liquid crystal panel display device according to claim 2, wherein the motion detecting means detects a difference between different frames in units of pixels, and calculates a statistical value obtained by performing statistical processing from the difference for each pixel and a predetermined value. A liquid crystal panel display device which detects the presence or absence of image movement by comparing the threshold value with a threshold value.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32516399A JP2001142437A (en) | 1999-11-16 | 1999-11-16 | Liquid crystal panel display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32516399A JP2001142437A (en) | 1999-11-16 | 1999-11-16 | Liquid crystal panel display device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001142437A true JP2001142437A (en) | 2001-05-25 |
Family
ID=18173731
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32516399A Pending JP2001142437A (en) | 1999-11-16 | 1999-11-16 | Liquid crystal panel display device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001142437A (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7295712B2 (en) | 2002-10-01 | 2007-11-13 | Seiko Instruments Inc. | Method of image data compression and data transfer system using this method |
| KR100831234B1 (en) * | 2002-04-01 | 2008-05-22 | 삼성전자주식회사 | A method for a frame rate control and a liquid crystal display for the method |
| JP2011227118A (en) * | 2010-04-15 | 2011-11-10 | Seiko Epson Corp | Image processing devise, display system, electronic device, and image processing method |
| US8780144B2 (en) | 2009-08-18 | 2014-07-15 | Seiko Epson Corporation | Image processing apparatus, display system, electronic apparatus, and method of processing image |
| US9030385B2 (en) | 2009-08-26 | 2015-05-12 | Seiko Epson Corporation | Image processing apparatus, display system, electronic apparatus, and method of processing image |
| US10002409B2 (en) | 2015-05-13 | 2018-06-19 | Samsung Electronics Co., Ltd. | Image signal providing apparatus and image signal providing method |
-
1999
- 1999-11-16 JP JP32516399A patent/JP2001142437A/en active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100831234B1 (en) * | 2002-04-01 | 2008-05-22 | 삼성전자주식회사 | A method for a frame rate control and a liquid crystal display for the method |
| US7847769B2 (en) | 2002-04-01 | 2010-12-07 | Samsung Electronics Co., Ltd. | Liquid crystal display and driving method thereof |
| US7295712B2 (en) | 2002-10-01 | 2007-11-13 | Seiko Instruments Inc. | Method of image data compression and data transfer system using this method |
| US8780144B2 (en) | 2009-08-18 | 2014-07-15 | Seiko Epson Corporation | Image processing apparatus, display system, electronic apparatus, and method of processing image |
| US9030385B2 (en) | 2009-08-26 | 2015-05-12 | Seiko Epson Corporation | Image processing apparatus, display system, electronic apparatus, and method of processing image |
| JP2011227118A (en) * | 2010-04-15 | 2011-11-10 | Seiko Epson Corp | Image processing devise, display system, electronic device, and image processing method |
| US10002409B2 (en) | 2015-05-13 | 2018-06-19 | Samsung Electronics Co., Ltd. | Image signal providing apparatus and image signal providing method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6894669B2 (en) | Display control device of liquid crystal panel and liquid crystal display device | |
| US6593939B2 (en) | Image display device and driver circuit therefor | |
| TWI408634B (en) | Dynamically selecting either frame rate conversion (frc) or pixel overdrive in an lcd panel based display | |
| JP4722517B2 (en) | Image display device, image display monitor, and television receiver | |
| US20020033813A1 (en) | Display apparatus and driving method therefor | |
| US20050225522A1 (en) | Selective use of LCD overdrive for reducing motion artifacts in an LCD device | |
| US20090085856A1 (en) | Display Device | |
| JP2002082658A (en) | Display device and image signal processing method | |
| US7233300B2 (en) | Apparatus and method for displaying gray scales of plasma display panel | |
| JP2011043827A (en) | Image display apparatus, image display monitor, and television receiver | |
| KR101607293B1 (en) | Method of processing data, and display apparatus performing for the method | |
| JP3611433B2 (en) | Image display device and image display method | |
| JP4111738B2 (en) | Plasma display device | |
| JP2001142437A (en) | Liquid crystal panel display device | |
| CN110706633B (en) | DMD high-gray-level image display method and device | |
| JPH1098692A (en) | Image display | |
| JP2846780B2 (en) | Image information processing method and image information processing apparatus | |
| KR19980075493A (en) | Adaptive Screen Brightness Correction Device in PDPD and Its Correction Method | |
| KR100471972B1 (en) | Gray Scale Display Apparatus for Plasma Display Panel and Method thereof | |
| JP3407053B2 (en) | Video false contour prevention display device and video false contour prevention display method | |
| JP2009162955A (en) | Image display device | |
| JP4784176B2 (en) | Image display device | |
| JP2008076989A (en) | Display device and method, mobile phone device, and information terminal device | |
| JPH116997A (en) | Liquid crystal display device and liquid crystal driving method | |
| JP4077738B2 (en) | Video processing circuit, video processing method, video display device, and video display method |